KR20130134724A - Ｃｍｏｓ 회로가 집적된 마이크로폰 및 그 제조방법 - Google Patents

Abstract

간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법이 제안된다. 제안된 마이크로폰은 CMOS 회로가 집적된 마이크로폰으로서, 실리콘 기판상에 실리콘 나노와이어를 포함하는 음향센서 및 CMOS 신호처리 회로가 일체형으로 위치한다.

Description

ＣＭＯＳ 회로가 집적된 마이크로폰 및 그 제조방법{Microphones integrated with CMOS circuits and fabrication method thereof}

본 발명은 CMOS 회로가 집적된 마이크로폰 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법에 관한 것이다.

나노 크기의 작은 직경을 가지는 물질들은 독특한 전기적, 광학적, 기계적 특성 때문에 최근 들어 매우 중요한 물질로 대두되고 있다. 따라서, 이러한 나노 사이즈 물질에 대하여 여러 분야에서 연구가 진행되어 왔는데, 최근의 나노 구조에 관한 연구는 양자 효과와 같은 현상으로 미래의 새로운 광소자 물질로서의 가능성을 보여주고 있다. 특히, 나노 구조물의 경우, 단일 전자 트랜지스터 소자 뿐만 아니라 각종 화학 센서 및 바이오 센서 등으로 이용될 수 있어 새로운 광소자 재료로 각광받고 있다.

특히, 실리콘 나노와이어는 단면적이 매우 작기 때문에 압저항 효과(piezoresistive effect)가 매우 크다. 따라서, 이러한 실리콘 나노와이어의 압저항 효과를 이용하면 마이크로폰의 진동에 의한 기계적인 스트레스에 기인한 저항변화를 민감하게 할 수 있기 때문에 고감도 마이크로폰을 제조할 수 있다.

마이크로폰은 음향 센서와 음향 센서의 아나로그 신호처리를 위한 ASIC 칩 별도로 제작한 후 두 개의 소자를 와이어 본딩(wire bonding) 방식으로 연결한다. 이러한 방법으로 마이크로폰을 제작할 경우에는 소자를 소형화하기 어렵고, 와이어본딩 등의 공정에 따른 패키징 비용이 상승하며 양산성도 좋지 않다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 간단한 공정으로 소형화된 CMOS 회로가 집적된 마이크로폰 및 그 제조방법을 제공하는데 있다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 마이크로폰은 CMOS 회로가 집적된 마이크로폰으로서, 실리콘 기판상에 실리콘 나노와이어를 포함하는 음향센서 및 CMOS 신호처리 회로가 일체형으로 위치한다.

실리콘 나노와이어는 실리콘 기판에 형성된 트렌치에 의해 CMOS 신호처리 회로와 전기적으로 절연될 수 있다.

실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물이 도핑되어 CMOS 신호처리 회로와 전기적으로 절연될 수 있다.

본 발명의 다른 측면에 따르면, 실리콘 기판상에 이방성 실리콘 식각 및 습식 산화막 형성으로 실리콘 나노와이어를 형성하는 단계; 실리콘 나노와이어가 형성된 실리콘 기판상에 실리콘 질화막을 형성한 후, 실리콘 질화막의 일부를 제거하고 p-MOSFET 및 n-MOSFET를 형성하여 CMOS 신호처리 회로를 형성하는 단계; 및 실리콘 기판을 제거하여 실리콘 나노와이어를 외부로 노출시키고 실리콘 나노와이어를 CMOS 신호처리 회로와 전기적으로 절연시켜 음향센서를 형성하는 단계;를 포함하는 CMOS 회로가 집적된 마이크로폰 제조방법이 제공된다.

실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판을 식각하여 트렌치를 형성하여 CMOS 신호처리 회로와 전기적으로 절연될 수 있다.

실리콘 나노와이어는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하여 CMOS 신호처리 회로와 전기적으로 절연될 수 있다.

또한, 본 CMOS 회로가 집적된 마이크로폰 제조방법에서는 실리콘 나노와이어가 형성된 영역에 대응하는 실리콘 질화막 영역에 지지수단을 형성하는 단계;를 더 포함할 수 있다. 이 때, 지지수단은 실리콘 질화막의 실리콘 나노와이어의 양단에 대응하는 영역에 형성된 폴리이미드 구조물일 수 있다.

본 발명에 따른 CMOS 회로가 집적된 마이크로폰은 실리콘 기판상에 일체형으로 형성되어 있어서, 음향센서 및 신호처리회로를 별도로 제작하는 경우와 같이 연결공정이 불필요하여 공정이 간단하고 용이하며 연결부의 불량문제가 해소되어 신뢰성이 향상되는 효과가 있다.

또한, 본 발명에 따른 CMOS 회로가 집적된 마이크로폰은 실리콘 나노와이어의 압저항 효과를 이용하여 이를 음향센서로 이용하기 때문에 소형화된 고감도 마이크로폰을 저가격으로 제조할 수 있는 효과가 있다.

도 1a는 본 발명의 일실시예에 따른 CMOS 회로가 집적된 마이크로폰의 평면도이고, 도 1b는 도 1a의 CMOS 회로가 집적된 마이크로폰의 배면도이다.
도 2 내지 도 14는 본 발명의 일실시예에 따른 실리콘 나노와이어를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 15 내지 도 45는 본 발명의 일실시예에 따른 CMOS 신호처리 회로를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 46 내지 도 48은 본 발명의 일실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 49a 및 도 49b는 본 발명의 다른 실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다.
도 50a 및 도 50b는 본 발명의 다른 실시예에 따른 CMOS 회로가 집적된 마이크로폰의 단면도 및 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.

도 1a는 본 발명의 일실시예에 따른 CMOS 회로가 집적된 마이크로폰의 평면도이고, 도 1b는 도 1a의 CMOS 회로가 집적된 마이크로폰의 배면도이다.

본 발명에 따른 마이크로폰은 CMOS 회로가 집적된 마이크로폰(100)으로서, 도 1a에서와 같이 실리콘 기판 상에 실리콘 나노와이어(111)를 포함하는 음향센서 및 CMOS 신호처리 회로(120)가 일체형으로 위치한다. 즉 실리콘 기판(130) 상에 실리콘 나노와이어(111) 및 CMOS 회로(120)가 동시에 일체형으로 형성되어 있다.

도 1a에서 마이크로폰(100)은 공정상 위치하는 얇은 실리콘 질화막 membrane(112) 상에 실리콘 나노와이어(111)가 형성된 다이어프램(diaphragm)을 포함한다. 다이어프램은 음향센서로서 음향에 반응할 수 있는 부분을 의미한다. 이러한 다이어프램은 음압(sound pressure)에 의해 다이어프램 내의 실리콘 질화막 membrane(112)이 휘게 되면 이때 실리콘 나노와이어(111)에 tensile stress가 걸리게 되어 압저항 효과에 의해 저항이 바뀌게 된다. 이러한 저항의 변화를 전기신호로서 변환하게 되면 음향 전기신호로 변환할 수 있게 된다.

한편 도 1b는 CMOS 회로가 집적된 마이크로폰의 배면도로서, 마이크로폰(100)의 실리콘 나노와이어(111)는 다이어프램 형성 공정시 깊은 트렌치(trench) 형성 공정이 수반되어 실리콘 나노와이어 양옆으로 연결된 실리콘 블럭(이하 실리콘 나노와이어 지지블럭(supporting block)(113)이라 함)을 island 구조물 형태로 제작하여 다른 구성소자와 전기적으로 분리(isolation)된다. 도 1a 및 도 1b에서 알 수 있듯, 실리콘 질화막(112)은 음압에 반응하는 membrane으로서의 역할뿐만 아니라, 실리콘 나노와이어 지지블럭(113)이 유지될 수 있도록 하기 위한 보조적인 지지수단으로서의 역할도 수행한다.

이와 달리 실리콘 나노와이어를 다른 구성소자와 전기적으로 분리시키는 방법으로는 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하는 방법이 있는데 이는 이하 도 49a 및 도 49b를 참조하여 더 설명하기로 한다.

이하에서는, 본 발명에 따른 CMOS 회로가 집적된 마이크로폰을 제조하는 방법에 대하여 설명하기로 한다. CMOS 회로가 집적된 마이크로폰을 제조하는 방법은 크게, 실리콘 기판 상에 실리콘 나노와이어를 형성하는 단계, CMOS 신호처리 회로를 형성하는 단계 및 형성된 실리콘 나노와이어를 CMOS 신호처리 회로와 전기적으로 분리하여 음향센서를 형성하는 단계로 나누어진다. 이하, 도 2내지 도 48을 참조하여 설명하기로 한다.

도 2 내지 도 14는 본 발명의 일실시예에 따른 실리콘 나노와이어를 제조하는 방법을 설명하는데 제공되는 도면이다. 실리콘 나노와이어를 제조하기 위해서는 먼저 상부면이 <100>의 결정방향을 가지는 실리콘 기판을 준비하는 단계(도 2), 습식 산화막 형성 공정을 통해 실리콘 산화막을 형성하는 단계(도 3), 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계(도 4), 포토레지스트(photoresist)을 도포한 후 패터닝하는 단계(도 5), 포토레지스트 패터닝 후 노출된 실리콘 질화막 및 실리콘 산화막을 순차적으로 식각하는 단계(도 6), 도 6에서 실리콘 질화막 및 실리콘 산화막이 식각되어 제거되어 노출된 영역의 실리콘 기판을 일정 깊이로 식각하는 단계(도 7), 포토레지스트를 제거하는 단계(도 8), KOH 용액이나 TMAH 용액을 이용하여 이방성 실리콘 식각을 통해 모래시계 형상과 같은 삼각형 구조물을 형성하는 단계(도 9), 습식 산화막 형성 공정을 통해 실리콘 나노와이어를 형성하는 단계(도 10), 그리고 잔존하는 실리콘 질화막을 제거하는 단계(도 11)가 순차적으로 수행된다. 도 12는 도 11의 A-A'에서의 단면도이다.

이렇게 실리콘 나노와이어가 형성되면 도 13과 같이 ion implantation 공정을 통해 실리콘 나노와이어에 일정한 농도의 불순물을 주입함으로써 나노와이어의 전기 저항을 조절한다. 도 13에서는 먼저 포토레지스트를 도포하고 패터닝한 후 ion implantation 공정을 통해 실리콘 나노와이어에 불순물을 주입하고, 도 14와 같이 열처리하면 주입된 불순물이 활성화되어 실리콘 나노와이어의 도핑이 완료된다. 실리콘 나노와이어뿐만 아니라 실리콘 나노와이어와 양 옆으로 연결된 실리콘 기판의 일부분에도 불순물이 같이 주입되도록 한다.

도 15 내지 도 45는 본 발명의 일실시예에 따른 CMOS 신호처리 회로를 제조하는 방법을 설명하는데 제공되는 도면이다. 도 2내지 도 14에 따라 실리콘 나노와이어가 형성되면, 동일한 실리콘 기판 상에 CMOS 공정으로 아나로그 신호처리 회로가 형성된다. 특히, CMOS 신호처리 회로는 실리콘 나노와이어가 형성된 실리콘 기판에, 실리콘 나노와이어가 형성되지 않은 빈 공간을 이용하여 CMOS 공정을 통해 형성된다. 아나로그 신호처리 회로는 일반적으로 p-MOSFET, n-MOSFET, 캐패시터, 저항 등의 소자로 이루어져 있다. 본 발명에서는 실리콘 나노와이어가 형성된 기판 상에 p-MOSFET 및 n-MOSFET를 동시에 형성하는 방법을 제시하며, 캐패시터 및 저항 등의 소자의 도시는 생략하였다.

CMOS 신호처리 회로를 형성하는 방법은 다음과 같다. 먼저 실리콘 나노와이어가 형성된 기판에 실리콘 질화막을 증착하는 단계(도 15), 실리콘 질화막 패터닝 및 n-well implantation을 수행하는 단계(도 16), indentation oxidation을 수행하는 단계(도 17), 실리콘 질화막 패터닝 및 p-well implantation을 수행하는 단계(도 18), 열처리를 통한 well drive-in 공정을 통해 N-well 및 P-well을 형성하는 단계(도 19), 기판 표면의 산화막을 제거하는 단계(도 20), Buffer oxidation 및 실리콘 질화막 증착 단계(도 21), 실리콘 질화막 패터닝 단계(도 22), field oxidation 단계(도 23), 실리콘 질화막 strip 및 sacrificial oxidation 단계(도 24), 포토레지스트 패터닝 및 channel threshold adjust ion implantation 단계(도 25), 포토레지스트 제거 및 low-stress 실리콘 질화막 증착 단계(도 26), 실리콘 질화막 패터닝 단계(도 27), gate oxidation, 폴리실리콘 증착, POCl₃ 도핑 및 TEOS(TetraEthyl OrthoSilicate) 증착 단계(도 28), 폴리실리콘 및 TEOS 패터닝 단계(도 29), N-LDD 사진식각 및 ion implantation 단계(도 30), P-LDD 사진식각 및 ion implantation 단계(도 31), TEOS 증착/식각, 및 recovery oxidation 단계(도 32), N+ S/D 사진식각 및 ion implantation 단계(도 33), P+ S/D 사진식각 및 실리콘 나노와이어 contact부 사진식각 및 ion implantation 단계(도 34), 열처리 공정을 통해 주입된 이온들을 활성화시키는 단계(도 35), 절연막으로서 TEOS를 증착하는 단계(도 36), contact 사진식각 및 TEOS 식각을 통해 접촉부(contact)를 개방하는 단계(도 37), 제1 메탈을 증착하는 단계(도 38), 제1 메탈을 패터닝하는 단계(도 39), 절연막으로서 산화막을 증착하는 단계(도 40), contact 사진식각 및 산화막 식각을 통해 접촉부(contact)를 개방하는 단계(도 41), 제2 메탈을 증착하는 단계(도 42), 제2 메탈을 패터닝하는 단계(도 43), 절연막으로서 산화막을 증착하는 단계(도 44), 산화막 식각을 통해 실리콘 나노와이어 위를 덮고 있는 산화막을 식각하는 단계(도 45)를 통해 아나로그 신호처리 회로의 제조 공정이 완료된다. 도 45를 참조하면, p-MOSFET(121), n-MOSFET(122) 및 Si nanowire piezoresistor(111)가 하나의 실리콘 기판 상에 동시에 형성된 상태가 도시되어 있다.

실리콘 나노와이어 제조공정(도 2 내지 도 14) 및 CMOS 공정을 통한 아나로그 신호처리 회로 제조 공정(도 15 내지 도 45)이 완료되면, 실리콘 나노와이어를 음향에 반응할 수 있는 다이어프램으로 형성하는 공정을 수행한다. 도 46 내지 도 48은 다이어프램 제조단계를 나타내는 도면들로서, 실리콘 기판 배면에 포토레지스트를 도포하고 패터닝하는 단계(도 46), 실리콘 기판을 식각하여 실리콘 나노와이어를 노출시키는 단계(도 47), 및 포토레지스트를 제거하는 단계(도 48)를 도시하고 있다. 도 48에는, 실리콘 기판의 배면으로 실리콘 나노와이어가 노출되고, 상면으로는 실리콘 질화막이 노출되어 다이어프램을 형성하고, 이들이 접촉전극과 연결되어 음향센서부를 형성하는 것이 도시되어 있다.

도 48에는 본 발명에 의한 음향센서와 신호처리회로가 일체형으로 형성된 마이크로폰의 단면이 도시되어 있다. 도 48에서 실리콘 나노와이어는 다이어프램 형성시 깊은 트렌치 형성 공정을 통해 양옆으로 연결된 실리콘 지지블럭이 형성되어 신호처리회로와 전기적으로 분리되어 있다. 도 48의 실리콘 질화막은 음압에 반응하는 막으로서의 역할뿐만 아니라 실리콘 나노와이어 지지블럭이 잘 붙어있도록 하기 위한 지지수단으로서의 역할도 수행한다.

도 49a 및 도 49b는 본 발명의 다른 실시예에 따른 음향센서를 제조하는 방법을 설명하는데 제공되는 도면이다. 도 49a에서의 실리콘 나노와이어 압저항 소자는 도 48에서와 같이 실리콘 나노와이어 압저항 소자의 전기적인 분리를 위해 깊은 트렌치 형성을 통한 구조적인 분리 대신, 실리콘 나노와이어 양옆의 전극 컨택영역에 불순물을 도핑하여 junction isolation을 이용한 전기적인 분리(isolation)를 형성하였다. 실리콘 나노와이어 양단의 전극컨택영역에 불순물을 도핑한 후에는 도 49b와 같이 실리콘 기판을 식각하여 실리콘 나노와이어를 노출시켜 다이어프램을 형성한다. 이러한 도핑을 통한 junction isolation을 이용한 전기적인 분리가 가능하기 때문에 실리콘 나노와이어 지지블럭은 불필요하게 된다.

도 50a 및 도 50b는 본 발명의 다른 실시예에 따른 CMOS 회로가 집적된 마이크로폰의 단면도 및 사시도이다. 도 48에서와 같이 깊은 트렌치 형성으로 실리콘 나노와이어 소자를 신호처리 회로와 전기적으로 분리시킨 경우, 실리콘 나노와이어 지지블럭만으로 지지가 부족한 경우가 있다. 따라서, 도 50a 및 도 50b에서와 같이 실리콘 기판 상면에 추가적으로 지지수단을 더 형성하는 것이 바람직하다. 이 때, 공정이 용이한 폴리이미드를 이용하여 지지수단을 더 형성할 수 있다.

지지수단은 도 50a에서와 같이 실리콘 기판 상면에 형성된 실리콘 질화막의 일부 및 전극구조 일부를 감싸는, 실리콘 질화막에 비해 두꺼운 구조물로서 형성되어 실리콘 나노와이어를 보다 효과적으로 지지할 수 있도록 하는 것이 바람직하다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

100 마이크로폰
111 실리콘 나노와이어
112 실리콘 질화막
113 실리콘 나노와이어 지지블럭
120 CMOS 신호처리 회로
121 p-MOSFET
122 n-MOSFET
130 실리콘 기판

Claims (8)

1. 실리콘 기판상에 실리콘 나노와이어를 포함하는 음향센서 및 CMOS 신호처리 회로가 일체형으로 위치하는 CMOS 회로가 집적된 마이크로폰.
2. 청구항 1에 있어서,
   상기 실리콘 나노와이어는 상기 실리콘 기판에 형성된 트렌치에 의해 상기 CMOS 신호처리 회로와 전기적으로 절연되는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰.
3. 청구항 1에 있어서,
   상기 실리콘 나노와이어는 상기 실리콘 나노와이어의 양단의 실리콘 기판에 불순물이 도핑되어 상기 CMOS 신호처리 회로와 전기적으로 절연되는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰.
4. 실리콘 기판상에 이방성 실리콘 식각 및 습식 산화막 형성으로 실리콘 나노와이어를 형성하는 단계;
   상기 실리콘 나노와이어가 형성된 실리콘 기판상에 실리콘 질화막을 형성한 후, 상기 실리콘 질화막의 일부를 제거하고 p-MOSFET 및 n-MOSFET를 형성하여 CMOS 신호처리 회로를 형성하는 단계; 및
   상기 실리콘 기판을 제거하여 상기 실리콘 나노와이어를 외부로 노출시키고 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시켜 음향센서를 형성하는 단계;를 포함하는 CMOS 회로가 집적된 마이크로폰 제조방법.
5. 청구항 4에 있어서,
   상기 실리콘 나노와이어의 양단의 실리콘 기판을 식각하여 트렌치를 형성하여 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시키는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법.
6. 청구항 4에 있어서,
   상기 실리콘 나노와이어의 양단의 실리콘 기판에 불순물을 도핑하여 상기 실리콘 나노와이어를 상기 CMOS 신호처리 회로와 전기적으로 절연시키는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법.
7. 청구항 4에 있어서,
   상기 실리콘 나노와이어가 형성된 영역에 대응하는 실리콘 질화막 영역에 지지수단을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법.
8. 청구항 7에 있어서,
   상기 지지수단은 상기 실리콘 질화막의 상기 실리콘 나노와이어의 양단에 대응하는 영역에 형성된 폴리이미드 구조물인 것을 특징으로 하는 CMOS 회로가 집적된 마이크로폰 제조방법.
   

Images