KR20130125625A - 내부전압 생성회로 - Google Patents
내부전압 생성회로 Download PDFInfo
- Publication number
- KR20130125625A KR20130125625A KR1020120049292A KR20120049292A KR20130125625A KR 20130125625 A KR20130125625 A KR 20130125625A KR 1020120049292 A KR1020120049292 A KR 1020120049292A KR 20120049292 A KR20120049292 A KR 20120049292A KR 20130125625 A KR20130125625 A KR 20130125625A
- Authority
- KR
- South Korea
- Prior art keywords
- range
- signal
- pull
- voltage
- activated
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
내부전압 생성회로는, 제1범위 신호에 의해 활성화되며, 풀업 전압단과 풀업 공통 노드 사이에 연결되는 제1풀업 저항; 제2범위 신호에 의해 활성화되며, 상기 풀업 전압단과 상기 풀업 공통 노드 사이에 연결되는 제2풀업 저항; 상기 제1범위 신호에 의해 활성화되며, 풀다운 전압단과 풀다운 공통 노드 사이에 연결되는 제1풀다운 저항; 상기 제2범위 신호에 의해 활성화되며, 상기 풀다운 전압단과 상기 풀다운 공통 노드 사이에 연결되는 제2풀다운 저항; 상기 풀업 공통 노드와 상기 풀다운 공통 노드 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및 전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로를 포함한다.
Description
본 발명은 내부전압 생성회로에 관한 것으로, 더욱 자세하게는 내부전압 생성회로의 셋팅 타임과 전류 소모를 줄이는 기술에 관한 것이다.
여러 반도체 장치 내에서는 외부에서 공급되는 외부전압들의 레벨과는 다른 레벨을 갖는 다양한 내부전압을 만들어 사용하고 있다. 예를 들어, 메모리 장치의 경우에 메모리 장치의 코어 영역에서 사용하는 전압인 코어 전압(VCORE), 메모리 장치의 버퍼에서 사용하기 위한 기준전압(VREF) 등을 만들어 사용한다.
이러한 내부전압들을 생성하는 대표적인 방식은 전압분배를 이용하는 것인데, 이하에서는 전압분배 방식으로 내부전압을 생성하는 내부전압 생성회로에 대해 알아보기로 한다.
도 1은 종래의 내부전압 생성회로의 구성도이다.
도 1을 참조하면, 내부전압 생성회로는 전원전압단(VDD)과 접지전압단(VSS) 사이에 연결된 다수의 직렬 저항들을 포함하는 저항 스트링(110)과, 전압 선택정보(SEL_INFO)에 응답해 저항 스트링(110) 상의 다수 노드 중 선택된 노드의 전압을 내부전압(VREF)으로 선택하는 전압 선택회로(120)를 포함한다. 이러한 내부전압 생성회로에서는 전압 선택회로(120)가 저항 스트링(100) 상에서 어느 노드의 전압을 선택하느냐에 따라 내부전압(VREF)의 레벨이 결정된다.
저항 스트링(110)의 저항들의 저항값을 크게 하면, 즉 저항 스트링(110)의 전체 저항값을 크게 하면, 내부전압 생성회로에서 소모되는 전류량은 줄어든다. 그러나, 내부전압 생성회로의 동작 이후로부터 저항 스트링(110) 내부의 각 노드가 목표로 하는 전압을 갖기까지의 셋팅 타임(setting time)이 오래 걸린다. 반대로, 저항 스트링(110)의 저항들의 저항값을 작게 하면, 즉 저항 스트링(110)의 전체 저항값을 작게 하면, 내부전압 생성회로에서 소모하는 전류량은 늘어난다. 그러나, 이 경우에는 셋팅 타임은 짧아진다는 이점을 갖는다.
최근에 논의되고 있는 DDR4 메모리 장치에 관한 JEDEC SPEC에 따르면, 메모리 장치 내부적으로 생성되는 기준전압(VREF)은 A~B 사이의 범위(range)에서 코드에 따라 결정되는 전압 레벨을 가지거나, C~D 사이의 범위에서 코드에 따라 결정되는 전압 레벨을 가져야 한다. 즉, 2가의 이상의 범위에서 코드에 따라 결정되는 전압 레벨을 가질 것이 요구된다. 또한, DDR4 JEDEC SPEC은 일정 시간 이하의 셋팅 타임을 가질 것을 요구하고 있다. 이와
본 발명은 다양한 범위의 기준전압을 생성 가능하게 하고, 빠른 셋팅 타임을 가지면서도, 적은 전류를 소모하는 내부전압 생성회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 내부전압 생성회로는, 제1범위 신호에 의해 활성화되며, 풀업 전압단과 풀업 공통 노드 사이에 연결되는 제1풀업 저항; 제2범위 신호에 의해 활성화되며, 상기 풀업 전압단과 상기 풀업 공통 노드 사이에 연결되는 제2풀업 저항; 상기 제1범위 신호에 의해 활성화되며, 풀다운 전압단과 풀다운 공통 노드 사이에 연결되는 제1풀다운 저항; 상기 제2범위 신호에 의해 활성화되며, 상기 풀다운 전압단과 상기 풀다운 공통 노드 사이에 연결되는 제2풀다운 저항; 상기 풀업 공통 노드와 상기 풀다운 공통 노드 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및 전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로를 포함한다.
또한, 본 발명의 다른 실시예에 따른 내부전압 생성회로는, 제1범위 신호에 의해 활성화되며, 풀업 전압단과 풀업 공통 노드 사이에 연결되는 제1풀업 저항; 제2범위 신호에 의해 활성화되며, 상기 풀업 전압단과 상기 풀업 공통 노드 사이에 연결되는 제2풀업 저항; 상기 풀업 공통 노드와 풀다운 전압단 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및 전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로를 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 내부전압 생성회로는, 제1범위 신호에 의해 활성화되며, 풀다운 전압단과 풀다운 공통 노드 사이에 연결되는 제1풀다운 저항; 제2범위 신호에 의해 활성화되며, 상기 풀다운 전압단과 상기 풀다운 공통 노드 사이에 연결되는 제2풀다운 저항; 풀업 전압단과 상기 풀다운 공통 노드 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및 전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로를 포함한다.
상기 실시예들에 있어서, 내부전압 생성회로는, 범위 정보에 응답하여 제1범위 모드와 제2범위 모드 중 하나의 모드를 설정하고, 상기 제1범위 모드시에는 상기 제1범위 신호를 활성화하되 상기 제1범위 모드의 초기 구간에는 상기 제1범위 신호와 상기 제2범위 신호를 동시에 활성화하고, 상기 제2범위 모드시에는 상기 제2범위 신호를 활성화하되 상기 제2범위 모드의 초기 구간에서는 상기 제2범위 신호와 상기 제1범위 신호를 동시에 활성화하는 범위 신호 생성부를 더 포함할 수 있다.
본 발명에 따르면 저항 스트링은 그대로 유지한 채로 범위 신호들에 따라 풀업 저항 또는 풀다운 저항을 선택하는 것에 의해 내부전압 생성회로에서 생성하는 내부전압의 범위를 자유롭게 조절할 수 있다.
또한, 적은 전류를 소모하면서도 내부전압 생성회로의 셋팅 타임을 짧게 할 수 있다는 장점이 있다.
도 1은 종래의 내부전압 생성회로의 구성도.
도 2는 본 발명의 일실시예에 따른 내부전압 생성회로의 구성도.
도 3은 도 2의 범위신호 생성부(250)의 일실시예 구성도.
도 4는 도 3의 범위신호 생성부(250)에서 생성되는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)의 파형을 도시한 도면.
도 5는 도 2의 전압 선택회로(240)의 일실시예 구성도.
도 6은 제1범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(601)와 제2범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(602)를 나타낸 도면.
도 7은 본 발명의 다른 실시예에 따른 내부전압 생성회로의 구성도.
도 8은 본 발명의 또 다른 실시예에 따른 내부전압 생성회로의 구성도.
도 2는 본 발명의 일실시예에 따른 내부전압 생성회로의 구성도.
도 3은 도 2의 범위신호 생성부(250)의 일실시예 구성도.
도 4는 도 3의 범위신호 생성부(250)에서 생성되는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)의 파형을 도시한 도면.
도 5는 도 2의 전압 선택회로(240)의 일실시예 구성도.
도 6은 제1범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(601)와 제2범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(602)를 나타낸 도면.
도 7은 본 발명의 다른 실시예에 따른 내부전압 생성회로의 구성도.
도 8은 본 발명의 또 다른 실시예에 따른 내부전압 생성회로의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 내부전압 생성회로의 구성도이다.
도 2를 참조하면, 내부전압 생성회로는, 제1풀업 저항(211), 제2풀업 저항(212), 제1풀다운 저항(221), 제2풀다운 저항(222), 저항 스트링(230), 전압 선택회로(240), 및 범위신호 생성부(250)를 포함한다.
제1풀업 저항(211)은 제1범위 신호(RANGE1)의 활성화시에 활성화되어 풀업 전압단(VDD)과 풀업 공통 노드(PU_COM) 사이에 연결된다. 제1풀업 저항(211)의 활성화/비활성화는 제1범위 신호(RANGE1)에 의해 온/오프되는 스위치로 동작하는 트랜지스터(P1)에 의해 제어된다.
제2풀업 저항(212)은 제2범위 신호(RANGE2)의 활성화시에 활성화되어 풀업 전압단(VDD)과 풀업 공통 노드(PU_COM) 사이에 연결된다. 제2풀업 저항(212)의 활성화/비활성화는 제2범위 신호(RANGE2)에 의해 온/오프되는 스위치로 동작하는 트랜지스터(P2)에 의해 제어된다. 제2풀업 저항(212)은 제1풀업 저항(211)과는 다른 저항값을 갖는다.
제1풀다운 저항(221)은 제1범위 신호(RANGE1)의 활성화시에 활성화되어 풀다운 전압단(VSS)과 풀다운 공통 노드(PD_COM) 사이에 연결된다. 제1풀다운 저항(221)의 활성화/비활성화는 제1범위 신호(RANGE1)에 의해 온/오프되는 스위치로 동작하는 트랜지스터(N1)에 의해 제어된다.
제2풀다운 저항(222)은 제2범위 신호(RANGE2)의 활성화시에 활성화되어 풀다운 전압단(VSS)과 풀다운 공통 노드(PD_COM) 사이에 연결된다. 제2풀다운 저항(222)의 활성화/비활성화는 제2범위 신호(RANGE2)에 의해 온/오프되는 스위치로 동작하는 트랜지스터(N2)에 의해 제어된다. 제2풀다운 저항(222)은 제1풀다운 저항(221)과는 다른 저항값을 갖는다.
저항 스트링(230)은 풀업 공통 노드(PU_COM)와 풀다운 공통 노드(PD_COM) 사이에 연결되는 다수의 직렬 저항들을 포함한다. 저항 스트링(230)은 제1범위 신호(RANGE1)의 활성화시에는 제1풀업 저항(211) 및 제1풀다운 저항(221)과 함께 직렬로 연결되어 전원전압(VDD)을 전압 분배해 다양한 전압을 생성하는 역할을 수행한다. 또한, 저항 스트링은 제2범위 신호(RANGE2)의 활성화시에는 제2풀업 저항(212) 및 제2풀다운 저항(222)과 함께 직렬로 연결되어 전원전압(VDD)을 전압 분배해 다양한 전압을 생성하는 역할을 수행한다.
전압 선택회로(240)는 전압 선택정보(SEL<0:5>)에 응답해 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나의 노드를 내부전압(VREF)으로 선택해 출력한다. 전압 선택회로(240)는 저항 스트링(230)의 직렬 저항들이 연결되는 다수 노드 중 2개 이상의 노드를 선택하고 2개 이상의 내부전압(VREF)을 출력하도록 설계될 수도 있다.
범위신호 생성부(250)는 범위 정보(RANGE CODE)에 응답하여 제1범위 모드와 제2범위 모드 중 하나의 모드를 설정한다. 범위신호 생성부(250)는 제1범위 모드가 설정되면 제1범위 신호(RANGE1)를 활성화하고, 제2범위 모드가 설정되면 제2범위 신호(RANGE2)가 활성화된다. 제1범위 신호(RANGE1)의 활성화시에는 제1풀업 저항(211), 저항스트링(230) 및 제1풀다운 저항(221)의 전압분배에 의해 생성된 전압들 중 전압 선택정보(SEL<0:5>)에 의해 선택된 전압이 내부전압(VREF)으로 생성된다. 또한, 제2범위 신호(RANGE2)의 활성화시에는 제2풀업 저항(212), 저항스트링(230) 및 제2풀다운 저항(222)의 전압분배에 의해 생성된 전압들 중 전압 선택정보(SEL<0:5>)에 의해 선택된 전압이 내부전압(VREF)으로 생성된다. 제1풀업 저항(211)과 제2풀업 저항(212)의 저항값이 다르고, 제1풀다운 저항(221)과 제2풀다운 저항(222)의 저항값이 다르므로, 범위신호들(RANGE1, RANGE2) 중 어느 신호가 활성화되었는지에 따라 내부전압 생성회로가 생성하는 내부전압(VREF)의 범위가 달라진다.
한편, 범위신호 생성부(250)는 제1범위 모드의 초기 구간과 제2범위 모드의 초기 구간에는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)를 모두 활성화시킨다. 이 경우에 제1풀업 저항(211)과 제2풀업 저항(212)이 모두 활성화되고, 제1풀다운 저항(221)과 제2풀다운 저항(222)이 모두 활성화된다. 따라서, 제1범위 모드의 초기 구간과 제2범위 모드의 초기 구간에 저항 스트링(230)에 많은 양의 전류가 흐르게 되고, 이는 저항 스트링(230)의 각 노드(<0> ~ <63>)가 빠르게 목표 전압값을 갖도록 한다. 즉, 내부전압 생성회로의 셋팅 타임을 줄인다. 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)가 모두 활성화되는 구간은 제1범위 모드의 초기 구간과 제2범위 모드의 초기 구간뿐이므로, 내부전압 생성회로가 소모하는 전류량은 작게 유지하면서도 셋팅 타임을 줄이는 것이 가능해진다.
또한, 범위신호 생성부(250)는 아이들 모드시(예, 아이들 신호(IDLE) 활성화시, 내부전압(VREF)의 생성이 필요없는 모드를 의미함)에는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)를 모두 비활성화한다. 이 경우에는 내부전압 생성회로로부터 내부전압(VREF)이 생성되지 않으며, 내부전압 생성회로의 전류 소모도 최소로 억제된다.
도 3은 도 2의 범위신호 생성부(250)의 일실시예 구성도이다.
도 3을 참조하면, 범위신호 생성부(250)는, 설정부(310), 제1펄스 생성부(320), 제2펄스 생성부(330), 제1논리 조합부(340), 및 제2논리 조합부(350)를 포함한다.
설정부(310)는 범위 정보(RANGE CODE)에 응답해 제1범위 모드 설정 신호(RANGE1_MODE)와 제2범위 모드 설정 신호(RANGE2_MODE) 중 하나의 신호를 활성화한다. 범위 정보(RANGE CODE)는 내부전압 생성회로가 생성해야 하는 내부전압(VREF)의 범위를 나타내는 신호이다. 설정부(310)는 아이들 신호(IDLE)가 활성화되는 아이들 모드시, 즉 내부전압 생성회로가 내부전압(VREF)을 생성할 필요가 없는 모드시, 에는 제1범위 모드 설정 신호(RANGE1_MODE)와 제2범위 모드 설정 신호(RANG2_MODE)를 모두 비활성화한다. 참고로, 메모리 장치의 경우에 모드 레지스터 셋3(MRS3) 코드의 10번째 비트 값(MR3<10>)이 범위 정보(RANGE CODE)가 될 수 있다. 또한, 메모리 장치의 경우에 파워업(power up) 이전의 구간 및 셀프 리프레쉬(self refresh) 동작 모드가 아이들 모드에 대응할 수 있다.
제1펄스 생성부(320)는 제1범위 모드 설정 신호(RANGE1_MODE)의 활성화 구간 초기에 활성화되는 제1펄스 신호(PULSE1)를 생성한다. 제1펄스 생성부(320)는 도면과 같이 인버터들(321~325, 327) 및 낸드게이트(326)를 포함하여 구성될 수 있다. 제2펄스 생성부(330)는 제2범위 모드 설정 신호(RANGE2_MODE)의 활성화 구간 초기에 활성화되는 제2펄스 신호(PULSE2)를 생성한다. 제2펄스 생성부(330)는 도면과 같이 인버터들(331~335, 337) 및 낸드게이트(337)를 포함하여 구성될 수 있다.
제1논리 조합부(340)는 제1범위 모드 설정 신호(RANGE1_MODE)와 제2펄스 신호(PULSE2) 중 하나 이상의 신호가 활성화되면 제1범위 신호(RANGE1)를 활성화한다. 제1논리 조합부(340) 도면과 같이 노아게이트(341) 및 인버터(342)를 포함하여 구성될 수 있다. 제2논리 조합부(350)는 제2범위 모드 설정 신호(RANGE2_MODE)와 제1펄스 신호(PULSE1) 중 하나 이상의 신호가 활성화되면 제2범위 신호(RANGE2)를 활성화한다. 제2논리 조합부(350)는 도면과 같이 노아게이트(351) 및 인버터(352)를 포함하여 구성될 수 있다.
도 4a,b,c는 도 3의 범위신호 생성부(250)에서 생성되는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)의 파형을 도시한 도면이다.
도 4a에는 아이들 모드에서 제1범위 모드로 모드가 변경되는 경우가 도시된다. 도 4a를 참조하면, 제1범위 모드의 초기 구간 동안에는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)가 모두 활성화되고, 이후에는 제1범위 신호(RANGE1)만 활성화되는 것을 확인할 수 있다.
도 4b에는 제1범위 모드에서 제2범위 모드로 모드가 변경되는 경우가 도시된다. 도 4b를 참조하면, 제2범위 모드로 변경된 초기 구간 동안에는 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)가 모두 활성화되고, 이후에는 제2범위 신호(RANGE2)만 활성화되는 것을 확인할 수 있다.
도 4c에서는 제2범위 모드에서 제1범위 모드로 모드가 변경되는 경우가 도시된다. 도 4c를 참조하면, 제1범위 모드(RANGE1)로 변경된 초기 구간 동안에는 제2범위 신호(RANGE2)와 제1범위 신호(RANGE1)가 모두 활성화되고, 이후에는 제1범위 신호(RANGE1)만 활성화되는 것을 확인할 수 있다.
도 4a,b,c에 도시된 바와 같이, 본 발명에 따르면, 모드가 변경된 초기 구간 동안에, 제1범위 신호(RANGE1)와 제2범위 신호(RANGE2)가 동시에 활성화되므로, 모드 변경시에 내부전압 생성회로에 흐르는 전류량을 순간적으로 늘릴 수 있으며, 그 결과 내부전압 생성회로의 셋팅 타임을 줄이는 것이 가능하다.
도 5는 도 2의 전압 선택회로(240)의 일실시예 구성도이다.
도 5를 참조하면, 전압 선택회로(240)는 디코딩부(510), 및 멀티 플렉서(520)를 포함한다.
디코딩부(510)는 이진 코드(binary code)인 전압 선택정보(SEL<0:5>)를 디코딩해 다수의 선택신호(S<0:63>)를 생성한다. 디코딩부(510)는 다수의 선택신호(S<0:63>) 중 전압 선택정보(SEL<0:5>)의 값에 대응하는 선택신호를 활성화한다. 예를 들어, 전압 선택정보가 (0,0,0,0,0,0)이면 선택신호(S<0>)이 활성화되고, 전압 선택정보가 (0,0,1,0,0,0)이면 선택신호(S<8>)이 활성화되고, 전압 선택정보가 (1,1,1,1,1,1)이면 선택신호(S<63)가 활성화된다. 여기서는 전압 선택정보(SEL<0:5>)를 6비트의 이진 코드로 예시하였으므로, 선택신호(S<0:63>)의 전체 개수도 64개인 것으로 예시하였지만, 전압 선택정보(SEL<0:5>)의 비트 수 및 선택신호(S<0:63>)의 개수가 변경될 수 있음은 당연하다. 참고로, 메모리 장치의 경우에 모드 레지스터 셋3(MRS3) 코드의 4~9번째 비트 값(MR3<4:9>)이 전압 선택정보(SEL<0:5>)가 될 수 있다.
멀티 플렉서(520)는 다수의 선택신호(S<0:63>)에 응답해 노드들(<0>~<63>) 중 하나의 노드의 전압을 내부전압(VREF)으로 선택한다. 예를 들어, 선택신호(S<13>)가 활성화되면 노드(<13>)의 전압이 기준전압(VREF)으로 선택되고, 선택신호(S<37>)가 활성화되면 노드(<37>)의 전압이 기준전압(VREF)으로 선택된다.
도 6은 제1범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(601)와 제2범위 모드시에 전압 선택정보(SEL<0:5>)에 의해 생성되는 기준전압(VREF)의 범위(602)를 나타낸 도면이다.
도 6을 참조하면, 제1범위 모드시에는 0.54~0.924V의 범위(601) 내에서 전압 선택정보(SEL<0:5>)의 값에 대응되는 값이 기준전압(VREF)으로 선택되는 것을 확인할 수 있으며, 제2범위 모드시에는 0.72~1.104V의 범위(602) 내에서 전압 선택정보(SEL<0:5>)의 값에 대응되는 값이 기준전압(VREF)으로 선택되는 것을 확인할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 내부전압 생성회로의 구성도이다.
도 7의 실시예는 도 2의 실시예에서 풀다운 저항들(221, 222)이 생략된다. 도 7의 실시예에서와 같이 풀업 저항들(211, 212)만이 범위 신호들(RANGE1, RANGE2)에 의해 선택되도록 설계하더라도 범위 정보(RANGE CODE)에 따라 서로 다른 범위를 갖는 기준전압(VREF)을 생성할 수 있다.
도 7에서 도 2와 동일한 부호를 갖는 구성들은 도 2와 동일하게 구성 및 동작할 수 있으므로, 여기서는 이에 대한 더 이상의 상세한 설명을 생략하기로 한다.
도 8은 본 발명의 또 다른 실시예에 따른 내부전압 생성회로의 구성도이다.
도 8의 실시예는 도 2의 실시예에서 풀업 저항들(211, 212)이 생략된다. 도 8의 실시예에서와 같이 풀다운 저항들(221, 222)만이 범위 신호들에 의해 선택되도록 설계하더라도 범위 정보(RANGE CODE)에 따라 서로 다른 범위를 갖는 기준전압(VREF)을 생성할 수 있다.
도 8에서 도 2와 동일한 부호를 갖는 구성들은 도 2와 동일하게 구성 및 동작할 수 있으므로, 여기서는 이에 대한 더 이상의 상세한 설명을 생략하기로 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
211: 제1풀업 저항 212: 제2풀업 저항
221: 제1풀다운 저항 222: 제2풀다운 저항
230: 저항 스트링 240: 전압 선택회로
250: 범위신호 생성부
221: 제1풀다운 저항 222: 제2풀다운 저항
230: 저항 스트링 240: 전압 선택회로
250: 범위신호 생성부
Claims (13)
- 제1범위 신호에 의해 활성화되며, 풀업 전압단과 풀업 공통 노드 사이에 연결되는 제1풀업 저항;
제2범위 신호에 의해 활성화되며, 상기 풀업 전압단과 상기 풀업 공통 노드 사이에 연결되는 제2풀업 저항;
상기 제1범위 신호에 의해 활성화되며, 풀다운 전압단과 풀다운 공통 노드 사이에 연결되는 제1풀다운 저항;
상기 제2범위 신호에 의해 활성화되며, 상기 풀다운 전압단과 상기 풀다운 공통 노드 사이에 연결되는 제2풀다운 저항;
상기 풀업 공통 노드와 상기 풀다운 공통 노드 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및
전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로
를 포함하는 내부전압 생성회로.
- 제 1항에 있어서,
범위 정보에 응답하여 제1범위 모드와 제2범위 모드 중 하나의 모드를 설정하고, 상기 제1범위 모드시에는 상기 제1범위 신호를 활성화하되 상기 제1범위 모드의 초기 구간에는 상기 제1범위 신호와 상기 제2범위 신호를 동시에 활성화하고, 상기 제2범위 모드시에는 상기 제2범위 신호를 활성화하되 상기 제2범위 모드의 초기 구간에서는 상기 제2범위 신호와 상기 제1범위 신호를 동시에 활성화하는 범위 신호 생성부
를 더 포함하는 내부전압 생성회로.
- 제 2항에 있어서,
상기 범위 신호 생성부는
범위 정보에 응답해 제1범위 모드 설정 신호와 제2범위 모드 설정 신호 중 하나의 신호를 활성화하는 설정부;
상기 제1범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제1펄스 신호를 생성하는 제1펄스 생성부;
상기 제2범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제2펄스 신호를 생성하는 제2펄스 생성부;
상기 제1범위 모드 설정 신호와 상기 제2펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제1범위 신호를 활성화하는 제1논리 조합부; 및
상기 제2범위 모드 설정 신호와 상기 제1펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제2범위 신호를 활성화하는 제2논리 조합부를 포함하는
내부전압 생성회로. - 제 1항에 있어서,
상기 전압 선택회로는
이진 코드인 상기 전압 선택정보를 디코딩해 다수의 선택신호를 생성하는 디코딩부; 및
상기 다수의 선택신호에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 상기 내부전압으로 선택하는 멀티 플렉서를 포함하는
내부전압 생성회로.
- 제 2항에 있어서,
상기 범위신호 생성부는
아이들 모드시에는 상기 제1범위 신호와 상기 제2범위 신호를 모두 비활성화하는
내부전압 생성회로.
- 제1범위 신호에 의해 활성화되며, 풀업 전압단과 풀업 공통 노드 사이에 연결되는 제1풀업 저항;
제2범위 신호에 의해 활성화되며, 상기 풀업 전압단과 상기 풀업 공통 노드 사이에 연결되는 제2풀업 저항;
상기 풀업 공통 노드와 풀다운 전압단 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및
전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로
를 포함하는 내부전압 생성회로.
- 제 6항에 있어서,
범위 정보에 응답하여 제1범위 모드와 제2범위 모드 중 하나의 모드를 설정하고, 상기 제1범위 모드시에는 상기 제1범위 신호를 활성화하되 상기 제1범위 모드의 초기 구간에는 상기 제1범위 신호와 상기 제2범위 신호를 동시에 활성화하고, 상기 제2범위 모드시에는 상기 제2범위 신호를 활성화하되 상기 제2범위 모드의 초기 구간에서는 상기 제2범위 신호와 상기 제1범위 신호를 동시에 활성화하는 범위 신호 생성부
를 더 포함하는 내부전압 생성회로.
- 제 7항에 있어서,
상기 범위 신호 생성부는
범위 정보에 응답해 제1범위 모드 설정 신호와 제2범위 모드 설정 신호 중 하나의 신호를 활성화하는 설정부;
상기 제1범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제1펄스 신호를 생성하는 제1펄스 생성부;
상기 제2범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제2펄스 신호를 생성하는 제2펄스 생성부;
상기 제1범위 모드 설정 신호와 상기 제2펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제1범위 신호를 활성화하는 제1논리 조합부; 및
상기 제2범위 모드 설정 신호와 상기 제1펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제2범위 신호를 활성화하는 제2논리 조합부를 포함하는
내부전압 생성회로.
- 제 6항에 있어서,
상기 전압 선택회로는
이진 코드인 상기 전압 선택정보를 디코딩해 다수의 선택신호를 생성하는 디코딩부; 및
상기 다수의 선택신호에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 상기 내부전압으로 선택하는 멀티 플렉서를 포함하는
내부전압 생성회로.
- 제1범위 신호에 의해 활성화되며, 풀다운 전압단과 풀다운 공통 노드 사이에 연결되는 제1풀다운 저항;
제2범위 신호에 의해 활성화되며, 상기 풀다운 전압단과 상기 풀다운 공통 노드 사이에 연결되는 제2풀다운 저항;
풀업 전압단과 상기 풀다운 공통 노드 사이에 연결되는 다수의 직렬 저항을 포함하는 저항 스트링; 및
전압 선택정보에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 내부전압으로 선택하는 전압 선택회로
를 포함하는 내부전압 생성회로.
- 제 10항에 있어서,
범위 정보에 응답하여 제1범위 모드와 제2범위 모드 중 하나의 모드를 설정하고, 상기 제1범위 모드시에는 상기 제1범위 신호를 활성화하되 상기 제1범위 모드의 초기 구간에는 상기 제1범위 신호와 상기 제2범위 신호를 동시에 활성화하고, 상기 제2범위 모드시에는 상기 제2범위 신호를 활성화하되 상기 제2범위 모드의 초기 구간에서는 상기 제2범위 신호와 상기 제1범위 신호를 동시에 활성화하는 범위 신호 생성부
를 더 포함하는 내부전압 생성회로.
- 제 11항에 있어서,
상기 범위 신호 생성부는
범위 정보에 응답해 제1범위 모드 설정 신호와 제2범위 모드 설정 신호 중 하나의 신호를 활성화하는 설정부;
상기 제1범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제1펄스 신호를 생성하는 제1펄스 생성부;
상기 제2범위 모드 설정 신호의 활성화 구간 초기에 활성화되는 제2펄스 신호를 생성하는 제2펄스 생성부;
상기 제1범위 모드 설정 신호와 상기 제2펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제1범위 신호를 활성화하는 제1논리 조합부; 및
상기 제2범위 모드 설정 신호와 상기 제1펄스 신호 중 하나 이상의 신호가 활성화되면 상기 제2범위 신호를 활성화하는 제2논리 조합부를 포함하는
내부전압 생성회로.
- 제 10항에 있어서,
상기 전압 선택회로는
이진 코드인 상기 전압 선택정보를 디코딩해 다수의 선택신호를 생성하는 디코딩부; 및
상기 다수의 선택신호에 응답해 상기 저항 스트링의 직렬 저항들이 연결되는 다수 노드 중 하나 이상의 노드의 전압을 상기 내부전압으로 선택하는 멀티 플렉서를 포함하는
내부전압 생성회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120049292A KR101848776B1 (ko) | 2012-05-09 | 2012-05-09 | 내부전압 생성회로 |
US13/717,399 US8698553B2 (en) | 2012-05-09 | 2012-12-17 | Internal voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120049292A KR101848776B1 (ko) | 2012-05-09 | 2012-05-09 | 내부전압 생성회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130125625A true KR20130125625A (ko) | 2013-11-19 |
KR101848776B1 KR101848776B1 (ko) | 2018-04-16 |
Family
ID=49548177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120049292A KR101848776B1 (ko) | 2012-05-09 | 2012-05-09 | 내부전압 생성회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8698553B2 (ko) |
KR (1) | KR101848776B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013114106A1 (de) | 2013-10-21 | 2015-04-23 | Hyundai Motor Company | Aktive-motorhaube-vorrichtung für fahrzeug |
KR102625027B1 (ko) * | 2023-03-24 | 2024-01-16 | 한국과학기술원 | 공간 초음파 변조기 및 이를 구비하는 초음파 장치와 이를 이용한 진폭변조 초음파의 생성방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9081396B2 (en) * | 2013-03-14 | 2015-07-14 | Qualcomm Incorporated | Low power and dynamic voltage divider and monitoring circuit |
JP2015220384A (ja) * | 2014-05-20 | 2015-12-07 | マイクロン テクノロジー, インク. | 内部電圧発生回路及び半導体装置 |
KR102553262B1 (ko) * | 2017-11-17 | 2023-07-07 | 삼성전자 주식회사 | 기준 전압 생성기 및 이를 포함하는 메모리 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950007445B1 (ko) | 1992-10-30 | 1995-07-11 | 현대전자산업주식회사 | 반도체 메모리의 기준전압 발생기 |
JP2003168290A (ja) | 2001-11-29 | 2003-06-13 | Fujitsu Ltd | 電源回路及び半導体装置 |
KR100613446B1 (ko) | 2004-09-22 | 2006-08-21 | 주식회사 하이닉스반도체 | 내부전압 발생회로 |
US7580288B2 (en) * | 2006-05-24 | 2009-08-25 | Freescale Semiconductor, Inc. | Multi-level voltage adjustment |
JP5482221B2 (ja) * | 2010-01-22 | 2014-05-07 | 株式会社リコー | アナログ回路 |
JP5437871B2 (ja) * | 2010-03-18 | 2014-03-12 | セイコーインスツル株式会社 | 分圧回路及び半導体装置 |
-
2012
- 2012-05-09 KR KR1020120049292A patent/KR101848776B1/ko active IP Right Grant
- 2012-12-17 US US13/717,399 patent/US8698553B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013114106A1 (de) | 2013-10-21 | 2015-04-23 | Hyundai Motor Company | Aktive-motorhaube-vorrichtung für fahrzeug |
KR102625027B1 (ko) * | 2023-03-24 | 2024-01-16 | 한국과학기술원 | 공간 초음파 변조기 및 이를 구비하는 초음파 장치와 이를 이용한 진폭변조 초음파의 생성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101848776B1 (ko) | 2018-04-16 |
US8698553B2 (en) | 2014-04-15 |
US20130300496A1 (en) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9077332B2 (en) | Impedance control circuit and semiconductor device including the same | |
KR101163219B1 (ko) | 기준전압 레벨 설정 방법을 사용하는 집적회로 | |
US8081531B2 (en) | Temperature sensor capable of reducing test mode time | |
KR20130125625A (ko) | 내부전압 생성회로 | |
JP2015050691A (ja) | 半導体装置 | |
US10249346B2 (en) | Power supply and power supplying method thereof for data programming operation | |
US8044680B2 (en) | Semiconductor memory device and on-die termination circuit | |
KR20150022241A (ko) | 반도체 메모리 장치 | |
KR20130072085A (ko) | 반도체 집적회로의 기준전압 발생회로 | |
KR100857438B1 (ko) | 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의 기준전압 생성 회로 | |
KR101178560B1 (ko) | 파워업 신호 생성회로 및 생성 방법 | |
KR100909636B1 (ko) | 듀얼 파워 업 신호 발생 회로 | |
US9557788B2 (en) | Semiconductor memory device including array e-fuse | |
KR101803464B1 (ko) | 다수 판정 회로 | |
US9912321B2 (en) | Data output circuit | |
US11188109B1 (en) | Devices configured to conduct a power gating operation | |
KR20160074968A (ko) | 반도체 장치 및 그의 구동방법 | |
KR100897297B1 (ko) | 반도체 집적회로의 리셋 신호 생성 장치 및 방법 | |
KR100925391B1 (ko) | 반도체 메모리 장치의 디스차지 회로 | |
KR100727441B1 (ko) | 컬럼 디코더 | |
KR20160107842A (ko) | 반도체장치 및 반도체시스템 | |
KR20150073487A (ko) | 반도체 메모리 장치 | |
KR100675899B1 (ko) | 내부전압 발생회로 및 내부전압 공급장치 | |
KR20080108856A (ko) | 반도체 메모리 장치의 클럭 제어 회로 | |
KR20080089754A (ko) | 전압 레벨 출력 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |