KR20130105993A - Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same - Google Patents

Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same Download PDF

Info

Publication number
KR20130105993A
KR20130105993A KR1020120027561A KR20120027561A KR20130105993A KR 20130105993 A KR20130105993 A KR 20130105993A KR 1020120027561 A KR1020120027561 A KR 1020120027561A KR 20120027561 A KR20120027561 A KR 20120027561A KR 20130105993 A KR20130105993 A KR 20130105993A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
sacrificial layer
semiconductor
growth substrate
Prior art date
Application number
KR1020120027561A
Other languages
Korean (ko)
Other versions
KR101923671B1 (en
Inventor
허정훈
최주원
신수진
이충민
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120027561A priority Critical patent/KR101923671B1/en
Priority to PCT/KR2013/002227 priority patent/WO2013141561A1/en
Priority to CN201380015444.6A priority patent/CN104221170B/en
Priority to US14/386,775 priority patent/US9263255B2/en
Publication of KR20130105993A publication Critical patent/KR20130105993A/en
Priority to US15/040,969 priority patent/US9882085B2/en
Application granted granted Critical
Publication of KR101923671B1 publication Critical patent/KR101923671B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A method for separating an epitaxial layer from a growth substrate and a semiconductor device using the same are provided to easily separate the epitaxial layer from the growth substrate by applying stress to a sacrificial layer. CONSTITUTION: A plurality of semiconductor layers (130) are formed on a support substrate. An irregular roughness is formed on the surface of the uppermost semiconductor layer. A cut surface (142) is formed on the surface of the uppermost semiconductor layer. The inner surface of a void is exposed from the surface of the uppermost semiconductor layer. An etching groove (146) is formed on the surface of the uppermost semiconductor layer.

Description

에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자{METHOD FOR SEPARATING EPITAXIAL GROWTH LAYER FROM GROWTH SUBSTRATE AND SEMICONDUCTOR DEVICE USING THE SAME}Method for separating epitaxial layer and growth substrate and semiconductor device using the same {METHOD FOR SEPARATING EPITAXIAL GROWTH LAYER FROM GROWTH SUBSTRATE AND SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자에 관한 것이다.
The present invention relates to an epitaxial layer and a growth substrate separation method and a semiconductor device using the same.

발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.

상기 발광 다이오드(Light Emitting Diode; LED)는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the P-type semiconductor and the N-type semiconductor are bonded to each other by applying a voltage to the P-type semiconductor and the N-type semiconductor, the light emitting diode (LED) Type semiconductor and the electrons of the N type semiconductor migrate toward the P type semiconductor, and the electrons and the holes move to the PN junction.

상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, energy corresponding to a height difference between the conduction band and the electromotive band, that is, an energy difference, is emitted, and the energy is emitted in the form of light.

이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.Such a light emitting diode is a semiconductor device that emits light and has characteristics such as eco-friendliness, low voltage, long lifespan, and low cost. In the past, light emitting diodes have been widely applied to simple information display such as display lamps and numbers. In particular, with the development of information display technology and semiconductor technology, it has been used in various fields such as display fields, automobile headlamps and projectors.

이러한 발광 다이오드의 상기 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 성장 기판 상에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다.The semiconductor layer of such a light emitting diode is difficult to fabricate a homogeneous substrate capable of growing it, such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) on a growth substrate having a similar crystal structure. Grown through the process.

상기 성장 기판은 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나, 상기 사파이어는 전기적으로 부도체이므로, 그 상부에 형성되는 발광 다이오드 구조를 제한한다.As the growth substrate, a sapphire substrate having a hexagonal structure is mainly used. However, since the sapphire is an electrically insulator, it restricts the light emitting diode structure formed thereon.

이에 따라, 최근에는 상기 사파이어와 같은 성장 기판 상에 상기 반도체층과 같은 에피층을 성장시킨 후, 상기 성장 기판을 분리하여 수직형 구조의 발광 다이오드를 제조하는 기술이 연구되고 있다.Accordingly, recently, a technology for manufacturing a light emitting diode having a vertical structure by growing an epitaxial layer such as the semiconductor layer on a growth substrate such as sapphire and then separating the growth substrate has been studied.

상기 성장 기판을 분리하는 방법으로 기판 연마 가공에 의한 기판 제거 방법이 사용될 수 있으나, 상기 성장 기판, 즉, 사파이어 기판을 연마하여 제거하는 것은 많은 시간이 걸리고 비용이 많이 드는 단점이 있다.A method of removing a substrate by substrate polishing may be used as a method of separating the growth substrate, but polishing and removing the growth substrate, that is, a sapphire substrate, takes a lot of time and is expensive.

따라서, 상기 에피층을 성장 기판으로부터 분리하는 방법으로 LLO(laser lift-off)법, SLO(stress lift-off)법 또는 CLO(chemical lift-off)법이 주로 이용된다.Therefore, a laser lift-off (LLO) method, a stress lift-off (SLO) method, or a chemical lift-off (CLO) method are mainly used to separate the epitaxial layer from the growth substrate.

이때, 상기 LLO법은 성장 기판 상에 에피층을 성장시키고, 상기 에피층 상에 본딩 기판을 본딩한 후, 상기 사파이어 기판을 통해 레이저 빔을 조사하여 에피층을 성장 기판으로부터 분리하는 기술이다.In this case, the LLO method is a technique of growing an epitaxial layer on a growth substrate, bonding a bonding substrate on the epitaxial layer, and separating the epitaxial layer from the growth substrate by irradiating a laser beam through the sapphire substrate.

상기 SLO법은 성장 기판의 일측 표면에 요철 패턴을 형성한 후 상기 성장 기판의 일부 영역 상에서만 에피층이 성장되도록 다른 영역은 절연막 등으로 패시베이션하고, 두꺼운 에피층을 성장시킨 후 냉각하게 되면 표면 스트레스에 의해 상기 에피층이 분리되는 기술이다.The SLO method forms a concave-convex pattern on one surface of the growth substrate, and then passivates the other region with an insulating film or the like so that the epitaxial layer is grown only on a part of the growth substrate. The epi layer is separated by.

상기 CLO법은 상기 성장 기판의 표면 상에 화학적 손상이 쉬운 물질을 패턴 등의 형태로 형성하고, 에피층을 성장시킨 후, 전기화학적 또는 화학적으로 상기 화학적 손상이 쉬운 물질을 제거하여 분리하는 기술이다.The CLO method is a technique for forming a chemically susceptible material on the surface of the growth substrate in the form of a pattern, growing an epitaxial layer, and then removing and separating the chemically susceptible material from the chemical damage. .

그러나 상기에서 상술한 성장 기판을 분리하는 방법들 중, 상기 LLO법은 레이저 빔을 조사함으로써 상기 레이저 빔에 의해 발생된 열이 에피층에 영향을 주어 에피층의 특성을 저하시키는 단점이 있고, 상기 SLO법 또는 CLO법은 에피층을 성장하기 전에 상기 성장 기판의 표면을 가공하는 별도의 공정을 진행하여 공정이 복잡하다는 단점이 있을 뿐만 아니라 실제 에피층을 분리하는데 많은 시간이 걸려 양산성에 문제가 있다. 그리고 상기 SLO법의 경우에는 상기 에피층을 두껍게 성장시켜야만 상기 에피층이 분리되기 때문에 적용이 용이하지 않다는 문제가 있다.
However, among the above-described methods of separating the growth substrate, the LLO method has a disadvantage in that heat generated by the laser beam affects the epi layer by depressing the laser beam, thereby degrading the characteristics of the epi layer. The SLO method or the CLO method has a disadvantage in that the process is complicated by performing a separate process of processing the surface of the growth substrate before growing the epitaxial layer, and there is a problem in mass productivity because it takes a long time to separate the actual epitaxial layer. . In the case of the SLO method, application of the epilayer is not easy because the epilayer is separated only when the epilayer is grown thick.

본 발명의 목적은 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method for separating an epitaxial layer from a growth substrate that can easily separate the epitaxial layer from the growth substrate without affecting the epilayer.

본 발명의 다른 목적은 상기 에피층을 성장 기판으로부터 분리하는 방법을 이용한 반도체 소자를 제공하는 것이다.
Another object of the present invention is to provide a semiconductor device using a method of separating the epitaxial layer from the growth substrate.

상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 지지 기판; 및 상기 지지 기판 상에 구비된 복수의 반도체층;을 포함하며, 상기 반도체층들 중 최상부층은 그 표면이 불규칙한 거칠기를 갖는 반도체 소자가 제공된다.In order to achieve the above object, according to an aspect of the present invention, a support substrate; And a plurality of semiconductor layers provided on the support substrate, wherein an uppermost layer of the semiconductor layers has a semiconductor device having an irregular roughness on its surface.

상기 최상부층의 표면은 상기 최상부층의 절단면을 구비할 수 있다.The surface of the top layer may have a cut surface of the top layer.

상기 최상부층의 표면은 절단된 보이드의 내부 표면이 노출되어 있을 수 있다.The surface of the top layer may expose the inner surface of the cut voids.

상기 최상부층의 표면은 상기 최상부층을 식각하는 식각 용액에 의해 V자형으로 식각된 복수의 식각홈을 구비할 수 있다.The top layer may have a plurality of etching grooves etched in a V shape by an etching solution for etching the top layer.

상기 최상부층은 그 아래층의 다른 반도체층을 노출시키는 오픈 영역을 구비할 수 있다.The top layer may have an open area that exposes another semiconductor layer below it.

상기 반도체 소자는 발광 다이오드 소자이며, 상기 반도체층들은 적어도 활성층을 포함하며, 상기 최상부층은 상기 N형의 반도체층일 수 있다.The semiconductor device may be a light emitting diode device, and the semiconductor layers may include at least an active layer, and the uppermost layer may be the N-type semiconductor layer.

본 발명의 다른 측면에 따르면, 성장 기판을 준비하는 단계; 상기 성장 기판의 일측 표면에 복수의 철부 및 요부를 구비한 요철 패턴을 형성하는 단계; 상기 요철 패턴의 철부들 상에 희생층을 에피 성장하는 단계; 상기 희생층에 ECE(Electro Chemical Etching) 공정을 실시하여 복수의 미세 기공을 형성하는 단계; 상기 희생층 상에 복수의 반도체층을 에피 성장하는 단계; 상기 반도체층들 상에 지지 기판을 부착하는 단계; 및 상기 성장 기판을 분리하는 단계;를 포함하며, 상기 희생층 상에 반도체층들을 에피 성장한 후에는 상기 희생층 내에는 상기 미세 기공들이 합쳐지거나 성장되어 형성된 복수의 보이드가 형성될 수 있다.According to another aspect of the invention, preparing a growth substrate; Forming a concave-convex pattern having a plurality of convex portions and concave portions on one surface of the growth substrate; Epitaxially growing a sacrificial layer on the convex portions of the uneven pattern; Forming a plurality of fine pores by performing an electrochemical etching (ECE) process on the sacrificial layer; Epitaxially growing a plurality of semiconductor layers on the sacrificial layer; Attaching a support substrate on the semiconductor layers; And separating the growth substrate, and after epitaxially growing semiconductor layers on the sacrificial layer, a plurality of voids formed by combining or growing the micropores may be formed in the sacrificial layer.

상기 희생층을 에피 성장하기 전에, 상기 요철 패턴의 요부들에 성장 억제층을 형성하는 단계를 포함할 수 있다.Before epitaxially growing the sacrificial layer, the method may include forming a growth suppression layer on recesses of the uneven pattern.

상기 요부는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈일 수 있다.The main portion may have a ladder-shaped groove whose cross-sectional shape is narrow at the lower side and wide at the upper side.

상기 요부는 그 단면 형상이 V자 형태의 홈일 수 있다.The recess may have a V-shaped groove having a cross-sectional shape.

상기 희생층의 에피 성장은 상기 철부들 각각으로부터 에피 성장되어 이루어질 수 있다.The epitaxial growth of the sacrificial layer may be epitaxially grown from each of the convex portions.

상기 성장 기판을 분리하는 단계는 상기 희생층에 응력을 가해 분리하여 이루어질 수 있다.Separating the growth substrate may be performed by applying a stress to the sacrificial layer to separate the growth substrate.

상기 성장 기판을 분리하는 단계는 상기 요철 패턴의 요부에 상기 희생층을 식각하는 식각 용액을 주입하여 분리하는 것일 수 있다.
The separating of the growth substrate may be performed by injecting an etching solution for etching the sacrificial layer into recesses of the uneven pattern.

본 발명에 의하면, 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 효과가 있다.According to the present invention, there is an effect of providing a method of separating an epitaxial layer from a growth substrate, which can be easily separated from the growth substrate without affecting the epilayer.

또한, 본 발명에 의하면, 상기 에피층을 성장 기판으로부터 분리하는 방법을 이용한 반도체 소자를 제공하는 효과가 있다.
Moreover, according to this invention, there exists an effect of providing the semiconductor element using the method of isolate | separating the said epi layer from a growth substrate.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 도시한 개념도이다.
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자를 도시한 개념도이다.
도 3 내지 도 9는 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 10 내지 도 12는 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 13은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 14는 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.
도 15 내지 도 16은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.1 is a conceptual diagram illustrating a semiconductor device according to an embodiment of the present invention.
2 is a conceptual diagram illustrating a semiconductor device according to another exemplary embodiment of the present invention.
3 to 9 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
10 to 12 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.
13 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.
14 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.
15 to 16 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 반도체 소자를 도시한 개념도이다.1 is a conceptual diagram illustrating a semiconductor device according to an embodiment of the present invention.

도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 반도체 소자(100)는 지지 기판(110), 본딩층(120) 및 복수의 반도체층(130)을 포함할 수 있다.Referring to FIG. 1, a semiconductor device 100 according to an embodiment may include a support substrate 110, a bonding layer 120, and a plurality of semiconductor layers 130.

상기 지지 기판(110)은 상기 반도체층들(130)을 지지하는 어떠한 종류의 기판일 수 있다.The support substrate 110 may be any kind of substrate supporting the semiconductor layers 130.

상기 지지 기판(110)은 사파이어 기판, 유리 기판, 실리콘카바이드 기판, GaN 기판 또는 실리콘 기판일 수도 있고, 금속 물질로 이루어진 도전성 기판일 수도 있고, PCB 등과 같은 회로 기판일 수도 있으며, 세라믹을 포함하는 세라믹 기판일 수도 있다.The support substrate 110 may be a sapphire substrate, a glass substrate, a silicon carbide substrate, a GaN substrate, or a silicon substrate, a conductive substrate made of a metal material, a circuit board such as a PCB, or a ceramic including ceramic. It may be a substrate.

상기 본딩층(120)은 상기 지지 기판(110) 상에 구비되며, 상기 지지 기판(110)과 반도체층들(130)을 결합하는 역할을 한다.The bonding layer 120 is provided on the support substrate 110 and serves to couple the support substrate 110 and the semiconductor layers 130.

상기 본딩층(120)은 생략될 수 있다. 즉, 상기 지지 기판(110)과 반도체층들(130)이 상기 본딩층(120)이 없어도 체결될 수 있는 구조 또는 재료로 이루어지는 경우 생략될 수 있다. 예컨대, 상기 지지 기판(110)을 상기 반도체층들(130) 상에 증착하여 형성하거나, 도금하여 형성하거나 압착 등 기계적으로 결합시키는 경우에는 생략될 수 있다.The bonding layer 120 may be omitted. That is, when the support substrate 110 and the semiconductor layers 130 are made of a structure or material that can be fastened even without the bonding layer 120, it may be omitted. For example, the support substrate 110 may be omitted when it is formed by depositing on the semiconductor layers 130, by plating, or mechanically bonding such as pressing.

상기 반도체층들(130)은 제1형 반도체층(132), 활성층(134), 제2형 반도체층(136) 및 희생층(138)을 포함할 수 있다. 상기 반도체층들(130)이 적어도 상기 활성층(134)을 포함하는 경우, 상기 반도체 소자(100)는 발광 다이오드 소자일 수 있다.The semiconductor layers 130 may include a first type semiconductor layer 132, an active layer 134, a second type semiconductor layer 136, and a sacrificial layer 138. When the semiconductor layers 130 include at least the active layer 134, the semiconductor device 100 may be a light emitting diode device.

상기 제1형 반도체층(132)은 제1형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제1형 반도체층(132)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제1형 반도체층(132)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제1형 반도체층(132)은 초격자 구조로 이루어질 수 있다.The first type semiconductor layer 132 may be a III-N-based compound semiconductor doped with a first-type impurity, for example, a P-type impurity, such as (Al, In, Ga) N-based Group III nitride semiconductor. The first type semiconductor layer 132 may be a GaN layer doped with P-type impurities, that is, a P-GaN layer. In addition, the first type semiconductor layer 132 may be formed of a single layer or multiple layers. For example, the first type semiconductor layer 132 may have a superlattice structure.

상기 활성층(134)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(134)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(134)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The active layer 134 may be formed of a compound semiconductor of III-N series, for example, an (Al, Ga, In) N semiconductor layer, and the active layer 134 may be formed of a single layer or a plurality of layers, It can emit light. In addition, the active layer 134 may have a single quantum well structure including one well layer (not shown), or a multi quantum well having a structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a structure. In this case, the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.

상기 제2형 반도체층(136)은 제2형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제2형 반도체층(136)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제2형 반도체층(136)은 단일층 또는 다중층, 예컨대, 상기 제2형 반도체층(134)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.The second type semiconductor layer 136 may be a III-N type compound semiconductor doped with a second type impurity, for example, an N type impurity, for example, an (Al, Ga, In) N type Group III nitride semiconductor layer. The second type semiconductor layer 136 may be a GaN layer doped with N-type impurities, that is, an N-GaN layer. In addition, when the second type semiconductor layer 136 is formed of a single layer or multiple layers, for example, the second type semiconductor layer 134 is formed of multiple layers, the second type semiconductor layer 136 may have a superlattice structure.

상기 희생층(138)은 제2형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있고, 바람직하게는 N-GaN층일 수 있다.The sacrificial layer 138 may be a III-N type compound semiconductor doped with a second type impurity, for example, an N type impurity, for example, an (Al, Ga, In) N type Group III nitride semiconductor layer. It may be an N-GaN layer.

이때, 상기 제2형 반도체층(136)과 상기 희생층(138)이 동일한 물질로 이루어지는 경우, 또는 필요에 의해 상기 제2형 반도체층(136)은 생략될 수 있다.In this case, when the second type semiconductor layer 136 and the sacrificial layer 138 are made of the same material, or as necessary, the second type semiconductor layer 136 may be omitted.

상기 반도체층들(130)은 초격자층(미도시) 또는 전자 브로킹층(미도시)를 더 포함할 수 있다.The semiconductor layers 130 may further include a superlattice layer (not shown) or an electron breaking layer (not shown).

상기 전자 브로킹층(미도시)은 상기 제1형 반도체층(132)과 활성층(134) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.The electron breaking layer (not shown) may be provided between the first type semiconductor layer 132 and the active layer 134, and may be provided to increase recombination efficiency of electrons and holes, and have a relatively wide band gap. It may be provided with a material. The electron breaking layer (not shown) may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may be formed of a P-AlGaN layer doped with Mg.

상기 초격자층(미도시)은 상기 활성층(134)와 제2형 반도체층(136) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(124) 이전에 형성되는 위치에 구비됨으로써 상기 활성층(124)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(124)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(134)의 결정성을 우수하게 하는 역할을 할 수 있다.The superlattice layer (not shown) may be provided between the active layer 134 and the second type semiconductor layer 136, and the III-N series compound semiconductor, for example, (Al, Ga, In) N semiconductor layer A layer stacked in a plurality of layers, for example, an InN layer and an InGaN layer may be repeatedly stacked, and the superlattice layer (not shown) is provided at a position formed before the active layer 124, thereby forming the active layer 124. ) To prevent dislocations or defects from being transferred to the active layer 124 to mitigate the formation of dislocations or defects in the active layer 124 and to improve crystallinity of the active layer 134. Can be.

한편, 상기 희생층(138)은 상기 반도체층들(130)의 최상부층에 구비될 수 있다. 이는 상기 희생층(138)이 이후 설명되는 반도체 소자 제조 방법들에서 상술하는 바와 같이 성장 기판(210)으로부터 상기 반도체층들(130)을 분리될 때 이용되기 때문이다. The sacrificial layer 138 may be provided on the uppermost layers of the semiconductor layers 130. This is because the sacrificial layer 138 is used when the semiconductor layers 130 are separated from the growth substrate 210 as described in the semiconductor device manufacturing methods described below.

또한, 상기 희생층(138)은 그 일측 표면의 일정 영역에 거친면(140)이 구비되어 있을 수 있다.In addition, the sacrificial layer 138 may be provided with a rough surface 140 in a predetermined region of one surface thereof.

상기 거친면(140)은 절단면(142), 절단된 보이드의 내부 표면(144) 및 V자형으로 식각된 복수의 식각홈(146) 중 어느 하나 이상을 포함하여 구비될 수 있다. 도 1에서는 상기 거치면(140)이 상기 절단면(142), 절단된 보이드의 내부 표면(144) 및 V자형으로 식각된 복수의 식각홈(146) 모두 형성된 것을 도시하고 있다.The rough surface 140 may include any one or more of a cut surface 142, an inner surface 144 of the cut voids, and a plurality of etch grooves 146 etched in a V shape. In FIG. 1, the mounting surface 140 includes both the cutting surface 142, the inner surface 144 of the cut voids, and a plurality of etch grooves 146 etched in a V shape.

상기 절단면(142)은 상기 희생층(138)의 일측 표면 중 일정 영역에 형성될 수 있는 거친면(140)으로, 상기 희생층(138)을 수평 방향(즉, 상기 지지 기판(110)의 표면과 평행한 방향)으로 응력(stress)을 주어 파단될 때의 표면과 동일한 표면일 수 있다.The cut surface 142 is a rough surface 140 that may be formed in a predetermined region of one side surface of the sacrificial layer 138, and the sacrificial layer 138 is horizontal in the horizontal direction (ie, the surface of the support substrate 110). It may be the same surface as the surface when the stress is broken in a direction parallel to the).

상기 절단면(142)은 이후 설명되는 반도체 소자 제조 방법들에서 상술하는 바와 같이 보이드가 형성되지 않은 영역 또는 식각 용액에 의해 식각되지 않은 영역에서 상기 희생층(138)에 응력이 가해져서 절단되어 형성되는 면일 수 있다.The cut surface 142 is formed by cutting the sacrificial layer 138 by applying stress to the sacrificial layer 138 in a region in which no void is formed or in an region not etched by an etching solution, as described in the semiconductor device manufacturing methods described below. It may be cotton.

상기 절단된 보이드의 내부 표면(144)은 원형, 타원형 또는 기타 형태의 보이드가 절단되어 그 내부 표면이 노출되어 형성되는 면일 수 있다.The inner surface 144 of the cut voids may be a surface on which a void, oval or other type of void is cut and the inner surface is exposed.

상기 절단된 보이드의 내부 표면(144)은 이후 설명되는 반도체 소자 제조 방법들에서 상술하는 바와 같이 상기 희생층(138) 내에 구비된 보이드가 상기 희생층(138)이 절단 또는 식각될 때, 나누어짐으로써 형성되는 면일 수 있다.The inner surface 144 of the cut void is divided as the voids provided in the sacrificial layer 138 are cut or etched as the sacrificial layer 138 is described in detail in the semiconductor device fabrication methods described below. It may be a surface formed by.

상기 V자형으로 식각된 복수의 식각홈(146)은 상기 희생층(138)이 식각 용액에 노출되어 식각되되, V자형으로 식각됨으로써 노출되는 면일 수 있다.The plurality of etch grooves 146 etched in the V-shape may be a surface exposed by etching the sacrificial layer 138 by being exposed to the etching solution, and being etched in the V-shape.

상기 V자형으로 식각된 복수의 식각홈(146)은 이후 설명되는 반도체 소자 제조 방법들에서 상술하는 바와 같이 상기 희생층(138)을 식각 용액으로 식각하되, 상기 성장 기판(210)의 요부(222)에 의해 노출되는 상기 희생층(138)의 일정 영역이 우선적으로 식각됨으로써 V자형으로 식각되어 노출되는 면일 수 있다.The etched grooves 146 etched in the V-shape may be etched into the sacrificial layer 138 with an etching solution, as described in the semiconductor device manufacturing methods described below, and the recess 222 of the growth substrate 210. The predetermined area of the sacrificial layer 138 exposed by) may be preferentially etched to form a surface etched and exposed in a V shape.

따라서, 본 발명의 일 실시 예에 따른 반도체 소자(100)는 지지 기판(110) 및 반도체층들(130)을 포함하되, 상기 반도체층들(130) 중, 최상부층, 즉, 희생층(138)은 그 표면이 불규칙한 거칠기를 가져 거친면(140)을 구비하며, 상기 거친면(140)은 상기 희생층(138)의 절단면(142), 절단된 보이드의 내부 표면(144) 또는 V자형으로 식각된 복수의 식각홈(146)으로 이루어질 수 있으며, 이로 인해, 상기 반도체 소자(100)가 발광 다이오드 소자인 경우, 상기 반도체층들(130) 중 하나의 층일 수 있는 활성층(134)에서 발광된 광이 상기 최상부층으로 용이하게 추출되어 발광 효율이 높은 효과를 나타낸다.Therefore, the semiconductor device 100 according to an embodiment of the present invention includes a support substrate 110 and semiconductor layers 130, and the top layer of the semiconductor layers 130, that is, the sacrificial layer 138. ) Has an irregular roughness and has a rough surface 140, wherein the rough surface 140 has a cut surface 142 of the sacrificial layer 138, an inner surface 144 of the cut void, or a V-shape. A plurality of etched grooves 146 may be formed, and thus, when the semiconductor device 100 is a light emitting diode device, light emitted from the active layer 134 may be one of the semiconductor layers 130. Light is easily extracted to the uppermost layer, resulting in a high luminous efficiency.

도 2는 본 발명의 다른 실시 예에 따른 반도체 소자를 도시한 개념도이다.2 is a conceptual diagram illustrating a semiconductor device according to another exemplary embodiment of the present invention.

도 2를 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 반도체 소자(200)는 지지 기판(210), 본딩층(220) 및 복수의 반도체층(230)을 포함할 수 있다.Referring to FIG. 2, a semiconductor device 200 according to another exemplary embodiment may include a support substrate 210, a bonding layer 220, and a plurality of semiconductor layers 230.

상기 반도체층들(230)들은 제1형 반도체층(232), 활성층(234), 제2형 반도체층(236) 및 희생층(238)을 포함할 수 있다.The semiconductor layers 230 may include a first type semiconductor layer 232, an active layer 234, a second type semiconductor layer 236, and a sacrificial layer 238.

이때, 본 발명의 다른 실시 예에 따른 반도체 소자(200)는 도 1을 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 소자(100)와 비교하여 상기 희생층(238)에서 차이가 있을 뿐이고 다른 구성은 동일함으로 상기 지지 기판(210), 본딩층(220) 및 상기 제1형 반도체층(232), 활성층(234) 및 제2형 반도체층(236)을 포함하는 반도체층들(230)에 대한 자세한 설명은 생략한다.At this time, the semiconductor device 200 according to another embodiment of the present invention is different from the sacrificial layer 238 in comparison with the semiconductor device 100 according to the embodiment described with reference to FIG. The configuration is the same to the semiconductor layers 230 including the support substrate 210, the bonding layer 220, and the first type semiconductor layer 232, the active layer 234, and the second type semiconductor layer 236. Detailed description thereof will be omitted.

즉, 상기 지지 기판(210), 본딩층(220) 및 상기 제1형 반도체층(232), 활성층(234) 및 제2형 반도체층(236)을 포함하는 반도체층들(230)은 각각 상기 지지 기판(110), 본딩층(120) 및 상기 제1형 반도체층(132), 활성층(134) 및 제2형 반도체층(136)을 포함하는 반도체층들(130)을 참조한다.That is, the semiconductor layers 230 including the support substrate 210, the bonding layer 220, and the first type semiconductor layer 232, the active layer 234, and the second type semiconductor layer 236 are each described above. Reference is made to the support substrate 110, the bonding layer 120, and the semiconductor layers 130 including the first type semiconductor layer 132, the active layer 134, and the second type semiconductor layer 136.

본 실시 예의 상기 희생층(238), 즉, 상기 반도체층들(230)의 최상부층은 그 하부의 다른 반도체층, 예컨대, 상기 제2형 반도체층(236)을 노출시키는 오픈 영역(240)을 적어도 하나 이상 구비할 수 있다.The sacrificial layer 238 of the present embodiment, that is, the top layer of the semiconductor layers 230 may have an open region 240 exposing another semiconductor layer below it, for example, the second type semiconductor layer 236. At least one may be provided.

상기 오픈 영역(240)은 상기 희생층(238)의 일부를 패터닝하여 상기 희생층(238)의 하부를 노출시키는 것일 수 있으나, 바람직하게는 이후 설명되는 반도체 소자 제조 방법들에서 상술하는 바와 같이 상기 희생층(238)을 성장 기판(310)의 철부(324)들 각각으로 에피 성장시키 형성하되 하나의 층으로 합쳐질 정도로는 성장시키기 않아, 이웃하는 철부(324)들 각각 성장된 층들은 서로 접촉하지 않도록 형성하여 상기 오픈 영역(240)이 형성된 것일 수 있다.The open area 240 may be to expose a lower portion of the sacrificial layer 238 by patterning a portion of the sacrificial layer 238. Preferably, the open region 240 may be formed as described above in the method of fabricating semiconductor devices. The sacrificial layer 238 is epitaxially grown with each of the convex portions 324 of the growth substrate 310, but not grown to the extent that they are combined into one layer, so that the layers grown on each of the neighboring convex portions 324 do not contact each other. The open area 240 may be formed so as not to be formed.

도 3 내지 도 9는 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.3 to 9 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 3을 참조하여 설명하면, 우선 성장 기판(310)을 준비한다.Referring to FIG. 3, first, a growth substrate 310 is prepared.

상기 성장 기판(310)은 반도체층이 에피 성장할 수 있는 어떠한 기판이여도 무방하다. 상기 성장 기판(310)은 사파이어 기판, 유리 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(310)은 사파이어 기판일 수 있다.The growth substrate 310 may be any substrate on which a semiconductor layer can be epitaxially grown. The growth substrate 310 may be a sapphire substrate, a glass substrate, a silicon carbide (SiC) substrate, a silicon (Si) substrate, or the like. Preferably, the growth substrate 310 may be a sapphire substrate.

상기 성장 기판(310)의 일측 표면에 요부(322)와 철부(324)를 구비한 요철 패턴(320)을 형성한다.The uneven pattern 320 having the recessed portion 322 and the convex portion 324 is formed on one surface of the growth substrate 310.

상기 요부(322)는 수㎛ 이하의 너비 및 깊이로 형성하고, 상기 철부(324)는 수㎛ 이하의 너비 및 높이로 형성할 수 있다.The recess 322 may be formed to a width and depth of several μm or less, and the convex part 324 may be formed to a width and height of several μm or less.

이때, 도 3에서는 상기 요부(322) 및 철부(324)는 각각 복수 개 구비된 것으로 도시하고 있으나 이에 한정되지 않는다. 즉, 상기 요철 패턴(320)은 상기 철부(324)를 복수 개를 구비하나, 상기 철부(324)들 각각을 둘러싸는 하나의 연결된 요부(322)로 구비(즉, 일 표면에서 상기 철부(324)들이 돌출된 형태와 동일함)될 수 있고, 상기 요부(322) 및 철부(324)가 반복하여 구비되되, 상기 요부(322) 및 철부(324)가 스트라이프 형태로 구비될 수 있다. 이때, 상기 요부(322)로 식각 용액이 주입될 수 있으므로 상기 요부(322)들은 서로 연결되는 형태인 것이 바람직하다.In this case, in FIG. 3, the recessed portion 322 and the convex portion 324 are respectively provided as plural numbers, but the present invention is not limited thereto. That is, the concave-convex pattern 320 includes a plurality of convex portions 324, but includes one connected concave portion 322 surrounding each of the concave portions 324 (that is, the concave portion 324 on one surface). ) And the concave portion 322 and the convex portion 324 are repeatedly provided, the concave portion 322 and the convex portion 324 may be provided in a stripe form. In this case, since the etching solution may be injected into the recess 322, the recess 322 may be connected to each other.

이때, 상기 요부(322)는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈으로 형성될 수 있다.At this time, the recess 322 has a cross-sectional shape of the lower side is narrow, the upper side may be formed of a wide ladder-shaped groove.

상기 요철 패턴(320)은 상기 요부(322)를 식각 공정으로 식각함으로써 형성할 수도 있다.The uneven pattern 320 may be formed by etching the uneven portion 322 by an etching process.

도 4를 참조하여 설명하면, 상기 성장 기판(310)의 요부(322)에 성장 억제층(330)을 형성한다.Referring to FIG. 4, the growth suppression layer 330 is formed on the recessed portion 322 of the growth substrate 310.

상기 성장 억제층(330)은 상기 요철 패턴(320)의 요부(322)에서 반도체층들(130)이 성장되는 것을 방지하는 역할을 한다.The growth suppression layer 330 serves to prevent the semiconductor layers 130 from growing on the recessed portions 322 of the uneven patterns 320.

상기 성장 억제층(330)은 상기 요부(322)의 바닥면을 덮을 정도로만 구비될 수 있다. 이는 이후 설명되는 반도체층들(130)의 에피 성장은 상기 요부(322)와 철부(324) 사이의 측면 상에서는 거의 성장되지 않지 않기 때문이다.The growth inhibitory layer 330 may be provided only to cover the bottom surface of the recess 322. This is because the epitaxial growth of the semiconductor layers 130 described later hardly grows on the side surface between the recessed portion 322 and the convex portion 324.

도 5를 참조하여 설명하면, 상기 성장 기판(310) 상에 상기 반도체층들(130) 중의 하나의 층인 희생층(138)을 에피 성장시킨다.Referring to FIG. 5, a sacrificial layer 138, which is one of the semiconductor layers 130, is epitaxially grown on the growth substrate 310.

상기 희생층(138)은 N-GaN으로 이루어질 수 있으며, MOCVD 등과 같은 화학 기상 증착 장치를 이용하여 에피 성장하여 형성할 수 있다.The sacrificial layer 138 may be formed of N-GaN, and may be formed by epitaxial growth using a chemical vapor deposition apparatus such as MOCVD.

상기 희생층(138)은 도핑되는 N형 불순물을 적절히 조절할 수 있는데, 이는 이후 설명되는 ECE(Elctro Chemical Etching) 공정의 공정 조건, 즉, 인가 전압, 공정 시간 또는 공정 온도에 따라 적절이 조절할 수 있다. 이러한 N형 불순물의 조절과 상기 ECE 공정의 공정 조건의 조절을 통해 이후 설명되는 미세 기공(330)을 조절하고, 상기 미세 기공(330)을 조절함으로써 보이드(340)의 크기, 갯수 또는 형성 위치를 조절할 수 있기 때문이다.The sacrificial layer 138 may appropriately control the doped N-type impurities, which may be appropriately adjusted according to the process conditions of the ECE (Elctro Chemical Etching) process, that is, applied voltage, process time, or process temperature. . By adjusting the N-type impurities and the process conditions of the ECE process, the micropores 330 to be described later are controlled, and the size, number or formation positions of the voids 340 are controlled by adjusting the micropores 330. Because it can be adjusted.

상기 희생층(138)은 3㎛ 이하의 두께, 바람직하게는 2㎛ 이하의 두께로 형성될 수 있다.The sacrificial layer 138 may be formed to a thickness of 3 μm or less, preferably 2 μm or less.

도 6을 참조하여 설명하면, 상기 희생층(138)에 ECE 공정을 실시하여 상기 희생층(138)의 표면에서 일정 깊이로 복수의 미세 기공(330)을 형성한다.Referring to FIG. 6, an ECE process is performed on the sacrificial layer 138 to form a plurality of micropores 330 at a predetermined depth on the surface of the sacrificial layer 138.

상기 ECE 공정은 상기 희생층(138)이 형성된 상기 성장 기판(310)을 식각 용액, 예컨대, 옥산살(oxalic acid) 용액에 장입한 후 전압을 인가함으로써 이루어질 수 있다. 이때, 상기 ECE 공정은 상기 인가 전압, 공정 시간 또는 식각 용액의 온도를 조절하여 상기 미세 기공(330)들의 깊이를 조절할 수 있다.The ECE process may be performed by charging the growth substrate 310 on which the sacrificial layer 138 is formed into an etching solution, for example, an oxalic acid solution, and then applying a voltage. In this case, the ECE process may control the depth of the micropores 330 by adjusting the applied voltage, process time or temperature of the etching solution.

상기 미세 기공(330)들은 상기 희생층(138)이 2㎛의 두께로 형성되는 경우, 1㎛의 깊이로 형성되도록 제어하는 것이 바람직하다. 물론 필요에 따라 상기 미세 기공(330)들의 깊이는 조절될 수 있다.When the sacrificial layer 138 is formed to have a thickness of 2 μm, the fine pores 330 may be controlled to be formed to a depth of 1 μm. Of course, the depth of the micropores 330 may be adjusted as needed.

도 7을 참조하여 설명하면, 상기 희생층(138) 상에 반도체층들, 즉, 제2형 반도체층(136), 활성층(134) 및 제1형 반도체층(132)을 순차적으로 형성할 수 있다.Referring to FIG. 7, semiconductor layers, that is, the second type semiconductor layer 136, the active layer 134, and the first type semiconductor layer 132 may be sequentially formed on the sacrificial layer 138. have.

상기 제1형 반도체층(132), 활성층(134) 및 제2형 반도체층(136)은 MOCVD 등과 같은 화학적 기상 증착 장치로 에피 성장하여 형성할 수 있다.The first type semiconductor layer 132, the active layer 134, and the second type semiconductor layer 136 may be formed by epitaxial growth using a chemical vapor deposition apparatus such as MOCVD.

즉, 상기 희생층(138)에 미세 기공(330)들을 형성한 후 재성장을 통해 상기 반도체층들을 형성할 수 있다. 이때, 도에서는 자세히 도시하고 있지 않지만, 상기 희생층(138) 상에 상기 희생층(138)과 동일한 층, 즉, 추가 희생층(미도시)을 더 에피 성장시킨 후, 상기 제1형 반도체층(132), 활성층(134) 및 제2형 반도체층(136)을 포함하는 반도체층들을 에피 성장시킬 수 있다.That is, after forming fine pores 330 in the sacrificial layer 138, the semiconductor layers may be formed through regrowth. In this case, although not shown in detail, the same layer as the sacrificial layer 138, that is, additional sacrificial layer (not shown) is further epitaxially grown on the sacrificial layer 138, and then the first type semiconductor layer The semiconductor layers including the 132, the active layer 134, and the second type semiconductor layer 136 may be epitaxially grown.

이러한 상기 추가 희생층(미도시)을 포함하여 상기 반도체층들을 에피 성장시킴으로 인해 상기 미세 기공(330)들로부터 복수의 보이드(340)가 형성될 수 있다.A plurality of voids 340 may be formed from the micropores 330 by epitaxially growing the semiconductor layers including the additional sacrificial layer (not shown).

상기 보이드(340)들 각각은 복수의 미세 기공(330)이 하나로 합쳐짐으로써 형성될 수도 있고, 하나의 미세 기공(330)이 성장되어 형성될 수도 있다.Each of the voids 340 may be formed by combining a plurality of fine pores 330 into one, or may be formed by growing one fine pore 330.

이때, 상기 추가 희생층(미도시)을 포함하여 상기 반도체층들을 상기 희생층(138) 상에 에피 성장시킬 때, 상기 에피 성장의 성장 온도 또는 주입되는 가스의 종류 및 유량을 조절하여 상기 보이드(340)의 크기, 위치 및 갯수를 조절할 수 있다. In this case, when the semiconductor layers including the additional sacrificial layer (not shown) are epitaxially grown on the sacrificial layer 138, the growth temperature of the epitaxial growth or the type and flow rate of the injected gas are adjusted to adjust the voids. The size, position and number of the 340 can be adjusted.

도 8을 참조하여 설명하면, 상기 반도체층들(130) 상에 지지 기판(110)을 부착한다.Referring to FIG. 8, the support substrate 110 is attached to the semiconductor layers 130.

이때, 상기 지지 기판(110)과 반도체층들(130)의 부착은 상기 지지 기판(110)과 반도체층들(130) 사이에 본딩층(120)을 형성한 후, 상기 지지 기판(110)과 반도체층들(130) 사이를 부착할 수 있다.In this case, the attachment of the support substrate 110 and the semiconductor layers 130 may be performed by forming a bonding layer 120 between the support substrate 110 and the semiconductor layers 130 and then supporting the support substrate 110. The semiconductor layers 130 may be attached to each other.

이때, 상기 본딩층(120)은 도전성 물질로 이루어질 수 있다.In this case, the bonding layer 120 may be made of a conductive material.

한편, 상기 본딩층(120)은 생략될 수 있다. 상기 본딩층(120)의 생략은 상기 지지 기판(110)과 반도체층들(130)은 상기 지지 기판(110)을 상기 반도체층들(130)에 열적 또는 기계적으로 압착하여 부착하거나, 상기 지지 기판(110)을 상기 반도체층들(130) 상에 증착 또는 도금 등에 의해 형성함으로써 상기 지지 기판(110)과 반도체층들(130)이 직접 부착되는 경우에 이루어질 수 있다.Meanwhile, the bonding layer 120 may be omitted. The omission of the bonding layer 120 may include attaching the support substrate 110 and the semiconductor layers 130 by thermally or mechanically compressing the support substrate 110 to the semiconductor layers 130 or the support substrate. The support substrate 110 and the semiconductor layers 130 may be directly attached by forming the 110 on the semiconductor layers 130 by deposition or plating.

도 9를 참조하여 설명하면, 상기 반도체층들(130)을 포함하는 지지 기판(110)으로부터 상기 성장 기판(310)을 분리한다.Referring to FIG. 9, the growth substrate 310 is separated from the support substrate 110 including the semiconductor layers 130.

상기 성장 기판(310)의 분리는 상기 희생층(138)을 이용하여 이루어질 수 있다.Separation of the growth substrate 310 may be performed using the sacrificial layer 138.

즉, 상기 성장 기판(310)의 분리는 상기 희생층(138)에 응력을 가해 상기 희생층(138)이 파단됨으로써 분리될 수 있다.That is, the growth substrate 310 may be separated by applying stress to the sacrificial layer 138 and breaking the sacrificial layer 138.

상기 희생층(138)의 파단은 상기 희생층(138) 내에 보이드(130)들을 포함하고 있기 때문에 용이하게 발생될 수 있다. 즉, 상기 희생층(138)에 응력이 작용하게 되면, 상기 보이드(130)들에게 응력이 집중되고, 상기 보이드(130)들과 상기 보이드(130)들 사이의 영역들이 파괴되어 상기 희생층(138)이 파단될 수 있다.The fracture of the sacrificial layer 138 can be easily generated because the sacrificial layer 138 includes voids 130. That is, when stress is applied to the sacrificial layer 138, stress is concentrated on the voids 130, and the areas between the voids 130 and the voids 130 are destroyed, and the sacrificial layer ( 138 may be broken.

따라서, 도 9에 도시된 바와 같이 상기 희생층(138)은 그 표면에 상기 희생층(138)이 파단되면서 생성되는 절단면(142) 또는 상기 보이드(130)들이 절단되면서 생성되는 절단된 보이드의 내부 표면(144)을 형성하면서 분리된다.Accordingly, as shown in FIG. 9, the sacrificial layer 138 has a cut surface 142 generated by breaking the sacrificial layer 138 on the surface thereof or an inside of the cut void generated by cutting the voids 130. It is separated while forming the surface 144.

한편, 분리된 상기 성장 기판(310)은 그 표면에 잔류하는 희생층(138)의 일부 등을 제거하는 세정 공정을 진행한 후, 재사용될 수 있다.Meanwhile, the separated growth substrate 310 may be reused after the cleaning process of removing a part of the sacrificial layer 138 remaining on the surface thereof.

도 10 내지 도 12는 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.10 to 12 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with another embodiment of the present invention.

도 10 및 도 11을 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법은 도 3 내지 도 9를 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 제조 방법과는 상기 성장 기판(310)을 분리하는 방법에서 차이가 있을 뿐이고, 그 이전의 공정은 동일하게 진행할 수 있음으로 자세한 설명은 생략한다.Referring to FIGS. 10 and 11, a method of manufacturing a semiconductor device according to another exemplary embodiment of the present inventive concept may be different from that of the semiconductor manufacturing method according to an exemplary embodiment of the present invention described with reference to FIGS. 3 to 9. There is only a difference in the method of separating 310, and the previous process may proceed in the same way, so a detailed description thereof will be omitted.

그 내부에 상기 보이드(340)들이 형성된 희생층(138)을 포함하는 반도체층들(130) 상에 상기 본딩층(120)을 이용하여 지지 기판(110)을 부착한 후, 상기 성장 기판(310)의 요부(322)들로 식각 용액을 주입하여 상기 희생층(138)을 식각하기 시작한다.After attaching the support substrate 110 to the semiconductor layers 130 including the sacrificial layer 138 having the voids 340 formed therein using the bonding layer 120, the growth substrate 310 is formed. The sacrificial layer 138 is etched by injecting an etching solution into the recesses 322.

이때, 상기 식각 용액은 상기 희생층(138)을 선택적으로 식각할 수 있는 어떠한 식각 용액을 사용할 수 있으며, 수산화나트륨, 과산화수소 및 순수를 포함하는 식각 용액, 수산화칼륨 및 순수를 포함하는 식각 용액 또는 황산을 포함하는 식각 용액일 수 있다.In this case, the etching solution may use any etching solution capable of selectively etching the sacrificial layer 138, an etching solution containing sodium hydroxide, hydrogen peroxide and pure water, an etching solution containing potassium hydroxide and pure water, or sulfuric acid. It may be an etching solution comprising a.

상기 식각 용액을 이용하여 상기 희생층(138)을 계속 식각하게 되면, 도 11에 도시된 바와 같이 상기 희생층(138)에 V자형으로 식각된 식각홈(146)이 복수 개 형성될 수 있다. 또한, 상기 보이드(340)들을 따라 상기 식각 용액이 상기 희생층(138)의 측면 방향으로 식각하여 상기 희생층(138)을 식각하여 분리하게 된다.When the sacrificial layer 138 is continuously etched using the etching solution, a plurality of etch grooves 146 etched in a V shape may be formed in the sacrificial layer 138 as shown in FIG. 11. In addition, the etching solution is etched along the voids 340 in the lateral direction of the sacrificial layer 138 to etch and separate the sacrificial layer 138.

이때, 상기 희생층(138)의 일부 영역(350)은 상기 식각 용액이 침투되지 않아 분리되지 않은 채로 남아 있을 수도 있다. 물론, 상기 일부 영역(350)은 식각 공정을 조절하여 남아 있지 않게 할 수도 있다.In this case, the partial region 350 of the sacrificial layer 138 may remain unseparated because the etching solution does not penetrate. Of course, the partial region 350 may not be left by adjusting the etching process.

도 12를 참조하여 설명하면, 상기 식각 용액으로 상기 희생층(138)을 식각하여 또는 상기 식각 용액으로 상기 희생층(138)을 식각한 후, 상기 희생층(138)에 응력을 인가하여 상기 성장 기판(310)을 상기 희생층(138)을 포함하는 반도체층들(130)로부터 분리할 수 있다.Referring to FIG. 12, the sacrificial layer 138 is etched with the etching solution or the sacrificial layer 138 is etched with the etching solution, and then the stress is applied to the sacrificial layer 138. The substrate 310 may be separated from the semiconductor layers 130 including the sacrificial layer 138.

그러므로 본 실시 에에 따른 반도체 소자 제조 방법에 의해서 제조된 반도체체 소자는 도 12에 도시된 바와 같이 상기 지지 기판(110) 상의 상기 희생층(138)은 그 표면에 상기 절단면(142), 절단된 보이드의 내부 표면(144) 또는 V자형으로 식각된 복수의 식각홈(146)을 구비할 수 있다.Therefore, in the semiconductor device manufactured by the semiconductor device manufacturing method according to the present embodiment, as shown in FIG. 12, the sacrificial layer 138 on the support substrate 110 has the cut surface 142 and the cut void on the surface thereof. It may have a plurality of etching grooves 146 etched in the inner surface 144 or V-shaped.

도 13은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.13 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.

도 13을 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법은 도 3 내지 도 9를 참조하여 설명한 본 발명의 일 실시 예에 따른 반도체 소자 제조 방법과 거의 동일한 방법으로 진행하되, 상기 성장 기판(310)의 요철 패턴(320)의 형상이 상이하고, 이로 인해 상기 성장 억제층(330)이 불필요하다는 점에서 차이가 있을 뿐 다른 공정은 동일하므로 자세한 설명은 생략한다.Referring to FIG. 13, a method of manufacturing a semiconductor device according to still another embodiment of the present invention is performed in substantially the same manner as the method of manufacturing a semiconductor device according to an embodiment of the present invention described with reference to FIGS. 3 to 9. Since the shape of the uneven pattern 320 of the growth substrate 310 is different, and thus, the growth suppression layer 330 is not necessary, other processes are the same, and thus detailed description thereof will be omitted.

즉, 본 실시 예에서는 상기 성장 기판(310)을 준비하는 공정에서 상기 요철 패턴(320)을 형성하되, 요부(326)를 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈으로 형성하는 것이 아니라 그 단면 형상이 V자 형태의 홈으로 형성하는 점에서 차이가 있다.That is, in the present exemplary embodiment, the uneven pattern 320 is formed in the process of preparing the growth substrate 310, and the recessed part 326 is formed in a ladder-shaped groove having a narrow cross-sectional shape at the bottom and a wide top at the bottom. Instead, the cross-sectional shape is different in that it is formed into a V-shaped groove.

이때, 상기 요부(326)는 상기 성장 기판(310)을 식각하는 식각 용액, 예컨대, 황산 또는 인산을 포함하는 식각 용액을 이용함으로써 형성될 수 있다.In this case, the recess 326 may be formed by using an etching solution for etching the growth substrate 310, for example, an etching solution including sulfuric acid or phosphoric acid.

상기 성장 기판(310)이 사파이어 기판인 경우, 상기 요부(326)는 상기 식각 용액이 상기 사파이어 기판의 c-면과 r-면을 식각하여 형성된 V자 형태의 홈으로 형성될 수 있다.When the growth substrate 310 is a sapphire substrate, the recess 326 may be formed as a V-shaped groove formed by etching the c-plane and the r-plane of the etching solution.

도 14는 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다.14 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.

도 14를 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법은 도 10 내지 도 12를 참조하여 설명한 본 발명의 다른 실시 예에 따른 반도체 소자 제조 방법과 거의 동일한 방법으로 진행하되, 상기 성장 기판(310)의 요철 패턴(320)의 형상이 상이하고, 이로 인해 상기 성장 억제층(330)이 불필요하다는 점에서 차이가 있을 뿐 다른 공정은 동일하므로 자세한 설명은 생략한다.Referring to FIG. 14, the semiconductor device manufacturing method according to another exemplary embodiment of the present inventive concept is performed in substantially the same manner as the semiconductor device manufacturing method according to another exemplary embodiment of the present invention described with reference to FIGS. 10 to 12. Since the shape of the uneven pattern 320 of the growth substrate 310 is different, and thus, the growth suppression layer 330 is not necessary, other processes are the same, and thus detailed description thereof will be omitted.

본 실시 예의 요철 패턴(320)은 도 13을 참조하여 설명한 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법에서 설명한 요부(326)와 철부(324)를 포함하는 요철 패턴(320)과 동일하므로 자세한 설명은 생략한다.Since the concave-convex pattern 320 of the present embodiment is the same as the concave-convex pattern 320 including the concave portion 326 and the concave portion 324 described in the method of manufacturing a semiconductor device according to another embodiment of the present invention described with reference to FIG. 13. Detailed description will be omitted.

도 15 내지 도 16은 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법을 도시한 단면도들이다. 이때, 본 실시 예에 따른 제조 방법은 도 2를 참조하여 설명한 반도체 소자(200)의 제조 방법을 기준으로 설명한다.15 to 16 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention. In this case, the manufacturing method according to the present exemplary embodiment will be described based on the manufacturing method of the semiconductor device 200 described with reference to FIG. 2.

도 15를 참조하여 설명하면, 본 발명의 또 다른 실시 예에 따른 반도체 소자 제조 방법은 도 3 및 도 4를 참조하여 설명한 바와 같이 성장 기판(310)을 준비하고, 상기 성장 기판(310)의 일측 표면에 요부(322) 및 철부(324)를 복수 개 구비한 요철 패턴(320)을 형성한다. 이때, 상기 요철 패턴(320)은 도 13 또는 도 14를 참조하여 설명한 V자 형태의 홈으로 형성된 요부(326) 및 철부(324)를 포함하는 요철 패턴(320)을 형성할 수도 있다.Referring to FIG. 15, in the method of manufacturing a semiconductor device according to another exemplary embodiment of the present inventive concept, a growth substrate 310 is prepared as described with reference to FIGS. 3 and 4, and one side of the growth substrate 310 is provided. An uneven pattern 320 having a plurality of concave portions 322 and convex portions 324 is formed on the surface thereof. In this case, the concave-convex pattern 320 may form the concave-convex pattern 320 including the concave portion 326 and the concave portion 324 formed with the V-shaped groove described with reference to FIG. 13 or 14.

이어서, 도 5를 참조하여 설명한 상기 희생층(138)과 같이 상기 성장 기판(310) 상에 에피 성장으로 상기 희생층(238)을 형성할 수 있다.Subsequently, like the sacrificial layer 138 described with reference to FIG. 5, the sacrificial layer 238 may be formed on the growth substrate 310 by epitaxial growth.

이때, 도 5를 참조하여 설명한 상기 희생층(138)은 복수의 철부(324)에서 각각 성장한 여러 개의 시드층(미도시)들이 하나로 합쳐져서 형성되는 반면, 본 실시 예에서는 상기 철부(324)들 각각에서 성장한 여러 개의 시드층(미도시)들이 하나로 합쳐지기 전에 에피 성장을 멈추게 하여 복수의 오픈 영역(260)을 구비한 희생층(238)은 형성할 수 있다.At this time, the sacrificial layer 138 described with reference to FIG. 5 is formed by combining a plurality of seed layers (not shown), each of which is grown in the plurality of convex portions 324, into one, in the present embodiment, each of the convex portions 324. The sacrificial layer 238 having the plurality of open regions 260 may be formed by stopping epi growth before the plurality of seed layers grown in FIG.

또한, 도에서 도시하고 있지 않지만, 도 5를 참조하여 설명한 상기 희생층(138)을 형성하는 공정으로 상기 희생층(138)을 형성한 후, 이를 식각 공정 등을 이용하여 상기 희생층(1348)의 일부분들을 패터닝하여 복수의 오픈 영역(260)을 구비한 희생층(238)을 형성할 수도 있다.In addition, although not shown in FIG. 5, after the sacrificial layer 138 is formed by forming the sacrificial layer 138 described with reference to FIG. 5, the sacrificial layer 1348 may be formed using an etching process or the like. Portions of the portion may be patterned to form a sacrificial layer 238 having a plurality of open regions 260.

상기 희생층(238)을 형성한 후에는, 도 6 내지 도 8을 참조하여 설명한 상기 제1형 반도체층(132), 활성층(134), 제2형 반도체층(136), 본딩층(120) 및 지지 기판(110)을 형성 및 부착하는 공정과 동일한 공정으로 제1형 반도체층(232), 활성층(234), 제2형 반도체층(236), 본딩층(220) 및 지지 기판(210)을 형성 및 부착하는 공정을 진행할 수 있음으로 자세한 설명은 생략한다.After the sacrificial layer 238 is formed, the first type semiconductor layer 132, the active layer 134, the second type semiconductor layer 136, and the bonding layer 120 described with reference to FIGS. 6 to 8 are described. And the first type semiconductor layer 232, the active layer 234, the second type semiconductor layer 236, the bonding layer 220, and the support substrate 210 in the same process as forming and attaching the support substrate 110. Since the process of forming and attaching can proceed, detailed description thereof will be omitted.

도 16을 참조하여 설명하면, 상기 지지 기판(210)을 상기 반도체층들(230) 상에 부착한 후, 도 9를 참조하여 설명한 상기 성장 기판(310)의 분리 방법과 동일한 방법, 즉, 상기 희생층(238)에 응력을 가하여 상기 성장 기판(310)을 분리하여 반도체 소자(200)를 형성할 수 있다.Referring to FIG. 16, after attaching the support substrate 210 to the semiconductor layers 230, the same method as the separation method of the growth substrate 310 described with reference to FIG. 9 is described. The semiconductor device 200 may be formed by separating the growth substrate 310 by applying stress to the sacrificial layer 238.

이때, 상기 희생층(238)은 그 표면에는 도 9를 참조하여 설명한 상기 절단면(142) 및 절단된 보이드의 내부 표면(144)과 동일한 방법으로 절단면(242) 및 절단된 보이드의 내부 표면(244)이 형성될 수 있다.In this case, the sacrificial layer 238 has a cut surface 242 and an inner surface 244 of the cut void in the same manner as the cut surface 142 and the cut inner surface 144 of the cut void described with reference to FIG. 9. ) May be formed.

또한 상기 희생층(238)은 그 하부의 반도체층, 예컨대, 상기 제2형 반도체층(236)의 표면을 노출시키는 오픈 영역(360)이 복수 개 형성될 수 있다. 이때, 상기 오픈 영역(360)들은 각각 상기 성장 기판(310)의 요부(322)에 대응되는 영역에서 형성될 것일 수 있다.In addition, the sacrificial layer 238 may be provided with a plurality of open regions 360 exposing the surface of the lower semiconductor layer, for example, the second type semiconductor layer 236. In this case, each of the open regions 360 may be formed in a region corresponding to the recessed portion 322 of the growth substrate 310.

이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.

110 : 지지 기판 120 : 본딩층
130 : 반도체층들 140 : 거친면
142 : 절단면 144 : 절단된 보이드의 내부 표면
146 : V자형으로 식각된 복수의 식각홈110 support substrate 120 bonding layer
130: semiconductor layers 140: rough surface
142: cutting surface 144: the inner surface of the cut void
146: a plurality of etching grooves etched in a V-shape

Claims (13)

지지 기판; 및
상기 지지 기판 상에 구비된 복수의 반도체층;을 포함하며,
상기 반도체층들 중 최상부층은 그 표면이 불규칙한 거칠기를 갖는 반도체 소자.
A support substrate; And
It includes; a plurality of semiconductor layers provided on the support substrate,
The top layer of the semiconductor layer is a semiconductor device having an irregular surface of the surface.
청구항 1에 있어서, 상기 최상부층의 표면은 상기 최상부층의 절단면을 구비한 반도체 소자.
The semiconductor device according to claim 1, wherein a surface of the uppermost layer has a cut surface of the uppermost layer.
청구항 1에 있어서, 상기 최상부층의 표면은 절단된 보이드의 내부 표면이 노출되어 있는 반도체 소자.
The semiconductor device of claim 1, wherein an inner surface of the cut void is exposed on a surface of the uppermost layer.
청구항 1에 있어서, 상기 최상부층의 표면은 상기 최상부층을 식각하는 식각 용액에 의해 V자형으로 식각된 복수의 식각홈을 구비한 반도체 소자.
The semiconductor device of claim 1, wherein a surface of the uppermost layer includes a plurality of etching grooves etched in a V shape by an etching solution for etching the uppermost layer.
청구항 1에 있어서, 상기 최상부층은 그 아래층의 다른 반도체층을 노출시키는 오픈 영역을 구비한 반도체 소자.
The semiconductor device of claim 1, wherein the uppermost layer has an open area that exposes another semiconductor layer below it.
청구항 1에 있어서, 상기 반도체 소자는 발광 다이오드 소자이며,
상기 반도체층들은 적어도 활성층을 포함하며, 상기 최상부층은 상기 N형의 반도체층인 반도체 소자.
The method according to claim 1, wherein the semiconductor device is a light emitting diode device,
The semiconductor layers include at least an active layer, and the uppermost layer is the N-type semiconductor layer.
성장 기판을 준비하는 단계;
상기 성장 기판의 일측 표면에 복수의 철부 및 요부를 구비한 요철 패턴을 형성하는 단계;
상기 요철 패턴의 철부들 상에 희생층을 에피 성장하는 단계;
상기 희생층에 ECE(Electro Chemical Etching) 공정을 실시하여 복수의 미세 기공을 형성하는 단계;
상기 희생층 상에 복수의 반도체층을 에피 성장하는 단계;
상기 반도체층들 상에 지지 기판을 부착하는 단계; 및
상기 성장 기판을 분리하는 단계;를 포함하며,
상기 희생층 상에 반도체층들을 에피 성장한 후에는 상기 희생층 내에는 상기 미세 기공들이 합쳐지거나 성장되어 형성된 복수의 보이드가 형성하는 반도체 소자 제조 방법.
Preparing a growth substrate;
Forming a concave-convex pattern having a plurality of convex portions and concave portions on one surface of the growth substrate;
Epitaxially growing a sacrificial layer on the convex portions of the uneven pattern;
Forming a plurality of fine pores by performing an electrochemical etching (ECE) process on the sacrificial layer;
Epitaxially growing a plurality of semiconductor layers on the sacrificial layer;
Attaching a support substrate on the semiconductor layers; And
Separating the growth substrate;
And after the epitaxial growth of the semiconductor layers on the sacrificial layer, a plurality of voids formed by combining or growing the micropores in the sacrificial layer.
청구항 7에 있어서, 상기 희생층을 에피 성장하기 전에,
상기 요철 패턴의 요부들에 성장 억제층을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
The method of claim 7, before epitaxially growing said sacrificial layer,
Forming a growth inhibitory layer on the recessed portions of the uneven pattern.
청구항 7에 있어서, 상기 요부는 그 단면 형상이 아랫변은 좁고 윗변은 넓은 사다리 형태의 홈인 반도체 소자 제조 방법.
The method of manufacturing a semiconductor device according to claim 7, wherein the main portion is a groove having a ladder shape having a narrow cross section and a wide upper edge.
청구항 7에 있어서, 상기 요부는 그 단면 형상이 V자 형태의 홈인 반도체 소자 제조 방법.
The method of claim 7, wherein the recess is a V-shaped groove having a cross-sectional shape.
청구항 7에 있어서, 상기 희생층의 에피 성장은 상기 철부들 각각으로부터 에피 성장되어 이루어지는 반도체 소자 제조 방법.
The method of claim 7, wherein the epitaxial growth of the sacrificial layer is epitaxially grown from each of the convex portions.
청구항 7에 있어서, 상기 성장 기판을 분리하는 단계는
상기 희생층에 응력을 가해 분리하는 반도체 소자 제조 방법.
The method of claim 7, wherein separating the growth substrate is
A semiconductor device manufacturing method for separating by applying a stress to the sacrificial layer.
청구항 7에 있어서, 상기 성장 기판을 분리하는 단계는
상기 요철 패턴의 요부에 상기 희생층을 식각하는 식각 용액을 주입하여 분리하는 반도체 소자 제조 방법.The method of claim 7, wherein separating the growth substrate is
A method of manufacturing a semiconductor device by injecting and separating an etching solution for etching the sacrificial layer into recesses of the uneven pattern.
KR1020120027561A 2012-03-19 2012-03-19 Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same KR101923671B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120027561A KR101923671B1 (en) 2012-03-19 2012-03-19 Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
PCT/KR2013/002227 WO2013141561A1 (en) 2012-03-19 2013-03-19 Method for separating epitaxial layers and growth substrates, and semiconductor device using same
CN201380015444.6A CN104221170B (en) 2012-03-19 2013-03-19 Method for separating epitaxial layers and growth substrates, and semiconductor device using same
US14/386,775 US9263255B2 (en) 2012-03-19 2013-03-19 Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US15/040,969 US9882085B2 (en) 2012-03-19 2016-02-10 Method for separating epitaxial layers from growth substrates, and semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027561A KR101923671B1 (en) 2012-03-19 2012-03-19 Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20130105993A true KR20130105993A (en) 2013-09-27
KR101923671B1 KR101923671B1 (en) 2018-11-29

Family

ID=49454080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027561A KR101923671B1 (en) 2012-03-19 2012-03-19 Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR101923671B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000558A (en) * 2014-06-24 2016-01-05 서울바이오시스 주식회사 Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
JP2017524268A (en) * 2014-07-14 2017-08-24 ソウル ナショナル ユニバーシティ アール アンド ディービー ファウンデーション Semiconductor laminated structure, nitride semiconductor layer separation method and apparatus using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250895B1 (en) 2019-12-23 2021-05-12 주식회사 현대케피코 Method for fabricating the semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5174067B2 (en) * 2010-03-11 2013-04-03 株式会社東芝 Semiconductor light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000558A (en) * 2014-06-24 2016-01-05 서울바이오시스 주식회사 Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
JP2017524268A (en) * 2014-07-14 2017-08-24 ソウル ナショナル ユニバーシティ アール アンド ディービー ファウンデーション Semiconductor laminated structure, nitride semiconductor layer separation method and apparatus using the same
US10916681B2 (en) 2014-07-14 2021-02-09 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
US11476388B2 (en) 2014-07-14 2022-10-18 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same

Also Published As

Publication number Publication date
KR101923671B1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP6025933B2 (en) Manufacturing method of light emitting diode
JP5819923B2 (en) Epitaxial layer wafer having a cavity for substrate separation growth and semiconductor device manufactured using the same
TWI559573B (en) Light emitting diode
TWI401823B (en) Method of forming a light-emitting diode device
KR20160034987A (en) Method of separating light emitting devices formed on a substrate wafer
KR101507129B1 (en) Light emitting diode and method for fabricating the same
KR20120115775A (en) Light emitting diode and method for fabricating the same
KR102206284B1 (en) Template for growing semiconductor, method of separating growth substrate and method of fabricating light emitting device using the same
KR20150074516A (en) Method of separating substrate and method of fabricating light emitting device using the same
KR101923671B1 (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR20140083357A (en) Method for separating substrate and methos for fabricating semiconductor device using the same
KR20130035685A (en) Method of fabricating nitride semiconductor device
KR20130091501A (en) Semiconductor light emitting device and manufacturing method of the same
KR101843154B1 (en) Method for separating epitaxial growth layer from growth substrate
KR20140011071A (en) Method for separating epitaxial growth layer from growth substrate
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR20130059026A (en) Method for separating epitaxy layer from growth substrate
KR101923673B1 (en) Method of fabricating gallium nitrded based semiconductor device
KR20140047869A (en) Method of separating growth substrate from epitaxial layer and method of fabricationg ligh emitting diode using the same
KR101910568B1 (en) Method for separating epitaxial growth layer from growth substrate and semiconductor device using the same
KR20140008012A (en) Method for separating nitride-based semiconductor layer from growth substrate
KR101012638B1 (en) Method for fabricating vertical GaN-based light emitting diode
KR101381989B1 (en) Light emitting diode and method for fabricating the same
KR20130104921A (en) High efficiency light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right