KR20130102117A - 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법 - Google Patents

복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20130102117A
KR20130102117A KR20137019929A KR20137019929A KR20130102117A KR 20130102117 A KR20130102117 A KR 20130102117A KR 20137019929 A KR20137019929 A KR 20137019929A KR 20137019929 A KR20137019929 A KR 20137019929A KR 20130102117 A KR20130102117 A KR 20130102117A
Authority
KR
South Korea
Prior art keywords
carrier
composite substrate
layer
semiconductor
radiation
Prior art date
Application number
KR20137019929A
Other languages
English (en)
Other versions
KR101526090B1 (ko
Inventor
요하네스 바우어
베르트홀트 한
볼커 해를레
칼 엥글
요아힘 헤르트코른
테츄야 타키
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130102117A publication Critical patent/KR20130102117A/ko
Application granted granted Critical
Publication of KR101526090B1 publication Critical patent/KR101526090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 캐리어(2), 유용층(5)을 포함하는 복합 기판(1)에 관한 것으로, 이 경우 유용층은 유전체 화합물 층(3)에 의해 캐리어(2)에 고정되고, 캐리어(2)는 복사 변환 물질을 포함한다. 또한, 본 발명은 이러한 복합 기판을 포함하는 반도체 칩(10), 복합 기판의 제조 방법 및 복합 기판을 포함하는 반도체 칩의 제조 방법에 관한 것이다.

Description

복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법{COMPOSITE SUBSTRATE, SEMICONDUCTOR CHIP HAVING A COMPOSITE SUBSTRATE AND METHOD FOR PRODUCING COMPOSITE SUBSTRATES AND SEMICONDUCTOR CHIPS}
본 발명은 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법에 관한 것이다.
본 출원은 독일 특허 출원 10 2010 056 447.8 및 10 2011 012 298.2의 우선권을 주장하며, 이의 개시 내용은 본 출원에서 참조로 포함된다.
광전 반도체 칩 기반의 백색 광원은 일반적으로 복사 생성을 위해 제공된 반도체 칩과 복사 변환 물질을 포함하고, 상기 복사 변환 물질은 반도체 칩에서 생성된 복사를 부분적으로 변환하므로, 전체적으로 사람의 눈에 백색으로 보이는 복사가 방출된다.
이러한 복사 변환 물질은 대부분 반도체 칩의 케이싱에 매립된다.
포팅에 사용되는 물질의 비교적 낮은 굴절률은 반도체 칩에 대한 복사 변환 물질의 효율적인 커플링을 어렵게 한다.
본 발명의 과제는 효율적이고 기술적으로 간단하게 구현되는 복사 변환의 방법을 제공하는 것이다. 또한, 광전 반도체 칩 기반의 백색 광원을 위한 복사 변환을 효율적이고 저렴하게 달성할 수 있는 제조 방법을 제공하는 것이다.
상기 과제는 종속 청구항에 따른 복합 기판 및 복합 기판의 제조 방법에 의해 해결된다.
실시예에 따라 복합 기판은 캐리어와 유용층을 포함하고, 이 경우 유용층은 유전체 화합물 층에 의해 캐리어에 고정된다. 캐리어는 복사 변환 물질을 포함한다.
이러한 복합 기판은 에피택셜 기판으로서 특히 광전 반도체 칩의 제조에 특히 적합하다. 캐리어로부터 떨어져 있는 유용층의 표면은 바람직하게 증착 표면으로서 제공된다.
캐리어는 바람직하게 두꺼우므로, 자기 지지되고 또한 바람직하게 캐리어에 증착될 물질은 특히 에피택셜 성장 방법에 사용되는 예컨대 700 ℃ 내지 1100 ℃의 온도에서도 기계적으로 안정하다.
제 1 파장 범위와 다른 제 2 파장 범위의 복사로 변환되는, 캐리어 내로 입사되는 제 1 파장 범위의 복사의 양은 특히 여기 효율, 캐리어의 두께 및/또는 복사 변환 물질의 농도에 의해 조절될 수 있다.
바람직한 실시예에서 캐리어는 세라믹 및/또는 유리를 포함한다.
세라믹을 포함하는 캐리어는 바람직하게 대부분이 복사 변환 물질로 형성된다. 대부분이란, 이 경우 캐리어가 적어도 50%의 체적 분율의 복사 변환 물질을 포함하는 것을 의미한다. 바람직하게 캐리어는 적어도 75%의 체적 분율, 특히 바람직하게 90%의 체적 분율의 복사 변환 물질을 포함한다. 동일한 변환율에서 캐리어의 두께를 증가시키기 위해 캐리어 내 더 적은 체적 분율의 복사 변환 물질이 형성될 수 있다.
세라믹은 바람직하게 서로 및/또는 다른 입자와 결합하여 세라믹을 형성하는 입자에 의해 형성된다.
특히, 소결에 의해 세라믹에 결합될 수 있는 물질이 복사 변환 물질로서 적합하다. 예를 들어 특히 희토류 금속에 의해 활성화된 가넷, 예를 들어 Ce에 의해 활성화되는 예컨대 Y3(Al, Ga)5O12가 사용될 수 있다.
유리를 포함하는 캐리어에서 유리는 바람직하게 매트릭스 물질로서 형성되고, 상기 물질에 복사 변환 물질이 매립된다.
유용층은 바람직하게 캐리어보다 얇다. 유용층이 얇을수록, 복합 기판은 더 저렴하게 제조될 수 있다. 바람직하게 유용층은 최대 1㎛, 바람직하게 경계값을 포함하여 10 nm 내지 500 nm, 바람직하게 경계값을 포함하여 10 nm 내지 200 nm의 두께를 가질 수 있다.
유용층은 바람직한 실시예에서 질화물 화합물 반도체 물질의 증착에 적합한 물질을 포함한다.
"질화물-화합물 반도체 기반"이란, 본 경우와 관련해서 활성 에피택셜 층 시퀀스 또는 상기 시퀀스 중 적어도 하나의 층이 질화물-III/V 족-화합물 반도체 물질, 바람직하게 AlnGamIn1 -n- mN을 포함하는 것의 의미하고, 이 경우 0 ≤ n ≤ 1, 0 ≤ m ≤ 1이고, n + m ≤ 1이다. 상기 물질은 반드시 상기 식에 따라 산술적으로 정확한 조성을 포함해야 하는 것은 아니다. 오히려 AlnGamIn1 -n- mN-물질의 특징적인 물리적 특성을 실질적으로 변경시키지 않는 하나 이상의 도펀트 및 추가 성분을 포함할 수 있다. 간단함을 위해 상기 식은 결정 격자의 주요 성분만(Al, Ga, In, N)을 포함하고 있지만, 부분적으로 소량의 다른 성분으로 대체될 수 있다.
바람직하게 유용층은 질화물 화합물 반도체 물질에 기반한다. 이러한 유용층은 고품질 질화물 화합물 반도체 물질의 증착에 특히 적합하다.
바람직한 실시예에서 유용층과 캐리어 사이에 유전체 화합물 층만이 배치된다. 다시 말해서, 복사 변환 물질은 유전체 화합물 층에 의해서만 유용층과 이격된다. 다른 바람직한 실시예에서 유전체 화합물 층은 산화물, 예를 들어 실리콘 산화물, 질화물, 예를 들어 실리콘 질화물 또는 산화질화물, 예를 들어 실리콘 산화질화물을 포함한다. 제조 시 이러한 화합물 층은 특히 유용층과 캐리어의 특히 간단하고 안정적인 결합에 의해 형성된다. 산화질화물에서 굴절률은 물질 조성에 의해 조절될 수 있다.
바람직한 실시예에서 유전체 화합물 층의 굴절률은 유용층으로부터 캐리어 방향으로 감소한다. 감소는 연속해서 또는 단계식으로 이루어질 수 있다. 유전체 화합물 층의 물질의 변화는, 유전체 화합물 층에 사용된 더 높은 굴절률을 갖는 물질이 더 낮은 굴절률을 갖는 물질보다 높은 흡수 계수를 갖는 경우에 특히 바람직하다.
바람직한 실시예에서 화합물 층의 적어도 하나의 면은 구조화된 경계면에 인접한다. 특히 유용층을 향한 캐리어의 표면 및/또는 캐리어를 향한 유용층의 표면은 구조화를 포함할 수 있다. 구조화는 불규칙적으로, 예컨대 러프닝(roughening)으로서, 또는 규칙적으로, 즉 주기적으로 반복되는 패턴으로 형성될 수 있다. 또한, 구조화에 의해 광학 소자가 형성될 수 있다.
전술한 복합 기판은 광전 반도체 칩, 특히 발광 반도체 칩, 즉 LED의 제조에 특히 적합하다. 바람직한 실시예에서 복사의 생성을 위해 제공된 활성 영역을 가진 반도체 층 시퀀스를 포함하는 반도체 바디가 유용층 위에 배치되고, 이 경우 작동 시 활성 영역에서 생성된 제 1 파장 범위의 복사는 적어도 부분적으로 복사 변환 물질에 의해 제 1 파장 범위와 다른 제 2 파장 범위로 변환된다.
이러한 반도체 칩에서 복합 기판은 제조 시 에피택셜 기판으로서 이용될 수 있고, 반도체 칩의 작동 시 반도체 칩에 통합된 복사 변환 소자의 기능을 수행할 수 있다. 다시 말해서 반도체 칩은 제조 시 복합 반도체 칩으로부터 개별화 전에 복사 변환 물질을 포함한다.
즉, 추후에 반도체 칩에 제공되거나 또는 반도체 칩의 포팅 시 제공되는 추가의 복사 변환 물질이 생략될 수 있다.
또한, 반도체 칩은 활성 영역에 대한 복사 변환 물질의 특히 양호한 광학 연결을 특징으로 하는데, 그 이유는 반도체 칩의 반도체 물질과 복사 변환 물질 사이에 복합 기판의 유전체 화합물 층만이 배치되기 때문이다. 또한, 캐리어는 반도체 바디를 기계적으로 안정화할 수 있으므로, 반도체 칩은 전체적으로 높은 기계적 안정성을 특징으로 한다. 또한, 반도체 칩은 캐리어 및/또는 유전체 화합물 층의 비교적 높은 열 전도성으로 인해 양호한 방열을 특징으로 한다. 완성된 반도체 칩에서 캐리어의 두께는 바람직하게 경계값을 포함하여 10 ㎛ 내지 200 ㎛, 특히 바람직하게 20 ㎛ 내지 100 ㎛, 예컨대 50 ㎛이다.
변형 실시예에서 캐리어는 반도체 바디로부터 떨어져 있는 면에 거울층을 갖는다. 이러한 반도체 칩은 바람직하게 거울층 측에 장착을 위해 제공된다. 활성 영역으로부터 캐리어의 방향으로 방출되는 복사는 거울층에서 반사되어, 특히 적어도 캐리어를 더 통과한 후에 거울층으로부터 떨어져 있는, 반도체 칩의 복사 방출 면에서 방출될 수 있다.
대안 실시예에서 반도체 층 시퀀스로부터 떨어져 있는 캐리어의 메인 면은 복사 방출 면을 형성한다. 이러한 반도체 칩은 특히 플립 칩(Flip-Chip) 구조로 실장하는데 적합하다.
캐리어와 유용층을 포함하는 복합 기판의 제조를 위한 방법에서 실시예에 따라 복사 변환 물질을 포함하는 캐리어가 제공된다. 유전체 화합물 층에 의해 캐리어에 유용층이 고정된다.
유용층의 고정은 바람직하게 직접 본딩에 의해 이루어진다. 접착층을 이용한 접착 본딩과 달리 고정을 위해 점착층을 필요로 하지 않는다. 예를 들어 결합은 열 유입 및 가압에 의해 직접 이루어질 수 있다.
바람직한 실시예에서 유용층은 보조 캐리어에 제공된다. 유용층은 캐리어에 고정된 후에 나머지 보조 캐리어와 분리된다. 보조 캐리어는 바람직하게 유용층을 위한 물질의 에피택셜 증착에 이용된다. 보조 캐리어의 분리 후에 상기 보조 캐리어는 다른 제조 단계에 재사용될 수 있다.
바람직한 실시예에서 유용층을 고정하기 전에 분리 종결정이 형성되고, 유용층은 캐리어에 고정된 후에 상기 종결정을 따라 분리된다. 이는 예를 들어 이온 주입에 의해 달성될 수 있고, 이 경우 분리 종결정의 위치 및 분리 후의 유용층의 두께는 도입된 이온 에너지에 의해 조정될 수 있다.
분리는 바람직하게 캐리어와 보조 캐리어로 이루어진 복합물을 가열함으로써 이루어진다.
다수의 반도체 칩의 제조를 위한 방법에서 실시예에 따라 복합 기판이 제공된다. 복사 생성을 위해 제공된 활성 영역을 포함하는 반도체 칩 시퀀스가 예컨대 에피택셜, 예컨대 MBE 또는 MOCVD에 의해 복합 기판에 증착된다.
반도체 층 시퀀스를 포함하는 복합 기판은 다수의 반도체 칩으로 개별화된다. 개별화는 예를 들어 간섭 복사에 의해, 기계적으로 또는 화학적으로 이루어질 수 있다.
제조 시 복합 기판은 반도체 층 시퀀스를 기계적으로 안정화한다. 완성된 반도체 칩에서 복합 기판은 완전히 또는 적어도 부분적으로 소자 내에 남을 수 있고, 복사 변환 소자의 기능을 수행할 수 있다.
바람직한 실시예에서 캐리어는 반도체 층 시퀀스의 증착 후에 박형화된다. 반도체 층 시퀀스의 에피택셜 증착 동안 기계적 안정화를 위해 캐리어는 완성된 반도체 칩보다 큰 두께를 가질 수 있다. 박형화는 복합 기판의 개별화 전 또는 후에 이루어질 수 있다.
바람직하게 반도체 칩은 박형화 시 전기 접촉되므로, 박형화에 의해 반도체 칩으로부터 방출된 복사의 색 궤적이 특히 각각의 반도체 칩에 대해 개별적으로 별도로 조정될 수 있다.
복합 기판 또는 다수의 반도체 칩의 제조를 위한 전술한 방법은 전술한 복합 기판 및 반도체 칩의 제조에 특히 적합하다. 복합 기판 또는 반도체 칩과 관련해서 설명된 특징들은 제조 방법에도 이용될 수 있거나 또는 역으로도 이용될 수 있다.
다른 특징, 실시예 및 사용 가능성들은 도면과 관련해서 실시예의 하기 설명에 제시된다.
도 1a 및 도 1b는 복합 기판을 위한 제 1 및 제 2 실시예의 개략적인 단면도.
도 2a 내지 도 2e는 단면도에 개략적으로 도시된 중간 단계를 참고로 복합 기판의 제조 방법을 위한 실시예를 도시한 도면.
도 3a 내지 도 3b는 복합 기판을 포함하는 반도체 칩(도 3a) 및 상기 반도체 칩을 포함하는 소자(도 3b)의 실시예를 도시한 도면.
도 4a 및 도 4b는 복합 기판을 포함하는 반도체 칩(도 4a) 및 상기 반도체 칩을 포함하는 소자(도 4b)의 제 2 실시예의 개략도.
도 5a 내지 도 5c는 단면도에 개략적으로 도시된 중간 단계를 참고로 다수의 반도체 칩의 제조 방법을 위한 실시예를 도시한 도면.
동일한, 동일한 종류의 또는 동일한 작용을 하는 소자들은 도면에서 동일한 도면부호를 갖는다. 도면 및 도면에 도시된 소자들의 상호 크기 비율은 축척을 따르는 것으로 볼 수 없다. 오히려 개별 요소들은 더욱 명확한 도시 및/또는 보다 나은 이해를 위해 과도하게 확대 도시될 수 있다.
복합 기판을 위한 제 1 실시예는 도 1a에서 개략적인 단면도에 도시된다. 복합 기판(1)은 캐리어(2)와 유용층(5)을 포함한다. 캐리어와 유용층 사이에 유전체 화합물 층(3)이 배치된다. 캐리어(2)로부터 떨어져 있는 유용층의 표면은 에피택셜 증착을 위한 증착 표면으로서 형성된다.
캐리어(2)는 복사 변환 물질, 예컨대 발광 또는 인광 물질을 포함한다. 캐리어는 세라믹으로서 형성될 수 있고, 상기 세라믹에서 캐리어의 제조를 위한 발광 변환 물질은 발광체 입자 형태로 예컨대 소결에 의해 세라믹에 결합된다. 세라믹의 제조를 위해 발광 변환 물질 외에 다른 입자 및/또는 첨가제가 혼합될 수 있다. 첨가제는 제조 중에 캐리어로부터 완전히 배출되거나 또는 적어도 부분적으로 캐리어에 남을 수 있다.
세라믹 기반의 캐리어는 바람직하게 대부분 복사 변환 물질로 형성된다. 바람직하게 캐리어는 적어도 75%의 체적 분율, 특히 바람직하게 90%의 체적 분율의 복사 변환 물질을 포함한다.
발광 변환 물질을 포함하는 세라믹 및 이러한 세라믹의 제조 방법은 간행물 WO 2010/045915에 공지되어 있고, 이의 개시 내용은 본 출원에서 참조로 포함된다.
희토류 금속, 예를 들어 Ce로 도핑된 가넷, 예를 들어 Y3(Al, Ga)5 O12가 복사 변환 물질로 적합하다.
대안으로서 또는 보완적으로 캐리어는 하기 물질들 중 적어도 하나의 물질을 포함할 수 있다: 희토류의 금속으로 활성화되는 알칼리토 황화물, 희토류의 금속으로 활성화되는 티오갈레이트, 희토류의 금속으로 활성화되는 알루미네이트, 희토류의 금속으로 활성화되는 오소실리케이트, 희토류의 금속으로 활성화되는 클로로실리케이트, 희토류의 금속으로 활성화되는 알칼리토 실리콘 질화물, 희토류의 금속으로 활성화되는 산화질화물, 희토류의 금속으로 활성화되는 희토류의 금속으로 활성화되는 알루미늄 산질화물, 희튜로 금속으로 활성화되는 실리콘 질화물.
대안으로서 또는 보완적으로 캐리어는 매트릭스 물질, 예를 들어 유리를 포함할 수 있고, 상기 유리에 복사 변환 물질이 매립된다. 이러한 경우에 복사 변환 물질과 유리는 바람직하게, 유리 용융물 내로 복사 변환 물질의 삽입 시 분해 또는 분쇄되도록 서로 조정된다. 복사 변환 물질의 체적 분율은 이 경우 바람직하게 경계값을 포함하여 5% 내지 30%이다.
유전체 화합물 층(3)은 바람직하게 산화물, 예를 들어 실리콘 산화물, 질화물, 예를 들어 실리콘 질화물, 또는 산질화물, 예를 들어 실리콘 산질화물을 포함한다. 실리콘 산질화물의 경우 굴절률은 질소 함량의 변화에 의해 예컨대 대략 1.45 내지 2.5로 조절될 수 있고, 이 경우 굴절률이 높을수록 질소 함량은 더 많아진다.
유전체 화합물 층(3)의 조성물은 수직 방향으로, 즉 복합 기판(1)의 메인 연장 평면에 대해 수직으로 연장되는 방향으로 변경될 수 있다. 바람직하게 유전체 화합물 층(3)은 유용층(5)을 향한 면에서 캐리어(2)를 향한 면에서보다 높은 굴절률을 갖는다. 굴절률은 캐리어를 향해 연속해서 또는 단계식으로 감소할 수 있다.
실리콘 질화물의 경우에 질소 함량이 증가할수록 굴절률뿐만 아니라 흡수 계수도 증가한다. 따라서 캐리어를 향해 감소하는 질소 함량을 갖는 유전체 화합물 층은 순수한 실리콘 산화물층에 비해 반도체 물질에 대한 개선된 굴절률 조정 및 순수한 실리콘 질화물층과 달리 동일한 두께에서 더 낮은 흡수를 특징으로 한다.
유용층(5)은 바람직하게, III-V-화합물 반도체 물질의 증착에 적합하도록 구현된다. 바람직하게 유용층(5)은 질화물 화합물 반도체 물질에 기반한다. 이와 달리 유용층은 다른 물질, 특히 예컨대 실리콘, 탄화 규소 또는 인화 갈륨 또는 비소화 갈륨과 같은 다른 반도체 물질을 포함할 수 있거나 또는 상기 물질로 이루어질 수 있다.
도 1b에 도시된 복합 기판의 제 2 실시예는 실질적으로 도 1a와 관련해서 설명된 제 1 실시예에 상응한다.
도 1a와 달리 복합 기판(1)은 구조화(25)를 포함하고, 상기 구조화는 바람직하게 캐리어(2)와 유전체 화합물 층(3) 사이의 경계면에 형성된다. 대안으로서 또는 보완적으로 유용층과 유전체 화합물 층(3) 사이의 경계면도 구조화될 수 있다.
구조화(25)는 예를 들어 러프닝에 의해 불규칙하게 형성될 수 있다. 또한, 규칙적인, 특히 주기적으로 반복되는 구조화도 이용될 수 있다. 구조화는 특히, 복합 기판(1) 내로 입사하는 복사 및/또는 복사 변환 물질을 이용해서 변환된 복사의 도파로 효과를 감소시키기 위해 제공된다. 대안으로서 또는 보완적으로 구조화(25)는 광학 소자, 예컨대 렌즈 또는 회절 격자의 기능을 수행할 수 있다. 또한, 구조화 및/또는 광학 소자는 대안으로서 또는 보완적으로 유용층(5)으로부터 떨어져 있는 캐리어(2)의 면에 형성될 수도 있다.
도 2a 내지 도 2e에는 복합 기판의 제조를 위한 제 1 실시예가 단면도에 개략적으로 도시된 중간 단계를 참고로 도시된다.
도 2a 에 도시된 바와 같이, 반도체 물질(50)은 보조 캐리어(4) 위에 제공된다. 보조 캐리어(4)는 특히 반도체 물질(50), 예를 들어 MBE 또는 MOCVD의 에피택셜 증착에 이용된다.
반도체 물질(50)에 이온, 예컨대 수소 이온 주입에 의해 분리 종결정(51)이 형성된다(도 2b에 화살표로 도시됨). 분리 종결정은 보조 캐리어(4)로부터 떨어져 있는 반도체 물질(50)의 표면에 대해 평행하게 연장된 평면으로 연장된다. 이온 에너지는 반도체 물질 내로 이온의 통과 깊이 및 후속해서 변환될 반도체 물질의 두께를 결정한다.
바람직하게 두께는 최대 1㎛, 바람직하게 경계값을 포함하여 10 nm 내지 500 nm, 특히 바람직하게 경계값을 포함하여 10 nm 내지 200 nm이다.
반도체 물질(50) 위에 제 1 유전체 부분층(31)이 증착되고, 상기 부분층은 완성된 복합 기판에서는 유전체 화합물 층(3)의 부분이다.
캐리어(2)는 제 2 유전체 부분층(32)으로 코팅된다. 단계 2d에서처럼, 캐리어(2)와 보조 캐리어(4)는, 제 1 유전체 부분층(31)과 제 2 유전체 부분층(32)이 서로 직접 인접하도록 서로 위치 설정된다. 유전체 부분층들(31, 32)은 직접 본딩, 예컨대 700℃ 내지 1200 ℃의 온도에서 압축에 의해 서로 결합되고, 함께 유전체 화합물 층(3)을 형성한다. 결합 형성을 위해 접착층 또는 땜납층과 같은 점착층은 필요 없다.
직접 본딩 결합의 형성 후에 보조 캐리어(4)는 분리 종결정을 따라 반도체 물질(50)의 부분과 분리된다. 이는 바람직하게 열 유발에 의해 이루어진다. 캐리어(2)에 남은 반도체 물질은 복합 기판(1)의 유용층(5)을 형성한다(도 2e). 보조 캐리어는 분리 후에 다른 복합 기판의 제조에 재사용될 수 있다.
전술한 실시예와 달리, 유용층(5)을 위한 반도체 물질(50)은 보조 캐리어(4)로부터 직접 얻어진다. 보조 캐리어에서 에피택셜 증착은 이러한 경우에 불필요하다.
반도체 칩을 위한 제 1 실시예는 도 3a에 개략적인 단면도로 도시된다. 반도체 칩(10)은 바람직하게 복합 기판(1)을 포함하고, 상기 기판은 도 1a와 관련해서 전술한 바와 같이 구현된다.
복합 기판(1) 위에 반도체 층 시퀀스(700)를 가진 반도체 바디(7)가 배치된다. 반도체 바디를 형성하는 반도체 층 시퀀스는 활성 영역(70)을 포함하고, 상기 영역은 제 1 반도체 층(71)과 제 2 반도체 층(72) 사이에 배치된다. 제 1 반도체 층(71)과 제 2 반도체 층(72)은 바람직하게 도전형과 관련해서 서로 상이하다. 예를 들어 제 1 반도체 층(71)은 n-형 도전성으로 형성될 수 있고, 제 2 반도체 층(72)은 p-형 도전성으로 형성될 수 있거나 또는 반대로 형성될 수 있다.
제 1 반도체층(71)과 제 2 반도체 층(72)은 제 1 콘택(81) 및 제 2 콘택(82)과 도전 접속된다. 콘택들(81, 82)은 반도체 칩(10)의 외부 전기 접촉을 위해 제공된다. 반도체 칩(10)의 작동 시 콘택을 통해 전하 캐리어가 다양한 면으로부터 활성 영역(70) 내로 주입될 수 있고, 거기에서 제 1 파장 범위의 복사 방출 하에 재결합될 수 있다.
제 1 파장 범위의 복사는 복합 기판(1), 특히 캐리어(2)에서 부분적으로 제 1 파장 범위와 다른 제 2 파장 범위로 변환된다.
예를 들어 청색 스펙트럼 범위의 복사를 생성하기 위한 활성 영역(70)과 황색 스펙트럼 범위의 복사로 복사 변환을 위한 캐리어(2) 내 복사 변화 물질이 제공될 수 있으므로, 반도체 칩(10)으로부터 사람의 눈에 백색으로 보이는 혼합광이 방출된다. 복사 변환은 반도체 칩 자체에서 이미 이루어진다. 케이싱 내에 복사 변환 물질이 매립되거나 또는 복사 변환 소자가 점착층에 의해 반도체 칩에 고정되는 소자와 달리, 복사는 복사 변환 전에 예컨대 실리콘처럼 비교적 낮은 굴절률을 갖는 물질을 통과하지 않는다. 캐리어(2)의 복사 변환 물질을 반도체 칩(10)의 반도체 물질과 분리하는 유전체 화합물 층(3)의, 실리콘과 달리 높은 굴절률로 인해 복사 변환 물질은 광학적으로 특히 효과적으로 반도체 물질에 결합된다. 또한, 열 저항은 점착층에 의해 변환 소자가 고정된 반도체 칩과 달리 유전체 화합물 층에 의해 감소한다. 예를 들어 250 nm 두께의, 실리콘 이산화물로 이루어진 유전체 화합물 층(3)의 열 전도율은 1 ㎛ 두께의 실리콘 층에서보다 약 10배 높다.
이러한 반도체 칩을 포함하는 복사를 방출하는 소자(100)의 실시예는 도 3b에서 단면도에 개략적으로 도시된다. 반도체 칩(10)은 접속 캐리어(9)에 고정된다. 제 1 콘택(81)과 제 2 콘택(82)은 제 1 접속면(91) 및 제 2 접속면(92)에 의해 접속 캐리어에 도전 접속된다.
접속 캐리어(9)는 예를 들어 회로기판, 특히 프린트 회로기판(Printed Circuit Board, PCB), 중간 캐리어(서브마운트), 예컨대 세라믹 캐리어 또는 특히 표면 실장될 수 있는 소자용 하우징 바디일 수 있다. 특히 제 1 접속면(91)과 제 2 접속면(92)은 리드 프레임에 의해 형성될 수 있다.
반도체 칩(10)은 봉지재(encapsulant;95)에 매립된다. 봉지재는 바람직하게 반도체 칩(10)으로부터 방출된 복사에 대해 투명 또는 적어도 투광성이다. 특히 봉지재는 발광 변환 물질을 포함할 수 없는데, 그 이유는 상기 물질은 복합 기판(1)의 캐리어(2) 내에 포함되어 있기 때문이다. 특히 실리콘, 에폭시 또는 실리콘과 에폭시를 포함하는 하이브리드 물질이 봉지재에 적합하다.
대안으로서 캐리어(2) 내 복사 변환 물질 외에 다른 복사 변환 물질 및/또는 확산재 물질이 봉지재 내에 포함될 수 있다. 다른 복사 변환 물질은 특히 복사를 방출하는 소자(100)로부터 방출된 복사의 색 궤적의 조절을 위해 제공될 수 있다.
반도체 칩(10)은 접속 캐리어(9) 위에 플립 칩 구조로 배치되고 즉, 복합 기판(1)은 접속 캐리어(9)로부터 떨어져 있는 반도체 층 시퀀스(7)의 면에 배치된다. 반도체 칩의 작동 시 캐리어(2)는 접속 캐리어로부터 떨어져 있는 반도체 칩(10)의 상부측 복사 방출면을 형성한다.
성장 기판이 제거된 박막-반도체 칩과 달리, 복합 기판은 완전히 또는 적어도 부분적으로 반도체 칩 내에 남는다. 따라서 캐리어(2)는 반도체 바디(7)를 기계적으로 안정화할 수 있으므로, 균열 위험이 감소한다.
캐리어(2)의 두께는 바람직하게 경계값을 포함하여 10 ㎛ 내지 200 ㎛, 특히 바람직하게 20 ㎛ 내지 100 ㎛, 예컨대 50 ㎛ 이다. 반도체 층 시퀀스의 에피택셜 증착 동안 캐리어는 더 큰 두께를 가질 수 있다. 따라서 에피택셜 증착을 위한 비교적 높은 온도에서 캐리어의 비틀림 위험이 감소할 수 있다. 두꺼운 캐리어는 증착 후에 상기 두께로 박형화된다. 완성된 반도체 칩으로부터 방출되는 복사의 색 궤적은 두께에 의해 조절될 수 있다.
소자(100)의 제조 시 봉지재의 형성 전에 반도체 칩(10)은 방출된 복사의 색 궤적을 규정하기 위해 전기 접촉될 수 있다. 색 궤적의 조정, 특히 캐리어(2) 내 변환된 복사의 양을 줄이기 위해, 캐리어는 예를 들어 연삭, 래핑 또는 연마에 의해 기계적으로 또는, 화학적으로, 즉 습식화학 또는 건식화학적으로 또는 간섭 복사, 즉 레이저 복사에 의한 재료 제거에 의해 박형화될 수 있다. 따라서 특히 각각의 개별 반도체 칩에 대해 별도로 반도체 칩으로부터 방출된 복사의 색 궤적은 개별적으로 조절될 수도 있다. 필요한 경우에 반도체 칩은 색 궤적의 조절을 위해 코팅이 제공될 수도 있고, 상기 코팅은 복사 변환 물질을 포함할 수 있다.
도 4a 에 도시된 반도체 칩(10)을 위한 제 2 실시예는 실질적으로 도 3a와 관련해서 전술한 제 1 실시예에 상응한다. 도 3a와 달리 반도체 바디(7)로부터 떨어져 있는 복합 기판(1)의 면에 거울층(96)이 형성되고, 상기 거울층은 활성 영역(70)에서 생성된 복사를 반사하기 위해 제공된다. 바람직하게 금속 거울층(96)은 활성 영역(70)에서 생성되고 및/또는 캐리어(2)에서 복사 변환 물질에 의해 변환된 복사에 대해 바람직하게 높은 반사율을 갖는다. 가시 스펙트럼 범위에서 예컨대 알루미늄 또는 은이 적합하다.
또한, 제 1 실시예와 달리 제 2 반도체 층(72)에 복사 투과 콘택층(821)이 형성되고, 상기 콘택층에 의해 제 2 콘택(82) 내로 주입된 전하 캐리어가 광범위하고 균일하게 제 2 반도체 층(72)에 인가될 수 있다.
복사 투과 콘택층(821)은 바람직하게 투명 전도성 산화막(Transparent Conductive Oxide, TCO), 예를 들어 인듐주석산화물(ITO) 또는 아연산화물(ZnO)을 포함한다. 대안으로서 또는 보완적으로 복사 투과 콘택층은 금속층을 포함할 수 있고, 상기 금속층은 매우 얇으므로, 반도체 칩에서 생성된 복사에 대해 투과성이다.
도 4b에 도시된 바와 같이, 이러한 반도체 칩은 특히, 거울층(96)이 접속 캐리어(9)를 향하는 실장에 적합하다.
콘택(81, 82)과 접속 캐리어(91, 92)의 도전 접속은 접속 도체(97), 예를 들어 와이어 본딩 결합을 통해 이루어질 수 있다. 반도체 칩의 제조 방법의 실시예는 도 5a 내지 도 5c에 개략적으로 중간 단계에 의해 도시된다.
도 5a에 도시된 바와 같이, 복사 변환 물질을 포함하는 캐리어(2), 유전체 화합물 층(3) 및 유용층(5)을 포함하는 복합 기판이 제공된다.
간단한 도시를 위해 도면에 복합 기판(1)의 영역이 도시되고, 상기 영역으로부터 반도체 칩의 제조 시 2개의 반도체 칩이 형성되고, 이 경우 상기 방법은 바람직하게 도 4a와 관련해서 설명된 바와 같이 구현된 반도체 칩을 위해 실시된다.
복합 기판(1)의 유용층(5)에 MBE 또는 MOCVD를 이용하여 에피택셜에 의해 제 1 반도체 층(71), 활성 영역 및 제 2 반도체 층(72)을 포함하는 반도체 층 시퀀스가 증착된다(도 5b). 접착층과 또는 땜납층과 같은 점착층과 달리 유전체 화합물 층은 에피택시 중에 일반적인 온도, 예컨대 700 ℃ 내지 1100 ℃ 를 유지하므로, 캐리어(2)는 증착 동안 반도체층 시퀀스를 기계적으로 안정화할 수 있다.
제 1 콘택(81)의 형성을 위해 제 1 반도체 층(71)은 부분적으로 노출된다. 이는 특히 화학적으로 즉, 습식 화학 또는 건식 화학적으로 이루어질 수 있다.
콘택(81, 82), 복사 투과 콘택층 및 거울층(96)의 증착은 바람직하게 기상 증착 또는 스퍼터링에 의해 이루어진다.
후속해서 예를 들어 레이저 복사를 이용해서, 소잉에 의해 기계적으로 또는 건식 또는 습식 화학 에칭에 의해 화학적으로 반도체 칩의 개별화가 이루어진다.
전술한 방법에서 발광 변환 물질을 포함하는 복합 기판에서 반도체 층의 에피택셜 증착이 이루어진다.
반도체 칩으로 개별화 시 발광 변환 물질을 포함하는 반도체 칩이 생긴다.
본 발명은 실시예를 참고로 한 설명에 의해 제한되지 않는다. 오히려 청구범위에 포함된 특징들의 모든 조합을 포함하는 모든 새로운 특징 및 특징들의 모든 조합이 실시예 또는 청구범위에 명시적으로 제시되지 않더라도, 본 발명은 이러한 특징들 및 조합을 포함한다.
1 복합 기판
2 캐리어
3 화합물 층
4 보조 캐리어
5 유용층
7 반도체 바디
10 반도체 칩
25 구조화
50 반도체 물질

Claims (15)

  1. 유용층(5)을 포함하는 캐리어(2)를 가진 복합 기판(1)에 있어서,
    상기 유용층은 유전체 화합물 층(3)에 의해 캐리어에 고정되고, 이 경우 상기 복합 기판(1)은 복사 변환 물질을 포함하는 것을 특징으로 하는, 복합 기판(1).
  2. 제1항에 있어서, 상기 유용층은 질화물 화합물 반도체 물질을 포함하는 것을 특징으로 하는, 복합 기판(1).
  3. 제1항 또는 제2항에 있어서, 상기 유용층은 최대 1㎛의 두께를 갖는 것을 특징으로 하는, 복합 기판(1).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 유전체 화합물 층은 산화물, 질화물 또는 산화질화물을 포함하는 것을 특징으로 하는, 복합 기판(1).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 유전체 화합물 층의 굴절률은 유용층으로부터 상기 캐리어의 방향으로 감소하는 것을 특징으로 하는, 복합 기판(1).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 화합물 층의 적어도 한 면은 구조화(25)를 포함하는 경계면에 인접하는 것을 특징으로 하는, 복합 기판(1).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 유용층에 복사를 생성하기 위해 제공된 활성 영역(70)을 포함하는 반도체 바디(7)가 배치되고, 작동 시 생성된 복사는 적어도 부분적으로 복사 변환 물질에 의해 변환되는 것을 특징으로 하는, 복합 기판(1).
  8. 제7항에 있어서, 상기 캐리어는 상기 반도체 층 시퀀스로부터 떨어져 있는 면에 거울층(96)을 포함하는 것을 특징으로 하는, 복합 기판(1).
  9. 제7항에 있어서, 상기 반도체 바디로부터 떨어져 있는 상기 캐리어의 메인 면은 복사 방출면을 형성하는 것을 특징으로 하는, 복합 기판(1).
  10. 캐리어(2)와 유용층(5)을 포함하는 복합 기판의 제조 방법에 있어서,
    - 복사 변환 물질을 포함하는 캐리어(2)를 제공하는 단계; 및
    - 유전체 화합물 층(3)에 의해 상기 캐리어(2)에 상기 유용층(5)을 고정하는 단계를
    포함하는, 복합 기판의 제조 방법.
  11. 제10항에 있어서, 상기 유용층은 직접 본딩에 의해 상기 캐리어에 고정되는 것을 특징으로 하는, 복합 기판의 제조 방법.
  12. 제10항 또는 제11항에 있어서, 상기 유용층이 보조 캐리어(4)에 제공되고, 상기 유용층은 상기 캐리어에 고정된 후에 나머지 보조 캐리어로부터 분리되는 것을 특징으로 하는, 복합 기판의 제조 방법.
  13. 제12항에 있어서, 상기 유용층을 고정하기 전에 분리 결정종(51)이 형성되고, 상기 유용층은 상기 캐리어에 고정된 후에 상기 분리 결정종을 따라 분리되는 것을 특징으로 하는, 복합 기판의 제조 방법.
  14. 다수의 반도체 칩(10)의 제조 방법에 있어서,
    a) 제 1 항 내지 제6항 중 어느 한 항에 따른 복합 기판을 제공하는 단계;
    b) 상기 복합 기판에 복사를 생성하기 위해 제공된 활성 영역을 포함하는 반도체 층 시퀀스(700)를 증착하는 단계; 및,
    c) 반도체 층 시퀀스를 포함하는 복합 기판을 다수의 반도체 칩으로 개별화하는 단계를
    포함하는, 반도체 칩(10)의 제조 방법.
  15. 제14항에 있어서, 상기 캐리어는 단계 b)에 박형화되는 것을 특징으로 하는, 반도체 칩(10)의 제조 방법.
KR1020137019929A 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법 KR101526090B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102010056447 2010-12-28
DE102010056447.8 2010-12-28
DE102011012298.2 2011-02-24
DE201110012298 DE102011012298A1 (de) 2010-12-28 2011-02-24 Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
PCT/EP2011/073134 WO2012089540A1 (de) 2010-12-28 2011-12-16 Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20157002312A Division KR20150031449A (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130102117A true KR20130102117A (ko) 2013-09-16
KR101526090B1 KR101526090B1 (ko) 2015-06-04

Family

ID=45446008

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20157002312A KR20150031449A (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법
KR1020137019929A KR101526090B1 (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20157002312A KR20150031449A (ko) 2010-12-28 2011-12-16 복합 기판, 복합 기판을 포함하는 반도체 칩 및, 복합 기판과 반도체 칩의 제조 방법

Country Status (7)

Country Link
US (2) US9123528B2 (ko)
EP (1) EP2659523A1 (ko)
JP (1) JP2014501447A (ko)
KR (2) KR20150031449A (ko)
CN (1) CN103262268B (ko)
DE (1) DE102011012298A1 (ko)
WO (1) WO2012089540A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6694650B2 (ja) * 2015-09-01 2020-05-20 ローム株式会社 半導体発光素子
JP7127065B2 (ja) * 2017-05-09 2022-08-29 ノボ・ノルデイスク・エー／エス 可撓性の電子ラベル装置
DE102017114467A1 (de) * 2017-06-29 2019-01-03 Osram Opto Semiconductors Gmbh Halbleiterchip mit transparenter Stromaufweitungsschicht
KR102110514B1 (ko) 2018-11-21 2020-05-13 (주)알씨디에이치 원전 dc 전원공급장치용 스트링

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP3488830B2 (ja) * 1998-07-30 2004-01-19 京セラ株式会社 光導波路の製造方法
EP2270875B1 (de) * 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US7103245B2 (en) * 2000-07-10 2006-09-05 Massachusetts Institute Of Technology High density integrated optical chip
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6703780B2 (en) * 2001-01-16 2004-03-09 General Electric Company Organic electroluminescent device with a ceramic output coupler and method of making the same
TW490863B (en) * 2001-02-12 2002-06-11 Arima Optoelectronics Corp Manufacturing method of LED with uniform color temperature
US20030020397A1 (en) * 2001-06-28 2003-01-30 Lite Array Inc. Enhancement of luminance and life in electroluminescent devices
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
US7858403B2 (en) * 2001-10-31 2010-12-28 Cree, Inc. Methods and systems for fabricating broad spectrum light emitting devices
JP2004247077A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP4186725B2 (ja) * 2003-06-24 2008-11-26 トヨタ自動車株式会社 光電変換素子
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
US7622743B2 (en) 2003-11-04 2009-11-24 Panasonic Corporation Semiconductor light emitting device, lighting module, lighting apparatus, and manufacturing method of semiconductor light emitting device
JP2008515184A (ja) * 2004-09-28 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善された変換層を有する発光装置
WO2006043719A1 (ja) * 2004-10-21 2006-04-27 Ube Industries, Ltd. 発光ダイオード素子、発光ダイオード用基板及び発光ダイオード素子の製造方法
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
US8748923B2 (en) 2005-03-14 2014-06-10 Philips Lumileds Lighting Company Llc Wavelength-converted semiconductor light emitting device
DE102005040558A1 (de) * 2005-08-26 2007-03-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Lumineszenzdiodenchips und Lumineszenzdiodenchip
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
US7483212B2 (en) * 2006-10-11 2009-01-27 Rensselaer Polytechnic Institute Optical thin film, semiconductor light emitting device having the same and methods of fabricating the same
US7951625B2 (en) * 2007-02-21 2011-05-31 Panasonic Corporation Semiconductor light emitting element and method for manufacturing semiconductor light emitting device
EP2122007A4 (en) * 2007-02-27 2011-10-26 Sixtron Advanced Materials Inc METHOD FOR FORMING A FILM ON A SUBSTRATE
DE102007052181A1 (de) * 2007-09-20 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US7724439B2 (en) * 2007-10-24 2010-05-25 Aptina Imaging Corporation Lens, a lens array and imaging device and system having a lens, and method of forming the same
DE102008024517A1 (de) 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
FR2936904B1 (fr) * 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
DE102008052751A1 (de) 2008-10-22 2010-04-29 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Lumineszenzkonversionselements, Lumineszenzkonversionselement und optoelektronisches Bauteil
JP2010186873A (ja) * 2009-02-12 2010-08-26 Panasonic Corp 白色発光素子およびその製造方法
WO2010101272A1 (ja) * 2009-03-03 2010-09-10 宇部興産株式会社 発光素子形成用複合基板、発光ダイオード素子及びその製造方法
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
BRPI1007686B1 (pt) * 2009-05-19 2019-11-05 Koninl Philips Electronics Nv sistema de iluminação
DE102009027977A1 (de) * 2009-07-23 2011-01-27 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
US8154052B2 (en) * 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法

Also Published As

Publication number Publication date
JP2014501447A (ja) 2014-01-20
US9997671B2 (en) 2018-06-12
KR101526090B1 (ko) 2015-06-04
WO2012089540A1 (de) 2012-07-05
CN103262268A (zh) 2013-08-21
EP2659523A1 (de) 2013-11-06
US9123528B2 (en) 2015-09-01
US20140203413A1 (en) 2014-07-24
CN103262268B (zh) 2016-09-21
US20150287883A1 (en) 2015-10-08
DE102011012298A1 (de) 2012-06-28
KR20150031449A (ko) 2015-03-24

Similar Documents

Publication Publication Date Title
US11393949B2 (en) Semiconductor component and illumination device
KR101457247B1 (ko) 광전 소자
KR101623986B1 (ko) 광전 소자，및 복수 개의 광전 소자들의 제조 방법
JP5373252B2 (ja) 波長変換型半導体発光デバイス
JP6419077B2 (ja) 波長変換発光デバイス
KR101549764B1 (ko) 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법
KR102082499B1 (ko) 반도체 구조를 프로세싱하는 방법
RU2639565C2 (ru) Светоизлучающий прибор с преобразующим длину волны боковым покрытием
US9935244B2 (en) Light emitting device including a filter and a protective layer
KR20150042362A (ko) 발광다이오드 패키지 및 그 제조방법
CN103003966A (zh) 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
US9837591B2 (en) Light-emitting semiconductor component and method of producing light-emitting semiconductor components
KR20120011056A (ko) 발광다이오드 및 발광다이오드의 제조 방법
US10062813B2 (en) Optoelectronic device and method for producing an optoelectronic device
EP3365925A1 (en) Wavelength converted light emitting device with textured substrate
US9997671B2 (en) Composite substrate, semiconductor chip having a composite substrate and method for producing composite substrates and semiconductor chips
TWI546988B (zh) 製造發光二極體之方法
US10424698B2 (en) Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips
KR20130023347A (ko) 반도체 소자 그리고 반도체 소자를 제조하기 위한 방법
US20240154076A1 (en) Lumiphoric material structures for light-emitting diode packages and related methods
KR101638123B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
EP4292139A1 (en) Light emitting diode package having a cover structure with an optical arrangement, and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee