KR20130090633A - 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법 - Google Patents

반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법 Download PDF

Info

Publication number
KR20130090633A
KR20130090633A KR1020120011906A KR20120011906A KR20130090633A KR 20130090633 A KR20130090633 A KR 20130090633A KR 1020120011906 A KR1020120011906 A KR 1020120011906A KR 20120011906 A KR20120011906 A KR 20120011906A KR 20130090633 A KR20130090633 A KR 20130090633A
Authority
KR
South Korea
Prior art keywords
refresh
memory
signal
memory device
address
Prior art date
Application number
KR1020120011906A
Other languages
English (en)
Inventor
신상호
이정배
조민정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120011906A priority Critical patent/KR20130090633A/ko
Priority to US13/749,687 priority patent/US8988962B2/en
Publication of KR20130090633A publication Critical patent/KR20130090633A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 뱅크별로 리프레쉬를 수행할 수 있는 리프레쉬 회로 및 이를 포함하는 반도체 메모리 장치가 개시된다. 리프레쉬 회로는 뱅크 선택 회로, 리프레쉬 컨트롤러 및 멀티플렉서 회로를 포함한다. 뱅크 선택 회로는 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생한다. 리프레쉬 컨트롤러는 셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생한다. 멀티플렉서 회로는 복수 개의 멀티플렉서를 포함하고, 멀티플렉서들 각각은 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하고, 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하고, 외부 어드레스와 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생한다.

Description

반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법 {REFRESH CIRCUIT OF A SEMICONDUCTOR MEMORY DEVICE AND METHOD OF REFRESHING THE SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법에 관한 것이다.
휘발성 메모리, 특히 DRAM(Dynamic Random Access Memory)은 시간이 지남에 따라 메모리 셀에 저장된 전하가 줄어들어 처음에 저장된 데이터가 시간이 지나면 다른 데이터로 바뀔 수 있다. 따라서, 휘발성 메모리에서는 일정 주기마다 메모리 셀들에 전하를 충전하는 동작이 필요하다. 이러한 과정을 리프레쉬 동작이라 한다.
본 발명의 목적은 메모리 셀 어레이의 이용 효율을 높일 수 있는 반도체 메모리 장치의 리프레쉬 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 리프레쉬 회로를 포함하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 메모리 셀 어레이의 이용 효율을 높일 수 있는 반도체 메모리 장치의 리프레쉬 제어 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 반도체 메모리 장치의 리프레쉬 회로는 뱅크 선택 회로, 리프레쉬 컨트롤러 및 멀티플렉서 회로를 포함한다.
뱅크 선택 회로는 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생한다. 리프레쉬 컨트롤러는 셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생한다. 멀티플렉서 회로는 복수 개의 멀티플렉서를 포함하고, 멀티플렉서들 각각은 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하고, 상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하고, 외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생한다.
본 발명의 하나의 실시예에 의하면, 상기 뱅크 선택 회로는 상기 모드 레지스터 신호의 비트들을 저장하기 위한 레지스터들을 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 메모리 뱅크들 각각은 상기 멀티플렉서 회로의 멀티플렉서들 각각에 의해 발생되는 상기 로우 액티브 신호 및 상기 로우 어드레스에 기초하여 활성화될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 상기 메모리 뱅크들의 일부가 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 노말 동작은 액티브 동작, 라이트(write) 동작, 리드(read) 동작 및 프리차지(precharge) 동작을 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치가 제 1 메모리 뱅크 그룹 및 상기 제 2 메모리 뱅크 그룹을 포함한 경우, 상기 제 1 메모리 뱅크 그룹이 리프레쉬를 수행하는 동안, 상기 제 2 메모리 뱅크 그룹은 노말(normal) 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 선택신호의 비트들 중 제 1 로직 상태를 갖는 비트에 대응하는 메모리 뱅크는 리프레쉬를 수행하고, 제 2 로직 상태를 갖는 비트에 대응하는 메모리 뱅크는 노말 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 상기 메모리 뱅크들 중 일부분이 리프레쉬를 수행하는 동안, 상기 메모리 뱅크들 중 나머지 부분은 노말(normal) 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 셀프 리프레쉬 커맨드는 메모리 뱅크별 셀프 리프레쉬 진입(ENTRY) 시점 및 셀프 리프레쉬 탈출(EXIT) 시점에 대한 정보를 가질 수 있다.
본 발명의 하나의 실시예에 의하면, 데이터 유지 시간(retention time) 동안, 셀프 리프레쉬를 수행하는 메모리 뱅크들은 1회 이상 셀프 리프레쉬 모드에 진입하고 탈출할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 데이터 유지 시간(TREF)은 상기 제 1 메모리 뱅크 그룹이 제 1 메모리 뱅크 그룹 내에 포함된 모든 메모리 셀에 대해 리프레쉬를 1회 수행하는 데 필요한 시간보다 클 수 있다.
본 발명의 하나의 실시형태에 따른 반도체 메모리 장치는 복수의 메모리 뱅크를 포함하는 메모리 셀 어레이, 뱅크 선택 회로, 리프레쉬 컨트롤러, 멀티플렉서 회로, 로우 디코더, 칼럼 어드레스 버퍼 및 칼럼 디코더를 포함한다.
뱅크 선택 회로는 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생한다. 리프레쉬 컨트롤러는 셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생한다. 멀티플렉서 회로는 상기 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하고, 상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하고, 외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생한다. 로우 디코더는 상기 로우 액티브 신호와 상기 로우 어드레스를 디코딩한다. 칼럼 어드레스 버퍼는 상기 외부 어드레스에 기초하여 칼럼 어드레스를 발생한다. 칼럼 디코더는 상기 칼럼 어드레스를 디코딩한다. 상기 로우 디코더의 출력신호에 기초하여 상기 메모리 셀 어레이의 일부의 메모리 뱅크들이 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 디코더의 출력신호에 기초하여 상기 메모리 셀 어레이의 제1 메모리 뱅크 그룹이 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크 그룹은 노말(normal) 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치는 관통전극(TSV: Through-Silicon-Via)을 통해 데이터와 제어신호들을 송수신하는 복수의 칩들이 적층된 적층 메모리 장치일 수 있다.
본 발명의 하나의 실시형태에 따른 반도체 메모리 장치의 리프레쉬 제어 방법은 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생하는 단계, 셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생하는 단계, 상기 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하는 단계, 상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하는 단계, 외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생하는 단계, 상기 로우 액티브 신호와 상기 로우 어드레스에 기초하여 메모리 셀 어레이의 제1 메모리 뱅크 그룹에 대해 리프레쉬를 수행하는 단계, 상기 제1 메모리 뱅크 그룹에 대해 리프레쉬를 수행하는 동안 상기 로우 액티브 신호와 상기 로우 어드레스에 기초하여 상기 메모리 셀 어레이의 나머지 메모리 뱅크 그룹은 노말(normal) 동작을 수행하는 단계를 포함한다.
본 발명의 실시예들에 따른 리프레쉬 회로는 메모리 어레이를 구성하는 메모리 뱅크들을 선택적으로 리프레쉬할 수 있다. 또한, 본 발명의 실시예들에 따른 리프레쉬 회로는 상기 메모리 뱅크들의 일부가 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행할 수 있다.
따라서, 본 발명의 실시예들에 따른 리프레쉬 회로를 포함하는 반도체 메모리 장치는 메모리 셀 어레이의 사용 효율이 증가되며, 동작 속도가 빠르다.
도 1은 본 발명의 하나의 실시 예에 따른 리프레쉬 회로를 포함하는 반도체메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 반도체 메모리 장치에 포함된 리프레쉬 컨트롤러의 리프레쉬 카운터의 하나의 예를 나타내는 블록도이다.
도 3은 도 1의 반도체 메모리 장치에 포함된 뱅크 선택회로의 하나의 예를 나타내는 블록도이다.
도 4는 도 1의 반도체 메모리 장치에 포함된 멀티플렉서 회로의 하나의 예를 나타내는 블록도이다.
도 5 내지 도 8은 도 3에 도시된 뱅크 선택회로의 레지스터들에 저장된 모드 레지스터 신호(MRS)가 가질 수 있는 값들의 예를 도시한 표들이다.
도 9는 노말(normal) 동작을 수행하는 메모리 뱅크들과 셀프 리프레쉬 동작을 수행하는 메모리 뱅크들로 구성된 메모리 셀 어레이를 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 도면이다.
도 11은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 적층 반도체 장치의 하나를 나타내는 간략화된 투시도이다.
도 12는 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 다른 하나의 예를 나타내는 블록도이다.
도 13은 본 발명의 실시예에 따른 반도체 메모리 장치를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
도 14는 본 발명의 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 나타내는 흐름도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시 예에 따른 리프레쉬 회로를 포함하는 반도체메모리 장치(100)를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 커맨드 디코더(110), 모드 레지스터(112), 오실레이터(114), 리프레쉬 컨트롤러(116), 뱅크 선택 회로(120), 멀티플렉서 회로(130), 칼럼 어드레스 버퍼(142), 칼럼 디코더(143), 로우 디코더(145), 입력 버퍼(146), 출력 버퍼(147) 및 메모리 셀 어레이(150)를 포함할 수 있다. 리프레쉬 컨트롤러(116)는 리프레쉬 카운터(118)을 포함할 수 있고, 메모리 셀 어레이(150)는 복수의 메모리 뱅크(BANK_0, BANK_1, …, BANK_n)을 포함할 수 있다.
커맨드 디코더(110)는 외부로부터 클럭 인에이블 신호(CKE), 클럭신호(CLK), 칩 선택신호(CSB), 라이트 인에이블 신호(write enable signal)(WEB), 칼럼 어드레스 스트로브 신호(column address strobe signal)(CASB), 로우 어드레스 스트로브 신호(row address strobe signal)(RASB) 및 뱅크 어드레스(BA)를 수신한다. 커맨드 디코더(110)는 라이트 인에이블 신호(WEB), 칼럼 어드레스 스트로브 신호 (CASB) 및 로우 어드레스 스트로브 신호(RASB)를 이용하여 반도체 메모리 장치(100)의 동작에 필요한 여러 가지 커맨드(command) 및 제어신호들을 발생한다.
모드 레지스터(112)는 커맨드 디코더(110)로부터 수신한 커맨드들, 뱅크 어드레스(BA) 및 외부 어드레스(ADDR)를 이용하여 프로그램하고, 프로그램된 내용을 저장한다. 오실레이터(114)는 발진 신호를 발생한다. 뱅크 선택 회로(120)는 모드 모드 레지스터(112)로부터 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호(MRS)를 수신한다. 뱅크 선택 회로(120)는 모드 레지스터 신호(MRS)에 기초하여 선택 신호(SEL)를 발생한다. 리프레쉬 컨트롤러(116)는 커맨드 디코더(110)로부터 셀프 리프레쉬 커맨드(CMD_SR)를 수신하고, 오실레이터(114)는 발진 신호를 수신한다. 리프레쉬 컨트롤러(116)는 리프레쉬 카운터(118)을 포함하고, 셀프 리프레쉬 커맨드(CMD_SR) 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 및 셀프 리프레쉬 어드레스(ADDR_SR)를 발생한다.
멀티플렉서 회로(130)는 선택신호(SEL)의 비트들의 값에 응답하여, 액티브 커맨드(ACTCMD)와 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 중에서 하나를 선택하고, 선택된 커맨드에 기초하여 로우 액티브 신호(P_ACT)를 발생하고, 외부 어드레스(ADDR)와 셀프 리프레쉬 어드레스(ADDR_SR) 중에서 하나를 선택하여 로우 어드레스(RADD)를 발생한다. 로우 디코더(145)는 로우 액티브 신호(P_ACT)와 로우 어드레스(RADD)를 디코딩한다. 칼럼 어드레스 버퍼(142)는 외부 어드레스(ADDR)에 기초하여 칼럼 어드레스(CADD)를 발생한다. 칼럼 디코더(143)는 칼럼 어드레스(CADD)를 디코딩한다.
반도체 메모리 장치(100)는 로우 디코더(145)의 출력신호와 칼럼 디코더(143)의 출력신호에 기초하여 메모리 셀 어레이(150)에 데이터를 저장하거나 메모리 셀 어레이(150)로부터 데이터를 출력할 수 있다. 입력 버퍼(146)는 반도체 메모리 장치(100)로 일력되는 데이터(DIN)를 버퍼링하며, 출력 버퍼(147)는 반도체 메모리 장치(100)로부터 출력되는 데이터를 버퍼링한다.
로우 디코더(145)의 출력신호에 기초하여 메모리 셀 어레이(150)의 일부의 메모리 뱅크들이 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행할 수 있다. 노말 동작은 액티브 동작, 라이트(write) 동작, 리드(read) 동작 및 프리차지(precharge) 동작을 포함할 수 있다.
반도체 메모리 장치(100)의 메모리 셀 어레이(150)가 제 1 메모리 뱅크 그룹 및 제 2 메모리 뱅크 그룹을 포함한 경우, 상기 제 1 메모리 뱅크 그룹이 리프레쉬를 수행하는 동안, 상기 제 2 메모리 뱅크 그룹은 노말(normal) 동작을 수행할 수 있다.
도 1에 도시된 반도체 메모리 장치(100)는 디램(dynamic random access memory; DRAM), 및 에스램(static random access memory; SRAM)과 같은 휘발성 메모리 칩, 플래시메모리(flash memory), 상변화메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩, 또는 이들의 조합을 구비할 수 있다.
도 2는 도 1의 반도체 메모리 장치(100)에 포함된 리프레쉬 컨트롤러(116)를구성하는 리프레쉬 카운터(118)의 하나의 예를 나타내는 블록도이다.
도 2를 참조하면, 리프레쉬 카운터(118)는 메모리 셀 어레이(150)를 구성하는 메모리 뱅크들(BANK_0, BANK_1, …, BANK_n) 각각을 위한 리프레쉬 카운터들(RC1, RC2, RC3)을 포함할 수 있다. BANK_0를 위한 리프레쉬 카운터(RC1)는 셀프 리프레쉬 커맨드(CMD_SR)에 기초하여 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 및 셀프 리프레쉬 어드레스(ADDR_SR_0)를 발생한다. BANK_1를 위한 리프레쉬 카운터(RC2)는 셀프 리프레쉬 커맨드(CMD_SR)에 기초하여 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 및 셀프 리프레쉬 어드레스(ADDR_SR_1)를 발생한다. BANK_n을 위한 리프레쉬 카운터(RC3)는 셀프 리프레쉬 커맨드(CMD_SR)에 기초하여 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 및 셀프 리프레쉬 어드레스(ADDR_SR_n)를 발생한다.
도 3은 도 1의 반도체 메모리 장치(100)에 포함된 뱅크 선택회로(120)의 하나의 예를 나타내는 블록도이다.
도 3을 참조하면, 뱅크 선택회로(120)는 메모리 셀 어레이(150)를 구성하는 메모리 뱅크들(BANK_0, BANK_1, …, BANK_n) 각각을 위한 레지스터들(122, 124, 126)을 포함할 수 있다. BANK_0를 위한 레지스터(122)는 모드 레지스터 신호(MRS)에 기초하여 선택 신호(SEL)의 제 1 비트(SEL_0)를 발생한다. BANK_1를 위한 레지스터(124)는 모드 레지스터 신호(MRS)에 기초하여 선택 신호(SEL)의 제 2 비트(SEL_1)를 발생한다. BANK_n을 위한 레지스터(126)는 모드 레지스터 신호(MRS)에 기초하여 선택 신호(SEL)의 제 n 비트(SEL_n)를 발생한다.
도 4는 도 1의 반도체 메모리 장치에 포함된 멀티플렉서 회로(130)의 하나의 예를 나타내는 블록도이다.
도 4를 참조하면, 멀티플렉서 회로(130)는 메모리 셀 어레이(150)를 구성하는 메모리 뱅크들(BANK_0, BANK_1, …, BANK_n) 각각을 위한 멀티플렉서들(132, 134, 136)을 포함할 수 있다. BANK_0를 위한 멀티플렉서(132)는 선택신호(SEL)의 제 1 비트의 값에 응답하여, 액티브 커맨드(ACTCMD)와 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 중에서 하나를 선택하고, 선택된 커맨드에 기초하여 로우 액티브 신호(P_ACT_0))를 발생하고, 외부 어드레스(ADDR)와 셀프 리프레쉬 어드레스(ADDR_SR) 중에서 하나를 선택하여 로우 어드레스의 제 1 비트(RADD_0)를 발생한다. BANK_1를 위한 멀티플렉서(134)는 선택신호(SEL)의 제 2 비트의 값에 응답하여, 액티브 커맨드(ACTCMD)와 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 중에서 하나를 선택하고, 선택된 커맨드에 기초하여 로우 액티브 신호(P_ACT_1))를 발생하고, 외부 어드레스(ADDR)와 셀프 리프레쉬 어드레스(ADDR_SR) 중에서 하나를 선택하여 로우 어드레스의 제 2 비트(RADD_1)를 발생한다. BANK_n을 위한 멀티플렉서(136)는 선택신호(SEL)의 제 n 비트의 값에 응답하여, 액티브 커맨드(ACTCMD)와 셀프 리프레쉬 액티브 커맨드(ACTCMD_SR) 중에서 하나를 선택하고, 선택된 커맨드에 기초하여 로우 액티브 신호(P_ACT_n))를 발생하고, 외부 어드레스(ADDR)와 셀프 리프레쉬 어드레스(ADDR_SR) 중에서 하나를 선택하여 로우 어드레스의 제 n 비트(RADD_n)를 발생한다.
도 5 내지 도 8은 도 3에 도시된 뱅크 선택회로(120)의 레지스터들에 저장된 모드 레지스터 신호(MRS)가 가질 수 있는 값들의 예를 도시한 표들이다.
도 5를 참조하면, 제 1 레지스터(REG0)에는 모드 레지스터 신호의 제 1 비트(MRS_B0)가 저장되고, 제 2 레지스터(REG1)에는 모드 레지스터 신호의 제 2 비트(MRS_B1)가 저장되고, 제 3 레지스터(REG2)에는 모드 레지스터 신호의 제 3 비트(MRS_B2)가 저장되고, 제 4 레지스터(REG3)에는 모드 레지스터 신호의 제 4 비트(MRS_B3)가 저장되고, 제 5 레지스터(REG4)에는 모드 레지스터 신호의 제 5 비트(MRS_B4)가 저장되고, 제 6 레지스터(REG5)에는 모드 레지스터 신호의 제 6 비트(MRS_B5)가 저장되고, 제 7 레지스터(REG6)에는 모드 레지스터 신호의 제 7 비트(MRS_B6)가 저장되고, 제 8 레지스터(REG7)에는 모드 레지스터 신호의 제 8 비트(MRS_B7)가 저장된다.
도 5의 표(120a)에서, 모드 레지스터 신호의 모든 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3, MRS_B4, MRS_B5, MRS_B6, MRS_B7)이 로직 "0"의 값을 갖는다.
도 6의 표(120b)에서, 모드 레지스터 신호의 모든 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3, MRS_B4, MRS_B5, MRS_B6, MRS_B7)이 로직 "1"의 값을 갖는다.
도 7의 표(120c)에서, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)은 로직 "0"의 값을 갖고, 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)은 로직 "1"의 값을 갖는다.
도 8의 표(120d)에서, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)은 로직 "1"의 값을 갖고, 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)은 로직 "0"의 값을 갖는다.
도 1의 반도체 메모리 장치(100)는 모드 레지스터 신호의 비트들이 로직"0"의 값을 가질 때, 메모리 셀 어레이(150)를 구성하는 메모리 뱅크들이 리프레쉬 동작을 수행할 수 있으며, 모드 레지스터 신호의 비트들이 로직"1"의 값을 가질 때, 메모리 셀 어레이(150)를 구성하는 메모리 뱅크들이 노말(normal) 동작을 수행할 수 있다. 노말 동작은 액티브 동작, 라이트(write) 동작, 리드(read) 동작 및 프리차지(precharge) 동작을 포함할 수 있다.
표 5(120a)에 도시된 바와 같이, 모드 레지스터 신호의 모든 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3, MRS_B4, MRS_B5, MRS_B6, MRS_B7)이 로직 "0"의 값을 가지면, 메모리 셀 어레이(150)를 구성하는 모든 메모리 뱅크들이 리프레쉬 동작을 수행할 수 있다. 표 6(120b)에 도시된 바와 같이, 모드 레지스터 신호의 모든 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3, MRS_B4, MRS_B5, MRS_B6, MRS_B7)이 로직 "1"의 값을 가지면, 메모리 셀 어레이(150)를 구성하는 모든 메모리 뱅크들이 노말(normal) 동작을 수행할 수 있다.
표 7(120c)에 도시된 바와 같이, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)은 로직 "0"의 값을 갖고, 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)은 로직 "1"의 값을 가질 때, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)에 기초하여 동작하는 메모리 뱅크들은 리프레쉬 동작을 수행하고, 모드 레지스터 신호의 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)에 기초하여 동작하는 메모리 뱅크들은 노말 동작을 수행할 수 있다.
표 8(120d)에 도시된 바와 같이, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)은 로직 "1"의 값을 갖고, 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)은 로직 "0"의 값을 가질 때, 모드 레지스터 신호의 제 1 내지 제 4 비트들(MRS_B0, MRS_B1, MRS_B2, MRS_B3)에 기초하여 동작하는 메모리 뱅크들은 노말 동작을 수행하고, 모드 레지스터 신호의 제 5 내지 제 8 비트들(MRS_B4, MRS_B5, MRS_B6, MRS_B7)에 기초하여 동작하는 메모리 뱅크들은 리프레쉬 동작을 수행할 수 있다.
뱅크 선택 회로(120)에 의해 발생되는 선택 신호(SEL)는 모드 레지스터 신호(MRS)에 기초하여 발생된다. 따라서, 본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이의 일부 메모리 뱅크들이 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행할 수 있다.
도 9는 노말(normal) 동작을 수행하는 메모리 뱅크들과 셀프 리프레쉬 동작을 수행하는 메모리 뱅크들로 구성된 메모리 셀 어레이를 나타내는 도면이다.
도 9를 참조하면, 반도체 메모리 장치는 메모리 셀 어레이의 메모리 뱅크들(BANK_0 ~ BANK_3)이 노말(normal) 동작을 수행하는 동안, 메모리 뱅크들(BANK_4 ~ BANK_7)은 리프레쉬를 수행할 수 있다. 또한, 메모리 셀 어레이의 메모리 뱅크들(BANK_0 ~ BANK_3)이 리프레쉬를 수행하는 동안, 메모리 뱅크들(BANK_4 ~ BANK_7)은 노말(normal) 동작을 수행한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 뱅크들 중 1/2이 리프레쉬를 수행하는 동안, 상기 메모리 뱅크들 중 나머지 1/2은 노말(normal) 동작을 수행할 수 있다.
셀프 리프레쉬 커맨드(도 1의 CMD_SR)는 메모리 뱅크별 셀프 리프레쉬 진입(ENTRY) 시점 및 셀프 리프레쉬 탈출(EXIT) 시점에 대한 정보를 가질 수 있다.
반도체 메모리 장치(100)의 데이터 유지 시간(TREF)은 메모리 뱅크들(BANK_0 ~ BANK_3)이 리프레쉬를 수행하는 데 필요한 시간과 메모리 뱅크들(BANK_4 ~ BANK_7)이 노말(normal) 동작을 수행하는 데 필요한 시간을 합한 시간일 수 있다. 반도체 메모리 장치(100)의 데이터 유지 시간(TREF)은 상기 제 1 메모리 뱅크 그룹이 제 1 메모리 뱅크 그룹 내에 포함된 모든 메모리 셀에 대해 리프레쉬를 1회 수행하는 데 필요한 시간보다 클 수 있다.
도 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 도면이다.
도 10을 참조하면, 메모리 시스템(30)은 마더보드(31), 칩셋(또는 컨트롤러)(40), 슬롯들(35_1, 35_2), 메모리 모듈들(50, 60), 전송선들(33, 34)을 포함할 수 있다. 버스들(37, 39)은 칩셋(40)을 슬롯들(35_1, 35_2)에 연결한다. 터미널(terminal) 저항(Rtm)은 마더보드(31)의 PCB 위에 있는 버스들(37, 39) 각각을 종단(terminate)할 수 있다.
도 10에는 편의상 2 개의 슬롯들(35_1, 35_2)과 2 개의 메모리 모듈들(50, 60)을 도시하였지만, 메모리 시스템(30)은 임의의 개수의 슬롯들과 메모리 모듈들을 포함할 수 있다.
칩셋(40)은 마더보드(31)의 PCB 상에 장착될 수 있으며, 메모리 시스템(30)의 동작을 제어할 수 있다. 칩셋(40)은 커넥터들(connectors)(41_1, 41_2)과 컨버터들(43_1, 43_2)를 포함할 수 있다.
컨버터(43_1)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41-1)을 통해 전송선(33)에 출력한다. 컨버터(43_1)은 전송선(33)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다.
컨버터(43_2)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41-2)을 통해 전송선(34)에 출력한다. 컨버터(43_2)은 전송선(34)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다. 메모리 시스템(30)에 포함된 전송선들(33, 34)은 복수의 광 섬유(optical fiber)일 수 있다.
메모리 모듈(50)은 복수의 메모리 장치들(55_1 ~ 55_n), 제 1 커넥터(57), 제 2 커넥터(51) 및 컨버터들(53)을 포함할 수 있다. 메모리 모듈(60)은 복수의 메모리 장치들(65_1 ~ 65_n), 제 1 커넥터(57'), 제 2 커넥터(51') 및 컨버터들(53')을 포함할 수 있다.
제 1 커넥터(57)는 칩 셋으로부터 수신한 저속 신호를 메모리 장치들에 전달하고, 제 2 커넥터(51)는 고속 신호를 전송하기 위한 전송선(33)에 연결될 수 있다.
컨버터(53)는 제 2 커넥터(51)를 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 복수의 메모리 장치들(55_1 ~ 55_n)에 출력한다. 또한, 컨버터(53)는 복수의 메모리 장치들(55_1 ~ 55_n)로부터 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 제 2 커넥터(51)에 출력한다.
도 10에 포함된 복수의 메모리 장치들(55_1 ~ 55_n, 65_1 ~ 65_n)은 상기 본 발명의 실시예들에 따른 반도체 메모리 장치들을 포함할 수 있다. 따라서, 복수의 메모리 장치들(55_1 ~ 55_9)은 본 발명의 실시예들에 따른 리프레쉬 회로를 포함할 수 있다. 복수의 메모리 장치들(55_1 ~ 55_n, 65_1 ~ 65_n)은 디램(dynamic random access memory; DRAM), 및 에스램(static random access memory; SRAM)과 같은 휘발성 메모리 칩, 플래시메모리(flash memory), 상변화메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩, 또는 이들의 조합을 구비할 수 있다.
도 11은 본 발명의 실시예에 따른 반도체 메모리 장치(100)를 포함하는 적층 반도체 장치(250)의 하나를 나타내는 간략화된 투시도이다.
도 11을 참조하면, 적층 반도체 장치(250)는 관통 전극(Through-Silicon Via)(256)에 의해 전기적으로 연결된 인터페이스 칩(251) 및 메모리 칩들(252, 253, 254, 255)을 포함한다. 도 11에는 두 개의 행으로 배치된 관통 전극(256)이 도시되어 있지만, 적층 반도체 장치(250)는 임의의 개수의 관통 전극들을 가질 수 있다.
적층 반도체 장치(250)에 포함된 메모리 칩들(252, 253, 254, 255)은 상기 실시예들에 따른 리프레쉬 회로를 포함할 수 있다. 인터페이스 칩(251)은 메모리 칩들(252, 253, 254, 255)과 외부 장치 사이에서 인터페이스를 수행한다.
도 12는 본 발명의 실시예에 따른 반도체 메모리 장치(100)를 포함하는 메모리 시스템(260)의 다른 하나의 예를 나타내는 블록도이다.
도 12를 참조하면, 메모리 시스템(260)은 메모리 컨트롤러(261) 및 반도체 메모리 장치(262)를 포함한다.
메모리 컨트롤러(261)는 어드레스 신호(ADD) 및 커맨드(CMD)를 발생시키고 버스들을 통해서 반도체 메모리 장치(262)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(261)에서 반도체 메모리 장치(262)로 전송되거나, 버스를 통해서 반도체 메모리 장치(262)에서 메모리 컨트롤러(261)로 전송된다.
반도체 메모리 장치(262)는 본 발명의 실시 예들에 따른 리프레쉬 회로를 포함할 수 있다.
도 13은 본 발명의 실시예에 따른 반도체 메모리 장치(100)를 포함하는 전자 시스템(300)의 하나의 예를 나타내는 블록도이다.
도 13을 참조하면, 본 발명의 실시 예에 따른 전자시스템(300)은 제어기(310), 입출력 장치(320), 기억 장치(330), 인터페이스(340), 및 버스(350)를 구비할 수 있다. 기억 장치(330)는 본 발명의 실시 예들에 따른 리프레쉬 회로를 포함하는 반도체 메모리 장치일 수 있다. 버스(350)는 제어기(310), 입출력 장치(320), 기억 장치(330), 및 인터페이스(340) 상호 간에 데이터들이 이동하는 통로를 제공하는 역할을 할 수 있다.
제어기(310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력 장치(320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억 장치(330)는 데이터 및/또는 제어기(310)에 의해 실행되는 명령어 등을 저장하는 역할을 할 수 있다.
기억 장치(330)는 디램(dynamic random access memory; DRAM), 및 에스램(static random access memory; SRAM)과 같은 휘발성 메모리 칩, 플래시 메모리(flash memory), 상변화 메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩, 또는 이들의 조합을 구비할 수 있다. 기억 장치(3030)는 본 발명의 실시 예들에 따른 레이턴시 제어 회로를 포함하는 반도체 메모리 장치일 수 있다.
인터페이스(340)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 역할을 할 수 있다. 인터페이스(340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있고 유선 또는 무선으로 데이터를 송수신할 수 있다. 또한, 인터페이스(340)는 광섬유(optical fiber)를 포함할 수 있으며, 광섬유를 통해 데이터를 송수신할 수 있다. 전자 시스템(3000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
전자 시스템(300)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(300)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
도 14는 본 발명의 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 나타내는 흐름도이다.
도 14를 참조하면, 반도체 메모리 장치의 리프레쉬 제어 방법은 다음의 동작들을 포함할 수 있다.
1)리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생한다(S1).
2)셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생한다(S2).
3)상기 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택한다(S3).
4)상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생한다(S4).
5)외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생한다(S5).
6)상기 로우 액티브 신호와 상기 로우 어드레스에 기초하여 메모리 셀 어레이의 제1 메모리 뱅크 그룹에 대해 리프레쉬를 수행하는 동안, 상기 메모리 셀 어레이의 나머지 메모리 뱅크 그룹은 노말(normal) 동작을 수행한다(S6).
본 발명은 반도체 장치, 특히 반도체 메모리 장치 및 이를 포함하는 메모리 모듈 및 메모리 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 반도체 메모리 장치
110: 커맨드 디코더
112: 모드 레지스터
114: 오실레이터
116: 리프레쉬 컨트롤러
118: 리프레쉬 카운터
120: 뱅크 선택 회로
130: 멀티플렉서 회로
142: 칼럼 어드레스 버퍼
143: 칼럼 디코더
145: 로우 디코더
146: 입력 버퍼
147: 출력 버퍼
150: 메모리 셀 어레이
200: 메모리 모듈
250: 적층 반도체 장치
260: 메모리 시스템
300: 전자 시스템

Claims (10)

  1. 리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생하는 뱅크 선택 회로;
    셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생하는 리프레쉬 컨트롤러; 및
    선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하고, 상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하고, 외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생하는 멀티플렉서를 복수 개 갖는 멀티플렉서 회로를 포함하는 반도체 메모리 장치의 리프레쉬 회로.
  2. 제 1 항에 있어서, 상기 뱅크 선택 회로는
    상기 모드 레지스터 신호의 비트들을 저장하기 위한 레지스터들을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  3. 제 1 항에 있어서,
    상기 반도체 메모리 장치의 메모리 뱅크들 각각은 상기 멀티플렉서 회로의 멀티플렉서들 각각에 의해 발생되는 상기 로우 액티브 신호 및 상기 로우 어드레스에 기초하여 활성화되는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  4. 제 3 항에 있어서,
    상기 반도체 메모리 장치의 상기 메모리 뱅크들의 일부가 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  5. 제 4 항에 있어서,
    상기 노말 동작은 액티브 동작, 라이트(write) 동작, 리드(read) 동작 및 프리차지(precharge) 동작을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  6. 제 3 항에 있어서,
    상기 반도체 메모리 장치가 제 1 메모리 뱅크 그룹 및 상기 제 2 메모리 뱅크 그룹을 포함한 경우, 상기 제 1 메모리 뱅크 그룹이 리프레쉬를 수행하는 동안, 상기 제 2 메모리 뱅크 그룹은 노말(normal) 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  7. 제 3 항에 있어서,
    상기 반도체 메모리 장치의 데이터 유지 시간(TREF)은 상기 제 1 메모리 뱅크 그룹이 제 1 메모리 뱅크 그룹 내에 포함된 모든 메모리 셀에 대해 리프레쉬를 1회 수행하는 데 필요한 시간보다 큰 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  8. 제 3 항에 있어서,
    상기 선택신호의 비트들 중 제 1 로직 상태를 갖는 비트에 대응하는 메모리 뱅크는 리프레쉬를 수행하고, 제 2 로직 상태를 갖는 비트에 대응하는 메모리 뱅크는 노말 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  9. 복수의 메모리 뱅크를 포함하는 메모리 셀 어레이;
    리프레쉬를 수행할 메모리 뱅크의 정보를 갖는 모드 레지스터 신호에 기초하여 선택 신호를 발생하는 뱅크 선택 회로;
    셀프 리프레쉬 커맨드 및 발진 신호에 기초하여 셀프 리프레쉬 액티브 커맨드 및 셀프 리프레쉬 어드레스를 발생하는 리프레쉬 컨트롤러;
    상기 선택신호의 비트들의 값에 응답하여, 액티브 커맨드와 상기 셀프 리프레쉬 액티브 커맨드 중에서 하나를 선택하고, 상기 선택된 커맨드에 기초하여 로우 액티브 신호를 발생하고, 외부 어드레스와 상기 셀프 리프레쉬 어드레스 중에서 하나를 선택하여 로우 어드레스를 발생하는 멀티플렉서 회로;
    상기 로우 액티브 신호와 상기 로우 어드레스를 디코딩하는 로우 디코더;
    상기 외부 어드레스에 기초하여 칼럼 어드레스를 발생하는 칼럼 어드레스 버퍼; 및
    상기 칼럼 어드레스를 디코딩하는 칼럼 디코더를 포함하고,
    상기 로우 디코더의 출력신호에 기초하여 상기 메모리 셀 어레이의 일부의 메모리 뱅크들이 리프레쉬를 수행하는 동안, 나머지 메모리 뱅크들은 노말(normal) 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서, 상기 반도체 메모리 장치는
    관통전극(TSV: Through-Silicon-Via)을 통해 데이터와 제어신호들을 송수신하는 복수의 칩들이 적층된 적층 메모리 장치인 것을 특징으로 하는 반도체 메모리 장치.
KR1020120011906A 2012-02-06 2012-02-06 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법 KR20130090633A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120011906A KR20130090633A (ko) 2012-02-06 2012-02-06 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
US13/749,687 US8988962B2 (en) 2012-02-06 2013-01-25 Refresh circuit of a semiconductor memory device and refresh control method of the semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011906A KR20130090633A (ko) 2012-02-06 2012-02-06 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법

Publications (1)

Publication Number Publication Date
KR20130090633A true KR20130090633A (ko) 2013-08-14

Family

ID=48902772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011906A KR20130090633A (ko) 2012-02-06 2012-02-06 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법

Country Status (2)

Country Link
US (1) US8988962B2 (ko)
KR (1) KR20130090633A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141242A (ko) * 2014-06-09 2015-12-18 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150113364A (ko) * 2014-03-28 2015-10-08 에스케이하이닉스 주식회사 반도체 메모리 및 그의 동작방법
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR102159119B1 (ko) * 2014-05-21 2020-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170059616A (ko) * 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9824737B2 (en) * 2015-12-22 2017-11-21 Intel Corporation Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh
EP4002471A1 (en) * 2020-11-12 2022-05-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Hybrid resistive memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627791A (en) 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
KR100355226B1 (ko) 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
KR100858881B1 (ko) 2007-03-02 2008-09-17 주식회사 하이닉스반도체 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141242A (ko) * 2014-06-09 2015-12-18 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법

Also Published As

Publication number Publication date
US8988962B2 (en) 2015-03-24
US20130201777A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR20130090633A (ko) 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
US9087554B1 (en) Memory device, method for performing refresh operation of the memory device, and system including the same
US9711487B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
US20200125257A1 (en) Synchronous dynamic random access memory (sdram) device, memory controller therefor, and method of operating same
US20180053545A1 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
EP3084767B1 (en) Techniques for accessing a dynamic random access memory array
KR102453542B1 (ko) 스킵 연산 모드를 지원하는 메모리 장치 및 그 동작 방법
US10489061B2 (en) Shift read command for performing rank-to-rank transfers in semiconductor memory devices
KR102023487B1 (ko) 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20140189215A1 (en) Memory modules and memory systems
KR20130117198A (ko) 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9076548B1 (en) Semiconductor memory device including refresh control circuit and method of refreshing the same
US9891856B2 (en) Memory address remapping system, device and method of performing address remapping operation
KR20130039505A (ko) 랜덤 코드 발생기를 포함하는 어드레스 변환 회로 및 이를 포함하는 반도체 메모리 장치
US9396771B2 (en) Memory device for performing multi-core access to bank groups
KR20170055786A (ko) 데이터 기입 및 독출 레이턴시를 제어하는 레이턴시 제어 회로를 갖는 메모리 장치
US20220292033A1 (en) Memory device with internal processing interface
CN111613261A (zh) 用于交叉点型存储器单元的双极解码器
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US20190042095A1 (en) Memory module designed to conform to a first memory chip specification having memory chips designed to conform to a second memory chip specification
US9076510B2 (en) Power mixing circuit and semiconductor memory device including the same
US8750068B2 (en) Memory system and refresh control method thereof
US9281033B2 (en) Semiconductor devices and semiconductor systems including the same
US10522209B2 (en) Non-binary rank multiplication of memory module
US20210208816A1 (en) Processing-in-memory(pim) device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid