KR20130087853A - 파워 컨트롤 시스템 및 그 동작 방법 - Google Patents

파워 컨트롤 시스템 및 그 동작 방법 Download PDF

Info

Publication number
KR20130087853A
KR20130087853A KR1020120009071A KR20120009071A KR20130087853A KR 20130087853 A KR20130087853 A KR 20130087853A KR 1020120009071 A KR1020120009071 A KR 1020120009071A KR 20120009071 A KR20120009071 A KR 20120009071A KR 20130087853 A KR20130087853 A KR 20130087853A
Authority
KR
South Korea
Prior art keywords
power
power mode
host device
storage device
core
Prior art date
Application number
KR1020120009071A
Other languages
English (en)
Inventor
주재현
정효진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120009071A priority Critical patent/KR20130087853A/ko
Priority to US13/597,467 priority patent/US20130198544A1/en
Publication of KR20130087853A publication Critical patent/KR20130087853A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

파워 컨트롤 시스템이 제공된다. 파워 컨트롤 시스템은, 저장 장치, 단위 시간당 제1 파워를 소모하는 제1 파워 모드와, 단위 시간당 제1 파워보다 작은 제2 파워를 소모하는 제2 파워 모드 중 어느 하나의 파워 모드로 동작하고, 저장 장치에 인터페이싱(interfacing)하는 호스트 장치, 및 호스트 장치의 파워 모드에 따라 저장 장치의 파워 모드를 설정하는 파워 모드 선택부를 포함하되, 저장 장치의 파워 모드는, 단위 시간당 제3 파워를 소모하는 제3 파워 모드와, 단위 시간당 제3 파워보다 작은 제4 파워를 소모하는 제4 파워 모드를 포함하고, 파워 모드 선택부는, 호스트 장치를 구동하는 시스템 전원이 내부 전원으로부터 인가되고 호스트 장치가 제2 파워 모드로 동작하면, 저장 장치의 파워 모드를 제3 파워 모드에서 제4 파워 모드로 변경한다.

Description

파워 컨트롤 시스템 및 그 동작 방법{Power control system and method for operating the same}
본 발명은 파워 컨트롤 시스템 및 그 동작 방법에 관한 것이다.
전자 기기가 사용자 요구에 맞춰 고집적화됨에 따라, 전자 기기를 구동하는데 소모되는 파워(power)의 양이 종래에 비해 급속하게 증가하고 있다. 하지만 이에 반해, 전자 기기에 부착되는 내부 전원(예를 들어, 베터리등)의 용량은 이러한 전자 기기의 구동 파워 증가에 맞춰 그 용량이 급속하게 증가되지는 못하는 실정이다.
따라서, 전자 기기를 구동하는데 소모되는 파워의 양을 저감시키기 위한 연구들이 활발히 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 전자 기기를 구동하는데 소모되는 파워의 양을 저감시킬 수 있는 파워 컨트롤 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 전자 기기를 구동하는데 소모되는 파워의 양을 저감시킬 수 있는 파워 컨트롤 시스템의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 파워 컨트롤 시스템은, 저장 장치, 단위 시간당 제1 파워를 소모하는 제1 파워 모드와, 단위 시간당 제1 파워보다 작은 제2 파워를 소모하는 제2 파워 모드 중 어느 하나의 파워 모드로 동작하고, 저장 장치에 인터페이싱(interfacing)하는 호스트 장치, 및 호스트 장치의 파워 모드에 따라 저장 장치의 파워 모드를 설정하는 파워 모드 선택부를 포함하되, 저장 장치의 파워 모드는, 단위 시간당 제3 파워를 소모하는 제3 파워 모드와, 단위 시간당 제3 파워보다 작은 제4 파워를 소모하는 제4 파워 모드를 포함하고, 파워 모드 선택부는, 호스트 장치를 구동하는 시스템 전원이 내부 전원으로부터 인가되고 호스트 장치가 제2 파워 모드로 동작하면, 저장 장치의 파워 모드를 제3 파워 모드에서 제4 파워 모드로 변경한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 파워 컨트롤 시스템은, 제1 및 제2 저장 장치, 연산 처리를 수행하는 제1 연산 처리부를 포함하며 제1 저장 장치에 인터페이싱(interfacing)하는 제1 호스트 장치, 연산 처리를 수행하는 제2 연산 처리부를 포함하며 제2 저장 장치에 인터페이싱하는 제2 호스트 장치를 포함하되, 제1 및 제2 저장 장치는, 각각 단위 시간당 제1 파워를 소모하는 제1 파워 모드와, 단위 시간당 제1 파워보다 작은 제2 파워를 소모하는 제2 파워 모드 중 어느 하나의 파워 모드로 동작하고, 제1 및 제2 연산 처리부는, 각각 단위 시간당 제1 연산량을 처리하는 제1 코어와, 단위 시간당 제1 연산량보다 작은 제2 연산량을 처리하는 제2 코어를 포함하고, 제2 호스트 장치를 구동하는 시스템 전원은 제2 호스트 장치에 장착된 베터리로부터 인가되고, 제1 호스트 장치의 제1 코어는 사용(active) 상태이고, 제2 호스트 장치의 제1 코어는 유휴(idle) 상태이고, 제2 호스트 장치의 제2 코어는 사용 상태이고, 제1 저장 장치는 제1 파워 모드로 동작하고, 제2 저장 장치는 상기 제2 파워 모드로 동작한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 파워 컨트롤 시스템은, 단위 시간당 제1 연산량을 처리하는 제1 코어와, 단위 시간당 제1 연산량보다 작은 제2 연산량을 처리하는 제2 코어를 포함하는 호스트 장치와, 위상고정루프를 포함하는 저장 장치를 제공하고, 호스트 장치를 구동하는 시스템 전원은 호스트 장치에 장착된 베터리로부터 인가되고 호스트 장치의 제1 코어가 유휴(idle) 상태이고 제2 코어가 동작(active) 상태이면, 저장 장치의 위상고정루프를 디스에이블(disable)시키는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 파워 컨트롤 시스템의 개념 블록도이다.
도 2는 본 발명의 일 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다.
도 4 내지 도 7은 본 발명의 또 다른 실시예들에 따른 파워 컨트롤 시스템의 상세 블록도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 파워 컨트롤 시스템의 개념 블록도이다.
본 실시예에서 사용되는 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다.
도 1을 참조하면, 파워 컨트롤 시스템은 호스트 장치(100), 파워 모드 선택부(110), 및 저장 장치(200)를 포함한다.
호스트 장치(100)는, 단위 시간당 제1 파워를 소모하는 하이 파워 모드(HIGH POWER MODE)와, 단위 시간당 제1 파워보다 작은 제2 파워를 소모하는 로우 파워 모드(LOW POWER MODE) 중 어느 하나의 모드로 동작할 수 있다. 그리고 호스트 장치(100)는 도시된 것과 같이 저장 장치(200)와 인터페이싱(interfacing)할 수 있다.
이러한 호스트 장치(100)는 예를 들어, 휴대 전화기, 양방향 라디오 커뮤니케이션 시스템, 일방향 페이저, 양방향 페이저, 개인용 커뮤니케이션 시스템, 휴대용 컴퓨터, 개인 정보 관리기, 오디오 및/또는 비디오 플레이어, 디지털 및/또는 비디오 카메라, 네비게이션 시스템, GPS 등일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
저장 장치(200)는, 호스트 장치(100)와 유사하게 단위 시간당 제3 파워를 소모하는 하이 파워 모드(HIGH POWER MODE)와, 단위 시간당 제3 파워보다 작은 제4 파워를 소모하는 로우 파워 모드(LOW POWER MODE) 중 어느 하나의 모드로 동작할 수 있다.
이러한 저장 장치(200)는 예를 들어, 반도체 디스크 장치(SSD) 등의 비휘발성 메모리 장치(non-volatile memory decvice) 또는 하드 디스크 장치 등일 수 있으나, 본 발명이 역시 이에 제한되는 것은 아니다.
파워 모드 선택부(110)는 호스트 장치(100)의 파워 모드에 따라 저장 장치(200)의 파워 모드를 설정할 수 있다. 구체적으로, 본 실시예에 따른 파워 모드 선택부(110)는 호스트 장치(100)의 파워 모드와 동일한 파워 모드로 저장 장치(200)가 동작하도록 저장 장치(200)의 동작 파워 모드를 설정할 수 있다. 더욱 구체적으로, 파워 모드 선택부(110)는 호스트 장치(100)가 하이 파워 모드로 동작하면 저장 장치(200)가 동일하게 하이 파워 모드로 동작하도록 설정하고, 호스트 장치(100)가 로우 파워 모드로 동작하면 저장 장치(200)가 동일하게 로우 파워 모드로 동작하도록 설정할 수 있다.
저장 장치(200)가 로우 파워 모드(로 동작하게 되면, 앞서 설명한 것과 같이 단위 시간당 저장 장치(200)가 소모하는 파워의 양이 줄어들게 된다. 그리고 이 때, 저장 장치(200)의 동작 속도 역시 저장 장치(200)가 하이 파워 모드로 동작하는 경우에 비해 느려질 수 있다.
구체적으로, 호스트 장치(100)로부터 인가된 코맨드(COMMAND)에 응답하여 저장 장치(200)로부터 입출력되는 단위 시간당 데이터(DATA) 양은, 저장 장치(200)가 하이 파워 모드로 동작하는 경우가 저장 장치(200)가 로우 파워 모드로 동작하는 경우에 비해 클 수 있다.
이러한 파워 모드 선택부(110)는 하드웨어로 구현될 수 있고 소프트웨어로도 구현될 수 있다. 즉, 본 실시예의 파워 모드 선택부(110)는 호스트 장치(100)의 파워 모드에 따라 저장 장치(200)의 파워 모드를 설정할 수 만 있다면, 그 구현 형태는 특별히 제한되지 않는다.
한편, 본 실시예의 파워 모드 선택부(110)는 예를 들어, 도시된 것과 같이 호스트 장치(100) 내에 포함되도록 구현될 수 있다. 구체적으로, 파워 모드 선택부(110)는 예를 들어, 호스트 장치(100)의 호스트 컨트롤러(미도시) 내에 구현될 수 있다.
하지만, 본 발명이 도시된 것에 제한되는 것은 아니며, 파워 모드 선택부(110)의 구현은 얼마든지 변형될 수 있다. 예를 들어, 파워 모드 선택부(110)는 호스트 장치(100) 및 저장 장치(200)와 독립되어 별도로 구현될 수도 있으며, 저장 장치(100)의 저장 장치 컨트롤러(미도시) 내에 구현될 수 도 있다. 즉, 도면들에 도시된 형태가 본 발명의 권리 범위를 제한하는 것은 아니다.
호스트 장치(100)가 로우 파워 모드로 동작하게 되면, 호스트 장치(100)의 단위 시간당 연산량이 작아지게 된다. 따라서, 저장 장치(200)에서 단위 시간당 호스트 장치(100)에 제공하는 데이터 양이 작아지더라도 호스트 장치(100)가 문제 없이 동작할 수 있다. 따라서, 호스트 장치(100)가 로우 파워 모드로 동작할 때, 저장 장치(200)도 같이 로우 파워 모드로 동작하게 하면, 전체 시스템(예를 들어, 호스트 장치(100)와 저장 장치(200)가 포함된 전자 기기)의 성능을 저하시키지 않으면서 저장 장치(200)에 의해 소모되는 파워의 양을 줄일 수 있게 된다.
이하, 도 2를 참조하여, 본 발명의 일 실시예에 따른 파워 컨트롤 시스템에 대해 보다 구체적으로 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다.
도 2를 참조하면, 호스트 장치(100)는 연산 처리를 수행하는 연산 처리부(120)를 포함할 수 있다. 그리고, 이러한 연산 처리부(120)는 단위 시간당 제1 연산량을 처리하는 메인 코어(MAIN CORE)(122)와, 단위 시간당 제1 연산량보다 작은 제2 연산량을 처리하는 서브 코어(SUB CORE)(124)를 포함할 수 있다.
메인 코어(122)는 서브 코어(124)에 비해 단위 시간당 처리하는 연산량이 크므로, 코어가 동작하는데 보다 많은 파워가 소모되게 된다. 따라서, 메인 코어(122)가 사용(ACTIVE) 중인 상태일 때, 호스트 장치(100)는 하이 파워 모드로 동작할 수 있다. 한편, 서브 코어(124)는 메인 코어(122)에 비해 단위 시간당 처리하는 연산량이 작으므로, 코어가 동작하는데 보다 작은 파워가 소모되게 된다. 따라서, 메인 코어(122)가 유휴(IDLE) 상태이고, 서브 코어(124)가 사용 중인 상태일 때, 즉 서브 코어(124)만 사용되는 상태일 때, 호스트 장치(100)는 로우 파워 모드로 동작할 수 있다.
이처럼 메인 코어(122)가 유휴(IDLE) 상태이고, 서브 코어(124)가 사용 중인 상태의 예로는, 호스트 장치(100)에서 저장 장치(200)에 저장된 음악 컨텐츠를 재생하는 것을 제외한 다른 연산을 수행하고 있지 않는 상태를 들 수 있다. 이 경우, 본 실시예의 파워 모드 선택부(110)는 전자 기기의 파워 소모를 줄이기 위하여 저장 장치(200)의 파워 모드를 로우 파워 모드로 변경하게 된다.
이렇게 저장 장치(200)의 파워 모드를 로우 파워 모드로 변경하는 것은 저장 장치(200)의 여러 설정을 다양하게 변경시킴으로써 구현할 수 있다. 그 일 예로는, 파워 모드 선택부(110)가 저장 장치(200)에 포함된 위상고정루프(PLL; Phase Locked Loop)(210)를 디스에이블(disable)시키는 것을 들 수 있다. 이렇게 저장 장치(200)의 위상고정루프(210)가 디스에이블되면, 저장 장치(200) 내의 파워 소모 중 큰 부분을 차지하는 위상고정루프(210)에서 소모되는 파워가 저감되기 때문에, 저장 장치(200)가 로우 파워 모드로 동작할 수 있으며, 저장 장치(200)의 대역폭(bandwidth)이 줄어들어 저장 장치(200)의 동작 속도가 늦어질 수 있다.
본 실시예에서는 이처럼 파워 모드 선택부(110)가 저장 장치(200)에 포함된 위상고정루프 (210)를 인에이블(enable) 또는 디스에이블시킬 수 있도록, 호스트 장치(100)와 저장 장치(200)가 이를 지원하는 인터페이스를 통해 직렬 인터페이싱(serial interfacing)될 수 있다. 구체적으로, 호스트 장치(100)와 저장 장치(200)는, 저장 장치(200)의 파워 모드(하이 파워 모드(PLL enable), 로우 파워 모드(PLL disable))를 지시하는 비트를 포함하는 프로토콜 기반의 직렬 인터페이스를 통해 서로 인터페이싱할 수 있다.
이상에서 설명한 내용을 표로 정리하면, 다음과 같이 <표1>로 정리할 수 있다.
MAIN CORE IDLE ACTIVE
SUB CORE ACTIVE ACTIVE/IDLE
MODE SELECTOR PLL DISABLE PLL ENABLE
(여기서, A/B는 A, B 모두 가능함을 의미)
즉, 호스트 장치(100)의 메인 코어(122)가 사용(ACTIVE) 상태인 동안, 파워 모드 선택부(110)는 저장 장치(200)의 위상고정루프(210)가 인에이블되도록 하여 저장 장치(200)가 하이 파워 모드로 동작되도록 설정한다. 그리고, 호스트 장치(100)의 메인 코어(122)가 유휴(IDLE) 상태가 되고, 서브 코어(124)가 사용(ACTIVE) 상태가 되면, 파워 모드 선택부(110)는 저장 장치(200)의 위상고정루프(210)가 디스에이블되도록 하여 저장 장치(200)가 로우 파워 모드로 동작되도록 설정한다.
한편, 호스트 장치(100)는 시스템 전원에 의해 동작될 수 있다. 이러한 시스템 전원은 외부(external)로부터 인가될 수도 있고, 내부(internal)로부터 인가될 수 있다. 여기서 호스트 장치(100)의 시스템 전원이 내부로부터 인가되는 것은 예를 들어, 시스템 전원이 호스트 장치(100)에 장착된 베터리(115)로부터 인가되는 상태를 의미할 수 있으며, 호스트 장치(100)의 시스템 전원이 외부로부터 인가되는 것은 예를 들어, 호스트 장치(100)가 외부 전원과 전기적으로 연결되어 호스트 장치(100)에 장착된 베터리(115)가 충전되는 상태를 의미할 수 있다.
여기서, 호스트 장치(100)의 시스템 전원이 내부로부터 인가되는 경우에는 베터리(115)의 용량에 한계가 있기 때문에, 호스트 장치(100)의 시스템 전원이 외부로부터 인가되는 경우에 비해 전자 기기의 전체 파워 소모를 줄여야할 필요성이 있다.
따라서, 본 실시예에 따른 파워 모드 선택부(110)는, 추가적으로 호스트 장치(100)를 구동하는 시스템 전원이 내부 전원으로부터(예를 들어, 호스트 장치(100)에 장착된 베터리(115)로 부터) 인가되는 경우에 한해, 저장 장치(200)의 파워 모드를 로우 파워 모드(PLL disable)로 설정할 수 있다. 이상의 내용을 표로 정리하면, 다음과 같이 <표2>로 정리될 수 있다.
MAIN CORE IDLE ACTIVE
SUB CORE ACTIVE ACTIVE/IDLE
VOLTAGE SOURCE INTERNAL INTERNAL/EXTERNAL
MODE SELECTOR PLL DISABLE PLL ENABLE
(여기서, A/B는 A, B 모두 가능함을 의미)
한편 비록, 도 2에서는 설명의 편의상 호스트 장치(100)와 저장 장치(200)를 서로 구분하여 도시하였으나, 본 발명의 몇몇 실시예에서 저장 장치(200)는 호스트 장치(100)에 임베디드(embeded)될 수 있다. 다시 말해, 본 발명의 몇몇 실시예에서 호스트 장치(100)와 저장 장치(200)는 물리적으로 하나의 시스템으로 통합되어 구현될 수 있다.
다음 도 3을 참조하여, 본 발명의 다른 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 3은 본 발명의 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다. 이하에서는, 앞서 설명한 실시예와 동일한 구성요소에 대한 중복된 설명은 생략하도록 하고, 그 차이점을 위주로 설명하도록 한다.
도 3을 참조하면, 호스트 장치(100)는 영상을 표시하는 표시부(130)를 더 포함할 수 있다. 이러한 표시부(130)는 표시부(130)의 상태가 온(ON) 상태이면 호스트 장치(100) 전체 파워 소모의 상당 부분을 차지할 수 있다. 따라서 이러한 표시부(130)가 오프(OFF) 상태인 경우, 호스트 장치(100)의 파워 소모가 상당 부분 줄어들어, 호스트 장치(100)가 로우 파워 모드로 동작할 수 있다.
따라서, 본 실시예에 따른 파워 모드 선택부(110)는 호스트 장치(100)의 표시부(130)가 오프 상태인 경우, 저장 장치(200)의 위상고정루프(210)를 디스에이블시켜 저장 장치(200)가 로우 파워 모드로 동작하도록 설정할 수 있다.
이처럼 메인 코어(122)가 유휴(IDLE) 상태이고, 서브 코어(124)가 사용 중인 상태에서, 표시부(130)가 오프 상태인 예로는, 호스트 장치(100)의 표시부(130)가 오프된 상태에서 저장 장치(200)에 저장된 음악 컨텐츠를 재생하는 것을 제외한 다른 연산을 수행하고 있지 않는 상태를 들 수 있다.
이러한 본 실시에에 따른 파워 모드 선택부(110)의 동작을 표로 정리하면, 다음과 같이 <표3>으로 정리될 수 있다.
MAIN CORE IDLE ACTIVE
SUB CORE ACTIVE ACTIVE/IDLE
VOLTAGE SOURCE INTERNAL INTERNAL/EXTERNAL
DISPLAY OFF ON/OFF
MODE SELECTOR PLL DISABLE PLL ENABLE
(여기서, A/B는 A, B 모두 가능함을 의미)
다음 도 4를 참조하여, 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 4는 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다. 이하에서도 앞서 설명한 실시예들과의 차이점을 위주로 설명하도록 한다.
도 4를 참조하면, 호스트 장치(100)는 연산 처리부(120)의 연산 처리에 이용되는 메모리부(140)를 더 포함할 수 있다. 본 발명의 몇몇 실시예에서, 이러한 메모리부(140)는 휘발성 메모리로 구성될 수 있다. 구체적으로, 메모리부(140)는 적어도 하나 이상의 DRAM(Dynamic Random Acess Memory)로 구성될 수 있다.
호스트 장치(100)가 메인 코어(122)가 사용(ACTIVE) 상태인 경우, 즉 호스트 장치(100)가 하이 파워 모드로 동작하는 경우, 메모리부(140)는 데이터가 입출력되는 동작(OPERATE) 모드로 작동될 수 있다. 반면, 호스트 장치(100)가 메인 코어(122)가 유휴(IDLE) 상태인 경우, 즉 호스트 장치(100)가 로우 파워 모드로 동작하는 경우, 메모리부(140)는 데이터가 입출력되지 않고 저장된 데이터를 유지시키는 리프레시(REFRESH) 모드로 작동될 수 있다.
따라서, 본 실시예에 따른 파워 모드 선택부(110)는 메모리부(140)가 리프레시 모드일 경우, 저장 장치(200)의 위상고정루프(210)를 디스에이블시켜 저장 장치(200)가 로우 파워 모드로 동작하도록 설정할 수 있다.
이러한 파워 모드 선택부(110)의 동작을 표로 정리하면, 다음과 같이 <표4>로 정리될 수 있다.
MAIN CORE IDLE ACTIVE
SUB CORE ACTIVE ACTIVE/IDLE
VOLTAGE SOURCE INTERNAL INTERNAL/EXTERNAL
DISPLAY OFF ON/OFF
MEMORY REFRESH OPERATE/REFRESH
MODE SELECTOR PLL DISABLE PLL ENABLE
(여기서, A/B는 A, B 모두 가능함을 의미)
다음 도 5를 참조하여, 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 5는 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다. 이하에서도 앞서 설명한 실시예들과의 차이점을 위주로 설명하도록 한다.
도 5를 참조하면, 호스트 장치(100)는 호스트 장치(100)와 직렬 인터페이싱하는 제1 소켓(150)을 더 포함할 수 있다. 그리고, 저장 장치(200)는 제1 소켓(150)과 체결 가능한 제2 소켓(220)을 더 포함할 수 있다. 본 실시예에서는, 저장 장치(200)의 제2 소켓(220)이 호스트 장치(100)의 제1 소켓(150)과 체결됨에 따라 호스트 장치(100)와 저장 장치(200)가 직렬 인터페이싱할 수 있다.
다시 말해, 본 실시예에 따른, 저장 장치(200)는 호스트 장치(100)에 임베디드(embeded)되지 않고, 호스트 장치(100)에 탈착이 가능하도록 구현될 수 있다. 이러한 저장 장치(100)의 예로 SD(Secure Digital) 카드 등을 들 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 실시예에 따른 파워 모드 선택부(110)의 동작은 앞서 설명한 실시예들과 동일한바 중복된 설명은 생략하도록 한다.
다음 도 6을 참조하여, 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 6은 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다. 이하에서도 앞서 설명한 실시예들과의 차이점을 위주로 설명하도록 한다.
도 6을 참조하면, 호스트 장치(100)는 저장 장치(200)에 포함된 위상고정루프(210)와 별도로 그 내부에 또 다른 위상고정루프(160)를 더 포함할 수 있다.
본 실시예에 따른 파워 모드 선택부(110)는 앞서 설명한 조건들에 따라, 호스트 장치(100)에 포함된 위상고정루프(160)와 저장 장치(200)에 포함된 위상고정루프(210)를 모두 인에이블시키거나, 모두 디스에이블시킬 수 있다. 어떠한 조건 하에서 파워 모드 선택부(110)가 위상고정루프(160, 210)를 인에이블 또는 디스에이블시키는 지는 앞서 충분히 설명한바, 여기서는 중복된 설명을 생략하도록 한다.
다음 도 7을 참조하여, 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템에 대해 설명한다.
도 7은 본 발명의 또 다른 실시예에 따른 파워 컨트롤 시스템의 상세 블록도이다.
도 7을 참조하면, 본 실시예에 따른 파워 컨트롤 시스템은 서로 구분되는 제1 및 제2 호스트 장치(100, 300)와, 서로 구분되는 제1 및 제2 저장 장치(200, 400)를 포함할 수 있다.
여기서, 제1 호스트 장치(100)는 도시된 것과 같이 제1 저장 장치(200)와 인터페이싱하고, 제2 호스트 장치(300)는 제2 저장 장치(400)와 인터페이싱할 수 있다.
먼저, 제1 호스트 장치(100)는 도시된 것과 같이 메인 코어(122)가 사용(ACTIVE) 상태인 하이 파워 모드로 동작한다. 따라서, 제1 파워 모드 선택부(110)는 제1 저장 장치(200)의 위상고정루프(210)를 인에이블시켜 제1 저장 장치(200)가 하이 파워 모드로 동작하도록 설정할 수 있다.
한편, 제2 호스트 장치(300)에 인가되는 시스템 전원은 제2 호스트 장치(300)에 장착된 베터리(315)로부터 인가되고, 제2 호스트 장치(300)의 메인 코어(322)가 유휴(IDLE) 상태이고, 서브 코어(324)가 사용(ACTIVE) 상태인 로우 파워 모드로 동작한다. 따라서, 제2 파워 모드 선택부(310)는 제2 저장 장치(400)의 위상고정루프(410)를 디스에이블시켜 제2 저장 장치(400)가 로우 파워 모드로 동작하도록 설정할 수 있다.
한편, 도 7에서는 제1 호스트 장치(100)와 제2 호스트 장치(300)의 메인 코어(122, 322) 및 서브 코어(124, 324) 상태 차이만 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 제1 호스트 장치(100)와 제2 호스트 장치(300)에 더 포함될 수 있는 표시부(도 4의 130) 및 메모리부(도 4의 140)의 상태에 따라서도, 제1 저장 장치(200)와 제2 저장 장치(400)의 파워 모드가 변경될 수 있다. 이에 대해서는 앞서 충분히 설명한바 중복된 자세한 설명은 생략하도록 한다.
이처럼 본 발명의 실시예들에 따른 파워 컨트롤 시스템에서는, 호스트 장치(100)의 파워 모드 변경에 대응하여 저장 장치(200)의 파워 모드가 즉각적으로 변경 설정될 수 있다. 따라서, 호스트 장치(100)와 저장 장치(200)로 구성되는 전자 기기를 구동하는데 필요한 파워의 양을 효과적으로 저감시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 호스트 장치 110: 파워 모드 선택부
120: 연산 처리부 130: 표시부
140: 메모리부 200: 저장 장치
210: 위상고정루프

Claims (10)

  1. 저장 장치;
    단위 시간당 제1 파워를 소모하는 제1 파워 모드와, 단위 시간당 상기 제1 파워보다 작은 제2 파워를 소모하는 제2 파워 모드 중 어느 하나의 파워 모드로 동작하고, 상기 저장 장치에 인터페이싱(interfacing)하는 호스트 장치; 및
    상기 호스트 장치의 파워 모드에 따라 상기 저장 장치의 파워 모드를 설정하는 파워 모드 선택부를 포함하되,
    상기 저장 장치의 파워 모드는, 단위 시간당 제3 파워를 소모하는 제3 파워 모드와, 단위 시간당 상기 제3 파워보다 작은 제4 파워를 소모하는 제4 파워 모드를 포함하고,
    상기 파워 모드 선택부는, 상기 호스트 장치를 구동하는 시스템 전원이 내부 전원으로부터 인가되고 상기 호스트 장치가 상기 제2 파워 모드로 동작하면, 상기 저장 장치의 파워 모드를 상기 제3 파워 모드에서 상기 제4 파워 모드로 변경하는 파워 컨트롤 시스템.
  2. 제 1항에 있어서,
    상기 호스트 장치는 연산 처리를 수행하는 연산 처리부를 포함하고,
    상기 연산 처리부는 단위 시간당 제1 연산량을 처리하는 제1 코어와, 단위 시간당 상기 제1 연산량보다 작은 제2 연산량을 처리하는 제2 코어를 포함하고,
    상기 제2 파워 모드에서, 상기 제1 코어는 유휴(idle) 상태이고, 상기 제2 코어는 사용(active) 상태인 파워 컨트롤 시스템.
  3. 제 2항에 있어서,
    상기 호스트 장치는 영상을 표시하는 표시부를 더 포함하고,
    상기 제2 파워 모드에서, 상기 표시부는 오프(off) 상태인 파워 컨트롤 시스템.
  4. 제 3항에 있어서,
    상기 호스트 장치는 상기 연산 처리부의 연산 처리에 이용되는 메모리부를 더 포함하고,
    상기 제2 파워 모드에서, 상기 메모리부는 리프레시(refresh) 모드인 파워 컨트롤 시스템.
  5. 제 1항에 있어서,
    상기 저장 장치는 상기 호스트 장치와 직렬 인터페이싱(serial interfacing)하고,
    상기 저장 장치는 상기 호스트 장치에 임베디드(embeded)되는 파워 컨트롤 시스템.
  6. 제 1항에 있어서,
    상기 저장 장치는 상기 호스트 장치와 직렬 인터페이싱(serial interfacing)하고,
    상기 호스트 장치는 제1 소켓을 포함하고,
    상기 저장 장치는 상기 제1 소켓과 체결 가능한 제2 소켓를 포함하고,
    상기 저장 장치는 상기 제1 및 제2 소켓을 통해 상기 호스트 장치에 탈착이 가능한 파워 컨트롤 시스템.
  7. 제 1항에 있어서,
    상기 저장 장치는 제1 위상고정루프(PLL; Phase Locked Loop)를 포함하고,
    상기 제1 위상고정루프는, 상기 저장 장치의 파워 모드가 상기 제3 파워 모드일 때 인에이블(enable)되고, 상기 저장 장치의 파워 모드가 상기 제4 파워 모드일 때 디스에이블(disable)되는 파워 컨트롤 시스템.
  8. 제 7항에 있어서,
    상기 호스트 장치는 제2 위상고정루프를 더 포함하고,
    상기 제2 위상고정루프는, 상기 저장 장치의 파워 모드가 상기 제3 파워 모드일 때 인에이블되고, 상기 저장 장치의 파워 모드가 상기 제4 파워 모드일 때 디스에이블되는 파워 컨트롤 시스템.
  9. 제1 및 제2 저장 장치;
    연산 처리를 수행하는 제1 연산 처리부를 포함하며 상기 제1 저장 장치에 인터페이싱(interfacing)하는 제1 호스트 장치; 및
    연산 처리를 수행하는 제2 연산 처리부를 포함하며 상기 제2 저장 장치에 인터페이싱하는 제2 호스트 장치를 포함하되,
    상기 제1 및 제2 저장 장치는, 각각 단위 시간당 제1 파워를 소모하는 제1 파워 모드와, 단위 시간당 상기 제1 파워보다 작은 제2 파워를 소모하는 제2 파워 모드 중 어느 하나의 파워 모드로 동작하고,
    상기 제1 및 제2 연산 처리부는, 각각 단위 시간당 제1 연산량을 처리하는 제1 코어와, 단위 시간당 상기 제1 연산량보다 작은 제2 연산량을 처리하는 제2 코어를 포함하고,
    상기 제2 호스트 장치를 구동하는 시스템 전원은 상기 제2 호스트 장치에 장착된 베터리로부터 인가되고,
    상기 제1 호스트 장치의 상기 제1 코어는 사용(active) 상태이고,
    상기 제2 호스트 장치의 상기 제1 코어는 유휴(idle) 상태이고, 상기 제2 호스트 장치의 상기 제2 코어는 사용 상태이고,
    상기 제1 저장 장치는 상기 제1 파워 모드로 동작하고, 상기 제2 저장 장치는 상기 제2 파워 모드로 동작하는 파워 컨트롤 시스템.
  10. 단위 시간당 제1 연산량을 처리하는 제1 코어와, 단위 시간당 상기 제1 연산량보다 작은 제2 연산량을 처리하는 제2 코어를 포함하는 호스트 장치와, 위상고정루프를 포함하는 저장 장치를 제공하고,
    상기 호스트 장치를 구동하는 시스템 전원은 상기 호스트 장치에 장착된 베터리로부터 인가되고 상기 호스트 장치의 상기 제1 코어가 유휴(idle) 상태이고 상기 제2 코어가 동작(active) 상태이면, 상기 저장 장치의 상기 위상고정루프를 디스에이블(disable)시키는 것을 포함하는 파워 컨트롤 시스템의 동작 방법.
KR1020120009071A 2012-01-30 2012-01-30 파워 컨트롤 시스템 및 그 동작 방법 KR20130087853A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120009071A KR20130087853A (ko) 2012-01-30 2012-01-30 파워 컨트롤 시스템 및 그 동작 방법
US13/597,467 US20130198544A1 (en) 2012-01-30 2012-08-29 Power control system and related method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009071A KR20130087853A (ko) 2012-01-30 2012-01-30 파워 컨트롤 시스템 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20130087853A true KR20130087853A (ko) 2013-08-07

Family

ID=48871383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009071A KR20130087853A (ko) 2012-01-30 2012-01-30 파워 컨트롤 시스템 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20130198544A1 (ko)
KR (1) KR20130087853A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027675A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9049660B2 (en) 2011-09-09 2015-06-02 Microsoft Technology Licensing, Llc Wake pattern management
US8806250B2 (en) 2011-09-09 2014-08-12 Microsoft Corporation Operating system management of network interface devices
US8892710B2 (en) * 2011-09-09 2014-11-18 Microsoft Corporation Keep alive management
US8766710B1 (en) * 2012-08-10 2014-07-01 Cambridge Silicon Radio Limited Integrated circuit
US20140067293A1 (en) * 2012-09-05 2014-03-06 Apple Inc. Power sub-state monitoring
US9372529B1 (en) * 2013-05-30 2016-06-21 Western Digital Technologies, Inc. Storage device selectively utilizing power from a host and power from an AC adapter
US9619156B2 (en) 2014-07-31 2017-04-11 Samsung Electronics Co., Ltd. Storage device, memory card, and communicating method of storage device
US12019497B2 (en) 2020-12-17 2024-06-25 Micron Technology, Inc. Pattern-based activation of memory power consumption mode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US7093146B2 (en) * 2002-07-31 2006-08-15 Hewlett-Packard Development Company, L.P. Power management state distribution using an interconnect
US7353362B2 (en) * 2003-07-25 2008-04-01 International Business Machines Corporation Multiprocessor subsystem in SoC with bridge between processor clusters interconnetion and SoC system bus
US20050066209A1 (en) * 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7421602B2 (en) * 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US8321706B2 (en) * 2007-07-23 2012-11-27 Marvell World Trade Ltd. USB self-idling techniques
TW201122796A (en) * 2009-12-22 2011-07-01 Asustek Comp Inc Power management method and computer system applying the same
US8775836B2 (en) * 2010-12-23 2014-07-08 Intel Corporation Method, apparatus and system to save processor state for efficient transition between processor power states
US9092150B2 (en) * 2011-12-22 2015-07-28 Sandisk Technologies Inc. Systems and methods of performing a data save operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190027675A (ko) * 2017-09-07 2019-03-15 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법

Also Published As

Publication number Publication date
US20130198544A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
KR20130087853A (ko) 파워 컨트롤 시스템 및 그 동작 방법
US10042731B2 (en) System-on-chip having a symmetric multi-processor and method of determining a maximum operating clock frequency for the same
US9519325B2 (en) Application processors, mobile devices including the same and methods of managing power of application processors
KR101324885B1 (ko) 복수의 회로들에서의 성능 파라미터들 조정
TWI670723B (zh) 包括一電源路徑控制器的系統單晶片及電子裝置
US8928385B2 (en) Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same
US8726047B2 (en) System on chip, devices having the same, and method for power control of the SOC
US7996578B2 (en) Methods and systems to dynamically manage performance states in a data processing system
US9881657B2 (en) Computer system and method of memory management
US20130339771A1 (en) Multi-cluster processing system and method of operating the same
US9965384B2 (en) Method for managing multi-channel memory device to have improved channel switch response time and related memory control system
TW201403465A (zh) 多ｃｐｕ系統以及具有該多ｃｐｕ系統的計算系統
US20210223847A1 (en) Method of operating semiconductor device
US20120072743A1 (en) Hierarchical Power Management Circuit, Power Management Method Using the Same, and System on Chip Including the Hierarchical Power Management Circuit
US20140313838A1 (en) Reconfigurable load-reduced memory buffer
US20160363986A1 (en) Fast link wake-up in serial-based io fabrics
US11152046B1 (en) Sram bit cell retention
TW201619751A (zh) 用於使用硬體電源管理單元來調整時鐘信號之應用處理器及包括該應用處理器之裝置
KR20140062766A (ko) 모바일 장치 및 모바일 장치의 반도체 집적 회로의 데이터 통신 방법
US10607660B2 (en) Nonvolatile memory device and operating method of the same
US7769916B2 (en) Semiconductor storage device, electronic apparatus, and mode setting method
KR20150105506A (ko) 대기 전력 제어 장치, 이를 포함하는 액정 표시 장치 및 대기 전력 제어 방법
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
US9128866B2 (en) Lightweight power management of audio accelerators
US7330928B2 (en) Semiconductor device and electronic instrument

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid