KR20130084846A - 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법 - Google Patents

플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법 Download PDF

Info

Publication number
KR20130084846A
KR20130084846A KR1020120005741A KR20120005741A KR20130084846A KR 20130084846 A KR20130084846 A KR 20130084846A KR 1020120005741 A KR1020120005741 A KR 1020120005741A KR 20120005741 A KR20120005741 A KR 20120005741A KR 20130084846 A KR20130084846 A KR 20130084846A
Authority
KR
South Korea
Prior art keywords
unit
page
logical
map table
physical
Prior art date
Application number
KR1020120005741A
Other languages
English (en)
Inventor
김종현
임정빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120005741A priority Critical patent/KR20130084846A/ko
Priority to US13/742,528 priority patent/US9116795B2/en
Publication of KR20130084846A publication Critical patent/KR20130084846A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

본 발명의 실시 예에 따른 저장 장치는, 데이터를 저장하기 위한 플래시 메모리; 및 호스트로부터 상기 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 컨트롤러를 포함한다. 여기에서, 상기 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하기 위한 맵핑 관리자를 포함한다.
본 발명은 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행한다. 본 발명에 의하면, 메타 영역으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다.

Description

플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법{STORAGE DEVICE BASED ON A FLASH MEMORY, USER DEVICE INCLUDING THE SAME, AND DATA READ METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법에 관한 것이다.
플래시 메모리는 물리적 특성으로 인하여 쓰기 전 소거(erase-before-write) 연산을 수행한다. 즉, 플래시 메모리는 섹터(sector, 보통 512 바이트)에 쓰기 동작을 수행할 경우, 그 섹터가 속한 블록(block)을 소거한 다음에, 쓰기 동작을 수행한다. 따라서 플래시 메모리는, 섹터에 덮어 쓰기(over write)를 수행할 수 있는 하드 디스크에 비하여, 동일한 I/O에 대해 더 많은 시간을 필요로 한다. 또한, 플래시 메모리는 동일한 블록에 대해 10만 번 정도의 소거 동작을 수행하면, 더 이상 사용할 수 없다. 따라서 플래시 메모리는 특정 블록에 대해 소거 동작이 반복되는 것을 피해야 한다.
플래시 변환 계층(Flash Translation Layer; FTL)은 플래시 메모리의 이러한 단점을 극복하고, 플래시 메모리를 효율적으로 관리하기 위한 소프트웨어이다. 플래시 변환 계층(FTL)은 파일 시스템(File System)으로부터 논리적 섹터 번호(Logical Sector Number; LSN)를 입력받고, 이를 물리적 섹터 번호(Physical Sector Number; PSN)로 변환한다. 물리적 섹터 번호(PSN)는 실제 플래시 메모리에서 사용할 어드레스이다.
플래시 변환 계층(FTL)은 위와 같은 어드레스 변환을 위해 어드레스 맵 테이블(Address Map Table)을 갖는다. 어드레스 맵 테이블은 랜덤 액세스 메모리(RAM)에 저장된다. 어드레스 맵 테이블에는 논리적 어드레스(Logical Address) 및 이에 대응하는 물리적 어드레스(Physical Address)가 표시되어 있다. 어드레스 맵 테이블은 맵핑 단위에 따라 그 크기가 달라질 수 있으며, 맵핑 단위에 따라 다양한 맵핑 방법을 갖는다.
대표적인 맵핑 방법으로, 페이지 맵핑 방법(page mapping method), 블록 맵핑 방법(block mapping method), 그리고 혼합 맵핑 방법(hybrid mapping method)이 있다. 페이지 맵핑 방법은 페이지 단위로 맵 테이블을 만들고, 논리적 페이지를 물리적 페이지로 변환하는 방법이다. 블록 맵핑 방법은 블록 단위로 맵핑 동작을 수행하는 방법이다. 혼합 맵핑 방법은 페이지 맵핑 방법과 블록 맵핑 방법을 동시에 사용하는 방법이다.
일반적으로 하나의 메모리 블록은 수십 또는 수백 개의 페이지로 구성된다. 따라서 페이지 맵핑 방법을 사용할 경우에, 맵 테이블의 크기는 블록 맵핑 방법을 사용할 때보다 수십 또는 수백 배 증가하게 된다. 즉, 페이지 맵핑 방법은 맵 테이블을 사용하는 데 너무 많은 메모리 공간을 필요로 한다. 메모리 공간이 부족한 경우에는, 맵핑 정보가 플래시 메모리의 메타 영역으로부터 맵 테이블로 로드(load)되기 때문에, 플래시 메모리를 기반으로 하는 저장 장치의 읽기 성능이 저하될 수 있다.
본 발명은 상술한 기술적 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 페이지 맵 테이블을 구동하기 위한 메모리 공간이 부족한 경우에도 페이지 맵핑 방법을 사용할 수 있는 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함하는 사용자 장치, 그리고 그것의 데이터 읽기 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 맵핑 정보를 플래시 메모리의 메타 영역으로부터 로드하지 않고도 페이지 맵핑 동작을 수행할 수 있는 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함하는 사용자 장치, 그리고 그것의 데이터 읽기 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 저장 장치는, 데이터를 저장하기 위한 플래시 메모리; 및 호스트로부터 상기 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 컨트롤러를 포함한다. 여기에서, 상기 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하기 위한 맵핑 관리자를 포함한다.
실시 예로서, 상기 맵핑 관리자는, 상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및 페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함한다. 상기 맵핑 관리자는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다.
상기 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛은 메모리 블록 또는 페이지에 대한 동일한 오프셋을 갖는다. 상기 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛은 연속적인 데이터 패턴(sequential data pattern)을 갖거나 소거된 데이터 패턴(erased data pattern)을 갖는 페이지들로 구성된다.
다른 실시 예로서, 상기 맵핑 관리자는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다. 상기 논리적 페이지와 이에 대응하는 물리적 페이지의 맵핑 정보는 상기 플래시 메모리의 메타 영역으로부터 상기 페이지 맵 테이블로 로드된다.
본 발명의 실시 예에 따른 사용자 장치는 호스트; 및 상기 호스트로부터 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 저장 장치를 포함한다. 여기에서, 상기 저장 장치는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리한다.
실시 예로서, 상기 저장 장치는 상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및 페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함한다. 상기 저장 장치는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다. 그리고 상기 저장 장치는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다.
본 발명의 실시 예에 따른 플래시 메모리를 기반으로 하는 저장 장치의 데이터 읽기 방법은, 호스트로부터 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받는 단계; 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 결정하는 단계; 상기 결정된 맵핑 방식에 따라 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 단계; 및 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 유닛 맵 테이블은 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 갖는다.
다른 실시 예로서, 상기 저장 장치는 상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및 페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함한다. 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다. 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구한다.
본 발명의 실시 예에 따른 메모리 카드는 데이터를 저장하기 위한 플래시 메모리; 및 호스트로부터 상기 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 카드 컨트롤러를 포함한다. 여기에서, 상기 카드 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리한다.
본 발명의 실시 예에 따른 솔리드 스테이트 드라이브는 복수의 불휘발성 메모리; 및 상기 복수의 불휘발성 메모리와 채널을 통해 연결되며, 호스트로부터 상기 복수의 불휘발성 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 복수의 불휘발성 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 SSD 컨트롤러를 포함한다. 상기 SSD 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리한다.
본 발명은 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행한다. 본 발명에 의하면, 메타 영역으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다.
도 1은 본 발명의 실시 예에 따른 플래시 메모리를 기반으로 하는 사용자 장치(user device)의 하드웨어 구조를 보여주는 블록도이다.
도 2는 도 1에 도시된 사용자 장치의 소프트웨어 구조를 설명하기 위한 블록도이다.
도 3은 본 발명의 실시 예에 따른 저장 장치 또는 사용자 장치의 FBI 맵핑 방법을 설명하기 위한 블록도이다.
도 4 및 도 5는 도 3에 도시된 사용자 장치의 페이지 맵핑 방법을 예시적으로 설명하기 위한 개념도이다.
도 6 내지 도 10은 도 3에 도시된 사용자 장치의 FBI 맵핑 방법을 설명하기 위한 개념도이다.
도 11은 도 3에 도시된 저장 장치의 데이터 읽기 방법을 설명하기 위한 순서도이다.
도 12는 도 3에 도시된 맵핑 관리자가 호스트에 포함되어 있는 사용자 장치의 예를 보여주는 블록도이다.
도 13 내지 도 16은 본 발명에 따른 플래시 메모리를 기반으로 하는 사용자 장치의 다양한 적용 예를 보여주는 블록도이다.
도 17 내지 도 19는 본 발명에 사용되는 플래시 메모리를 3차원 구조를 갖는 플래시 메모리에 적용한 예를 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 플래시 메모리를 기반으로 하는 사용자 장치(user device)의 하드웨어 구조를 보여주는 블록도이다. 도 2는 도 1에 도시된 사용자 장치의 소프트웨어 구조를 설명하기 위한 블록도이다.
도 1을 참조하면, 사용자 장치(100)는 하드웨어 구조로서, 호스트(110), 메모리 컨트롤러(120), 그리고 플래시 메모리(130)를 포함한다. 여기에서, 이들 구성은 별개의 칩이나 모듈이나 장치로 구성될 수 있고, 하나의 장치 내에 포함될 수도 있다. 또한, 메모리 컨트롤러(120)와 플래시 메모리(130)가 하나의 장치로 구현되고, 호스트(110)에 연결되어 사용될 수도 있다. 또한, 사용자 장치(100)는 도 2에 도시된 바와 같이 소프트웨어 구조로서, 애플리케이션(205), 파일 시스템(210), 플래시 변환 계층(FTL, 220), 그리고 플래시 메모리(230)를 포함할 수 있다.
도 1 및 도 2를 참조하면, 호스트(110)는 애플리케이션(205)이나 파일 시스템(210)을 이용하여 메모리 컨트롤러(120)로 읽기 또는 쓰기 등의 요청을 한다. 메모리 컨트롤러(120)는 호스트(110)로부터의 요청에 응답하여 플래시 메모리(130)의 동작(예를 들면, 읽기 또는 쓰기 등)을 제어한다.
플래시 메모리(130)는 스트링 셀 구조(string cell structure)를 갖는 복수의 메모리 셀로 구성된다. 이러한 메모리 셀들의 집합을 메모리 셀 어레이(memory cell array)라고 부른다. 플래시 메모리(130)의 메모리 셀 어레이는 복수의 메모리 블록(memory block)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 하나의 워드 라인을 공유하는 복수의 메모리 셀로 구성된다.
플래시 메모리(130)는 읽기 및 쓰기 동작의 단위와 소거 동작의 단위가 다르다. 즉, 플래시 메모리(130)는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 읽기 및 쓰기 동작을 수행한다. 또한, 플래시 메모리(130)는 다른 반도체 메모리 장치와 달리 겹쳐 쓰기(over write)를 지원하지 않는다. 따라서 플래시 메모리(130)는 쓰기 동작 전에 소거 동작을 수행한다.
플래시 메모리(130)의 이와 같은 특성으로 인해, 플래시 메모리(130)를 하드 디스크처럼 사용하기 위해서는, 읽기 또는 쓰기 동작 등에 대한 별도의 관리가 필요하다. 메모리 컨트롤러(120)는 호스트(110)의 명령에 응답하여 플래시 메모리(130)의 동작을 관리하기 위한 소프트웨어로서 플래시 변환 계층(FTL; Flash Translation Layer, 220)를 포함할 수 있다.
도 1에서 맵핑 관리자(121)는 플래시 변환 계층(FTL, 220)을 포함하며, 플래시 변환 계층(FTL, 220)을 이용하여, 호스트(110)로부터 제공되는 논리적 어드레스(logical address)를 물리적 어드레스(physical address)로 변환하는 동작을 수행한다.
맵핑 관리자(121)는 여러 방법을 사용하여 어드레스 맵핑 동작을 수행할 수 있다. 예를 들면, 맵핑 관리자(121)는 페이지 단위로 맵핑 동작을 수행하는 페이지 맵핑 방법(page mapping method), 블록 단위로 맵핑 동작을 수행하는 블록 맵핑 방법(block mapping method), 그리고 두 가지를 모두 사용하는 혼합 맵핑 방법(hybrid mapping method)을 수행할 수 있다.
페이지 맵핑 방법은 맵핑이 단순하고 빈 공간(free space)의 활용성이 좋다는 장점이 있지만, 페이지 맵 테이블을 위해 많은 메모리 공간을 필요로 한다. 블록 맵핑 방법은 메모리 공간을 줄일 수 있지만, 많은 머지(merge) 동작을 수행한다. 혼합 맵핑 방법은 로그 블록(log block)에 대해서는 페이지 맵핑 방법을 사용한다. 혼합 맵핑 방법은 두 가지 맵핑 방법을 사용함으로, 맵 테이블의 크기를 줄임과 동시에, 머지 연산의 횟수를 줄일 수 있다.
도 1에 도시된 맵핑 관리자(121)는 위에서 상술한 맵핑 방법 중에서 하나 또는 둘 이상의 방법을 병행해서 사용할 수 있다. 또한, 맵핑 관리자(121)는 기본적으로 페이지 매핑 방법을 사용하면서, 맵 테이블의 크기를 줄일 수 있고, 특정 조건에서 플래시 메모리(130)에 대한 읽기 동작을 빠르게 수행할 수 있는 변형된 형태의 맵핑 방법을 사용할 수 있다. 이하에서는 이러한 맵핑 방법을 FBI 맵핑 방법(Full Block Indicator mapping method)이라고 한다.
도 3은 본 발명의 실시 예에 따른 저장 장치 또는 사용자 장치의 FBI 맵핑 방법을 설명하기 위한 블록도이다. 도 3을 참조하면, 사용자 장치(1000)는 호스트(1100)와 저장 장치(1200)를 포함한다. 호스트(1100)와 저장 장치(1200)는 인터페이스(1001)를 통해 연결된다. 인터페이스(1001)에는 ATA, SATA, PATA, USB, SCSI, ESDI, IEEE 1394, IDE, 및/또는 카드 인터페이스와 같은 표준 인터페이스가 포함될 수 있다.
호스트(1100)는 프로세서(1110)와 메인 메모리(1120)를 포함한다. 메인 메모리(1120)는 프로세서(1110)와 어드레스 또는 데이터 버스를 통해 연결될 수 있다. 호스트(1100)는 PDA(personal digital assistance), 컴퓨터, 디지털 오디오 플레이어, 디지털 카메라, 그리고 모바일 전화기기 등일 수 있다. 메인 메모리(1120)는 캐시, ROM, PROM, EPROM, EEPROM, 플래시, SRAM, 그리고 DRAM과 같은 형태의 불휘발성 또는 휘발성 메모리일 수 있다.
도 3을 참조하면, 메인 메모리(1120)는 복수의 소프트웨어 또는 펌웨어를 구동할 수 있다. 예로서, 메인 메모리(1120)는 운영 체제(OS; Operating System, 1121), 애플리케이션(application, 1122), 파일 시스템(File System, 1123)), 메모리 관리자(memory manager, 1124), 그리고 입출력 드라이버(I/O Drivers, 1125) 등을 구동할 수 있다. 도 3에서는 하나의 메인 메모리(1120)가 도시되어 있지만, 메인 메모리는 이보다 많은 수로 구성될 수도 있다.
운영 체제(1121)는 호스트(1100)의 소프트웨어 또는 하드웨어 자원(resource)을 제어할 수 있으며, 프로세서(1110)에 의한 프로그램 실행을 제어할 수 있다. 애플리케이션(1122)은 호스트(1100)에서 실행되는 다양한 응용 프로그램들을 의미한다.
파일 시스템(1123)은 파일 또는 데이터를 메인 메모리(1120) 또는 저장 장치(1200)와 같은 저장 영역에 저장하는 경우에 이를 조직화한다. 파일 시스템(1123)은 쓰기 또는 읽기 명령에 따른 어드레스 정보를 저장 장치(1200)로 제공할 수 있다. 파일 시스템(1123)은 호스트(1100)에서 실행되는 특정한 운영 체제(1121)에 따라 사용된다. 파일 시스템(1123)은 운영 체제(1121) 안에 포함될 수 있다.
메모리 관리자(1124)는 메인 메모리(1120)에서 수행되는 메모리 액세스 동작 또는 저장 장치(1200)와 같은 외부 장치에서 수행되는 메모리 액세스 동작을 제어한다. 입출력 드라이버(1125)는 저장 장치(1200)와 같은 다른 장치, 컴퓨터 시스템, 또는 네트워크(예를 들면, 인터넷) 및 호스트(1100) 사이의 정보 전달을 수행한다.
계속해서 도 3을 참조하면, 저장 장치(1200)는 플래시 메모리(1210)를 기반으로 하는 데이터 저장 장치일 수 있다. 저장 장치(1200)는 플래시 메모리(1210), 컨트롤러(1220), 그리고 버퍼 메모리(1250)를 포함할 수 있다. 저장 장치(1200)는 메모리 카드 장치, SSD 장치, ATA 버스 장치, SATA 버스 장치, 멀티미디어 카드 장치, SD 장치, 메모리 스틱 장치, 하이브리드 드라이브 장치, 또는 범용 직렬 버스 플래시 장치일 수 있다.
플래시 메모리(1210)는 어드레스 또는 데이터 버스를 통해 컨트롤러(1220)와 연결될 수 있다. 플래시 메모리(1210)는 데이터 영역(1211)과 메타 영역(1212)으로 구분될 수 있다. 데이터 영역(1211)에는 일반적인 사용자 데이터 또는 메인 데이터가 저장되고, 메타 영역(1212)에는 사용자 데이터 외에 플래시 메모리(1210) 또는 저장 장치(1200)의 구동에 필요한 메타 데이터(예를 들면, FTL에 의한 맵핑 정보)가 저장될 수 있다.
컨트롤러(1220)는 어드레스 또는 데이터 버스를 통해 플래시 메모리(1210) 또는 버퍼 메모리(1250)와 데이터를 주고 받을 수 있다. 컨트롤러(1220)는 중앙처리장치(1230)와 로컬 메모리(1240)를 포함할 수 있다. 로컬 메모리(1240)는 캐시, ROM, PROM, EPROM, EEPROM, 플래시, SRAM, 그리고 DRAM을 포함할 수 있다. 로컬 메모리(1240)는 맵핑 관리자((mapping manager)를 구동하는 데 사용될 수 있다. 맵핑 관리자는 플래시 변환 계층(FTL, 1241), 페이지 맵 테이블(1242), 그리고 풀 블록 지시자(FBI; Full Block Indicator, 1243)를 포함할 수 있다.
버퍼 메모리(1250)는 플래시 메모리(1210)에 저장될 또는 플래시 메모리(1210)로부터 읽은 데이터를 임시 저장하는 데 사용될 수 있다. 버퍼 메모리(1250)는 페이지 맵 테이블(1242) 또는 풀 블록 지시자(1243)를 구동하는 데 사용될 수도 있다. 버퍼 메모리(1250)는 휘발성 메모리 또는 불휘발성 메모리로 구현될 수 있다.
계속해서 도 3을 참조하면, 플래시 변환 계층(FTL; Flash Transition Layer, 1241)은 플래시 메모리(1210)를 효율적으로 사용하도록 한다. 플래시 변환 계층(1241)은 호스트(1100)에서 제공한 논리적 어드레스(logical address)를 플래시 메모리(1210)에서 사용 가능한 물리적 어드레스(Physical address)로 변환하는 역할을 한다.
플래시 변환 계층(1241)은 이러한 어드레스 변환을 맵 테이블(map table)을 통해 관리한다. 맵 테이블에는 논리적 어드레스(Logical Address) 및 이에 대응하는 물리적 어드레스(Physical Address)가 표시되어 있다. 맵 테이블은 맵핑 단위에 따라 그 크기가 달라질 수 있으며 다양한 맵핑 방법을 가질 수 있다.
페이지 맵 테이블(1242)은 페이지 단위로 맵 테이블을 만들고, 논리적 페이지 번호(LPN; Logical Page Number)를 물리적 페이지 번호(PPN; Physical Page Number)로 변환한다. 일반적으로 메모리 셀 어레이는 수천 또는 수만 개의 메모리 블록을 갖고, 하나의 메모리 블록은 수십 또는 수백 개의 페이지로 구성된다. 따라서 페이지 맵핑 방법을 사용할 경우에, 맵 테이블의 크기는 블록 맵핑 방법을 사용할 때보다 수십 또는 수백 배 증가하게 된다. 즉, 페이지 맵핑 방법은 맵 테이블을 사용하는 데 많은 메모리 공간을 필요로 한다.
맵핑 관리자는 페이지 맵 테이블(1242)을 구동할 수 있는 메모리 공간이 충분한 경우에는, 모든 페이지 맵핑 정보를 로컬 메모리(1240)에 저장하고, 별도의 추가적인 동작 없이 맵핑 동작을 수행할 수 있다. 그러나 페이지 맵 테이블(1242)을 구동할 수 있는 메모리 공간이 부족한 경우에는, 플래시 메모리(1210)의 메타 영역(1212)에 맵핑 정보를 저장하고, 필요할 때 맵핑 정보를 페이지 맵 테이블(1242)로 로드(load)하는 방법이 사용될 수 있다.
도 4 및 도 5는 도 3에 도시된 사용자 장치의 페이지 맵핑 방법을 예시적으로 설명하기 위한 개념도이다. 도 4는 페이지 맵 테이블(1242)을 구동하기 위한 메모리 공간이 충분한 경우에 수행되는 페이지 맵핑 방법의 예이고, 도 5는 메모리 공간이 부족한 경우에 수행되는 페이지 맵핑 방법의 예이다. 이하에서는 설명의 편의를 위해, 플래시 메모리(도 3 참조, 1210)의 데이터 영역(1211)은 100개의 메모리 블록으로 구성되고, 각각의 메모리 블록은 4개의 페이지로 구성된다고 가정한다.
도 4를 참조하면, 플래시 메모리(1210)의 데이터 영역(1211)은 BLK 00부터 BLK 99까지 100개의 메모리 블록으로 구성되어 있다. 그리고 각각의 메모리 블록은 4개의 페이지로 구성되어 있다. 예를 들면, 메모리 블록 BLK 00은 001부터 004까지 4개의 물리적 페이지로 구성되어 있다. 그리고 메모리 블록 BLK 99는 991부터 994까지 4개의 물리적 페이지로 구성되어 있다.
페이지 맵 테이블(1242)은 논리적 페이지 번호(LPN)와 물리적 페이지 번호(PPN)에 대한 맵핑 정보를 갖는다. 예를 들면, LPN 001은 PPN 013에 대응하고, LPN 002는 PPN 014에 대응하고, LPN 021은 PPN 061에 대응하며, LPN 994는 PPN 001에 대응한다. 호스트(도 3 참조, 1100)로부터 LPN 001에 대한 읽기 요청이 있는 경우에, 맵핑 관리자는 페이지 맵 테이블(1242)로부터 LPN 001에 대응하는 물리적 페이지 번호 PPN 013을 구한다. 저장 장치(도 3 참조, 1200) 내에서는 실제적으로 메모리 블록 BLK 01에 있는 PPN 013에 대한 읽기 동작이 수행된다.
도 4에 도시된 페이지 맵핑 방법은 로컬 메모리(도 3 참조, 1240)가 페이지 맵 테이블(1242)을 구동할 수 있는 충분한 공간이 있는 경우에 사용될 수 있다. 만약, 로컬 메모리(1240)의 공간이 충분하지 않은 경우에는 도 5에 도시된 바와 같이, 플래시 메모리(1210)의 메타 영역(1212)으로부터 페이지 맵 테이블(1242)로 맵핑 정보를 로드(Load) 한 다음에, 읽기 동작이 수행된다.
도 5를 참조하면, 맵핑 관리자는 메타 영역(1212)에 저장된 페이지 맵핑 정보를 페이지 맵 테이블(1242)로 로드(load)한 다음에, LPN 001에 대한 읽기 동작을 수행한다. 예를 들어, 호스트(1100)로부터 LPN 001에 대한 읽기 요청이 있는 경우에, LPN 001과 PPN 013에 대한 페이지 맵핑 정보가 메타 영역(1212)으로부터 페이지 맵 테이블(1242)로 로드된다. 페이지 맵핑 정보를 로드한 다음에, 메모리 블록 BLK 01에 있는 PPN 013에 대한 읽기 동작이 수행된다.
다시 도 3을 참조하면, 로컬 메모리(1240)에서 구동되는 맵핑 관리자(mapping manager)는 풀 블록 지시자(FBI; Full Block Indicator, 1243)를 더 포함한다. 풀 블록 지시자(1243)는 데이터의 위치 정보를 논리적 유닛(logical unit)으로 구분하여 맵핑 정보를 기록한 일종의 맵 테이블(map table)이다.
본 발명의 실시 예에 따른 저장 장치(1200) 또는 사용자 장치(1000)는 풀 블록 지시자(1243)를 사용함으로, 페이지 맵 테이블(1242)의 메모리 공간이 적은 경우에, 특정 조건 하에서 메타 영역(1212)으로부터 페이지 맵핑 정보를 로드하지 않고도, 페이지 맵핑 동작을 수행할 수 있다. 본 발명은 이러한 FBI 맵핑 방법을 사용함으로, 사용자 장치(1000)의 읽기 성능을 향상시킬 수 있다.
도 6 내지 도 10은 도 3에 도시된 사용자 장치의 FBI 맵핑 방법을 설명하기 위한 개념도이다. 도 6은 복수의 논리적 블록 어드레스를 하나의 논리적 유닛 어드레스로 나누는 방법을 예시적으로 보여준다.
도 6을 참조하면, 하나의 논리적 유닛(Logical Unit)은 4개의 논리적 블록(Logical Block)으로 구성된다. 각각의 논리적 블록은 4개의 논리적 페이지(Logical Page)로 구성된다. 여기에서, 하나의 논리적 유닛은 구성하는 논리적 블록의 수는 가변적이며 4개보다 적거나 많을 수도 있다. 또한, 논리적 유닛에 속하는 논리적 블록의 수가 모두 동일할 필요는 없으며, 논리적 유닛에 따라 다른 수의 논리적 블록을 가질 수도 있다.
도 6의 예를 참조하면, 논리적 유닛 번호 LUN 01은 논리적 블록 번호 LBN 00부터 LBN 03까지 4개의 논리적 블록으로 구성된다. LBN 00은 논리적 페이지 번호 LPN 001부터 LPN 004까지 4개의 논리적 페이지로 구성된다. LUN 02는 LBN 04부터 LBN 07까지 4개의 논리적 블록으로 구성된다. 마찬가지로, LUN 25는 LBN 96부터 LBN 99까지 4개의 논리적 블록으로 구성되며, 각각의 논리적 블록은 4개의 논리적 페이지로 구성된다.
도 7은 논리적 유닛 번호와 물리적 유닛 번호 사이의 유닛 맵 테이블(Unit map table)을 보여준다. 물리적 유닛(Physical Unit)은 논리적 유닛(Logical Unit)과 동일한 크기를 갖는다. 논리적 유닛이 4개의 논리적 블록으로 구성되는 경우에, 물리적 유닛도 4개의 물리적 블록으로 구성된다.
도 7의 예를 참조하면, 논리적 유닛 번호 LUN 01에 대응하는 물리적 유닛 번호는 존재하지 않는다. LUN 02에 대응하는 물리적 유닛 번호는 LUN 25이다. 마찬가지로, LUN 03, 25에 대응하는 물리적 유닛은 존재하지 않고, LUN 04에 대응하는 물리적 유닛은 PUN 02이다.
도 8은 도 7에 도시된 유닛 맵 테이블에서 LUN 02와 PUN 25의 대응 관계를 예시적으로 보여준다. 도 8을 참조하면, 논리적 유닛 번호 LUN 02는 논리적 블록 번호 LBN 04 내지 07로 구성된다. 논리적 블록 번호 LBN 04는 논리적 페이지 번호 LPN 041 내지 044로 구성된다. 논리적 유닛 번호 LUN 02에 대응하는 물리적 유닛 번호는 PUN 25이다. PUN 25는 물리적 블록 번호 PBN 96 내지 99로 구성된다. 물리적 블록 번호 PBN 96은 물리적 페이지 번호 PPN 961 내지 PPN 964로 구성된다.
도 8에서 논리적 블록 번호와 물리적 블록 번호, 그리고 논리적 페이지 번호와 물리적 페이지 번호 사이에서는 동일한 오프셋(offset)을 갖는다. 예를 들면, LUN 02의 LBN 04는 동일 위치에 있는 PUN 25의 PBN 96에 대응한다. 그리고 LBN 04의 LPN 042는 동일 위치에 있는 PBN 96의 PPN 962에 대응한다. 본 발명은 이러한 방법을 통해 메타 영역(1212)으로부터 맵핑 정보를 로드하지 않고도, 페이지 맵핑 동작을 수행할 수 있다.
도 9 및 도 10은 도 3에 도시된 사용자 장치의 FBI 맵핑 방법의 예를 보여준다. 도 9는 논리적 유닛 번호에 대응하는 물리적 유닛 번호가 존재하는 경우의 예를 보여준다.
도 9를 참조하면, 로컬 메모리(1240)의 맵핑 관리자(mapping manager)는 호스트(1100)로부터 LPN 042에 대한 읽기 요청을 입력받는다. 맵핑 관리자는 풀 블록 지시자(1243)에 LPN 042에 해당하는 LUN을 검색하고, 검색된 LUN에 대응하는 PUN이 있는지를 검색한다. 도 6을 참조하면, LPN 042는 LBN 04에 속해 있고, LBN 04는 LUN 02에 속해 있다. 도 7에 도시된 유닛 맵 테이블을 참조하면, LUN 02에 대응하는 물리적 유닛 번호는 PUN 25임을 알 수 있다. 그리고 맵핑 관리자는 도 8에 도시된 방법으로 LPN 042에 대응하는 물리적 페이지 번호 PPN 962를 구한다.
도 9에 도시된 FBI 맵핑 방법에 의하면, 메타 영역으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자(1243)를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다. 도 9에 도시된 FBI 맵핑 방법은 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛이 메모리 블록 또는 페이지에 대한 동일한 오프셋을 갖는 경우에 사용될 수 있다.
도 9에 도시된 FBI 맵핑 방법은 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛이 연속적 데이터 패턴(sequential data pattern)을 갖거나 소거된 데이터 패턴(erased data pattern)을 갖는 페이지들로 구성되는 경우에 효율적으로 사용될 수 있다.
여기에서, 연속적 데이터 패턴이란 하나의 논리적 유닛 또는 물리적 유닛에 속하는 사용자 데이터가 서로 연관된 것을 의미한다. 즉, 이미지나 동영상 파일이 복수의 메모리 블록에 프로그램되어 있는 경우에, 복수의 메모리 블록은 하나의 논리적 유닛 또는 물리적 유닛으로 구성될 수 있다. 또한, 소거된 데이터 패턴이란 복수의 메모리 블록이 아직 프로그램되지 않은 상태에 있는 것을 의미한다. 즉, 복수의 메모리 블록이 소거 상태로 있는 경우에, 복수의 메모리 블록은 하나의 논리적 유닛 또는 물리적 유닛으로 구성될 수 있다.
본 발명의 실시 예에 따른 맵핑 관리자는 연속적 데이터 패턴이나 소거된 데이터 패턴을 갖는 복수의 메모리 블록을 하나의 메모리 유닛으로 관리하고, 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖는다. 그리고 맵핑 관리자는 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리할 수 있다.
맵핑 관리자(mapping manager)는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자(1243)를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 물리적 페이지에 대한 읽기 동작을 수행할 수 있다. 본 발명에 의하면, 메타 영역으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자(1243)를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다.
도 10은 물리적 유닛 번호가 존재하지 않은 경우의 예를 보여준다. 도 10을 참조하면, 로컬 메모리(1240)의 맵핑 관리자는 호스트(1100)로부터 LPN 001에 대한 읽기 요청을 입력받는다. 맵핑 관리자는 풀 블록 지시자(1243)에 LPN 001에 해당하는 LUN을 검색한다.
도 6을 참조하면, LPN 001은 LBN 01에 해당하고, LBN 01은 LUN 01에 속해 있다. 도 7에 도시된 유닛 맵 테이블을 참조하면, LUN 01에 대응하는 물리적 유닛 번호는 존재하지 않는다. 맵핑 관리자는 대응하는 물리적 유닛이 존재하지 않는 경우에는, 도 10에 도시된 바와 같이, 해당 맵핑 정보를 메타 영역(1212)으로부터 페이지 맵 테이블(1242)로 로드하고, 해당 물리적 페이지 PPN 013에 대한 읽기 동작을 수행한다.
도 11은 도 3에 도시된 저장 장치의 데이터 읽기 방법을 설명하기 위한 순서도이다. 도 11에 도시된 데이터 읽기 방법은 도 3에 도시된 맵핑 관리자(mapping manager)의 FBI 맵핑 방법을 사용한다. 맵핑 관리자는 페이지 맵 테이블(1242) 또는 풀 블록 지시자(1243)를 갖는다.
S110 단계에서, 호스트(1100)는 저장 장치(1200)로 논리적 페이지 번호 LPN에 대한 읽기 요청을 한다. S120 단계에서, 저장 장치(1200)의 맵핑 관리자는 호스트(1100)로부터 입력받은 LPN이 풀 블록 지시자(FBI, 1243)에 있는지를 판단한다. 즉, 맵핑 관리자는 LPN에 해당하는 LUN을 검색하고, LUN에 대응하는 PUN이 풀 블록 지시자(1243)에 있는지를 검색한다.
S120 단계에서, 맵핑 관리자는 LPN이 풀 블록 지시자(FBI, 1243)에 존재하면 대응하는 PPN을 구한다(S125). 만약, LPN이 존재하지 않으면 LPN 맵핑 정보는 메타 영역(1212)으로부터 페이지 맵 테이블(1242)로 로드된다(S130). S140 단계에서, 데이터 영역(1211)의 물리적 페이지 번호(PPN)로부터 데이터를 읽는다. 읽은 데이터는 호스트(1100)로 제공된다.
본 발명의 실시 예에 따른 저장 장치의 데이터 읽기 방법은 호스트로부터 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리한다. 본 발명은 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행한다. 본 발명에 의하면, 메타 영역으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다.
도 12는 도 3에 도시된 맵핑 관리자가 호스트에 포함되어 있는 사용자 장치의 예를 보여주는 블록도이다. 도 12를 참조하면, 사용자 장치(2000)는 저장 장치(2100) 및 호스트(2200)를 포함한다. 저장 장치(2100)는 플래시 메모리(2110) 및 메모리 컨트롤러(2120)를 포함한다.
저장 장치(2100)는 메모리 카드(예를 들면, SD, MMC 등)나 착탈 가능한 이동식 저장 장치(예를 들면, USB 메모리 등)와 같은 저장 매체를 포함한다. 저장 장치(2100)는 호스트(2200)와 연결되어 사용될 수 있다. 저장 장치(2100)는 호스트 인터페이스를 통해 호스트와 데이터를 주고 받는다. 저장 장치(2100)는 호스트(2200)로부터 전원을 공급받아서 내부 동작을 수행할 수 있다.
도 12를 참조하면, 맵핑 관리자(2201)는 호스트(2200) 내에 포함될 수 있다. 도 12에 도시된 사용자 장치(2000)는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자(도 3 참조, 1243)를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행할 수 있다.
본 발명에 의하면, 플래시 메모리(2110)의 메타 영역(도 3 참조, 1212)으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자(1243)를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다. 본 발명의 실시 예에 따른 사용자 장치(2000)는 맵핑 관리자를 이용하여, 읽기 성능을 향상시킬 수 있다.
도 13 내지 도 16은 본 발명에 따른 플래시 메모리를 기반으로 하는 사용자 장치의 다양한 적용 예를 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 사용자 장치를 메모리 카드에 적용한 예를 보여준다. 메모리 카드 시스템(3000)은 호스트(3100)와 메모리 카드(3200)를 구비한다. 호스트(3100)는 호스트 컨트롤러(3110) 및 호스트 접속 유닛(3120)을 포함한다. 메모리 카드(3200)는 카드 접속 유닛(3210), 카드 컨트롤러(3220), 그리고 플래시 메모리(3230)를 포함한다. 여기에서, 호스트 컨트롤러(3110) 또는 카드 컨트롤러(3220)는 앞에서 설명한 맵핑 관리자(도시되지 않음)를 포함할 수 있다.
호스트(3100)는 메모리 카드(3200)에 데이터를 쓰거나, 메모리 카드(3200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(3110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(3100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(3120)을 통해 메모리 카드(3200)로 전송한다.
카드 컨트롤러(3220)는 카드 접속 유닛(3210)을 통해 수신된 쓰기 커맨드에 응답하여, 카드 컨트롤러(3220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 플래시 메모리 장치(3230)에 저장한다. 플래시 메모리(3230)는 호스트(3100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(3100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.
도 13에 도시된 메모리 카드(3200)는 맵핑 관리자(도시되지 않음)를 이용하여, 플래시 메모리(3230)의 읽기 성능을 향상시킬 수 있다. 즉, 도 13에 도시된 메모리 카드(3200)는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자(도 3 참조, 1243)를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행할 수 있다.
본 발명에 의하면, 플래시 메모리(3230)의 메타 영역(도 3 참조, 1212)으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자(1243)를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다. 본 발명의 실시 예에 따른 메모리 카드(3200)는 맵핑 관리자를 이용하여, 읽기 성능을 향상시킬 수 있다.
도 14는 본 발명의 실시 예에 따른 사용자 장치를 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다. 도 14를 참조하면, SSD 시스템(4000)은 호스트(4100)와 SSD(4200)를 포함한다.
SSD(4200)는 신호 커넥터(signal connector, 4211)를 통해 호스트(4100)와 신호를 주고 받으며, 전원 커넥터(power connector, 4221)를 통해 전원을 입력받는다. SSD(4200)는 복수의 플래시 메모리(4201~420n), SSD 컨트롤러(4210), 그리고 보조 전원 장치(4220)를 포함할 수 있다. 여기에서, 호스트(4100) 또는 SSD 컨트롤러(4210)는 앞에서 설명한 맵핑 관리자(도시되지 않음)를 포함할 수 있다.
복수의 플래시 메모리(4201~420n)는 SSD(4200)의 저장 매체로서 사용된다. SSD(4200)는 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다. 복수의 플래시 메모리(4201~420n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(4210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 플래시 메모리가 연결될 수 있다. 하나의 채널에 연결되는 플래시 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(4210)는 신호 커넥터(4211)를 통해 호스트(4100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(4210)는 호스트(4100)의 커맨드에 따라 해당 플래시 메모리 에 데이터를 쓰거나 해당 플래시 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(4210)의 내부 구성은 도 15를 참조하여 상세하게 설명된다.
보조 전원 장치(4220)는 전원 커넥터(4221)를 통해 호스트(4100)와 연결된다. 보조 전원 장치(4220)는 호스트(4100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(4220)는 SSD(4200) 내에 위치할 수도 있고, SSD(4200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(4220)는 메인 보드에 위치하며, SSD(4200)에 보조 전원을 제공할 수도 있다.
도 15는 도 14에 도시된 SSD 컨트롤러(4210)의 구성을 예시적으로 보여주는 블록도이다. 도 15를 참조하면, SSD 컨트롤러(4210)는 NVM 인터페이스(4211), 호스트 인터페이스(4212), ECC 회로(4213), 중앙 처리 장치(CPU, 4214), 버퍼 메모리(4215), 그리고 맵핑 관리자(4216)를 포함한다.
NVM 인터페이스(4211)는 버퍼 메모리(4215)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 NVM 인터페이스(4211)는 플래시 메모리(4201~420n)로부터 읽은 데이터를 버퍼 메모리(4215)로 전달한다. 여기에서, NVM 인터페이스(4211)는 플래시 메모리의 인터페이스 방식을 사용할 수 있다. 즉, SSD 컨트롤러(4210)는 플래시 메모리 인터페이스 방식에 따라 프로그램, 읽기, 또는 소거 동작 등을 수행할 수 있다.
호스트 인터페이스(4212)는 호스트(4100)의 프로토콜에 대응하여 SSD(4200)와의 인터페이싱을 제공한다. 호스트 인터페이스(4212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 이용하여 호스트(4100)와 통신할 수 있다. 또한, 호스트 인터페이스(4212)는 호스트(4100)가 SSD(4200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 회로(4213)는 플래시 메모리(4201~420n)로 전송되는 데이터를 이용하여, 에러 정정 코드(ECC)를 생성한다. 그렇게 생성된 에러 정정 코드(ECC)는 플래시 메모리(4201~420n)의 스페어 영역(spare area)에 저장된다. ECC 회로(4213)는 플래시 메모리(4201~420n)로부터 읽은 데이터의 에러를 검출한다. 만약 검출된 에러가 정정 용량 내이면, ECC 회로(4213)는 검출된 에러를 정정한다.
중앙 처리 장치(4214)는 호스트(4100, 도 14 참조)로부터 입력된 신호(SGL)를 분석하고 처리한다. 중앙 처리 장치(4214)는 호스트 인터페이스(4212)나 NVM 인터페이스(4211)를 통해 호스트(4100)나 플래시 메모리(4201~420n)를 제어한다. 중앙 처리 장치(4214)는 SSD(4200)을 구동하기 위한 펌웨어에 따라서 플래시 메모리 장치(4201~420n)의 동작을 제어한다.
버퍼 메모리(4215)는 호스트(4100)로부터 제공되는 쓰기 데이터 또는 플래시 메모리로부터 읽은 데이터를 임시로 저장한다. 또한, 버퍼 메모리(4215)는 플래시 메모리(4201~420n)에 저장될 메타 데이터나 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 버퍼 메모리(4215)에 저장된 메타 데이터나 캐시 데이터는 플래시 메모리(4201~420n)에 저장된다. 버퍼 메모리(4215)에는 DRAM, SRAM 등이 포함될 수 있다.
도 14 및 도 15에 도시된 솔리드 스테이트 드라이브(4000)는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는 경우에, 풀 블록 지시자(도 3 참조, 1243)를 이용하여 논리적 페이지에 대응하는 물리적 페이지를 구하고, 해당 페이지에 대한 읽기 동작을 수행할 수 있다.
본 발명에 의하면, 불휘발성 메모리(4201~420n)의 메타 영역(도 3 참조, 1212)으로부터 맵핑 정보를 로드하지 않고, 풀 블록 지시자(1243)를 사용하여 간단하게 페이지 맵핑 동작을 수행할 수 있다. 본 발명의 실시 예에 따른 사용자 장치(2000)는 맵핑 관리자를 이용하여, 읽기 성능을 향상시킬 수 있다.
도 16은 본 발명의 실시 예에 따른 사용자 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(5000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
도 16을 참조하면, 전자 장치(5000)는 메모리 시스템(5100), 전원 장치(5200), 보조 전원 장치(5250), 중앙처리장치(5300), 램(5400), 그리고 사용자 인터페이스(5500)를 포함한다. 메모리 시스템(5100)은 플래시 메모리(5110) 및 메모리 컨트롤러(5120)를 포함한다. 메모리 시스템(5100)은 앞에서 설명한 바와 같이, 맵핑 관리자(도시되지 않음)를 이용하여 읽기 성능을 향상시킬 수 있다.
본 발명의 실시 예에 따른 사용자 장치는 2차원 구조를 갖는 플래시 메모리 뿐만 아니라, 3차원 구조를 갖는 플래시 메모리에도 적용될 수 있다.
도 17은 본 발명에 사용되는 플래시 메모리를 예시적으로 보여주는 블록도이다. 도 17을 참조하면, 플래시 메모리(6000)는 3차원 셀 어레이(6110), 데이터 입출력 회로(6120), 어드레스 디코더(6130), 그리고 제어 로직(6140)을 포함한다.
3차원 셀 어레이(6110)는 복수의 메모리 블록(BLK1~BLKz)을 포함한다. 각각의 메모리 블록은 3차원 구조 (또는 수직 구조)를 가질 수 있다. 2차원 구조 (또는 수평 구조)를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수평 방향으로 형성된다. 그러나 3차원 구조를 갖는 메모리 블록에서는, 메모리 셀들이 기판과 수직 방향으로 형성된다. 각각의 메모리 블록은 플래시 메모리(6100)의 소거 단위를 이룬다.
데이터 입출력 회로(6120)는 복수의 비트 라인(BLs)을 통해 3차원 셀 어레이(6110)와 연결된다. 데이터 입출력 회로(6120)는 외부로부터 데이터(DATA)를 입력받거나, 3차원 셀 어레이(6110)로부터 읽은 데이터(DATA)를 외부로 출력한다. 어드레스 디코더(6130)는 복수의 워드 라인(WLs) 및 선택 라인(GSL, SSL)을 통해 3차원 셀 어레이(6110)와 연결된다. 어드레스 디코더(6130)는 어드레스(ADDR)를 입력받고 워드 라인을 선택한다.
제어 로직(6140)은 플래시 메모리(6000)의 프로그램, 읽기, 소거 등의 동작을 제어한다. 예를 들면, 제어 로직(6140)은 프로그램 동작 시에, 어드레스 디코더(6130)를 제어함으로 선택 워드 라인으로 프로그램 전압이 제공되도록 하고, 데이터 입출력 회로(6120)를 제어함으로 데이터가 프로그램되도록 할 수 있다.
도 18은 도 17에 도시된 메모리 블록(BLK1)의 3차원 구조를 예시적으로 보여주는 사시도이다. 도 18을 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성되어 있다. 기판(SUB)에는 n+ 도핑 영역이 형성된다. 기판(SUB) 위에는 게이트 전극막(gate electrode layer)과 절연막(insulation layer)이 교대로 증착된다. 그리고 게이트 전극막(gate electrode layer)과 절연막(insulation layer) 사이에는 전하 저장막(charge storage layer)이 형성될 수 있다.
게이트 전극막과 절연막을 수직 방향으로 패터닝(vertical patterning)하면, V자 모양의 필라(pillar)가 형성된다. 필라는 게이트 전극막과 절연막을 관통하여 기판(SUB)과 연결된다. 필라(Pillar)의 외곽 부분(O)은 채널 반도체로 구성될 수 있고, 내부(I)는 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다.
계속해서 도 18을 참조하면, 메모리 블록(BLK1)의 게이트 전극막(gate electrode layer)은 접지 선택 라인(GSL), 복수의 워드 라인(WL1~WL8), 그리고 스트링 선택 라인(SSL)에 연결될 수 있다. 그리고 메모리 블록(BLK1)의 필라(pillar)는 복수의 비트 라인(BL1~BL3)과 연결될 수 있다. 도 18에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1~WL8), 그리고 3개의 비트 라인(BL1~BL3)을 갖는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.
도 19는 도 18에 도시된 메모리 블록(BLK1)의 등가 회로도이다. 도 19를 참조하면, 비트 라인(BL1~BL3)과 공통 소스 라인(CSL) 사이에는 낸드 스트링(NS11~NS33)이 연결되어 있다. 각각의 낸드 스트링(예를 들면, NS11)은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀(MC1~MC8), 그리고 접지 선택 트랜지스터(GST)를 포함한다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(String Selection Line; SSL1~SSL3)에 연결되어 있다. 복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 연결되어 있다. 그리고 접지 선택 트랜지스터(GST)는 접지 선택 라인(Ground Selection Line; GSL1~GSL3)에 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; Common Source Line)에 연결되어 있다.
계속해서 도 19를 참조하면, 동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되어 있고, 접지 선택 라인(GSL1~GSL3) 및 스트링 선택 라인(SSL1~SSL3)은 분리되어 있다. 제 1 워드 라인(WL1)에 연결되어 있고 낸드 스트링(NS11, NS12, NS13)에 속해 있는 메모리 셀(이하, 페이지라 함)을 프로그램하는 경우에는, 제 1 워드 라인(WL1)과 제 1 선택 라인(SSL1, GSL1)이 선택된다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 사용자 장치에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명에 따른 저장 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 플래시 메모리 및/또는 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들어, 본 발명의 범위는 플래시 메모리 장치에 한정되지 않는다. 본 발명은 변환 계층에 의한 어드레스 변환이 사용되는 모든 저장 장치에 적용될 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000, 2000: 사용자 장치 1100, 2200: 호스트
1110: 프로세서 1120: 메인 메모리
1200, 2100: 저장 장치
1210, 2210: 플래시 메모리
1220, 2120: 메모리 컨트롤러

Claims (28)

  1. 데이터를 저장하기 위한 플래시 메모리; 및
    호스트로부터 상기 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 컨트롤러를 포함하되,
    상기 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하기 위한 맵핑 관리자를 포함하는 저장 장치.
  2. 제 1 항에 있어서,
    상기 맵핑 관리자는,
    상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및
    페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함하는 저장 장치.
  3. 제 2 항에 있어서,
    상기 맵핑 관리자는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 저장 장치.
  4. 제 3 항에 있어서,
    상기 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛은 메모리 블록 또는 페이지에 대한 동일한 오프셋을 갖는 저장 장치.
  5. 제 4 항에 있어서,
    상기 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛은 연속적인 데이터 패턴(sequential data pattern)을 갖는 페이지들로 구성되는 저장 장치.
  6. 제 4 항에 있어서,
    상기 유닛 맵 테이블의 논리적 유닛과 이에 대응하는 물리적 유닛은 소거된 데이터 패턴(erased data pattern)을 갖는 페이지들로 구성되는 저장 장치.
  7. 제 2 항에 있어서,
    상기 맵핑 관리자는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 저장 장치.
  8. 제 7 항에 있어서,
    상기 논리적 페이지와 이에 대응하는 물리적 페이지의 맵핑 정보는 상기 플래시 메모리의 메타 영역으로부터 상기 페이지 맵 테이블로 로드되는 저장 장치.
  9. 제 1 항에 있어서,
    상기 컨트롤러는 상기 맵핑 관리자를 구동하기 위한 로컬 메모리를 포함하는 저장 장치.
  10. 제 9 항에 있어서,
    상기 맵핑 관리자는 상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자를 포함하고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 저장 장치.
  11. 호스트; 및
    상기 호스트로부터 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 저장 장치를 포함하되,
    상기 저장 장치는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하는 사용자 장치.
  12. 제 11 항에 있어서,
    상기 저장 장치는
    상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및
    페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함하는 사용자 장치.
  13. 제 12 항에 있어서,
    상기 저장 장치는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 사용자 장치.
  14. 제 12 항에 있어서,
    상기 저장 장치는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 사용자 장치.
  15. 제 14 항에 있어서,
    상기 논리적 페이지와 이에 대응하는 물리적 페이지의 맵핑 정보는 상기 플래시 메모리의 메타 영역으로부터 상기 페이지 맵 테이블로 로드되는 사용자 장치.
  16. 플래시 메모리를 기반으로 하는 저장 장치의 데이터 읽기 방법에 있어서:
    호스트로부터 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받는 단계;
    상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 결정하는 단계; 및
    상기 결정된 맵핑 방식에 따라 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 단계; 및
    상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 단계를 포함하는 데이터 읽기 방법.
  17. 제 16 항에 있어서,
    상기 유닛 맵 테이블은 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 갖는 데이터 읽기 방법.
  18. 제 17 항에 있어서,
    상기 저장 장치는
    상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및
    페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함하는 데이터 읽기 방법.
  19. 제 18 항에 있어서,
    상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 데이터 읽기 방법.
  20. 제 18 항에 있어서,
    상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 데이터 읽기 방법.
  21. 데이터를 저장하기 위한 플래시 메모리; 및
    호스트로부터 상기 플래시 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 플래시 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 카드 컨트롤러를 포함하되,
    상기 카드 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하는 메모리 카드.
  22. 제 21 항에 있어서,
    상기 카드 컨트롤러는
    상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및
    페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함하는 메모리 카드.
  23. 제 22 항에 있어서,
    상기 카드 컨트롤러는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 메모리 카드.
  24. 제 22 항에 있어서,
    상기 카드 컨트롤러는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 메모리 카드.
  25. 복수의 불휘발성 메모리; 및
    상기 복수의 불휘발성 메모리와 채널을 통해 연결되며, 호스트로부터 상기 복수의 불휘발성 메모리의 논리적 페이지에 대한 읽기 요청을 입력받고, 상기 복수의 불휘발성 메모리의 물리적 페이지에 대한 읽기 동작을 수행하는 SSD 컨트롤러를 포함하되,
    상기 SSD 컨트롤러는 복수의 논리적 블록을 하나의 논리적 유닛으로 관리하고, 상기 논리적 유닛과 이에 대응하는 물리적 유닛의 맵핑 관계를 나타내는 유닛 맵 테이블을 갖고, 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는지 여부에 따라 맵핑 방식을 달리하는 솔리드 스테이트 드라이브.
  26. 제 25 항에 있어서,
    상기 SSD 컨트롤러는
    상기 유닛 맵 테이블을 관리하기 위한 풀 블록 지시자; 및
    페이지 맵 테이블을 관리하기 위한 페이지 맵 테이블을 포함하는 솔리드 스테이트 드라이브.
  27. 제 26 항에 있어서,
    상기 SSD 컨트롤러는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하는 경우에, 상기 풀 블록 지시자를 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 솔리드 스테이트 드라이브.
  28. 제 26 항에 있어서,
    상기 SSD 컨트롤러는 상기 호스트로부터의 논리적 페이지가 속하는 논리적 유닛에 대응하는 물리적 유닛이 상기 유닛 맵 테이블에 존재하지 않는 경우에, 상기 페이지 맵 테이블을 이용하여 상기 논리적 페이지에 대응하는 물리적 페이지를 구하는 솔리드 스테이트 드라이브.
KR1020120005741A 2012-01-18 2012-01-18 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법 KR20130084846A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120005741A KR20130084846A (ko) 2012-01-18 2012-01-18 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법
US13/742,528 US9116795B2 (en) 2012-01-18 2013-01-16 Non-volatile memory devices using a mapping manager

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120005741A KR20130084846A (ko) 2012-01-18 2012-01-18 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법

Publications (1)

Publication Number Publication Date
KR20130084846A true KR20130084846A (ko) 2013-07-26

Family

ID=48780814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120005741A KR20130084846A (ko) 2012-01-18 2012-01-18 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법

Country Status (2)

Country Link
US (1) US9116795B2 (ko)
KR (1) KR20130084846A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019557A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법
KR20170125178A (ko) * 2016-05-03 2017-11-14 삼성전자주식회사 Raid 스토리지 장치 및 그것의 관리 방법
KR20180050888A (ko) * 2016-11-07 2018-05-16 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR101943312B1 (ko) * 2017-09-06 2019-01-29 주식회사 맴레이 플래시 기반 가속기 및 이를 포함하는 컴퓨팅 디바이스
US10831376B2 (en) 2016-04-04 2020-11-10 MemRay Corporation Flash-based accelerator and computing device including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369408B1 (ko) * 2013-03-15 2014-03-04 주식회사 디에이아이오 스토리지 시스템 및 이의 데이터 전송 방법
DE102013019941A1 (de) * 2013-11-27 2015-05-28 Giesecke & Devrient Gmbh Verfahren zum Betreiben eines Speichersystems sowie ein solches Speichersystem
US9760481B2 (en) * 2014-06-13 2017-09-12 Sandisk Technologies Llc Multiport memory
KR20160024546A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20160070920A (ko) * 2014-12-10 2016-06-21 에스케이하이닉스 주식회사 맵 테이블을 갖는 컨트롤러 및 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
KR102506135B1 (ko) 2015-03-16 2023-03-07 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN110888823B (zh) * 2019-11-26 2022-01-21 深圳忆联信息***有限公司 页扫描效率的提升方法、装置及计算机设备
CN115668153A (zh) * 2020-07-31 2023-01-31 华为技术有限公司 闪存控制方法和装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449485B1 (ko) 2001-10-26 2004-09-21 한국전자통신연구원 스트라이핑 시스템 및 이의 매핑 및 처리방법
US6990557B2 (en) 2002-06-04 2006-01-24 Sandbridge Technologies, Inc. Method and apparatus for multithreaded cache with cache eviction based on thread identifier
US20090193184A1 (en) 2003-12-02 2009-07-30 Super Talent Electronics Inc. Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System
US7653777B2 (en) 2004-01-19 2010-01-26 Trek Technology (Singapore) Pte Ltd. Portable data storage device using a memory address mapping table
US7290112B2 (en) 2004-09-30 2007-10-30 International Business Machines Corporation System and method for virtualization of processor resources
US7395404B2 (en) 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
CN100573476C (zh) 2005-09-25 2009-12-23 深圳市朗科科技股份有限公司 闪存介质数据管理方法
KR100806343B1 (ko) * 2006-10-19 2008-02-27 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 맵핑테이블 관리 방법
US20080155175A1 (en) 2006-12-26 2008-06-26 Sinclair Alan W Host System That Manages a LBA Interface With Flash Memory
KR100885181B1 (ko) * 2007-02-06 2009-02-23 삼성전자주식회사 그룹 맵핑 동작을 수행하는 메모리 시스템 및 그것의어드레스 맵핑 방법
KR20090026941A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 복수개의 비휘발성 데이터 저장매체를 구비한 저장장치의가상 파일 시스템에서 어드레스 맵핑을 수행하는 방법 및그 장치
KR100924021B1 (ko) 2007-10-02 2009-10-28 주식회사 휴원 플래시 메모리의 사상 관리 방법
KR20100016987A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 상 변화 메모리를 포함하는 컴퓨팅 시스템
KR20100055565A (ko) 2008-11-18 2010-05-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
KR101022001B1 (ko) 2008-12-08 2011-03-17 주식회사 이스트후 플래시 메모리 시스템 및 플래시 메모리의 관리 방법
JP2010152981A (ja) 2008-12-25 2010-07-08 Samsung Electronics Co Ltd 光ディスクの読み込み方法およびその装置
KR101638061B1 (ko) * 2009-10-27 2016-07-08 삼성전자주식회사 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법
KR20110046243A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
US9690694B2 (en) * 2011-09-27 2017-06-27 Sandisk Technologies, Llc Apparatus, system, and method for an address translation layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019557A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 불휘발성 메모리 장치, 버퍼 메모리 및 컨트롤러를 포함하는 스토리지 장치를 포함하는 컴퓨팅 장치의 동작 방법
US10831376B2 (en) 2016-04-04 2020-11-10 MemRay Corporation Flash-based accelerator and computing device including the same
KR20170125178A (ko) * 2016-05-03 2017-11-14 삼성전자주식회사 Raid 스토리지 장치 및 그것의 관리 방법
KR20180050888A (ko) * 2016-11-07 2018-05-16 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR101943312B1 (ko) * 2017-09-06 2019-01-29 주식회사 맴레이 플래시 기반 가속기 및 이를 포함하는 컴퓨팅 디바이스

Also Published As

Publication number Publication date
US9116795B2 (en) 2015-08-25
US20130185485A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
KR102501751B1 (ko) 메모리 콘트롤러, 불휘발성 메모리 시스템 및 그 동작방법
KR20130084846A (ko) 플래시 메모리를 기반으로 하는 저장 장치, 그것을 포함한 사용자 장치, 그리고 그것의 데이터 읽기 방법
KR101861170B1 (ko) 마이그레이션 관리자를 포함하는 메모리 시스템
US9190155B2 (en) Memory system
KR102450555B1 (ko) 스토리지 장치 및 그것의 동작 방법
KR102254392B1 (ko) 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR101824949B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
US9715444B2 (en) Storage device having nonvolatile memory device and write method
KR102295208B1 (ko) 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
KR101888074B1 (ko) 저장 장치 및 불휘발성 메모리 장치, 그리고 그것의 동작 방법
US11226895B2 (en) Controller and operation method thereof
US20160154594A1 (en) Method for managing address map for fast open operation and memory system
US10061695B2 (en) Memory system and operating method thereof
KR20130098642A (ko) 저장 장치
KR20190106228A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US9257192B2 (en) Memory system performing multi-step erase operation based on stored metadata
US20120297117A1 (en) Data storage device and data management method thereof
KR20150138528A (ko) 플래시 메모리를 기반으로 하는 스토리지 시스템 및 그것의 동작 방법
KR20140113176A (ko) 매핑 정보 업데이트 방법 및 이를 이용한 메모리 시스템
KR20120124285A (ko) 배드 블록 관리를 위한 방법 및 메모리 시스템
US10162568B2 (en) Method for searching matching key of storage device and server system including the same
US20230152968A1 (en) Storage devices including non-volatile memory devices
KR20200113990A (ko) 메모리 시스템 내 메모리 장치의 동작 상태를 확인하는 방법 및 장치
KR20150059058A (ko) 호스트 ftl을 갖는 사용자 장치 및 그것의 오픈 블록의 페이지 오프셋 전송 방법
KR102497213B1 (ko) 안전 삭제를 수행하는 컨트롤러, 이를 포함하는 키-밸류 스토리지 장치 및 키-밸류 스토리지 장치의 동작방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid