KR20130084492A - 비휘발성 메모리 시스템 - Google Patents

비휘발성 메모리 시스템 Download PDF

Info

Publication number
KR20130084492A
KR20130084492A KR1020120005313A KR20120005313A KR20130084492A KR 20130084492 A KR20130084492 A KR 20130084492A KR 1020120005313 A KR1020120005313 A KR 1020120005313A KR 20120005313 A KR20120005313 A KR 20120005313A KR 20130084492 A KR20130084492 A KR 20130084492A
Authority
KR
South Korea
Prior art keywords
error
page
page data
data
memory
Prior art date
Application number
KR1020120005313A
Other languages
English (en)
Inventor
박상수
정재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120005313A priority Critical patent/KR20130084492A/ko
Priority to US13/668,607 priority patent/US20130185609A1/en
Publication of KR20130084492A publication Critical patent/KR20130084492A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 시스템은, 멀티 레벨 메모리 어레이와 페이지 버퍼를 포함하는 비휘발성 메모리 장치; 및 상기 멀티 레벨 메모리 어레이로부터 제1 페이지 데이터를 리드하여 상기 페이지 버퍼에 저장하고, 상기 제1 페이지 데이터의 제1 에러 비트를 검출하고, 상기 제1 에러 비트의 에러를 정정한 제1 정정 데이터를 이용하여 상기 페이지 버퍼에 저장된 상기 제1 페이지 데이터의 에러를 정정하고, 에러가 정정된 상기 제1 페이지 데이터를 상기 멀티 레벨 메모리 어레이에 제1 리프레시 프로그램하도록 제어하는 메모리 컨트롤러를 포함한다.

Description

비휘발성 메모리 시스템{Nonvolatile memory system}
본 발명은 비휘발성 메모리 시스템에 관한 것이다.
비휘발성 메모리의 셀의 저장능력은 점점 감소하고 있다. 그리고, 스케일링 다운(scaling down)에 따라, 데이터 "0"과 데이터 "1"을 구분 짓는 전자의 개수는 점차적으로 줄어들고 있다. 이에 따라, 비휘발성 메모리의 신뢰성을 유지하기 위해, 프로그램 된 셀 안의 전자를 유지하는 기술이 개발되고 있다.
리프레시 프로그램(refresh program)은 프로그램 된 셀 안의 전자를 유지하는 기술 중 하나이다. 예컨대, 셀의 전하 손실(charge loss)로 인해, 셀의 정보의 판독이 어려운 한계 시점이 오면, 리프레시 프로그램을 진행하여 해당 셀의 정보를 다시 프로그램 할 수 있다.
리프레시 프로그램을 위해, 우선, 메모리 컨트롤러가 비휘발성 메모리 장치에 포함된 메모리 어레이로부터 페이지 데이터를 리드한다. 메모리 컨트롤러는 리드된 페이지 데이터의 에러를 정정한 후, 정정된 페이지 데이터를 메모리 어레이에 리프레시 프로그램 할 수 있다.
비휘발성 메모리 장치의 메모리 어레이가 멀티 레벨 셀(MLC; Multi Level Cell) 타입이면, 메모리 어레이는 두 개 이상의 페이지를 포함할 수 있다. 구체적으로, 메모리 어레이에 포함된 하나의 워드 라인은 두 개 이상의 페이지를 포함할 수 있다. 메모리 어레이의 리드 및 리프레시 프로그램은 페이지 단위로 수행될 수 있다. 그러므로, 멀티 레벨 셀 타입의 메모리 어레이로부터 각각의 페이지마다 페이지 데이터가 리드될 수 있고, 리드된 복수의 페이지 데이터는 메모리 컨트롤러에 의해 정정된 후, 메모리 컨트롤러의 레지스터에 저장될 수 있다. 그리고, 복수의 정정된 페이지 데이터가 메모리 어레이에 한꺼번에 리프레시 프로그램 될 수 있다. 다만, 리프레시 프로그램 과정에서, 복수의 정정된 페이지 데이터가 메모리 컨트롤러의 레지스터에 저장되는 단계가 필요하므로, 메모리 컨트롤러는 적어도 두 페이지 이상의 데이터를 저장할 수 있는 레지스터를 가지고 있어야 한다.
그런데, 메모리 어레이의 워드 라인에 포함되는 페이지의 수가 증가할수록, 리프레시 프로그램을 수행하기 위한 메모리 컨트롤러의 레지스터의 개수가 늘어나야 하기 때문에, 메모리 컨트롤러의 운영에 부담이 될 수 있다.
본 발명이 해결하려는 과제는, 메모리 컨트롤러의 레지스터의 사용을 최소화하고, 비휘발성 메모리의 레지스터를 이용하여 리프레시 프로그램을 할 수 있는 비휘발성 메모리 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 시스템의 일 실시예는 멀티 레벨 메모리 어레이와 페이지 버퍼를 포함하는 비휘발성 메모리 장치; 및 상기 멀티 레벨 메모리 어레이로부터 제1 페이지 데이터를 리드하여 상기 페이지 버퍼에 저장하고, 상기 제1 페이지 데이터의 제1 에러 비트를 검출하고, 상기 제1 에러 비트의 에러를 정정한 제1 정정 데이터를 이용하여 상기 페이지 버퍼에 저장된 상기 제1 페이지 데이터의 에러를 정정하고, 에러가 정정된 상기 제1 페이지 데이터를 상기 멀티 레벨 메모리 어레이에 제1 리프레시 프로그램하도록 제어하는 메모리 컨트롤러를 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 시스템의 다른 실시예는 LSB 페이지 데이터와 MSB 페이지 데이터를 포함하는 멀티 레벨 메모리 셀로 구성된 어레이를 포함하는 비휘발성 메모리 장치; 및 상기 LSB 페이지 데이터와 상기 MSB 페이지 데이터 중 어느 하나를 제1 리드하고 에러를 정정하여 상기 메모리 셀에 제1 리프레시 프로그램한 후, 상기 LSB 페이지 데이터와 상기 MSB 페이지 데이터 중 다른 하나를 제2 리드하여 에러를 정정하여 상기 메모리 셀에 제2 리프레시 프로그램하도록 제어하는 메모리 컨트롤러를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 비휘발성 메모리 시스템의 블록도이다.
도 2는 도 1의 메모리 어레이를 자세히 나타낸 개략도이다.
도 3은 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 4(a)는 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다.
도 4(b), 도 4(c) 및 도 4(d)는 각각 도 4(a)의 S1100, S1230, S1330에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 5는 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 타이밍도이다.
도 6(a)는 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다.
도 6(b) 및 도 6(c)는 각각 도 6(a)의 S2100 및 S2360에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 타이밍도이다.
도 9(a)는 본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다.
도 9(b), 도 9(c) 및 도 9(d)는 각각 도 9(a)의 S3100, S3230, S3330에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 10은 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 11(a)는 본 발명의 제4 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다.
도 11(b) 및 도 11(c)는 각각 도 11(a)의 S4100 및 S4360에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 12는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 SSD 시스템의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서, 비휘발성 메모리 시스템을 설명하기 위해, 편의상 낸드 플래시 메모리를 예로 들어 설명하지만, 비휘발성 메모리 시스템이 낸드 플래시 메모리를 이용한 시스템에 제한되지 않는다.
도 1 및 도 2를 참조하여, 본 발명에 따른 비휘발성 메모리 시스템을 설명한다. 도 1은 본 발명의 비휘발성 메모리 시스템의 블록도이고, 도 2는 도 1의 메모리 어레이를 자세히 나타낸 개략도이다.
도 1을 참조하면, 비휘발성 메모리 시스템(1)은 비휘발성 메모리 장치(100)와 메모리 컨트롤러(200)를 포함한다.
메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)의 리드, 라이트, 리프레시 프로그램을 제어하도록 구성될 수 있다. 예컨대, 메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)의 동작을 제어하기 위한 펌웨어(firmware) 또는 소프트웨어를 구동하도록 구성될 수 있다.
메모리 컨트롤러(200)는 에러 정정 모듈(215)을 포함하는 제어부(210), 및 컨트롤러 레지스터(220)를 포함할 수 있다. 제어부(210)는 비휘발성 메모리 시스템(1)의 전반적인 구동을 제어할 수 있다. 예컨대, 제어부(210)는 비휘발성 메모리 시스템(1)에서 리드, 라이트, 리프레시 프로그램이 수행되도록 제어할 수 있다. 그리고, 에러 정정 모듈(215)은 비휘발성 메모리 장치(100)로부터 리드된 데이터의 에러를 정정할 수 있다. 에러 정정 모듈(215)은 예컨대, ECC 엔진(ECC engine)일 수 있으며, ECC(ECC; Error Correction Code) 에러 정정을 통해, 리드된 데이터의 에러 비트를 검출하고 해당 에러 비트의 에러를 정정할 수 있다.
컨트롤러 레지스터(220)는, 예컨대, 에러 비트에 대한 정정 데이터를 저장할 수 있다. 본 명세서에서 정정 데이터는, 검출된 에러 비트의 데이터 에러가 정정된 데이터를 의미할 수 있다.
비휘발성 메모리 장치(100)는 메모리 어레이(110), 페이지 버퍼(120), 및 리드-라이트부(130)를 포함할 수 있다,
도 2를 참조하면, 메모리 어레이(110)는 하나의 비트 라인(BL)에 복수의 메모리 셀(112)이 직렬적으로 연결된 스트링(STR) 구조를 가질 수 있다. 그리고, 워드 라인(WL)과 비트 라인(BL)과 교차하도록 배열될 수 있다.
또한, 메모리 어레이(110)는 N-비트의 데이터를 저장하는 메모리 셀(112), 플래그(flag) 데이터를 저장하는 플래그 셀(114)을 포함할 수 있다.
각각의 메모리 셀(112)에는 1-비트 데이터가 저장되어 있거나, 복수의 비트 데이터(예컨대, 2-비트 이상의 데이터)가 저장될 수 있다. 1-비트의 데이터를 저장하는 메모리 셀을 단일 레벨 셀(SLC; Single-Level Cell)이라고 하며, 복수의 비트 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC; Multi-Level Cell)이라고 한다.
메모리 셀(112)이 멀티 레벨 셀이면, 하나의 메모리 셀(112)은 논리적으로 구분되는 복수의 페이지를 가질 수 있다. 메모리 셀(112)의 각 페이지마다, 서로 다른 레벨 또는 다른 비트의 데이터가 저장될 수 있다. 예컨대, 메모리 셀(112)은 N-비트의 데이터를 저장하는 멀티 레벨 셀일 수 있으며, N-비트의 데이터는 LSB(Least Significant Bit) 데이터와 MSB(Most Significant Bit) 데이터를 포함할 수 있다. 예컨대, LSB 데이터는 메모리 셀(112)의 LSB 페이지에 저장되고, MSB 데이터는 메모리 셀(112)의 MSB 페이지에 저장되는 것으로 이해할 수 있다.
플래그 셀(114)에는 플래그 데이터가 저장된다. 플래그 데이터는 해당 플래그 셀(114)과 동일한 워드 라인(WL)에 연결된 메모리 셀(112)에 포함되는 특정한 페이지가 프로그램 되었는지 여부를 나타낸다. 플래그 데이터의 종류로, MSB 플래그 데이터(MF)와 LSB 플래그 데이터(LF)가 있다. 플래그 셀(114)에 MSB 플래그 데이터(MF)가 프로그램 되어 있으면 해당 워드 라인(WL)의 MSB 페이지가 프로그램 되었다는 것을 나타내고, LSB 플래그 데이터(LF)가 프로그램 되어 있으면 해당 워드 라인(WL)의 LSB 페이지가 프로그램 되었다는 것을 나타낼 수 있다.
페이지 버퍼(120)에는 예컨대, 메모리 어레이(110)로부터 리드된 데이터가 저장될 수 있고, 메모리 어레이(110)에 프로그램 될 데이터가 저장될 수 있다. 페이지 버퍼(120)는 복수의 데이터 저장 공간을 포함할 수 있으며, 페이지 버퍼(120)는 예컨대, 제1 내지 제3 레지스터(121, 122, 123)를 포함할 수 있다.
리드-라이트부(130)는 메모리 어레이(110)의 데이터를 리드하거나, 메모리 어레이(110)에 데이터를 라이트(또는 프로그램)할 수 있다.
도 3을 참조하여, 메모리 셀에 저장된 데이터에 따른 문턱 전압의 산포(distribution)를 통해, 리프레시 프로그램의 필요성에 대하여 설명한다. 도 3은 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
도 3을 참조하면, 2-비트의 멀티 레벨 셀은 4가지 상태의 문턱 전압의 산포를 가질 수 있다. 구체적으로, 문턱 전압의 크기에 따라, 11 상태(Erase), 01 상태(P1), 00 상태(P2), 및 10 상태(P3)로 나누어 질 수 있다. 다만, 설명의 편의를 위해, 예시적으로 데이터의 값을 정한 것일 뿐이며, 문턱 전압의 크기에 따른 데이터 값은 변경될 수 있다.
점선으로 도시된 문턱 전압의 산포는, 저장된 전하의 손실이 없는 메모리 셀의 문턱 전압의 산포를 나타낸다. 구체적으로, 점선으로 도시된 01 상태(P1), 00 상태(P2), 및 10 상태(P3)의 문턱 전압은, 각각 제1 검증 전압(V1), 제2 검증 전압(V2), 및 제3 검증 전압(V3) 보다 크다.
그러나, 시간이 지나면, 메모리 셀에 저장된 전하가 손실되어, 메모리 셀의 문턱 전압의 산포는 실선으로 도시된 문턱 전압의 산포처럼 변할 수 있다. 이 때, 메모리 셀을 리드하면 에러 데이터가 출력될 수 있다. 예컨대, 메모리 셀은 점선으로 된 01 상태(P1)의 문턱 전압의 산포를 갖도록 프로그램 되었지만, 메모리 셀에 저장된 전하가 손실되어 메모리 셀은 실선으로 된 문턱 전압의 산포를 갖게 될 수 있다. 실선으로 된 01 상태(P1)의 에러 영역(Ⅰ)은 제1 리드 전압(R1)보다 낮은 문턱 전압을 갖기 때문에, 메모리 셀의 데이터를 리드하면 "01"이 아닌 "11"의 데이터가 리드되어, 잘못된 데이터가 출력될 수 있다.
그러므로, 메모리 셀에 저장된 데이터의 신뢰성을 유지하기 위해, 메모리 셀로부터 리드된 데이터의 에러를 정정하고, 에러가 정정된 데이터를 해당 메모리 셀에 리프레시 프로그램을 하는 것이 필요하다.
도 1, 도 4(a) 내지 도 4 (d) 및 도 5를 참조하여, 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램 방법을 설명한다. 도 4(a)는 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다. 도 4(b), 도 4(c) 및 도 4(d)는 각각 도 4(a)의 S1100, S1230, S1330에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다. 도 5는 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 타이밍도이다. 이하, 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램 방법에서, 비휘발성 메모리 시스템(1)은 메모리 컨트롤러(200)의 제어부(210)에 의해 제어될 수 있다.
메모리 어레이(110)는 멀티 레벨을 가진, 멀티 레벨 메모리 어레이일 수 있다. 예컨대, 메모리 어레이(110)에 포함된 메모리 셀(112)이 N-비트의 멀티 레벨 셀일 수 있다. 메모리 어레이(110)는 서로 다른 비트의 데이터가 각각 저장되는 N개의 페이지를 포함할 수 있다. 예컨대, 메모리 어레이(110)는 LSB 데이터를 저장하는 제1 페이지부터 MSB 데이터를 저장하는 제N 페이지까지 포함할 수 있다.
메모리 어레이(110)에 포함되는 메모리 셀(112)이 2-비트의 멀티 레벨 셀인 경우를 예로 들어, 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 구체적으로 설명한다.
2-비트 중 LSB 데이터가 저장되는 LSB 페이지를 제1 페이지로 정의하고, 2-비트 중 MSB 데이터가 저장되는 MSB 페이지를 제2 페이지로 정의할 수 있다.
제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법에서, 메모리 어레이(110)의 특정한 페이지를 리드하고, 리드된 데이터의 에러를 정정하고, 에러가 정정된 데이터를 메모리 어레이(110)에 리프레시 프로그램 하는 일련의 과정이, 각각의 페이지 별로 분리되어 독립적으로 수행된다. 예컨대, 메모리 어레이(110)의 제1 페이지에 대한 리프레시 프로그램을 마친 후, 메모리 어레이(110)의 제2 페이지에 대한 리프레시 프로그램을 수행할 수 있다.
본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램 방법에서, 상술한 바와 같이, 메모리 어레이(110)의 제1 페이지에 대한 리프레시 프로그램과, 메모리 어레이(110)의 제2 페이지에 대한 리프레시 프로그램이 분리되어 독립적으로 수행될 수 있다. 구체적으로, 메모리 어레이(110)의 제1 페이지 데이터를 리드하고 에러를 정정하여 메모리 어레이(110)에 리프레시 프로그램 한 후, 메모리 어레이(110)의 제2 페이지 데이터를 리드하고 에러를 정정하여 메모리 어레이(110)에 리프레시 프로그램 할 수 있다.
우선, 도 1, 도 4(a) 및 도 5를 참조하면, 메모리 컨트롤러(200)의 제어부(210)는, 메모리 어레이(110)에서 리드할 페이지를 선택할 수 있다(S1100). 메모리 어레이(110)의 제1 페이지 또는 제2 페이지 중 하나가 선택될 수 있으며, 선택된 페이지에 대한 리프레시 프로그램이 진행된다.
메모리 어레이(110)의 제1 페이지가 먼저 리드되는 경우, 리드-라이트부(130)가 메모리 어레이(110)의 제1 페이지를 리드하면, 제1 페이지 데이터가 출력될 수 있다(S1200).
구체적으로, I/O 포트를 통해, 메모리 컨트롤러(200)의 제어부(210)는 리드 커맨드 세트(read command set, 00h 및 30h)를 비휘발성 메모리 장치(100)에 입력할 수 있다. 즉, 제어부(210)는 리드-라이트부(130)가 메모리 어레이(110)의 제1 페이지를 리드하도록 제어할 수 있다. 어드레스 정보(Addr5)가 리드 커맨드 세트 사이(00h와 30h 사이)에 위치하여 비휘발성 메모리 장치(100)에 제공될 수 있으며, 어드레스 정보(Addr5)는 2개의 컬럼 어드레스(column address)와 3개의 로우 어드레스(row address)로 구성될 수 있다.
메모리 어레이(110)는, 하나의 워드 라인(WL)을 기본 단위로 하여 리드될 수 있다. 그러므로, 메모리 어레이(110)의 제1 페이지를 리드하면, 하나의 워드 라인(WL)에 연결된 복수의 메모리 셀(112)의 제1 페이지에 저장된 제1 페이지 데이터가 출력될 수 있다. 제1 페이지 데이터는 페이지 버퍼(120)의 제1 레지스터(121)에 저장될 수 있다.
이어서, 메모리 컨트롤러(200)의 에러 정정 모듈(215)을 이용하여, 제1 페이지 데이터의 에러를 정정할 수 있다(S1210).
에러 정정 모듈(215)은 예컨대, ECC 엔진일 수 있으며, ECC 에러 정정을 통해, 제1 데이터의 제1 에러 비트를 검출하고 제1 에러 비트의 데이터 에러를 정정할 수 있다. 에러 정정 모듈(215)은 제1 에러 비트의 데이터 에러를 정정하여, 제1 정정 데이터를 생성할 수 있다. 그리고, 제1 정정 데이터는 컨트롤러 레지스터(220)에 저장될 수 있다.
컨트롤러 레지스터(220)에는 에러가 정정된 제1 페이지 데이터가 저장되는 것이 아니라, 제1 정정 데이터가 저장된다. 즉, 제1 페이지 데이터 중 에러가 발생하지 않은 비트의 데이터는 컨트롤러 레지스터(220)에 저장되지 않으며, 제1 에러 비트의 에러를 정정한 제1 정정 데이터만 컨트롤러 레지스터(220)에 저장될 수 있다.
컨트롤러 레지스터(220)에 저장되는 제1 정정 데이터의 크기는 제1 페이지 데이터의 크기에 비해 작을 수 있다. 컨트롤러 레지스터(220)에 저장되는 데이터의 크기를 줄이면, 필요한 컨트롤러 레지스터(220)의 개수를 줄일 수 있으므로, 컨트롤러 레지스터(220)로 인한 메모리 컨트롤러(200)의 부담을 감소시킬 수 있다.
에러 정정 모듈(215)은 제1 페이지 데이터의 비트 에러율(BER; Bit Error Rate)을 계산할 수 있고, 제1 페이지 데이터의 비트 에러율과 소정의 임계값(K)의 크기를 비교할 수 있다. 소정의 임계값(K)은 비휘발성 메모리 시스템(1)에서 수용 가능한 비트 에러율에 대한 값이다. 그러므로, 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 크다면, 제1 페이지 데이터는 비휘발성 메모리 시스템(1)에서 수용 가능하지 못할 정도의 에러 비트를 포함하므로, 메모리 컨트롤러(200)는 메모리 어레이(110)의 제1 페이지에 대한 리프레시 프로그램이 필요하다고 판단할 수 있다. 다만, 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 작다면, 리프레시 프로그램을 위한 비휘발성 메모리 시스템(1)의 동작은 중지될 수 있다.
이어서, 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 크면, 제1 정정 데이터를 이용하여, 제1 레지스터(121)에 저장되어 있는 제1 페이지 데이터의 에러를 정정할 수 있다. 결과적으로, 정정된 제1 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있다(S1220).
구체적으로, 컨트롤러 레지스터(220)에 제1 정정 데이터가 저장되어 있고, 메모리 컨트롤러(200)가 제1 페이지 데이터의 제1 에러 비트의 어드레스를 알고 있다. 그러므로, 제1 정정 데이터와 제1 에러 비트의 어드레스를 이용하여, 제1 레지스터(121)에 저장되어 있는 제1 페이지 데이터의 에러를 정정할 수 있다. 즉, 제1 레지스터(121)에 저장된 제1 페이지 데이터의 에러 비트는 제1 정정 데이터의 값으로 정정될 수 있다.
본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램 방법에서, 메모리 컨트롤러(200)의 제어부(210)는 제1 정정 데이터를 비휘발성 메모리 장치(100)에 제공하여 제1 정정 데이터를 이용해 제1 페이지 데이터를 정정하고, 정정된 제1 페이지 데이터가 제1 레지스터(121)에 로딩된다. 이와 같이, 메모리 컨트롤러(200)와 비휘발성 메모리 장치(100)는 상대적으로 크기가 작은 제1 정정 데이터를 주고 받기 때문에, 메모리 컨트롤러(200)에서 정정된 제1 페이지 데이터를 비휘발성 메모리 장치(100)에 제공하는 것에 비해, 데이터의 입력 시간과 I/O-파워(Input/Output power)를 줄일 수 있다.
이어서, 제1 레지스터(121)의 정정된 제1 페이지 데이터를, 메모리 어레이(110)의 제1 페이지에 리프레시 프로그램 할 수 있다(S1230).
다만, 리프레시 프로그램은 메모리 어레이(110) 중 제1 에러 비트가 검출되었던 메모리 셀(112)에 대해서만 수행될 수 있다. 예컨대, 도 3의 에러 영역(Ⅰ)에 해당하는 문턱 전압을 갖는 메모리 셀(112)에 대하여 리프레시 프로그램이 수행될 수 있다. 그리고, 메모리 어레이(110)의 제1 페이지를 리프레시 프로그램 하면서, 플래그 셀(114)도 리프레시 프로그램 할 수 있다.
구체적으로, I/O 포트를 통해, 메모리 컨트롤러(200)의 제어부(210)는 리프레시 커맨드 세트(refresh command set, 85h 및 17h)를 비휘발성 메모리 장치(100)에 입력할 수 있다. 즉, 제어부(210)는 리드-라이트부(130)가 메모리 어레이(110)의 제1 페이지에 정정된 제1 페이지 데이터를 리프레시 프로그램하도록 제어할 수 있다. 어드레스 정보(Addr5)가 리프레시 커맨드 세트 사이(85h와 17h 사이)에 위치하여 비휘발성 메모리 장치(100)에 제공될 수 있다.
상술한 바와 같이, 제1 페이지는 LSB 데이터가 저장될 LSB 페이지를 의미한다. 제2 리드 전압(R2)보다 문턱 전압이 낮으면 LSB 데이터는 "1"이고, 제2 리드 전압(R2)보다 문턱 전압이 높으면 LSB 데이터는 "0"일 수 있다. 도 4(b) 및 도 4(c)를 참조하면, LSB 페이지의 리프레시 프로그램 결과, 제2 리드 전압(R2)에 인접한 00 상태(P2)의 문턱 전압의 산포가 제2 리드 전압(R2)보다 높아지도록 리프레시 프로그램 되었으므로, 제2 리드 전압(R2)를 기준으로 LSB 데이터를 리드하더라도 에러가 발생하지 않을 수 있다.
메모리 어레이(110)의 제1 페이지에 대한 리프레시 프로그램을 마친 후, 메모리 어레이(110)의 제2 페이지에 대한 리프레시 프로그램을 수행할 수 있다. 다만, 메모리 어레이(110)의 제1 페이지에만 프로그램 되어 있는 상태라면, 메모리 어레이(110)의 제2 페이지에 대한 리프레시 프로그램은 수행하지 않을 수 있다. 반대로, 메모리 어레이(110)의 제2 페이지에만 프로그램 되어 있는 상태라면, 메모리 어레이(110)의 제1 페이지에 대한 리프레시 프로그램은 수행하지 않을 수 있다.
제2 페이지에 대한 리프레시 프로그램에 대한 자세한 설명은, 제1 페이지에 대한 리프레시 프로그램에 대한 설명과 동일하기 때문에, 차이점을 위주로 설명한다.
우선, 리드-라이트부(130)가 메모리 어레이(110)의 제2 페이지를 리드하면, 제2 페이지 데이터가 출력될 수 있다(S1300).
메모리 어레이(110)는, 하나의 워드 라인(WL)을 기본 단위로 하여 리드될 수 있다. 그러므로, 메모리 어레이(110)의 제2 페이지를 리드하면, 하나의 워드 라인(WL)에 연결된 복수의 메모리 셀(112)의 제2 페이지에 저장된 제2 페이지 데이터가 출력될 수 있다. 제2 페이지 데이터는 페이지 버퍼(120)의 제1 레지스터(121)에 저장될 수 있다.
이어서, 메모리 컨트롤러(200)의 에러 정정 모듈(215)을 이용하여, 제2 페이지 데이터의 에러를 정정할 수 있다(S1310).
에러 정정 모듈(215)은 ECC 에러 정정을 통해, 제2 데이터의 제2 에러 비트를 검출하고 제2 에러 비트의 데이터 에러를 정정할 수 있다. 에러 정정 모듈(215)은 제2 에러 비트의 데이터 에러를 정정하여, 제2 정정 데이터를 생성할 수 있다. 그리고, 제2 정정 데이터는 컨트롤러 레지스터(220)에 저장될 수 있다.
에러 정정 모듈(215)은 제2 페이지 데이터의 비트 에러율(BER; Bit Error Rate)을 계산할 수 있고, 제2 페이지 데이터의 비트 에러율과 소정의 임계값(K)의 크기를 비교할 수 있다. 제2 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 작다면 리프레시 프로그램을 위한 비휘발성 메모리 시스템(1)의 동작은 중지될 수 있다.
이어서, 제2 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 크면, 제2 정정 데이터를 이용하여, 제1 레지스터(121)에 저장되어 있는 제2 페이지 데이터의 에러를 정정할 수 있다. 결과적으로, 정정된 제2 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있다(S1320).
이어서, 제1 레지스터(121)의 정정된 제2 페이지 데이터를, 메모리 어레이(110)의 제2 페이지에 리프레시 프로그램 할 수 있다(S1330).
다만, 리프레시 프로그램은 메모리 어레이(110) 중 제2 에러 비트가 검출되었던 메모리 셀(112)에 대해서만 수행될 수 있다. 그리고, 메모리 어레이(110)의 제2 페이지를 리프레시 프로그램 하면서, 플래그 셀(114)도 리프레시 프로그램 할 수 있다.
상술한 바와 같이, 제2 페이지는 MSB 데이터가 저장될 MSB 페이지를 의미한다. 문턱 전압의 산포가 제1 및 제3 리드 전압(R1, R3)의 사이에 위치하면 MSB 데이터는 "0"이고, 문턱 전압의 산포가 제1 리드 전압(R1) 보다 낮거나 문턱 전압의 산포가 제3 리드 전압(R3) 보다 높으면 MSB 데이터는 "1"일 수 있다. 도 4(b) 및 도 4(d)를 참조하면, MSB 페이지의 리프레시 프로그램 결과, 제1 리드 전압(R1)에 인접한 01 상태(P1)의 문턱 전압의 산포가 제1 리드 전압(R1)보다 높아지도록 리프레시 프로그램 되었고, 제3 리드 전압(R3)에 인접한 10 상태(P3)의 문턱 전압의 산포가 제3 리드 전압(R3)보다 높아지도록 리프레시 프로그램 되었다. 그러므로, 제1 및 제3 리드 전압(R1, R3)를 기준으로 MSB 데이터를 리드하더라도 에러가 발생하지 않을 수 있다.
도 1, 도 6(a) 내지 도 6(c), 도 7 내지 도 8을 참조하여, 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명한다. 다만, 본 발명의 제1 실시예와의 차이점을 위주로 설명한다. 도 6(a)는 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다. 도 6(b) 및 도 6(c)는 각각 도 6(a)의 S2100 및 S2360에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다. 도 7 및 도 8은 본 발명의 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 타이밍도이다. 이하, 본 발명의 제1 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램 방법에서, 비휘발성 메모리 시스템(1)은 메모리 컨트롤러(200)의 제어부(210)에 의해 제어될 수 있다.
제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 특정한 페이지를 리드하고, 리드된 페이지 데이터의 에러를 정정하고, 에러가 정정된 페이지 데이터를 페이지 버퍼에 저장하는 일련의 과정을 각각의 페이지에 대하여 순차적으로 수행한 후, 모든 페이지에 대하여 한꺼번에 리프레시 프로그램을 수행할 수 있다. 예컨대, 제1 페이지부터 제N 페이지까지, 각각의 페이지로부터 리드된 페이지 데이터를 정정하고, 에러가 정정된 페이지 데이터를 페이지 버퍼(120)에 로딩하는 과정을 반복하고, 모든 페이지에 대하여 한꺼번에 리프레시 프로그램을 수행할 수 있다.
메모리 어레이(110)에 포함되는 메모리 셀(112)이 2-비트의 멀티 레벨 셀인 경우를 예로 들어, 제2 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 구체적으로 설명한다.
우선, 도 1, 도 6(a) 및 도 7을 참조하면, 리드-라이트부(130)가 메모리 어레이(110)의 제1 페이지를 리드하면, 제1 페이지 데이터가 출력될 수 있다(S2100).
메모리 어레이(110)는, 하나의 워드 라인(WL)을 기본 단위로 하여 리드될 수 있다. 그러므로, 메모리 어레이(110)의 제1 페이지를 리드하면, 하나의 워드 라인(WL)에 연결된 복수의 메모리 셀(112)의 제1 페이지에 저장된 제1 페이지 데이터를 출력할 수 있다. 제1 페이지 데이터는 페이지 버퍼(120)의 제1 레지스터(121)에 저장될 수 있다.
메모리 어레이(110)의 제1 페이지를 리드할 때, 해당 워드 라인(WL)에 연결되는 플래그 셀(114)도 리드될 수 있다. 그리고, 플래그 셀(114)의 플래그 데이터도 페이지 버퍼(120)의 제1 레지스터(121)에 저장될 수 있다.
이어서, 제1 레지스터(121)에 저장된 플래그 셀(114)의 플래그 데이터 중 MSB 플래그 데이터(MF)의 값을 확인함으로써, 메모리 어레이(110)의 제2 페이지에 프로그램이 되어 있는 상태인지 판단할 수 있다(S2200). 예컨대, MSB 플래그 데이터(MF)의 값이 "1"이면 제2 페이지에 프로그램이 되어있는 것으로 판단하고, MSB 플래그 데이터(MF)의 값이 "0"이면 제2 페이지에 프로그램이 되어있지 않은 것으로 판단할 수 있다.
MSB 플래그 데이터(MF)의 값을 확인하여, 메모리 어레이(110)의 제2 페이지에 프로그램이 되어 있는 상태로 판단되면, 메모리 컨트롤러(200)의 에러 정정 모듈(215)을 이용하여, 제1 페이지 데이터의 에러를 정정할 수 있다(S2310). 메모리 어레이(110)의 제2 페이지에 프로그램이 되어 있지 않은 상태로 판단되는 경우에 대하여는 후술하도록 한다.
에러 정정 모듈(215)은 ECC 에러 정정을 통해, 제1 데이터의 제1 에러 비트를 검출하고 제1 에러 비트의 데이터 에러를 정정할 수 있다. 에러 정정 모듈(215)은 제1 에러 비트의 데이터 에러를 정정하여, 제1 정정 데이터를 생성할 수 있다. 제1 정정 데이터는 컨트롤러 레지스터(220)에 저장될 수 있다.
에러 정정 모듈(215)은 제1 페이지 데이터의 비트 에러율(BER; Bit Error Rate)을 계산할 수 있고, 제1 페이지 데이터의 비트 에러율과 소정의 임계값(K)의 크기를 비교할 수 있다. 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 작다면 리프레시 프로그램을 위한 비휘발성 메모리 시스템(1)의 동작은 중지될 수 있다.
이어서, 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 크면, 제1 정정 데이터를 이용하여, 제1 레지스터(121)에 저장되어 있는 제1 페이지 데이터의 에러를 정정할 수 있고, 정정된 제1 페이지 데이터를 트랜스퍼하여 페이지 버퍼(120)의 제2 레지스터(122)에 저장할 수 있다. 결과적으로, 정정된 제1 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있고, 정정된 제1 페이지 데이터는 트랜스퍼되어 제2 레지스터(122)에 저장될 수 있다(S2320).
구체적으로, 제어부(210)는 커맨드 세트 85h 및 어드레스 정보(Addr5)를 비휘발성 메모리 장치(100)에 입력할 수 있으며, 에러가 정정된 제1 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있다. 그리고, 제어부(210)는 트랜스퍼 커맨드 세트(Data Transfer Command1)를 비휘발성 메모리 장치(100)에 입력할 수 있으며, 정정된 제1 페이지 데이터는 트랜스퍼되어 제2 레지스터(122)에 저장될 수 있다.
정정된 제1 페이지 데이터를 다른 레지스터로 트랜스퍼하는 이유는, 페이지 버퍼(120)의 제1 레지스터(121)가 캐시 레지스터로 이용되는 경우, 다른 단계에서 제1 레지스터(121)가 사용될 수 있기 때문이다. 즉, 제1 레지스터(121)에 다른 데이터가 저장되면, 제1 레지스터(121)에 저장된 정정된 제1 페이지 데이터가 지워질 수 있기 때문에, 리프레시 프로그램을 하기 위해 정정된 제1 페이지 데이터를 제2 레지스터(122)로 트랜스퍼 시킬 수 있다.
이어서, 메모리 어레이(110)의 제2 페이지를 리드하여, 제2 페이지 데이터를 출력할 수 있다(S2330).
메모리 어레이(110)는, 하나의 워드 라인(WL)을 기본 단위로 하여 리드될 수 있다. 그러므로, 메모리 어레이(110)의 제2 페이지를 리드하면, 하나의 워드 라인(WL)에 연결된 복수의 메모리 셀(112)의 제2 페이지에 저장된 제2 페이지 데이터를 출력할 수 있다. 정정된 제1 데이터가 트랜스퍼되어 제2 레지스터(122)에 저장되었으므로, 출력된 제2 데이터는 페이지 버퍼(120)의 제1 레지스터(121)에 저장될 수 있다.
이어서, 메모리 컨트롤러(200)의 에러 정정 모듈(215)을 이용하여, 제2 페이지 데이터의 에러를 정정할 수 있다(S2340).
에러 정정 모듈(215)은 ECC 에러 정정을 통해, 제2 데이터의 제2 에러 비트를 검출하고 제2 에러 비트의 데이터 에러를 정정할 수 있다. 에러 정정 모듈(215)는 제2 에러 비트의 데이터 에러를 정정하여, 제2 정정 데이터를 생성할 수 있다. 제2 정정 데이터는 컨트롤러 레지스터(220)에 저장될 수 있다.
다만, 상술한 단계에서, 제1 페이지 데이터의 에러율이 소정의 임계값(K) 보다 크기 때문에, 메모리 컨트롤러(200)가 리프레시 프로그램이 필요하다고 판단하였으므로, 제2 페이지 데이터의 비트 에러율과 소정의 임계값(K)의 크기를 비교하는 과정은 실시하지 않을 수 있다.
이어서, 제2 정정 데이터를 이용하여, 제1 레지스터(121)에 저장되어 있는 제2 페이지 데이터의 에러를 정정할 수 있고, 정정된 제2 페이지 데이터를 트랜스퍼하여 페이지 버퍼(120)의 제3 레지스터(123)에 저장할 수 있다. 결과적으로, 정정된 제2 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있고, 정정된 제2 페이지 데이터는 트랜스퍼되어 제3 레지스터(123)에 저장될 수 있다(S2350).
이어서, 제2 레지스터(122)의 정정된 제1 페이지 데이터와, 제3 레지스터(123)의 정정된 제2 페이지 데이터를, 각각 메모리 어레이(110)의 제1 및 제2 페이지에 리프레시 프로그램 할 수 있다(S2360).
다만, 리프레시 프로그램은 메모리 어레이(110) 중 제1 및 제2 에러 비트가 검출되었던 메모리 셀(112)에 대해서만 수행될 수 있다. 예컨대, 도 3의 에러 영역(Ⅰ)에 해당하는 문턱 전압을 갖는 메모리 셀(112)에 대하여 리프레시 프로그램이 수행될 수 있다. 그리고, 메모리 어레이(110)의 제1 및 2 페이지를 리프레시 프로그램 하면서, 플래그 셀(114)도 리프레시 프로그램 할 수 있다.
상술한 바와 같이, 제1 페이지는 LSB 데이터가 저장될 LSB 페이지를 의미하고, 제2 페이지는 MSB 데이터가 저장될 MSB 페이지를 의미한다. LSB 및 MSB 데이터는, 제1 내지 제3 리드 전압(R1, R2, R3)를 기준으로 리드될 수 있다. 도 6(a) 및 도 6(b)를 참조하면, LSB 및 MSB 페이지의 리프레시 프로그램 결과, 01 상태(P1), 00 상태(P2), 10 상태(P3)의 문턱 전압의 산포가, 각각 제1 내지 제3 리드 전압(R1, R2, R3)보다 높아지도록 리프레시 프로그램 되었다. 그러므로, 제1 내지 제3 리드 전압(R1, R2, R3)를 기준으로 LSB 및 MSB 데이터를 리드하더라도 에러가 발생하지 않을 수 있다.
그리고, 도 1, 도 6(a) 및 도 8을 참조하여, 메모리 어레이(110)의 제2 페이지에 프로그램이 되어 있지 않은 상태로 판단되는 경우의 리프레시 프로그램 방법에 대하여 설명한다. 이 경우, 메모리 어레이(110)의 제2 페이지에는 프로그램이 되어 있지 않기 때문에, 메모리 어레이(110)의 제2 페이지를 리드할 필요가 없으며, 제2 페이지에 대하여 리프레시 프로그램을 할 필요도 없다.
우선, 메모리 컨트롤러(200)의 에러 정정 모듈(215)을 이용하여, 제1 페이지 데이터의 에러를 정정할 수 있다(S2410).
에러 정정 모듈(215)은 ECC 에러 정정을 통해, 제1 데이터의 제1 에러 비트를 검출하고 제1 에러 비트의 데이터 에러를 정정할 수 있다. 에러 정정 모듈(215)는 제1 에러 비트의 데이터 에러를 정정하여, 제1 정정 데이터를 생성할 수 있다. 제1 정정 데이터는 컨트롤러 레지스터(220)에 저장될 수 있다.
에러 정정 모듈(215)은 제1 페이지 데이터의 비트 에러율(BER; Bit Error Rate)을 계산할 수 있고, 제1 페이지 데이터의 비트 에러율과 소정의 임계값(K)의 크기를 비교할 수 있다. 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 작으면 리프레시 프로그램을 위한 비휘발성 메모리 시스템(1)의 동작은 중지될 수 있다.
이어서, 제1 페이지 데이터의 비트 에러율이 소정의 임계값(K)보다 크면, 제1 정정 데이터를 이용하여, 제1 레지스터(121)에 저장되어 있는 제1 페이지 데이터의 에러를 정정할 수 있고, 정정된 제1 페이지 데이터를 트랜스퍼하여 페이지 버퍼(120)의 제2 레지스터(122)에 저장할 수 있다. 결과적으로, 정정된 제1 페이지 데이터가 제1 레지스터(121)에 로딩될 수 있고, 정정된 제1 페이지 데이터는 트랜스퍼되어 제2 레지스터(122)에 저장될 수 있다(S2420).
이어서, 제2 레지스터(122)의 정정된 제1 페이지 데이터를 메모리 어레이(110)의 제1 페이지에 리프레시 프로그램 할 수 있다(S2430).
도 9(a) 내지 도 9(d), 도 10을 참조하여, 본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명한다. 다만, 본 발명의 제1 실시예와의 차이점을 위주로 설명한다. 도 9(a)는 본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다. 도 9(b), 도 9(c) 및 도 9(d)는 각각 도 9(a)의 S3100, S3230, S3330에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다. 도 10은 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
리프레시 프로그램이 필요한 이유는, 시간이 지남에 따라서 메모리 셀에 저장된 전하의 손실이 발생하기 때문이다. 리프레시 프로그램이 필요한 메모리 셀은, 메모리 셀에 저장된 전하의 손실이 커서 메모리 셀의 데이터를 리드하면 에러가 발생하거나, 발생할 우려가 있는 메모리 셀이다. 즉, 제1 내지 제3 리드 전압(R1, R2, R3)과 인접한 문턱 전압을 갖는 메모리 셀은, 제1 내지 제3 리드 전압(R1, R2, R3)으로 리드할 경우, 에러가 발생하거나, 발생할 우려가 있기 때문에, 리프레시 프로그램이 필요하다.
다만, 제1 내지 제3 리드 전압(R1, R2, R3)보다 상당히 높은 문턱 전압을 갖는 메모리 셀은, 앞으로 어느 정도 전하의 손실이 발생하더라도, 데이터 리드시 에러가 발생하지 않을 가능성이 높다. 그러므로, 제1 내지 제3 리드 전압(R1, R2, R3)보다 상당히 높은 문턱 전압을 갖는 메모리 셀, 즉, 제1 내지 제3 검증 전압(V1, V2, V3)보다 높은 문턱 전압을 갖는 셀에 대해서는, 리프레시 프로그램을 수행하지 않을 수 있다. 이를 통해, 불필요한 리프레시 프로그램을 자제하여, 리프레시 프로그램의 효율성을 높이고, 비휘발성 메모리 시스템(1)의 전력 소모를 줄일 수 있다.
그러므로, 도 9(a) 및 도 10을 참조하면, 본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 정정된 페이지 데이터를 로딩하고, 리프레시 프로그램을 하기 전, 비휘발성 메모리 장치(100)는 메모리 어레이(110)의 페이지를 추가 리드할 수 있다. 즉, 메모리 어레이(110)의 페이지를 검증 전압으로 추가 리드하여, 검증 전압보다 낮은 문턱 전압을 가진 메모리 셀을 검출할 수 있다. 구체적으로, 리드 전압과 검증 전압 사이의문턱 전압을 가진 메모리 셀을 검출할 수 있다. 그리고, 리드 전압과 검증 전압 사이의 문턱 전압을 가진 메모리 셀(112)과 에러 비트가 검출되었던 메모리 셀(112)에 대해서만 리프레시 프로그램을 진행할 수 있다. 다만, 검증 전압은 리드 전압보다 높을 수 있다.
본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법에 의하면, 에러 영역(Ⅰ) 및 에러 위험 영역(Ⅱ)에 해당되는 문턱 전압을 가진 메모리 셀(112)에 대하여 모두 리프레시 프로그램을 진행하기 때문에, 각각의 메모리 셀(112)의 문턱 전압을 검증 전압보다 크게 할 수 있다. 각각의 메모리 셀(112)의 문턱 전압이 리드 전압보다 상당히 높은 상태가 될 수 있기 때문에, 메모리 어레이(110)에 저장된 데이터의 신뢰성을 높일 수 있다.
본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 정정된 제1 페이지 데이터를 로딩(S3220)하고, 메모리 어레이(110)의 제1 페이지에 리프레시 프로그램을 하기 전, 비휘발성 메모리 장치(100)는 메모리 어레이(110)의 제1 페이지를 검증 전압으로 추가 리드할 수 있다(S3230).
검증 전압은 제2 검증 전압(V2)일 수 있고, 제2 검증 전압(V2)은 메모리 어레이(110)의 제1 페이지를 리드할 때 사용되는 제2 리드 전압(R2)보다 높을 수 있다. 비휘발성 메모리 장치(100)는, 제2 리드 전압(R2)과 제2 검증 전압(V2) 사이의 문턱 전압을 가진 에러 위험 영역(Ⅱ)에 해당하는 문턱 전압을 갖는 메모리 셀을 검출할 수 있다.
이어서, 제2 리드 전압(R2)과 제2 검증 전압(V2) 사이의 문턱 전압을 가진 메모리 셀과 에러 비트가 검출되었던 메모리 셀에 대해서만 리프레시 프로그램을 진행할 수 있다(S3230).
또한, 본 발명의 제3 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 정정된 제2 페이지 데이터를 로딩(S3320)하고, 메모리 어레이(110)의 제2 페이지에 리프레시 프로그램을 하기 전, 비휘발성 메모리 장치(100)는 메모리 어레이(110)의 제2 페이지를 검증 전압으로 추가 리드할 수 있다(S3330).
검증 전압은 제1 및 제3 검증 전압(V1, V3)일 수 있고, 제1 및 제3 검증 전압(V1, V3)은 메모리 어레이(110)의 제2 페이지를 리드할 때 사용되는 제1 및 제3 리드 전압(R1, R3)보다, 각각 높을 수 있다. 비휘발성 메모리 장치(100)는, 제1 리드 전압(R1)과 제1 검증 전압(V1) 사이 및 제3 리드 전압(R3)과 제3 검증 전압(V3) 사이의 문턱 전압을 가진 메모리 셀을 검출할 수 있다.
이어서, 추가 리드를 통해 검출된 메모리 셀과 에러 비트가 검출되었던 메모리 셀에 대해서만 리프레시 프로그램을 진행할 수 있다(S3330).
도 10, 도 11(a) 내지 도 11(c)를 참조하여, 본 발명의 제4 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명한다. 다만, 본 발명의 제2 실시예와의 차이점을 위주로 설명한다. 도 11(a)는 본 발명의 제4 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법을 설명하기 위한 순서도이다. 도 11(b) 및 도 11(c)는 각각 도 11(a)의 S4100 및 S4360에서의 2-비트의 멀티 레벨 셀의 문턱 전압의 산포를 나타낸 그래프이다.
본 발명의 제4 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 정정된 제2 페이지 데이터를 트랜스퍼(S4350)하고, 메모리 어레이(110)의 제1 및 제2 페이지에 리프레시 프로그램을 하기 전, 비휘발성 메모리 장치(100)는 메모리 어레이(110)의 제1 및 제2 페이지를 검증 전압으로 추가 리드할 수 있다(S4360).
또한, 본 발명의 제4 실시예에 따른 비휘발성 메모리 시스템의 리프레시 프로그램의 방법은, 정정된 제1 페이지 데이터를 트랜스퍼(S4420)하고, 메모리 어레이(110)의 제1 페이지에 리프레시 프로그램을 하기 전, 비휘발성 메모리 장치(100)는 메모리 어레이(110)의 제1 페이지를 검증 전압으로 추가 리드할 수 있다(S4430).
도 12를 참조하여, 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 SSD(Solid State Disk) 시스템(1000)을 설명한다. 도 12는 본 발명의 실시예에 따른 비휘발성 메모리 시스템을 포함하는 SSD 시스템의 블록도이다.도 12를 참조하면, SSD 시스템(1000)은 호스트(1100)와 SSD(1200)를 포함할 수 있다. SSD(1200)는 SSD 컨트롤러(1210), 버퍼 메모리(1220), 그리고 비휘발성 메모리 장치(1230)를 포함할 수 있다.
SSD 컨트롤러(1210)는 호스트(1100)와 SSD(1200)와의 물리적 연결을 제공할 수 있다. 버퍼 메모리(1220)는 SSD(1200)에서 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)으로 구성될 수 있다. 그러나, 이는 버퍼 메모리(1220)를 구성하는 일 예로서, 특정 형태의 메모리에만 국한되지 않고, 다양한 형태로 변경될 수 있다.
비휘발성 메모리 장치(1230)는 SSD(1200)의 주 메모리로서 사용될 수 있다. 이를 위해, 비휘발성 메모리 장치(1230)는 대용량의 저장 능력을 가지는 낸드 플래시 메모리(NAND-type Flash memory)로 구성될 수 있다. 그러나, SSD(1200)에 구비되는 비휘발성 메모리 장치(1230)의 형태는 낸드 플래시 메모리에만 국한되는 것은 아니다. 예를들면, 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리셀이 혼합된 하이드리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등도 적용될 수 있다. 그리고, SSD(1200) 내에는 복수의 채널들이 구비될 수 있으며, 각각의 채널에는 복수의 비휘발성 메모리 장치(1230)가 접속될 수 있다.
도 12에 도시된 SSD 컨트롤러(1210) 및 비휘발성 메모리 장치(1230)는 도 1에 도시된 비휘발성 메모리 시스템(1)과 실질적으로 동일하게 구성될수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 비휘발성 메모리 시스템 100: 비휘발성 메모리 장치
110: 메모리 어레이 112: 메모리 셀
114: 플래그 셀 120: 페이지 버퍼
121, 122, 123: 제1 내지 제3 레지스터
200: 메모리 컨트롤러 210: 제어부
215: 에러 정정 모듈 220: 컨트롤러 레지스터

Claims (10)

  1. 멀티 레벨 메모리 어레이와 페이지 버퍼를 포함하는 비휘발성 메모리 장치; 및
    상기 멀티 레벨 메모리 어레이로부터 제1 페이지 데이터를 리드하여 상기 페이지 버퍼에 저장하고, 상기 제1 페이지 데이터의 제1 에러 비트를 검출하고, 상기 제1 에러 비트의 에러를 정정한 제1 정정 데이터를 이용하여 상기 페이지 버퍼에 저장된 상기 제1 페이지 데이터의 에러를 정정하고, 에러가 정정된 상기 제1 페이지 데이터를 상기 멀티 레벨 메모리 어레이에 제1 리프레시 프로그램하도록 제어하는 메모리 컨트롤러를 포함하는 비휘발성 메모리 시스템.
  2. 제1 항에 있어서,
    상기 제1 정정 데이터의 크기는 상기 제1 페이지 데이터의 크기보다 작은 비휘발성 메모리 시스템.
  3. 제2 항에 있어서,
    상기 메모리 컨트롤러는 컨트롤러 레지스터를 포함하고,
    상기 메모리 컨트롤러는, 상기 제1 에러 비트를 검출한 후, 상기 제1 페이지 데이터의 에러를 정정하기 전, 상기 제1 정정 데이터를 상기 컨트롤러 레지스터에 저장하도록 제어하는 비휘발성 메모리 시스템.
  4. 제1 항에 있어서,
    상기 페이지 버퍼는 제1 및 제2 레지스터를 포함하고,
    상기 제1 페이지 데이터는 상기 페이지 버퍼의 상기 제1 레지스터에 저장되고,
    상기 메모리 컨트롤러는, 상기 제1 리프레시 프로그램 전, 에러가 정정된 상기 제1 페이지 데이터를 트랜스퍼(transfer)하여 상기 제2 레지스터에 저장하도록 제어하는 비휘발성 메모리 시스템.
  5. 제4 항에 있어서,
    상기 메모리 컨트롤러는, 에러가 정정된 상기 제1 페이지 데이터를 상기 제2 레지스터에 저장 후, 상기 제1 리프레시 프로그램 전, 상기 멀티 레벨 메모리 어레이로부터 제2 페이지 데이터를 리드하여 상기 제1 레지스터에 저장하고, 상기 제1 페이지 데이터의 제2 에러 비트를 검출하고, 상기 제2 에러 비트의 에러를 정정한 제2 정정 데이터를 이용하여 상기 제1 레지스터에 저장된 상기 제2 페이지 데이터의 에러를 정정하도록 제어하고,
    상기 제1 리프레시 프로그램하는 것은 에러가 정정된 상기 제1 페이지 데이터 및 에러가 정정된 상기 제2 페이지 데이터를 상기 멀티 레벨 메모리 어레이에 제1 리프레시 프로그램하는 것인 비휘발성 메모리 시스템.
  6. 제5 항에 있어서,
    상기 페이지 버퍼는 제3 레지스터를 더 포함하고,
    상기 메모리 컨트롤러는, 상기 제1 레지스터에 저장된 상기 제2 페이지 데이터의 에러를 정정한 후, 상기 제1 리프레시 프로그램 전, 에러가 정정된 상기 제2 페이지 데이터를 트랜스퍼하여 상기 제3 레지스터에 저장하도록 제어하는 비휘발성 메모리 시스템.
  7. 제1 항에 있어서,
    상기 메모리 컨트롤러는, 상기 제1 리프레시 프로그램 후, 상기 멀티 레벨 메모리 어레이로부터 제2 페이지 데이터를 리드하고, 상기 제2 페이지 데이터의 에러를 정정하고, 에러가 정정된 상기 제2 페이지 데이터를 상기 멀티 레벨 메모리 에레이에 제2 리프레시 프로그램하도록 제어하는 비휘발성 메모리 시스템.
  8. 제1 항에 있어서,
    상기 멀티 레벨 메모리 어레이는 복수의 멀티 레벨 메모리 셀을 포함하고,
    상기 비휘발성 메모리 장치는, 상기 제1 리프레시 프로그램 전, 검증 전압으로 상기 멀티 레벨 메모리 어레이를 리드하여, 상기 멀티 레벨 메모리 셀 중 상기 검증 전압보다 낮은 문턱 전압을 가진 제2 멀티 레벨 메모리 셀을 검출하고,
    상기 메모리 컨트롤러는, 상기 멀티 레벨 메모리 셀 중 상기 제1 에러 비트를 포함하는 제1 멀티 레벨 메모리 셀 및 상기 제2 멀티 레벨 메모리 셀에 대해서 상기 제1 리프레시 프로그램하도록 제어하는 비휘발성 메모리 시스템.
  9. LSB 페이지 데이터와 MSB 페이지 데이터를 포함하는 멀티 레벨 메모리 셀로 구성된 어레이를 포함하는 비휘발성 메모리 장치; 및
    상기 LSB 페이지 데이터와 상기 MSB 페이지 데이터 중 어느 하나를 제1 리드하고 에러를 정정하여 상기 메모리 셀에 제1 리프레시 프로그램한 후, 상기 LSB 페이지 데이터와 상기 MSB 페이지 데이터 중 다른 하나를 제2 리드하여 에러를 정정하여 상기 메모리 셀에 제2 리프레시 프로그램하도록 제어하는 메모리 컨트롤러를 포함하는 비휘발성 메모리 시스템.
  10. 제9 항에 있어서,
    상기 비휘발성 메모리 장치는 페이지 버퍼를 더 포함하고,
    상기 제1 리드하여 에러를 정정하는 것은, 상기 제1 리드하여 상기 LSB 페이지 데이터와 상기 MSB 페이지 데이터 중 어느 하나인 제1 페이지 데이터를 출력하여 상기 페이지 버퍼에 저장하고, 상기 제1 페이지 데이터의 제1 에러 비트를 검출하고, 상기 제1 에러 비트의 에러를 정정한 제1 정정 데이터를 이용하여 상기 페이지 버퍼에 저장된 상기 제1 페이지 데이터의 에러를 정정하는 것을 포함하는 비휘발성 메모리 시스템.
KR1020120005313A 2012-01-17 2012-01-17 비휘발성 메모리 시스템 KR20130084492A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120005313A KR20130084492A (ko) 2012-01-17 2012-01-17 비휘발성 메모리 시스템
US13/668,607 US20130185609A1 (en) 2012-01-17 2012-11-05 Nonvolatile memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120005313A KR20130084492A (ko) 2012-01-17 2012-01-17 비휘발성 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20130084492A true KR20130084492A (ko) 2013-07-25

Family

ID=48780859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120005313A KR20130084492A (ko) 2012-01-17 2012-01-17 비휘발성 메모리 시스템

Country Status (2)

Country Link
US (1) US20130185609A1 (ko)
KR (1) KR20130084492A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275740B2 (en) * 2013-08-05 2016-03-01 CNEXLABS, Inc. Method and apparatus for improving data integrity using threshold voltage recalibration
US10055294B2 (en) 2014-01-09 2018-08-21 Sandisk Technologies Llc Selective copyback for on die buffered non-volatile memory
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9529668B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method and system for using NAND page buffers to improve the transfer buffer utilization of a solid state drive
KR102239868B1 (ko) * 2014-11-28 2021-04-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN105825890B (zh) * 2015-01-09 2019-10-01 华邦电子股份有限公司 存储器编程方法以及存储器装置
US10180796B2 (en) * 2015-10-16 2019-01-15 SK Hynix Inc. Memory system
US10191664B2 (en) * 2015-10-16 2019-01-29 SK Hynix Inc. Memory system
KR20180023190A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
CN111383703B (zh) * 2018-12-30 2022-07-01 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
KR20210127339A (ko) * 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 리프레시 주기가 다른 다수의 영역을 구비한 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
KR20220048857A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20220052161A (ko) * 2020-10-20 2022-04-27 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11935575B1 (en) * 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
US11704061B2 (en) * 2021-03-16 2023-07-18 Kioxia Corporation Page buffer enhancements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830580B1 (ko) * 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US8161355B2 (en) * 2009-02-11 2012-04-17 Mosys, Inc. Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process

Also Published As

Publication number Publication date
US20130185609A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
KR20130084492A (ko) 비휘발성 메모리 시스템
CN102034548B (zh) 非易失性存储器件和***及非易失性存储器件编程方法
US10127104B2 (en) Semiconductor memory device and memory system
US7961516B2 (en) NAND flash memory and memory system
US8218365B2 (en) Flash memory device having dummy cells and method of operating the same
US8607120B2 (en) Semiconductor memory device for performing additional ECC correction according to cell pattern and electronic system including the same
US20090016103A1 (en) Msb-based error correction for flash memory system
US8503231B2 (en) Multi-level cell flash memory device and read method
US7978512B2 (en) Semiconductor memory system
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US20140059404A1 (en) Memory control device, memory device, information processing system and memory control method
US8891304B2 (en) Nonvolatile semiconductor memory device and memory system
US7898866B2 (en) Nonvolatile memory device and method of operating the same
US8331147B2 (en) Nonvolatile semiconductor memory device
KR20100096862A (ko) 메모리 시스템 및 그것의 프로그램 방법
US10241552B2 (en) Memory system and control method
KR20110124632A (ko) 비휘발성 메모리 장치, 이의 리드 동작 방법 및 이를 포함하는 장치들
WO2015033417A1 (ja) 半導体記憶装置及びデータ書き込み方法
JP2015176616A (ja) 半導体記憶装置
TWI602055B (zh) 半導體儲存裝置及其編程方法
US8036034B2 (en) Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data
KR20100022229A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR101651573B1 (ko) 반도체 기억장치 및 그 프로그래밍 방법
US9142300B2 (en) Memory system including nonvolatile memory
JP2013030251A (ja) メモリシステム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid