KR20130083732A - Demapper - Google Patents
Demapper Download PDFInfo
- Publication number
- KR20130083732A KR20130083732A KR1020120004523A KR20120004523A KR20130083732A KR 20130083732 A KR20130083732 A KR 20130083732A KR 1020120004523 A KR1020120004523 A KR 1020120004523A KR 20120004523 A KR20120004523 A KR 20120004523A KR 20130083732 A KR20130083732 A KR 20130083732A
- Authority
- KR
- South Korea
- Prior art keywords
- demapper
- output
- channel
- counter
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4927—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
본 발명은 디맵퍼에 관한 것으로, 더욱 상세하게는 채널 상황 및 입력 데이터에 따라 스스로 판단하여 최적 출력을 결정하는 디맵퍼에 관한 것이다.
The present invention relates to a demapper, and more particularly, to a demapper for determining an optimum output by determining itself according to channel conditions and input data.
일반적으로 디맵퍼(Demapper)는 수신된 데이터를 채널 보상한 뒤에 변조(Modulation)에 따라 각각의 디맵핑 과정을 거친 후에 연판정 비트 수만큼의 적당한 크기를 갖는 채널 디코더 입력을 만들어주는 역할을 한다. In general, the demapper performs channel compensation on the received data, and then performs a demapping process according to modulation to create a channel decoder input having an appropriate size as many as the number of soft decision bits.
여기서 디맵핑 후에 디맵퍼의 출력을 경판정으로 하지 않고, 연판정을 사용하는 이유는 채널 디코더의 입력으로 연판정 입력을 넣어주는 것이 경판정 입력을 넣어주는 것보다 이론적으로 AWGN 채널에서 2.2dB의 성능 이득이 있기 때문이다. The reason for using the soft decision without de-mapping the output of the demapper after demapping is that the input of the soft decision input into the input of the channel decoder is theoretically 2.2dB in the AWGN channel than the hard decision input. This is because there is a performance gain.
하지만, 디맵퍼에서 연판정 비트 수를 아무리 늘리더라도 이득이 계속 커지는 것은 아니고, 디맵퍼의 출력 비트수가 일반적인 통신 시스템에서 디맵퍼의 뒤에 위치하는 디인터리버의 메모리 크기를 결정하게 된다. 따라서 디맵퍼를 설계할 때는 성능 저하를 최소화하면서 출력 비트를 적게 내보내는 것에 초점을 맞춘다.However, no matter how much the number of soft decision bits in the demapper increases, the gain does not continue to increase, and the number of output bits of the demapper determines the memory size of the deinterleaver located behind the demapper in a general communication system. Therefore, when designing the demapper, the focus is on exporting fewer output bits with minimal performance degradation.
잘 알려진 디맵퍼는 위의 목적을 달성하기 위해 디맵퍼보다 앞서 위치하는 자동이득 조절장치의 기준 이득값에 맞춰서 디맵퍼의 입력으로 들어오는 채널 보상된 데이터의 적정 위치를 미리 계산해 놓았다가 해당 위치로부터 연판정 비트 수만큼을 출력하는 구조를 가지고 있다. The well-known demapper calculates in advance the appropriate position of the channel-compensated data coming into the demapper's input in accordance with the reference gain value of the auto gain control, which is located before the demapper, in order to achieve the above purpose. It has a structure that outputs the number of decision bits.
이 방법은 자동이득 조절장치의 기준 이득값에 따라 채널 보상된 데이터의 평균 레벨이 결정된다는 점을 이용한 것으로 채널 조건이 평범한 수준인 경우에 좋은 성능을 기대할 수 있다.This method takes advantage of the fact that the average level of channel-compensated data is determined according to the reference gain of the automatic gain control device. Good performance can be expected when the channel conditions are normal.
하지만, 채널 조건이 예상치 못한 형태로 변화하거나, 인접 채널 간섭 혹은 동일 채널 간섭 등의 간섭신호가 존재하는 경우에는 디맵퍼의 입력 레벨이 크게 변화할 수 있기 때문에 이럴 경우에 자동이득 조절장치의 기준 레벨만을 가지고 미리 정해놓은 위치에서 디맵퍼 출력을 결정하는 방법을 사용하게 되면 디맵퍼의 출력이 비정상적으로 출력된다. However, if the channel condition changes unexpectedly or there is an interference signal such as adjacent channel interference or co-channel interference, the input level of the demapper may change greatly, so in this case, the reference level of the automatic gain control device If you use the method of determining the demapper output at a predetermined position only, the demapper output is abnormally output.
예를 들어 디맵퍼의 입력이 일반적인 경우보다 크게 들어올 때는 디맵퍼의 출력 대부분이 출력 최대값으로 나가게 될 것이고, 반대로 디맵퍼의 입력이 평소보다 작게 들어오는 경우에는 디맵퍼의 출력 대부분이 0으로 디맵핑되어 출력될 것이다. 이런 경우에는 전체 수신기의 성능 저하를 피할 수 없다.For example, if the demapper's input is larger than usual, most of the demapper's output will go to its maximum output. Conversely, if the demapper's input is smaller than usual, the demapper's output will be demapped to zero. Will be printed. In this case, the performance degradation of the entire receiver cannot be avoided.
위와 같은 상황에서 성능 저하폭을 줄이기 위해서는 디맵퍼의 출력 비트 수를 더 늘려서 예상치 못한 채널 상황에 대비한 여유의 비트를 확보해야 하는데, 앞서 언급했듯이 일반적인 통신 시스템에서는 디맵퍼 뒤에 디인터리버가 위치하기 때문에 디인터리버의 메모리가 그만큼 커지게 되므로 좋은 해결책이라고 볼 순 없다.
In order to reduce the performance degradation in such a situation, it is necessary to increase the number of output bits of the demapper to secure a bit for the unexpected channel situation. As mentioned above, since the deinterleaver is located behind the demapper in a general communication system This is not a good solution because the memory of the deinterleaver is so large.
따라서, 상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 디인터리버의 메모리 크기를 줄이기 위해 디맵퍼 출력 비트 수를 줄이면서 성능 저하를 최소화하기 위한 채널 상황 및 입력 데이터에 따라 스스로 판단하여 최적 출력을 결정하는 디맵퍼를 제공하는데 있다.
Accordingly, an object of the present invention devised to solve the above problems is to optimally determine the best according to channel conditions and input data for minimizing performance degradation while reducing the number of demapper output bits to reduce the memory size of the deinterleaver. It provides a demapper to determine the output.
상기와 같은 목적을 달성하기 위한 본 발명의 디맵퍼는, 채널 보상된 데이터의 크기를 판단하는 평균기와; 상기 평균기의 데이터를 이용하여 양자화 레벨을 결정하고 출력하는 양자화기와; 상기 양자화기로부터 양자화된 출력값의 최대값이나 최소값을 카운트하는 카운터; 및 상기 카운터로부터 출력되는 비트 수를 줄여주는 압축기;를 포함하는 것을 특징으로 한다.Demapper of the present invention for achieving the above object comprises an averager for determining the size of the channel-compensated data; A quantizer for determining and outputting a quantization level using data of the averager; A counter for counting a maximum or minimum value of the quantized output value from the quantizer; And a compressor for reducing the number of bits output from the counter.
상기와 같은 본 발명은 다양한 채널 환경, 인접 채널 간섭, 동일 채널 간섭 등의 간섭신호가 존재하는 환경에서도 디맵퍼가 스스로 적응하여 최적의 출력을 만들어 대부분의 통신시스템에서 응용하여 적용할 수 있는 장점이 있다. The present invention as described above has the advantage that the demapper can adapt to itself in the environment where interference signals such as various channel environment, adjacent channel interference, co-channel interference exist and can be applied and applied in most communication systems. have.
또한, 본 발명은 성능 저하를 최소한으로 하면서 디맵퍼의 출력 비트 수를 줄여 디인터리버의 메모리 크기를 줄이거나 동일한 메모리를 사용하더라도 더 우수한 성능을 기대할 수 있다.
In addition, the present invention can reduce the number of output bits of the demapper while minimizing performance degradation, thereby reducing the memory size of the deinterleaver or even using the same memory.
도 1은 본 발명에 따른 디맵퍼의 전체 블록도이다. 1 is an overall block diagram of a demapper according to the present invention.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 디맵퍼의 전체 블록도이다. 1 is an overall block diagram of a demapper according to the present invention.
도 1을 참조하면, 본 발명의 디맵퍼는 일반적인 디맵퍼에서 사용하는 디맵핑 함수블록이외에도 수신되는 데이터의 크기를 판단하는 평균기(100), 디맵핑된 결과를 양자화하여 출력하는 양자화기(101), 양자화된 출력값의 출력 최대값 또는 최소값을 카운트하는 카운터(102), 최종 출력의 비트 수를 줄여주는 압축기(103)로 구성한다. Referring to FIG. 1, the demapper of the present invention includes an
상기 평균기(100)는 채널 보상된 데이터의 크기가 어느 정도의 크기인지를 판단한다. 보통의 경우는 채널 보상된 데이터의 크기는 디맵퍼보다 앞에 위치하는 자동이득 조절장치의 기준 이득값에 따라 달라지는데, 채널 상황이 일정치 않거나 여러 간섭신호가 존재하는 경우에는 디맵퍼 입력인 채널 보상된 데이터의 크기가 달라질 수 있다. The
이러한 경우에도 디맵퍼가 스스로 입력의 크기를 판단하여 출력을 합리적으로 내보내도록 동작하기 위해서 입력의 크기를 계산하여 뒤의 양자화기에 알려준다.Even in this case, the demapper calculates the size of the input and informs a later quantizer so that the demapper can determine the size of the input by itself and output the output reasonably.
상기 양자화기(101)는 디맵퍼의 입력과 출력으로부터 계산된 정보를 이용하여 현재 채널 상황에 적합한 양자화 레벨을 계산해주면 그 값을 기준으로 출력 비트 수가 가질 수 있는 개수만큼을 구간별로 나누어 입력에 따른 출력 비트를 결정해주는 역할을 한다.The
상기 카운터(102)는 양자화기의 출력에서 최대값과 최소값이 나오는 개수를 카운트하여 양자화기 최대값을 설정하도록 한다. The
디맵퍼의 입력인 채널 보상된 데이터의 절대값 평균이 동일하더라도 분산값에 따라 디맵퍼의 출력이 과다하게 최대값이나 최소값으로 치우치는 경우가 생기는 경우가 있기 때문에, 양자화기의 출력에서 최대값이나 최소값을 각각 카운트하였다가 두 값의 비율이 미리 정해놓은 적정한 비율을 벗어나는 경우에 다시 적정 비율로 출력되도록 양자화기의 레벨을 조정하는 역할을 한다.Even though the absolute mean of the channel-compensated data, which is the input of the demapper, is the same, the output of the demapper may be biased to the maximum or minimum value depending on the variance value. It counts each and adjusts the level of the quantizer so that if the ratio of the two values is out of the predetermined ratio, it is output again at the proper ratio.
상기 압축기(103)는 성능을 적게 떨어뜨리면서 출력 비트 수를 줄임으로써 디인터리버 내부의 메모리 크기를 줄여주기 위한 역할을 한다. The
양자화기의 출력으로 나오는 샘플의 가지수는 출력 비트 수에 따라 결정되는데 모든 샘플의 출력 빈도수는 동일하지 않다는 점을 이용한다. The number of samples at the output of the quantizer is determined by the number of output bits, taking advantage of the fact that the output frequencies of all samples are not equal.
여기서, 상기 압축기(103)는 양자화기(101)의 출력으로 나오는 샘플들 중에 출력 비중이 높은 샘플들과 그렇지 않은 샘플들로 나눈 뒤에 출력 비중이 낮은 샘플들을 근처의 비중이 높은 샘플들로 바꿔주는 동작을 한다. Here, the
비중이 높은 샘플의 개수를 몇 개로 정하느냐에 따라 최종 출력 비트 수를 변경할 수 있다. 우선 순위가 높은 샘플로 바꿔준 데이터는 더 적은 비트 수만으로도 표현이 가능하기 때문에 디맵퍼의 출력 비트 수가 줄어들게 되고, 줄어든 비트 수만큼 디인터리버의 메모리 크기가 줄어드는 이득을 얻을 수 있게 된다. The final number of output bits can be changed depending on the number of high-density samples. Data converted to higher-priority samples can be represented with fewer bits, which reduces the output bit count of the demapper, and the memory size of the deinterleaver is reduced by the reduced number of bits.
이러한 과정으로 최종 출력 비트 수를 줄인 다음에는 채널 디코더의 입력에서 다시 비트 수를 원복시켜주는 동작이 추가되어야 한다. 적은 비트수로 표현된 데이터는 채널 디코더의 입력에서 다시 우선순위가 높았던 원래의 디맵퍼 출력으로 복원시켜준다. After reducing the final number of output bits by this process, an operation of restoring the number of bits again at the input of the channel decoder should be added. The low bit data reconstructs the channel decoder's input back to its original demapper output.
디맵퍼 출력과 채널 디코더 입력에서 복원된 데이터를 비교해보면, 우선 순위가 높은 값들은 모두 원래의 값으로 복원이 되고 우선 순위가 낮은 데이터들만 근처의 우선 순위가 높은 데이터로 대체되기 때문에 출력 비트 축소에 따른 성능저하를 최소로 줄일 수가 있게 된다.Comparing the restored data at the demapper output and the channel decoder input, the higher priority values are restored to their original values, and only lower priority data is replaced by the higher priority data nearby, which reduces the output bit. This can reduce the performance degradation to a minimum.
본 발명의 디맵퍼의 동작을 자세히 설명하면 다음과 같다. The operation of the demapper of the present invention will be described in detail as follows.
먼저 평균기(100)는 현재 수신되는 데이터의 크기가 어느 정도인지를 판단하여 양자화기(101)에 알려주면 양자화기는 해당 정보를 이용하여 양자화 레벨을 결정하고 출력을 내보낸다. First, the
그러면 카운터(102)가 출력되는 신호들이 적정한 값들을 가지고 있는지를 다시 한번 판단하여 결과를 양자화기(101)에게 피드백하여 알려준다. Then, the
양자화기(101)는 다시 카운터(102)로부터 받은 정보를 이용하여 다시 한번 양자화 레벨을 조정한다. 이 과정은 신호를 수신하는 동안에 연속적으로 이루어지며 채널이 변하더라도 계속해서 최적의 출력을 따라갈 수 있도록 한다.The
상기 카운터(102)의 출력되는 신호를 압축기(103)를 통해 성능을 적게 떨어뜨리면서 출력 비트 수를 줄여 디인터리버 내부의 메모리 크기를 줄여준다.The output signal of the
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims that follow.
100 : 평균기 101 : 양자회기
102 : 카운터 103 : 압축기100: average 101: quantum session
102
Claims (1)
상기 평균기의 데이터를 이용하여 양자화 레벨을 결정하고 출력하는 양자화기와;
상기 양자화기로부터 양자화된 출력값의 최대값 또는 최소값을 카운트하는 카운터; 및
상기 카운터로부터 출력되는 비트 수를 줄여주는 압축기;를 포함하는 것을 특징으로 하는 디맵퍼.An averager for determining the size of channel compensated data;
A quantizer for determining and outputting a quantization level using data of the averager;
A counter for counting a maximum or minimum value of the quantized output value from the quantizer; And
And a compressor for reducing the number of bits output from the counter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120004523A KR101325088B1 (en) | 2012-01-13 | 2012-01-13 | Demapper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120004523A KR101325088B1 (en) | 2012-01-13 | 2012-01-13 | Demapper |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130083732A true KR20130083732A (en) | 2013-07-23 |
KR101325088B1 KR101325088B1 (en) | 2013-11-06 |
Family
ID=48994668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120004523A KR101325088B1 (en) | 2012-01-13 | 2012-01-13 | Demapper |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101325088B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3748115B2 (en) * | 1995-07-24 | 2006-02-22 | ソニー株式会社 | Image data decoding apparatus and image data decoding method |
KR100861653B1 (en) * | 2007-05-25 | 2008-10-02 | 주식회사 케이티 | System and method for the distributed speech recognition using the speech features |
-
2012
- 2012-01-13 KR KR1020120004523A patent/KR101325088B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101325088B1 (en) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10181941B1 (en) | Sampling phase adjustment device and adjusting method thereof | |
US8009920B2 (en) | Data recovery apparatus and method | |
US20100272217A1 (en) | Power Consumption Control Methods Applied to Communication Systems, and Related Devices | |
JP2012175701A (en) | Apparatus, systems and methods utilizing adjacent-channel power dependent automatic gain control for digital television demodulation | |
WO2022105468A1 (en) | Method for correcting analog equalizer, and control chip, receiver and storage medium | |
US6873279B2 (en) | Adaptive decision slicer | |
TW201918029A (en) | A sampling phase adjustment device and an adjusting method thereof | |
US7756220B2 (en) | Circuit and method for baseline wandering compensation | |
CN103139835B (en) | Calibration determining device, error correction decoder, receiving system and calibration defining method | |
EP3767848A1 (en) | Feedback tuning method and device for beyond-100m wdm transmission system | |
CN105634655B (en) | A kind of method and system of MCS selection adjusting thresholds | |
JP2006332920A (en) | Power saving optical transmission communication system | |
KR101325088B1 (en) | Demapper | |
US7492834B2 (en) | Regenerating apparatus, regenerating method, and receiver | |
WO2017157103A1 (en) | Method of processing data in dci blind detection, and device | |
RU2687273C1 (en) | Method of generating a value of cn by displaying gmp settings in an optical transport network otn | |
CN102739366A (en) | Soft bit information bit interception processing device and method | |
TWI510035B (en) | Demapping device and method | |
KR101827427B1 (en) | Video signal transmitting apparatus and method thereof | |
US20230145196A1 (en) | Monitoring apparatus, monitoring method, and non-transitory computer-readable medium containing program | |
US9031174B1 (en) | Demapping device and method | |
CN114501014A (en) | Video coding parameter processing method, system, device and storage medium | |
CN104601274B (en) | Demapping device and method | |
CN105519207A (en) | Power control device, network side equipment, user equipment and power control method | |
CN117743231B (en) | Initial sampling position adjusting method for clock data recovery circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161027 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191007 Year of fee payment: 7 |