KR20130066277A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20130066277A
KR20130066277A KR1020110133035A KR20110133035A KR20130066277A KR 20130066277 A KR20130066277 A KR 20130066277A KR 1020110133035 A KR1020110133035 A KR 1020110133035A KR 20110133035 A KR20110133035 A KR 20110133035A KR 20130066277 A KR20130066277 A KR 20130066277A
Authority
KR
South Korea
Prior art keywords
program
memory device
command
nonvolatile memory
program operation
Prior art date
Application number
KR1020110133035A
Other languages
English (en)
Other versions
KR101818176B1 (ko
Inventor
조승덕
심호준
정기조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110133035A priority Critical patent/KR101818176B1/ko
Priority to US13/601,105 priority patent/US8812807B2/en
Publication of KR20130066277A publication Critical patent/KR20130066277A/ko
Application granted granted Critical
Publication of KR101818176B1 publication Critical patent/KR101818176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

여기에 개시되는 메모리 시스템은 데이터 정보를 저장하도록 구성된 불 휘발성 메모리 장치와; 그리고 상기 불 휘발성 메모리 장치를 제어하도록 구성된 메모리 제어기를 포함하며, 상기 메모리 제어기는 외부 요청과 무관하게 내부적으로 요청된 프로그램 동작의 긴급 정도에 따라 가변되는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스를 상기 불 휘발성 메모리 장치로 전송하는 메모리 시스템.

Description

메모리 시스템 및 그것의 동작 방법{NONVOLATILE MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불 휘발성 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터와 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소 (scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.
MROM, PROM, EPROM, EEPROM 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.
불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.
본 발명의 목적은 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 일 특징은 데이터 정보를 저장하도록 구성된 불 휘발성 메모리 장치와; 그리고 상기 불 휘발성 메모리 장치를 제어하도록 구성된 메모리 제어기를 포함하며, 상기 메모리 제어기는 내부적으로 요청된 프로그램 동작의 긴급 정도에 따라 가변되는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스를 상기 불 휘발성 메모리 장치로 전송하는 메모리 시스템을 제공하는 것이다.
예시적인 실시예에 있어서, 상기 내부적으로 요청된 프로그램 동작은 외부 요청과 무관하며, 상기 메모리 제어기의 배경 동작, 서든 파워-오프와 관련된 동작, 또는 카비지 컬렉션을 포함한다.
예시적인 실시예에 있어서, 상기 배경 동작과 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 길다.
예시적인 실시예에 있어서, 상기 서든 파워-오프와 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 상기 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 짧다.
예시적인 실시예에 있어서, 상기 프로그램 명령 시퀀스는 제 1 명령, 어드레스, 그리고 제 2 명령을 포함하며, 상기 제 2 명령의 값은 상기 외부 요청에 따라 수행되는 프로그램 동작과 상기 내부적으로 요청된 프로그램 동작들에 따라 다르게 결정된다.
예시적인 실시예에 있어서, 상기 서든 파워-오프와 관련된 프로그램 동작을 통해 프로그램된 데이터는 메타 데이터이다.
예시적인 실시예에 있어서, 상기 서든 파워-오프와 관련된 프로그램 동작을 통해 프로그램된 데이터는 상기 외부 요청에 따라 수행되는 프로그램 동작을 이용하여 재프로그램된다.
예시적인 실시예에 있어서, 상기 불 휘발성 메모리 장치는 프로그램 전압을 발생하는 전압 발생기와; 그리고 상기 전압 발생기를 제어하도록 구성된 제어 로직을 포함하며, 상기 제어 로직은 상기 프로그램 명령 시퀀스에 포함된 프로그램 속도 정보에 의거하여 상기 프로그램 전압의 시작 레벨 또는 상기 프로그램 전압의 증가분을 결정한다.
예시적인 실시예에 있어서, 상기 메모리 제어기와 상기 불 휘발성 메모리 장치는 메모리 카드 및 반도체 드라이브 중 하나를 구성한다.
본 발명의 다른 특징은 불 휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공하며, 동작 방법은 프로그램 동작이 외부 요청없이 내부적으로 요청되었는 지의 여부를 판별하고, 판별 결과에 따라 상기 요청된 프로그래램 동작의 긴급 정도에 따라 가변되는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스를 상기 불 휘발성 메모리 장치로 전송하는 것을 포함한다.
예시적인 실시예에 있어서, 상기 내부적으로 요청된 프로그램 동작은 상기 메모리 제어기의 배경 동작 또는 서든 파워-오프와 관련된 동작을 포함한다.
예시적인 실시예에 있어서, 상기 배경 동작과 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 길다.
예시적인 실시예에 있어서, 상기 서든 파워-오프와 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 상기 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 짧다.
예시적인 실시예에 있어서, 상기 프로그램 명령 시퀀스는 제 1 명령, 어드레스, 그리고 제 2 명령을 포함하며, 상기 제 2 명령의 값은 상기 외부 요청에 따라 수행되는 프로그램 동작과 상기 내부적으로 요청된 프로그램 동작들에 따라 다르게 결정된다.
예시적인 실시예에 있어서, 상기 프로그램 속도는 상기 프로그램 명령 시퀀스에 포함된 프로그램 속도 정보에 의거하여 프로그램 전압의 시작 레벨 또는 상기 프로그램 전압의 증가분을 제어함으로써 가변된다.
본 발명에 의하면, 프로그램 동작의 긴급 정도에 따라 프로그램 시간을 가변적으로 제어하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다.
도 3는 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
도 4는 본 발명의 실시예에 따른 다양한 프로그램 명령 시퀀스들을 보여주는 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 동작 방법을 개략적으로 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 7은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 8은 도 7에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이다.
도 9는 도 7에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 데이터 저장 장치가 적용되는 시스템들을 개략적으로 보여주는 도면들이다.
도 13은 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
도 14는 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 15는 도 14의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(1000)은 메모리 제어기(1200)와 불 휘발성 메모리 장치(1400)를 포함한다. 메모리 제어기(1200)는 외부(예를 들면, 호스트)로부터의 요청(예를 들면, 쓰기 요청, 읽기 요청, 등)에 응답하여 불 휘발성 메모리 장치(1400)를 제어한다. 메모리 제어기(1200)는 외부 요청없이 내부적인 요청(예를 들면, 서든 파워-오프와 관련된 동작, 배경 동작, 등)에 따라 불 휘발성 메모리 장치(1400)를 제어한다. 불 휘발성 메모리 장치(1400)는 메모리 제어기(1200)의 제어에 응답하여 동작하며, 데이터 정보를 저장하는 일종의 저장 매체로서 사용된다. 저장 매체는 하나 또는 그 보다 많은 메모리 칩들로 구성될 수 있다. 불 휘발성 메모리 장치(1400)와 메모리 제어기(1200)는 하나 또는 그 보다 많은 채널들을 통해 통신한다. 불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치를 포함한다.
메모리 제어기(1200)는 상이한 프로그램 속도들 중 어느 하나로 프로그램 동작이 수행되도록 불 휘발성 메모리 장치(1400)를 제어한다. 예시적인 실시예에 있어서, 메모리 제어기(1200)는 프로그램 동작시 불 휘발성 메모리 장치(1400)로 프로그램 속도 정보를 포함하는 프로그램 명령을 제공한다. 여기서, 프로그램 속도 정보는 다양한 방식들을 이용하여 프로그램 명령에 포함될 수 있다. 예를 들면, 불 휘발성 메모리 장치(1400)의 프로그램 동작은 메모리 제어기(1200)에서 제공되는 프로그램 명령 시퀀스, 즉, 일련의 제 1 명령, 어드레스, 프로그램 데이터, 그리고 제 2 명령에 따라 행해질 것이다. 제 1 명령(예를 들면, 80h)은 프로그램 데이터의 입력을 알리는 명령, 즉, 데이터 입력 명령이고, 제 2 명령은 프로그램 확인 명령이다. 프로그램 확인 명령으로서 제 2 명령이 입력되면, 불 휘발성 메모리 장치(1400)는 정해진 프로그램 시간(tPGM) 동안 프로그램 동작을 수행할 것이다.
예시적인 실시예에 있어서, 제 2 명령은 프로그램 속도 정보를 포함할 것이다. 프로그램 동작은 정상 프로그램 동작(또는, 디폴트 프로그램 속도), 빠른 프로그램 동작, 그리고 느린 프로그램 동작으로 구분될 것이다. 정상 프로그램 동작은 제품 명세서에 명기된 프로그램 속도(tPGM1)로 행해지는 프로그램 동작을 의미한다. 빠른 프로그램 동작은 정상 프로그램 동작의 프로그램 속도(tPGM1)보다 빠른 프로그램 속도(tPGM2)로 행해지는 프로그램 동작을 의미하고, 느린 프로그램 동작은 정상 프로그램 동작의 프로그램 속도(tPGM1)보다 느린 프로그램 속도(tPGM3)로 행해지는 프로그램 동작을 의미한다. 따라서, 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 메모리 제어기(1200)에서 불 휘발성 메모리 장치(1400)로 전송되는 제 2 명령에 따라 가변될 것이다.
정상 프로그램 동작을 위한 프로그램 명령 시퀀스는 외부 장치(예를 들면, 호스트)의 쓰기 요청에 따라 메모리 제어기(1200)에 의해서 생성되는 반면에, 빠른 그리고 느린 프로그램 동작들을 위한 프로그램 명령 시퀀스들은 외부 요청 없이 내부적인 요청에 따라 메모리 제어기(1200)에 의해서 생성될 수 있다. 여기서, 내부적인 요청은 배경 동작(예를 들면, 가비지 컬렉션, 주기적인 메타 데이터 갱신, 등), 서든 파워-오프와 관련된 동작(예를 들면, 메모리 제어기(1200)에서 불 휘발성 메모리 장치로의 메타 데이터 덤프, 등), 그리고 그와 같은 것을 포함할 것이다. 배경 동작은, 일반적으로, 유휴 시간에 행해지기 때문에 정상 프로그램 동작과 동일한 프로그램 시간을 필요로 하지 않는다. 이에 반해서, 서든 파워-오프와 관련된 동작은 가급적 빠른 시간 내에서 행해져야 한다. 본 발명에 따르면, 수행되어야 할 동작의 긴급 정도에 따라 프로그램 시간을 가변적으로 제어하는 것이 가능하다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다. 도 2를 참조하면, 메모리 제어기(1200)는 제 1 인터페이스로서 호스트 인터페이스(1210), 제 2 인터페이스로서 메모리 인터페이스(1220), CPU와 같은 처리 유니트(1230), 버퍼 메모리(1240), 에러 검출 및 정정 회로(1250), 그리고 롬(1260)을 포함한다.
호스트 인터페이스(1210)는 외부(또는, 호스트)와 인터페이스하도록 구성된다. 메모리 인터페이스(1220)는 도 1에 도시된 불 휘발성 메모리 장치(1400)와 인터페이스하도록 구성된다. 처리 유니트(1230), 예를 들면, CPU는 메모리 제어기(1200)의 전반적인 동작을 제어하도록 구성된다. 예를 들면, 처리 유니트(1230)는 플래시 변환 계층(Flash Translation Layer: FTL)과 같은 펌웨어를 운용하도록 구성된다. 버퍼 메모리(1240)는 호스트 인터페이스(1210)를 통해 외부로 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 메모리 인터페이스(1220)를 통해 불 휘발성 메모리 장치(1400)로부터 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 불 휘발성 메모리 장치(1400)를 제어하는 데 필요한 정보(예를 들면, 맵핑 정보(이하, 메타데이터 정보라 칭함))를 저장하는 데 사용된다. 에러 검출 및 정정 회로(1250)는 불 휘발성 메모리 장치(1400)에 저장될 데이터를 부호화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 복호화하도록 구성된다. 롬(1260)은 플래시 변환 계층(Flash Translation Layer: FTL)과 같은 펌웨어를 저장하는 데 사용될 수 있다. 다른 예로서, 롬(1260)을 포함하지 않도록 메모리 제어기(1200)를 구성하는 것이 가능하다. 이러한 경우, 롬에 저장되는 펌웨어는 메모리 제어기(1200)에 의해서 제어되는 불 휘발성 메모리 장치(1400)에 저장되며, 파워-업시 불 휘발성 메모리 장치(1400)에서 메모리 제어기(1200)로 로드될 것이다.
본 발명의 경우, 메모리 제어기(1200)는 프로그램 동작의 긴급 정도에 따라 프로그램 시간이 가변되도록 불 휘발성 메모리 장치(1400)를 제어한다. 디폴트 프로그램 시간을 갖는 프로그램 동작은 외부 요청에 따라 행해지는 반면에, 디폴트 프로그램 시간보다 짧거나 긴 프로그램 시간을 갖는 프로그램 동작은 외부 요청 없이 내부적인 요청에 따라 행해진다. 이는 이후 상세히 설명될 것이다.
실시예에 있어서, 호스트 인터페이스(1210)는 컴퓨터 버스 표준들, 스토리지 버스 표준들, iFCPPeripheral 버스 표준들, 등 중 하나 또는 그 보다 많은 것들의 조합으로 구성될 수 있다. 컴퓨터 버스 표준들(computer bus standards)은 S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus, VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, 등을 포함한다. 스토리지 버스 표준들(Storage bus standards)은 ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire(1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fibre Channel, iSCSI, SAS, RapidIO, FCIP, 등을 포함한다. iFCPPeripheral 버스 표준들(iFCPPeripheral bus standards)은 Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA/RS-422, IEEE-1284, UNI/O, 1-Wire, I2C, SPI, EIA/RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, 등을 포함한다.
비록 도면에는 도시되지 않았지만, 메모리 제어기(1200)는 불 휘발성 메모리 장치(1400)에 저장될 데이터를 랜덤화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 디-랜덤화하도록 구성되는 랜덤화기/디-랜덤화기를 더 포함할 수 있다. 랜덤화기/디-랜덤화기의 예가 미국특허공개번호 제2010/0088574호에 "DATA STORAGE SYSTEM AND DEVICE WITH RANDOMIZER/DE-RANDOMIZER"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
도 3는 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 낸드 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 불 휘발성 메모리 장치(1400)는 노아 플래시 메모리 장치, 저항성 램(Resistive Random Access Memory: RRAM) 장치, 상변화 메모리(Phase-Change Memory: PRAM) 장치, 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치, 강유전체 메모리(Ferroelectric Random Access Memory: FRAM) 장치, 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM), 또는 그와 같은 것으로 구성될 수 있다. 또한, 본 발명의 불 휘발성 메모리 장치(1400)는 3차원 어레이 구조를 갖도록 구현될 수 있다. 3차원 어레이 구조를 갖는 불 휘발성 메모리 장치는 수직 낸드 플래시 메모리 장치라 불린다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치 뿐만 아니라, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, "CTF"라 불림) 메모리 장치에도 모두 적용 가능하다.
도 3을 참조하면, 불 휘발성 메모리 장치(1400)는 메모리 셀 어레이(1410), 어드레스 디코더(1420), 전압 발생기(1430), 제어 로직(1440), 페이지 버퍼 회로(1450), 그리고 입출력 인터페이스(1460)를 포함한다.
메모리 셀 어레이(1410)는 행들(예를 들면, 워드 라인들)과 열들(예를 들면, 비트 라인들)의 교차 영역들에 배열된 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장할 것이다. 어드레스 디코더(1420)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)의 행들(예를 들면, 워드 라인들, 스트링 선택 라인(들), 접지 선택 라인(들), 공통 소오스 라인, 등)의 선택 및 구동을 행한다. 전압 발생기(1430)는 제어 로직(1440)에 의해서 제어되며, 각 동작에 필요한 전압들(예를 들면, 고전압, 프로그램 전압, 읽기 전압, 검증 전압, 소거 전압, 패스 전압, 벌크 전압, 등)을 발생한다. 전압 발생기(1430)에 의해서 전압들은 어드레스 디코더(1420)를 통해 메모리 셀 어레이(1410)에 제공된다. 제어 로직(1440)은 불 휘발성 메모리 장치(1400)의 전반적인 동작을 제어하도록 구성된다. 페이지 버퍼 회로(1450)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)로부터 데이터를 읽도록 또는 프로그램 데이터에 따라 메모리 셀 어레이(1410)의 열들(예를 들면, 비트 라인들)을 구동하도록 구성된다. 페이지 버퍼 회로(1450)는 비트 라인들 또는 비트 라인 쌍들에 각각 대응하는 복수의 페이지 버퍼들로 구성될 것이다. 페이지 버퍼들 각각은 복수의 래치들을 포함한다. 입출력 인터페이스(1460)는 제어 로직(1440)에 의해서 제어되며, 외부(예를 들면, 도 1의 메모리 제어기)와 인터페이스하도록 구성된다.
본 발명에 따른 제어 로직(1440)은 프로그램 스케쥴러(1441)를 포함한다. 프로그램 스케쥴러(1441)는 불 휘발성 메모리 장치(1400)의 프로그램 동작을 제어할 것이다. 특히, 프로그램 스케쥴러(1441)는 메모리 제어기(1200)로부터 제공되는 프로그램 명령 시퀀스에 따라 프로그램 속도를 가변적으로 결정할 것이다. 프로그램 속도는 다양한 방법들을 이용하여 가변적으로 제어될 것이다. 예를 들면, 프로그램 전압의 시작 레벨을 제어함으로써 프로그램 속도가 가변될 수 있다. 또는, 증가형 스텝 펄스 프로그램 방식의 경우, 프로그램 전압의 증가분을 제어함으로써 프로그램 속도가 가변될 수 있다. 프로그램 속도의 가변이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. 프로그램 전압의 시작 레벨 또는 프로그램 전압의 증가분은 전압 발생기(1430)를 제어함으로써 가변될 것이다. 프로그램 스케쥴러(1441)는 프로그램 명령 시퀀스 특히, 프로그램 속도 정보를 포함하는 제 2 명령(또는, 프로그램 확인 명령)에 따라 프로그램 속도를 가변적으로 결정한다.
본 발명의 경우, 프로그램 동작의 긴급 정도에 따라 프로그램 시간을 결정함으로써 신뢰성/내구성을 향시킬 수 있다.
도 4는 본 발명의 실시예에 따른 다양한 프로그램 명령 시퀀스들을 보여주는 도면이다.
도 4을 참조하면, 프로그램 동작시, 프로그램 명령 시퀀스는 메모리 제어기(1200)에서 불 휘발성 메모리 장치(1400)로 제공될 것이다. 앞서 언급된 바와 같이, 불 휘발성 메모리 장치(1400)의 프로그램 동작은 외부 요청에 따라 또는 메모리 제어기(1200)의 내부적인 요청에 따라 수행될 것이다. 외부로부터 쓰기 동작이 요청될 때, 메모리 제어기(1200)는 프로그램 명령 시퀀스(PS100)에 따라 제 1 명령(80h), 어드레스, 쓰기 데이터, 그리고 제 2 명령(10h)를 불 휘발성 메모리 장치(1400)로 순차적으로 전송한다. 프로그램 명령 시퀀스(PS100)의 전송 동안, 제어 신호(R/BB)는 하이로 유지된다. 프로그램 속도 정보를 포함하는 제 2 명령(10h)가 입력되면, 제어 신호(R/BB)는 로우 레벨로 천이한다. 제어 신호(R/BB)가 로우 레벨로 유지되는 시간 즉, 프로그램 시간(tPGM1) 동안, 프로그램 동작이 수행될 것이다. 제 2 명령의 값이 '10h'일 때, 디폴트 프로그램 시간(tPGM1) 동안 프로그램 동작이 수행될 것이다.
가비지 컬렉션과 같은 배경 동작은 메모리 시스템(1000)의 유휴 시간 동안 수행될 것이다. 배경 동작은 외부로부터 요청되는 것이 아니라 외부와 무관하게 메모리 제어기(1200) 내에서 요청될 것이다. 배경 동작과 관련된 프로그램 동작이 요청될 때, 메모리 제어기(1200)는 프로그램 명령 시퀀스(PS300)에 따라 제 1 명령(80h), 어드레스, 쓰기 데이터, 그리고 제 2 명령(30h)를 불 휘발성 메모리 장치(1400)로 순차적으로 전송한다. 프로그램 명령 시퀀스(PS300)의 전송 동안, 제어 신호(R/BB)는 하이로 유지된다. 프로그램 속도 정보를 포함하는 제 2 명령(30h)가 입력되면, 제어 신호(R/BB)는 로우 레벨로 천이한다. 제어 신호(R/BB)가 로우 레벨로 유지되는 시간 즉, 프로그램 시간(tPGM3) 동안, 프로그램 동작이 수행될 것이다. 제 2 명령의 값이 '30h'일 때, 디폴트 프로그램 시간(tPGM1)보다 긴 프로그램 시간(tPGM3) 동안 프로그램 동작이 수행될 것이다. 프로그램 시간의 조정은, 앞서 설명된 바와 같이, 프로그램 스케쥴러(1441)의 제어하에 행해질 것이다. 예를 들면, 전압 발생기(1430)에 의해서 생성되는 프로그램 전압의 시작 레벨, 프로그램 전압의 증가분, 또는 그와 같은 것이 프로그램 스케쥴러(1441)에 의해서 결정될 것이다. 프로그램 시간의 조정이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.
서든 파워-오프와 관련된 동작은 외부로부터 요청되는 것이 아니라 외부와 무관하게 메모리 제어기(1200) 내에서 요청될 것이다. 서든 파워-오프와 관련된 동작과 관련된 프로그램 동작(예를 들면, 메타데이터와 관련된 프로그램 동작)이 요청될 때, 메모리 제어기(1200)는 프로그램 명령 시퀀스(PS200)에 따라 제 1 명령(80h), 어드레스, 쓰기 데이터, 그리고 제 2 명령(20h)를 불 휘발성 메모리 장치(1400)로 순차적으로 전송한다. 프로그램 명령 시퀀스(PS200)의 전송 동안, 제어 신호(R/BB)는 하이로 유지된다. 프로그램 속도 정보를 포함하는 제 2 명령(20h)가 입력되면, 제어 신호(R/BB)는 로우 레벨로 천이한다. 제어 신호(R/BB)가 로우 레벨로 유지되는 시간 즉, 프로그램 시간(tPGM2) 동안, 프로그램 동작이 수행될 것이다. 제 2 명령의 값이 '20h'일 때, 디폴트 프로그램 시간(tPGM1)보다 짧은 프로그램 시간(tPGM2) 동안 프로그램 동작이 수행될 것이다. 프로그램 시간의 조정은, 앞서 설명된 바와 같이, 프로그램 스케쥴러(1441)의 제어하에 행해질 것이다. 예를 들면, 전압 발생기(1430)에 의해서 생성되는 프로그램 전압의 시작 레벨, 프로그램 전압의 증가분, 또는 그와 같은 것이 프로그램 스케쥴러(1441)에 의해서 결정될 것이다. 프로그램 시간의 조정이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.
앞서의 설명에 따르면, 프로그램 명령 시퀀스는 아래의 표 1과 같이 요약될 것이다.
function 1st set address cycle 2nd set
normal page program 80h 5 10h
fast page program 80h 5 20h
slow page program 80h 5 30h
메모리 제어기(1200)에서 불 휘발성 메모리 장치(1400)로 전송되는 프로그램 명령 시퀀스, 특히, 제 2 명령은 프로그램 속도 정보를 나타내도록 구별될 것이다. 도 4에 도시된 바와 같이, 제 2 명령의 값에 따라 프로그램 시간이 가변될 것이다. 여기서, 제품 명세서에 기재되어 있는 프로그램 시간의 최대값과 최소값 사이의 차이는 하나의 프로그램 시간 내에서 포함됨에 유의해야 할 것이다. 즉, 상이한 프로그램 시간들(tPGM1, tPGM2, tPGM3) 각각은 최대값과 최소값을 갖는다.
앞서 설명된 바와 같이, 빠른 프로그램 동작은 디폴트 프로그램 동작과 비교하여 볼 때 프로그램 전압의 시작 레벨을 높게 설정함으로써 달성될 수 있다. 프로그램 전압의 시작 레벨을 높게 설정함으로써 프로그램 루프들의 횟수가 줄어들며, 그 결과 프로그램 시간이 단축될 것이다. 이러한 경우, 비트 에러율(Bit Error Rate: BER)의 증가를 초래하는 오버 프로그래밍이 발생할 수 있다. 하지만, 에러 비트들의 수를 ECC 능력 내에서 관리함으로써 빠른 프로그램 동작을 통해 프로그램된 데이터를 정상적인 데이터로 읽는 것이 가능하다. 추후, 읽기 리프레쉬를 사용하여 정상 프로그램 동작을 수행하는 것이 가능하다. 빠른 프로그램 동작의 읽기 카운트 정책은 정상 프로그램 동작과 다르게 결정될 수 있다.
본 발명의 불 휘발성 메모리 장치(1400)는 제품 생산성을 향상하는 데에 유리하다. 예를 들면, 일반적으로, 불 휘발성 메모리 장치가 적용되는 제품에 따라 불 휘발성 메모리 장치의 프로그램 시간이 달리질 수 있다. 즉, 불 휘발성 메모리 장치가 동일한 공정을 이용하여 제조되더라도, 상이한 프로그램 시간이 적용되는 제품들에 따라 라인-업이 분류될 수 있다. 하지만, 추가되는 프로그램 명령 시퀀스들을 사용함으로써 동일 공정 조건에서 제공되고 다른 프로그램 시간을 갖는 불 휘발성 메모리 장치들의 라인-업을 하나로 통일함으로써 제품 생산성을 향상시킬 수 있다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 동작 방법을 개략적으로 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 제어기(1200)는 프로그램 동작이 외부로부터 요청되었는 지 또는 내부에서 요청되었는 지의 여부를 판별할 것이다. 만약 프로그램 동작이 외부로부터 요청된 것으로 판별되면, 메모리 제어기(1200)는 제 1 프로그램 명령 시퀀스에 따라 제 1 명령, 어드레스, 그리고 제 2 명령을 불 휘발성 메모리 장치(1400)로 전송한다. 여기서, 제 2 명령은 프로그램 속도 정보를 포함하며, 불 휘발성 메모리 장치(1400)는 제 2 명령의 프로그램 속도 정보에 따라 프로그램 속도를 결정할 것이다. 즉, 불 휘발성 메모리 장치(1400)는 디폴트 프로그램 시간(tPGM1) 동안 프로그램 동작을 수행할 것이다.
만약 프로그램 동작이 메모리 제어기(1200)의 내부로부터 요청된 것으로 판별되면, 메모리 제어기(1200)는 요청된 프로그램 동작의 긴급 정도를 판단할 것이다. 요청된 프로그램 동작이 긴급한 경우, 메모리 제어기(1200)는 제 2 프로그램 명령 시퀀스에 따라 제 1 명령, 어드레스, 그리고 제 2 명령을 불 휘발성 메모리 장치(1400)로 전송한다. 여기서, 제 2 명령은 프로그램 속도 정보를 포함하며, 불 휘발성 메모리 장치(1400)는 제 2 명령의 프로그램 속도 정보에 따라 프로그램 속도를 결정할 것이다. 즉, 불 휘발성 메모리 장치(1400)는 디폴트 프로그램 시간(tPGM1)보다 짧은 프로그램 시간(tPGM2) 동안 프로그램 동작을 수행할 것이다.
요청된 프로그램 동작이 긴급하지 않은 경우, 메모리 제어기(1200)는 제 3 프로그램 명령 시퀀스에 따라 제 1 명령, 어드레스, 그리고 제 2 명령을 불 휘발성 메모리 장치(1400)로 전송한다. 여기서, 제 2 명령은 프로그램 속도 정보를 포함하며, 불 휘발성 메모리 장치(1400)는 제 2 명령의 프로그램 속도 정보에 따라 프로그램 속도를 결정할 것이다. 즉, 불 휘발성 메모리 장치(1400)는 디폴트 프로그램 시간(tPGM1)보다 긴 프로그램 시간(tPGM3) 동안 프로그램 동작을 수행할 것이다.
도 6은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
컴퓨팅 시스템은 프로세싱 유니트(2101), 사용자 인터페이스(2202), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(2303), 메모리 제어기(2404), 그리고 저장 매체로서 불 휘발성 메모리 장치(2505)를 포함한다. 메모리 제어기(2404)와 불 휘발성 메모리 장치(2505)는 도 1에 도시된 것과 실질적으로 동일하게 구성될 것이다. 즉, 메모리 제어기(2404)는 프로그램 동작의 긴급 정도에 따라 프로그램 시간이 가변되도록 불 휘발성 메모리 장치(2505)를 제어할 것이다. 이는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스들을 이용하여 달성될 것이다. 불 휘발성 메모리 장치(2505)에는 프로세싱 유니트(2101)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(2404)를 통해 저장될 것이다. 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(2606)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 잘 이해될 것이다.
도 7은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 7을 참조하면, 반도체 드라이브(4000)(SSD)는 저장 매체(4100)와 제어기(4200)를 포함할 것이다. 저장 매체(4100)는 복수의 채널들을 통해 제어기(4200)와 연결될 것이다. 각 채널에는 복수의 불 휘발성 메모리들이 공통으로 연결될 것이다. 각 불 휘발성 메모리(NVM) 및 제어기(4200)는 도 1에 도시된 것과 실질적으로 동일하게 구성될 것이다. 즉, 제어기(4200)는 프로그램 동작의 긴급 정도에 따라 프로그램 시간이 가변되도록 불 휘발성 메모리 장치(NVM)를 제어할 것이다. 이는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스들을 이용하여 달성될 것이다.
도 8은 도 7에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이고, 도 9는 도 7에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지를 구성하는 데 사용될 수 있다. 도 8에 도시된 바와 같이, 스토리지는 도 7에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들을 포함할 것이다. 본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지 서버를 구성하는 데 사용될 수 있다. 도 9에 도시된 바와 같이, 스토리지 서버는 도 7에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들(4000), 그리고 서버(4000A)를 포함할 것이다. 또한, 이 분야에 잘 알려진 RAID 제어기(4000B)가 스토리지 서버에 제공될 수 있음은 잘 이해될 것이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 데이터 저장 장치가 적용되는 시스템들을 개략적으로 보여주는 도면들이다.
본 발명의 실시예들에 따른 메모리 제어기 및 멀티-비트 메모리 장치들로 구성되는 데이터 저장 장치를 포함한 반도체 드라이브가 스토리지에 적용되는 경우, 도 10에 도시된 바와 같이, 시스템(6000)은 유선 그리고/또는 무선으로 호스트와 통신하는 스토리지(6100)를 포함할 것이다. 본 발명의 실시예들에 따른 데이터 저장 장치를 포함한 반도체 드라이브가 스토리지 서버에 적용되는 경우, 도 11에 도시된 바와 같이, 시스템(7000)은 유선 그리고/또는 무선으로 호스트와 통신하는 스토리지 서버들(7100, 7200)을 포함할 것이다. 또한, 도 12에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 저장 장치를 포함한 반도체 드라이브는 메일 서버(8100)에도 적용될 수 있다.
도 13은 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 13을 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(9221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 제어기(9222), 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207)을 포함할 것이다. 제어기(9222)는 프로세서로서, 불 휘발성 메모리 장치(9207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 컨트롤러(9222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 불 휘발성 메모리 장치(9207) 및 인터페이스부(9221)와 커플링되어 있다. 제어기(9222)와 불 휘발성 메모리(9207)는 도 1에서 설명된 메모리 제어기와 불 휘발성 메모리 장치에 대응할 것이다. 즉, 제어기(9222)는 프로그램 동작의 긴급 정도에 따라 프로그램 시간이 가변되도록 불 휘발성 메모리 장치(9207)를 제어할 것이다. 이는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스들을 이용하여 달성될 것이다.
도 14는 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 14를 참조하면, 디지털 스틸 카메라는 바디(9301), 슬롯(9302), 렌즈(9303), 디스플레이부(9308), 셔터 버튼(9312), 스트로브(strobe)(9318) 등을 포함한다. 특히, 슬롯(9308)에는 메모리 카드(9331)가 삽입될 수 있고, 메모리 카드(9331)는 도 1에서 설명된 메모리 제어기 및 불 휘발성 메모리 장치를 포함할 것이다. 즉, 제어기는 프로그램 동작의 긴급 정도에 따라 프로그램 시간이 가변되도록 불 휘발성 메모리 장치를 제어할 것이다. 이는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스들을 이용하여 달성될 것이다. 예를 들면, 디지털 스틸 카메라의 연속 촬영 기능의 경우 보다 많은 사진을 저장하기 위해 빠른 속도의 명령어 시퀀스를 사용하고, 일반적인 사진 촬영의 경우 정상적인 속도의 명령어 시퀀스를 사용할 수 있다.
메모리 카드(9331)가 접촉형(contact type)인 경우, 메모리 카드(9331)가 슬롯(9308)에 삽입될 때 메모리 카드(9331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(9331)가 비접촉형(non-contact type)인 경우, 무선 신호를 통해서 메모리 카드(9331)가 액세스될 것이다.
도 15는 도 14의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 15를 참조하면, 메모리 카드(9331)는 비디오 카메라(VC), 텔레비전(TV), 오디오 장치(AD), 게임장치(GM), 전자 음악 장치(EMD), 휴대폰(HP), 컴퓨터(CP), PDA(Personal Digital Assistant), 보이스 레코더(voice recorder)(VR), PC 카드(PCC), 등에 사용될 수 있다.
본 발명의 실시예에 있어서, 메모리 셀들은 가변 저항 메모리 셀로 구성될 수 있으며, 예시적인 가변 저항 메모리 셀 및 그것을 포함한 메모리 장치가 미국특허번호 제7529124호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명의 다른 실시예에 있어서, 메모리 셀들은 전하 저장층을 갖는 다양한 셀 구조들 중 하나를 이용하여 구현될 수 있다. 전하 저장층을 갖는 셀 구조는 전하 트랩층을 이용하는 전하 트랩 플래시 구조, 어레이들이 다층으로 적층되는 스택 플래시 구조, 소오스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 등을 포함할 것이다.
전하 저장층으로서 전하 트랩 플래시 구조를 갖는 메모리 장치가 미국특허 제6858906호, 미국공개특허 제2004-0169238호, 그리고 미국공개특허 제2006-0180851호에 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다. 소오스/드레인이 없는 플래시 구조는 대한민국특허 제673020호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명에 따른 불 휘발성 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
1000: 메모리 시스템
1200: 메모리 제어기
1400: 불 휘발성 메모리 장치

Claims (15)

  1. 데이터 정보를 저장하도록 구성된 불 휘발성 메모리 장치와; 그리고
    상기 불 휘발성 메모리 장치를 제어하도록 구성된 메모리 제어기를 포함하며,
    상기 메모리 제어기는 내부적으로 요청된 프로그램 동작의 긴급 정도에 따라 가변되는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스를 상기 불 휘발성 메모리 장치로 전송하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 내부적으로 요청된 프로그램 동작은 외부 요청과 무관하며, 상기 메모리 제어기의 배경 동작, 서든 파워-오프와 관련된 동작, 또는 카비지 컬렉션을 포함하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 배경 동작과 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 긴 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 서든 파워-오프와 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 상기 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 짧은 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 프로그램 명령 시퀀스는 제 1 명령, 어드레스, 그리고 제 2 명령을 포함하며, 상기 제 2 명령의 값은 상기 외부 요청에 따라 수행되는 프로그램 동작과 상기 내부적으로 요청된 프로그램 동작들에 따라 다르게 결정되는 메모리 시스템.
  6. 제 4 항에 있어서,
    상기 서든 파워-오프와 관련된 프로그램 동작을 통해 프로그램된 데이터는 메타 데이터인 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 서든 파워-오프와 관련된 프로그램 동작을 통해 프로그램된 데이터는 상기 외부 요청에 따라 수행되는 프로그램 동작을 이용하여 재프로그램되는 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 불 휘발성 메모리 장치는
    프로그램 전압을 발생하는 전압 발생기와; 그리고
    상기 전압 발생기를 제어하도록 구성된 제어 로직을 포함하며,
    상기 제어 로직은 상기 프로그램 명령 시퀀스에 포함된 프로그램 속도 정보에 의거하여 상기 프로그램 전압의 시작 레벨 또는 상기 프로그램 전압의 증가분을 결정하는 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 메모리 제어기와 상기 불 휘발성 메모리 장치는 메모리 카드 및 반도체 드라이브 중 하나를 구성하는 메모리 시스템.
  10. 불 휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서:
    프로그램 동작이 외부 요청없이 내부적으로 요청되었는 지의 여부를 판별하고,
    판별 결과에 따라 상기 요청된 프로그래램 동작의 긴급 정도에 따라 가변되는 프로그램 속도 정보를 포함하는 프로그램 명령 시퀀스를 상기 불 휘발성 메모리 장치로 전송하는 것을 특징으로 하는 동작 방법.
  11. 제 10 항에 있어서,
    상기 내부적으로 요청된 프로그램 동작은 상기 메모리 제어기의 배경 동작 또는 서든 파워-오프와 관련된 동작을 포함하는 것을 특징으로 하는 동작 방법.
  12. 제 11 항에 있어서,
    상기 배경 동작과 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 긴 것을 특징으로 하는 동작 방법.
  13. 제 12 항에 있어서,
    상기 서든 파워-오프와 관련된 프로그램 동작을 수행하는 데 걸리는 프로그램 시간은 상기 외부 요청에 따라 수행되는 프로그램 동작의 프로그램 시간 보다 짧은 것을 특징으로 하는 동작 방법.
  14. 제 13 항에 있어서,
    상기 프로그램 명령 시퀀스는 제 1 명령, 어드레스, 그리고 제 2 명령을 포함하며, 상기 제 2 명령의 값은 상기 외부 요청에 따라 수행되는 프로그램 동작과 상기 내부적으로 요청된 프로그램 동작들에 따라 다르게 결정되는 것을 특징으로 하는 동작 방법.
  15. 제 10 항에 있어서,
    상기 프로그램 속도는 상기 프로그램 명령 시퀀스에 포함된 프로그램 속도 정보에 의거하여 프로그램 전압의 시작 레벨 또는 상기 프로그램 전압의 증가분을 제어함으로써 가변되는 것을 특징으로 하는 동작 방법.
KR1020110133035A 2011-12-12 2011-12-12 메모리 시스템 및 그것의 동작 방법 KR101818176B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110133035A KR101818176B1 (ko) 2011-12-12 2011-12-12 메모리 시스템 및 그것의 동작 방법
US13/601,105 US8812807B2 (en) 2011-12-12 2012-08-31 Nonvolatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133035A KR101818176B1 (ko) 2011-12-12 2011-12-12 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20130066277A true KR20130066277A (ko) 2013-06-20
KR101818176B1 KR101818176B1 (ko) 2018-01-15

Family

ID=48573097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133035A KR101818176B1 (ko) 2011-12-12 2011-12-12 메모리 시스템 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US8812807B2 (ko)
KR (1) KR101818176B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109705A (ko) * 2014-03-20 2015-10-02 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 포함하는 데이터 독출 방법
US11500771B2 (en) 2020-08-24 2022-11-15 SK Hynix Inc. Memory system, memory controller, and method of operating memory system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
JP2013156929A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 記憶装置とその制御方法
KR102291803B1 (ko) 2015-04-07 2021-08-24 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법
KR102387956B1 (ko) * 2015-09-09 2022-04-19 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템
JP2019050071A (ja) * 2017-09-11 2019-03-28 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR20190120966A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11281392B2 (en) * 2019-08-28 2022-03-22 Micron Technology, Inc. Garbage collection in a memory component using an adjusted parameter
KR20210066631A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 메모리에 데이터를 기입하기 위한 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421350B2 (en) 2004-06-22 2008-09-02 Micro Motinn, Inc. Meter electronics and method for detecting a residual material in a flow meter assembly
US7502921B2 (en) 2005-08-02 2009-03-10 Sandisk Corporation Situation sensitive memory performance
JP4997798B2 (ja) 2006-03-15 2012-08-08 ソニー株式会社 不揮発性半導体記憶装置およびメモリシステム
KR101397549B1 (ko) 2007-08-16 2014-05-26 삼성전자주식회사 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법
US8706951B2 (en) 2008-07-18 2014-04-22 Marvell World Trade Ltd. Selectively accessing faster or slower multi-level cell memory
JP2013156929A (ja) 2012-01-31 2013-08-15 Toshiba Corp 記憶装置とその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150109705A (ko) * 2014-03-20 2015-10-02 삼성전자주식회사 메모리 장치의 프로그램 방법 및 이를 포함하는 데이터 독출 방법
US11500771B2 (en) 2020-08-24 2022-11-15 SK Hynix Inc. Memory system, memory controller, and method of operating memory system

Also Published As

Publication number Publication date
US20130151760A1 (en) 2013-06-13
KR101818176B1 (ko) 2018-01-15
US8812807B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
KR101818176B1 (ko) 메모리 시스템 및 그것의 동작 방법
US9672104B2 (en) Memory system and read reclaim method thereof
US10169227B2 (en) Memory controller and memory system including the same
KR102089613B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101941270B1 (ko) 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법
US9183938B2 (en) Nonvolatile memory device and method of programming nonvolatile memory device
US20140223084A1 (en) Memory system and related method of operation
US9767053B2 (en) Memory controller and memory system including the same
KR101923157B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
KR20130099496A (ko) 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9564241B2 (en) Memory system and user device including the same
US9189384B2 (en) Memory system and memory managing method thereof
KR20150058927A (ko) 불 휘발성 메모리의 쓰기 속도를 제어하는 기술
KR102053944B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20120072289A (ko) 초기 시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템
US20130223156A1 (en) Nonvolatile memory device and memory system including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant