KR20130062011A - Gate drive integrated circuit and organic light emitting display apparatus using the same - Google Patents

Gate drive integrated circuit and organic light emitting display apparatus using the same Download PDF

Info

Publication number
KR20130062011A
KR20130062011A KR1020110128386A KR20110128386A KR20130062011A KR 20130062011 A KR20130062011 A KR 20130062011A KR 1020110128386 A KR1020110128386 A KR 1020110128386A KR 20110128386 A KR20110128386 A KR 20110128386A KR 20130062011 A KR20130062011 A KR 20130062011A
Authority
KR
South Korea
Prior art keywords
signal
control signal
transistor
output
driving block
Prior art date
Application number
KR1020110128386A
Other languages
Korean (ko)
Other versions
KR101977607B1 (en
Inventor
강병욱
윤중선
강지현
김홍석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110128386A priority Critical patent/KR101977607B1/en
Publication of KR20130062011A publication Critical patent/KR20130062011A/en
Application granted granted Critical
Publication of KR101977607B1 publication Critical patent/KR101977607B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

PURPOSE: A gate drive integrated circuit and an organic light emitting display device using the same are provided to apply a control signal except a scan signal to a panel. CONSTITUTION: A gate drive integrated circuit includes a first driving block(220) and a second driving block(230). The first driving block generates a first control signal which is a scan signal according to a mode signal and a gate control signal. The first driving block includes a switching unit. The switching unit switches a scan signal generator for outputting through an output terminal or a scan signal generator according to the mode signal. A second driving block generates a second control signal and outputs the signal through the output terminal while the first driving block does not output the first control signal according to the mode signal. [Reference numerals] (AA) Voltage for charging or discharging; (BB) First control signal(scan signal); (CC) Second control signal

Description

게이트 드라이브 집적회로 및 이를 이용한 유기발광표시장치{GATE DRIVE INTEGRATED CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY APPARATUS USING THE SAME}GATE DRIVE INTEGRATED CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY APPARATUS USING THE SAME}

본 발명은 유기발광표시장치에 관한 것으로서, 특히, 패널에 내장되는 게이트 드라이브 집적회로(IC) 및 이를 이용한 유기발광표시장치에 관한 것이다. The present invention relates to an organic light emitting display device, and more particularly, to a gate drive integrated circuit (IC) embedded in a panel and an organic light emitting display device using the same.

최근, 다양한 종류의 평판표시장치(Flat Panel Display, FPD)들이 개발되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동표시장치(EPD) 및 전계발광소자(Electroluminescence Device) 등이 있다.Recently, various types of flat panel displays (FPDs) have been developed. Such flat panel displays include a liquid crystal display (LCD), a plasma display panel (PDP), an electrophoretic display (EPD), and an electroluminescence device.

이러한 평판표시장치 중, 전계발광소자는 발광층의 재료에 따라 무기발광표시장치와 유기발광표시장치로 대별된다. 특히, 유기발광표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있기 때문에 그 응용분야가 확대되고 있다.Among such flat panel display devices, electroluminescent devices are roughly classified into inorganic light emitting display devices and organic light emitting display devices depending on the material of the light emitting layer. In particular, the organic light emitting display device has an advantage of fast response speed and high luminous efficiency, luminance, and viewing angle by using self-luminous devices that emit light.

유기발광표시장치는 애노드전극과 캐소드전극을 구비하고 있으며, 이들 전극에 구동전압이 인가되면, 패널의 각 화소에 형성되어 있는 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.The organic light emitting display device includes an anode electrode and a cathode electrode, and when a driving voltage is applied to the electrodes, the organic light emitting display device passes through holes and electron transport layers (ETLs) passing through hole transport layers (HTLs) formed in the pixels of the panel. The electrons are moved to the light emitting layer EML to form excitons, and as a result, the light emitting layer EML generates visible light.

한편, 상기한 바와 같은 화소 내에서 스위치로 이용되고 있는 스위칭용 박막트랜지스터(TFT)를 온/오프(On/Off) 하기 위해서는, 패널의 게이트(Gate)라인들에 순차적으로 스캔신호를 발생시키는 게이트 드라이브 집적회로(IC : Integrated Circuit)가 필요하다. On the other hand, in order to turn on / off the switching thin film transistor (TFT) used as a switch in the pixel as described above, a gate for generating a scan signal sequentially in the gate lines of the panel A drive integrated circuit (IC) is required.

이러한 게이트 드라이브 IC는 칩온필름(COF) 또는 테이프 캐리어 패키지(TCP) 형태로 패널에 연결될 수도 있으나, 최근에는 패널에 실장되어 있는 게이트인패널(GIP : Gate In Pannel) 형태로 이용되고 있다. The gate drive IC may be connected to the panel in the form of a chip on film (COF) or a tape carrier package (TCP), but recently, the gate drive IC has been used in the form of a gate in panel (GIP) mounted on the panel.

게이트인패널(GIP) 형태의 게이트 드라이브 IC는, 다수의 박막트랜지스터로 이루어진 쉬프트 레지스터(Shift Register)로 구성되어 있다. The gate drive IC in the form of a gate in panel (GIP) is composed of a shift register composed of a plurality of thin film transistors.

종래의 일반적인 게이트 드라이브 IC는 상기한 바와 같이 각 게이트라인들에 순차적으로 스캔신호를 인가시키는 기능만을 수행하고 있을 뿐, 유기발광표시장치에서 요구되는 각각의 동작 모드에 따라 서로 다른 출력을 만들 수 없다는 문제점을 가지고 있다. As described above, the conventional gate drive IC only performs a function of sequentially applying scan signals to the respective gate lines, and cannot produce different outputs according to respective operation modes required in the organic light emitting display device. I have a problem.

즉, 유기발광표시장치는 터치 기능을 실현시키기 위한 센싱과정, 또는 입체영상(3D)을 구현하기 위한 과정 또는 에미션 구동 과정 등에서, 유기발광표시장치의 각 화소에 스캔신호 이외의 하이(High) 또는 로우(Low)의 직류전압(DC)으로 구성된 제어신호를 인가해야할 필요가 있다. 그러나, 종래의 유기발광표시장치는, 게이트 드라이브 IC가 상기한 바와 같이 반복적으로 스캔신호만을 인가하고 있기 때문에, 게이트 드라이브 IC에서 상기한 바와 같은 또 다른 종류의 제어신호를 패널로 인가시킬 수 없다는 문제점을 가지고 있다. That is, the organic light emitting display device may have a high value other than a scan signal in each pixel of the organic light emitting display device in a sensing process for realizing a touch function, a process for implementing a 3D image, or an emission driving process. Alternatively, it is necessary to apply a control signal composed of a low DC voltage DC. However, in the conventional organic light emitting display device, since the gate drive IC repeatedly applies only the scan signal as described above, the gate drive IC cannot apply another kind of control signal as described above to the panel. Have

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 스캔신호를 출력하거나 또는 스캔신호의 출력을 차단시킬 수 있는 스위칭부가 구비된, 게이트 드라이브 집적회로 및 이를 이용한 유기발광표시장치를 제공하는 것을 기술적 과제로 한다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a gate drive integrated circuit and an organic light emitting display device using the same, including a switching unit capable of outputting a scan signal or blocking output of a scan signal. do.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 게이트 드라이브 집적회로는, 게이트 제어신호와 모드신호에 따라 스캔신호인 제1제어신호를 생성하여 출력단자를 통해 출력하기 위한 스캔신호 생성부 및 상기 모드신호에 따라 상기 스캔신호 생성부를 스위칭하여 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하기 위한 스위칭부를 포함하는 제1드라이빙 블럭; 및 상기 모드신호에 따라 상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하지 않는 동안, 제2제어신호를 생성하여 상기 출력단자를 통해 출력하기 위한 제2드라이빙 블럭을 포함한다. In accordance with another aspect of the present invention, a gate drive integrated circuit includes a scan signal generator and a mode for generating a first control signal, which is a scan signal, and outputting the first control signal according to a gate control signal and a mode signal. A first driving block including a switching unit for switching the scan signal generation unit according to a signal to output or not output the first control signal; And a second driving block for generating a second control signal and outputting the second control signal through the output terminal while the first driving block does not output the first control signal according to the mode signal.

여기서, 상기 스위칭부는, 상기 스캔신호 생성부에 구비되어 방전용 전압을 출력하기 위한 제1트랜지스터와 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제1트랜지스터를 턴온 또는 턴오프시키기 위한 제1스위칭기; 및 상기 스캔신호 생성부에 구비되어 충전용 전압을 출력하기 위한 제2트랜지스터와 상기 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제2트랜지스터를 턴온 또는 턴오프시키기 위한 제2스위칭기를 포함한다. 또한, 상기 제1스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제1트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호를 인가하는 모드신호단자에 연결되어 있는 제1트랜지스터이며, 상기 제2스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제2트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호단자에 연결되어 있는 제2트랜지스터인 것을 특징으로 한다. 또한, 상기 모드신호 중 제1모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴오프되어, 상기 제1트랜지스터 또는 상기 제2트랜지스터를 통해 상기 제1제어신호가 상기 출력단자로 출력되며, 상기 모드신호 중 상기 제1모드신호와 반대극성을 갖는 제2모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴온되어, 상기 전원단자를 통해 입력된 전원이 상기 제1트랜지스터 및 상기 제2트랜지스터를 턴오프시켜 상기 출력단자로 상기 제1제어신호가 출력되지 않는 것을 특징으로 한다. 또한, 상기 제2드라이빙 블럭은, 상기 제1드라이빙 블럭이 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하는 상기 모드신호와 동일한 극성의 모드신호를 입력받아, 상기 제2제어신호를 출력하지 않거나 또는 출력시키는 것을 특징으로 한다. 또한, 상기 제2드라이빙 블럭은, 상기 제1드라이빙 블럭이 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하는 상기 모드신호와 다른 극성의 모드신호를 입력받아, 상기 제2제어신호를 출력하지 않거나 또는 출력시키는 것을 특징으로 한다.Here, the switching unit is provided between the first transistor for outputting the discharge voltage and the power supply terminal provided in the scan signal generation unit, is driven in accordance with the mode signal to turn on or off the first transistor A first switcher; And a second switch provided between the second transistor for outputting a charging voltage and the power supply terminal provided in the scan signal generation unit, and driven according to the mode signal to turn on or turn off the second transistor. Contains groups. The first switch is a first transistor having a source connected to the power supply terminal, a drain connected to a gate of the first transistor, and a gate connected to a mode signal terminal applying the mode signal. The second switch is characterized in that the source is connected to the power terminal, the drain is connected to the gate of the second transistor, the gate is a second transistor connected to the mode signal terminal. In addition, when the first mode signal of the mode signal is input to the first driving block, the first switch and the second switch is turned off, the first control through the first transistor or the second transistor When a signal is output to the output terminal and a second mode signal having a polarity opposite to that of the first mode signal is input to the first driving block, the first switch and the second switch are turned on. The power input through the power terminal turns off the first transistor and the second transistor so that the first control signal is not output to the output terminal. The second driving block may not receive the mode signal of the same polarity as the mode signal for allowing the first driving block to output the first control signal or not to output the second driving signal. Or to output. Also, the second driving block may receive a mode signal having a different polarity from the mode signal for allowing the first driving block to output the first control signal or not to output the second control signal, and output the second control signal. Or to output.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광 표시장치는, 복수의 화소가 유기발광다이오드로 구성되어 있는 패널; 상기 패널의 게이트라인과 연결되어 있는 출력단자들로 스캔신호인 제1제어신호 또는 또 다른 기능을 수행하기 위한 제2제어신호를 출력하기 위한 게이트 드라이브 집적회로; 및 타이밍 컨트롤러를 포함하며, 상기 게이트 드라이브 집적회로를 형성하는 쉬프트레지스터의 각 스테이지는, 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호와 모드신호에 따라 상기 제1제어신호를 생성하여 출력단자를 통해 출력하기 위한 스캔신호 생성부 및 상기 모드신호에 따라 상기 스캔신호 생성부를 스위칭하여 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하기 위한 스위칭부를 포함하는 제1드라이빙 블럭; 및 상기 모드신호에 따라 상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하지 않는 동안, 상기 제2제어신호를 생성하여 상기 출력단자를 통해 출력하기 위한 제2드라이빙 블럭을 포함한다.According to an aspect of the present invention, there is provided an organic light emitting display device including: a panel in which a plurality of pixels are formed of an organic light emitting diode; A gate drive integrated circuit configured to output a first control signal, which is a scan signal, or a second control signal for performing another function, to output terminals connected to the gate line of the panel; And a timing controller, wherein each stage of the shift register forming the gate drive integrated circuit generates the first control signal according to a gate control signal and a mode signal transmitted from the timing controller to output the output signal through an output terminal. A first driving block including a scan signal generation unit and a switching unit configured to switch the scan signal generation unit according to the mode signal to output or not output the first control signal; And a second driving block for generating the second control signal and outputting the second control signal through the output terminal while the first driving block does not output the first control signal according to the mode signal.

여기서, 상기 스위칭부는, 상기 스캔신호 생성부에 구비되어 방전용 전압을 출력하기 위한 제1트랜지스터와 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제1트랜지스터를 턴온 또는 턴오프시키기 위한 제1스위칭기; 및 상기 스캔신호 생성부에 구비되어 충전용 전압을 출력하기 위한 제2트랜지스터와 상기 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제2트랜지스터를 턴온 또는 턴오프시키기 위한 제2스위칭기를 포함한다. 또한, 상기 제1스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제1트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호를 인가하는 모드신호단자에 연결되어 있는 제1트랜지스터이며, 상기 제2스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제2트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호단자에 연결되어 있는 제2트랜지스터인 것을 특징으로 한다. 또한, 상기 모드신호 중 제1모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴오프되어, 상기 제1트랜지스터 또는 상기 제2트랜지스터를 통해 상기 제1제어신호가 상기 출력단자로 출력되며, 상기 모드신호 중 상기 제1모드신호와 반대극성을 갖는 제2모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴온되어, 상기 전원단자를 통해 입력된 전원이 상기 제1트랜지스터 및 상기 제2트랜지스터를 턴오프시켜 상기 출력단자로 상기 제1제어신호가 출력되지 않는 것을 특징으로 한다. Here, the switching unit is provided between the first transistor for outputting the discharge voltage and the power supply terminal provided in the scan signal generation unit, is driven in accordance with the mode signal to turn on or off the first transistor A first switcher; And a second switch provided between the second transistor for outputting a charging voltage and the power supply terminal provided in the scan signal generation unit, and driven according to the mode signal to turn on or turn off the second transistor. Contains groups. The first switch is a first transistor having a source connected to the power supply terminal, a drain connected to a gate of the first transistor, and a gate connected to a mode signal terminal applying the mode signal. The second switch is characterized in that the source is connected to the power terminal, the drain is connected to the gate of the second transistor, the gate is a second transistor connected to the mode signal terminal. In addition, when the first mode signal of the mode signal is input to the first driving block, the first switch and the second switch is turned off, the first control through the first transistor or the second transistor When a signal is output to the output terminal and a second mode signal having a polarity opposite to that of the first mode signal is input to the first driving block, the first switch and the second switch are turned on. The power input through the power terminal turns off the first transistor and the second transistor so that the first control signal is not output to the output terminal.

상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다. According to the above solution, the present invention provides the following effects.

즉, 본 발명은 스캔신호를 출력하거나 또는 스캔신호의 출력을 차단시킬 수 있는 스위치가 구비됨으로써, 스캔신호 이외의 또 다른 제어신호를 패널로 인가시킬 수 있다는 효과를 제공한다.That is, the present invention is provided with a switch that can output the scan signal or cut off the output of the scan signal, thereby providing an effect that another control signal other than the scan signal can be applied to the panel.

따라서, 본 발명은 모드신호에 따라 게이트 드라이브 IC의 출력을 듀얼로 구동할 수 있다는 효과를 제공한다. Accordingly, the present invention provides the effect that the output of the gate drive IC can be dually driven according to the mode signal.

도 1은 본 발명에 따른 유기발광표시장치의 일실시예 구성도.
도 2는 본 발명에 따른 게이트 드라이브 집적회로에 적용되는 쉬프트레지스터에 구비된 스테이지의 구성을 나타낸 예시도.
도 3은 도 2에 도시된 스테이지의 제1드라이빙 블럭의 구성을 나타낸 예시도.
도 4는 도 3에 도시된 제1드라이빙 블럭의 스위칭부로 제1모드신호가 입력되어 출력단자(Output)로 제1제어신호가 출력되는 상태를 나타낸 예시도.
도 5는 도 3에 도시된 제1드라이빙 블럭의 스위칭부로 제2모드신호가 입력되어 출력단자(Output)로 제1제어신호가 출력되지 않는 상태를 나타낸 예시도. 1 is a configuration diagram of an organic light emitting display device according to an exemplary embodiment of the present invention.
2 is an exemplary view illustrating a configuration of a stage provided in a shift register applied to a gate drive integrated circuit according to the present invention.
3 is an exemplary view showing a configuration of a first driving block of the stage shown in FIG.
4 is an exemplary diagram illustrating a state in which a first mode signal is input to an output terminal (Output) by inputting a first mode signal to the switching unit of the first driving block shown in FIG. 3.
FIG. 5 is a diagram illustrating a state in which a second mode signal is input to the switching unit of the first driving block shown in FIG. 3 so that the first control signal is not output to the output terminal.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기발광표시장치의 일실시예 구성도로서, 특히, 본 발명에 따른 게이트 드라이브 집적회로가 게이트인패널(GIP) 형태로 패널에 구비되어 있다. 1 is a configuration diagram of an organic light emitting display device according to an embodiment of the present invention. In particular, a gate drive integrated circuit according to the present invention is provided in a panel in the form of a gate-in panel (GIP).

본 발명에 따른 유기발광표시장치는 도 1에 도시된 바와 같이, 메트리스 형태의 복수의 화소가 형성되어 있는 패널(100), 패널의 게이트라인들을 구동하기 위한 적어도 하나 이상의 게이트 드라이브 IC(200), 패널의 데이터라인들을 구동하기 위한 적어도 하나 이상의 데이터 드라이 IC(300) 및 게이트 드라이브 IC와 데이터 드라이브 IC를 제어하기 위한 타이밍 컨트롤러(400)를 포함하여 구성될 수 있다.
As shown in FIG. 1, the organic light emitting diode display according to the present invention includes a panel 100 in which a plurality of pixels having a matrix shape is formed, at least one gate drive IC 200 for driving gate lines of the panel, At least one data driver IC 300 for driving the data lines of the panel, and a timing controller 400 for controlling the gate drive IC and the data drive IC may be included.

우선, 패널(100)은 매트릭스로 배열된 복수의 화소를 포함한다. 패널(100)은 복수의 게이트라인과 복수의 데이터라인이 교차하여 배열된다. 패널(100)에는 고전위구동전압(VDD) 또는 저전위구동전압(VSS)을 공급하기 위한 복수의 구동전압라인이 배치될 수 있다. 표시패널(100)은 영상이 실질적으로 출력되는 표시영역(A/A : Active Area)과 영상이 출력되지 않는 비표시영역으로 구분될 수 있다. 표시영역(A/A)에는 상기한 바와 같은 복수의 화소들이 형성되어 있으며, 비표시영역의 일측에는 본 발명에 따른 게이트 드라이브 IC(200)가 형성되어 있다. First, the panel 100 includes a plurality of pixels arranged in a matrix. The panel 100 is arranged by crossing a plurality of gate lines and a plurality of data lines. The panel 100 may be provided with a plurality of driving voltage lines for supplying a high potential driving voltage VDD or a low potential driving voltage VSS. The display panel 100 may be divided into a display area (A / A) where an image is substantially output and a non-display area where an image is not output. The plurality of pixels as described above are formed in the display area A / A, and the gate drive IC 200 according to the present invention is formed on one side of the non-display area.

표시영역(A/A)의 각 화소(P)에는 하나의 게이트라인, 하나의 데이터라인, 고전위구동전압(VDD)을 공급하기 위한 고전위라인(VDD) 및 저전위구동전압(VSS)을 공급하기 위한 저전위라인(VSS)이 배치될 수 있다. 또한, 각 화소(P)에는 고전위라인과 저전위라인 사이에 유기발광다이오드(OLED)가 연결되어 있다.Each pixel P of the display area A / A has a gate line, a data line, a high potential line VDD for supplying a high potential drive voltage VDD, and a low potential drive voltage VSS. A low potential line VSS may be arranged to supply. In addition, an organic light emitting diode OLED is connected to each pixel P between a high potential line and a low potential line.

유기발광다이오드(OLED)는 애노드전극, 캐소드전극 및 양 전극들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다.The organic light emitting diode OLED includes an organic compound layer HIL, HTL, EML, ETL, EIL formed between an anode electrode, a cathode electrode, and both electrodes. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL).

애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, Thereby generating visible light.

유기발광표시장치는 상기한 바와 같이 유기발광다이오드가 포함된 복수의 서브 픽셀들을 매트릭스 형태로 배열하고, 게이트 드라이브 IC(200)로부터 인가되는 스캔펄스를 통해 능동소자인 TFT를 선택적으로 턴-온시켜 서브 픽셀들을 선택한 후, 선택된 서브 픽셀들의 밝기를 디지털 영상데이터의 계조에 따라 제어한다.
As described above, the organic light emitting diode display arrays a plurality of subpixels including the organic light emitting diode in a matrix form, and selectively turns on the TFT which is an active element through a scan pulse applied from the gate drive IC 200. After selecting the sub pixels, the brightness of the selected sub pixels is controlled according to the gray level of the digital image data.

다음, 타이밍 컨트롤러(400)는 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 액정표시장치에서 기준클럭으로 이용되는 도트클럭(DCLK), 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 게이트 드라이브 IC(200)들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이브 IC(300)들의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 데이터 드라이브 IC(300)들에 디지털 영상데이터를 공급한다. Next, the timing controller 400 is a timing signal input from an external system, that is, a dot clock DCLK, a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, and data enable used as a reference clock in the liquid crystal display. The gate control signal GCS for controlling the operation timing of the gate drive ICs 200 and the data control signal DCS for controlling the operation timing of the data drive ICs 300 are generated using the signal DE or the like. The digital image data is supplied to the data drive ICs 300.

타이밍 컨트롤러(400)에서 발생되어 게이트 드라이브 IC(200)로 공급되는 게이트 제어신호(GCS)로는, 게이트 스타트신호(VST) 및 게이트 클럭(CLK) 등이 있다. The gate control signal GCS generated by the timing controller 400 and supplied to the gate drive IC 200 includes a gate start signal VST and a gate clock CLK.

타이밍 컨트롤러(400)에서 발생되어 데이터 드라이브 IC(300)로 공급되는 데이터 제어신호(DCS)로는, 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 있다.
The data control signal DCS generated by the timing controller 400 and supplied to the data drive IC 300 includes a source start pulse SSP, a source shift clock signal SSC, a source output enable signal SOE, and a polarity. Control signal POL.

다음, 데이터 드라이브 IC(300)는 입력된 디지털 영상데이터를 아날로그 영상데이터신호로 변환하여 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 영상데이터신호를 데이터라인들에 공급한다. 즉, 데이터 드라이브 IC(300)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 영상데이터를 영상데이터신호로 변환시킨 후 데이터라인으로 출력시킨다. 이를 위해 데이터 드라이브 IC(300)는 데이터 샘플링부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하고 있다.
Next, the data drive IC 300 converts the input digital image data into an analog image data signal and supplies one horizontal line of image data signal to the data lines every horizontal period in which the scan signal is supplied to the gate line. That is, the data drive IC 300 converts the image data into an image data signal using the gamma voltages supplied from the gamma voltage generator (not shown) and outputs the image data to the data line. To this end, the data drive IC 300 includes a data sampling unit, a latch unit, a digital analog converter, an output buffer, and the like.

마지막으로, 게이트 드라이브 IC(200)들 각각은 제1모드신호와, 타이밍 컨트롤러에서 생성된 게이트 제어신호들을 이용하여 게이트라인들에 제1제어신호인 스캔신호를 공급한다. 스캔신호에 응답하여 박막트랜지스터들(TFT)은 수평라인 단위로 구동된다. Finally, each of the gate drive ICs 200 supplies the first control signal to the gate lines using the first mode signal and the gate control signals generated by the timing controller. In response to the scan signal, the thin film transistors TFT are driven in units of horizontal lines.

또한, 게이트 드라이브 IC(200)들 각각은 제2모드신호와 타이밍 컨트롤러에서 생성된 게이트 제어신호들을 이용하여 게이트라인들에 제2제어신호를 공급한다.Each of the gate drive ICs 200 supplies a second control signal to the gate lines using the second mode signal and the gate control signals generated by the timing controller.

이를 위해 게이트 드라이브 IC(200)는 상기한 바와 같은 제1제어신호 또는 제2제어신호를 생성하기 위한 쉬프트레지스터 및 쉬프트레지스터로부터 생성된 제1제어신호 또는 제2제어신호를 저장하고 있다가 게이트라인으로 순차적으로 출력하기 위한 버퍼를 포함하고 있다.To this end, the gate drive IC 200 stores the shift register for generating the first control signal or the second control signal as described above, and the first control signal or the second control signal generated from the shift register. It contains a buffer to sequentially output.

또한, 쉬프트레지스터는 복수의 박막트랜지스터들(Thin Film Transistor, 이하 "TFT"라 함)을 포함하는 복수의 스테이지들을 구비한다. 복수의 스테이지(210)들은 종속적(cascade)으로 접속되어 있어서 출력신호(Vout 1 ~ Vot n)를 순차적으로 발생한다. The shift register also includes a plurality of stages including a plurality of thin film transistors (hereinafter referred to as TFTs). The plurality of stages 210 are cascaded to sequentially generate output signals Vout 1 to Vot n.

한편, 각각의 스테이지들은 제1제어신호에 해당되는 스캔신호를 출력하기 위한 제1드라이빙 블럭 및 제2제어신호를 출력하기 위한 제2드라이빙 블럭을 포함하고 있다.Each of the stages includes a first driving block for outputting a scan signal corresponding to the first control signal and a second driving block for outputting a second control signal.

본 발명에 따른 게이트 드라이브 IC(200)를 구성하는 쉬프트레지스터에 포함되어 있는 각각의 스테이지들의 구성 및 기능은 이하에서 도 2 내지 도 5를 참조하여 상세히 설명된다.
The configuration and function of each stage included in the shift register constituting the gate drive IC 200 according to the present invention will be described in detail with reference to FIGS. 2 to 5 below.

도 2는 본 발명에 따른 게이트 드라이브 집적회로에 적용되는 쉬프트레지스터에 구비된 스테이지의 구성을 나타낸 예시도이다. 2 is a diagram illustrating a configuration of a stage included in a shift register applied to a gate drive integrated circuit according to the present invention.

본 발명에 따른 게이트 드라이브 집적회로(200)는 제1제어신호 또는 제2제어신호를 출력할 수 있는 듀얼모드 구동이 가능하다는 특징을 가지고 있다. The gate drive integrated circuit 200 according to the present invention has a feature that dual mode driving capable of outputting a first control signal or a second control signal is possible.

제1제어신호는, 패널(100)의 각 화소마다 형성되어 있는 스위칭용 박막트랜지스터(TFT)의 구동을 온오프시키기 위한 스캔신호이다.The first control signal is a scan signal for turning on and off the driving of the switching thin film transistor TFT formed in each pixel of the panel 100.

즉, 각 화소의 스위칭용 트랜지스터(TFT)가 게이트 드라이브 IC(200)로부터 인가되는 스캔신호에 따라 턴온됨으로써, 발광다이오드를 통해 가시광선이 출력되어, 패널 전체적으로 영상이 출력될 수 있다. That is, since the switching transistor TFT of each pixel is turned on according to the scan signal applied from the gate drive IC 200, the visible light is output through the light emitting diode, and the image may be output to the entire panel.

제2제어신호는, 스캔신호 이외에 패널(100)로 인가되는 제어신호로서, 예를 들어, 각 화소에 구비된 에미션(EMISSION) 트랜지스터를 구동하기 위한 에미션 제어신호가 되거나 또는 터치패널이 구비되어 있는 패널의 경우 터치 감지를 위해 출력되는 터치 제어신호가 될 수 있다. The second control signal is a control signal applied to the panel 100 in addition to the scan signal. For example, the second control signal may be an emission control signal for driving an emission transistor provided in each pixel, or a touch panel may be provided. The panel may be a touch control signal output for touch sensing.

즉, 에미션트랜지스터의 열화를 방지하기 위한 목적, 또는 하나의 프레임 기간을 충전기간과 발광기간으로 나누어 입체영상(3D)을 구현하기 위한 목적 등에 의해 에미션 트랜지스터들 모두에는 하이 또는 로우 상태의 직류전압이 인가될 필요가 있으며, 이러한 경우, 게이트 드라이브 IC(200)는 제2제어신호를 출력하여 상기한 바와 같은 기능들을 제어할 수 있다. 또한, 터치패널이 구비되어 있는 패널의 경우, 영상이 출력되지 않는 기간 동안 터치 감지를 위한 터치 제어신호가 출력되어야 하며, 이러한 경우, 게이트 드라이브 IC(200)는 제2제어신호를 출력하여 상기한 바와 같은 기능을 제어할 수 있다. That is, a direct current having a high or low state is applied to all of the emission transistors for the purpose of preventing degradation of the emission transistor, or for realizing a stereoscopic image (3D) by dividing one frame period into a charger and a light emission period. A voltage needs to be applied, and in this case, the gate drive IC 200 may output the second control signal to control the functions as described above. In addition, in the case of a panel provided with a touch panel, a touch control signal for detecting a touch should be output during a period in which an image is not output. In this case, the gate drive IC 200 outputs a second control signal to provide You can control the functions as

따라서, 제2제어신호는 상기한 바와 같은 에미션 제어신호 또는 터치 제어신호가 될 수 있으며, 이 외에도, 패널의 구동에 필요한 또 다른 제어신호들이 제2제어신호로 이용될 수 있다. Accordingly, the second control signal may be an emission control signal or a touch control signal as described above. In addition, other control signals necessary for driving the panel may be used as the second control signal.

한편, 상기한 바와 같이 게이트 드라이브 IC(200)는, 제1제어신호 또는 제2제어신호를 생성하기 위한 쉬프트레지스터(미도시) 및 쉬프트레지스터로부터 생성된 제1제어신호 또는 제2신호를 저장하고 있다가 게이트라인으로 순차적으로 출력하기 위한 버퍼(미도시)를 포함하고 있으며, 쉬프트레지스터는 복수의 박막트랜지스터들(Thin Film Transistor, 이하 "TFT"라 함)을 포함하는 복수의 스테이지(210)들을 구비하고 있다. Meanwhile, as described above, the gate drive IC 200 stores a shift register (not shown) for generating a first control signal or a second control signal and a first control signal or a second signal generated from the shift register. And a buffer (not shown) for sequentially outputting to the gate line, and the shift register includes a plurality of stages 210 including thin film transistors (hereinafter referred to as TFTs). Equipped.

복수의 스테이지(210)들 각각은 도 2에 도시된 바와 같이, 하나의 게이트라인과 연결되어 있는 하나의 출력단자(Output)을 구비하고 있다. As illustrated in FIG. 2, each of the plurality of stages 210 includes one output terminal connected to one gate line.

하나의 스테이지(210)로부터 출력된 제1제어신호(스캔신호)는 n번째 게이트라인을 통해 각 화소의 스위칭용 트랜지스터에 공급되어 해당 스위칭용 트랜지스터를 턴온시키는 한편, 또 다른 스테이지의 스타트 신호로 인가되어, 또 다른 스테이지가 n+1번째 게이트라인으로 제1제어신호(스캔신호)를 출력하도록 하는 기능을 수행할 수 있다.The first control signal (scan signal) output from one stage 210 is supplied to a switching transistor of each pixel through an n-th gate line to turn on the corresponding switching transistor, and is applied as a start signal of another stage. Thus, another stage may perform a function of outputting a first control signal (scan signal) to the n + 1 th gate line.

즉, 스테이지(210)는 제1모드신호(GOE1)가 인가되는 동안에는, 타이밍 컨트롤러(400)로부터 공급되는 스타트 신호(VST) 및 게이트 클럭(CLK)에 따라 상기한 바와 같이 해당 게이트라인으로 제1신호인 스캔신호를 공급하는 기능을 수행한다.In other words, while the first mode signal GOE1 is applied to the stage 210, the stage 210 moves to the corresponding gate line as described above according to the start signal VST and the gate clock CLK supplied from the timing controller 400. It supplies a scan signal that is a signal.

또한, 스테이지(220)는 타이밍 컨트롤러(400) 또는 별도의 제어장치로부터 제2모드신호(GOE2)가 공급되면, 상기한 바와 같은 제1제어신호(스캔신호)의 출력을 중단하는 대신, 상기에서 설명된 제2제어신호를 생성하여 게이트라인으로 출력하는 기능을 수행한다. In addition, when the second mode signal GOE2 is supplied from the timing controller 400 or a separate control device, the stage 220 stops outputting the first control signal (scan signal) as described above. A function of generating the described second control signal and outputting it to the gate line.

여기서, 제2제어신호는 반드시 패널의 표시영역(A/A)에 형성되어 있는 게이트라인을 통해 각 화소로 인가되는 것은 아니며, 표시영역(A/A)에 형성되어 있는 게이트라인과 스테이지 사이에 구비되어 있는 게이트 드라이브 IC(200)의 또 다른 구성요소들로 입력될 수도 있다. Here, the second control signal is not necessarily applied to each pixel through the gate line formed in the display area (A / A) of the panel, and is provided between the stage and the gate line formed in the display area (A / A). It may be input to other components of the provided gate drive IC 200.

즉, 스테이지(210)의 출력단자(Output)가 하나의 게이트라인과 연결되어 있기 때문에 제1제어신호(스캔신호) 또는 제2제어신호는 기본적으로 패널의 각 화소로 공급되어 스위칭용 트랜지스터 또는 각 화소에 구비된 별도의 트랜지스터들을 제어할 수 있다. That is, since the output terminal (Output) of the stage 210 is connected to one gate line, the first control signal (scan signal) or the second control signal is basically supplied to each pixel of the panel, so that the switching transistor or each It is possible to control the separate transistors provided in the pixel.

그러나, 표시영역(A/A)에 형성되어 있는 게이트라인과 스테이지 사이에, 제2제어신호를 이용하여 다양한 기능을 수행하기 위한 별도의 구성이 구비되어 있는 경우, 상기 구성요소와 스테이지 사이에 구비된 스위치에 의해 제2제어신호는 게이트라인이 아니 상기 구성요소로 인가될 수도 있다. 즉, 제2제어신호는 패널의 각 화소로 인가되어 화소 내에 구성된 트랜지스터를 턴온 또는 턴오프시키는 기능을 수행할 수도 있으며, 게이트 드라이브 IC(200)에 구비된 또 다른 구성요소로 인가되어, 해당 구성요소를 구동시킬 수도 있다. However, when a separate configuration for performing various functions using the second control signal is provided between the gate line and the stage formed in the display area A / A, the component is provided between the component and the stage. The second control signal may be applied to the component instead of the gate line by the switch. That is, the second control signal may be applied to each pixel of the panel to perform a function of turning on or off a transistor configured in the pixel, and is applied to another component included in the gate drive IC 200, and thus configured. The element can also be driven.

상기와 같은 기능을 수행하기 위한 스테이지(210)는 도 2에 도시된 바와 같이, 게이트 제어신호와 모드신호에 따라 스캔신호인 제1제어신호를 생성하여 출력단자를 통해 출력하기 위한 스캔신호 생성부(240) 및 상기 모드신호에 따라 상기 스캔신호 생성부를 스위칭하여 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하기 위한 스위칭부(250)를 포함하는 제1드라이빙 블럭(220) 및 상기 모드신호에 따라 상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하지 않는 동안, 제2제어신호를 생성하여 상기 출력단자를 통해 출력하기 위한 제2드라이빙 블럭(230)을 포함한다.As shown in FIG. 2, the stage 210 for performing the above function generates a first control signal which is a scan signal according to the gate control signal and the mode signal, and outputs the same through the output terminal. 240 and the first driving block 220 and the mode signal including a switching unit 250 for switching the scan signal generation unit according to the mode signal to output or not output the first control signal. The second driving block 230 may include a second driving block 230 for generating a second control signal and outputting the second control signal while the first driving block does not output the first control signal.

즉, 도 2에 도시된 바와 같은 스테이지(210)는 타이밍 컨트롤러 또는 별도의 제어장치에서 전송되어온 제1모드신호(GOE1)에 따라 제1드라이빙 블럭(220)을 구동시켜, 제1제어신호(스캔신호)를 생성한 후, 생성된 제1제어신호를 스테이지의 출력단자(Output)와 연결되어 있는 게이트라인으로 출력하는 기능을 수행한다. 이때, 제2드라이빙 블럭(230)은 제1모드신호(G0E1)에 의해 구동되지 않으며, 따라서, 스테이지의 출력단자(Output)로 제2제어신호를 출력하지 않는다.That is, the stage 210 as shown in FIG. 2 drives the first driving block 220 according to the first mode signal GOE1 transmitted from a timing controller or a separate control device, thereby scanning the first control signal (scan). Signal), and outputs the generated first control signal to a gate line connected to an output terminal of the stage. In this case, the second driving block 230 is not driven by the first mode signal G0E1, and therefore, does not output the second control signal to the output terminal of the stage.

상기한 바와 같은 기능을 수행하기 위한 제1드라이빙 블럭(220)의 상세한 구성 및 기능은 이하에서 도 3 내지 도 5를 참조하여 상세히 설명된다. A detailed configuration and function of the first driving block 220 for performing the above function will be described in detail with reference to FIGS. 3 to 5 below.

또한, 도 2에 도시된 바와 같은 스테이지(210)는 타이밍 컨트롤러 또는 별도의 제어장치에서 전송되어온 제2모드신호(GOE2)에 따라 제2드라이빙 블럭(230)을 구동시켜, 상기한 바와 같은 다양한 종류의 제어신호들 중 어느 하나를 제2제어신호로 생성한 후, 생성된 제2제어신호를 스테이지의 출력단자(Output)를 통해 출력한다. 이때, 출력된 제2제어신호는 상기한 바와 같이, 게이트라인을 따라 패널의 각 화소에 형성되어 있는 특정 트랜지스터를 구동시킬 수도 있으며, 출력단자(Output)를 통해 출력된 후, 게이트 드라이브 IC(200)에 구성되어 있는 별도의 구성요소로 인가될 수도 있다. 제2드라이빙 블럭(230)이 구동되어 상기한 바와 같이 제2제어신호가 출력되는 동안, 제1드라이빙 블럭(220)은 제1제어신호(스캔신호)를 출력단자(Output)로 출력하지 않는다. In addition, the stage 210 as shown in FIG. 2 drives the second driving block 230 according to the second mode signal GOE2 transmitted from a timing controller or a separate control device. After generating any one of the control signals of the second control signal, and outputs the generated second control signal through the output terminal (Output) of the stage. In this case, as described above, the output second control signal may drive a specific transistor formed in each pixel of the panel along the gate line, and after being output through an output terminal, the gate drive IC 200. It may be applied as a separate component that is configured in). While the second driving block 230 is driven to output the second control signal as described above, the first driving block 220 does not output the first control signal (scan signal) to the output terminal (Output).

즉, 본 발명에 따른 게이트 드라이브 IC(200)는 제1모드신호에 따라, 스테이지(210)의 제1드라이빙 블럭(230)을 구동시켜 게이트라인으로 제1제어신호(스캔신호)를 출력하는 동안, 제2드라이빙 블럭(230)으로부터 출력단자(Output)로 제2제어신호가 출력되지 않도록 하고 있다. 또한, 본 발명에 따른 게이트 드라이브 IC(200)는 제2모드신호에 따라, 스테이지(210)의 제1드라이빙 블럭(230)이 제1제어신호(스캔신호)를 출력하는 것을 차단하는 한편, 제2드라이빙 블럭(230)을 구동시켜 출력단자(Output)로 제2제어신호가 출력되도록 할 수 있다.
That is, while the gate drive IC 200 according to the present invention drives the first driving block 230 of the stage 210 and outputs the first control signal (scan signal) to the gate line according to the first mode signal. The second control signal is prevented from being output from the second driving block 230 to the output terminal Output. In addition, the gate drive IC 200 according to the present invention blocks the first driving block 230 of the stage 210 from outputting the first control signal (scan signal) according to the second mode signal. The second driving block 230 may be driven to output the second control signal to the output terminal.

도 3은 도 2에 도시된 스테이지의 제1드라이빙 블럭의 구성을 나타낸 예시도이고, 도 4는 도 3에 도시된 제1드라이빙 블럭의 스위칭부로 제1모드신호가 입력되어 출력단자(Output)로 제1제어신호(스캔신호)가 출력되는 상태를 나타낸 예시도이며, 도 5는 도 3에 도시된 제1드라이빙 블럭의 스위칭부로 제2모드신호가 입력되어 출력단자(Output)로 제1제어신호(스캔신호)가 출력되지 않는 상태를 나타낸 예시도이다. 3 is an exemplary view illustrating a configuration of a first driving block of the stage illustrated in FIG. 2, and FIG. 4 is a first mode signal inputted to a switching unit of the first driving block illustrated in FIG. 3, and outputted to an output terminal. FIG. 5 is a diagram illustrating a state in which a first control signal (scan signal) is output, and FIG. 5 is a second mode signal input to a switching unit of a first driving block shown in FIG. 3 and a first control signal to an output terminal (Output). It is an exemplary figure which shows the state in which (scan signal) is not output.

본 발명에 따른 게이트 드라이브 IC(200)의 스테이지(210)에 포함되어 있는 제1드라이빙 블럭의 구성을 도 3을 참조하여 설명하면 다음과 같다. 도 3에는 PNP 타입의 트랜지스터들로 구성되어 있는 제1드라이빙 블럭(220)이 도시되어 있으나, NPN 타입의 트랜지스터들로 구성되어 있는 제1드라이빙 블럭의 경우에도 이하의 설명이 적용될 수 있다.The configuration of the first driving block included in the stage 210 of the gate drive IC 200 according to the present invention will be described with reference to FIG. 3. Although FIG. 3 illustrates a first driving block 220 composed of PNP type transistors, the following description may be applied to a first driving block composed of NPN type transistors.

본 발명에 적용되는 제1드라이빙 블럭(220)은, 게이트 제어신호(GCS)에 따라 제1제어신호(스캔신호)를 생성하기 위한 스캔신호 생성부(240) 및 제1모드신호가 인가되면 상기 스캔신호 생성부로부터 제1제어신호(스캔신호)가 출력되도록 하며, 제2모드신호가 인가되면 상기 스캔신호 생성부로부터 제1제어신호가 출력되지 않도록 하기 위한 스위칭부(250)를 포함하여 구성될 수 있다.
The first driving block 220 applied to the present invention is the scan signal generation unit 240 and the first mode signal for generating the first control signal (scan signal) according to the gate control signal GCS. And a switching unit 250 for outputting a first control signal (scan signal) from the scan signal generator, and for preventing the first control signal from being output from the scan signal generator when a second mode signal is applied. Can be.

우선, 스캔신호 생성부(240)는 스타트 신호 입력단자와 고전위구동전압(VDD) 단자와 사이에 인가되는 제5, 제6, 제7 트랜지스터를 구비하고 있다. 여기서, 제7트랜지스터는 게이트로 입력되는 스타트 신호(VST)에 따라 턴온 또는 턴오프되고, 제6트랜지스터는 CLKC단자로부터 입력되는 클럭C(CLKC)에 따라 턴온 또는 턴오프된다. 제5트랜지스터는 고전위구동전압 단자와 제6트랜지스터 사이에 연결되어 있고, 제6트랜지스터는 제7트랜지스터와 제5트랜지스터 사이에 연결되어 있다. 제5트랜지스터와 제6트랜지스터 사이의 노드는 출력단자(Output) 단자와 연결되어 있다. 제4트랜지스터는 저준위 구동전압 단자와 제3트랜지스터 사이에 연결되어 있으며, 게이트는 클럭B(CLKB)에 연결되어 있다. 제3트랜지스터는 제5트랜지스터의 게이트와 고전위구동전압 단자 사이에 연결되어 있으며 스타트 신호 단자가 게이트에 연결되어 있다. First, the scan signal generator 240 includes fifth, sixth, and seventh transistors applied between a start signal input terminal and a high potential driving voltage (VDD) terminal. Here, the seventh transistor is turned on or turned off according to the start signal VST input to the gate, and the sixth transistor is turned on or turned off according to the clock C CLKC input from the CLKC terminal. The fifth transistor is connected between the high potential driving voltage terminal and the sixth transistor, and the sixth transistor is connected between the seventh transistor and the fifth transistor. The node between the fifth transistor and the sixth transistor is connected to an output terminal. The fourth transistor is connected between the low level driving voltage terminal and the third transistor, and the gate is connected to the clock B (CLKB). The third transistor is connected between the gate of the fifth transistor and the high potential driving voltage terminal, and the start signal terminal is connected to the gate.

제1트랜지스터(T1)는 출력단자(Output)와 고전위구동전압(VDD) 사이에 연결되어 있고, 게이트는 스타트 신호 단자에 연결되어 있다. 제2트랜지스터(T2)는 출력단자(Output)와 클럭A(CLKA)가 입력되는 단자 사이에 연결되어 있고, 게이트는 스위칭부(250)와 연결되어 있다. The first transistor T1 is connected between the output terminal Output and the high potential driving voltage VDD, and the gate is connected to the start signal terminal. The second transistor T2 is connected between an output terminal (Output) and a terminal to which the clock A (CLKA) is input, and a gate is connected to the switching unit 250.

여기서, 제2트랜지스터(T2)는 풀업 트랜지스터로서, 로우레벨을 가지고 있는 CLKA를 해당 게이트라인에 대한 1수평기간(1H) 동안 충전용 전압(제1제어신호)으로 출력하는 기능을 수행한다. 즉, 제1제어신호(스캔신호)는 해당 게이트라인에 형성되어 있는 스위칭용 트랜지스터들을 턴온시키기 위해 충전용 전압을 1수평기간(1H) 동안 게이트라인으로 인가하고 있으며, 게이트라인에 충전용 전압이 인가될 때, 데이터라인으로부터 인가되는 영상데이터신호에 의해 각 화소에 영상이 출력된다. 한편, 상기와 같이 영상이 출력되는 1수평기간 이후부터 해당 프레임의 나머지 기간 동안에는 이하에서 설명될 제1트랜지스터(T1)를 통해 하이레벨의 방전용 전압이 제1제어신호로 출력된다.Here, the second transistor T2 is a pull-up transistor and performs a function of outputting a CLKA having a low level as a charging voltage (first control signal) during one horizontal period 1H of the corresponding gate line. That is, the first control signal (scan signal) applies a charging voltage to the gate line for one horizontal period (1H) to turn on the switching transistors formed in the corresponding gate line, and the charging voltage is applied to the gate line. When applied, an image is output to each pixel by an image data signal applied from the data line. On the other hand, a high level discharge voltage is output as a first control signal through the first transistor T1 to be described later, from one horizontal period after the image is output as described above to the rest of the frame.

제1트랜지스터는 풀다운 트랜지스터로서, 상기한 바와 같이 하이레벨을 가지고 있는 고전위구동전압(VDD)을 방전용 전압으로 출력하고 있다. 여기서 방전용전압이란, 1수평기간(1H) 동안 제2트랜지스터(T2)를 통해 클럭A(CLKA)가 충전용 전압으로 출력된 이후부터 프레임의 나머지 기간 동안 출력되는 하이레벨 신호(VDD)를 말한다. 이러한 하이레벨 신호(VDD)에 의해 해당 게이트라인의 스위칭 트랜지스터들은 턴오프된다. The first transistor is a pull-down transistor, and outputs a high potential driving voltage VDD having a high level as a discharge voltage as described above. Here, the discharge voltage refers to a high level signal VDD output for the remaining period of the frame after the clock A CLKA is output as the charging voltage through the second transistor T2 during one horizontal period 1H. . The switching transistors of the corresponding gate line are turned off by the high level signal VDD.

즉, 도 3에 도시된 제1드라이빙 블럭(220)은 PNP 타입의 트랜지스터들로 구성되어 있기 때문에, 제1제어신호 생성부(240)는 1수평기간(1H) 동안, 로우레벨을 가지고 있는 클럭A(CLKA)를 충전용 전압으로 하여, 제2트랜지스터(T2)를 통해 출력단자(Output)로 출력하고 있다. That is, since the first driving block 220 shown in FIG. 3 is composed of PNP type transistors, the first control signal generator 240 has a clock having a low level for one horizontal period 1H. A (CLKA) is used as the charging voltage, and is output to the output terminal (Output) through the second transistor T2.

또한, 제1제어신호 생성부(240)는 1수평기간 이후, 해당 프레임의 나머지 기간 동안에는 고전위구동전압(VDD)을 방전용 전압으로 하여, 제1트랜지스터(T1)를 통해 출력단자(Output)로 출력하고 있다.
In addition, the first control signal generator 240 uses the high potential driving voltage VDD as the discharge voltage after one horizontal period and outputs the output terminal through the first transistor T1 for the remaining period of the frame. The output is

다음으로, 이하에서는 도 3 및 도 4를 참조하여 스위칭부(250)의 구성이 설명되며, 특히, 스위칭부에 의해 스캔신호 생성부(240)가 제1제어신호(스캔신호)를 출력단자(Output)를 통해 출력하는 방법이 설명된다.Next, the configuration of the switching unit 250 will be described with reference to FIGS. 3 and 4. In particular, the scan signal generation unit 240 outputs the first control signal (scan signal) by the switching unit. Output) is explained.

상기 스위칭부(250)는, 상기 스캔신호 생성부에 구비되어 방전용 전압을 출력하기 위한 제1트랜지스터(T1)와 전원단자(253) 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제1트랜지스터(T1)를 턴온 또는 턴오프시키기 위한 제1스위칭기(251) 및 상기 스캔신호 생성부에 구비되어 충전용 전압을 출력하기 위한 제2트랜지스터(T2)와 상기 전원단자(253) 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제2트랜지스터(T2)를 턴온 또는 턴오프시키기 위한 제2스위칭기(252)를 포함한다. The switching unit 250 is provided between the first transistor T1 and the power supply terminal 253 provided in the scan signal generation unit to output a discharge voltage, and is driven according to the mode signal to drive the first signal. A first switch 251 for turning on or off a first transistor T1 and a scan signal generator are provided between the second transistor T2 for outputting a charging voltage and the power terminal 253. And a second switcher 252 which is driven according to the mode signal to turn on or off the second transistor T2.

여기서, 상기 제1스위칭기(251)는, 소스가 상기 전원단자(253)에 연결되어 있고, 드레인은 상기 제1트랜지스터(T1)의 게이트에 연결되어 있으며, 게이트는 상기 모드신호를 인가하는 모드신호단자(254)에 연결되어 있는 트랜지스터이며, 상기 제2스위칭기(252)는, 소스가 상기 전원단자(253)에 연결되어 있고, 드레인은 상기 제2트랜지스터(T2)의 게이트에 연결되어 있으며, 게이트는 상기 모드신호단자(254)에 연결되어 있는 트랜지스터이다. Here, in the first switcher 251, a source is connected to the power terminal 253, a drain is connected to a gate of the first transistor T1, and a gate is a mode for applying the mode signal. The second switch 252 has a source connected to the power supply terminal 253 and a drain connected to a gate of the second transistor T2. The gate is a transistor connected to the mode signal terminal 254.

즉, 스위칭부(250)는 도 3 및 도 4에 도시된 바와 같이, 전원단자(253)와 스캔신호 생성부(240)의 풀다운 트랜지스터인 제1트랜지스터(T1)와 연결되어 있으며, 게이트로는 모드신호단자(254)가 연결되어 있는 제1스위칭기(251) 및 전원단자(253)와 스캔신호 생성부(240)의 풀업트랜지스터인 제2트랜지스터(T2)와 연결되어 있으며, 게이트로는 모드신호단자(254)가 연결되어 있는 제2스위칭기(252)를 포함하여 구성되어 있다. That is, as shown in FIGS. 3 and 4, the switching unit 250 is connected to the first transistor T1, which is a pull-down transistor of the power supply terminal 253 and the scan signal generator 240, and as a gate. The first switch 251 and the power supply terminal 253 to which the mode signal terminal 254 is connected are connected to the second transistor T2 which is a pull-up transistor of the scan signal generator 240. And a second switcher 252 to which the signal terminal 254 is connected.

제1드라이빙 블럭(220)은 모드신호단자로 인가되는 모드신호(GOE)에 따라 스캔신호 생성부(240)가 스캔신호를 제1제어신호로 출력하도록 하거나 또는 출력하지 못하도록 할 수 있다.The first driving block 220 may allow the scan signal generator 240 to output the scan signal as the first control signal or not to output the scan signal according to the mode signal GOE applied to the mode signal terminal.

첫째, 도 4에 도시된 바와 같이, 모드신호단자(254)로 하이레벨의 제1모드신호(GOE1)가 인가되면, 제1스위칭기(251) 및 제2스위칭기(252)는 모두 턴오프된다. 이때, 스캔신호 생성부(240)는 상기한 바와 같이 스타트 신호(VST)에 의해 구동을 시작하여, 1수평기간(1H) 동안에는 풀업트랜지스터인 제2트랜지스터(T2)를 통해 클럭A(CLKA)의 로우레벨신호를 제1제어신호의 충전용 전압으로 하여 출력단자를 통해 출력한다. 출력된 로우레벨의 제1제어신호는 해당 게이트라인에 연결되어 있는 각 화소들의 스위칭용 트랜지스터를 턴온시켜 데이터라인을 통해 인가된 영상데이터신호에 의해 영상이 출력되도록 한다.First, as shown in FIG. 4, when the high level first mode signal GOE1 is applied to the mode signal terminal 254, both the first switcher 251 and the second switcher 252 are turned off. do. At this time, the scan signal generator 240 starts driving according to the start signal VST as described above. The low level signal is output as the charging voltage of the first control signal through the output terminal. The output low level first control signal turns on the switching transistor of each pixel connected to the corresponding gate line so that the image is output by the image data signal applied through the data line.

또한, 충전용 전압이 출력된 이후, 해당 프레임의 나머지 기간 동안, 스캔신호 생성부(240)는 상기한 바와 같이 풀다운트랜지스터인 제1트랜지스터(T1)를 통해 고전위구동전압(VDD)의 하이레벨신호를 제1제어신호의 방전용 전압으로 하여 출력단자를 통해 출력한다. 출력된 하이레벨의 제1제어신호는 해당 게이트라인에 연결되어 있는 각 화소들의 스위칭용 트랜지스터들을 턴오프시킨다.
In addition, after the charging voltage is output, the scan signal generator 240 maintains the high level of the high potential driving voltage VDD through the first transistor T1 which is a pull-down transistor as described above. The signal is output through the output terminal as the voltage for discharge of the first control signal. The output high level first control signal turns off the switching transistors of the pixels connected to the corresponding gate line.

둘째, 도 5에 도시된 바와 같이, 모드신호단자(254)로 로우레벨의 제2모드신호(GOE2)가 인가되면, 제1스위칭기(251) 및 제2스위칭기(252)는 모두 턴온된다. 따라서, 제1스위칭기 및 제2스위칭기로는 하이레벨신호(VGH)가 흐르게 되며, 제1스위칭기(251) 및 제2스위칭기(252)와 게이트를 통해 각각 연결되어 있는 제1트랜지스터(T1) 및 제2트랜지스터(T2)의 게이트로는 하이레벨신호(VGH)가 인가된다.Second, as shown in FIG. 5, when the low level second mode signal GOE2 is applied to the mode signal terminal 254, both the first switcher 251 and the second switcher 252 are turned on. . Therefore, the high level signal VGH flows through the first switcher and the second switcher, and the first transistor T1 connected to the first switcher 251 and the second switcher 252 through a gate, respectively. ) And a high level signal VGH is applied to the gate of the second transistor T2.

제1트랜지스터(T1)와 제2트랜지스터(T2)는 모두 PNP 타입의 트랜지스터로 구성되어 있기 때문에, 게이트로 하이레벨신호(VGH)가 인가됨에 따라 턴오프된다. Since both the first transistor T1 and the second transistor T2 are composed of PNP type transistors, the first transistor T1 and the second transistor T2 are turned off when the high level signal VGH is applied to the gate.

따라서, 제1트랜지스터(T1)와 제2트랜지스터(T2)를 통해, 제1제어신호를 구성하는 방전용 전압 및 충전용 전압 중 어떠한 신호도 출력단자(Output)로 출력될 수 없다.Therefore, none of the discharge voltage and the charge voltage constituting the first control signal can be output to the output terminal through the first transistor T1 and the second transistor T2.

즉, 모드신호단자로 제2모드신호(GOE2)가 입력되면, 제1드라이빙 블럭(220)의 출력단자(Output)로는 제1제어신호가 출력될 수 없다.That is, when the second mode signal GOE2 is input to the mode signal terminal, the first control signal cannot be output to the output terminal Output of the first driving block 220.

한편, 제1드라이빙 블럭(220)으로 입력되는 제2모드신호(GOE2)는 ,제2드라이빙 블럭(230)에도 인가되어, 제2드라이빙 블럭(230)을 구동시켜 제2제어신호를 출력단자(Output)를 통해 출력할 수 있다.On the other hand, the second mode signal GOE2 input to the first driving block 220 is also applied to the second driving block 230 to drive the second driving block 230 to output the second control signal to the output terminal ( Output).

즉, 본 발명은 스캔신호를 게이트라인으로 출력해야 하는 경우에는 제1모드신호를 제1드라이빙 블럭(220)과 제2드라이빙 블럭(230)으로 인가시킴으로써, 제1드라이빙 블럭(220)이 스캔신호를 제1제어신호로 출력하도록 하며, 제2드라이빙 블럭(230)은 제2제어신호를 출력하지 못하도록 하고 있다.That is, in the present invention, when the scan signal needs to be output to the gate line, the first driving signal 220 is applied to the first driving block 220 and the second driving block 230 so that the first driving block 220 scans the scan signal. Is output as the first control signal, and the second driving block 230 prevents the output of the second control signal.

또한, 본 발명은 다양한 기능을 수행할 수 있는 제2제어신호를 출력해야 하는 경우에는 제2모드신호를 제1드라이빙 블럭과 제2드라이빙 블럭으로 인가시킴으로써, 제1드라이빙 블럭(220)이 제1제어신호를 출력하지 못하도록 하는 한편, 제2드라이빙 블럭(230)을 구동시켜 제2제어신호가 출력되도록 할 수 있다.In addition, when the second control signal capable of performing various functions needs to be output, the present invention applies the second mode signal to the first driving block and the second driving block so that the first driving block 220 receives the first driving signal. While preventing the control signal from being output, the second driving block 230 may be driven to output the second control signal.

한편, 제1드라이빙 블럭과 제2드라이빙 블럭으로 동시에 입력되는 모드신호는 상기한 바와 같이 동일한 극성을 갖는 동일한 신호일 수도 있으나, 서로 다른 극성을 갖는 신호일 수도 있다. Meanwhile, the mode signal simultaneously input to the first driving block and the second driving block may be the same signal having the same polarity as described above, or may be a signal having different polarities.

즉, 상기에서는 제1모드신호(GOE1)가 제1드라이빙 블럭(220)으로 인가되어 제1제어신호가 출력될 때, 제1모드신호(GOE1)가 제2드라이빙 블럭(230)으로 인가되어 제2제어신호가 출력되지 않고, 제2모드신호(GOE2)가 제1드라이빙 블럭(220)으로 인가되어 제1제어신호가 출력되지 않을 때, 제2모드신호(GOE2)가 제2드라이빙 블럭(220)으로 인가되어 제2제어신호가 출력되는 것으로 설명되었다.That is, in the above case, when the first mode signal GOE1 is applied to the first driving block 220 and the first control signal is output, the first mode signal GOE1 is applied to the second driving block 230 and the first driving signal 230 is applied. When the second control signal is not output and the second mode signal GOE2 is applied to the first driving block 220 and the first control signal is not output, the second mode signal GOE2 is output to the second driving block 220. It has been described that the second control signal is applied to the output.

그러나, 본 발명은 제1모드신호가 제1드라이빙 블럭으로 인가되어 제1제어신호가 출력될 때, 제2모드신호가 제2드라이빙 블럭으로 인가되어 제2제어신호가 출력되지 않고, 제2모드신호가 제1드라이빙 블럭으로 인가되어 제1제어신호가 출력되지 않을 때, 제1모드신호가 제2드라이빙 블럭으로 인가되어 제2제어신호가 출력되도록 구성될 수도 있다. However, in the present invention, when the first mode signal is applied to the first driving block and the first control signal is output, the second mode signal is applied to the second driving block so that the second control signal is not output and the second mode is output. When the signal is applied to the first driving block to output the first control signal, the first mode signal may be applied to the second driving block to output the second control signal.

즉, 상기한 바와 같은 본 발명에 의하면, 게이트 드라이브 IC(200)에서 스캔신호를 생성하기 위해 구성되어 있는 스테이지(220)를 이용하여, 패널 상에 형성되어 있는 화소 또는 게이트 드라이브 IC(200) 내부의 특정 구성요소에 스캔신호와 다른 제2제어신호를 전송할 수 있다. That is, according to the present invention as described above, by using the stage 220 configured to generate the scan signal in the gate drive IC 200, inside the pixel or gate drive IC 200 formed on the panel The second control signal different from the scan signal may be transmitted to a specific component of the.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

200 : 게이트 드라이브 IC 210 : 스테이지
220 : 제1드라이빙 블럭 230 : 제2드라이빙 블럭
240 : 스캔신호 생성부 250 : 스위칭부
251 : 제1스위칭기 252 : 제2스위칭기
253 : 전원단자 254 : 모드신호단자200: gate drive IC 210: stage
220: first driving block 230: second driving block
240: scan signal generation unit 250: switching unit
251: the first switch 252: the second switch
253: power supply terminal 254: mode signal terminal

Claims (10)

게이트 제어신호와 모드신호에 따라 스캔신호인 제1제어신호를 생성하여 출력단자를 통해 출력하기 위한 스캔신호 생성부 및 상기 모드신호에 따라 상기 스캔신호 생성부를 스위칭하여 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하기 위한 스위칭부를 포함하는 제1드라이빙 블럭; 및
상기 모드신호에 따라 상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하지 않는 동안, 제2제어신호를 생성하여 상기 출력단자를 통해 출력하기 위한 제2드라이빙 블럭을 포함하는 게이트 드라이브 집적회로. A scan signal generator for generating a first control signal which is a scan signal according to a gate control signal and a mode signal and outputting the same through an output terminal, and switching the scan signal generator according to the mode signal to output the first control signal. A first driving block including a switching unit for disabling or not outputting the first driving block; And
And a second driving block for generating a second control signal and outputting the second control signal through the output terminal while the first driving block does not output the first control signal according to the mode signal. 제 1 항에 있어서,
상기 스위칭부는,
상기 스캔신호 생성부에 구비되어 방전용 전압을 출력하기 위한 제1트랜지스터와 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제1트랜지스터를 턴온 또는 턴오프시키기 위한 제1스위칭기; 및
상기 스캔신호 생성부에 구비되어 충전용 전압을 출력하기 위한 제2트랜지스터와 상기 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제2트랜지스터를 턴온 또는 턴오프시키기 위한 제2스위칭기를 포함하는 게이트 드라이브 집적회로.The method of claim 1,
The switching unit includes:
A first switcher provided in the scan signal generation unit and connected between a first transistor for outputting a discharge voltage and a power supply terminal and driven according to the mode signal to turn on or turn off the first transistor; And
A second switch provided in the scan signal generator and connected between a second transistor for outputting a charging voltage and the power terminal and driven according to the mode signal to turn on or turn off the second transistor; Gate drive integrated circuit comprising. 제 2 항에 있어서,
상기 제1스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제1트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호를 인가하는 모드신호단자에 연결되어 있는 트랜지스터이며,
상기 제2스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제2트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호단자에 연결되어 있는 트랜지스터인 것을 특징으로 하는 게이트 드라이브 집적회로.3. The method of claim 2,
The first switch is a transistor having a source connected to the power supply terminal, a drain connected to a gate of the first transistor, and a gate connected to a mode signal terminal applying the mode signal.
And the second switch is a transistor having a source connected to the power supply terminal, a drain connected to a gate of the second transistor, and a gate connected to the mode signal terminal. 제 2 항에 있어서,
상기 모드신호 중 제1모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴오프되어, 상기 제1트랜지스터 또는 상기 제2트랜지스터를 통해 상기 제1제어신호가 상기 출력단자로 출력되며,
상기 모드신호 중 상기 제1모드신호와 반대극성을 갖는 제2모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴온되어, 상기 전원단자를 통해 입력된 전원이 상기 제1트랜지스터 및 상기 제2트랜지스터를 턴오프시켜 상기 출력단자로 상기 제1제어신호가 출력되지 않는 것을 특징으로 하는 게이트 드라이브 집적회로.3. The method of claim 2,
When a first mode signal of the mode signals is input to the first driving block, the first switch and the second switch are turned off, so that the first control signal is transmitted through the first transistor or the second transistor. Is output to the output terminal,
When the second mode signal having the opposite polarity to the first mode signal among the mode signals is input to the first driving block, the first switch and the second switch are turned on and the power input through the power terminal. And turning off the first transistor and the second transistor so that the first control signal is not output to the output terminal. 제 2 항에 있어서,
상기 제2드라이빙 블럭은,
상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하도록 하거나 또는 출력하지 않도록 하는 상기 모드신호와 동일한 극성의 모드신호를 입력받아, 상기 제2제어신호를 출력하지 않거나 또는 출력하는 것을 특징으로 하는 게이트 드라이브 집적회로.3. The method of claim 2,
The second driving block,
A gate which does not output or outputs the second control signal by receiving a mode signal having the same polarity as the mode signal for allowing the first driving block to output the first control signal or not to output the first control signal; Drive integrated circuit. 제 2 항에 있어서,
상기 제2드라이빙 블럭은,
상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하도록 하거나 또는 출력하지 않도록 하는 상기 모드신호와 다른 극성의 모드신호를 입력받아, 상기 제2제어신호를 출력하지 않거나 또는 출력하는 것을 특징으로 하는 게이트 드라이브 집적회로.3. The method of claim 2,
The second driving block,
A gate which does not output or outputs the second control signal by receiving a mode signal having a different polarity from the mode signal for allowing the first driving block to output the first control signal or not to output the first control signal; Drive integrated circuit. 복수의 화소가 유기발광다이오드로 구성되어 있는 패널;
상기 패널의 게이트라인과 연결되어 있는 출력단자들로 스캔신호인 제1제어신호 또는 또 다른 기능을 수행하기 위한 제2제어신호를 출력하기 위한 게이트 드라이브 집적회로; 및
타이밍 컨트롤러를 포함하며,
상기 게이트 드라이브 집적회로를 형성하는 쉬프트레지스터의 각 스테이지는,
상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호와 모드신호에 따라 상기 제1제어신호를 생성하여 출력단자를 통해 출력하기 위한 스캔신호 생성부 및 상기 모드신호에 따라 상기 스캔신호 생성부를 스위칭하여 상기 제1제어신호가 출력되도록 하거나 또는 출력되지 않도록 하기 위한 스위칭부를 포함하는 제1드라이빙 블럭; 및
상기 모드신호에 따라 상기 제1드라이빙 블럭이 상기 제1제어신호를 출력하지 않는 동안, 상기 제2제어신호를 생성하여 상기 출력단자를 통해 출력하기 위한 제2드라이빙 블럭을 포함하는 유기발광 표시장치.A panel in which a plurality of pixels are composed of an organic light emitting diode;
A gate drive integrated circuit configured to output a first control signal, which is a scan signal, or a second control signal for performing another function, to output terminals connected to the gate line of the panel; And
Includes a timing controller,
Each stage of the shift register forming the gate drive integrated circuit,
The first control by generating a first control signal according to the gate control signal and the mode signal transmitted from the timing controller and the scan signal generation unit for outputting through the output terminal and the scan signal generation unit in accordance with the mode signal A first driving block including a switching unit for outputting a signal or not outputting the signal; And
And a second driving block for generating the second control signal and outputting the second control signal through the output terminal while the first driving block does not output the first control signal according to the mode signal. 제 6 항에 있어서,
상기 스위칭부는,
상기 스캔신호 생성부에 구비되어 방전용 전압을 출력하기 위한 제1트랜지스터와 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제1트랜지스터를 턴온 또는 턴오프시키기 위한 제1스위칭기; 및
상기 스캔신호 생성부에 구비되어 충전용 전압을 출력하기 위한 제2트랜지스터와 상기 전원단자 사이에 연결되어 있으며, 상기 모드신호에 따라 구동되어 상기 제2트랜지스터를 턴온 또는 턴오프시키기 위한 제2스위칭기를 포함하는 유기발광 표시장치. The method according to claim 6,
The switching unit includes:
A first switcher provided in the scan signal generation unit and connected between a first transistor for outputting a discharge voltage and a power supply terminal and driven according to the mode signal to turn on or turn off the first transistor; And
A second switch provided in the scan signal generator and connected between a second transistor for outputting a charging voltage and the power terminal and driven according to the mode signal to turn on or turn off the second transistor; An organic light emitting display device comprising. 제 8 항에 있어서,
상기 제1스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제1트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호를 인가하는 모드신호단자에 연결되어 있는 트랜지스터이며,
상기 제2스위칭기는, 소스가 상기 전원단자에 연결되어 있고, 드레인은 상기 제2트랜지스터의 게이트에 연결되어 있으며, 게이트는 상기 모드신호단자에 연결되어 있는 트랜지스터인 것을 특징으로 하는 유기발광 표시장치.The method of claim 8,
The first switch is a transistor having a source connected to the power supply terminal, a drain connected to a gate of the first transistor, and a gate connected to a mode signal terminal applying the mode signal.
And the second switch is a transistor having a source connected to the power supply terminal, a drain connected to a gate of the second transistor, and a gate connected to the mode signal terminal. 제 8 항에 있어서,
상기 모드신호 중 제1모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴오프되어, 상기 제1트랜지스터 또는 상기 제2트랜지스터를 통해 상기 제1제어신호가 상기 출력단자로 출력되며,
상기 모드신호 중 상기 제1모드신호와 반대극성을 갖는 제2모드신호가 상기 제1드라이빙 블럭으로 입력되면, 상기 제1스위칭기 및 상기 제2스위칭기가 턴온되어, 상기 전원단자를 통해 입력된 전원이 상기 제1트랜지스터 및 상기 제2트랜지스터를 턴오프시켜 상기 출력단자로 상기 제1제어신호가 출력되지 않는 것을 특징으로 하는 유기발광 표시장치.The method of claim 8,
When a first mode signal of the mode signals is input to the first driving block, the first switch and the second switch are turned off, so that the first control signal is transmitted through the first transistor or the second transistor. Is output to the output terminal,
When the second mode signal having the opposite polarity to the first mode signal among the mode signals is input to the first driving block, the first switch and the second switch are turned on and the power input through the power terminal. And turning off the first transistor and the second transistor so that the first control signal is not output to the output terminal.
KR1020110128386A 2011-12-02 2011-12-02 Gate drive integrated circuit and organic light emitting display apparatus using the same KR101977607B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110128386A KR101977607B1 (en) 2011-12-02 2011-12-02 Gate drive integrated circuit and organic light emitting display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110128386A KR101977607B1 (en) 2011-12-02 2011-12-02 Gate drive integrated circuit and organic light emitting display apparatus using the same

Publications (2)

Publication Number Publication Date
KR20130062011A true KR20130062011A (en) 2013-06-12
KR101977607B1 KR101977607B1 (en) 2019-05-14

Family

ID=48859894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128386A KR101977607B1 (en) 2011-12-02 2011-12-02 Gate drive integrated circuit and organic light emitting display apparatus using the same

Country Status (1)

Country Link
KR (1) KR101977607B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104664A (en) * 2014-03-10 2016-11-09 乐金显示有限公司 Display device and driving method thereof
WO2019117906A1 (en) * 2017-12-14 2019-06-20 Hewlett-Packard Development Company, L.P. Gate line break displays
KR20190115544A (en) * 2018-04-02 2019-10-14 삼성디스플레이 주식회사 Scan driver and display device having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031627A (en) * 2003-09-30 2005-04-06 엘지전자 주식회사 Method and apparatus for driving electro-luminescence display device
KR20100047063A (en) * 2008-10-28 2010-05-07 엘지디스플레이 주식회사 Organic light emitting diode display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050031627A (en) * 2003-09-30 2005-04-06 엘지전자 주식회사 Method and apparatus for driving electro-luminescence display device
KR20100047063A (en) * 2008-10-28 2010-05-07 엘지디스플레이 주식회사 Organic light emitting diode display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106104664A (en) * 2014-03-10 2016-11-09 乐金显示有限公司 Display device and driving method thereof
EP3118845A4 (en) * 2014-03-10 2017-11-01 LG Display Co., Ltd. Display device and a method for driving same
CN106104664B (en) * 2014-03-10 2019-05-03 乐金显示有限公司 Display device and its driving method
US10332467B2 (en) 2014-03-10 2019-06-25 Lg Display Co., Ltd. Display device and a method for driving same
WO2019117906A1 (en) * 2017-12-14 2019-06-20 Hewlett-Packard Development Company, L.P. Gate line break displays
US11373570B2 (en) 2017-12-14 2022-06-28 Hewlett-Packard Development Company, L.P. Gate line break displays
KR20190115544A (en) * 2018-04-02 2019-10-14 삼성디스플레이 주식회사 Scan driver and display device having the same
CN110349541A (en) * 2018-04-02 2019-10-18 三星显示有限公司 The scanner driver of display device
CN110349541B (en) * 2018-04-02 2024-05-10 三星显示有限公司 Scan driver of display device

Also Published As

Publication number Publication date
KR101977607B1 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
KR101676259B1 (en) Organic light emitting display device
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
US10565931B2 (en) Organic light emitting display and apparatus for driving same
US9508306B2 (en) Display device having multiple data driver ICs sharing gamma voltages
KR20170078978A (en) Gate shift register and organic light emitting display device including the same, and driving method of the same
EP3316243B1 (en) Organic light emitting display device and device for driving the same
JP4060848B2 (en) Electroluminescence display device
KR20080070381A (en) Oled display apparatus and drive method thereof
US8416177B2 (en) Light emission control driver, light emitting display device using the same, and method for driving light emission control signal
KR20160057596A (en) Organic Light Emitting Diode
US20110109599A1 (en) Apparatus for scan driving
US20130002630A1 (en) Scan driver and organic light emitting display using the same
KR20120077792A (en) Emission driving apparatus and organic light emitting diode display using the same
US11798489B2 (en) Gate driver and display device using the same
KR101977607B1 (en) Gate drive integrated circuit and organic light emitting display apparatus using the same
KR102625440B1 (en) Display panel and electroluminescence display using the same
KR101985222B1 (en) Organic light emitting display apparatus and method for driving the same
KR20120008186A (en) Organic electroluminescent display device and method of driving the same
KR102655404B1 (en) Gate driving circuit and light emitting display apparatus comprising the same
KR20230046712A (en) Gate driving circuit and display device including the same
KR102018762B1 (en) Organic Light Emitting Display And Method of Generating Gate Signals
KR101057781B1 (en) Electro-luminescence display
KR101642995B1 (en) Organic light emitting diode display device
KR102555297B1 (en) Gate Driver And Organic Light Emitting Diode Display Device Including The Same
KR20240106446A (en) Gate driving circuit and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant