KR20130057675A - 발광소자 및 발광소자 패키지 - Google Patents
발광소자 및 발광소자 패키지 Download PDFInfo
- Publication number
- KR20130057675A KR20130057675A KR1020110123537A KR20110123537A KR20130057675A KR 20130057675 A KR20130057675 A KR 20130057675A KR 1020110123537 A KR1020110123537 A KR 1020110123537A KR 20110123537 A KR20110123537 A KR 20110123537A KR 20130057675 A KR20130057675 A KR 20130057675A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- layer
- metal layer
- lead frame
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 139
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012790 adhesive layer Substances 0.000 claims description 24
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910017944 Ag—Cu Inorganic materials 0.000 claims description 6
- 229910017942 Ag—Ge Inorganic materials 0.000 claims description 6
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 6
- 229910020220 Pb—Sn Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명의 실시예에 따른 발광소자는 기판; 상기 기판 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상의 일부분에 형성된 활성층; 상기 활성층 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성된 p형 전극; 상기 활성층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극; 및 상기 기판 하면에 형성된 제1 금속층, 상기 제1 금속층 하면의 일부분에 순차적으로 형성된 유전체층 및 제2 금속층으로 이루어진 캐패시터;를 포함한다.
Description
본 발명은 발광소자 및 발광소자 패키지에 관한 것이다.
발광 소자(Light Emitting Device; LED)는 화합물 반도체의 P-N 접합 구조를 이용하여 소수 캐리어(전자 또는 정공)를 만들고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자이다. 발광 소자는 GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료를 변경하여 발광원을 구성함으로써 다양한 색을 구현할 수 있다. 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문에 최근 일반 조명은 물론 액정 표시 장치의 백라이트, 자동차 헤드라이트까지 응용이 확대되고 있다.
이와 같이 발광 소자는 적용 분야가 확대됨에 따라 소형화 및 저전력화되고 있다. 그러나, 소형화 및 저전력화에 따라 외부와의 입출력을 위한 단자에서 입력 정전 용량이 감소할 수밖에 없고, 이로 인하여 발광 소자는 급격한 서지 전압(surge voltage)이나 정전기 방전(Electrostatic Discharge; ESD)(이하, 발광 소자에 가해지는 외부 서지 전압이나 ESD 등을 통칭하여 ESD라고 한다)에 대하여 취약점을 노출하고 있다. 즉, 발광 소자는 입력 정전 용량을 초과하는 예상하지 못한 ESD로 인하여 내부의 정션(junction)이 파괴됨으로써 손상될 수 있다.
이러한 ESD에 대한 취약점을 극복하면서 발광 소자의 신뢰성을 향상시키기 위하여 몇 가지 방안이 제안되고 있다. 그 중 하나의 방안은 발광소자와 제너 다이오드를 병렬로 연결하여 패키징하여 예기치 못한 ESD를 제너 다이오드로 바이패스(bypass)시켜서 발광 소자를 보호하는 방법이다.
그러나 ESD 특성을 개선하기 위하여 발광소자와 함께 리드 프레임 상에 제너 다이오드를 실장하면 제너 다이오드는 패키지 내에서 별도의 면적을 차지함으로써, 패키지의 집적도를 향상시키는 데 어려움을 가져올 뿐만 아니라, 상기 발광소자로부터 방출되는 빛의 일부를 흡수함으로써 휘도를 저하시키는 문제점이 있다.
따라서 ESD 특성을 개선할 수 있는 발광소자 및 이를 구비한 발광소자 패키지가 요구되고 있다. 또한 패키지의 집적도를 향상시킬 수 있는 발광소자 패키지가 요구되고 있다.
본 발명의 일 실시형태에 따른 발광소자는, 기판; 상기 기판 상에 형성된 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상의 일부분에 형성된 활성층; 상기 활성층 상에 형성된 p형 질화물 반도체층; 상기 p형 질화물 반도체층 상에 형성된 p형 전극; 상기 활성층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극; 및 상기 기판 하면에 형성된 제1 금속층, 상기 제1 금속층 하면의 일부분에 순차적으로 형성된 유전체층 및 제2 금속층으로 이루어진 캐패시터;를 포함한다.
상기 제1 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다.
본 발명의 다른 실시형태에 따른 발광소자 패키지는 기판;, 상기 기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로 이루어진 발광구조물; 및 상기 기판 하면에 형성된 제1 금속층, 상기 제1 금속층 하면의 일부분에 순차적으로 형성된 유전체층 및 제2 금속층으로 이루어진 캐피시터를 포함하는 발광소자; 및 상기 발광소자의 상기 캐패시터가 형성되지 않은 상기 제1 금속층에 접속된 제1 리드 프레임, 및 상기 제2 금속층에 접속된 제2 리드 프레임으로 이루어지며 서로 이격된 한 쌍의 리드 프레임을 포함한다.
상기 제1 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다.
상기 발광소자는 상기 제1 리드 프레임 및 상기 제2 리드 프레임 각각에 와이어에 의하여 전기적으로 연결될 수 있다.
상기 제1 금속층과 제1 리드 프레임, 및 상기 제2 금속층과 제2 리드 프레임은 도전성 접착층에 의하여 부착될 수 있다.
상기 도전성 접착층은 Au-Sn, Au-Tin, Au-Ag, Ag-In, Ag-Ge, Ag-Cu 및 Pb-Sn 으로 구성된 그룹으로부터 선택된 어느 하나일 수 있다.
상기 제1 금속층과 제1 리드 프레임, 및 상기 제2 금속층과 제2 리드 프레임은 열압착방식(Eutetic bonding)에 의하여 부착될 수 있다.
본 발명의 또 다른 실시형태에 따른 발광소자 패키지는 기판; 상기 기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로 이루어진 발광구조물; 상기 기판 하면에 형성된 금속층; 상기 금속층 하면의 일부는 도전성 접착층에 의하여 제1 리드 프레임과 연결되고, 상기 금속층 하면의 일부는 절연성 접착층에 의하여 제2 리드 프레임에 연결되어, 상기 금속층, 상기 절연성 접착층 및 상기 제2 리드 프레임으로 이루어지는 캐패시터; 를 포함한다.
상기 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다.
상기 절연성 접착층은 실리콘 레진(Silicon resin)일 수 있다.
상기 발광소자는 상기 제1 리드 프레임 및 상기 제2 리드 프레임 각각에 와이어에 의하여 전기적으로 연결될 수 있다.
상기 도전성 접착층은 Au-Sn, Au-Tin, Au-Ag, Ag-In, Ag-Ge, Ag-Cu 및 Pb-Sn 으로 구성된 그룹으로부터 선택된 어느 하나일 수 있다.
본 발명의 실시예에 따르면 발광소자의 ESD 특성을 개선하면서 패키지의 집적도를 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 발광소자의 단면도이다.
도 2는 본 발명에 일 실시예에 의한 발광소자용 등가회로를 나타낸 도면이다.
도 3은 도 2에 도시한 발광소자를 구비한 발광소자 패키지의 구조를 나타낸 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 발광소자 패키지의 구조를 나타낸 단면도이다.
도 2는 본 발명에 일 실시예에 의한 발광소자용 등가회로를 나타낸 도면이다.
도 3은 도 2에 도시한 발광소자를 구비한 발광소자 패키지의 구조를 나타낸 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 발광소자 패키지의 구조를 나타낸 단면도이다.
본 발명의 실시형태에 따른 발광소자 및 발광소자 패키지에 관한 사항을 도면을 참조하여 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시예로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.
따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1 및 도 2를 참조하여 본 발명의 일 실시형태에 따른 발광소자에 대해 설명한다.
도 1은 본 발명의 일 실시형태에 따른 발광소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 발광소자는 기판(110)과, 상기 기판(110) 상에 순차적으로 형성된 n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)을 포함한다.
상기 기판(110)은, 바람직하게는 사파이어를 포함하는 투명한 재료를 이용하여 형성되며, 사파이어 이외에도 SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등으로 형성될 수 있다.
상기 기판(110)과 상기 n형 질화물 반도체층(120)의 사이에는, 이들 간의 격자 정합을 향상시키기 위한 버퍼층(도시안함)이 형성되어 있을 수 있다. 상기 버퍼층은, 이후 상기 기판(110) 상에 성장되는 발광구조물의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 예를 들면, 사파이어 기판과 그 상면에 적층되는 GaN으로 이루어진 반도체층과의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 이때 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있다.
상기 n형 및 p형 질화물 반도체층(120, 140)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, 상기 n형 질화물 반도체층(120)은 n형 도전형 불순물이 도핑된 GaN, AlGaN, InGaN 층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge 및 Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 p형 질화물 반도체층(140)은 p형 도전형 불순물이 도핑된 GaN, AlGaN, InGaN 층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn 및 Be 등을 사용하고, 바람직하게는 Mg을 주로 사용한다. 그리고, 상기 활성층(130)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조의 InGaN/GaN층으로 이루어질 수 있다.
상기 p형 질화물 반도체층(140) 및 활성층(130)의 일부는 식각(etching)으로 제거되어, 저면에 n형 질화물 반도체층(120)의 일부를 드러내고 있다. 즉, 상기 활성층(130) 및 p형 질화물 반도체층(140)은 상기 n형 질화물 반도체층(120) 상의 일부분에 형성되어 있는 것이다.
상기 p형 질화물 반도체층(140) 상에는 p형 전극(150)이 형성되어 있다.
상기 식각에 의해 드러난 n형 질화물 반도체층(120) 상에는 n형 전극(160)이 형성되어 있다.
특히, 본 발명에서는 상기 기판(110) 하부에 제1 금속층(170)이 형성되어 있다. 상기 제1 금속층(170)은 은(Ag), 알루미늄(Al) 등과 같이 반사도가 높은 금속을 포함하여 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
상기 제1 금속층(170)의 하부 일부분에 유전상수(K)가 큰 유전체층(180)이 형성되어 있다.
상기 유전체층(180)의 하면에 제 2금속층(190)이 형성되어 있다. 상기 제2 금속층(190)은 은(Ag), 알루미늄(Al) 등과 같이 반사도가 높은 금속을 포함하여 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
이와 같은 구성에 의하여 발광소자(100)의 하부에 제1 금속층(170), 유전체층(180) 및 제2 금속층(190)으로 이루어진 부가적인 캐패시터(C)가 형성된다.
도 2는 본 발명에 일 실시예에 의한 발광소자용 등가회로를 나타낸 도면이다.
도 2에 나타낸 바와 같이, 본 발명의 일실시예에 의한 발광소자는 발광소자에 부가적인 캐패시터(C)가 병렬로 연결된다.
따라서 발광소자의 전체 캐패시턴스는 부가적인 캐패시터(C)의 캐패시턴스가 발광소자(100) 고유의 캐패시턴스에 부가되기 때문에 증가된다.
이와 같은 발광소자는, 외부로부터 급격한 서지 전압(surge voltage)이나 정전기 방전(Electrostatic Discharge; ESD)에 의하여 발광소자에 걸리는 부하를 부가적인 캐패시터(C)가 나누어 축적하게 되어 ESD 특성이 개선된다.
즉 외부회로와 전기적으로 연결된 p형 전극(150)과 n형 전극(160)으로 정전기 및 서지 전압이 입력되어 과도한 전류가 흐르게 되면, 반도체층이 손상을 입게 된다. 따라서, 본 발명에서는 상기 발광소자(100)의 기판(110) 하부에 부가적인 캐패시터(C)를 형성하여, 발광소자(100)의 캐패시턴스를 증가시켜 정전기에 의한 발광소자(100)의 손상을 방지할 수 있다.
도 3은 도 2에 도시한 발광소자를 구비한 발광소자 패키지의 구조를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 발광소자를 구비한 발광소자 패키지(1)는, 상기 부가적인 캐패시터(C)를 포함한 발광소자(100), 상기 발광소자(100)와 각각 제1 및 제2 본딩 와이어(W1, W2)에 의하여 전기적으로 연결되는 제1 및 제2 리드 프레임(210, 220), 상기 발광소자(100)와 상기 제1 및 제2 리드 프레임(210, 220)을 노출시키도록 개방된 캐비티(300)를 구비하는 패키지 몸체(400), 상기 캐비티(300) 내에 충진되어 상기 발광소자(100)를 봉지하는 봉지부(500)를 포함하여 구성될 수 있다.
상기 발광소자(100)는 외부에서 인가되는 전원에 의해 소정 파장의 빛을 출사하는 반도체 소자의 일종인 발광다이오드를 포함하고, 전기적으로 분리되도록 서로 이격되게 배치된 제1 및 제2 리드 프레임(210, 220) 모두에 걸치게 실장되며, 패키지 몸체(400)의 중앙에 놓일 수 있다. 상기 발광소자(100)는 수평구조의 발광소자를 예시한 것이다.
특히 본 발명에 의한 발광소자는, 상술한 바와 같이 기판(110)과, 상기 기판(110) 상에 형성된 n형 질화물 반도체층(120)과, 상기 n형 질화물 반도체층(120) 상의 일부분에 형성된 활성층(130)과, 상기 활성층(130) 상에 형성된 p형 질화물 반도체층(140)과, 상기 p형 질화물 반도체층(140) 상에 형성된 p형 전극(150)과, 상기 활성층(130)이 형성되지 않은 n형 질화물 반도체층(120) 상에 형성된 n형 전극(160), 및 상기 기판(110) 하부의 일부분에 형성된 부가적인 캐패시터(C)를 포함한다. 상기 부가적인 캐패시터(C)는, 제1 금속층(170), 유전체층(180) 및 제2 금속층(190)이 순차 적층된 구조를 갖는다.
그리고, 상기 부가적인 캐패시터(C)를 포함한 발광소자(100)를 상기 제1 및 제2 리드 프레임(210, 220)에 부착하기 위해, 상기 유전체층(180)이 형성되어 있지 않은 제1 금속층(170)과 제1 리드 프레임(210) 사이 및 제2 금속층(190)과 제2 리드 프레임(220) 사이에는 도전성 접착층(200)이 형성되어 있다. 이때, 상기 도전성 접착층(200)은 접착성을 갖는 도전성 물질이어야 하며, 이는 Au-Sn, Au-Tin, Au-Ag, Ag-In, Ag-Ge, Ag-Cu 또는 Pb-Sn 등으로 이루어지는 것이 바람직하다. 또는 부가적인 캐패시터(C)를 포함한 발광소자(100)를 상기 제1 및 제2 리드 프레임(210, 220)에 부착하기 위해 열압착방식(Eutetic bonding)을 이용할 수 있다.
이때 발광소자의 전체 캐패시턴스는 부가적인 캐패시터(C)의 캐패시턴스가 발광소자(100) 고유의 캐패시턴스에 부가되기 때문에 증가된다. 이와 같은 발광소자는 외부로부터 급격한 서지 전압(surge voltage)이나 정전기 방전(Electrostatic Discharge; ESD)에 의하여 발광소자에 걸리는 부하를 부가적인 캐패시터(C)가 나누어 축적하게 되어 ESD 특성이 개선된다.
그리고, 본 발명에 의하면, 상기 제너 다이오드가 형성되지 않아 ESD 특성을 개선하기 위한 별도의 제너 다이오드를 패키지에 실장 할 필요가 없어 패키지의 집적도를 향상시킬 수 있는 효과가 있으며, 제너 다이오드에 의한 휘도 저하를 방지할 수 있는 효과가 있다.
도 4는 본 발명의 다른 실시형태에 따른 발광소자 패키지의 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 발광소자 패키지(1)는 발광소자(100), 상기 발광소자(100)와 각각 제1 및 제2 본딩 와이어(W1, W2)에 의하여 전기적으로 연결되는 제1 및 제2 리드 프레임(210, 220), 상기 발광소자(100)와 상기 제1 및 제2 리드 프레임(210,220)을 노출시키도록 개방된 캐비티(300)를 구비하는 패키지 몸체(400), 상기 캐비티(300) 내에 충진되어 상기 발광소자(100)를 봉지하는 봉지부(500)를 포함하여 구성될 수 있다.
상기 발광소자(100)는 외부에서 인가되는 전원에 의해 소정 파장의 빛을 출사하는 반도체 소자의 일종인 발광다이오드를 포함하고, 전기적으로 분리되도록 서로 이격되게 배치된 제1 및 제2 리드 프레임(210, 220) 모두에 걸치게 실장되며, 패키지 몸체(400)의 중앙에 놓일 수 있다. 상기 발광소자(100)는 수평구조의 발광소자를 예시한 것이다.
본 발명의 일 실시예에 따른 발광소자(100)를 자세히 살펴보면 도 4에 도시한 바와 같이, 기판(110)과, 상기 기판(110) 상에 순차적으로 형성된 n형 질화물 반도체층(120), 활성층(130), p형 질화물 반도체층(140), p형 질화물 반도체층(140) 상에 형성된 p형 전극(150) 및 식각에 의해 드러난 n형 질화물 반도체층(120) 상에 형성된 n형 전극(160)을 포함한다.
특히, 본 발명에서는 상기 기판(110) 하부에 제1 금속층(170)이 형성되어 있다. 상기 제1 금속층(170)은 은(Ag), 알루미늄(Al) 등과 같이 반사도가 높은 금속을 포함하여 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
상기 제1 금속층(170)과 상기 제2 리드 프레임(220) 사이에 유전상수가 크고 열전도가 잘 되는 절연성 접착층(185)이 형성되어 있다. 상기 절연성 접착층(185)은 실리콘 레진(Silicon resin)일 수 있다.
또한 상기 절연성 접착층(185)이 형성되지 않은 상기 제1 금속층(170)과 상기 제1 리드 프레임(210) 사이에는 상기 제1 금속층(170)을 상기 제1 리드 프레임(210)에 부착하기 위해, 도전성 접착층(200)이 형성되어 있는 것이 바람직하다. 상기 도전성 접착층(200)은 접착성을 갖는 도전성 물질이어야 하며, 이는 Au-Sn, Au-Ag, Au-Tin, Ag-In, Ag-Ge, Ag-Cu, 또는 Pb-Sn 등으로 이루어질 수 있다.
이와 같은 구성에 의하여 상기 발광소자(100)와 상기 제2 리드 프레임(210) 사이에는 상기 제1 금속층(170), 상기 절연성 접착층(185) 및 상기 제2 리드 프레임(210)으로 이루어진 부가적인 캐패시터(C)가 형성된다.
따라서 발광소자의 전체 캐패시턴스가 증가되어, 외부로부터의 급격한 서지 전압(surge voltage)이나 정전기 방전(Electrostatic Discharge; ESD)에 의하여 발광소자에 걸리는 부하를 부가적인 캐패시터(C)가 나누어 축적하게 되어 ESD 특성이 개선된다.
그리고, 본 발명에 의하면, 상기 제너 다이오드가 형성되지 않아 ESD 특성을 개선하기 위한 별도의 제너 다이오드를 패키지에 실장할 필요가 없어 패키지의 집적도를 향상시킬 수 있는 효과가 있으며, 제너 다이오드에 의한 휘도 저하를 방지할 수 있는 효과가 있다.
100... 발광소자 110…기판
120… n형 질화물 반도체층 130… 활성층
140… p형 질화물 반도체층 150… p형 전극
160… n형 전극 170… 제1 금속층
180… 유전체층 185…절연성 접착층
190… 제 2금속층 200… 도전성 접착층
210...제1 리드 프레임 220...제2 리드 프레임
300... 캐비티 400... 패키지 몸체
500... 봉지부
W1…제1 본딩 와이어 W2… 제2 본딩 와이어
120… n형 질화물 반도체층 130… 활성층
140… p형 질화물 반도체층 150… p형 전극
160… n형 전극 170… 제1 금속층
180… 유전체층 185…절연성 접착층
190… 제 2금속층 200… 도전성 접착층
210...제1 리드 프레임 220...제2 리드 프레임
300... 캐비티 400... 패키지 몸체
500... 봉지부
W1…제1 본딩 와이어 W2… 제2 본딩 와이어
Claims (13)
- 기판;
상기 기판 상에 형성된 n형 질화물 반도체층;
상기 n형 질화물 반도체층 상의 일부분에 형성된 활성층;
상기 활성층 상에 형성된 p형 질화물 반도체층;
상기 p형 질화물 반도체층 상에 형성된 p형 전극;
상기 활성층이 형성되지 않은 상기 n형 질화물 반도체층 상에 형성된 n형 전극; 및
상기 기판 하면에 형성된 제1 금속층, 상기 제1 금속층 하면의 일부분에 순차적으로 형성된 유전체층 및 제2 금속층으로 이루어진 캐패시터;
를 포함하는 발광소자.
- 제1항에 있어서,
상기 제1 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어진 발광소자.
- 기판, 상기 기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로 이루어진 발광구조물 및 상기 기판 하면에 형성된 제1 금속층, 상기 제1 금속층 하면의 일부분에 순차적으로 형성된 유전체층 및 제2 금속층으로 이루어진 캐피시터를 포함하는 발광소자; 및
상기 발광소자의 상기 캐패시터가 형성되지 않은 상기 제1 금속층에 접속된 제1 리드 프레임, 및 상기 제2 금속층에 접속된 제2 리드 프레임으로 이루어지며 서로 이격된 한 쌍의 리드 프레임;
을 포함하는 발광소자 패키지.
- 제3항에 있어서,
상기 제1 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어진 발광소자 패키지.
- 제3항에 있어서,
상기 발광소자는 상기 제1 리드 프레임 및 상기 제2 리드 프레임 각각에 와이어에 의하여 전기적으로 연결되는 발광소자 패키지.
- 제3항에 있어서,
상기 제1 금속층과 제1 리드 프레임, 및 상기 제2 금속층과 제2 리드 프레임은 도전성 접착층에 의하여 부착되는 발광소자 패키지.
- 제6항에 있어서,
상기 도전성 접착층은 Au-Sn, Au-Tin, Au-Ag, Ag-In, Ag-Ge, Ag-Cu 및 Pb-Sn 으로 구성된 그룹으로부터 선택된 어느 하나인 발광소자 패키지.
- 제3항에 있어서,
상기 제1 금속층과 제1 리드 프레임, 및 상기 제2 금속층과 제2 리드 프레임은 열압착방식(Eutetic bonding)에 의하여 부착되는 발광소자 패키지.
- 기판;
상기 기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로 이루어진 발광구조물;
상기 기판 하면에 형성된 금속층;
상기 금속층 하면의 일부는 도전성 접착층에 의하여 제1 리드 프레임과 연결되고, 상기 금속층 하면의 일부는 절연성 접착층에 의하여 제2 리드 프레임에 연결되어, 상기 금속층, 상기 절연성 접착층 및 상기 제2 리드 프레임으로 이루어지는 캐패시터;
를 포함하는 발광소자 패키지.
- 제9항에 있어서,
상기 금속층은 은(Ag) 또는 알루미늄(Al)으로 이루어진 발광소자 패키지.
- 제9항에 있어서,
상기 절연성 접착층은 실리콘 레진(Silicon resin)인 발광소자 패키지.
- 제9항에 있어서,
상기 발광소자는 상기 제1 리드 프레임 및 상기 제2 리드 프레임 각각에 와이어에 의하여 전기적으로 연결되는 발광소자 패키지.
- 제9항에 있어서,
상기 도전성 접착층은 Au-Sn, Au-Tin, Au-Ag, Ag-In, Ag-Ge, Ag-Cu 및 Pb-Sn 으로 구성된 그룹으로부터 선택된 어느 하나인 발광소자 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123537A KR20130057675A (ko) | 2011-11-24 | 2011-11-24 | 발광소자 및 발광소자 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123537A KR20130057675A (ko) | 2011-11-24 | 2011-11-24 | 발광소자 및 발광소자 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130057675A true KR20130057675A (ko) | 2013-06-03 |
Family
ID=48857194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110123537A KR20130057675A (ko) | 2011-11-24 | 2011-11-24 | 발광소자 및 발광소자 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130057675A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2814061A1 (en) * | 2013-06-10 | 2014-12-17 | LG Innotek Co., Ltd. | Light emitting diode device and package |
| US9520386B2 (en) | 2013-11-15 | 2016-12-13 | Samsung Display Co., Ltd. | Light source unit and backlight assembly having the same |
| CN109216518A (zh) * | 2017-06-30 | 2019-01-15 | 苏州新纳晶光电有限公司 | 抗静电led芯片制备方法及其应用 |
-
2011
- 2011-11-24 KR KR1020110123537A patent/KR20130057675A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2814061A1 (en) * | 2013-06-10 | 2014-12-17 | LG Innotek Co., Ltd. | Light emitting diode device and package |
| KR20140143894A (ko) * | 2013-06-10 | 2014-12-18 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| US9595639B2 (en) | 2013-06-10 | 2017-03-14 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package |
| US9520386B2 (en) | 2013-11-15 | 2016-12-13 | Samsung Display Co., Ltd. | Light source unit and backlight assembly having the same |
| CN109216518A (zh) * | 2017-06-30 | 2019-01-15 | 苏州新纳晶光电有限公司 | 抗静电led芯片制备方法及其应用 |
| CN109216518B (zh) * | 2017-06-30 | 2020-06-12 | 苏州新纳晶光电有限公司 | 抗静电led芯片制备方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130020554A1 (en) | Semiconductor light emitting device and light emitting apparatus | |
| KR20160054667A (ko) | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 | |
| KR20080087251A (ko) | 커패시터를 구비하는 발광 다이오드 | |
| KR20150066121A (ko) | 반도체 발광소자 및 이를 구비한 반도체 발광장치 | |
| EP2814061B1 (en) | Light emitting diode device | |
| KR20130057675A (ko) | 발광소자 및 발광소자 패키지 | |
| KR100831712B1 (ko) | Ｌｅｄ 칩 및 이를 구비한 ｌｅｄ 패키지 | |
| KR102131853B1 (ko) | 발광다이오드 어레이 | |
| US10546974B2 (en) | Light-emitting device | |
| US10510925B2 (en) | Light-emitting device and lighting system comprising same | |
| KR101316116B1 (ko) | 제너 다이오드를 구비하는 발광소자 및 그 제조 방법 | |
| KR20130007314A (ko) | 발광소자 | |
| KR100730754B1 (ko) | 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법 | |
| KR101423716B1 (ko) | 발광소자 | |
| KR101294711B1 (ko) | 반도체 발광소자 | |
| KR101916273B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20120063953A (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20130019276A (ko) | 발광소자 | |
| KR102392779B1 (ko) | 발광 소자 및 이를 구비한 발광 소자 패키지 | |
| KR102356226B1 (ko) | 반도체소자 및 반도체소자 패키지 | |
| KR102509312B1 (ko) | 발광 소자 패키지 | |
| KR102648675B1 (ko) | 반도체 소자 및 이를 갖는 반도체 소자 패키지 | |
| KR102015127B1 (ko) | 질화물계 발광소자 | |
| KR102451107B1 (ko) | 발광 소자 및 이를 구비한 발광 소자 패키지 | |
| KR102346649B1 (ko) | 발광 소자 및 이를 구비한 발광 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |