KR20130045686A - Light emitting device, light emitting device package, and light unit - Google Patents

Light emitting device, light emitting device package, and light unit Download PDF

Info

Publication number
KR20130045686A
KR20130045686A KR1020110110058A KR20110110058A KR20130045686A KR 20130045686 A KR20130045686 A KR 20130045686A KR 1020110110058 A KR1020110110058 A KR 1020110110058A KR 20110110058 A KR20110110058 A KR 20110110058A KR 20130045686 A KR20130045686 A KR 20130045686A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
conductivity type
emitting device
Prior art date
Application number
KR1020110110058A
Other languages
Korean (ko)
Other versions
KR101830144B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110110058A priority Critical patent/KR101830144B1/en
Publication of KR20130045686A publication Critical patent/KR20130045686A/en
Application granted granted Critical
Publication of KR101830144B1 publication Critical patent/KR101830144B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

PURPOSE: A light emitting device, a light emitting device package, and a light unit are provided to prevent a short circuit between the light emitting cells and improve the electrical reliability. CONSTITUTION: A first light emitting structure(10) includes a first semiconductor layer of a first conductivity type, a first active layer, and a second semiconductor layer of a second conductivity type. A first reflection electrode(17) is electrically connected to the second semiconductor layer under the first light emitting structure. A second light emitting structure(20) includes a third semiconductor layer of the first conductivity type, a second active region, and a fourth semiconductor layer of the second conductivity type. A second reflection electrode(27) is electrically connected to the fourth semiconductor layer under the second light emitting structure. A contact part is electrically connected to the first semiconductor layer and the second reflection electrode. A first connection line is electrically connected to the first reflection electrode. A second connection line is electrically connected to the second reflection electrode.

Description

발광소자, 발광소자 패키지 및 라이트 유닛{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}Light-Emitting Device, Light-Emitting Device Package and Light Unit {LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}

실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light emitting devices increases, light emitting devices have been applied to various fields including display devices and lighting devices.

실시 예는 전기적인 신뢰성이 확보되며 전기적으로 연결된 복수의 발광 셀을 포함하는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light unit including a plurality of light emitting cells electrically secured and electrically connected.

실시 예는 복수의 발광 셀에 대하여 각 발광 셀의 전압 공급을 선택적으로 제어할 수 있는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light emitting device, a light emitting device package, and a light unit capable of selectively controlling a voltage supply of each light emitting cell with respect to a plurality of light emitting cells.

실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 상기 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 상기 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 제1 연결배선; 상기 제2 반사전극에 전기적으로 연결된 제2 연결배선; 을 포함한다.The light emitting device according to the embodiment includes a first semiconductor layer of a first conductivity type, a first active layer under the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type under the first active layer. A first light emitting structure comprising; A first reflective electrode electrically connected to the second semiconductor layer under the first light emitting structure; A second light emitting structure comprising a third semiconductor layer of a first conductivity type, a second active layer under the third conductive layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type under the second active layer; A second reflective electrode electrically connected to the fourth semiconductor layer under the second light emitting structure; A contact unit electrically connected to the first semiconductor layer and the second reflective electrode; A first connection wire electrically connected to the first reflective electrode; A second connection wiring electrically connected to the second reflection electrode; .

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결되고 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 일단은 외부로 노출되고 타단은 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제1 연결배선; 일단은 외부로 노출되고 타단은 상기 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제2 연결배선; 을 포함한다.The light emitting device according to the embodiment may include a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A plurality of light emitting cells each comprising; A contact unit electrically connected to a first conductive semiconductor layer of a first light emitting cell among the plurality of light emitting cells and electrically connected to a second conductive semiconductor layer of a second light emitting cell adjacent to the first light emitting cell; A first connection wire having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the first light emitting cell; A second connection wiring having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 상기 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 상기 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 제1 연결배선; 상기 제2 반사전극에 전기적으로 연결된 제2 연결배선; 을 포함한다.The light emitting device package according to the embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting device; The light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer under the first conductive layer of the first conductivity type, and a second semiconductor layer of a second conductivity type under the first active layer. A first light emitting structure comprising a; A first reflective electrode electrically connected to the second semiconductor layer under the first light emitting structure; A second light emitting structure comprising a third semiconductor layer of a first conductivity type, a second active layer under the third conductive layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type under the second active layer; A second reflective electrode electrically connected to the fourth semiconductor layer under the second light emitting structure; A contact unit electrically connected to the first semiconductor layer and the second reflective electrode; A first connection wire electrically connected to the first reflective electrode; A second connection wiring electrically connected to the second reflection electrode; .

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결되고 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 일단은 외부로 노출되고 타단은 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제1 연결배선; 일단은 외부로 노출되고 타단은 상기 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제2 연결배선; 을 포함한다.The light emitting device package according to the embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting device; The light emitting device includes: a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A plurality of light emitting cells each comprising; A contact unit electrically connected to a first conductive semiconductor layer of a first light emitting cell among the plurality of light emitting cells and electrically connected to a second conductive semiconductor layer of a second light emitting cell adjacent to the first light emitting cell; A first connection wire having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the first light emitting cell; A second connection wiring having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물; 상기 제1 발광구조물 아래에 상기 제2 반도체층과 전기적으로 연결된 제1 반사전극; 제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물; 상기 제2 발광구조물 아래에 상기 제4 반도체층과 전기적으로 연결된 제2 반사전극; 상기 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부; 상기 제1 반사전극에 전기적으로 연결된 제1 연결배선; 상기 제2 반사전극에 전기적으로 연결된 제2 연결배선; 을 포함한다.According to an embodiment, a light unit includes a substrate; A light emitting device disposed on the substrate; An optical member through which light provided from the light emitting device passes; The light emitting device includes a first semiconductor layer of a first conductivity type, a first active layer under the first semiconductor layer of the first conductivity type, and a second semiconductor layer of a second conductivity type under the first active layer. A first light emitting structure comprising a; A first reflective electrode electrically connected to the second semiconductor layer under the first light emitting structure; A second light emitting structure comprising a third semiconductor layer of a first conductivity type, a second active layer under the third conductive layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type under the second active layer; A second reflective electrode electrically connected to the fourth semiconductor layer under the second light emitting structure; A contact unit electrically connected to the first semiconductor layer and the second reflective electrode; A first connection wire electrically connected to the first reflective electrode; A second connection wiring electrically connected to the second reflection electrode; .

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀; 상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결되고 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부; 일단은 외부로 노출되고 타단은 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제1 연결배선; 일단은 외부로 노출되고 타단은 상기 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제2 연결배선; 을 포함한다.According to an embodiment, a light unit includes a substrate; A light emitting device disposed on the substrate; An optical member through which light provided from the light emitting device passes; The light emitting device includes: a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A plurality of light emitting cells each comprising; A contact unit electrically connected to a first conductive semiconductor layer of a first light emitting cell among the plurality of light emitting cells and electrically connected to a second conductive semiconductor layer of a second light emitting cell adjacent to the first light emitting cell; A first connection wire having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the first light emitting cell; A second connection wiring having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the second light emitting cell; .

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 전기적인 신뢰성이 확보되며 전기적으로 연결된 복수의 발광 셀을 제공할 수 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiment may provide a plurality of light emitting cells electrically secured and electrically connected.

실시 예에 따른 발광소자, 발광소자 패키지, 라이트 유닛은 복수의 발광 셀에 대하여 각 발광 셀의 전압 공급을 선택적으로 제어할 수 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiment may selectively control the voltage supply of each light emitting cell with respect to the plurality of light emitting cells.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 7은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 8 내지 도 12는 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 13은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 14는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 15는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 16은 실시 예에 따른 조명장치를 나타낸 도면이다.1 is a view showing a light emitting device according to an embodiment.
2 to 7 illustrate a method of manufacturing a light emitting device according to the embodiment.
8 to 12 are views showing a modified example of the light emitting device according to the embodiment.
13 is a view showing a light emitting device package according to the embodiment.
14 is a diagram illustrating a display device according to an exemplary embodiment.
15 is a diagram illustrating another example of a display device according to an exemplary embodiment.
16 is a view showing a lighting apparatus according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a light emitting device manufacturing method according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 도시된 바와 같이, 제1 발광구조물(10), 제2 발광구조물(20), 제3 발광구조물(30), 제1 반사전극(17), 제2 반사전극(27), 제3 반사전극(37)을 포함할 수 있다. 도 1에는 3 개의 발광구조물이 배치된 경우를 나타내었으나, 실시 예에 따른 발광소자는 2 개의 발광구조물을 포함할 수도 있으며 또한 4 개 이상의 발광구조물을 포함할 수도 있다. 상기 복수의 발광구조물들은 전기적으로 연결될 수 있다. As shown in FIG. 1, the light emitting device according to the embodiment may include a first light emitting structure 10, a second light emitting structure 20, a third light emitting structure 30, a first reflective electrode 17, and a second light emitting device. The reflective electrode 27 and the third reflective electrode 37 may be included. 1 illustrates a case where three light emitting structures are disposed, the light emitting device according to the embodiment may include two light emitting structures and may also include four or more light emitting structures. The plurality of light emitting structures may be electrically connected to each other.

상기 제1 발광구조물(10)은 제1 도전형의 제1 반도체층(11), 제1 활성층(12), 제2 도전형의 제2 반도체층(13)을 포함할 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 도전형의 제2 반도체층(13) 사이에 배치될 수 있다. 상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형의 제2 반도체층(13)은 상기 제1 활성층(12) 아래에 배치될 수 있다.The first light emitting structure 10 may include a first semiconductor layer 11 of a first conductivity type, a first active layer 12, and a second semiconductor layer 13 of a second conductivity type. The first active layer 12 may be disposed between the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type. The first active layer 12 may be disposed under the first semiconductor layer 11 of the first conductivity type, and the second semiconductor layer 13 of the second conductivity type may be below the first active layer 12. Can be placed in.

예로써, 상기 제1 도전형의 제1 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first semiconductor layer 11 of the first conductivity type is formed of an n-type semiconductor layer to which an n-type dopant is added as the first conductivity type dopant, and the second semiconductor layer 13 of the second conductivity type. The second conductive dopant may be formed of a p-type semiconductor layer to which a p-type dopant is added. Further, the first semiconductor layer 11 of the first conductivity type may be formed of a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may be formed of an n-type semiconductor layer.

상기 제1 도전형의 제1 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The first semiconductor layer 11 of the first conductivity type may include, for example, an n-type semiconductor layer. The first semiconductor layer 11 of the first conductivity type may be implemented as a compound semiconductor. The first semiconductor layer 11 of the first conductivity type may be implemented as, for example, a group II-VI or group III-V compound semiconductor.

예컨대, 상기 제1 도전형의 제1 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductivity type of the first semiconductor layer (11) is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) the composition formula It can be implemented with a semiconductor material having a. The first semiconductor layer 11 of the first conductivity type may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. N-type dopants such as Sn, Se, Te, and the like may be doped.

상기 제1 활성층(12)은 상기 제1 도전형의 제1 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 제2 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 제1 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 제1 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The first active layer 12 is electrons (or holes) injected through the first semiconductor layer 11 of the first conductivity type and holes injected through the second semiconductor layer 13 of the second conductivity type ( Or electrons) meet each other and emit light due to a band gap difference of an energy band according to a material of forming the first active layer 12. The first active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 제1 활성층(12)은 화합물 반도체로 구현될 수 있다. 상기 제1 활성층(12)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.상기 제1 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 제1 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The first active layer 12 may be implemented with a compound semiconductor. The first active layer 12 may be implemented by way of example to the Group II -VI group or a group III -V compound semiconductor. The first active layer 12 is by way of example In x Al y Ga 1 -x- y N It can be implemented with a semiconductor material having a composition formula of (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). When the first active layer 12 is implemented as the multi-well structure, the first active layer 12 may be implemented by stacking a plurality of well layers and a plurality of barrier layers. For example, an InGaN well layer / It may be implemented in a cycle of the GaN barrier layer.

상기 제2 도전형의 제2 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. The second semiconductor layer 13 of the second conductivity type may be implemented with, for example, a p-type semiconductor layer. The second semiconductor layer 13 of the second conductivity type may be implemented as a compound semiconductor. The second semiconductor layer 13 of the second conductivity type may be implemented as, for example, a group II-VI or group III-V compound semiconductor.

에컨대, 상기 제2 도전형의 제2 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형의 제2 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.I pray on, the second conductive type second semiconductor layer (13) is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It can be implemented with a semiconductor material having a compositional formula. The second conductive second semiconductor layer 13 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. P-type dopants such as, Ca, Sr, and Ba may be doped.

한편, 상기 제1 도전형의 제1 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형의 제2 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 제1 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 제1 반도체층(11) 및 상기 제2 도전형의 제2 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 제1 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 11 of the first conductivity type may include a p-type semiconductor layer, and the second semiconductor layer 13 of the second conductivity type may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed under the second conductive layer 13 of the second conductivity type. Accordingly, the first light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first semiconductor layer 11 of the first conductivity type and the second semiconductor layer 13 of the second conductivity type may be uniformly or nonuniformly formed. That is, the structure of the first light emitting structure 10 may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형의 제1 반도체층(11)과 상기 제1 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형의 제2 반도체층(13)과 상기 제1 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first semiconductor layer 11 of the first conductivity type and the first active layer 12. In addition, a second conductive AlGaN layer may be formed between the second semiconductor layer 13 of the second conductivity type and the first active layer 12.

그리고, 상기 제2 발광구조물(20)은 제1 도전형의 제3 반도체층(21), 제2 활성층(22), 제2 도전형의 제4 반도체층(23)을 포함할 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21)과 상기 제2 도전형의 제4 반도체층(23) 사이에 배치될 수 있다. 상기 제2 활성층(22)은 상기 제1 도전형의 제3 반도체층(21) 아래에 배치될 수 있으며, 상기 제2 도전형의 제4 반도체층(23)은 상기 제2 활성층(22) 아래에 배치될 수 있다. 상기 제2 발광구조물(20)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.The second light emitting structure 20 may include a third semiconductor layer 21 of a first conductivity type, a second active layer 22, and a fourth semiconductor layer 23 of a second conductivity type. The second active layer 22 may be disposed between the third semiconductor layer 21 of the first conductivity type and the fourth semiconductor layer 23 of the second conductivity type. The second active layer 22 may be disposed below the third semiconductor layer 21 of the first conductivity type, and the fourth semiconductor layer 23 of the second conductivity type may be below the second active layer 22. Can be placed in. The second light emitting structure 20 may be similarly formed in accordance with the first light emitting structure 10 described above.

또한, 상기 제3 발광구조물(30)은 제1 도전형의 제5 반도체층(31), 제3 활성층(32), 제2 도전형의 제6 반도체층(33)을 포함할 수 있다. 상기 제3 활성층(32)은 상기 제1 도전형의 제5 반도체층(31)과 상기 제2 도전형의 제6 반도체층(33) 사이에 배치될 수 있다. 상기 제3 활성층(32)은 상기 제1 도전형의 제5 반도체층(31) 아래에 배치될 수 있으며, 상기 제2 도전형의 제6 반도체층(33)은 상기 제3 활성층(32) 아래에 배치될 수 있다. 상기 제3 발광구조물(30)은 위에서 설명된 상기 제1 발광구조물(10)에 준하여 유사하게 형성될 수 있다.In addition, the third light emitting structure 30 may include a fifth semiconductor layer 31 of a first conductivity type, a third active layer 32, and a sixth semiconductor layer 33 of a second conductivity type. The third active layer 32 may be disposed between the fifth semiconductor layer 31 of the first conductivity type and the sixth semiconductor layer 33 of the second conductivity type. The third active layer 32 may be disposed under the fifth semiconductor layer 31 of the first conductivity type, and the sixth semiconductor layer 33 of the second conductivity type may be below the third active layer 32. Can be placed in. The third light emitting structure 30 may be similarly formed in accordance with the first light emitting structure 10 described above.

상기 제1 발광구조물(10) 아래에 제1 오믹접촉층(15)과 상기 제1 반사전극(17)이 배치될 수 있다. 상기 제1 발광구조물(10) 아래 및 상기 제1 오믹접촉층(15) 둘레에 제1 채널층(16)이 배치될 수 있다. The first ohmic contact layer 15 and the first reflective electrode 17 may be disposed under the first light emitting structure 10. The first channel layer 16 may be disposed under the first light emitting structure 10 and around the first ohmic contact layer 15.

상기 제1 채널층(16)은 예를 들어, 전기 절연성을 갖는 재질 또는 상기 제1 발광 구조물(10)에 비해 낮은 전기 전도성을 갖는 재질로 형성될 수 있다. 상기 제1 채널층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1 채널층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, ITO, AZO, ZnO 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제1 채널층(16)은 아이솔레이션층으로 지칭될 수도 있다.The first channel layer 16 may be formed of, for example, a material having electrical insulation or a material having low electrical conductivity compared to the first light emitting structure 10. The first channel layer 16 may be formed of, for example, oxide or nitride. For example, the first channel layer 16 may include Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , ITO, AZO, ZnO, or the like. At least one selected from the group consisting of may be formed. The first channel layer 16 may also be referred to as an isolation layer.

상기 제1 발광구조물(10)과 상기 제1 오믹접촉층(15) 사이에 제1 전류차단층(CBL: Current Blocking Layer)(18)이 배치될 수 있다. 상기 제1 전류차단층(18)은 상기 제1 활성층(12)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A first current blocking layer (CBL) 18 may be disposed between the first light emitting structure 10 and the first ohmic contact layer 15. The first current blocking layer 18 may improve the luminous efficiency of the light emitting device according to the embodiment by alleviating the phenomenon that the current is concentrated in a portion of the first active layer 12.

상기 제1 전류차단층(18)은 전기 절연성을 갖거나, 상기 제1 발광구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제1 전류차단층(18)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제1 전류차단층(18)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The first current blocking layer 18 may be electrically insulating, or may be formed using a material that forms a Schottky contact with the first light emitting structure 10. The first current blocking layer 18 may be formed of an oxide, nitride, or metal. The first current blocking layer 18 may include, for example, at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, Cr. Can be.

상기 제1 발광구조물(10) 아래 및 상기 제1 반사전극(17) 둘레에 제1 금속층(19)이 배치될 수 있다. 상기 제1 금속층(19)은 상기 제1 오믹접촉층(15) 둘레 및 상기 제1 반사전극(17) 아래에 배치될 수 있다. The first metal layer 19 may be disposed under the first light emitting structure 10 and around the first reflective electrode 17. The first metal layer 19 may be disposed around the first ohmic contact layer 15 and below the first reflective electrode 17.

상기 제1 오믹접촉층(15)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제1 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제1 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflective electrode 17 may be formed of a metal material having a high reflectance. For example, the first reflective electrode 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the first reflecting electrode 17 may be formed of the metal or the alloy, Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Transmissive conductive materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in an embodiment, the first reflective electrode 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제1 오믹접촉층(15)은 상기 제1 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제1 반사전극(17)은 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제1 금속층(19)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The first ohmic contact layer 15 may be formed to be in ohmic contact with the first light emitting structure 10. In addition, the first reflective electrode 17 may function to increase the amount of light extracted to the outside by reflecting light incident from the first light emitting structure 10. The first metal layer 19 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹접촉층(25)과 상기 제2 반사전극(27)이 배치될 수 있다. 상기 제2 발광구조물(20) 아래 및 상기 제2 오믹접촉층(25) 둘레에 제2 채널층(26)이 배치될 수 있다. In addition, a second ohmic contact layer 25 and the second reflective electrode 27 may be disposed under the second light emitting structure 20. The second channel layer 26 may be disposed under the second light emitting structure 20 and around the second ohmic contact layer 25.

상기 제2 채널층(26)은 예를 들어, 전기 절연성을 갖는 재질 또는 상기 제2 발광 구조물(20)에 비해 낮은 전기 전도성을 갖는 재질로 형성될 수 있다. 상기 제2 채널층(26)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제2 채널층(26)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, ITO, AZO, ZnO 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제2 채널층(26)은 아이솔레이션층으로 지칭될 수도 있다.The second channel layer 26 may be formed of, for example, a material having electrical insulation or a material having low electrical conductivity compared to the second light emitting structure 20. The second channel layer 26 may be formed of, for example, oxide or nitride. For example, the second channel layer 26 may include Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , ITO, AZO, ZnO, or the like. At least one selected from the group consisting of may be formed. The second channel layer 26 may be referred to as an isolation layer.

상기 제2 발광구조물(20)과 상기 제2 오믹접촉층(25) 사이에 제2 전류차단층(28)이 배치될 수 있다. 상기 제2 전류차단층(28)은 상기 제2 활성층(22)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A second current blocking layer 28 may be disposed between the second light emitting structure 20 and the second ohmic contact layer 25. The second current blocking layer 28 may improve the luminous efficiency of the light emitting device according to the embodiment by alleviating a phenomenon in which current is concentrated in a portion of the second active layer 22.

상기 제2 전류차단층(28)은 전기 절연성을 갖거나, 상기 제2 발광구조물(20)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제2 전류차단층(28)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제2 전류차단층(28)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The second current blocking layer 28 may have electrical insulation or may be formed using a material for forming a schottky contact with the second light emitting structure 20. The second current blocking layer 28 may be formed of an oxide, nitride, or metal. The second current blocking layer 28 may include, for example, at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, Cr. Can be.

상기 제2 발광구조물(20) 아래 및 상기 제2 반사전극(27) 둘레에 제2 금속층(29)이 배치될 수 있다. 상기 제2 금속층(29)은 상기 제2 오믹접촉층(25) 둘레 및 상기 제2 반사전극(27) 아래에 배치될 수 있다. The second metal layer 29 may be disposed under the second light emitting structure 20 and around the second reflective electrode 27. The second metal layer 29 may be disposed around the second ohmic contact layer 25 and below the second reflective electrode 27.

상기 제2 오믹접촉층(25)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 오믹접촉층(25)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second ohmic contact layer 25 may be formed of, for example, a transparent conductive oxide layer. The second ohmic contact layer 25 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제2 반사전극(27)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제2 반사전극(27)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제2 반사전극(27)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The second reflecting electrode 27 may be formed of a metal material having a high reflectance. For example, the second reflective electrode 27 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the third reflecting electrode 37 may be formed of the metal or the alloy, Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Transmissive conductive materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in the exemplary embodiment, the second reflective electrode 27 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제2 오믹접촉층(25)은 상기 제2 발광구조물(20)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제2 반사전극(27)은 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제2 금속층(29)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The second ohmic contact layer 25 may be formed in ohmic contact with the second light emitting structure 20. In addition, the second reflective electrode 27 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the second light emitting structure 20. The second metal layer 29 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

또한, 상기 제3 발광구조물(30) 아래에 제3 오믹접촉층(35)과 상기 제3 반사전극(37)이 배치될 수 있다. 상기 제3 발광구조물(30) 아래 및 상기 제3 오믹접촉층(35) 둘레에 제3 채널층(36)이 배치될 수 있다. In addition, a third ohmic contact layer 35 and the third reflective electrode 37 may be disposed under the third light emitting structure 30. A third channel layer 36 may be disposed under the third light emitting structure 30 and around the third ohmic contact layer 35.

상기 제3 채널층(36)은 예를 들어, 전기 절연성을 갖는 재질 또는 상기 제3 발광 구조물(30)에 비해 낮은 전기 전도성을 갖는 재질로 형성될 수 있다. 상기 제3 채널층(36)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제3 채널층(36)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, ITO, AZO, ZnO 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 제3 채널층(36)은 아이솔레이션층으로 지칭될 수도 있다.The third channel layer 36 may be formed of, for example, a material having electrical insulation or a material having low electrical conductivity compared to the third light emitting structure 30. The third channel layer 36 may be formed of, for example, oxide or nitride. For example, the third channel layer 36 may include Si0 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , ITO, AZO, ZnO, or the like. At least one selected from the group consisting of may be formed. The third channel layer 36 may be referred to as an isolation layer.

상기 제3 발광구조물(30)과 상기 제3 오믹접촉층(35) 사이에 제3 전류차단층(38)이 배치될 수 있다. 상기 제3 전류차단층(38)은 상기 제3 활성층(32)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A third current blocking layer 38 may be disposed between the third light emitting structure 30 and the third ohmic contact layer 35. The third current blocking layer 38 may improve the luminous efficiency of the light emitting device according to the embodiment by alleviating a phenomenon in which current is concentrated in a portion of the third active layer 32.

상기 제3 전류차단층(38)은 전기 절연성을 갖거나, 상기 제3 발광구조물(30)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 제3 전류차단층(38)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 제3 전류차단층(38)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiOx, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The third current blocking layer 38 may be electrically insulating, or may be formed using a material that forms a Schottky contact with the third light emitting structure 30. The third current blocking layer 38 may be formed of oxide, nitride, or metal. The third current blocking layer 38 may include, for example, at least one of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , Ti, Al, Cr. Can be.

상기 제3 발광구조물(30) 아래 및 상기 제3 반사전극(37) 둘레에 제3 금속층(39)이 배치될 수 있다. 상기 제3 금속층(39)은 상기 제3 오믹접촉층(35) 둘레 및 상기 제3 반사전극(37) 아래에 배치될 수 있다. A third metal layer 39 may be disposed under the third light emitting structure 30 and around the third reflective electrode 37. The third metal layer 39 may be disposed around the third ohmic contact layer 35 and below the third reflective electrode 37.

상기 제3 오믹접촉층(35)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제3 오믹접촉층(35)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The third ohmic contact layer 35 may be formed of, for example, a transparent conductive oxide layer. For example, the third ohmic contact layer 35 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) or IAZO. (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected from Pt, Ag.

상기 제3 반사전극(37)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제3 반사전극(37)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 제3 반사전극(37)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The third reflective electrode 37 may be formed of a metal material having a high reflectance. For example, the third reflective electrode 37 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the third reflecting electrode 37 may be formed of the metal or the alloy, Indium-Tin-Oxide (ITO), Indium-Zinc-Oxide (IZO), Indium-Zinc-Tin-Oxide (IZTO), and Indium-Aluminum (AZO). Transmissive conductive materials such as -Zinc-Oxide), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide (ATO) It can be formed in a multi-layer using. For example, in an embodiment, the third reflective electrode 37 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 제3 오믹접촉층(35)은 상기 제3 발광구조물(30)과 오믹 접촉이 되도록 형성될 수 있다. 또한 상기 제3 반사전극(37)은 상기 제3 발광구조물(30)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다. 상기 제3 금속층(39)은 Cu, Ni, Ti, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The third ohmic contact layer 35 may be formed to be in ohmic contact with the third light emitting structure 30. In addition, the third reflective electrode 37 may perform a function of increasing the amount of light extracted to the outside by reflecting light incident from the third light emitting structure 30. The third metal layer 39 may include at least one of Cu, Ni, Ti, Cr, W, Pt, V, Fe, and Mo materials.

상기 제1 발광구조물(10)의 측면에 제1 절연층(41)이 배치될 수 있다. 상기 제1 발광구조물(10)의 상부에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 절연층(41)은 산화물 또는 질화물로 구현될 수 있다. 상기 제1 절연층(41)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제1 절연층(41)은 TiO2, AlN 등의 절연물질로 구현될 수 있다.The first insulating layer 41 may be disposed on the side surface of the first light emitting structure 10. The first insulating layer 41 may be disposed on the first light emitting structure 10. The first insulating layer 41 may be formed of oxide or nitride. The first insulating layer 41 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The first insulating layer 41 may be made of an insulating material, such as TiO 2 , AlN.

상기 제2 발광구조물(20)의 측면에 제2 절연층(51)이 배치될 수 있다. 상기 제2 발광구조물(20)의 상부에 제2 절연층(51)이 배치될 수 있다. 상기 제2 절연층(51)은 산화물 또는 질화물로 구현될 수 있다. 상기 제2 절연층(51)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제2 절연층(51)은 TiO2, AlN 등의 절연물질로 구현될 수 있다.The second insulating layer 51 may be disposed on the side of the second light emitting structure 20. The second insulating layer 51 may be disposed on the second light emitting structure 20. The second insulating layer 51 may be formed of oxide or nitride. The second insulating layer 51 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The second insulating layer 51 may be made of an insulating material such as TiO 2 , AlN, or the like.

상기 제3 발광구조물(30)의 측면에 제3 절연층(61)이 배치될 수 있다. 상기 제3 발광구조물(30)의 상부에 제3 절연층(61)이 배치될 수 있다. 상기 제3 절연층(61)은 산화물 또는 질화물로 구현될 수 있다. 상기 제3 절연층(61)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제3 절연층(61)은 TiO2, AlN 등의 절연물질로 구현될 수 있다.The third insulating layer 61 may be disposed on the side surface of the third light emitting structure 30. The third insulating layer 61 may be disposed on the third light emitting structure 30. The third insulating layer 61 may be formed of oxide or nitride. The third insulating layer 61 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The third insulating layer 61 may be made of an insulating material such as TiO 2 , AlN.

상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 제1 컨택부(43)가 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결한다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 금속층(29)에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 제1 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. The first contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. The first contact portion 43 electrically connects the first conductive layer 11 of the first conductivity type to the second reflective electrode 27. The first contact portion 43 may contact an upper portion of the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the first contact portion 43.

상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 43 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the first contact portion 43 may be formed of, for example, a transparent conductive oxide layer. The first contact portion 43 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and IAZO ( Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The first contact portion 43 may contact an upper portion of the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 43 may be in contact with the N face (N face) of the first semiconductor layer 11 of the first conductivity type.

상기 제1 컨택부(43)와 상기 제2 도전형의 제2 반도체층(13) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)와 상기 제1 활성층(12) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)의 일부 영역은 상기 제1 절연층(41)의 상부에 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 절연층(41)의 상부 및 측면에 접촉될 수 있다. The first insulating layer 41 may be disposed between the first contact portion 43 and the second semiconductor layer 13 of the second conductivity type. The first insulating layer 41 may be disposed between the first contact portion 43 and the first active layer 12. Some regions of the first contact portion 43 may be disposed on the first insulating layer 41. The first contact portion 43 may be in contact with the top and side surfaces of the first insulating layer 41.

상기 제2 발광구조물(20)과 상기 제3 발광구조물(30) 사이에 제2 컨택부(53)가 배치될 수 있다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)과 상기 제3 반사전극(37)을 전기적으로 연결한다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제3 반도체층(21)은 상기 제2 컨택부(53)를 통하여 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. A second contact portion 53 may be disposed between the second light emitting structure 20 and the third light emitting structure 30. The second contact portion 53 electrically connects the third conductive layer 21 of the first conductivity type to the third reflective electrode 37. The second contact portion 53 may contact the upper portion of the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type. The third semiconductor layer 21 of the first conductivity type may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type through the second contact portion 53.

상기 제2 컨택부(53)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제2 컨택부(53)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 컨택부(53)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second contact portion 53 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the second contact portion 53 may be formed of, for example, a transparent conductive oxide layer. The second contact portion 53 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)의 N 면(N face)에 접촉될 수 있다.The second contact portion 53 may contact the upper portion of the third semiconductor layer 21 of the first conductivity type. For example, the third semiconductor layer 21 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the second contact portion 53 may contact the N face of the third semiconductor layer 21 of the first conductivity type.

상기 제2 컨택부(53)와 상기 제2 도전형의 제4 반도체층(23) 사이에 제2 절연층(51)이 배치될 수 있다. 상기 제2 컨택부(53)와 상기 제2 활성층(22) 사이에 상기 제2 절연층(51)이 배치될 수 있다. 상기 제2 컨택부(53)의 일부 영역은 상기 제2 절연층(51)의 상부에 배치될 수 있다. 상기 제2 컨택부(53)는 상기 제2 절연층(51)의 상부 및 측면에 접촉될 수 있다. A second insulating layer 51 may be disposed between the second contact portion 53 and the fourth semiconductor layer 23 of the second conductivity type. The second insulating layer 51 may be disposed between the second contact portion 53 and the second active layer 22. Some regions of the second contact portion 53 may be disposed on the second insulating layer 51. The second contact portion 53 may contact the top and side surfaces of the second insulating layer 51.

상기 제1 금속층(19), 상기 제2 금속층(29) 및 상기 제3 금속층(39) 아래에 제4 절연층(40)이 배치될 수 있다. 상기 제4 절연층(40)은 산화물 또는 질화물로 구현될 수 있다. 상기 제4 절연층(40)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제4 절연층(40)은 TiO2, AlN 등의 절연물질로 구현될 수 있다. 상기 제4 절연층(40)은 상기 제1 금속층(19)과 상기 제2 금속층(29)을 절연시킨다. 상기 제4 절연층(40)은 상기 제2 금속층(29)과 상기 제3 금속층(39)을 절연시킨다.The fourth insulating layer 40 may be disposed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. The fourth insulating layer 40 may be formed of oxide or nitride. The fourth insulating layer 40 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The fourth insulating layer 40 may be made of an insulating material, such as TiO 2 , AlN. The fourth insulating layer 40 insulates the first metal layer 19 from the second metal layer 29. The fourth insulating layer 40 insulates the second metal layer 29 and the third metal layer 39 from each other.

상기 제1 반사전극(17)에 전기적으로 연결된 제1 연결배선(91)이 배치될 수 있다. 상기 제1 연결배선(91)의 일단은 외부로 노출될 수 있다. 상기 제1 연결배선(91)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제1 연결배선(91)의 타단은 상기 제1 반사전극(17)에 전기적으로 연결될 수 있다. 상기 제1 연결배선(91)의 타단은 상기 제1 금속층(19)에 접촉될 수 있다. 상기 제1 연결배선(91)의 일부 영역은 상기 제1 금속층(19)의 상부면에 접촉될 수 있다.The first connection wire 91 electrically connected to the first reflective electrode 17 may be disposed. One end of the first connection line 91 may be exposed to the outside. One end of the first connection line 91 may be exposed on the first channel layer 16. The other end of the first connection line 91 may be electrically connected to the first reflective electrode 17. The other end of the first connection line 91 may be in contact with the first metal layer 19. A portion of the first connection line 91 may contact the upper surface of the first metal layer 19.

상기 제2 반사전극(27)에 전기적으로 연결된 제2 연결배선(92)이 배치될 수 있다. 상기 제2 연결배선(92)의 일단은 외부로 노출될 수 있다. 상기 제2 연결배선(92)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제2 연결배선(92)의 타단은 상기 제2 반사전극(27)에 전기적으로 연결될 수 있다. 상기 제2 연결배선(92)의 타단은 상기 제2 금속층(29)에 접촉될 수 있다. 상기 제2 연결배선(92)의 일부 영역은 상기 제2 금속층(29)의 하부면에 접촉될 수 있다. 상기 제2 연결배선(92)과 상기 제1 금속층(19) 사이에 상기 제4 절연층(40)이 배치될 수 있다. 상기 제2 연결배선(92)의 제1 영역은 상기 제1 채널층(16) 위에 배치될 수 있다. 상기 제2 연결배선(92)의 제2 영역은 상기 제1 채널층(16)을 관통할 수 있다. 상기 제2 연결배선(92)의 제3 영역은 상기 제4 절연층(40)을 관통할 수 있다. 상기 제2 연결배선(92)의 제4 영역은 상기 제4 절연층(40)의 하부면에 접촉될 수 있다.A second connection wire 92 electrically connected to the second reflective electrode 27 may be disposed. One end of the second connection line 92 may be exposed to the outside. One end of the second connection line 92 may be exposed on the upper portion of the first channel layer 16. The other end of the second connection line 92 may be electrically connected to the second reflective electrode 27. The other end of the second connection line 92 may be in contact with the second metal layer 29. A portion of the second connection line 92 may contact the bottom surface of the second metal layer 29. The fourth insulating layer 40 may be disposed between the second connection line 92 and the first metal layer 19. The first region of the second connection line 92 may be disposed on the first channel layer 16. The second region of the second connection line 92 may pass through the first channel layer 16. The third region of the second connection line 92 may pass through the fourth insulating layer 40. The fourth region of the second connection line 92 may contact the bottom surface of the fourth insulating layer 40.

상기 제3 반사전극(37)에 전기적으로 연결된 제3 연결배선(93)이 배치될 수 있다. 상기 제3 연결배선(93)의 일단은 외부로 노출될 수 있다. 상기 제3 연결배선(93)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제3 연결배선(93)의 타단은 상기 제3 반사전극(37)에 전기적으로 연결될 수 있다. 상기 제3 연결배선(93)의 타단은 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제3 연결배선(93)의 일부 영역은 상기 제3 금속층(39)의 하부면에 접촉될 수 있다. 상기 제3 연결배선(93)과 상기 제2 연결배선(92) 사이에 제5 절연층(45)이 배치될 수 있다. 상기 제3 연결배선(93)의 제1 영역은 상기 제1 채널층(16) 위에 배치될 수 있다. 상기 제3 연결배선(93)의 제2 영역은 상기 제1 채널층(16)을 관통할 수 있다. 상기 제3 연결배선(93)의 제3 영역은 상기 제4 절연층(40)을 관통할 수 있다. 상기 제3 연결배선(93)의 제4 영역은 상기 제5 절연층(45)의 하부면에 접촉될 수 있다. A third connection wire 93 electrically connected to the third reflective electrode 37 may be disposed. One end of the third connection line 93 may be exposed to the outside. One end of the third connection line 93 may be exposed on the upper portion of the first channel layer 16. The other end of the third connection line 93 may be electrically connected to the third reflective electrode 37. The other end of the third connection line 93 may be in contact with the third metal layer 39. A portion of the third connection line 93 may contact the lower surface of the third metal layer 39. A fifth insulating layer 45 may be disposed between the third connection line 93 and the second connection line 92. The first region of the third connection line 93 may be disposed on the first channel layer 16. The second region of the third connection line 93 may pass through the first channel layer 16. The third region of the third connection line 93 may pass through the fourth insulating layer 40. The fourth region of the third connection wiring 93 may be in contact with the lower surface of the fifth insulating layer 45.

상기 제5 절연층(45)은 산화물 또는 질화물로 구현될 수 있다. 상기 제5 절연층(45)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제5 절연층(45)은 TiO2, AlN 등의 절연물질로 구현될 수 있다. 상기 제5 절연층(45)은 예를 들어 50 나노미터 내지 3000 나노미터의 두께로 구현될 수 있다.The fifth insulating layer 45 may be formed of oxide or nitride. The fifth insulating layer 45 may include, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The fifth insulating layer 45 may be made of an insulating material, such as TiO 2 , AlN. The fifth insulating layer 45 may be implemented, for example, in a thickness of 50 nanometers to 3000 nanometers.

상기 제3 연결배선(93) 아래에 제6 절연층(47)이 배치될 수 있다. 상기 제6 절연층(47)은 산화물 또는 질화물로 구현될 수 있다. 상기 제6 절연층(47)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 와 같이 투광성 및 절연성을 갖는 재질로 형성될 수 있다. 상기 제6 절연층(47)은 TiO2, AlN 등의 절연물질로 구현될 수 있다. 상기 제6 절연층(47)은 예를 들어 50 나노미터 내지 3000 나노미터의 두께로 구현될 수 있다.The sixth insulating layer 47 may be disposed under the third connection line 93. The sixth insulating layer 47 may be formed of oxide or nitride. The sixth insulating layer 47 is, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of a material having a light transmitting and insulating properties. The sixth insulating layer 47 may be formed of an insulating material such as TiO 2 , AlN, or the like. The sixth insulating layer 47 may be implemented to have a thickness of, for example, 50 nanometers to 3000 nanometers.

상기 제6 절연층(47) 아래에 확산장벽층(50), 본딩층(60), 지지부재(70)가 배치될 수 있다. The diffusion barrier layer 50, the bonding layer 60, and the support member 70 may be disposed under the sixth insulating layer 47.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. In the diffusion barrier layer 50, a material included in the bonding layer 60 may be formed in the process of providing the bonding layer 60 with the first reflecting electrode 17, the second reflecting electrode 27, and the first reflecting layer 60. A function of preventing diffusion in the direction of the three reflective electrodes 37 may be performed. In the diffusion barrier layer 50, a material such as tin (Sn) included in the bonding layer 60 may be formed of the first reflective electrode 17, the second reflective electrode 27, and the third reflective electrode 37. ), Etc. can be prevented. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, Pt, V, Fe, and Mo materials.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지하며 방열 기능을 수행할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, . The support member 70 may support the light emitting device according to the embodiment and perform a heat radiation function. The bonding layer 60 may be implemented as a seed layer.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting member 70 may be a semiconductor substrate (for example, Si, Ge, GaN, GaAs, or the like) into which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- ZnO, SiC, SiGe, and the like). In addition, the support member 70 may be implemented with an insulating material. The support member 70 may be made of a material such as Al 2 O 3 , SiO 2 .

한편, 상기 제1 도전형의 제5 반도체층(31) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제5 반도체층(31)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제5 반도체층(31) 상부면에 접촉될 수 있다. Meanwhile, the electrode 80 may be disposed on the fifth semiconductor layer 31 of the first conductivity type. The electrode 80 may be electrically connected to the fifth semiconductor layer 31 of the first conductivity type. The electrode 80 may be in contact with an upper surface of the fifth semiconductor layer 31 of the first conductivity type.

실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)을 통하여 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)에 전원이 인가될 수 있게 된다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)은 전기적으로 연결된다. 이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)을 통하여 전원이 인가되면 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)에서 빛이 제공될 수 있게 된다. According to an embodiment, the first light emitting structure 10 and the first through the first connection line 91, the second connection line 92, the third connection line 93, and the electrode 80. The power may be applied to the second light emitting structure 20 and the third light emitting structure 30. The first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 are electrically connected to each other. Accordingly, when power is applied through the first connection wire 91, the second connection wire 92, the third connection wire 93, and the electrode 80, the first light emitting structure 10, Light may be provided from the second light emitting structure 20 and the third light emitting structure 30.

실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the first connection line 91, the second connection line 92, the third connection line 93, and the electrode 80 may be implemented in a multilayer structure. The first connection wire 91, the second connection wire 92, the third connection wire 93, and the electrode 80 may be implemented as an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may implement an ohmic contact by including a material selected from Cr, V, W, Ti, and Zn. The intermediate layer may be formed of a material selected from Ni, Cu, Al, and the like. The upper layer may comprise, for example, Au.

상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extraction pattern may be provided on upper surfaces of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Concave-convex patterns may be provided on upper surfaces of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

실시 예에 의하면, 상기 제1 컨택부(43) 및 제2 컨택부(53)를 통하여 이웃하는 발광구조물 간에 전기적으로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. According to an embodiment, the light emitting structures may be electrically connected to each other through the first contact portion 43 and the second contact portion 53. In addition, according to an embodiment, the first connecting wire 91, the second connecting wire 92, the third connecting wire 93, and the electrode 80 may be electrically connected to an external terminal through wire bonding. Can be.

즉, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다. 상기 제2 반사전극(27)은 상기 제1 도전형의 제1 반도체층(11)과 전기적으로 연결될 수 있으며 상기 제2 연결배선(92)과 전기적으로 연결될 수 있다. 상기 제3 반사전극(37)은 상기 제1 도전형의 제3 반도체층(21)과 전기적으로 연결될 수 있으며 상기 제3 연결배선(93)과 전기적으로 연결될 수 있다. That is, the first connection wire 91, the second connection wire 92, and the third connection wire 93 may be supplied with power through an external terminal and wire bonding in an externally exposed area. The second reflecting electrode 27 may be electrically connected to the first semiconductor layer 11 of the first conductivity type and may be electrically connected to the second connection line 92. The third reflective electrode 37 may be electrically connected to the third semiconductor layer 21 of the first conductivity type and may be electrically connected to the third connection line 93.

이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 선택적인 전원 연결을 통하여 각 발광구조물의 동작 전압을 선택할 수 있게 된다. Accordingly, an operating voltage of each light emitting structure may be selected through selective power connection to the first connection line 91, the second connection line 92, and the third connection line 93.

예를 들면, 상기 제1 연결배선(91)과 상기 전극(80)에 전원을 연결하면 동작전압 V1에서 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)이 발광될 수 있다. 또한 상기 제2 연결배선(92)과 상기 전극(80)에 전원을 연결하면 동작전압 V2에서 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)이 발광될 수 있다. 이때, 예로서 상기 V1의 전압이 상기 V2에 비하여 더 큰 값을 가질 수 있다. 또한 상기 제3 연결배선(93)과 상기 전극(80)에 전원을 연결하면 동작전압 V3에서 상기 제3 발광구조물(30)이 발광될 수 있다. 이때, 예로서 상기 V2의 전압이 상기 V3에 비하여 더 큰 값을 가질 수 있다.For example, when a power source is connected to the first connection wire 91 and the electrode 80, the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure are operated at an operating voltage V1. 30 can be emitted. When the power source is connected to the second connection line 92 and the electrode 80, the second light emitting structure 20 and the third light emitting structure 30 may emit light at an operating voltage V2. At this time, for example, the voltage of V1 may have a larger value than that of V2. In addition, when a power source is connected to the third connection line 93 and the electrode 80, the third light emitting structure 30 may emit light at an operating voltage V3. At this time, for example, the voltage of V2 may have a larger value than that of V3.

또한, 실시 예에서는 3 개의 발광 셀만 도시하였으나, 발광 셀 및 발광 셀의 반사전극들과 각각 연결된 연결배선들이 4 개 이상 형성되어 위에서 설명된 바와 유사하게 동작될 수도 있다. 그리고, 상기 각각의 연결배선의 각각 서로 다른 전원이 연결되어 각 발광구조물의 동작 전압을 제어할 수도 있다.In addition, although only three light emitting cells are illustrated in the embodiment, four or more connection wirings connected to the light emitting cells and the reflective electrodes of the light emitting cells may be formed to operate similarly to those described above. In addition, different power sources of the respective connection wires may be connected to control the operating voltage of each light emitting structure.

실시 예에 의하면, 하나의 발광소자 내에 여러 가지 전압을 갖는 복수의 발광구조물을 구현할 수 있으며, 동작전압에 대한 공정 마진을 확보할 수 있게 된다.According to the embodiment, it is possible to implement a plurality of light emitting structures having various voltages in one light emitting device, and to secure a process margin for the operating voltage.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 제4 절연층(40)이 배치된다. 이에 따라 상기 제4 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.In example embodiments, the fourth insulating layer 40 is disposed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. Accordingly, the fourth insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 without any step between the components. do.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high voltage vertical light emitting device using the conventional vertical light emitting device, there is a case in which a depression occurs due to the step in the process of attaching the supporting substrate 70, etc., according to the present embodiment. Can be prevented. In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between light emitting cells when the chip is arranged. In this embodiment, a short between light emitting cells is generated. It can be prevented from occurring. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

실시 예에 따른 발광소자는 복수의 발광 셀을 포함한다. 상기 각각의 발광 셀은 제2 도전형 반도체층, 상기 제2 도전형 반도체층 위에 활성층, 상기 활성층 위에 제1 도전형 반도체층을 포함할 수 있다. 각각의 발광 셀은 상기 제2 도전형 반도체층 아래에 반사전극을 포함할 수 있다.The light emitting device according to the embodiment includes a plurality of light emitting cells. Each of the light emitting cells may include a second conductive semiconductor layer, an active layer on the second conductive semiconductor layer, and a first conductive semiconductor layer on the active layer. Each light emitting cell may include a reflective electrode under the second conductive semiconductor layer.

상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결되고 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부를 포함할 수 있다.One of the plurality of light emitting cells may include a contact portion electrically connected to a first conductive semiconductor layer of a first light emitting cell and electrically connected to a second conductive semiconductor layer of a second light emitting cell adjacent to the first light emitting cell. .

실시 예에 의하면, 일단은 외부로 노출되고 타단은 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제1 연결배선과, 일단은 외부로 노출되고 타단은 상기 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제2 연결배선을 포함할 수 있다. 상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층의 상부면에 접촉될 수 있다. According to an embodiment, one end of the second light emitting cell is exposed to the outside and the other end is electrically connected to the second conductive semiconductor layer of the first light emitting cell, and one end of the second light emitting cell is exposed to the outside. It may include a second connection wiring electrically connected to the second conductive semiconductor layer. The contact part may contact an upper surface of the first conductivity type semiconductor layer of the first light emitting cell.

상기 제1 발광 셀의 제2 도전형 반도체층과 상기 제2 연결배선 사이에 절연층이 배치될 수 있다. 상기 절연층의 일부 영역 위에 배치된 채널층을 포함할 수 있으며, 상기 제2 연결배선의 제1 영역은 상기 채널층 위에 배치되고, 상기 제2 연결배선의 제2 영역은 상기 채널층을 관통하고, 상기 제2 연결배선의 제3 영역은 상기 절연층을 관통할 수 있다.An insulating layer may be disposed between the second conductive semiconductor layer of the first light emitting cell and the second connection wiring. And a channel layer disposed on a portion of the insulating layer, wherein the first region of the second connection wiring is disposed on the channel layer, and the second region of the second connection wiring passes through the channel layer. The third region of the second connection line may pass through the insulating layer.

그리고, 상기 제2 발광 셀의 제1 도전형 반도체층에 전기적으로 연결된 전극을 포함할 수 있다. 이에 따라 상기 제1 연결배선, 상기 제2 연결배선, 상기 전극에 전원이 제공되면 상기 제1 발광 셀과 상기 제2 발광 셀은 전기적으로 연결되어 빛을 발광할 수 있게 된다.The electrode may include an electrode electrically connected to the first conductivity-type semiconductor layer of the second light emitting cell. Accordingly, when power is supplied to the first connection wire, the second connection wire, and the electrode, the first light emitting cell and the second light emitting cell are electrically connected to emit light.

그러면 도 2 내지 도 7을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.Next, a method of manufacturing the light emitting device according to the embodiment will be described with reference to FIGS. 2 to 7.

실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11a), 활성층(12a), 제2 도전형 반도체층(13a)을 형성한다. 상기 제1 도전형 반도체층(11a), 상기 활성층(12a), 상기 제2 도전형 반도체층(13a)은 발광구조물(10a)로 정의될 수 있다.According to the method of manufacturing the light emitting device according to the embodiment, as shown in FIG. 2, the first conductive semiconductor layer 11a, the active layer 12a, and the second conductive semiconductor layer 13a are formed on the substrate 5. do. The first conductive semiconductor layer 11a, the active layer 12a, and the second conductive semiconductor layer 13a may be defined as a light emitting structure 10a.

상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형의 제1 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다. The substrate 5 may be formed of, for example, at least one of sapphire substrate (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. A buffer layer may be further formed between the first semiconductor layer 11 of the first conductivity type and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11a)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11a)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13a)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11a is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant, and the second conductivity type semiconductor layer 13a is a second conductivity type dopant. As a p-type dopant may be formed as a p-type semiconductor layer. In addition, the first conductivity type semiconductor layer 11a may be formed of a p-type semiconductor layer, and the second conductivity type semiconductor layer 13a may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11a)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11a)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 11a may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer (11a) is of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The first conductive semiconductor layer 11a may be selected from, for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, and the like, and doped with n-type dopants such as Si, Ge, Sn, Se, Te, or the like. Can be.

상기 활성층(12a)은 상기 제1 도전형 반도체층(11a)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12a)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.In the active layer 12a, electrons (or holes) injected through the first conductive semiconductor layer 11a and holes (or electrons) injected through the second conductive semiconductor layer 13a meet each other. It is a layer that emits light due to a band gap difference of an energy band according to a material forming the active layer 12a. The active layer 12a may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12a)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.It said active layer (12a) may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). When the active layer 12a is formed of the multi quantum well structure, the active layer 12a may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer / GaN barrier layer. It may be formed in a cycle.

상기 제2 도전형 반도체층(13a)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13a)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity-type semiconductor layer 13a may be implemented as, for example, a p-type semiconductor layer. The second conductive type semiconductor layer (13a) is of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. The second conductive semiconductor layer 13a may be selected from, for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN, and the like, and dopants such as Mg, Zn, Ca, Sr, and Ba may be doped. Can be.

한편, 상기 제1 도전형 반도체층(11a)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13a)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13a) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10a)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11a) 및 상기 제2 도전형 반도체층(13a) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10a)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductivity type semiconductor layer 11a may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 13a may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductive type semiconductor layer 13a. Thus, the light emitting structure 10a may include a np, pn, npn, Or a structure thereof. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11a and the second conductive semiconductor layer 13a may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10a may be variously formed, but is not limited thereto.

또한, 상기 제1 도전형 반도체층(11a)과 상기 활성층(12a) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13a)과 상기 활성층(12a) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 11a and the active layer 12a. In addition, a second conductive AlGaN layer may be formed between the second conductive semiconductor layer 13a and the active layer 12a.

다음으로, 도 3에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13a) 위에 전류차단층(18, 28, 38)과 채널층(16, 36)을 형성한다.Next, as shown in FIG. 3, current blocking layers 18, 28, 38 and channel layers 16, 36 are formed on the second conductivity-type semiconductor layer 13a.

이어서, 도 4에 도시된 바와 같이, 상기 제2 도전형 반도체층(13a)의 제1 영역 위에 제1 오믹접촉층(15), 제1 반사전극(17)이 형성된다. 또한 상기 제2 도전형 반도체층(13a)의 제2 영역 위에 제2 오믹접촉층(25), 제2 반사전극(27)이 형성되며, 상기 제2 도전형 반도체층(13a)의 제3 영역 위에 제3 오믹접촉층(35), 제3 반사전극(37)이 형성된다.Subsequently, as shown in FIG. 4, the first ohmic contact layer 15 and the first reflective electrode 17 are formed on the first region of the second conductive semiconductor layer 13a. In addition, a second ohmic contact layer 25 and a second reflective electrode 27 are formed on the second region of the second conductive semiconductor layer 13a, and the third region of the second conductive semiconductor layer 13a is formed. The third ohmic contact layer 35 and the third reflective electrode 37 are formed thereon.

상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25), 상기 제3 오믹접촉층(35)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 오믹접촉층(15), 상기 제2 오믹접촉층(25), 상기 제3 오믹접촉층(35)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 may be formed of, for example, a transparent conductive oxide layer. The first ohmic contact layer 15, the second ohmic contact layer 25, and the third ohmic contact layer 35 are, for example, indium tin oxide (ITO), indium zinc oxide (IZO), and aluminum zinc (AZO). Oxide), Aluminum Gallium Zinc Oxide (AGZO), Indium Zinc Tin Oxide (IZTO), Indium Aluminum Zinc Oxide (IAZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), It may be formed of at least one material selected from gallium zinc oxide (GZO), IZO (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag.

상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The first reflective electrode 17, the second reflective electrode 27, and the third reflective electrode 37 may be formed of a metal material having high reflectance. For example, the first reflection electrode 17, the second reflection electrode 27, and the third reflection electrode 37 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, It may be formed of a metal or an alloy containing at least one of Au and Hf. In addition, the first reflection electrode 17, the second reflection electrode 27, and the third reflection electrode 37 may be formed of the metal or the alloy, indium tin oxide (ITO), or indium zinc oxide (IZO). ), Indium-Zinc-Tin-Oxide (IZTO), Indium-Aluminum-Zinc-Oxide (IAZO), Indium-Gallium-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum- It may be formed in multiple layers using a light transmissive conductive material such as Zinc-Oxide) or ATO (Antimony-Tin-Oxide). For example, the first reflective electrode 17, the second reflective electrode 27, and the third reflective electrode 37 may be formed of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu. It may include at least one of the alloys.

또한, 도 4에 도시된 바와 같이, 상기 제1 반사전극(17) 위에 제1 금속층(19)을 형성하고, 상기 제2 반사전극(27) 위에 제2 금속층(29)을 형성하고, 상기 제3 반사전극(37) 위에 제3 금속층(39)을 형성한다. 이어서, 상기 제1 금속층(19), 상기 제2 금속층(29) 및 상기 제3 금속층(39) 위에 제4 절연층(40)을 형성한다.In addition, as illustrated in FIG. 4, a first metal layer 19 is formed on the first reflective electrode 17, a second metal layer 29 is formed on the second reflective electrode 27, and the second The third metal layer 39 is formed on the third reflective electrode 37. Subsequently, a fourth insulating layer 40 is formed on the first metal layer 19, the second metal layer 29, and the third metal layer 39.

한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.Meanwhile, the process of forming each layer described above is one example, and the process order may be variously modified.

다음으로, 도 5에 도시된 바와 같이, 상기 제2 금속층(27)에 전기적으로 연결된 제2 연결배선(92a)을 형성한다. 그리고, 상기 제2 연결배선(92a) 위에 제5 절연층(45)을 형성하고, 상기 제5 절연층(45) 위에 제3 연결배선(93a)을 형성한다.Next, as shown in FIG. 5, a second connection wire 92a is electrically connected to the second metal layer 27. In addition, a fifth insulating layer 45 is formed on the second connection wiring 92a, and a third connection wiring 93a is formed on the fifth insulating layer 45.

이어서, 도 6에 나타낸 바와 같이, 상기 제3 연결배선(93a) 위에 제6 절연층(47)을 형성한다. 그리고, 상기 제6 절연층(47) 위에 확산장벽층(50), 본딩층(60), 지지부재(70)를 형성한다. Subsequently, as shown in FIG. 6, a sixth insulating layer 47 is formed on the third connection wiring 93a. The diffusion barrier layer 50, the bonding layer 60, and the support member 70 are formed on the sixth insulating layer 47.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 제1 반사전극(17), 상기 제2 반사전극(27), 상기 제3 반사전극(37) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 제1 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti-W, W, Pt 물질 중에서 적어도 하나를 포함할 수 있다. In the diffusion barrier layer 50, a material included in the bonding layer 60 may be formed in the process of providing the bonding layer 60 with the first reflecting electrode 17, the second reflecting electrode 27, and the first reflecting layer 60. A function of preventing diffusion in the direction of the three reflective electrodes 37 may be performed. The diffusion barrier layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the first reflective electrode 17 or the like. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti-W, W, and Pt materials.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광 소자를 지지할 수 있다.The bonding layer 60 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. . The support member 70 may support the light emitting device according to the embodiment.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting member 70 may be a semiconductor substrate (for example, Si, Ge, GaN, GaAs, or the like) into which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- ZnO, SiC, SiGe, and the like). In addition, the support member 70 may be implemented with an insulating material. The support member 70 may be made of a material such as Al 2 O 3 , SiO 2 .

다음으로 상기 제1 도전형 반도체층(11a)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11a)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductivity type semiconductor layer 11a. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process LLO is a process of irradiating a lower surface of the substrate 5 to peel the substrate 5 and the first conductive semiconductor layer 11a from each other.

그리고, 도 7에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 제1 발광구조물(10), 제2 발광구조물(20), 제3 발광구조물(30)을 분리시킨다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 제1 채널층(16), 상기 제2 채널층(26), 상기 제3 채널층(36)의 일부 영역이 노출될 수 있게 된다. As illustrated in FIG. 7, an isolation etching is performed to separate the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. The isolation etching can be performed by, for example, dry etching such as ICP (Inductively Coupled Plasma), but is not limited thereto. Partial regions of the first channel layer 16, the second channel layer 26, and the third channel layer 36 may be exposed by the isolation etching.

또한, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다. 실시 예에 의하면, 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)의 상부면이 N면으로 형성될 수 있으며, Ga면으로 형성되는 경우에 비하여 표면 거칠기가 크므로 광 추출 효율이 더 향상될 수 있게 된다. In addition, a light extraction pattern may be provided on an upper surface of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Concave-convex patterns may be provided on upper surfaces of the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30. Accordingly, according to the embodiment, the effect of extracting external light can be increased. According to the embodiment, the upper surface of the first light emitting structure 10, the second light emitting structure 20, the third light emitting structure 30 may be formed in the N plane, when the Ga surface Compared with the surface roughness, the light extraction efficiency can be further improved.

다음으로, 도 7에 도시된 바와 같이, 제1 절연층(41), 제2 절연층(51), 제3 절연층(61)이 형성될 수 있다. 상기 제1 절연층(41)은 상기 제1 발광구조물(10) 둘레에 형성될 수 있다. 상기 제1 절연층(41)은 상기 제1 발광구조물(10)의 상부에 형성될 수 있다. 상기 제2 절연층(51)은 상기 제2 발광구조물(20) 둘레에 형성될 수 있다. 상기 제2 절연층(51)은 상기 제2 발광구조물(20)의 상부에 형성될 수 있다. 상기 제3 절연층(61)은 상기 제3 발광구조물(30) 둘레에 형성될 수 있다. 상기 제3 절연층(61)은 상기 제3 발광구조물(30)의 상부에 형성될 수 있다.Next, as shown in FIG. 7, the first insulating layer 41, the second insulating layer 51, and the third insulating layer 61 may be formed. The first insulating layer 41 may be formed around the first light emitting structure 10. The first insulating layer 41 may be formed on the first light emitting structure 10. The second insulating layer 51 may be formed around the second light emitting structure 20. The second insulating layer 51 may be formed on the second light emitting structure 20. The third insulating layer 61 may be formed around the third light emitting structure 30. The third insulating layer 61 may be formed on the third light emitting structure 30.

또한, 제1 컨택부(43), 제2 컨택부(53)가 형성될 수 있다. 상기 제1 발광구조물(10)과 상기 제2 발광구조물(20) 사이에 제1 컨택부(43)가 배치될 수 있다. 상기 제2 발광구조물(20)과 상기 제3 발광구조물(30) 사이에 제2 컨택부(53)가 배치될 수 있다. In addition, the first contact portion 43 and the second contact portion 53 may be formed. The first contact portion 43 may be disposed between the first light emitting structure 10 and the second light emitting structure 20. A second contact portion 53 may be disposed between the second light emitting structure 20 and the third light emitting structure 30.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)과 상기 제2 반사전극(27)을 전기적으로 연결한다. 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 금속층(29)에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 금속층(29) 내에 접촉될 수 있다. 상기 제1 컨택부(43)는 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제1 반도체층(11)은 상기 제1 컨택부(43)를 통하여 상기 제2 도전형의 제4 반도체층(23)에 전기적으로 연결될 수 있다. The first contact portion 43 electrically connects the first conductive layer 11 of the first conductivity type to the second reflective electrode 27. The first contact portion 43 may contact an upper portion of the first semiconductor layer 11 of the first conductivity type. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be in contact with the second metal layer 29. The first contact portion 43 may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type. The first semiconductor layer 11 of the first conductivity type may be electrically connected to the fourth semiconductor layer 23 of the second conductivity type through the first contact portion 43.

상기 제1 컨택부(43)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제1 컨택부(43)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제1 컨택부(43)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 43 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the first contact portion 43 may be formed of, for example, a transparent conductive oxide layer. The first contact portion 43 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and IAZO ( Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(43)는 상기 제1 도전형의 제1 반도체층(11)의 N 면(N face)에 접촉될 수 있다.The first contact portion 43 may contact an upper portion of the first semiconductor layer 11 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 43 may be in contact with the N face (N face) of the first semiconductor layer 11 of the first conductivity type.

상기 제1 컨택부(43)와 상기 제2 도전형의 제2 반도체층(13) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)와 상기 제1 활성층(12) 사이에 상기 제1 절연층(41)이 배치될 수 있다. 상기 제1 컨택부(43)의 일부 영역은 상기 제1 절연층(41)의 상부에 배치될 수 있다. 상기 제1 컨택부(43)는 상기 제1 절연층(41)의 상부 및 측면에 접촉될 수 있다. The first insulating layer 41 may be disposed between the first contact portion 43 and the second semiconductor layer 13 of the second conductivity type. The first insulating layer 41 may be disposed between the first contact portion 43 and the first active layer 12. Some regions of the first contact portion 43 may be disposed on the first insulating layer 41. The first contact portion 43 may be in contact with the top and side surfaces of the first insulating layer 41.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)과 상기 제3 반사전극(37)을 전기적으로 연결한다. 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제3 금속층(39) 내에 접촉될 수 있다. 상기 제2 컨택부(53)는 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. 상기 제1 도전형의 제3 반도체층(21)은 상기 제2 컨택부(53)를 통하여 상기 제2 도전형의 제6 반도체층(33)에 전기적으로 연결될 수 있다. The second contact portion 53 electrically connects the third conductive layer 21 of the first conductivity type to the third reflective electrode 37. The second contact portion 53 may contact the upper portion of the third semiconductor layer 21 of the first conductivity type. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be in contact with the third metal layer 39. The second contact portion 53 may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type. The third semiconductor layer 21 of the first conductivity type may be electrically connected to the sixth semiconductor layer 33 of the second conductivity type through the second contact portion 53.

상기 제2 컨택부(53)는 예컨대 Cr, Al, Ti, Ni, Pt, V 중에서 선택된 적어도 하나의 물질로 구현될 수 있다. 또한 상기 제2 컨택부(53)는 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 제2 컨택부(53)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The second contact portion 53 may be formed of at least one material selected from, for example, Cr, Al, Ti, Ni, Pt, and V. In addition, the second contact portion 53 may be formed of, for example, a transparent conductive oxide layer. The second contact portion 53 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO) or IAZO Among Indium Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO It may be formed of at least one material selected.

상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21) 상부에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제2 컨택부(53)는 상기 제1 도전형의 제3 반도체층(21)의 N 면(N face)에 접촉될 수 있다.The second contact portion 53 may contact the upper portion of the third semiconductor layer 21 of the first conductivity type. For example, the third semiconductor layer 21 of the first conductivity type may be implemented including a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the second contact portion 53 may contact the N face of the third semiconductor layer 21 of the first conductivity type.

또한, 도 7에 나타낸 바와 같이, 상기 제1 도전형의 제5 반도체층(31) 위에 전극(80)이 형성될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제5 반도체층(31)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형의 제5 반도체층(31) 상부면에 접촉될 수 있다. In addition, as shown in FIG. 7, an electrode 80 may be formed on the fifth semiconductor layer 31 of the first conductivity type. The electrode 80 may be electrically connected to the fifth semiconductor layer 31 of the first conductivity type. The electrode 80 may be in contact with an upper surface of the fifth semiconductor layer 31 of the first conductivity type.

상기 제1 반사전극(17)에 전기적으로 연결된 제1 연결배선(91)이 형성될 수 있다. 상기 제1 연결배선(91)의 일단은 외부로 노출될 수 있다. 상기 제1 연결배선(91)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제1 연결배선(91)의 타단은 상기 제1 반사전극(17)에 전기적으로 연결될 수 있다. 상기 제1 연결배선(91)의 타단은 상기 제1 금속층(19)에 접촉될 수 있다. 상기 제1 연결배선(91)의 일부 영역은 상기 제1 금속층(19)의 상부면에 접촉될 수 있다.First connection wires 91 electrically connected to the first reflective electrodes 17 may be formed. One end of the first connection line 91 may be exposed to the outside. One end of the first connection line 91 may be exposed on the first channel layer 16. The other end of the first connection line 91 may be electrically connected to the first reflective electrode 17. The other end of the first connection line 91 may be in contact with the first metal layer 19. A portion of the first connection line 91 may contact the upper surface of the first metal layer 19.

상기 제2 반사전극(27)에 전기적으로 연결된 제2 연결배선(92)이 형성될 수 있다. 상기 제2 연결배선(92)의 일단은 외부로 노출될 수 있다. 상기 제2 연결배선(92)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제2 연결배선(92)의 타단은 상기 제2 반사전극(27)에 전기적으로 연결될 수 있다. 상기 제2 연결배선(92)의 타단은 상기 제2 금속층(29)에 접촉될 수 있다. 상기 제2 연결배선(92)의 일부 영역은 상기 제2 금속층(29)의 하부면에 접촉될 수 있다. 상기 제2 연결배선(92)과 상기 제1 금속층(19) 사이에 상기 제4 절연층(40)이 배치될 수 있다. 상기 제2 연결배선(92)의 제1 영역은 상기 제1 채널층(16) 위에 배치될 수 있다. 상기 제2 연결배선(92)의 제2 영역은 상기 제1 채널층(16)을 관통할 수 있다. 상기 제2 연결배선(92)의 제3 영역은 상기 제4 절연층(40)을 관통할 수 있다. 상기 제2 연결배선(92)의 제4 영역은 상기 제4 절연층(40)의 하부면에 접촉될 수 있다.A second connection wire 92 may be formed to be electrically connected to the second reflective electrode 27. One end of the second connection line 92 may be exposed to the outside. One end of the second connection line 92 may be exposed on the upper portion of the first channel layer 16. The other end of the second connection line 92 may be electrically connected to the second reflective electrode 27. The other end of the second connection line 92 may be in contact with the second metal layer 29. A portion of the second connection line 92 may contact the bottom surface of the second metal layer 29. The fourth insulating layer 40 may be disposed between the second connection line 92 and the first metal layer 19. The first region of the second connection line 92 may be disposed on the first channel layer 16. The second region of the second connection line 92 may pass through the first channel layer 16. The third region of the second connection line 92 may pass through the fourth insulating layer 40. The fourth region of the second connection line 92 may contact the bottom surface of the fourth insulating layer 40.

상기 제3 반사전극(37)에 전기적으로 연결된 제3 연결배선(93)이 형성될 수 있다. 상기 제3 연결배선(93)의 일단은 외부로 노출될 수 있다. 상기 제3 연결배선(93)의 일단은 상기 제1 채널층(16)의 상부에 노출될 수 있다. 상기 제3 연결배선(93)의 타단은 상기 제3 반사전극(37)에 전기적으로 연결될 수 있다. 상기 제3 연결배선(93)의 타단은 상기 제3 금속층(39)에 접촉될 수 있다. 상기 제3 연결배선(93)의 일부 영역은 상기 제3 금속층(39)의 하부면에 접촉될 수 있다. 상기 제3 연결배선(93)과 상기 제2 연결배선(92) 사이에 제5 절연층(45)이 배치될 수 있다. 상기 제3 연결배선(93)의 제1 영역은 상기 제1 채널층(16) 위에 배치될 수 있다. 상기 제3 연결배선(93)의 제2 영역은 상기 제1 채널층(16)을 관통할 수 있다. 상기 제3 연결배선(93)의 제3 영역은 상기 제4 절연층(40)을 관통할 수 있다. 상기 제3 연결배선(93)의 제4 영역은 상기 제5 절연층(45)의 하부면에 접촉될 수 있다. A third connection wiring 93 electrically connected to the third reflective electrode 37 may be formed. One end of the third connection line 93 may be exposed to the outside. One end of the third connection line 93 may be exposed on the upper portion of the first channel layer 16. The other end of the third connection line 93 may be electrically connected to the third reflective electrode 37. The other end of the third connection line 93 may be in contact with the third metal layer 39. A portion of the third connection line 93 may contact the lower surface of the third metal layer 39. A fifth insulating layer 45 may be disposed between the third connection line 93 and the second connection line 92. The first region of the third connection line 93 may be disposed on the first channel layer 16. The second region of the third connection line 93 may pass through the first channel layer 16. The third region of the third connection line 93 may pass through the fourth insulating layer 40. The fourth region of the third connection wiring 93 may be in contact with the lower surface of the fifth insulating layer 45.

실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the first connection line 91, the second connection line 92, the third connection line 93, and the electrode 80 may be implemented in a multilayer structure. The first connection wire 91, the second connection wire 92, the third connection wire 93, and the electrode 80 may be implemented as an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may implement an ohmic contact by including a material selected from Cr, V, W, Ti, and Zn. The intermediate layer may be formed of a material selected from Ni, Cu, Al, and the like. The upper layer may comprise, for example, Au.

실시 예에 의하면, 상기 제1 컨택부(43) 및 제2 컨택부(53)를 통하여 이웃하는 발광구조물 간에 전기적으로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. According to an embodiment, the light emitting structures may be electrically connected to each other through the first contact portion 43 and the second contact portion 53. In addition, according to an embodiment, the first connecting wire 91, the second connecting wire 92, the third connecting wire 93, and the electrode 80 may be electrically connected to an external terminal through wire bonding. Can be.

즉, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다. 상기 제2 반사전극(27)은 상기 제1 도전형의 제1 반도체층(11)과 전기적으로 연결될 수 있으며 상기 제2 연결배선(92)과 전기적으로 연결될 수 있다. 상기 제3 반사전극(37)은 상기 제1 도전형의 제3 반도체층(21)과 전기적으로 연결될 수 있으며 상기 제3 연결배선(93)과 전기적으로 연결될 수 있다. That is, the first connection wire 91, the second connection wire 92, and the third connection wire 93 may be supplied with power through an external terminal and wire bonding in an externally exposed area. The second reflecting electrode 27 may be electrically connected to the first semiconductor layer 11 of the first conductivity type and may be electrically connected to the second connection line 92. The third reflective electrode 37 may be electrically connected to the third semiconductor layer 21 of the first conductivity type and may be electrically connected to the third connection line 93.

이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 선택적인 전원 연결을 통하여 각 발광구조물의 동작 전압을 선택할 수 있게 된다. 실시 예에 의하면, 하나의 발광소자 내에 여러 가지 전압을 갖는 복수의 발광구조물을 구현할 수 있으며, 동작전압에 대한 공정 마진을 확보할 수 있게 된다.Accordingly, an operating voltage of each light emitting structure may be selected through selective power connection to the first connection line 91, the second connection line 92, and the third connection line 93. According to the embodiment, it is possible to implement a plurality of light emitting structures having various voltages in one light emitting device, and to secure a process margin for the operating voltage.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 제4 절연층(40)이 형성될 수 있다. 이에 따라 상기 제4 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.In example embodiments, the fourth insulating layer 40 may be formed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. Accordingly, the fourth insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 without any step between the components. do.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high voltage vertical light emitting device using the conventional vertical light emitting device, there is a case in which a depression occurs due to the step in the process of attaching the supporting substrate 70, etc., according to the present embodiment. Can be prevented. In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between light emitting cells when the chip is arranged. In this embodiment, a short between light emitting cells is generated. It can be prevented from occurring. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

도 8은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 8에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다. 8 is a view showing another example of the light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 8, the description of parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 의하면, 제1 컨택부(63)가 제1 도전형의 제1 반도체층(11)의 하부면에 전기적으로 연결될 수 있다. 상기 제1 컨택부(63)의 일단은 상기 제1 도전형의 제1 반도체층(11)의 하부면에 접촉될 수 있다. 상기 제1 컨택부(63)의 타단은 제2 금속층(29)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(63)는 제2 반사전극(27)에 전기적으로 연결될 수 있다. 상기 제1 컨택부(63)와 상기 제1 활성층(12) 사이에는 제7 절연층(61)이 배치될 수 있다. 상기 제1 컨택부(63)와 상기 제2 도전형의 제2 반도체층(13) 사이에 상기 제7 절연층(61)이 배치될 수 있다.According to an embodiment, the first contact portion 63 may be electrically connected to the lower surface of the first semiconductor layer 11 of the first conductivity type. One end of the first contact portion 63 may contact the bottom surface of the first semiconductor layer 11 of the first conductivity type. The other end of the first contact portion 63 may be electrically connected to the second metal layer 29. The first contact portion 63 may be electrically connected to the second reflective electrode 27. A seventh insulating layer 61 may be disposed between the first contact portion 63 and the first active layer 12. The seventh insulating layer 61 may be disposed between the first contact portion 63 and the second semiconductor layer 13 of the second conductivity type.

실시 예에 의하면, 제2 컨택부(73)가 제1 도전형의 제3 반도체층(21)의 하부면에 전기적으로 연결될 수 있다. 상기 제2 컨택부(73)의 일단은 상기 제1 도전형의 제3 반도체층(21)의 하부면에 접촉될 수 있다. 상기 제2 컨택부(73)의 타단은 제3 금속층(39)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(73)는 제3 반사전극(37)에 전기적으로 연결될 수 있다. 상기 제2 컨택부(73)와 상기 제2 활성층(22) 사이에는 제8 절연층(71)이 배치될 수 있다. 상기 제2 컨택부(73)와 상기 제2 도전형의 제4 반도체층(23) 사이에 상기 제8 절연층(71)이 배치될 수 있다.According to an embodiment, the second contact portion 73 may be electrically connected to the lower surface of the third semiconductor layer 21 of the first conductivity type. One end of the second contact portion 73 may be in contact with a lower surface of the third semiconductor layer 21 of the first conductivity type. The other end of the second contact portion 73 may be electrically connected to the third metal layer 39. The second contact portion 73 may be electrically connected to the third reflective electrode 37. An eighth insulating layer 71 may be disposed between the second contact portion 73 and the second active layer 22. The eighth insulating layer 71 may be disposed between the second contact portion 73 and the fourth semiconductor layer 23 of the second conductivity type.

상기 제1 컨택부(63) 및 상기 제2 컨택부(73)는 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The first contact portion 63 and the second contact portion 73 may be, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), or IZTO. (Indium Zinc Tin Oxide), IAZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride) , ZnO, IrOx, RuOx, NiO may be formed of at least one material selected from.

상기 제1 컨택부(63)는 상기 제1 도전형의 제1 반도체층(11) 내에 접촉될 수 있다. 상기 제2 컨택부(73)는 상기 제1 도전형의 제3 반도체층(21) 내에 접촉될 수 있다. 예컨대, 상기 제1 도전형의 제1 반도체층(11)이 GaN층을 포함하여 구현될 수 있다. 또한 상기 제1 도전형의 제3 반도체층(21)이 GaN층을 포함하여 구현될 수 있다. 이때, 반도체층의 성장 방향 및 식각 방향을 고려하면, 상기 제1 컨택부(63)는 상기 제1 도전형의 제1 반도체층(11)의 Ga면 (Ga face)에 접촉되고, 상기 제2 컨택부(73)는 상기 제1 도전형의 제3 반도체층(21)의 Ga 면(Ga face)에 접촉될 수 있다. 이에 따라, 상기 제1 컨택부(63) 및 상기 제2 컨택부(73)는 우수하고 안정적인 동작 전압 특성을 확보할 수 있게 된다.The first contact portion 63 may be in contact with the first semiconductor layer 11 of the first conductivity type. The second contact portion 73 may be in contact with the third semiconductor layer 21 of the first conductivity type. For example, the first semiconductor layer 11 of the first conductivity type may be implemented including a GaN layer. In addition, the first conductive third semiconductor layer 21 may be implemented to include a GaN layer. In this case, considering the growth direction and the etching direction of the semiconductor layer, the first contact portion 63 is in contact with a Ga face of the first semiconductor layer 11 of the first conductivity type, and the second The contact portion 73 may be in contact with a Ga face of the third semiconductor layer 21 of the first conductivity type. Accordingly, the first contact portion 63 and the second contact portion 73 can secure excellent and stable operating voltage characteristics.

실시 예에 의하면, 상기 제1 컨택부(63) 및 제2 컨택부(73)를 통하여 이웃하는 발광구조물 간에 전기적으로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. According to an embodiment, the light emitting structures adjacent to each other may be electrically connected through the first contact portion 63 and the second contact portion 73. In addition, according to an embodiment, the first connecting wire 91, the second connecting wire 92, the third connecting wire 93, and the electrode 80 may be electrically connected to an external terminal through wire bonding. Can be.

즉, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다. 상기 제2 반사전극(27)은 상기 제1 도전형의 제1 반도체층(11)과 전기적으로 연결될 수 있으며 상기 제2 연결배선(92)과 전기적으로 연결될 수 있다. 상기 제3 반사전극(37)은 상기 제1 도전형의 제3 반도체층(21)과 전기적으로 연결될 수 있으며 상기 제3 연결배선(93)과 전기적으로 연결될 수 있다. That is, the first connection wire 91, the second connection wire 92, and the third connection wire 93 may be supplied with power through an external terminal and wire bonding in an externally exposed area. The second reflecting electrode 27 may be electrically connected to the first semiconductor layer 11 of the first conductivity type and may be electrically connected to the second connection line 92. The third reflective electrode 37 may be electrically connected to the third semiconductor layer 21 of the first conductivity type and may be electrically connected to the third connection line 93.

이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 선택적인 전원 연결을 통하여 각 발광구조물의 동작 전압을 선택할 수 있게 된다. 실시 예에 의하면, 하나의 발광소자 내에 여러 가지 전압을 갖는 복수의 발광구조물을 구현할 수 있으며, 동작전압에 대한 공정 마진을 확보할 수 있게 된다.Accordingly, an operating voltage of each light emitting structure may be selected through selective power connection to the first connection line 91, the second connection line 92, and the third connection line 93. According to the embodiment, it is possible to implement a plurality of light emitting structures having various voltages in one light emitting device, and to secure a process margin for the operating voltage.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 제4 절연층(40)이 형성될 수 있다. 이에 따라 상기 제4 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.In example embodiments, the fourth insulating layer 40 may be formed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. Accordingly, the fourth insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 without any step between the components. do.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high voltage vertical light emitting device using the conventional vertical light emitting device, there is a case in which a depression occurs due to the step in the process of attaching the supporting substrate 70, etc., according to the present embodiment. Can be prevented. In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between light emitting cells when the chip is arranged. In this embodiment, a short between light emitting cells is generated. It can be prevented from occurring. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

도 9는 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 9에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.9 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 9, the description of parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 따른 발광소자에 의하면, 상기 제1 발광구조물(10) 아래에 제1 오믹 반사전극(81)이 배치될 수 있다. 상기 제1 오믹 반사전극(81)은 도 1에서 설명된 제1 반사전극(17)과 제1 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제1 오믹 반사전극(81)은 상기 제2 도전형의 제2 반도체층(13)에 오믹 접촉되며, 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the first ohmic reflective electrode 81 may be disposed under the first light emitting structure 10. The first ohmic reflective electrode 81 may be implemented to perform the functions of both the first reflective electrode 17 and the first ohmic contact layer 15 described with reference to FIG. 1. Accordingly, the first ohmic reflective electrode 81 is in ohmic contact with the second semiconductor layer 13 of the second conductivity type, and may function to reflect light incident from the first light emitting structure 10. have.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹 반사전극(83)이 배치될 수 있다. 상기 제2 오믹 반사전극(83)은 도 1에서 설명된 제2 반사전극(27)과 제2 오믹접촉층(25)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제2 오믹 반사전극(83)은 상기 제2 도전형의 제4 반도체층(23)에 오믹 접촉되며, 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.In addition, a second ohmic reflective electrode 83 may be disposed under the second light emitting structure 20. The second ohmic reflective electrode 83 may be implemented to perform both the functions of the second reflective electrode 27 and the second ohmic contact layer 25 described with reference to FIG. 1. Accordingly, the second ohmic reflective electrode 83 is in ohmic contact with the fourth semiconductor layer 23 of the second conductivity type, and may function to reflect light incident from the second light emitting structure 20. have.

또한, 상기 제3 발광구조물(30) 아래에 제3 오믹 반사전극(85)이 배치될 수 있다. 상기 제3 오믹 반사전극(85)은 도 1에서 설명된 제3 반사전극(37)과 제3 오믹접촉층(35)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제3 오믹 반사전극(85)은 상기 제2 도전형의 제6 반도체층(33)에 오믹 접촉되며, 상기 제3 발광구조물(30)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.In addition, a third ohmic reflective electrode 85 may be disposed under the third light emitting structure 30. The third ohmic reflective electrode 85 may be implemented to perform both the functions of the third reflective electrode 37 and the third ohmic contact layer 35 described with reference to FIG. 1. Accordingly, the third ohmic reflective electrode 85 may be in ohmic contact with the sixth semiconductor layer 33 of the second conductivity type, and may reflect a light incident from the third light emitting structure 30. have.

실시 예에 의하면, 상기 제1 컨택부(43) 및 제2 컨택부(53)를 통하여 이웃하는 발광구조물 간에 전기적으로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. According to an embodiment, the light emitting structures may be electrically connected to each other through the first contact portion 43 and the second contact portion 53. In addition, according to an embodiment, the first connecting wire 91, the second connecting wire 92, the third connecting wire 93, and the electrode 80 may be electrically connected to an external terminal through wire bonding. Can be.

즉, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다. 상기 제2 반사전극(27)은 상기 제1 도전형의 제1 반도체층(11)과 전기적으로 연결될 수 있으며 상기 제2 연결배선(92)과 전기적으로 연결될 수 있다. 상기 제3 반사전극(37)은 상기 제1 도전형의 제3 반도체층(21)과 전기적으로 연결될 수 있으며 상기 제3 연결배선(93)과 전기적으로 연결될 수 있다. That is, the first connection wire 91, the second connection wire 92, and the third connection wire 93 may be supplied with power through an external terminal and wire bonding in an externally exposed area. The second reflecting electrode 27 may be electrically connected to the first semiconductor layer 11 of the first conductivity type and may be electrically connected to the second connection line 92. The third reflective electrode 37 may be electrically connected to the third semiconductor layer 21 of the first conductivity type and may be electrically connected to the third connection line 93.

이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 선택적인 전원 연결을 통하여 각 발광구조물의 동작 전압을 선택할 수 있게 된다. Accordingly, an operating voltage of each light emitting structure may be selected through selective power connection to the first connection line 91, the second connection line 92, and the third connection line 93.

예를 들면, 상기 제1 연결배선(91)과 상기 전극(80)에 전원을 연결하면 동작전압 V1에서 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)이 발광될 수 있다. 또한 상기 제2 연결배선(92)과 상기 전극(80)에 전원을 연결하면 동작전압 V2에서 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)이 발광될 수 있다. 이때, 예로서 상기 V1의 전압이 상기 V2에 비하여 더 큰 값을 가질 수 있다. 또한 상기 제3 연결배선(93)과 상기 전극(80)에 전원을 연결하면 동작전압 V3에서 상기 제3 발광구조물(30)이 발광될 수 있다. 이때, 예로서 상기 V2의 전압이 상기 V3에 비하여 더 큰 값을 가질 수 있다.For example, when a power source is connected to the first connection wire 91 and the electrode 80, the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure are operated at an operating voltage V1. 30 can be emitted. When the power source is connected to the second connection line 92 and the electrode 80, the second light emitting structure 20 and the third light emitting structure 30 may emit light at an operating voltage V2. At this time, for example, the voltage of V1 may have a larger value than that of V2. In addition, when a power source is connected to the third connection line 93 and the electrode 80, the third light emitting structure 30 may emit light at an operating voltage V3. At this time, for example, the voltage of V2 may have a larger value than that of V3.

또한, 실시 예에서는 3 개의 발광 셀만 도시하였으나, 발광 셀 및 발광 셀의 반사전극들과 각각 연결된 연결배선들이 4 개 이상 형성되어 위에서 설명된 바와 유사하게 동작될 수도 있다. 그리고, 상기 각각의 연결배선의 각각 서로 다른 전원이 연결되어 각 발광구조물의 동작 전압을 제어할 수도 있다.In addition, although only three light emitting cells are illustrated in the embodiment, four or more connection wirings connected to the light emitting cells and the reflective electrodes of the light emitting cells may be formed to operate similarly to those described above. In addition, different power sources of the respective connection wires may be connected to control the operating voltage of each light emitting structure.

실시 예에 의하면, 하나의 발광소자 내에 여러 가지 전압을 갖는 복수의 발광구조물을 구현할 수 있으며, 동작전압에 대한 공정 마진을 확보할 수 있게 된다.According to the embodiment, it is possible to implement a plurality of light emitting structures having various voltages in one light emitting device, and to secure a process margin for the operating voltage.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 제4 절연층(40)이 형성될 수 있다. 이에 따라 상기 제4 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.In example embodiments, the fourth insulating layer 40 may be formed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. Accordingly, the fourth insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 without any step between the components. do.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high voltage vertical light emitting device using the conventional vertical light emitting device, there is a case in which a depression occurs due to the step in the process of attaching the supporting substrate 70, etc., according to the present embodiment. Can be prevented. In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between light emitting cells when the chip is arranged. In this embodiment, a short between light emitting cells is generated. It can be prevented from occurring. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

도 10은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 10에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 8을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.10 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 10, a description of parts overlapping with those described with reference to FIG. 8 will be omitted.

실시 예에 따른 발광소자에 의하면, 상기 제1 발광구조물(10) 아래에 제1 오믹 반사전극(81)이 배치될 수 있다. 상기 제1 오믹 반사전극(81)은 도 8에서 설명된 제1 반사전극(17)과 제1 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제1 오믹 반사전극(81)은 상기 제2 도전형의 제2 반도체층(13)에 오믹 접촉되며, 상기 제1 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the first ohmic reflective electrode 81 may be disposed under the first light emitting structure 10. The first ohmic reflective electrode 81 may be implemented to perform the functions of both the first reflective electrode 17 and the first ohmic contact layer 15 described with reference to FIG. 8. Accordingly, the first ohmic reflective electrode 81 is in ohmic contact with the second semiconductor layer 13 of the second conductivity type, and may function to reflect light incident from the first light emitting structure 10. have.

또한, 상기 제2 발광구조물(20) 아래에 제2 오믹 반사전극(83)이 배치될 수 있다. 상기 제2 오믹 반사전극(83)은 도 8에서 설명된 제2 반사전극(27)과 제2 오믹접촉층(25)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제2 오믹 반사전극(83)은 상기 제2 도전형의 제4 반도체층(23)에 오믹 접촉되며, 상기 제2 발광구조물(20)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.In addition, a second ohmic reflective electrode 83 may be disposed under the second light emitting structure 20. The second ohmic reflective electrode 83 may be implemented to perform both the functions of the second reflective electrode 27 and the second ohmic contact layer 25 described with reference to FIG. 8. Accordingly, the second ohmic reflective electrode 83 is in ohmic contact with the fourth semiconductor layer 23 of the second conductivity type, and may function to reflect light incident from the second light emitting structure 20. have.

또한, 상기 제3 발광구조물(30) 아래에 제3 오믹 반사전극(85)이 배치될 수 있다. 상기 제3 오믹 반사전극(85)은 도 8에서 설명된 제3 반사전극(37)과 제3 오믹접촉층(35)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 제3 오믹 반사전극(85)은 상기 제2 도전형의 제6 반도체층(33)에 오믹 접촉되며, 상기 제3 발광구조물(30)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.In addition, a third ohmic reflective electrode 85 may be disposed under the third light emitting structure 30. The third ohmic reflective electrode 85 may be implemented to perform both the functions of the third reflective electrode 37 and the third ohmic contact layer 35 described with reference to FIG. 8. Accordingly, the third ohmic reflective electrode 85 may be in ohmic contact with the sixth semiconductor layer 33 of the second conductivity type, and may reflect a light incident from the third light emitting structure 30. have.

실시 예에 의하면, 상기 제1 컨택부(63) 및 제2 컨택부(73)를 통하여 이웃하는 발광구조물 간에 전기적으로 연결될 수 있다. 또한, 실시 예에 의하면, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93), 상기 전극(80)이 외부 단자와 와이어 본딩을 통하여 전기적으로 연결될 수 있다. According to an embodiment, the light emitting structures adjacent to each other may be electrically connected through the first contact portion 63 and the second contact portion 73. In addition, according to an embodiment, the first connecting wire 91, the second connecting wire 92, the third connecting wire 93, and the electrode 80 may be electrically connected to an external terminal through wire bonding. Can be.

즉, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)은 외부로 노출된 영역에서 외부 단자와 와이어 본딩을 통하여 전원을 제공받을 수도 있다. 상기 제2 반사전극(27)은 상기 제1 도전형의 제1 반도체층(11)과 전기적으로 연결될 수 있으며 상기 제2 연결배선(92)과 전기적으로 연결될 수 있다. 상기 제3 반사전극(37)은 상기 제1 도전형의 제3 반도체층(21)과 전기적으로 연결될 수 있으며 상기 제3 연결배선(93)과 전기적으로 연결될 수 있다. That is, the first connection wire 91, the second connection wire 92, and the third connection wire 93 may be supplied with power through an external terminal and wire bonding in an externally exposed area. The second reflecting electrode 27 may be electrically connected to the first semiconductor layer 11 of the first conductivity type and may be electrically connected to the second connection line 92. The third reflective electrode 37 may be electrically connected to the third semiconductor layer 21 of the first conductivity type and may be electrically connected to the third connection line 93.

이에 따라, 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 선택적인 전원 연결을 통하여 각 발광구조물의 동작 전압을 선택할 수 있게 된다. 실시 예에 의하면, 하나의 발광소자 내에 여러 가지 전압을 갖는 복수의 발광구조물을 구현할 수 있으며, 동작전압에 대한 공정 마진을 확보할 수 있게 된다.Accordingly, an operating voltage of each light emitting structure may be selected through selective power connection to the first connection line 91, the second connection line 92, and the third connection line 93. According to the embodiment, it is possible to implement a plurality of light emitting structures having various voltages in one light emitting device, and to secure a process margin for the operating voltage.

실시 예에 의하면, 상기 제1 금속층(19), 상기 제2 금속층(29), 상기 제3 금속층(39) 아래에 상기 제4 절연층(40)이 형성될 수 있다. 이에 따라 상기 제4 절연층(40)이 상기 제1 발광구조물(10), 상기 제2 발광구조물(20), 상기 제3 발광구조물(30)을 각 구성요소 간에 단차 없이 안정적으로 지지할 수 있게 된다.In example embodiments, the fourth insulating layer 40 may be formed under the first metal layer 19, the second metal layer 29, and the third metal layer 39. Accordingly, the fourth insulating layer 40 can stably support the first light emitting structure 10, the second light emitting structure 20, and the third light emitting structure 30 without any step between the components. do.

이에 따라, 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 상기 지지기판(70) 등이 부착되는 공정에서 단차에 따른 함몰이 발생되는 경우가 있었는데, 본 실시 예에 의하면 이러한 함몰이 발생되는 것을 방지할 수 있게 된다. 또한 기존 수직형 발광소자를 이용한 고전압 수직형 발광소자의 경우 인쇄회로기판 등에 실장됨에 있어, 칩 배열 시 발광 셀 간에 쇼트(short)가 발생되는 경우가 있었는데, 본 실시 예에 의하면 발광 셀 간의 쇼트가 발생되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 발광소자의 전기적인 신뢰성을 향상시킬 수 있게 된다.Accordingly, in the case of the high voltage vertical light emitting device using the conventional vertical light emitting device, there is a case in which a depression occurs due to the step in the process of attaching the supporting substrate 70, etc., according to the present embodiment. Can be prevented. In addition, in the case of a high-voltage vertical light emitting device using a conventional vertical light emitting device, a short is generated between light emitting cells when the chip is arranged. In this embodiment, a short between light emitting cells is generated. It can be prevented from occurring. Accordingly, according to the embodiment, it is possible to improve the electrical reliability of the light emitting device.

도 11은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 11에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.11 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 11, the description of parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 따른 발광소자는, 도 11에 도시된 바와 같이, 격벽(95)을 더 포함할 수 있다. 상기 격벽(95)은 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93) 주위에 배치될 수 있다. 예컨대, 상기 격벽(95)은 산화물 또는 질화물을 포함하는 절연물로 구현될 수 있다. 상기 격벽(95)은 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 와이어가 연결될 때 인접한 배선들 간에 쇼트(short)가 발생되는 것을 방지할 수 있다. 상기 격벽(95)은 상기 제1 절연층(41), 상기 제2 절연층(51), 상기 제3 절연층(61) 형성 시에 함께 형성될 수도 있으며, 별도의 공정으로 형성될 수도 있다.The light emitting device according to the embodiment may further include a partition wall 95, as shown in FIG. 11. The partition wall 95 may be disposed around the first connection line 91, the second connection line 92, and the third connection line 93. For example, the barrier 95 may be formed of an insulator including an oxide or a nitride. The partition wall 95 prevents a short between adjacent wires when a wire is connected to the first connection wire 91, the second connection wire 92, and the third connection wire 93. can do. The partition wall 95 may be formed together when the first insulating layer 41, the second insulating layer 51, and the third insulating layer 61 are formed, or may be formed by a separate process.

도 12는 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 12에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 8을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.12 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 12, a description of portions overlapping with those described with reference to FIG. 8 will be omitted.

실시 예에 따른 발광소자는, 도 12에 도시된 바와 같이, 격벽(95)을 더 포함할 수 있다. 상기 격벽(95)은 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93) 주위에 배치될 수 있다. 예컨대, 상기 격벽(95)은 산화물 또는 질화물을 포함하는 절연물로 구현될 수 있다. 상기 격벽(95)은 상기 제1 연결배선(91), 상기 제2 연결배선(92), 상기 제3 연결배선(93)에 와이어가 연결될 때 인접한 배선들 간에 쇼트(short)가 발생되는 것을 방지할 수 있다. 상기 격벽(95)은 상기 제1 절연층(41), 상기 제2 절연층(51), 상기 제3 절연층(61) 형성 시에 함께 형성될 수도 있으며, 별도의 공정으로 형성될 수도 있다.The light emitting device according to the embodiment may further include a partition wall 95, as shown in FIG. The partition wall 95 may be disposed around the first connection line 91, the second connection line 92, and the third connection line 93. For example, the barrier 95 may be formed of an insulator including an oxide or a nitride. The partition wall 95 prevents a short between the adjacent wires when a wire is connected to the first connection wire 91, the second connection wire 92, and the third connection wire 93. can do. The partition wall 95 may be formed together when the first insulating layer 41, the second insulating layer 51, and the third insulating layer 61 are formed, or may be formed by a separate process.

도 13은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.13 is a view showing a light emitting device package to which the light emitting device according to the embodiment is applied.

도 13을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.Referring to FIG. 13, the light emitting device package according to the embodiment may include a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120. The light emitting device 100 according to the embodiment, which is provided to and electrically connected to the first lead electrode 131 and the second lead electrode 132, and the molding member 140 surrounding the light emitting device 100. Include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, and a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 14 및 도 15에 도시된 표시 장치, 도 16에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to the light unit. The light unit may include a structure in which a plurality of light emitting elements are arranged, and may include the display device illustrated in FIGS. 14 and 15 and the illumination device illustrated in FIG. 16.

도 14를 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 14, the display device 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arrayed on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or on the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion that is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 15는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 15 is a diagram illustrating another example of a display device according to an exemplary embodiment.

도 15를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 15, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the light emitting device 100 disclosed above is arranged, an optical member 1154, and a display panel 1155.

상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 16은 실시 예에 따른 조명장치의 사시도이다.16 is a perspective view of a lighting apparatus according to the embodiment.

도 16을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 16, the lighting device 1500 may include a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device or a light emitting device package 200 according to an embodiment provided on the substrate 1532. The plurality of light emitting device packages 200 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be disposed on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode emitting red, green, blue or white colored light, and a UV emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. According to the embodiment, the light emitting device may be packaged and mounted on the substrate to be implemented as a light emitting module, or may be mounted and packaged as an LED chip to be implemented as a light emitting module.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiments, which are merely exemplary and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated above in the range without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 제1 발광구조물 11: 제1 반도체층
12: 제1 활성층 13: 제2 반도체층
15: 제1 오믹접촉층 17: 제1 반사전극
19: 제1 금속층 20: 제2 발광구조물
21: 제3 반도체층 22: 제2 활성층
23: 제4 반도체층 25: 제2 오믹접촉층
27: 제2 반사전극 29: 제2 금속층
30: 제3 발광구조물 31: 제5 반도체층
32: 제3 활성층 33: 제6 반도체층
35: 제3 오믹접촉층 37: 제3 반사전극
39: 제3 금속층 40: 제4 절연층
41: 제1 절연층 43: 제1 컨택부
45: 제5 절연층 47: 제6 절연층
50: 확산장벽층 51: 제2 절연층
53: 제2 컨택부 60: 본딩층
61: 제3 절연층 70: 지지부재
80: 전극 91: 제1 연결배선
92: 제2 연결배선 93: 제3 연결배선10: first light emitting structure 11: first semiconductor layer
12: first active layer 13: second semiconductor layer
15: first ohmic contact layer 17: first reflective electrode
19: first metal layer 20: second light emitting structure
21: third semiconductor layer 22: second active layer
23: fourth semiconductor layer 25: second ohmic contact layer
27: second reflective electrode 29: second metal layer
30: third light emitting structure 31: fifth semiconductor layer
32: third active layer 33: sixth semiconductor layer
35: third ohmic contact layer 37: third reflective electrode
39: third metal layer 40: fourth insulating layer
41: first insulating layer 43: first contact portion
45: fifth insulating layer 47: sixth insulating layer
50: diffusion barrier layer 51: second insulating layer
53: second contact portion 60: bonding layer
61: third insulating layer 70: support member
80: electrode 91: first connection wiring
92: second connection wiring 93: third connection wiring

Claims (16)

제1 도전형의 제1 반도체층, 상기 제1 도전형의 제1 반도체층 아래에 제1 활성층, 상기 제1 활성층 아래에 제2 도전형의 제2 반도체층을 포함하는 제1 발광구조물;
상기 제1 발광구조물 아래에 상기 제2 반도체층과 전기적으로 연결된 제1 반사전극;
제1 도전형의 제3 반도체층, 상기 제1 도전형의 제3 반도체층 아래에 제2 활성층, 상기 제2 활성층 아래에 제2 도전형의 제4 반도체층을 포함하는 제2 발광구조물;
상기 제2 발광구조물 아래에 상기 제4 반도체층과 전기적으로 연결된 제2 반사전극;
상기 제1 반도체층과 상기 제2 반사전극에 전기적으로 연결된 컨택부;
상기 제1 반사전극에 전기적으로 연결된 제1 연결배선;
상기 제2 반사전극에 전기적으로 연결된 제2 연결배선;
을 포함하는 발광소자.A first light emitting structure comprising a first semiconductor layer of a first conductivity type, a first active layer under the first conductive layer of the first conductivity type, and a second semiconductor layer of a second conductivity type under the first active layer;
A first reflective electrode electrically connected to the second semiconductor layer under the first light emitting structure;
A second light emitting structure comprising a third semiconductor layer of a first conductivity type, a second active layer under the third conductive layer of the first conductivity type, and a fourth semiconductor layer of a second conductivity type under the second active layer;
A second reflective electrode electrically connected to the fourth semiconductor layer under the second light emitting structure;
A contact unit electrically connected to the first semiconductor layer and the second reflective electrode;
A first connection wire electrically connected to the first reflective electrode;
A second connection wiring electrically connected to the second reflection electrode;
Light emitting device comprising a. 제1항에 있어서,
상기 컨택부는 상기 제1 도전형의 제1 반도체층에 접촉된 발광소자.The method of claim 1,
And the contact portion is in contact with the first semiconductor layer of the first conductivity type. 제1항에 있어서,
상기 제1 연결배선과 상기 제2 연결배선의 일부 영역이 외부로 노출된 발광소자.The method of claim 1,
A light emitting device in which a portion of the first connection line and the second connection line are exposed to the outside. 제1항에 있어서,
상기 제1 도전형의 제1 반도체층 상부면에 제공된 요철을 포함하는 발광소자.The method of claim 1,
A light emitting device comprising irregularities provided on an upper surface of the first semiconductor layer of the first conductivity type. 제1항에 있어서,
상기 제1 도전형의 제1 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1 반도체층의 N 면에 접촉된 발광소자.The method of claim 1,
And the contact portion is in contact with the N surface of the first semiconductor layer when the first semiconductor layer of the first conductivity type includes a GaN layer. 제1항에 있어서,
상기 제1 도전형의 제1 반도체층이 GaN층을 포함하는 경우, 상기 컨택부는 상기 제1 반도체층의 Ga 면에 접촉된 발광소자.The method of claim 1,
And the contact portion is in contact with the Ga surface of the first semiconductor layer when the first semiconductor layer of the first conductivity type comprises a GaN layer. 제1항에 있어서,
상기 제1 반사전극과 상기 제2 연결배선 사이에 절연층을 포함하는 발광소자.The method of claim 1,
Light emitting device comprising an insulating layer between the first reflective electrode and the second connection wiring. 제7항에 있어서,
상기 절연층의 일부 영역 위에 배치된 채널층을 포함하며, 상기 제2 연결배선의 제1 영역은 상기 채널층 위에 배치되고, 상기 제2 연결배선의 제2 영역은 상기 채널층을 관통하고, 상기 제2 연결배선의 제3 영역은 상기 절연층을 관통하는 발광소자.The method of claim 7, wherein
And a channel layer disposed on a portion of the insulating layer, wherein a first region of the second connection wiring is disposed on the channel layer, and a second region of the second connection wiring passes through the channel layer. The third region of the second connection line passes through the insulating layer. 제1항에 있어서,
상기 컨택부는 상기 제1 도전형의 제1 반도체층 내부에 접촉된 발광소자.The method of claim 1,
The contact portion is in contact with the inside of the first semiconductor layer of the first conductivity type. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층; 을 각각 포함하는 복수의 발광 셀;
상기 복수의 발광 셀 중에서 제1 발광 셀의 제1 도전형 반도체층에 전기적으로 연결되고 상기 제1 발광 셀에 인접한 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 컨택부;
일단은 외부로 노출되고 타단은 상기 제1 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제1 연결배선;
일단은 외부로 노출되고 타단은 상기 제2 발광 셀의 제2 도전형 반도체층에 전기적으로 연결된 제2 연결배선;
을 포함하는 발광소자.A first conductivity type semiconductor layer, an active layer below the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer below the active layer; A plurality of light emitting cells each comprising;
A contact unit electrically connected to a first conductive semiconductor layer of a first light emitting cell among the plurality of light emitting cells and electrically connected to a second conductive semiconductor layer of a second light emitting cell adjacent to the first light emitting cell;
A first connection wire having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the first light emitting cell;
A second connection wiring having one end exposed to the outside and the other end electrically connected to the second conductive semiconductor layer of the second light emitting cell;
Light emitting device comprising a. 제10항에 있어서,
상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층의 상부면에 접촉된 발광소자.The method of claim 10,
The contact portion is in contact with the upper surface of the first conductivity type semiconductor layer of the first light emitting cell. 제10항에 있어서,
상기 제2 도전형 반도체층과 상기 제2 연결배선 사이에 절연층을 포함하는 발광소자.The method of claim 10,
A light emitting device comprising an insulating layer between the second conductive semiconductor layer and the second connection wiring. 제12항에 있어서,
상기 절연층의 일부 영역 위에 배치된 채널층을 포함하며, 상기 제2 연결배선의 제1 영역은 상기 채널층 위에 배치되고, 상기 제2 연결배선의 제2 영역은 상기 채널층을 관통하고, 상기 제2 연결배선의 제3 영역은 상기 절연층을 관통하는 발광소자.The method of claim 12,
And a channel layer disposed over a portion of the insulating layer, wherein a first region of the second connection wiring is disposed on the channel layer, and a second region of the second connection wiring passes through the channel layer. The third region of the second connection line passes through the insulating layer. 제10항에 있어서,
상기 컨택부는 상기 제1 발광 셀의 제1 도전형 반도체층의 내부에 접촉된 발광소자.The method of claim 10,
The contact portion is in contact with the inside of the first conductivity type semiconductor layer of the first light emitting cell. 몸체;
상기 몸체 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광소자;
상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극;
을 포함하는 발광소자 패키지.Body;
The light emitting device according to any one of claims 1 to 14, which is disposed on the body.
A first lead electrode and a second lead electrode electrically connected to the light emitting device;
Emitting device package. 기판;
상기 기판 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광소자;
상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재;
를 포함하는 라이트 유닛.Board;
A light emitting element according to any one of claims 1 to 14 arranged on the substrate;
An optical member through which light provided from the light emitting device passes;
Light unit comprising a.
KR1020110110058A 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit KR101830144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110110058A KR101830144B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110058A KR101830144B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Publications (2)

Publication Number Publication Date
KR20130045686A true KR20130045686A (en) 2013-05-06
KR101830144B1 KR101830144B1 (en) 2018-02-20

Family

ID=48657653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110058A KR101830144B1 (en) 2011-10-26 2011-10-26 Light emitting device, light emitting device package, and light unit

Country Status (1)

Country Link
KR (1) KR101830144B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521574B1 (en) * 2013-06-25 2015-05-19 비비에스에이 리미티드 Method of manufacturing semiconductor light emitting device
EP3905326A1 (en) * 2020-04-28 2021-11-03 Nichia Corporation Light-emitting device
JP2021176189A (en) * 2020-04-28 2021-11-04 日亜化学工業株式会社 Light-emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974787B1 (en) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521574B1 (en) * 2013-06-25 2015-05-19 비비에스에이 리미티드 Method of manufacturing semiconductor light emitting device
EP3905326A1 (en) * 2020-04-28 2021-11-03 Nichia Corporation Light-emitting device
JP2021176189A (en) * 2020-04-28 2021-11-04 日亜化学工業株式会社 Light-emitting device
EP4160679A1 (en) * 2020-04-28 2023-04-05 Nichia Corporation Light-emitting device
US11699779B2 (en) 2020-04-28 2023-07-11 Nichia Corporation Light-emitting device

Also Published As

Publication number Publication date
KR101830144B1 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
JP6062149B2 (en) Light emitting device and light emitting device package
KR20130021300A (en) Light emitting device, light emitting device package, and light unit
KR20130021296A (en) Light emitting device, light emitting device package, and light unit
KR20130027275A (en) Light emitting device, light emitting device package, and light unit
KR102075151B1 (en) Light emitting device, light emitting device package, and light unit
KR101830144B1 (en) Light emitting device, light emitting device package, and light unit
KR101956019B1 (en) Light emitting device, light emitting device package, and light unit
KR101956033B1 (en) Light emitting device, light emitting device package, and light unit
KR20130009040A (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101781227B1 (en) Light emitting device, light emitting device package, and light unit
KR20130029543A (en) Light emitting device, light emitting device package, and light unit
KR101896680B1 (en) Light emitting device, light emitting device package, and light unit
KR101842594B1 (en) Light emitting device, light emitting device package, and light unit
KR101852566B1 (en) Light emitting device, light emitting device package, and light unit
KR101914081B1 (en) Light emitting device, light emitting device package, and light unit
KR20130031674A (en) Light emitting device, light emitting device package, light unit, and method for fabricating light emitting device
KR101869553B1 (en) Light emitting device, light emitting device package, and light unit
KR101865923B1 (en) Light emitting device, light emitting device package, and light unit
KR101956016B1 (en) Light emitting device, light emitting device package, and light unit
KR101873590B1 (en) Light emitting device, light emitting device package, and light unit
KR101873589B1 (en) Light emitting device, light emitting device package, and light unit
KR101921150B1 (en) Light emitting device, light emitting device package, and light unit
KR101952435B1 (en) Light emitting device, light emitting device package, and light unit
KR101888652B1 (en) Light emitting device, light emitting device package, and light unit
KR101926499B1 (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant