KR20130030934A - Memory module and semiconductor device having the same - Google Patents

Memory module and semiconductor device having the same Download PDF

Info

Publication number
KR20130030934A
KR20130030934A KR1020110094539A KR20110094539A KR20130030934A KR 20130030934 A KR20130030934 A KR 20130030934A KR 1020110094539 A KR1020110094539 A KR 1020110094539A KR 20110094539 A KR20110094539 A KR 20110094539A KR 20130030934 A KR20130030934 A KR 20130030934A
Authority
KR
South Korea
Prior art keywords
package
memory
antenna
rfid
data
Prior art date
Application number
KR1020110094539A
Other languages
Korean (ko)
Inventor
강태민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110094539A priority Critical patent/KR20130030934A/en
Publication of KR20130030934A publication Critical patent/KR20130030934A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A memory module and a semiconductor device having the same are provided to secure the high integration of the semiconductor device. CONSTITUTION: A module PCB(100) includes a memory package(200), a register package(300), a first connection pad, a second connection pad, a power pin(130), and a circuit line(140). The first connection pad is electrically connected to the memory package. The second connection pad is electrically connected to the register package. The circuit line comprises a data line and a power line. [Reference numerals] (200) Memory package; (300) Register package

Description

메모리 모듈 및 이를 갖는 반도체 장치{MEMORY MODULE AND SEMICONDUCTOR DEVICE HAVING THE SAME}MEMORY MODULE AND SEMICONDUCTOR DEVICE HAVING THE SAME

본 발명은 메모리 모듈 및 이를 갖는 반도체 장치에 관한 것이다.The present invention relates to a memory module and a semiconductor device having the same.

최근 인터넷, 멀티미디어 등 정보통신의 급속한 발전에 따라 개인용 컴퓨터, 워크스테이션, 미니 컴퓨터 등의 고용량화, 고집적화, 고성능화가 요구되고 있다. 이러한 요구에 부응하기 위하여 복수 개의 메모리 모듈을 메인 보드에 실장하여 하나의 반도체 장치를 구현하는 다양한 방법이 개발되고 있다Recently, with the rapid development of information and communication such as the Internet and multimedia, high capacity, high integration, and high performance of personal computers, workstations, and mini computers are required. To meet these demands, various methods of implementing a semiconductor device by mounting a plurality of memory modules on a main board have been developed.

현재 사용되고 있는 메모리 모듈은 메인 보드와의 접촉 부분에 전원 공급을 위한 전원 핀(power pin) 및 데이터 입출력을 위한 다수개의 데이터 핀(data fin)들을 갖는다. 때문에, 메모리 모듈을 메인 보드에 실장하여 반도체 장치를 구성하는 경우에 메모리 모듈이 차지하는 메인 보드 면적이 크고, 이로 인해 메인 보드의 사이즈가 일정한 경우 메인 보드에 실장 가능한 메모리 모듈의 개수가 적어 반도체 장치의 집적도를 향상시키기 어려운 실정이다.The memory module currently used has a power pin for supplying power to a contact portion with the main board and a plurality of data fins for data input / output. Therefore, when the memory module is mounted on the main board to configure the semiconductor device, the main board area occupied by the memory module is large. Therefore, when the size of the main board is constant, the number of memory modules that can be mounted on the main board is small. It is difficult to improve the density.

본 발명의 목적은, 집적도를 향상시키기에 적합한 메모리 모듈 및 이를 갖는 반도체 장치를 제공하는데, 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a memory module suitable for improving the degree of integration and a semiconductor device having the same.

본 발명의 일 견지에 따른 메모리 모듈은, 메모리 칩, 제1 RFID 안테나 및 상기 제1 RFID 안테나와 전기적으로 연결되며 패키지 식별번호를 저장하는 제1 RFID 태그를 구비하는 메모리 패키지; 컨트롤 칩, 제2 RFID 안테나, 상기 제2 RFID 안테나와 전기적으로 연결되며 모듈 식별번호를 저장하는 제2 RFID 태그, 상기 제2 RFID 안테나와 전기적으로 연결되며 상기 제1 RFID 태그로부터 패키지 식별번호를 수집하는 제1 RFID 리더기, 상기 메모리 패키지로부터의 데이터를 외부 장치로 무선으로 전송하는 제1 데이터 송신 안테나 및 외부 장치로부터의 데이터를 무선으로 수신하는 제1 데이터 수신 안테나를 포함하는 레지스터 패키지;및 상기 메모리 패키지 및 레지스터 패키지를 지지하며 상기 메모리 패키지 및 레지스터 패키지간 데이터 교환을 위한 데이터 배선을 구비하는 모듈 기판을 포함한다. According to an aspect of the present invention, a memory module includes a memory package including a memory chip, a first RFID antenna, and a first RFID tag electrically connected to the first RFID antenna and storing a package identification number; A second RFID tag electrically connected to a control chip, a second RFID antenna and the second RFID antenna, and storing a module identification number; and collecting a package identification number from the first RFID tag, electrically connected to the second RFID antenna. A register package including a first RFID reader, a first data transmitting antenna for wirelessly transmitting data from the memory package to an external device, and a first data receiving antenna for wirelessly receiving data from an external device; and the memory And a module substrate supporting a package and a register package and having data wires for data exchange between the memory package and the register package.

상기 모듈 기판은 제1면 및 상기 제1면과 대향하는 제2면을 가지며, 상기 메모리 패키지 및 레지스터 패키지는 상기 제1면 또는 제2면 중 어느 하나 이상에 형성될 수 있다. The module substrate may have a first surface and a second surface facing the first surface, and the memory package and the register package may be formed on at least one of the first surface and the second surface.

상기 메모리 패키지는 상기 메모리 칩, 제1 RIFD 안테나 및 제1 RFID 태그를 지지하며, 상기 메모리 칩, 제1 RIFD 안테나 및 제1 RFID 태그와 전기적으로 연결되는 제1 기판을 더 포함할 수 있다. The memory package may further include a first substrate supporting the memory chip, the first RIFD antenna, and the first RFID tag, and electrically connected to the memory chip, the first RIFD antenna, and the first RFID tag.

상기 레지스터 패키지는 상기 제2 RFID 태그, 제1 RFID 리더기, 제1 데이터 송신 안테나, 제1 데이터 수신 안테나 및 컨트롤러 칩을 지지하며, 상기 제2 RFID 태그, 제1 RFID 리더기, 제1 데이터 송신 안테나, 제1 데이터 수신 안테나 및 컨트롤러 칩과 전기적으로 연결되는 제2 기판을 더 포함할 수 있다. The register package supports the second RFID tag, the first RFID reader, the first data transmitting antenna, the first data receiving antenna and the controller chip, and the second RFID tag, the first RFID reader, the first data transmitting antenna, The display device may further include a second substrate electrically connected to the first data receiving antenna and the controller chip.

상기 제2 RFID 안테나는 상기 제2 기판상에 배치될 수 있다. 이와 달리, 상기 제2 RFID 안테나는 상기 제2 기판 및 상기 모듈 기판 상에 배치될 수도 있다. The second RFID antenna may be disposed on the second substrate. Alternatively, the second RFID antenna may be disposed on the second substrate and the module substrate.

상기 레지스터 패키지는 상기 제2 RFID 태그와 상기 제2 RFID 안테나를 전기적으로 단선시키는 제1 스위치및 상기 제1 RFID 리더기와 상기 제2 RFID 안테나를 전기적으로 단선시키는 제2 스위치을 더 포함하며, 상기 컨트롤러 칩의 제어에 의하여 상기 제1 스위치 및 제2스위치 중 어느 하나가 단선된다.The register package further includes a first switch electrically disconnecting the second RFID tag and the second RFID antenna, and a second switch electrically disconnecting the first RFID reader and the second RFID antenna. Under the control of the one of the first switch and the second switch is disconnected.

상기 모듈 기판은 일측 단변에 형성된 전원 핀 및 상기 전원 핀으로부터 분기되어 상기 메모리 패키지 및 레지스터 패키지와 각각 연결된 전원 배선을 더 포함할 수 있다. The module substrate may further include a power pin formed at one short side and a power line branched from the power pin and connected to the memory package and the resistor package, respectively.

본 발명의 다른 견지에 따른 반도체 장치는, 메인 보드 및 적어도 하나의 메모리 모듈을 구비하며, 상기 메모리 모듈은, 메모리 칩, 제1 RFID 안테나 및 상기 제1 RFID 안테나와 전기적으로 연결되며 패키지 식별번호를 저장하는 제1 RFID 태그를 구비하는 메모리 패키지; 컨트롤러 칩, 제2 RFID 안테나, 상기 제2 RFID 안테나와 전기적으로 연결되며 모듈 식별번호를 저장하는 제2 RFID 태그, 상기 제2 RFID 안테나와 전기적으로 연결되며 상기 메모리 패키지의 제1 RFID 태그로부터 패키지 식별번호를 수집하는 제1 RFID 리더기, 상기 메모리 패키지로부터의 데이터를 상기 메인 보드로 무선으로 전송하는 제1 데이터 송신 안테나 및 상기 메인 보드로부터의 데이터를 무선으로 수신하는 제1 데이터 수신 안테나를 포함하는 레지스터 패키지;및 상기 메모리 패키지 및 레지스터 패키지를 지지하며 상기 메모리 패키지 및 레지스터 패키지간 데이터 교환을 위한 데이터 배선을 구비하는 모듈 기판을 포함할 수 있다. According to another aspect of the present invention, a semiconductor device includes a main board and at least one memory module, wherein the memory module is electrically connected to a memory chip, a first RFID antenna, and the first RFID antenna, and receives a package identification number. A memory package having a first RFID tag for storing; A second RFID tag electrically connected to a controller chip, a second RFID antenna, and the second RFID antenna and storing a module identification number; a package identification from the first RFID tag of the memory package and electrically connected to the second RFID antenna A register including a first RFID reader for collecting a number, a first data transmitting antenna for wirelessly transmitting data from the memory package to the main board, and a first data receiving antenna for wirelessly receiving data from the main board And a module substrate supporting the memory package and the register package and having a data line for exchanging data between the memory package and the register package.

상기 메인 보드 상에 실장되는 제3 RFID 안테나, 상기 제3 RFID 안테나와 전기적으로 연결되며 상기 제2 RFID 태그에 저장된 모듈 식별번호를 수집하는 제2 RFID 리더기, 상기 메모리 모듈에 데이터를 무선으로 전송하는 제2 데이터 송신 안테나 및 상기 메모리 모듈로부터의 데이터를 무선으로 수신하는 제2 데이터 수신 안테나를 더 포함할 수 있다. A third RFID antenna mounted on the main board, a second RFID reader electrically connected to the third RFID antenna, collecting a module identification number stored in the second RFID tag, and wirelessly transmitting data to the memory module The apparatus may further include a second data transmitting antenna and a second data receiving antenna for wirelessly receiving data from the memory module.

상기 모듈 기판은 상기 모듈 기판의 일측 단면에 배치되는 전원 핀 및 상기 전원 핀으로부터 분기되어 상기 메모리 패키지들 및 상기 레지스터 패키지에 각각 연결되는 전원 배선을 더 포함할 수 있다. The module substrate may further include a power pin disposed at one end surface of the module substrate and a power wire branched from the power pin and connected to the memory packages and the resistor package, respectively.

상기 메모리 모듈은 상기 전원 핀이 상기 메인 보드와 전기적으로 연결되도록 상기 메인 보드 상에 세워져서 실장될 수 있다. The memory module may be mounted on the main board so that the power pin is electrically connected to the main board.

상기 메모리 모듈은 상기 메인 보드와 분리되어 개별적으로 구성될 수 있다. 이 경우, 상기 반도체 장치는 메모리 모듈에 전원을 공급하기 위한 전원 공급장치를 더 포함한다. The memory module may be separately configured from the main board. In this case, the semiconductor device further includes a power supply for supplying power to the memory module.

본 발명에 따르면, 메모리 모듈과 메인 보드간 데이터 교환이 무선으로 이루어지게 되어 메모리 모듈에서 데이터 핀이 제거된다. 따라서, 메모리 모듈이 차지하는 메인 보드의 면적을 줄이거나 메모리 모듈을 메인 보드와 분리하여 별도로 구성할 수 있으므로 공간 제약에 따른 한계를 넘어 반도체 장치의 고집적화를 이룰 수 있다.According to the present invention, data exchange between the memory module and the main board is performed wirelessly so that data pins are removed from the memory module. Therefore, since the area of the main board occupied by the memory module may be reduced or the memory module may be separately formed from the main board, the semiconductor device may be highly integrated beyond the limit due to space constraints.

도 1은 본 발명의 제1 실시예에 따른 메모리 모듈을 도시한 평면도이다.
도 2는 도 1에 도시된 모듈 기판을 도시한 단면도이다.
도 3은 도 1에 도시된 메모리 패키지를 도시한 단면도이다.
도 4는 도 1에 도시된 레지스터 패키지의 도시한 평면도이다.
도 5는 도 4에 도시된 레지스터 패키지를 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 메모리 모듈을 도시한 평면도이다.
도 7은 도 6의 레지스터 패키지 및 모듈 기판을 도시한 평면도이다.
도 8은 본 발명의 실시예에 따른 반도체 장치를 도시한 도면이다.
도 9는 본 발명의 실시예에 따른 반도체 장치를 구비한 전자 장치를 도시한 사시도이다.
도 10은 본 발명에 따른 반도체 장치를 포함하는 전자 장치의 예를 보여주는 블럭도이다. 1 is a plan view illustrating a memory module according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating the module substrate shown in FIG. 1.
3 is a cross-sectional view illustrating the memory package shown in FIG. 1.
4 is a plan view illustrating the register package shown in FIG. 1.
5 is a cross-sectional view illustrating the register package shown in FIG. 4.
6 is a plan view illustrating a memory module according to a second embodiment of the present invention.
7 is a plan view illustrating the register package and the module substrate of FIG. 6.
8 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.
9 is a perspective view illustrating an electronic device having a semiconductor device according to an embodiment of the present invention.
10 is a block diagram illustrating an example of an electronic device including a semiconductor device according to the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 메모리 모듈, 이를 갖는 반도체 장치에 대해 상세히 설명하도록 한다.Hereinafter, a memory module and a semiconductor device having the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 메모리 모듈을 도시한 평면도이고, 도 2는 도 1에 도시된 모듈 기판을 도시한 단면도이고, 도 3은 도 1에 도시된 메모리 패키지를 도시한 단면도이고, 도 4는 도 1에 도시된 레지스터 패키지의 도시한 평면도이고, 도 5는 도 4에 도시된 레지스터 패키지를 도시한 단면도이다.1 is a plan view illustrating a memory module according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view illustrating a module substrate shown in FIG. 1, and FIG. 3 is a cross-sectional view of the memory package illustrated in FIG. 1. 4 is a plan view illustrating the register package illustrated in FIG. 1, and FIG. 5 is a cross-sectional view illustrating the register package illustrated in FIG. 4.

도 1을 참조하면, 본 발명의 실시예에 따른 메모리 모듈(10)은 모듈 기판(100), 메모리 패키지(200)들 및 레지스터 패키지(300)를 포함한다. Referring to FIG. 1, a memory module 10 according to an embodiment of the present invention includes a module substrate 100, memory packages 200, and a register package 300.

도 1 및 도 2를 참조하면, 모듈 기판(100)은 일면(101), 일면(101)과 대향하는 타면(102), 일면(101) 및 타면(102)을 연결하는 측면들을 갖는다. 모듈 기판(100)은, 예를 들어, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 1 and 2, the module substrate 100 has one surface 101, the other surface 102 facing the one surface 101, and side surfaces connecting the one surface 101 and the other surface 102. The module substrate 100 may be, for example, a printed circuit board (PCB).

본 실시예에서, 모듈 기판(100)은 일면(101)에 메모리 패키지(200)가 실장되는 제1 실장부(R1) 및 레지스터 패키지(300)가 실장되는 제2 실장부(R2)를 갖는다. 비록, 본 실시예에서는 제1,제 2실장부(R1,R2)가 제1면(101)에 배치된 경우를 도시 및 설명하였으나, 이와 다르게 제1,제2 실장부(R1, R2)는 제2면(102)에 배치될 수도 있고, 제1면(101) 및 제2면(102)에 배치될 수도 있다.In the present exemplary embodiment, the module substrate 100 has a first mounting portion R1 on which the memory package 200 is mounted and a second mounting portion R2 on which the register package 300 is mounted. Although the first and second mounting portions R1 and R2 are disposed and disposed on the first surface 101 in the present embodiment, the first and second mounting portions R1 and R2 are different from each other. It may be disposed on the second surface 102 or may be disposed on the first surface 101 and the second surface 102.

모듈 기판(100)은 제1,제2 접속 패드(110,120), 전원 핀(130) 및 회로 배선(140)을 구비한다. The module substrate 100 includes first and second connection pads 110 and 120, a power pin 130, and a circuit wiring 140.

제1 접속 패드(110)는 제1 실장부(R1)에 배치되며 메모리 패키지(200)와 전기적으로 연결된다. 제1 접속 패드(110)는 메모리 패키지(200)로/로부터의 데이터 입/출력을 위한 제1 데이터 패드 및 메모리 패키지(200)로의 전원 공급을 위한 제1 전원 패드를 포함한다. 제2 접속 패드(120)는 제2 실장부(R2)에 배치되며 레지스터 패키지(300)와 전기적으로 연결된다. 제2 접속 패드(120)는 레지스터 패키지(300)의 데이터 입출력을 위한 제2 데이터 패드 및 레지스터 패키지(300)로의 전원 공급을 위한 제2 전원 패드를 포함한다.The first connection pad 110 is disposed in the first mounting portion R1 and is electrically connected to the memory package 200. The first connection pad 110 includes a first data pad for inputting / outputting data to / from the memory package 200 and a first power pad for supplying power to the memory package 200. The second connection pad 120 is disposed in the second mounting portion R2 and is electrically connected to the resistor package 300. The second connection pad 120 includes a second data pad for data input / output of the register package 300 and a second power pad for supplying power to the register package 300.

전원 핀(130)은 외부로부터 전원을 공급받기 위한 부분으로, 본 실시예에서, 전원 핀(130)은 모듈 기판(100)의 일측 단변(短邊)을 따라서 다수개가 형성된다.The power pin 130 is a portion for receiving power from the outside, and in this embodiment, a plurality of power pins 130 are formed along one side of the module substrate 100.

회로 배선(140)은 모듈 기판(100)의 내부에 형성되며, 데이터 배선 및 전원 배선을 포함한다. 데이터 배선은 제1 데이터 패드와 제2 데이터 패드를 전기적으로 연결하고, 전원 배선은 전원 핀(130)으로부터 분기되어 제1, 제2 전원 패드와 각각 전기적으로 연결된다. The circuit wiring 140 is formed inside the module substrate 100 and includes a data wiring and a power wiring. The data line electrically connects the first data pad and the second data pad, and the power line is branched from the power pin 130 to be electrically connected to the first and second power pads, respectively.

도 3을 참조하면, 메모리 패키지(200)는 메모리 칩(210), 제1 RFID 태그(220) 및 제1 RFID안테나(230)를 포함한다. 그 외에, 제1 기판(240), 제1 연결부재(250), 제1 몰딩부(260) 및 제1 외부접속단자(270)를 더 포함한다. Referring to FIG. 3, the memory package 200 includes a memory chip 210, a first RFID tag 220, and a first RFID antenna 230. In addition, the apparatus further includes a first substrate 240, a first connection member 250, a first molding part 260, and a first external connection terminal 270.

제1 기판(240)은 상면(240A) 및 상면(240A)과 대향하는 하면(240B)을 가지며, 상면(240A)에 형성된 본딩 핑거(242) 및 하면(240B)에 형성된 볼랜드(244)를 포함하는 제1 회로 패턴을 구비한다.The first substrate 240 has an upper surface 240A and a lower surface 240B facing the upper surface 240A, and includes a bonding finger 242 formed on the upper surface 240A and a ball land 244 formed on the lower surface 240B. A first circuit pattern is provided.

제1 RFID 안테나(230)는 제1 기판(240)의 상면(240A)에 형성된다. 제1 RFID 안테나(230)는, 평면상에서 보았을 때, 나선 형상 또는 폐루프 형상을 가질 수 있다. 도시하지 않았지만, 제1 기판(240)과 제1 RFID 안테나(230) 사이에는 페라이트 차폐막이 개재될 수 있다.The first RFID antenna 230 is formed on the top surface 240A of the first substrate 240. The first RFID antenna 230 may have a spiral shape or a closed loop shape when viewed in a plan view. Although not shown, a ferrite shielding film may be interposed between the first substrate 240 and the first RFID antenna 230.

제1 RFID 태그(220)는 제1 RFID 안테나(230)와 전기적으로 연결된다. 본 실시예에서, 제1 RFID 태그(220)는 제1 RFID 안테나(230)와 전기적으로 연결되도록 제1 RFID 안테나(230) 상에 실장된다. 제1 RFID 태그(220)는 패키지 식별번호를 저장하는 집적회로를 포함하며, 집적회로에 저장된 패키지 식별번호는 제1 RFID 안테나(230)를 통해 레지스터 패키지(300)로 전송된다. The first RFID tag 220 is electrically connected to the first RFID antenna 230. In the present embodiment, the first RFID tag 220 is mounted on the first RFID antenna 230 to be electrically connected to the first RFID antenna 230. The first RFID tag 220 includes an integrated circuit that stores a package identification number, and the package identification number stored in the integrated circuit is transmitted to the register package 300 through the first RFID antenna 230.

메모리 칩(210)은 제1 기판(240)의 상면(240A) 상에 배치되며, 제1 기판(240)의 제1 회로 패턴을 통해 제1 RFID 태그(220)와 전기적으로 연결된다. 본 실시예에서, 메모리 칩(210)은 제1 기판(240)과 대향하는 일면에 본딩 패드(212)를 구비한다.The memory chip 210 is disposed on the top surface 240A of the first substrate 240, and is electrically connected to the first RFID tag 220 through the first circuit pattern of the first substrate 240. In the present embodiment, the memory chip 210 includes a bonding pad 212 on one surface of the memory chip 210 facing the first substrate 240.

제1 연결부재(250)는 메모리 칩(210)의 본딩패드(212)와 제1 기판(240)의 본딩 핑거(242)를 전기적으로 연결한다. 본 실시예에서, 제1 연결부재(250)는, 금속 와이어로 형성된다.The first connection member 250 electrically connects the bonding pad 212 of the memory chip 210 and the bonding finger 242 of the first substrate 240. In the present embodiment, the first connection member 250 is formed of a metal wire.

제1 몰딩부(260)는 메모리 칩(210), 제1 RFID 태그(220), 제1 RFID 안테나(230)를 포함한 제1 기판(240)의 상면(240A)을 밀봉한다. 제1 몰딩부(260)는, 예를 들면, EMC(epoxy molding compound)를 포함할 수 있다.The first molding part 260 seals the top surface 240A of the first substrate 240 including the memory chip 210, the first RFID tag 220, and the first RFID antenna 230. The first molding part 260 may include, for example, an epoxy molding compound (EMC).

제1 외부접속단자(270)는 제1 기판(240) 하면(240B)의 제1 볼랜드(244)에 부착된다. 제1 외부접속단자(270)는, 예를 들면, 솔더볼을 포함할 수 있다. 메모리 패키지(200)는 제1 외부접속단자(270)를 매개로 모듈 기판(100)의 제1접속 패드(110, 도 2 참조) 상에 실장된다. The first external connection terminal 270 is attached to the first ball land 244 on the bottom surface 240B of the first substrate 240. The first external connection terminal 270 may include, for example, solder balls. The memory package 200 is mounted on the first connection pad 110 (see FIG. 2) of the module substrate 100 via the first external connection terminal 270.

도 4 및 도 5를 참조하면, 레지스터 패키지(300)는 제2 RFID 안테나(310), 제2 RFID 태그(320), 제1 RFID 리더기(330), 제1 데이터 송신 안테나(340), 제1 데이터 수신 안테나(350) 및 컨트롤러 칩(360)들을 포함한다. 그 외에, 제2 기판(370), 제1,제2 스위치(381,382), 제2 연결부재(391), 제2 봉지부(392) 및 제2 외부접속단자(393)를 더 포함한다.4 and 5, the register package 300 includes a second RFID antenna 310, a second RFID tag 320, a first RFID reader 330, a first data transmitting antenna 340, and a first RFID tag. The data receiving antenna 350 and the controller chip 360 are included. In addition, the circuit board further includes a second substrate 370, first and second switches 381 and 382, a second connection member 391, a second encapsulation portion 392, and a second external connection terminal 393.

제2 기판(370)은 상면(370A) 및 상면(370A)과 대향하는 하면(370B)을 가지며, 상면(370A)에 형성된 본딩 핑거(372) 및 하면(310B)에 형성된 볼랜드(374)를 포함하는 제2 회로 패턴(미도시)를 구비한다.The second substrate 370 has an upper surface 370A and a lower surface 370B facing the upper surface 370A, and includes a bonding finger 372 formed on the upper surface 370A and a ball land 374 formed on the lower surface 310B. A second circuit pattern (not shown) is provided.

제2 RFID 안테나(310)는 제2 기판(370)의 상면(370A)에 띠 형태로 배치된다. 본 실시예에서, 제2 RFID 안테나(310)는 폐루프 형상을 갖고, 제2 RFID 안테나(310)의 일부는 병렬 방식으로 분기된다. 도시하지 않았지만, 제2 기판(370)과 제2 RFID 안테나(310) 사이에는 페라이트 차폐막이 개재될 수 있다.The second RFID antenna 310 is disposed in a band shape on the top surface 370A of the second substrate 370. In this embodiment, the second RFID antenna 310 has a closed loop shape, and a part of the second RFID antenna 310 is branched in a parallel manner. Although not shown, a ferrite shielding film may be interposed between the second substrate 370 and the second RFID antenna 310.

제2 RFID 태그(320)는 제2 기판(370)의 상면(370A)에 배치된다. 제2 RFID 태그(320)는 제2 기판(370)과 대향하는 일면에 본딩 패드(322)를 구비하며, 모듈 식별번호를 저장하는 집적회로를 포함한다. 제2 RFID 태그(320)는 병렬 방식으로 분기된 제2 RFID 안테나(310)의 제1 및 제2 부분(311,312) 중 제1 부분(311)과 전기적으로 연결된다. 제2 RFID 태그(320)에 저장된 모듈 식별번호는 제2 RFID 안테나(310)를 통하여 외부 장치, 예컨데 메인 보드로 전달된다.The second RFID tag 320 is disposed on the top surface 370A of the second substrate 370. The second RFID tag 320 includes a bonding pad 322 on one surface facing the second substrate 370, and includes an integrated circuit that stores a module identification number. The second RFID tag 320 is electrically connected to the first part 311 of the first and second parts 311 and 312 of the second RFID antenna 310 branched in a parallel manner. The module identification number stored in the second RFID tag 320 is transmitted to an external device, for example, a main board, through the second RFID antenna 310.

제1 RFID 리더기(330)는 제2 기판(370)의 상면(370A)에 배치된다. 제1 RFID 리더기(330)는 제2 기판(370)과 대향하는 일면에 본딩 패드(332)를 구비한다. 제1 RFID 리더기(330)는 병렬 방식으로 분기된 제2 RFID 안테나(310)의 제1 및 제2 부분(311, 312)들 중 제2 부분(312)과 전기적으로 연결된다. 제1 RFID 리더기(330)는 제2 RFID 안테나(310)를 통해 메모리 패키지(100)로부터 패키지 식별 정보를 수집한다. The first RFID reader 330 is disposed on the top surface 370A of the second substrate 370. The first RFID reader 330 includes a bonding pad 332 on one surface facing the second substrate 370. The first RFID reader 330 is electrically connected to the second portion 312 of the first and second portions 311 and 312 of the second RFID antenna 310 branched in a parallel manner. The first RFID reader 330 collects package identification information from the memory package 100 through the second RFID antenna 310.

제1 데이터 송신 안테나(340)는 제2 기판(370)의 상면(370A)에 적어도 하나 이상이 형성된다. 제1 데이터 송신 안테나(340)는 메모리 패키지(200)로부터 입력되는 데이터를 외부 장치, 예컨데 메인 보드에 무선으로 전송한다. At least one first data transmission antenna 340 is formed on the top surface 370A of the second substrate 370. The first data transmission antenna 340 wirelessly transmits data input from the memory package 200 to an external device, for example, a main board.

제1 데이터 수신 안테나(350)는 제2 기판(370)의 상면(370A)에 적어도 하나 이상이 형성된다. 제1 데이터 수신 안테나(350)는 외부 장치, 예컨데 메인 보드로부터 데이터를 무선으로 수신한다. 제1 데이터 수신 안테나(350)를 통해 수신된 데이터는 모듈 기판(100)의 데이터 배선을 통해 메모리 패키지(200)로 전달된다. At least one first data receiving antenna 350 is formed on the top surface 370A of the second substrate 370. The first data receiving antenna 350 wirelessly receives data from an external device, for example, a main board. Data received through the first data receiving antenna 350 is transferred to the memory package 200 through a data line of the module substrate 100.

본 실시예에서, 제1 데이터 송신 안테나(340) 및 제1 데이터 수신 안테나(350)는 상호 교번적으로 배치된다. 제1 데이터 송신 안테나(340) 및 제1 데이터 수신 안테나(350)는 전파 형태로 정보를 전달하기 때문에 전파의 강도에 비례하여 비교적 가까운 거리뿐만 아니라 원거리로도 정보를 전달할 수 있다.In this embodiment, the first data transmitting antenna 340 and the first data receiving antenna 350 are alternately arranged. Since the first data transmission antenna 340 and the first data reception antenna 350 transmit information in the form of radio waves, the first data transmission antenna 340 and the first data reception antenna 350 may transmit information at a long distance as well as a relatively close distance in proportion to the strength of the radio waves.

제1 스위치(381)는 제2 RFID 안테나(310)의 제1 부분(311)에 배치된다. 제1 스위치(281)는, 예를 들어, PMOS 트랜지스터 및 NMOS 트랜지스터의 조합인 트랜스미션 게이트(transmission gate)일 수 있다. 트렌스 미션 게이트인 제1 스위치(281)의 PMOS 트랜지스터에 데이터 "0"이 입력 및 NMOS 트랜지스터에 데이터 "1"이 각각 입력되면 트랜스미션 게이트의 스위치는 "온(ON)"이 된다. 반면, 트랜스미션 게이트인 제1 스위치(281)의 PMOS 트랜지스터에 데이터 "1"이 입력 및 NMOS 트랜지스터에 데이터 "0"이 각각 입력되면 트랜스미션 게이트의 스위치는 "오프(OFF)"된다.The first switch 381 is disposed in the first portion 311 of the second RFID antenna 310. The first switch 281 may be, for example, a transmission gate that is a combination of a PMOS transistor and an NMOS transistor. When data "0" is input to the PMOS transistor of the first switch 281 which is the transmission mission gate and data "1" is input to the NMOS transistor, respectively, the switch of the transmission gate is "ON". On the other hand, when data " 1 " is input to the PMOS transistor of the first switch 281, which is the transmission gate, and data " 0 " is input to the NMOS transistor, the switch of the transmission gate is " OFF ".

제2 스위치(382)는 제2 RFID 안테나(310)의 제2 부분(322)에 배치된다. 본 실시예에서, 제2 스위치(382)는 제1 스위치(381)과 실질적으로 동일한 구조를 갖는다.The second switch 382 is disposed in the second portion 322 of the second RFID antenna 310. In the present embodiment, the second switch 382 has substantially the same structure as the first switch 381.

제2 RFID 안테나(310)는, 제1 스위치(381)가 온(ON) 상태이고 제2 스위치(382)가 오프(OFF) 상태인 경우 제2 RFID 태그(320)의 안테나로 동작하고, 반대로 제1 스위치(381)가 오프(OFF) 상태이고 제2 스위치(382)가 온(ON) 상태인 경우 제1 RFID 리더기(330)의 안테나로 동작한다.The second RFID antenna 310 operates as an antenna of the second RFID tag 320 when the first switch 381 is ON and the second switch 382 is OFF. When the first switch 381 is in an OFF state and the second switch 382 is in an ON state, the first switch 381 operates as an antenna of the first RFID reader 330.

본 실시예에서, 컨트롤러 칩(360)은 제2 RFID 태그(320) 및 제1 RFID 리더기(330) 상에 적어도 둘 이상이 적층된다. 각각의 컨트롤러 칩(360)은 제2 RFID 태그(320) 및 제1 RFID 리더기(330)와 대향하는 일면에 본딩 패드(362)들을 가지며, 본딩 패드(362)들이 노출되도록 계단 형태로 적층된다. In the present embodiment, at least two controller chips 360 are stacked on the second RFID tag 320 and the first RFID reader 330. Each controller chip 360 has bonding pads 362 on one surface facing the second RFID tag 320 and the first RFID reader 330, and is stacked in a step shape such that the bonding pads 362 are exposed.

컨트롤러 칩(360)은 제1 스위치(381) 및 제2 스위치(382)와 연결되며, 제1 스위치(381) 및 제2 스위치(382) 중 어느 하나만을 선택적으로 작동시키기 위한 인버터(364)를 포함한다. 또한, 컨트롤러 칩(360)은 메모리 패키지(200)로부터 입력된 데이터가 제1 데이터 송신 안테나(340)를 통해 무선으로 전송될 수 있도록 제어하고, 제1 데이터 수신 안테나(350)을 통해 무선으로 수신되는 데이터가 메모리 패키지(200)로 전달될 수 있도록 제어하는 제어부를 포함한다.The controller chip 360 is connected to the first switch 381 and the second switch 382, and operates an inverter 364 for selectively operating only one of the first switch 381 and the second switch 382. Include. In addition, the controller chip 360 may control data transmitted from the memory package 200 to be wirelessly transmitted through the first data transmitting antenna 340, and wirelessly receiving the data through the first data receiving antenna 350. And a control unit for controlling the data to be transferred to the memory package 200.

제2 연결부재(391)는 제2 기판(370)의 본딩 핑거(372), 제2 RFID 태그(320)의 본딩 패드(322) 및 컨트롤러 칩(360)들의 본딩 패드(362)를 전기적으로 연결한다. 이에 더하여, 제2 연결부재(391)는 제2 기판(370)의 제2 본딩 핑거(372)와 제1 RFID 리더기(330)의 본딩 패드(332)를 전기적으로 연결한다.The second connection member 391 electrically connects the bonding finger 372 of the second substrate 370, the bonding pad 322 of the second RFID tag 320, and the bonding pad 362 of the controller chips 360. do. In addition, the second connection member 391 electrically connects the second bonding finger 372 of the second substrate 370 and the bonding pad 332 of the first RFID reader 330.

제2 몰드부(392)는 제2 RFID 안테나(310), 제2 RFID 태그(320), 제1 RFID 리더기(330), 제1 데이터 송신 안테나(340), 제1 데이터 수신 안테나(350) 및 컨트롤러 칩(360)들을 포함한 제2 기판(370)의 상면(370A)을 밀봉한다. 제2 몰드부(392)는 EMC를 포함할 수 있다.The second mold 392 may include a second RFID antenna 310, a second RFID tag 320, a first RFID reader 330, a first data transmitting antenna 340, a first data receiving antenna 350, and The top surface 370A of the second substrate 370 including the controller chips 360 is sealed. The second mold portion 392 may include an EMC.

제2 외부접속단자(393)는 제2 기판(370) 하면(370B)의 제2 볼랜드(374)에 부착된다. 제2 외부접속단자(393)는, 예를 들면, 솔더볼을 포함할 수 있다. 레지스터 패키지(300)는 제2 외부접속단자(393)를 매개로 모듈 기판(100)의 제2접속 패드(120, 도 2 참조) 상에 실장된다. The second external connection terminal 393 is attached to the second ball land 374 of the bottom surface 370B of the second substrate 370. The second external connection terminal 393 may include, for example, solder balls. The register package 300 is mounted on the second connection pad 120 (see FIG. 2) of the module substrate 100 via the second external connection terminal 393.

도 6은 본 발명의 제2 실시예에 따른 메모리 모듈을 도시한 평면도이고, 도 7은 도 6의 레지스터 패키지 및 모듈 기판의 일부를 도시한 도면이다.FIG. 6 is a plan view illustrating a memory module according to a second exemplary embodiment of the present invention, and FIG. 7 is a view illustrating a portion of the register package and the module substrate of FIG. 6.

도 6 및 도 7에 도시된 메모리 모듈(20)은 제2 RFID 안테나(310)를 제외하면, 앞서 도 1 내지 도 5을 통해 설명한 메모리 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.The memory module 20 illustrated in FIGS. 6 and 7 has substantially the same configuration as the memory module described with reference to FIGS. 1 through 5 except for the second RFID antenna 310. Therefore, redundant description of the same configuration will be omitted, and the same names and the same reference numerals will be given to the same configurations.

도 6을 참조하면, 메모리 모듈(10')은 모듈 기판(100), 메모리 패키지(200)들 및 레지스터 패키지(300)를 포함한다. Referring to FIG. 6, the memory module 10 ′ includes a module substrate 100, memory packages 200, and a register package 300.

메모리 패키지(200) 및 레지스터 패키지(300)는 모듈 기판(100) 상에 실장된다.The memory package 200 and the register package 300 are mounted on the module substrate 100.

도 7을 참조하면, 본 실시예에서 제2 RFID 안테나(310)는 제2 기판(370) 및 모듈 기판(100) 상에 띠 형태로 배치된다. Referring to FIG. 7, in the present exemplary embodiment, the second RFID antenna 310 is disposed in a band shape on the second substrate 370 and the module substrate 100.

본 실시예에서는, 제2 RFID 안테나(310)가 제2 기판(370) 상에만 배치하는 제1 실시예와 달리, 제2 RFID 안테나(320)가 제2 기판(370) 및 모듈 기판(100) 상에 배치됨으로써, 레지스터 패키지(300)의 사이즈를 감소시킬 수 있다. In the present embodiment, unlike the first embodiment in which the second RFID antenna 310 is disposed only on the second substrate 370, the second RFID antenna 320 is the second substrate 370 and the module substrate 100. By being disposed on, the size of the register package 300 can be reduced.

도 8은 본 발명의 일 실시예에 따른 반도체 장치를 도시한 도면이다.8 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.

도 8을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 메모리 모듈(10)들 및 메인 보드(20)를 포함한다. Referring to FIG. 8, a semiconductor device according to an embodiment of the present invention includes memory modules 10 and a main board 20.

메인 보드(20)에는 중앙처리장치(미도시), 제3 RFID 안테나(31), 제2 RFID 리더기(32), 제2 데이터 송신 안테나(33), 제2 데이터 수신 안테나(34) 등이 탑재될 수 있다. The main board 20 includes a central processing unit (not shown), a third RFID antenna 31, a second RFID reader 32, a second data transmission antenna 33, a second data receiving antenna 34, and the like. Can be.

제3 RFID 안테나(31)는 메인 보드(20) 상에 배치된다. 제3 RFID 안테나(31)는, 평면상에서 보았을 때, 나선 형상 또는 폐루프 형상을 가질 수 있다. The third RFID antenna 31 is disposed on the main board 20. The third RFID antenna 31 may have a spiral shape or a closed loop shape when viewed in plan view.

본 실시예에서, 제2 RFID 리더기(32)는 제3 RFID 안테나(31) 상에 실장된다. 제2 RFID 리더기(32)는 제3 RFID 안테나(31)를 통해 메모리 모듈(10)의 제2 RFID 태그(320)에 저장된 모듈 식별 정보를 수집한다. In this embodiment, the second RFID reader 32 is mounted on the third RFID antenna 31. The second RFID reader 32 collects module identification information stored in the second RFID tag 320 of the memory module 10 through the third RFID antenna 31.

제2 데이터 송신 안테나(33)는 메모리 모듈(10)에 데이터를 무선으로 전송하고, 제2 데이터 수신 안테나(34)는 메모리 모듈(10)로부터 데이터를 무선으로 수신한다. 중앙처리장치는 제2 RFID 리더기(32)를 통해 수집된 모듈 식별번호를 기반으로 메모리 모듈(10)과의 무선 데이터 송수신을 제어한다.The second data transmitting antenna 33 wirelessly transmits data to the memory module 10, and the second data receiving antenna 34 wirelessly receives data from the memory module 10. The CPU controls wireless data transmission and reception with the memory module 10 based on the module identification number collected through the second RFID reader 32.

본 실시예에서, 메모리 모듈(10)은 도 1 내지 도 5를 통해 도시 및 설명된 메모리 모듈과 동일한 구조를 갖는다. 이와 다르게, 메모리 모듈은 도 6 및 도 7을 통해 도시 및 설명된 메모리 모듈과 동일한 구조를 가질 수도 있다.In this embodiment, the memory module 10 has the same structure as the memory module shown and described with reference to FIGS. 1 to 5. Alternatively, the memory module may have the same structure as the memory module shown and described with reference to FIGS. 6 and 7.

본 실시예에서, 메모리 모듈(10)은, 모듈 기판(100)의 단변에 형성된 전원 핀(130)이 메인 보드(20)와 전기적으로 연결되도록, 메인 보드(20) 상에 세워져서 실장된다. In the present embodiment, the memory module 10 is mounted on the main board 20 so that the power pin 130 formed at the short side of the module substrate 100 is electrically connected to the main board 20.

비록, 전술한 실시에에서는 메모리 모듈이 메인 보드상에 세워져서 실장되는 경우를 도시 및 설명하였으나, 메모리 모듈은 메인 보드 상에 실장되지 않고 메인 보드와 분리하여 별도로 구성될 수도 있다. 이 경우, 메모리 모듈에 전원을 공급하기 위하여 별도의 전원 공급 장치가 필요하다.Although the above-described embodiment shows and describes a case in which the memory module is mounted on the main board, the memory module may be separately formed from the main board without being mounted on the main board. In this case, a separate power supply device is required to supply power to the memory module.

상술한 반도체 장치는 다양한 패키지 모듈에 적용될 수 있다.The semiconductor device described above may be applied to various package modules.

도 9는 본 발명의 실시예에 따른 반도체 장치를 구비한 전자 장치를 도시한 사시도이다. 9 is a perspective view illustrating an electronic device having a semiconductor device according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 실시예에 따른 반도체 장치는 휴대폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예의 반도체 패키지는 신뢰성 측면에서 우수하므로, 전자 장치(1000)의 불량 개선에 유리하다. 전자 장치는 도 9에 도시된 휴대폰에 한정되는 것이 아니며, 가령 모바일 전자 기기, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 웹 태블릿(web tablet), 무선 전화기, 네비게이션, 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant) 등 다양한 전자 기기를 포함할 수 있다.9, a semiconductor device according to an embodiment of the present invention may be applied to an electronic device 1000 such as a mobile phone. Since the semiconductor package of the present embodiment is excellent in reliability, it is advantageous to improve the defect of the electronic device 1000. The electronic device is not limited to the mobile phone illustrated in FIG. 9, for example, a mobile electronic device, a laptop computer, a portable computer, a portable multimedia player (PMP), an MP3 player, a camcorder, a web tablet. ), A wireless telephone, navigation, and a personal digital assistant (PDA).

도 10은 본 발명에 따른 반도체 장치 포함하는 전자 장치의 예를 보여주는 블럭도이다. 10 is a block diagram illustrating an example of an electronic device including a semiconductor device according to the present invention.

도 10을 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용2칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.10, the electronic system 1300 may include a controller 1310, an input / output device 1320, and a storage device 1330. The controller 1310, the input / output device 1320, and the storage device 1330 may be coupled through a bus 1350. [ The bus 1350 may be a path through which data flows. For example, the controller 1310 may include at least one of at least one microprocessor, a digital signal processor, a microcontroller, and logic elements capable of performing the same functions. The controller 1310 and the memory device 1330 may include a semiconductor package according to the present invention. The input / output device 1320 may include at least one selected from a keypad, a keyboard, and a display device. The storage device 1330 is a device for storing data. The storage device 1330 may store data and / or instructions that may be executed by the controller 1310. The storage device 1330 may include a volatile storage element and / or a non-volatile storage element. Alternatively, the storage device 1330 may be formed of a flash memory. For example, a flash memory to which the technique of the present invention is applied can be mounted on an information processing system such as a mobile device or a desktop computer. Such a flash memory may consist of a semiconductor disk device (SSD). In this case, the electronic system 1300 can stably store a large amount of data in the flash memory system. The electronic system 1300 may further include an interface 1340 for transferring data to or receiving data from the communication network. The interface 1340 may be in a wired or wireless form. For example, the interface 1340 may include an antenna or a wired or wireless transceiver. Although not shown, the electronic system 1300 may be further provided with an application chip set, a camera image processor (CIS), and an input / output device. Self-explanatory to those who have learned.

이상에서 설명한 본 발명에 의하면, 메모리 모듈과 메인 보드간 데이터 교환이 무선으로 이루어지게 되어 메모리 모듈에서 데이터 핀이 제거된다. 따라서, 메모리 모듈이 차지하는 메인 보드의 면적을 줄이거나 메모리 모듈을 메인 보드와 분리하여 별도로 구성할 수 있으므로 공간 제약에 따른 한계를 넘어 반도체 장치의 고집적화를 이룰 수 있는 효과가 있다.According to the present invention described above, data exchange between the memory module and the main board is performed wirelessly so that data pins are removed from the memory module. Therefore, since the area of the main board occupied by the memory module may be reduced or the memory module may be separately formed from the main board, the semiconductor device may have high integration beyond the limit due to space constraints.

이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiment of the present invention has been shown and described with respect to specific embodiments, the present invention is not limited thereto, and the claims are not limited to the scope of the present invention without departing from the spirit and field of the present invention. It will be readily apparent to those skilled in the art that the invention may be variously modified and modified.

10 : 메모리 모듈
100 : 모듈 기판
200 : 메모리 패키지
300 : 레지스터 패키지10: memory module
100: module board
200: memory package
300: register package

Claims (14)

메모리 칩, 제1 RFID 안테나 및 상기 제1 RFID 안테나와 전기적으로 연결되며 패키지 식별번호를 저장하는 제1 RFID 태그를 구비하는 메모리 패키지;
컨트롤 칩, 제2 RFID 안테나, 상기 제2 RFID 안테나와 전기적으로 연결되며 모듈 식별번호를 저장하는 제2 RFID 태그, 상기 제2 RFID 안테나와 전기적으로 연결되며 상기 제1 RFID 태그로부터 패키지 식별번호를 수집하는 제1 RFID 리더기, 상기 메모리 패키지로부터의 데이터를 외부 장치로 무선으로 전송하는 제1 데이터 송신 안테나 및 외부 장치로부터의 데이터를 무선으로 수신하는 제1 데이터 수신 안테나를 포함하는 레지스터 패키지;및
상기 메모리 패키지 및 레지스터 패키지를 지지하며 상기 메모리 패키지 및 레지스터 패키지간 데이터 교환을 위한 데이터 배선을 구비하는 모듈 기판을 포함하는 것을 특징으로 하는 메모리 모듈.A memory package including a memory chip, a first RFID antenna, and a first RFID tag electrically connected to the first RFID antenna and storing a package identification number;
A second RFID tag electrically connected to a control chip, a second RFID antenna and the second RFID antenna, and storing a module identification number; and collecting a package identification number from the first RFID tag, electrically connected to the second RFID antenna. A register package including a first RFID reader, a first data transmitting antenna for wirelessly transmitting data from the memory package to an external device, and a first data receiving antenna for wirelessly receiving data from an external device; and
And a module substrate supporting the memory package and the register package and having a data line for exchanging data between the memory package and the register package. 제 1항에 있어서, 상기 모듈 기판은 제1면 및 상기 제1면과 대향하는 제2면을 가지며, 상기 메모리 패키지 및 레지스터 패키지는 상기 제1면 또는 제2면 중 어느 하나 이상에 형성되는 것을 특징으로 하는 메모리 모듈.The method of claim 1, wherein the module substrate has a first surface and a second surface facing the first surface, and the memory package and the register package are formed on at least one of the first surface and the second surface. And a memory module. 제 1항에 있어서, 상기 메모리 패키지는 상기 메모리 칩, 제1 RIFD 안테나 및 제1 RFID 태그를 지지하며, 상기 메모리 칩, 제1 RIFD 안테나 및 제1 RFID 태그와 전기적으로 연결되는 제1 기판을 더 포함하는 것을 특징으로 하는 메모리 모듈.The memory package of claim 1, wherein the memory package supports the memory chip, the first RIFD antenna, and the first RFID tag, and further includes a first substrate electrically connected to the memory chip, the first RIFD antenna, and the first RFID tag. Memory module comprising a. 제 1항에 있어서, 상기 레지스터 패키지는 상기 제2 RFID 태그, 제1 RFID 리더기, 제1 데이터 송신 안테나, 제1 데이터 수신 안테나 및 컨트롤러 칩을 지지하며, 상기 제2 RFID 태그, 제1 RFID 리더기, 제1 데이터 송신 안테나, 제1 데이터 수신 안테나 및 컨트롤러 칩과 전기적으로 연결되는 제2 기판을 더 포함하는 것을 특징으로 하는 메모리 모듈.The method of claim 1, wherein the register package supports the second RFID tag, the first RFID reader, the first data transmitting antenna, the first data receiving antenna, and the controller chip, and the second RFID tag, the first RFID reader, And a second substrate electrically connected to the first data transmitting antenna, the first data receiving antenna, and the controller chip. 제 4항에 있어서, 상기 제2 RFID 안테나는 상기 제2 기판상에 배치되는 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the second RFID antenna is disposed on the second substrate. 제 4항에 있어서, 상기 제2 RFID 안테나는 상기 제2 기판 및 상기 모듈 기판 상에 배치되는 것을 특징으로 하는 메모리 모듈.The memory module of claim 4, wherein the second RFID antenna is disposed on the second substrate and the module substrate. 제 1항에 있어서, 상기 레지스터 패키지는 상기 제2 RFID 태그와 상기 제2 RFID 안테나를 전기적으로 단선시키는 제1 스위치;및
상기 제1 RFID 리더기와 상기 제2 RFID 안테나를 전기적으로 단선시키는 제2 스위치을 더 포함하며,
상기 컨트롤러 칩의 제어에 의하여 상기 제1 스위치 및 제2스위치 중 어느 하나가 단선되는 것을 특징으로 하는 메모리 모듈.The electronic device of claim 1, wherein the register package comprises: a first switch electrically disconnecting the second RFID tag and the second RFID antenna; and
And a second switch for electrically disconnecting the first RFID reader and the second RFID antenna.
And one of the first switch and the second switch is disconnected under the control of the controller chip. 제 1항에 있어서, 상기 모듈 기판은 일측 단변에 형성된 전원 핀; 및
상기 전원 핀으로부터 분기되어 상기 메모리 패키지 및 레지스터 패키지와 각각 연결된 전원 배선을 더 포함하는 것을 특징으로 하는 메모리 모듈.According to claim 1, The module substrate is a power pin formed on one side short; And
And a power line branched from the power pin and connected to the memory package and the register package, respectively. 메인 보드 및 적어도 하나의 메모리 모듈을 구비하며,
상기 메모리 모듈은, 메모리 칩, 제1 RFID 안테나 및 상기 제1 RFID 안테나와 전기적으로 연결되며 패키지 식별번호를 저장하는 제1 RFID 태그를 구비하는 메모리 패키지;
컨트롤러 칩, 제2 RFID 안테나, 상기 제2 RFID 안테나와 전기적으로 연결되며 모듈 식별번호를 저장하는 제2 RFID 태그, 상기 제2 RFID 안테나와 전기적으로 연결되며 상기 메모리 패키지의 제1 RFID 태그로부터 패키지 식별번호를 수집하는 제1 RFID 리더기, 상기 메모리 패키지로부터의 데이터를 상기 메인 보드로 무선으로 전송하는 제1 데이터 송신 안테나 및 상기 메인 보드로부터의 데이터를 무선으로 수신하는 제1 데이터 수신 안테나를 포함하는 레지스터 패키지;및
상기 메모리 패키지 및 레지스터 패키지를 지지하며 상기 메모리 패키지 및 레지스터 패키지간 데이터 교환을 위한 데이터 배선을 구비하는 모듈 기판을 포함하는 것을 특징으로 하는 반도체 장치.It has a main board and at least one memory module,
The memory module may include a memory package including a memory chip, a first RFID antenna, and a first RFID tag electrically connected to the first RFID antenna and storing a package identification number;
A second RFID tag electrically connected to a controller chip, a second RFID antenna, and the second RFID antenna and storing a module identification number; A register including a first RFID reader for collecting a number, a first data transmitting antenna for wirelessly transmitting data from the memory package to the main board, and a first data receiving antenna for wirelessly receiving data from the main board Package; and
And a module substrate supporting the memory package and the register package and having a data line for exchanging data between the memory package and the register package. 제 9항에 있어서, 상기 메인 보드 상에 실장되는 제3 RFID 안테나;
상기 제3 RFID 안테나와 전기적으로 연결되며 상기 제2 RFID 태그에 저장된 모듈 식별번호를 수집하는 제2 RFID 리더기;
상기 메모리 모듈에 데이터를 무선으로 전송하는 제2 데이터 송신 안테나; 및
상기 메모리 모듈로부터의 데이터를 무선으로 수신하는 제2 데이터 수신 안테나를 더 포함하는 것을 특징으로 하는 반도체 장치.10. The apparatus of claim 9, further comprising: a third RFID antenna mounted on the main board;
A second RFID reader electrically connected to the third RFID antenna and collecting a module identification number stored in the second RFID tag;
A second data transmission antenna for wirelessly transmitting data to the memory module; And
And a second data receiving antenna for wirelessly receiving data from the memory module. 제 9항에 있어서, 상기 모듈 기판은 상기 모듈 기판의 일측 단면에 배치되는 전원 핀; 및
상기 전원 핀으로부터 분기되어 상기 메모리 패키지들 및 상기 레지스터 패키지에 각각 연결되는 전원 배선을 더 포함하는 것을 특징으로 하는 반도체 장치.The apparatus of claim 9, wherein the module substrate comprises: a power pin disposed at one end surface of the module substrate; And
And a power wiring branched from the power pin and connected to the memory packages and the resistor package, respectively. 제 11항에 있어서, 상기 메모리 모듈은 상기 전원 핀이 상기 메인 보드와 전기적으로 연결되도록 상기 메인 보드 상에 세워져서 실장되는 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 11, wherein the memory module is mounted on the main board such that the power pin is electrically connected to the main board. 제 9항에 있어서, 상기 메모리 모듈은 상기 메인 보드와 분리되어 개별적으로 구성되는 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 9, wherein the memory module is separately configured from the main board. 제 13항에 있어서, 상기 메모리 모듈에 전원을 공급하기 위한 전원 공급장치를 더 포함하는 것을 특징으로 하는 반도체 장치.15. The semiconductor device of claim 13, further comprising a power supply for supplying power to the memory module.
KR1020110094539A 2011-09-20 2011-09-20 Memory module and semiconductor device having the same KR20130030934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094539A KR20130030934A (en) 2011-09-20 2011-09-20 Memory module and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094539A KR20130030934A (en) 2011-09-20 2011-09-20 Memory module and semiconductor device having the same

Publications (1)

Publication Number Publication Date
KR20130030934A true KR20130030934A (en) 2013-03-28

Family

ID=48180325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094539A KR20130030934A (en) 2011-09-20 2011-09-20 Memory module and semiconductor device having the same

Country Status (1)

Country Link
KR (1) KR20130030934A (en)

Similar Documents

Publication Publication Date Title
US8294255B2 (en) Semiconductor package
US8803336B2 (en) Semiconductor package
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
US9356002B2 (en) Semiconductor package and method for manufacturing the same
KR102307490B1 (en) Semiconductor package
KR20150049622A (en) Thermal boundary layer and package-on-package device including the same
KR20110083969A (en) Semiconductor package and method of forming the same
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
CN108029205B (en) Bridge device for interfacing a package device with a substrate
US9082686B2 (en) Semiconductor package
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US8803327B2 (en) Semiconductor package
US20170018527A1 (en) Semiconductor package having a plurality of semiconductor chips stacked therein
KR20140148179A (en) Semiconductor Package and method of fabricating the same
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
US8304876B2 (en) Semiconductor package and method for manufacturing the same
KR102298728B1 (en) Semiconductor packages
US9601469B2 (en) Package-on-package modules, electronic systems including the same, and memory cards including the same
US8692133B2 (en) Semiconductor package
KR20130030934A (en) Memory module and semiconductor device having the same
US9490187B2 (en) Semiconductor package on which semiconductor chip is mounted on substrate with window
US20170084575A1 (en) Semiconductor package embedded with a plurality of chips
US20140327156A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid