KR20130028357A - Stereoscopic image display - Google Patents

Stereoscopic image display Download PDF

Info

Publication number
KR20130028357A
KR20130028357A KR1020110091850A KR20110091850A KR20130028357A KR 20130028357 A KR20130028357 A KR 20130028357A KR 1020110091850 A KR1020110091850 A KR 1020110091850A KR 20110091850 A KR20110091850 A KR 20110091850A KR 20130028357 A KR20130028357 A KR 20130028357A
Authority
KR
South Korea
Prior art keywords
voltage
mode
image
gate
control
Prior art date
Application number
KR1020110091850A
Other languages
Korean (ko)
Other versions
KR101780825B1 (en
Inventor
최동준
백승호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110091850A priority Critical patent/KR101780825B1/en
Publication of KR20130028357A publication Critical patent/KR20130028357A/en
Application granted granted Critical
Publication of KR101780825B1 publication Critical patent/KR101780825B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE: A three-dimensional image display device is provided to magnify the viewing angle of a three dimensional image by implementing a sub-display unit which displays black tone images on a display panel. CONSTITUTION: Each pixel of a display panel includes a main display unit(MP) and a sub-display unit(SP). The main display unit includes a first pixel electrode(Ep1) and a first common electrode(Ec1). The sub-display unit includes a second pixel electrode(Ep2), a second common electrode(Ec2), and a control switch(CT). The main display unit displays a three-dimensional image of a specific tone. The sub-display unit displays black stripes with black tone images.

Description

입체 영상 표시장치{STEREOSCOPIC IMAGE DISPLAY}Stereoscopic Image Display {STEREOSCOPIC IMAGE DISPLAY}

본 발명은 2차원 평면 영상(이하, '2D 영상')과 3차원 입체 영상(이하, '3D 영상')을 선택적으로 구현할 수 있는 입체 영상 표시장치에 관한 것이다.
The present invention relates to a stereoscopic image display device capable of selectively implementing a two-dimensional plane image (hereinafter referred to as '2D image') and a three-dimensional stereoscopic image (hereinafter referred to as '3D image').

다양한 콘텐츠 개발 및 회로 기술 발전에 힘입어 2D 영상과 3D 영상을 선택적으로 구현할 수 있는 입체 영상 표시장치가 개발 및 시판되고 있다. 입체 영상 표시장치의 3D 영상 구현 방법은 크게 양안시차방식(stereoscopic technique)과 복합시차지각방식(autostereoscopic technique)으로 나뉘어진다.With the development of various contents and the development of circuit technology, a stereoscopic image display device capable of selectively implementing 2D and 3D images has been developed and sold. The 3D image realization method of the stereoscopic image display apparatus is largely divided into a stereoscopic technique and an autostereoscopic technique.

양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 또는 뒤에 설치하는 방식이다. 안경방식은 표시패널에 편광 방향이 서로 다른 좌우 시차 영상을 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다. The binocular parallax method uses a parallax image of the left and right eyes with a large stereoscopic effect, and there are glasses and no glasses, both of which are put to practical use. In the non-eyeglass system, an optical plate such as a parallax barrier for separating the optical axis of left and right parallax images is installed in front of or behind the display screen. The spectacle method displays left and right parallax images having different polarization directions on a display panel, and implements a stereoscopic image using polarized glasses or liquid crystal shutter glasses.

액정셔터 안경방식은 표시소자에 좌안 이미지와 우안 이미지를 프레임 단위로 교대로 표시하고 이 표시 타이밍에 동기하여 액정셔터 안경의 좌우안 셔터를 개폐함으로써 3D 영상을 구현한다. 이러한 액정셔터 안경방식은 액정셔터 안경의 데이터 온 타임이 짧아 3D 영상의 휘도가 낮으며, 표시소자와 액정셔터 안경의 동기, 및 온/오프 전환 응답 특성에 따라 3D 크로스토크의 발생이 심하다.In the liquid crystal shutter glasses, a left eye image and a right eye image are alternately displayed on a display element in frame units, and 3D image is realized by opening and closing the left and right eye shutters of the liquid crystal shutter glasses in synchronization with the display timing. The liquid crystal shutter glasses have a short data on time, and thus have low luminance of 3D images, and 3D crosstalk is severely generated depending on the synchronization between the display element and the liquid crystal shutter glasses and on / off switching response characteristics.

편광 안경방식에서는 표시패널에 패턴드 리타더(Patterned retarder)와 같은 편광 분리 소자가 합착되어야 한다. 패턴드 리타더는 표시패널에 표시되는 좌안 영상과 우안 영상의 편광을 분리한다. 시청자는 편광 안경 방식의 입체 영상 표시장치에서 입체 영상을 감상할 때 편광 안경을 착용하여 편광 안경의 좌안 필터를 통해 좌안 영상의 편광을 보게 되고, 편광 안경의 우안 필터를 통해 우안 영상의 편광을 보게 되므로 입체감을 느낄 수 있다.In the polarization glasses method, a polarization splitter such as a patterned retarder should be bonded to the display panel. The patterned retarder separates the polarization of the left eye image and the right eye image displayed on the display panel. When viewing a stereoscopic image on a polarized glasses type stereoscopic display device, the viewer wears polarized glasses to see the polarization of the left eye image through the left eye filter of the polarizing glasses and the polarization of the right eye image through the right eye filter of the polarizing glasses. You can feel the three-dimensional effect.

기존의 편광 안경 방식의 입체 영상 표시장치에서 표시패널은 액정표시패널로 적용될 수 있다. 액정표시패널의 상부 유리기판 두께와 상부 편광판의 두께로 인하여 액정표시패널의 픽셀 어레이와 패턴드 리타더 간의 시차(parallax)에 의해 상하 시야각이 나쁘다. 시청자가 액정표시패널의 정면 보다 높거나 낮은 상하 시야각에서 편광 안경 방식의 입체 영상 표시장치에 표시된 입체 영상을 감상하면 단안(좌안 또는 우안)으로 볼 때 좌안 및 우안 영상이 겹쳐 보이는 3D 크로스토크를 느낄 수 있다. In the conventional stereoscopic image display device of polarized glasses, the display panel may be applied as a liquid crystal display panel. Due to the thickness of the upper glass substrate of the liquid crystal display panel and the thickness of the upper polarizing plate, the vertical viewing angle is bad due to the parallax between the pixel array of the liquid crystal display panel and the patterned retarder. When a viewer views a stereoscopic image displayed on a polarized glasses type stereoscopic image display device at an upper or lower viewing angle higher or lower than the front of the LCD panel, the viewer may feel 3D crosstalk in which the left and right eyes overlap with each other. Can be.

편광 안경 방식의 입체 영상 표시장치에서 상하 시야각의 3D 크로스토크 문제를 해결하기 위하여, 일본 공개특허공보 제2002-185983호 등에서는 입체 영상 표시장치의 패턴드 리타더(또는 3D 필름)에 블랙 스트라이프를 형성하는 방법을 제안한 바 있다. 이와 다른 방법으로, 액정표시패널에 형성된 블랙 매트릭스의 폭을 증가시킬 수 있다. 그런데, 패턴드 리타더에 블랙 스트라이프를 형성하면 2D/3D 영상에서 휘도가 저하될 뿐만 아니라 블랙 매트릭스와 블랙 스트라이프의 상호 작용으로 인하여 모아레(Moire)를 유발할 수 있다. 블랙 매트릭스의 폭을 증가시키는 방법은 개구율을 떨어 뜨려 2D/3D 영상에서 휘도를 저하시킨다. In order to solve the 3D crosstalk problem of vertical viewing angle in a polarized glasses type stereoscopic display device, Japanese Laid-Open Patent Publication No. 2002-185983 et al. It has been proposed how to form. Alternatively, the width of the black matrix formed in the liquid crystal display panel may be increased. However, when the black stripe is formed on the patterned retarder, not only the brightness is lowered in the 2D / 3D image but also the moire may be caused by the interaction of the black matrix and the black stripe. The method of increasing the width of the black matrix lowers the aperture ratio and lowers the luminance in the 2D / 3D image.

본원 출원인은 일본 공개특허공보 제2002-185983호에 개시된 입체 영상 표시장치의 문제점들을 해결하기 위하여, 표시패널의 픽셀들 각각을 2 개로 분할하고 그 중 어느 하나를 액티브 블랙 스트라이프(Active Black Stripe)로 제어하는 기술을 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17), 미합중국 특허 출원 12/536,031(2009. 08. 05.) 등에서 제안한 바 있다. 본원 출원인에 의해 제안된 입체 영상 표시장치는 픽셀들 각각을 2 분할하고 2D 모드에서 분할된 픽셀들 각각에 2D 영상을 기입하여 2D 영상의 휘도 저하를 방지할 수 있고, 3D 영상에서 상하 시야각을 확대하여 2D 영상과 3D 영상 모두에서 시인성을 개선할 수 있는 등 기존의 입체 영상 표시장치에 비하여 탁월한 표시품질을 구현할 수 있다. In order to solve the problems of the stereoscopic image display device disclosed in Japanese Laid-Open Patent Publication No. 2002-185983, the present applicant divides each of the pixels of the display panel into two and any one of them is an active black stripe. The controlling technology has been proposed in Korean Patent Application No. 10-2009-0033534 (2009. 04. 17), US Patent Application 12 / 536,031 (2009. 08. 05.). The stereoscopic image display device proposed by the present applicant divides each of the pixels into two parts and writes a 2D image into each of the divided pixels in the 2D mode to prevent a decrease in luminance of the 2D image, and enlarges the vertical viewing angle in the 3D image. Therefore, the display quality can be improved in both 2D and 3D images, and excellent display quality can be realized as compared to the conventional stereoscopic image display apparatus.

다만, 본원 출원인에 의해 기 제안된 액티브 블랙 스트라이프 기술에서는 픽셀들 각각이 2 분할되는 것에 대응하여 게이트라인의 개수가 2배로 늘어나고 게이트 드라이버의 구성이 복잡해지는 단점이 있다.
However, the active black stripe technology previously proposed by the present applicant has a disadvantage in that the number of gate lines is doubled and the configuration of the gate driver is complicated in correspondence with dividing each of the pixels into two parts.

따라서, 본 발명의 목적은 액티브 블랙 스트라이프 기술 적용시 게이트라인의 개수를 줄여 게이트 드라이버의 구성을 간소화할 수 있도록 한 입체 영상 표시장치를 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a stereoscopic image display device that can simplify the configuration of a gate driver by reducing the number of gate lines when the active black stripe technology is applied.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 입체 영상 표시장치는 다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 표시하는 표시패널; 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 및 콘트롤 전압과 방전전압을 발생하는 구동전압 발생회로를 구비하고; 상기 픽셀들 각각은, 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 스캔펄스에 의해 제어되는 제1 스위치를 통해 데이터라인에 연결되는 제1 화소전극, 상기 제1 화소전극과 대향하며 공통라인에 연결된 제1 공통전극을 포함한 메인 표시부와, 상기 스캔펄스에 의해 제어되는 제2 스위치를 통해 제1 노드에 연결되는 제2 화소전극, 상기 제2 화소전극과 대향하며 상기 공통라인에 연결된 제2 공통전극, 및 상기 콘트롤 전압에 응답하여 상기 데이터라인과 상기 제1 노드 사이의 전류 패스를 스위칭하는 콘트롤 스위치를 포함한 보조 표시부를 갖는다.In order to achieve the above object, a stereoscopic image display apparatus according to an embodiment of the present invention includes a display panel for selectively displaying a 2D image and a 3D image including a plurality of pixels; A patterned retarder that splits the light from the display panel into first and second polarized lights; And a drive voltage generation circuit for generating a control voltage and a discharge voltage; Each of the pixels may include a first pixel electrode connected to a data line and a first pixel electrode connected to a data line through a first switch controlled by a scan pulse swinging between a gate high voltage and a gate low voltage. A main pixel including a first common electrode, a second pixel electrode connected to a first node through a second switch controlled by the scan pulse, and a second common electrode facing the second pixel electrode and connected to the common line; And an auxiliary display including a control switch for switching a current path between the data line and the first node in response to the control voltage.

상기 픽셀들의 콘트롤 스위치들은 상기 콘트롤 전압에 의해 동시에 스위칭되며; 상기 콘트롤 스위치들의 게이트전극들은 상기 콘트롤 전압이 인가되는 콘트롤 라인에 공통으로 접속된다.Control switches of the pixels are simultaneously switched by the control voltage; Gate electrodes of the control switches are commonly connected to a control line to which the control voltage is applied.

상기 구동전압 발생회로는, 상기 2D 영상 구현을 위한 2D 모드에서 상기 콘트롤 전압을 상기 게이트 하이 전압 레벨로 발생하고; 상기 3D 영상 구현을 위한 3D 모드에서 상기 콘트롤 전압을 상기 게이트 로우 전압 레벨로 발생한다.The driving voltage generation circuit generates the control voltage at the gate high voltage level in a 2D mode for realizing the 2D image; The control voltage is generated at the gate low voltage level in the 3D mode for the 3D image.

상기 구동전압 발생회로는, 상기 2D 영상 구현을 위한 2D 모드에서 상기 콘트롤 전압을 교류 형태로 발생하고; 상기 3D 영상 구현을 위한 3D 모드에서 상기 콘트롤 전압을 상기 게이트 로우 전압 레벨로 발생한다.The driving voltage generation circuit generates the control voltage in an alternating current form in a 2D mode for realizing the 2D image; The control voltage is generated at the gate low voltage level in the 3D mode for the 3D image.

상기 2D 모드에서 상기 콘트롤 전압은, 비디오 데이터가 화면에 표시되는 화상 표시기간들에서 게이트 하이 전압으로 유지되고, 상기 화상 표시기간들 사이의 수직 블랭크 기간마다 게이트 로우 전압으로 유지된다.In the 2D mode, the control voltage is maintained at the gate high voltage in the image display periods in which video data is displayed on the screen, and is maintained at the gate low voltage at each vertical blank period between the image display periods.

상기 방전전압은, 보조 표시부들의 제2 화소전극들에 연결된 방전라인과 공통전압으로 충전된 상기 공통라인 사이의 전류 패스를 스위칭하기 위한 방전 스위치의 게이트전극에 인가된다.The discharge voltage is applied to a gate electrode of a discharge switch for switching a current path between a discharge line connected to the second pixel electrodes of the auxiliary display units and the common line charged with a common voltage.

상기 방전전압은, 상기 2D 영상 구현을 위한 2D 모드에서 계속해서 상기 게이트 로우 전압 레벨로 유지되고; 상기 3D 영상 구현을 위한 3D 모드에서 초기 프레임의 소정 기간 동안에만 상기 게이트 하이 전압 레벨로 유지되고, 상기 3D 모드에서의 나머지 기간 동안에는 상기 게이트 로우 전압 레벨로 유지된다.The discharge voltage is maintained at the gate low voltage level continuously in the 2D mode for the 2D image implementation; In the 3D mode for realizing the 3D image, the gate high voltage level is maintained only for a predetermined period of the initial frame, and the gate low voltage level is maintained for the remaining period in the 3D mode.

상기 소정 기간은, 상기 2D 모드에서 상기 보조 표시부들에 충전된 데이터전압이, 상기 2D 모드에서 상기 3D 모드로 바뀐 직후에 상기 공통전압 레벨까지 방전될 수 있는 시간적 길이로 설정된다.The predetermined period is set to a length of time in which the data voltage charged in the auxiliary display units in the 2D mode can be discharged to the common voltage level immediately after the change from the 2D mode to the 3D mode.

상기 방전 스위치는 상기 표시패널의 비 표시영역에 형성된다.
The discharge switch is formed in a non-display area of the display panel.

본 발명은 2D 모드에서 영상 데이터를 표시하고 3D 모드에서 블랙 계조를 표시하는 보조 표시부를 표시패널 내에 구현하여 2D 영상의 휘도를 저하시키지 않으면서도 3D 상하 시야각을 확대할 수 있다. 본 발명은 픽셀의 메인 표시부와 보조 표시부의 구동을 위해 기존과 같이 2 개의 게이트라인들을 할당하지 않고 1개의 게이트라인을 공통으로 할당함으로써, 기존의 액티브 블랙 스트라이프 기술에 비해 게이트라인의 개수를 절반으로 줄일 수 있으며, 그 결과 게이트 드라이버의 구성을 간소화할 수 있다.
According to the present invention, an auxiliary display unit for displaying image data in 2D mode and black gradation in 3D mode can be implemented in the display panel to enlarge the 3D vertical viewing angle without lowering the brightness of the 2D image. According to the present invention, the gate line is halved in comparison to the existing active black stripe technology by allocating one gate line in common without allocating two gate lines to drive the main display unit and the sub display unit of the pixel. It can be reduced, and as a result, the configuration of the gate driver can be simplified.

도 1 및 도 2는 본 발명의 실시예에 따른 편광 안경방식의 입체 영상 표시장치를 보여주는 도면.
도 3은 표시패널의 콘트롤 스위치의 동작을 제어하기 위한 콘트롤 전압의 일 예를 보여주는 파형도.
도 4는 표시패널의 콘트롤 스위치의 동작을 제어하기 위한 콘트롤 전압의 다른 예를 보여주는 파형도.
도 5는 표시패널의 방전 스위치의 동작을 제어하기 위한 방전 전압을 보여주는 파형도.
도 6은 도 2에 도시된 표시패널의 픽셀 어레이와 방전 스위치를 간략히 보여주는 등가 회로도.
도 7은 도 6에 도시된 픽셀의 접속 구성을 상세히 보여주는 등가 회로도.
도 8은 각 구동 모드에서 스캔펄스, 콘트롤 전압, 데이터 전압, 및 화소전압을 보여 주는 파형도.
도 9는 2D 모드에서 픽셀의 표시 상태를 보여주는 도면.
도 10은 3D 모드에서 픽셀의 표시 상태를 보여주는 도면.1 and 2 are views showing a stereoscopic image display device of a polarizing glasses method according to an embodiment of the present invention.
3 is a waveform diagram illustrating an example of a control voltage for controlling an operation of a control switch of a display panel.
4 is a waveform diagram showing another example of a control voltage for controlling the operation of a control switch of a display panel;
5 is a waveform diagram showing a discharge voltage for controlling an operation of a discharge switch of a display panel.
6 is an equivalent circuit diagram schematically illustrating a pixel array and a discharge switch of the display panel illustrated in FIG. 2.
7 is an equivalent circuit diagram showing in detail the connection configuration of the pixel shown in FIG.
8 is a waveform diagram showing a scan pulse, a control voltage, a data voltage, and a pixel voltage in each driving mode.
9 shows a display state of pixels in a 2D mode.
10 shows a display state of pixels in a 3D mode.

이하, 도 1 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 10.

도 1 및 도 2는 본 발명의 실시예에 따른 편광 안경방식의 입체 영상 표시장치를 보여준다. 도 3 및 도 4는 표시패널의 콘트롤 스위치의 동작을 제어하기 위한 콘트롤 전압의 예들을 보여준다. 그리고, 도 5는 표시패널의 방전 스위치의 동작을 제어하기 위한 방전 전압을 보여준다.1 and 2 show a three-dimensional image display device of the polarizing glasses method according to an embodiment of the present invention. 3 and 4 show examples of control voltages for controlling the operation of the control switch of the display panel. 5 illustrates a discharge voltage for controlling the operation of the discharge switch of the display panel.

도 1 및 도 2를 참조하면, 이 입체 영상 표시장치는 표시소자(10), 패턴드 리타더(20), 콘트롤러(30), 패널 구동회로(40) 및 편광 안경(50)을 구비한다.1 and 2, the stereoscopic image display device includes a display element 10, a patterned retarder 20, a controller 30, a panel driving circuit 40, and polarizing glasses 50.

표시소자(10)는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자로 구현될 수 있다. 이하에서, 표시소자(10)를 액정표시소자를 중심으로 설명한다.The display device 10 includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), an inorganic electroluminescent device and an organic light emitting diode device. The display device may be implemented as a flat panel display device such as an electroluminescence device (EL) including an organic light emitting diode (OLED) and an electrophoresis display device (EPD). Hereinafter, the display element 10 will be described mainly with respect to the liquid crystal display element.

표시소자(10)는 표시패널(11)과, 상부 편광필름(Polarizer)(11a)과, 하부 편광필름(11b)을 포함한다. The display element 10 includes a display panel 11, an upper polarizer 11a, and a lower polarizer 11b.

표시패널(11)은 2D 모드에서 2D 영상을 표시하고, 3D 모드에서 3D 영상을 표시한다. 표시패널(11)은 두 장의 유리기판들과 이들 사이에 형성된 액정층을 포함한다. 표시패널(11)의 하부 유리기판에는 다수의 데이터라인들(DL), 이 데이터라인들(DL)과 각각 교차되는 다수의 게이트라인들(GL), 공통전압(Vcom)이 공급되는 공통라인, 콘트롤 전압(VCT)이 공급되는 콘트롤 라인, 방전 전압(VRT)에 따라 스위칭되어 공통라인과 방전라인을 연결하는 방전 스위치가 형성된다. The display panel 11 displays a 2D image in the 2D mode, and displays a 3D image in the 3D mode. The display panel 11 includes two glass substrates and a liquid crystal layer formed therebetween. The lower glass substrate of the display panel 11 includes a plurality of data lines DL, a plurality of gate lines GL crossing each of the data lines DL, a common line supplied with a common voltage Vcom, A discharge switch is connected to the common line and the discharge line by switching according to the control line and the discharge voltage VRT supplied with the control voltage VCT.

표시패널(11)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터가 형성된다. 표시패널(11)의 상부 유리기판과 하부 유리기판 각각에는 상부 및 하부 편광필름(11a, 11b)이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전압(Vcom)이 공급되는 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성될 수 있으며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성될 수 있다. 유리기판들 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.A black matrix and a color filter are formed on the upper glass substrate of the display panel 11. Upper and lower polarizing films 11a and 11b are attached to each of the upper and lower glass substrates of the display panel 11, and an alignment layer for setting the pre-tilt angle of the liquid crystal is formed. The common electrode supplied with the common voltage (Vcom) may be formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and in plane switching (IPS) mode and FFS. It may be formed on the lower glass substrate together with the pixel electrode in a horizontal electric field driving method such as a (Fringe Field Switching) mode. A column spacer for maintaining a cell gap of the liquid crystal cell may be formed between the glass substrates.

신호라인들(DL,GL)의 교차 구조에 의해 다수의 단위 픽셀들을 포함한 픽셀 어레이가 형성된다. 단위 픽셀은 각각 적색(R), 녹색(G) 및 청색(B) 구현을 위한 3개의 픽셀들(PIX)을 구비한다. 픽셀들(PIX) 각각은 도 6과 같이 2 분할된다. 픽셀들(PIX) 각각은 메인 표시부(MP)와 액티브 블랙 스트라이프로 기능하는 보조 표시부(SP)를 포함한다. 보조 표시부들(SP)의 콘트롤 스위치(CT)는 콘트롤 라인(CONL)에 공통으로 연결된다. 콘트롤 라인(CONL)에는 콘트롤 스위치들(CT)의 동작을 공통으로 제어하기 위한 콘트롤 전압(VCT)이 인가된다. A pixel array including a plurality of unit pixels is formed by the cross structure of the signal lines DL and GL. The unit pixel has three pixels PIX for implementing red (R), green (G), and blue (B), respectively. Each of the pixels PIX is divided into two as shown in FIG. 6. Each of the pixels PIX includes a main display unit MP and an auxiliary display unit SP that functions as an active black stripe. The control switch CT of the auxiliary display parts SP is commonly connected to the control line CONL. The control voltage VCT is applied to the control line CONL to control the operations of the control switches CT in common.

메인 픽셀부(MP)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하고, 3D 모드에서 3D 영상의 비디오 데이터를 표시한다. 이에 비하여, 보조 표시부(SP)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하는 역할을 하는 반면, 3D 모드에서 블랙 계조를 표시하여 블랙 스트라이프 역할을 한다. 보조 표시부(SP)는 2D 모드에서 2D 영상의 개구율과 휘도를 높이고 3D 모드에서 3D 영상의 상하 시야각을 확대한다. 1 픽셀 내에서 메인 픽셀부(MP)와 서브 표시부(SP)의 크기와 형태는 패널 구동 특성, 표시 영상의 휘도, 3D 영상의 시야각, 응용 제품 특성 등을 고려하여 적절히 설계될 수 있다.The main pixel unit MP displays the video data of the 2D image in the 2D mode, and displays the video data of the 3D image in the 3D mode. In contrast, the auxiliary display unit SP plays a role of displaying video data of a 2D image in 2D mode, while displaying a black gray scale in 3D mode, and serves as a black stripe. The auxiliary display unit SP increases the aperture ratio and luminance of the 2D image in the 2D mode and enlarges the vertical viewing angle of the 3D image in the 3D mode. The size and shape of the main pixel unit MP and the sub display unit SP within one pixel may be appropriately designed in consideration of panel driving characteristics, luminance of display images, viewing angles of 3D images, and application product characteristics.

한편, 도 6에 보여지듯이, 픽셀 어레이는 표시패널(11)의 유효 표시영역(AR1)에 형성된다. 이 유효 표시영역(AR1)의 바깥에는 비 표시영역(AR2)이 배치된다. 방전 전압(VRT)에 따라 스위칭되어 공통라인(CL)과 방전라인(DCL)을 연결하는 방전 스위치(RT)는 표시패널(11)의 비 표시영역(AR2)에 형성된다. 방전라인(DCL)은 보조 표시부들(SP)에 공통으로 연결된다.On the other hand, as shown in FIG. 6, the pixel array is formed in the effective display area AR1 of the display panel 11. The non-display area AR2 is disposed outside the effective display area AR1. The discharge switch RT, which is switched according to the discharge voltage VRT and connects the common line CL and the discharge line DCL, is formed in the non-display area AR2 of the display panel 11. The discharge line DCL is commonly connected to the auxiliary display parts SP.

이러한 본 발명의 표시소자(10)는 투과형 표시소자, 반투과형 표시소자, 반사형 표시소자 등 어떠한 형태로도 구현될 수 있다. 투과형 표시소자와 반투과형 표시소자에서는 백라이트 유닛(12)이 필요하다. 백라이트 유닛(12)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. The display device 10 of the present invention may be implemented in any form such as a transmissive display device, a transflective display device, a reflective display device. In the transmissive display device and the transflective display device, the backlight unit 12 is required. The backlight unit 12 may be implemented as a direct type backlight unit or an edge type backlight unit.

패턴드 리타더(20)는 표시패널(11)의 상부 편광필름(11a)에 부착된다. 패턴드 리타더(20)의 기수 라인들에는 제1 리타더(RT1)가 형성되고, 패턴드 리터더(20)의 우수 라인들에는 제2 리타더(RT2)가 형성된다. 제1 리타더(RT1)의 광흡수축과 제2 리타더(RT2)의 광흡수축은 서로 다르다. 패턴드 리타더(20)의 제1 리타더(RT1)는 픽셀 어레이의 기수번째 수평 픽셀라인과 대향하고, 제2 리타더(RT2)는 픽셀 어레이의 우수번째 수평 픽셀라인과 대향한다. 제1 리타더(RT1)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 1/4 파장 만큼 지연시켜 제1 편광(예컨대, 좌원편광)으로 통과시킨다. 제2 리타더(RT2)는 상부 편광필름(11a)을 통해 입사되는 선편광의 위상을 3/4 파장 만큼 지연시켜 제2 편광(예컨대, 우원편광)으로 통과시킨다. The patterned retarder 20 is attached to the upper polarizing film 11a of the display panel 11. The first retarder RT1 is formed in the odd lines of the patterned retarder 20, and the second retarder RT2 is formed in the even lines of the patterned retarder 20. The light absorption axis of the first retarder RT1 and the light absorption axis of the second retarder RT2 are different from each other. The first retarder RT1 of the patterned retarder 20 faces the odd-numbered horizontal pixel lines of the pixel array, and the second retarder RT2 faces the even-numbered horizontal pixel lines of the pixel array. The first retarder RT1 delays the phase of the linearly polarized light incident through the upper polarizing film 11a by 1/4 wavelength to pass the first polarized light (eg, left circularly polarized light). The second retarder RT2 delays the phase of linearly polarized light incident through the upper polarizing film 11a by 3/4 wavelength and passes the second polarized light (eg, right circularly polarized light).

콘트롤러(30)는 모드 선택신호(SEL)에 따라 2D 모드 또는 3D 모드로 패널 구동회로(40)의 동작을 제어한다. 콘트롤러(30)는 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller)와 같은 유저 인터페이스를 통해 모드 선택신호(SEL)를 입력받고, 그에 따라 2D 모드 동작과 3D 모드 동작을 전환할 수 있다. 한편, 콘트롤러(30)는 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수도 있다. The controller 30 controls the operation of the panel driving circuit 40 in the 2D mode or the 3D mode according to the mode selection signal SEL. The controller 30 receives a mode selection signal SEL through a user interface such as a touch screen, an on screen display (OSD), a keyboard, a mouse, and a remote controller, and accordingly, operates the 2D mode. And 3D mode operation can be switched. On the other hand, the controller 30 is a 2D / 3D identification code encoded in the data of the input image, for example, 2D / 3D identification code that can be coded in the EPG (Electronic Program Guide) or ESG (Electronic Service Guide) of the digital broadcast standard May be detected to distinguish between 2D mode and 3D mode.

콘트롤러(30)는 3D 모드 하에서 비디오 소스로부터 입력되는 3D 영상 데이터를 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터로 분리한 후, 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터를 데이터 드라이버(41)에 공급한다. 콘트롤러(30)는 2D 모드 하에서 비디오 소스로부터 입력되는 2D 영상의 RGB 데이터를 데이터 드라이버(41)에 공급한다.The controller 30 separates the 3D image data input from the video source into the RGB data of the left eye image and the RGB data of the right eye image in the 3D mode, and then separates the RGB data of the left eye image and the RGB data of the right eye image. To feed. The controller 30 supplies the RGB data of the 2D image input from the video source to the data driver 41 under the 2D mode.

콘트롤러(30)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 패널 구동회로(40)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. The controller 30 operates the panel driving circuit 40 by using timing signals such as a vertical sync signal Vsync, a horizontal sync signal Hsync, a data enable signal Data Enable, and a dot clock DCLK. Generate control signals for controlling timing.

데이터 드라이버(41)의 동작 타이밍을 제어하기 위한 데이터 제어신호는 1 수평라인분의 데이터가 표시되는 1 수평기간 중에서 데이터의 시작점을 지시하는 소스 스타트 펄스(Source Start Pulse : SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터의 래치동작을 제어하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 드라이버(41)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 및 표시패널(11)의 액정셀들에 공급될 데이터전압의 극성을 제어하는 극성제어신호(POL) 등을 포함한다.The data control signal for controlling the operation timing of the data driver 41 includes a source start pulse (SSP) and a rising point indicating a start point of data in one horizontal period in which data for one horizontal line is displayed. Or a source sampling clock (SSC) for controlling the latching operation of data based on a falling edge, a source output enable signal (SOE) for controlling the output of the data driver 41, and a display panel ( And a polarity control signal POL for controlling the polarity of the data voltage to be supplied to the liquid crystal cells of 11).

게이트 드라이버(42)의 동작 타이밍을 제어하기 위한 게이트 제어신호는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 드라이버(42) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 드라이버(42)의 출력을 제어하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. The gate control signal for controlling the operation timing of the gate driver 42 includes a gate start pulse (GSP) and a gate driver 42 indicating a start horizontal line at which a scan starts in one vertical period in which one screen is displayed. Gate shift clock signal (GSC) for sequentially shifting the gate start pulse GSP, and a gate output enable signal (Gate Output) for controlling the output of the gate driver 42. Enable: GOE).

콘트롤러(30)는 입력 프레임 주파수에 동기되는 타이밍신호들(Vsync,Hsync,DE,DCLK)을 체배하여 N×f(N은 2이상의 양의 정수, f는 입력 프레임 주파수)Hz의 프레임 주파수로 패널 구동회로(40)의 동작을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. The controller 30 multiplies the timing signals Vsync, Hsync, DE, and DCLK in synchronization with the input frame frequency to panel the frame frequency with N × f (N is a positive integer of 2 or more, f is the input frame frequency) Hz. The operation of the driving circuit 40 can be controlled. The input frame frequency is 60 Hz in the National Television Standards Committee (NTSC) scheme and 50 Hz in the phase-alternating line (PAL) scheme.

패널 구동회로(40)는 표시패널(11)의 데이터라인들(DL)을 구동시키기 위한 데이터 드라이버(41)와, 표시패널(11)의 게이트라인들(GL)을 구동시키기 위한 게이트 드라이버(42)와, 표시패널(11)의 콘트롤 라인과 방전 스위치의 구동에 필요한 전압들을 생성하는 구동전압 발생회로(43)를 포함한다.The panel driving circuit 40 includes a data driver 41 for driving the data lines DL of the display panel 11 and a gate driver 42 for driving the gate lines GL of the display panel 11. And a driving voltage generation circuit 43 for generating voltages required for driving the control line of the display panel 11 and the discharge switch.

데이터 드라이버(41)의 구동 IC들 각각은 쉬프트 레지스터(Shift register), 래치(Latch), 디지털-아날로그 변환기(Digital to Analog convertor, DAC), 출력 버퍼(Output buffer) 등을 포함한다. 데이터 드라이버(41)는 데이터 제어신호(SSP,SSC,SOE)에 따라 2D 또는 3D 영상의 RGB 데이터를 래치한다. 데이터 드라이버(41)는 극성제어신호(POL)에 응답하여 2D 또는 3D 영상의 RGB 데이터를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 드라이버(41)는 게이트 드라이버(42)로부터 출력되는 스캔펄스(또는, 게이트펄스)에 동기되도록 데이터전압을 데이터라인들(DL)에 출력한다. 데이터 드라이버(41)의 구동 IC들은 TAB(Tape Automated Bonding) 공정에 의해 표시패널(11)의 하부 유리기판에 접합될 수 있다.Each of the driving ICs of the data driver 41 includes a shift register, a latch, a digital-to-analog converter (DAC), an output buffer, and the like. The data driver 41 latches RGB data of 2D or 3D video according to the data control signals SSP, SSC, and SOE. The data driver 41 inverts the polarity of the data voltage by converting the RGB data of the 2D or 3D image into the analog positive gamma compensation voltage and the negative gamma compensation voltage in response to the polarity control signal POL. The data driver 41 outputs a data voltage to the data lines DL to be synchronized with the scan pulse (or gate pulse) output from the gate driver 42. The driving ICs of the data driver 41 may be bonded to the lower glass substrate of the display panel 11 by a tape automated bonding (TAB) process.

게이트 드라이버(42)는 게이트 제어신호(GSP,GSC,GOE)에 따라 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙되는 스캔펄스를 발생한다. 그리고, 게이트 제어신호(GSP,GSC,GOE)에 따라 스캔펄스를 게이트라인들(GL)에 라인 순차 방식으로 공급한다. 게이트 드라이버(42)는 게이트 쉬프트 레지스터 어레이(Gate shift register array)등을 포함한다. 게이트 드라이버(42)의 게이트 쉬프트 레지스터 어레이는 표시패널(11)에서 픽셀 어레이가 형성된 표시영역 바깥의 비 표시영역에 GIP(Gate In Panel) 방식으로 형성될 수 있다. GIP 방식에 의해, 게이트 쉬프트 레지스터들은 픽셀 어레이의 TFT(Thin Film Transistor) 공정에서 픽셀 어레이와 함께 형성될 수 있다. 게이트 드라이버(42)의 게이트 쉬프트 레지스터 어레이는 TAB 공정에 의해 표시패널(11)의 하부 유리기판에 접합되는 구동 IC들로 구현될 수도 있다.The gate driver 42 generates a scan pulse swinging between the gate high voltage and the gate low voltage according to the gate control signals GSP, GSC, and GOE. The scan pulse is supplied to the gate lines GL in a line sequential manner according to the gate control signals GSP, GSC, and GOE. The gate driver 42 includes a gate shift register array and the like. The gate shift register array of the gate driver 42 may be formed in a non-display area outside the display area in which the pixel array is formed in the display panel 11 by a gate in panel (GIP) method. By the GIP method, the gate shift registers may be formed together with the pixel array in a thin film transistor (TFT) process of the pixel array. The gate shift register array of the gate driver 42 may be implemented as driving ICs bonded to the lower glass substrate of the display panel 11 by a TAB process.

구동전압 발생회로(43)는 모드 선택신호(SEL)를 참조로 도 3 및 도 4와 같이 구동 모드에 따라 콘트롤 전압(VCT)을 서로 다른 레벨로 발생한다. The driving voltage generation circuit 43 generates the control voltage VCT at different levels according to the driving mode as shown in FIGS. 3 and 4 with reference to the mode selection signal SEL.

구동전압 발생회로(43)는 도 3과 같이 2D 모드에서 콘트롤 전압(VCT)을 게이트 하이 전압(VGH)과 동일하게 발생하는 반면, 3D 모드에서 콘트롤 전압(VCT)을 게이트 로우 전압(VGL)과 동일하게 발생할 수 있다. The driving voltage generation circuit 43 generates the control voltage VCT equal to the gate high voltage VGH in the 2D mode as shown in FIG. 3, while the control voltage VCT is equal to the gate low voltage VGL in the 3D mode. The same can happen.

한편, 구동전압 발생회로(43)는 콘트롤 전압(VCT)에 의해 동작되는 콘트롤 스위치들(도 6의 CT)의 게이트 바이어스 스트레스를 보상하기 위해, 2D 모드에서 콘트롤 전압(VCT)을 도 4와 같이 교류 형태로 발생할 수 있다. 도 4를 참조하면, 콘트롤 전압(VCT)은 2D 모드에서 비디오 데이터가 화면에 표시되는 화상 표시기간들(AP)에서 게이트 하이 전압(VGH) 레벨로 발생되되, 화상 표시기간들(AP) 사이의 수직 블랭크 기간(VB)마다 게이트 로우 전압(VGL) 레벨로 발생될 수 있다.Meanwhile, in order to compensate for the gate bias stress of the control switches (CT of FIG. 6) operated by the control voltage VCT, the driving voltage generation circuit 43 sets the control voltage VCT in the 2D mode as shown in FIG. 4. Can occur in the form of alternating current. Referring to FIG. 4, the control voltage VCT is generated at the gate high voltage VGH level in the image display periods AP in which video data is displayed on the screen in the 2D mode, and is divided between the image display periods AP. The gate low voltage VGL may be generated at every vertical blank period VB.

구동전압 발생회로(43)는 모드 선택신호(SEL)를 참조로 방전전압(VRT)을 도 5와 같은 펄스 형태로 발생한다. 방전전압(VRT)은 도 6에 도시된 바와 같이 보조 표시부들(SP)의 화소전극에 연결된 방전라인(DSL)과 공통전압(Vcom)으로 충전된 공통라인(CL) 사이의 전류 패스를 스위칭하기 위한 방전 스위치(RT)의 게이트전극에 인가된다. 이러한 방전전압(VRT)은 2D 모드에서 계속해서 게이트 로우 전압(VGL) 레벨로 발생된다. 3D 모드에서 방전전압(VRT)은, 3D 모드로 바뀐 직후의 소정 기간(t0) 동안에만 게이트 하이 전압(VGH) 레벨로 발생되고, 나머지 기간 동안에는 게이트 로우 전압(VGL) 레벨로 발생된다. 여기서, 소정 기간(t0)은 2D 모드에서 보조 표시부들(SP)에 충전된 데이터전압이 3D 모드로 바뀐 직후에 충분히 블랙 계조 전압까지 방전될 수 있는 시간적 길이로 설정된다.The driving voltage generation circuit 43 generates the discharge voltage VRT in the form of a pulse as shown in FIG. 5 with reference to the mode selection signal SEL. As shown in FIG. 6, the discharge voltage VRT switches the current path between the discharge line DSL connected to the pixel electrodes of the auxiliary display units SP and the common line CL charged with the common voltage Vcom. Is applied to the gate electrode of the discharge switch RT. This discharge voltage VRT is continuously generated at the gate low voltage VGL level in the 2D mode. In the 3D mode, the discharge voltage VRT is generated at the gate high voltage VGH level only during a predetermined period t0 immediately after switching to the 3D mode, and is generated at the gate low voltage VGL level for the remaining periods. Here, the predetermined time period t0 is set to a time length that can be sufficiently discharged to the black gradation voltage immediately after the data voltage charged in the auxiliary display units SP in the 2D mode is changed to the 3D mode.

편광 안경(50)은 좌안 편광필터를 갖는 좌안(50L)과 우안 편광필터를 갖는 우안(50R)을 구비한다. 좌안 편광필터는 패턴드 리타더(20)의 제1 리타더(RT1)와 동일한 광흡수축을 가지며, 우안 편광필터는 패턴드 리타더(20)의 제2 리타더(RT2)와 동일한 광흡수축을 가진다. 예들 들면, 편광 안경(50)의 좌안 편광필터는 좌원편광 필터로 선택될 수 있고, 편광 안경(50)의 우안 편광필터는 우원편광 필터로 선택될 수 있다. 사용자는 편광 안경(50)을 통해 표시소자(10)에 공간분할 방식으로 표시된 3D 영상 데이터를 감상할 수 있다.The polarizing glasses 50 include a left eye 50L having a left eye polarization filter and a right eye 50R having a right eye polarization filter. The left eye polarization filter has the same light absorption axis as the first retarder RT1 of the patterned retarder 20, and the right eye polarization filter has the same light absorption axis as the second retarder RT2 of the patterned retarder 20. Have For example, the left eye polarization filter of the polarizing glasses 50 may be selected as a left circular polarization filter, and the right eye polarization filter of the polarizing glasses 50 may be selected as a right circular polarization filter. The user may view 3D image data displayed on the display device 10 in a spatial division manner through the polarizing glasses 50.

도 6은 도 2에 도시된 표시패널의 픽셀 어레이와 방전 스위치를 간략히 보여준다. 그리고, 도 7은 도 6에 도시된 픽셀의 접속 구성을 상세히 보여준다.FIG. 6 schematically shows a pixel array and a discharge switch of the display panel shown in FIG. 2. 7 shows the connection configuration of the pixel shown in FIG. 6 in detail.

도 6 및 도 7을 참조하면, 메인 표시부(MP)는 제1 화소전극(Ep1), 이 제1 화소전극(Ep1)과 대향하여 제1 액정 커패시터(Clc1)를 구성하는 제1 공통전극(Ec1), 및 제1 스토리지 커패시터(Cst1)를 구비한다. 제1 화소전극(Ep1)은 제1 스위치(ST1)를 통해 데이터라인(DL)에 연결된다. 제1 스위치(ST1)는 스캔펄스(SCAN)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터전압(Vdata)을 제1 화소전극(Ep1)에 인가한다. 제1 스위치(ST1)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 제1 화소전극(Ep1)에 접속된다. 제1 공통전극(Ec1)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제1 스토리지 커패시터(Cst1)는 절연층을 사이에 두고 제1 화소전극(Ep1)과 공통라인(CL)의 중첩으로 형성된다. 6 and 7, the main display unit MP includes a first pixel electrode Ep1 and a first common electrode Ec1 constituting the first liquid crystal capacitor Clc1 opposite to the first pixel electrode Ep1. ), And a first storage capacitor Cst1. The first pixel electrode Ep1 is connected to the data line DL through the first switch ST1. The first switch ST1 is turned on in response to the scan pulse SCAN to apply the data voltage Vdata on the data line DL to the first pixel electrode Ep1. The gate electrode of the first switch ST1 is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode is connected to the first pixel electrode Ep1. The first common electrode Ec1 is connected to the common line CL charged with the common voltage Vcom. The first storage capacitor Cst1 is formed by overlapping the first pixel electrode Ep1 and the common line CL with an insulating layer interposed therebetween.

보조 표시부(SP)는 제2 화소전극(Ep2), 이 제2 화소전극(Ep2)과 대향하여 제2 액정 커패시터(Clc2)를 구성하는 제2 공통전극(Ec2), 및 제2 스토리지 커패시터(Cst2)를 구비한다. 제2 화소전극(Ep2)은 콘트롤 스위치(CT)와 제2 스위치(ST2)를 통해 데이터라인(DL)에 연결된다. 콘트롤 스위치(CT)는 콘트롤 전압(VCT)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터전압(Vdata)을 제1 노드(n1)에 인가한다. 콘트롤 스위치(CT)의 게이트전극은 콘트롤 라인(CONL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 제1 노드(n1)에 접속된다. 제2 스위치(ST2)는 스캔펄스(SCAN)에 응답하여 턴 온 됨으로써 제1 노드(n1)의 데이터전압(Vdata)을 제2 화소전극(Ep2)에 인가한다. 제2 스위치(ST2)의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 제1 노드(n1)에 접속되며, 드레인전극은 제2 화소전극(Ep2)에 접속된다. 제2 공통전극(Ec2)은 공통전압(Vcom)으로 충전된 공통라인(CL)에 접속된다. 제2 스토리지 커패시터(Cst2)는 절연층을 사이에 두고 제2 화소전극(Ep2)과 공통라인(CL)의 중첩으로 형성된다. The auxiliary display unit SP includes a second pixel electrode Ep2, a second common electrode Ec2 constituting the second liquid crystal capacitor Clc2 opposite to the second pixel electrode Ep2, and a second storage capacitor Cst2. ). The second pixel electrode Ep2 is connected to the data line DL through the control switch CT and the second switch ST2. The control switch CT is turned on in response to the control voltage VCT to apply the data voltage Vdata on the data line DL to the first node n1. The gate electrode of the control switch CT is connected to the control line CONL, the source electrode is connected to the data line DL, and the drain electrode is connected to the first node n1. The second switch ST2 is turned on in response to the scan pulse SCAN to apply the data voltage Vdata of the first node n1 to the second pixel electrode Ep2. The gate electrode of the second switch ST2 is connected to the gate line GL, the source electrode is connected to the first node n1, and the drain electrode is connected to the second pixel electrode Ep2. The second common electrode Ec2 is connected to the common line CL charged with the common voltage Vcom. The second storage capacitor Cst2 is formed by overlapping the second pixel electrode Ep2 and the common line CL with an insulating layer interposed therebetween.

콘트롤 스위치(CT)는 콘트롤 전압(VCT)에 응답하여 데이터라인(DL)과 제1 노드(n1) 사이의 전류 패스를 스위칭한다. 콘트롤 스위치(CT)는 콘트롤 전압(VCT)이 게이트 하이 전압(VGH) 레벨로 인가될 때 턴 온 되는 반면, 콘트롤 전압(VCT)이 게이트 로우 전압(VGL) 레벨로 인가될 때 턴 오프 된다. 콘트롤 전압(VCT)이 턴 오프 되면 데이터전압(Vdata)이 제2 화소전극(Ep2)에 공급되는 경로가 차단된다.The control switch CT switches the current path between the data line DL and the first node n1 in response to the control voltage VCT. The control switch CT is turned on when the control voltage VCT is applied to the gate high voltage VGH level, while it is turned off when the control voltage VCT is applied to the gate low voltage VGL level. When the control voltage VCT is turned off, the path through which the data voltage Vdata is supplied to the second pixel electrode Ep2 is blocked.

도 6을 통해 명확히 알 수 있듯이, 픽셀의 메인 표시부(MP)와 보조 표시부(SP)의 구동을 위해 기존과 같이 2 개의 게이트라인들이 할당되는 게 아니라, 1개의 게이트라인이 공통으로 할당되기 때문에, 본 발명은 기존의 액티브 블랙 스트라이프 기술에 비해 게이트라인의 개수를 절반으로 줄일 수 있으며, 그 결과 게이트 드라이버의 구성을 간소화할 수 있게 된다.As can be clearly seen from FIG. 6, since two gate lines are not allocated as conventionally for driving the main display part MP and the auxiliary display part SP of the pixel, one gate line is commonly allocated. The present invention can reduce the number of gate lines by half compared to the existing active black stripe technology, and as a result, the configuration of the gate driver can be simplified.

한편, 도 6과 같이 보조 표시부들(SP)의 제2 화소전극들(Ep2)은 방전라인(DCL)에 공통으로 접속된다. 방전라인(DCL)과 공통라인(CL) 사이에는 방전 스위치(RT)가 접속된다. 방전 스위치(RT)는 방전전압(VRT)에 응답하여 방전라인(DCL)과 공통라인(CL) 사이의 전류 패스를 스위칭한다. 방전 스위치(RT)의 게이트전극은 구동전압 발생회로(43)의 방전전압(VRT) 출력단에 접속되고, 소스전극은 방전라인(DCL)에 접속되며, 드레인전극은 공통라인(CL)에 접속된다. 이러한 방전 스위치(RT)는 3D 모드에서 보조 표시부들(SP)에 잔존하는 전하들을 공통라인(CL)으로 방전시키는 기능을 한다. 이를 위해, 방전 스위치(RT)는 2D 모드에서 3D 모드로 바뀐 직후의 초기 프레임에서 소정 기간 동안 턴 온 되어 방전라인(DCL)과 공통라인(CL)을 전기적으로 연결시킨다. 방전라인(DCL)과 공통라인(CL)이 연결되면, 2D 모드의 마지막 프레임에서 보조 표시부들(SP)의 제2 화소전극들(Ep2)에 충전되었던 데이터전압은 상기 소정 기간 내에서 공통라인(CL) 상의 공통전압(Vcom) 레벨로 방전된다. 방전 스위치(RT)의 동작에 의해 보조 표시부들(SP)이 완전하게 블랙 계조 전압을 표시할 수 있게 된다.Meanwhile, as illustrated in FIG. 6, the second pixel electrodes Ep2 of the auxiliary display units SP are commonly connected to the discharge line DCL. The discharge switch RT is connected between the discharge line DCL and the common line CL. The discharge switch RT switches the current path between the discharge line DCL and the common line CL in response to the discharge voltage VRT. The gate electrode of the discharge switch RT is connected to the discharge voltage VRT output terminal of the driving voltage generation circuit 43, the source electrode is connected to the discharge line DCL, and the drain electrode is connected to the common line CL. . The discharge switch RT functions to discharge charges remaining in the auxiliary display units SP to the common line CL in the 3D mode. To this end, the discharge switch (RT) is turned on for a predetermined period in the initial frame immediately after switching from the 2D mode to the 3D mode to electrically connect the discharge line (DCL) and the common line (CL). When the discharge line DCL and the common line CL are connected, the data voltage charged in the second pixel electrodes Ep2 of the auxiliary display parts SP in the last frame of the 2D mode is changed to the common line within the predetermined period. Discharged to the common voltage Vcom level on CL). By the operation of the discharge switch RT, the auxiliary display parts SP can display the black gradation voltage completely.

도 8은 각 구동 모드에서 스캔펄스, 콘트롤 전압, 데이터 전압, 및 화소전압을 보여준다. 그리고, 도 9 및 도 10은 각각 2D 모드 및 3D 모드에서 픽셀의 표시 상태를 보여준다.8 shows a scan pulse, a control voltage, a data voltage, and a pixel voltage in each driving mode. 9 and 10 show display states of pixels in 2D mode and 3D mode, respectively.

도 7과 함께 도 8 내지 도 10을 참조하여 각 구동 모드에서 픽셀(PIX)의 동작과 함께 그의 작용 효과를 설명하면 다음과 같다. 도 8 및 도 9의 T1 기간 및 T2 기간은 초기 프레임을 제외한 특정 프레임에서 화상 표시기간 중 일부에 해당된다.Referring to FIGS. 8 to 10 along with FIG. 7, the operation of the pixel PIX in each driving mode along with its operational effects will be described below. The T1 period and the T2 period in FIGS. 8 and 9 correspond to a part of the image display period in a specific frame except the initial frame.

먼저 2D 모드에서의 동작을 설명하면,First let's describe the behavior in 2D mode,

콘트롤 스위치(CT)는 게이트 하이 전압(VGH)의 콘트롤 전압(VCT)에 응답하여 T1 및 T2 기간 동안 계속해서 턴 온 상태를 유지하여 데이터라인(DL)과 제1 노드(n1) 사이를 전기적으로 연결시킨다.The control switch CT is continuously turned on for the periods T1 and T2 in response to the control voltage VCT of the gate high voltage VGH to electrically connect the data line DL and the first node n1. Connect

T1 기간 동안, 게이트 하이 전압(VGH)의 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 온 된다.During the T1 period, the first and second switches ST1 and ST2 are simultaneously turned on in response to the scan pulse SCAN of the gate high voltage VGH.

제1 스위치(ST1)의 턴 온에 의해 메인 표시부(MP)의 제1 화소전극(Ep1)에는 2D 영상 구현을 위한 데이터전압(Vdata)이 제1 화소전압(Vp1)으로 충전되고, 제2 스위치(ST2)의 턴 온에 의해 보조 표시부(SP)의 제2 화소전극(Ep2)에도 마찬가지로 2D 영상 구현을 위한 동일한 데이터전압(Vdata)이 제2 화소전압(Vp2)으로 충전된다. 제1 및 제2 스위치(ST1,ST2)는 동일하게 설계되기 때문에, 제2 화소전압(Vp2)은 제1 화소전압(Vp1)과 실질적으로 동일하다.By turning on the first switch ST1, the first pixel electrode Ep1 of the main display part MP is charged with the first pixel voltage Vp1 for the 2D image, and the second switch By turning on ST2, the same data voltage Vdata for realizing the 2D image is also charged with the second pixel voltage Vp2 in the second pixel electrode Ep2 of the auxiliary display unit SP. Since the first and second switches ST1 and ST2 are designed in the same manner, the second pixel voltage Vp2 is substantially the same as the first pixel voltage Vp1.

T2 기간 동안, 게이트 로우 전압(VGL)의 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 오프 된다.During the T2 period, the first and second switches ST1 and ST2 are simultaneously turned off in response to the scan pulse SCAN of the gate low voltage VGL.

제1 스위치(ST1)의 턴 오프에 의해, 메인 표시부(MP)의 제1 화소전극(Ep1)에 충전되어 있던 제1 화소전압(Vp1)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제1 스토리지 커패시터(Cst1)에 의해 이 쉬프트 된 값으로 유지된다. 제2 스위치(ST2)의 턴 오프에 의해, 보조 표시부(SP)의 제2 화소전극(Ep2)에 충전되어 있던 제2 화소전압(Vp2)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제2 스토리지 커패시터(Cst2)에 의해 이 쉬프트 된 값으로 유지된다. By the turn-off of the first switch ST1, the first pixel voltage Vp1 charged in the first pixel electrode Ep1 of the main display unit MP is shifted by a predetermined value by the influence of the kickback voltage, and the first This shifted value is maintained by the storage capacitor Cst1. By the turn-off of the second switch ST2, the second pixel voltage Vp2 charged in the second pixel electrode Ep2 of the auxiliary display unit SP is shifted by a predetermined value by the influence of the kickback voltage, and the second This shifted value is maintained by the storage capacitor Cst2.

한편, T1 및 T2 기간에서 메인 표시부(MP)의 제1 공통전극(Ec1)과 보조 표시부(SP)의 제2 공통전극(Ec2)에는 공통라인(CL)을 통해 공통전압(Vcom)이 인가되고 있다. 제1 화소전압(Vp1)과 공통전압(Vcom) 간 전압차는 제2 화소전압(Vp2)과 공통전압(Vcom) 간 전압차와 동일하게 유지된다. 노멀리 블랙(normaly black)의 액정 모드에서 액정셀의 투과율은 화소전극과 공통전극 간 전위차에 비례한다. 그 결과, 메인 표시부(MP)와 보조 표시부(SP)는 도 9와 같이 동일 계조의 2D 영상을 구현하게 된다. 여기서, 보조 표시부(SP)에 표시되는 2D 이미지는 2D 영상의 휘도를 높이는 역할을 한다. The common voltage Vcom is applied to the first common electrode Ec1 of the main display unit MP and the second common electrode Ec2 of the auxiliary display unit SP through the common line CL in the periods T1 and T2. have. The voltage difference between the first pixel voltage Vp1 and the common voltage Vcom is maintained to be equal to the voltage difference between the second pixel voltage Vp2 and the common voltage Vcom. In the normally black liquid crystal mode, the transmittance of the liquid crystal cell is proportional to the potential difference between the pixel electrode and the common electrode. As a result, the main display unit MP and the sub display unit SP realize the same gray level 2D image as shown in FIG. 9. Here, the 2D image displayed on the auxiliary display unit SP serves to increase the luminance of the 2D image.

다음으로 3D 모드 하에서의 동작을 설명하면,Next, describe the operation in 3D mode.

콘트롤 스위치(CT)는 게이트 로우 전압(VGL)의 콘트롤 전압(VCT)에 응답하여 T1 및 T2 기간 동안 계속해서 턴 오프 상태를 유지하여 데이터라인(DL)과 제1 노드(n1) 사이를 전기적으로 차단시킨다.The control switch CT is continuously turned off for the periods T1 and T2 in response to the control voltage VCT of the gate low voltage VGL to electrically connect the data line DL between the first node n1. Block it.

T1 기간 동안, 게이트 하이 전압(VGH)의 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 온 된다.During the T1 period, the first and second switches ST1 and ST2 are simultaneously turned on in response to the scan pulse SCAN of the gate high voltage VGH.

제1 스위치(ST1)의 턴 온에 의해 메인 표시부(MP)의 제1 화소전극(Ep1)에는 3D 영상 구현을 위한 데이터전압(Vdata)이 제1 화소전압(Vp1)으로 충전된다. 반면, 제2 스위치(ST2)가 턴 온 되더라도 턴 오프 상태를 유지하는 콘트롤 스위치(CT)에 의해 3D 영상 구현을 위한 데이터전압(Vdata)은 보조 표시부(SP)의 제2 화소전극(Ep2)에 인가되지 못한다. 보조 표시부(SP)의 제2 화소전극(Ep2)은 3D 모드의 초기 프레임에서 방전 동작을 통해 셋팅된 공통전압(Vcom) 레벨의 제2 화소전압(Vp2)을 그대로 유지한다.By turning on the first switch ST1, the first pixel electrode Ep1 of the main display unit MP is charged with the first pixel voltage Vp1 for implementing the 3D image. On the other hand, the data voltage Vdata for realizing the 3D image is applied to the second pixel electrode Ep2 of the auxiliary display part SP by the control switch CT that maintains the turn-off state even when the second switch ST2 is turned on. It is not authorized. The second pixel electrode Ep2 of the auxiliary display unit SP maintains the second pixel voltage Vp2 of the common voltage Vcom level set through the discharge operation in the initial frame of the 3D mode.

T2 기간 동안, 게이트 로우 전압(VGL)의 스캔펄스(SCAN)에 응답하여 제1 및 제2 스위치(ST1,ST2)는 동시에 턴 오프 된다.During the T2 period, the first and second switches ST1 and ST2 are simultaneously turned off in response to the scan pulse SCAN of the gate low voltage VGL.

제1 스위치(ST1)의 턴 오프에 의해, 메인 표시부(MP)의 제1 화소전극(Ep1)에 충전되어 있던 제1 화소전압(Vp1)은 킥백 전압의 영향으로 소정값만큼 쉬프트되고, 제1 스토리지 커패시터(Cst1)에 의해 이 쉬프트 된 값으로 유지된다. 제2 스위치(ST2)의 턴 오프에 상관없이 보조 표시부(SP)의 제2 화소전극(Ep2)은 공통전압(Vcom) 레벨의 제2 화소전압(Vp2)을 그대로 유지한다.By the turn-off of the first switch ST1, the first pixel voltage Vp1 charged in the first pixel electrode Ep1 of the main display unit MP is shifted by a predetermined value by the influence of the kickback voltage, and the first This shifted value is maintained by the storage capacitor Cst1. Regardless of whether the second switch ST2 is turned off, the second pixel electrode Ep2 of the auxiliary display unit SP maintains the second pixel voltage Vp2 at the common voltage Vcom level.

한편, T1 및 T2 기간에서 메인 표시부(MP)의 제1 공통전극(Ec1)과 보조 표시부(SP)의 제2 공통전극(Ec2)에는 공통전압(Vcom)이 인가되고 있다. 제1 화소전압(Vp1)과 공통전압(Vcom) 간 전압차와 달리, 제2 화소전압(Vp2)과 공통전압(Vcom) 간 전압차는 "0"이 된다. 그 결과, 노멀리 블랙의 전위차-투과율 특성에 따라, 메인 표시부(MP)는 도 10과 같이 특정 계조의 3D 영상을 표시하게 되는 반면, 보조 표시부(SP)는 도 10과 같이 블랙 계조의 영상을 표시하여 블랙 스트라이프로 기능한다.The common voltage Vcom is applied to the first common electrode Ec1 of the main display unit MP and the second common electrode Ec2 of the auxiliary display unit SP in the periods T1 and T2. Unlike the voltage difference between the first pixel voltage Vp1 and the common voltage Vcom, the voltage difference between the second pixel voltage Vp2 and the common voltage Vcom becomes "0". As a result, according to the potential difference-transmittance characteristic of normally black, the main display unit MP displays a 3D image of a specific gray scale as shown in FIG. 10, while the auxiliary display unit SP displays an image of black gray scale as shown in FIG. It functions as a black stripe.

보조 표시부(SP)에 표시되는 블랙 이미지는 수직으로 이웃한 3D 이미지들(즉, 좌안 이미지와 우안 이미지) 사이의 표시 간격을 넓히는 역할을 한다. 이에 따라, 별도의 블랙 스트라이프 패턴 없이도 크로스토크(Crosstalk)가 발생되지 않는 3D 상하 시야각이 상기 블랙 이미지를 통해 넓게 확보될 수 있게 된다.
The black image displayed on the auxiliary display unit SP serves to widen the display interval between vertically neighboring 3D images (ie, left eye image and right eye image). Accordingly, the 3D vertical viewing angle at which crosstalk is not generated even without a separate black stripe pattern can be secured through the black image.

상술한 바와 같이, 본 발명은 2D 모드에서 영상 데이터를 표시하고 3D 모드에서 블랙 계조를 표시하는 보조 표시부를 표시패널 내에 구현하여 2D 영상의 휘도를 저하시키지 않으면서도 3D 상하 시야각을 확대할 수 있다. 본 발명은 픽셀의 메인 표시부와 보조 표시부의 구동을 위해 기존과 같이 2 개의 게이트라인들을 할당하지 않고 1개의 게이트라인을 공통으로 할당함으로써, 기존의 액티브 블랙 스트라이프 기술에 비해 게이트라인의 개수를 절반으로 줄일 수 있으며, 그 결과 게이트 드라이버의 구성을 간소화할 수 있다.As described above, the present invention may implement an auxiliary display unit for displaying image data in the 2D mode and displaying the black gray scale in the 3D mode in the display panel to enlarge the 3D vertical viewing angle without reducing the brightness of the 2D image. According to the present invention, the gate line is halved in comparison to the existing active black stripe technology by allocating one gate line in common without allocating two gate lines to drive the main display unit and the sub display unit of the pixel. It can be reduced, and as a result, the configuration of the gate driver can be simplified.

나아가, 본 발명은 스캔펄스에 의해 동작되는 구동 스위치 이외에 콘트롤 전압에 의해 동작되는 콘트롤 스위치를 보조 표시부에 더 구비하고 이 콘트롤 스위치를 직접 데이터라인에 접속시킴으로써, 3D 모드에서 블랙 스트라이프로 기능해야할 보조 표시부에 불필요하게 데이터전압이 충전되는 것을 방지하여 불필요한 충전으로 인한 빛샘 현상을 미연에 막을 수 있다.Furthermore, the present invention further includes a control switch operated by a control voltage in addition to a drive switch operated by a scan pulse and an auxiliary display part to function as a black stripe in 3D mode by directly connecting the control switch to a data line. It is possible to prevent the data voltage from being charged unnecessarily, thereby preventing light leakage caused by unnecessary charging.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.

10 : 표시소자 11 : 표시패널
20 : 패턴드 리타더 30 : 콘트롤러
40 : 패널 구동회로 41 : 데이터 드라이버
42 : 게이트 드라이버 43 : 구동전압 발생회로
50 : 편광 안경10 display element 11 display panel
20: patterned retarder 30: controller
40 panel driving circuit 41 data driver
42: gate driver 43: drive voltage generation circuit
50: polarized glasses

Claims (9)

다수의 픽셀들을 포함하여 2D 영상과 3D 영상을 선택적으로 표시하는 표시패널;
상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더; 및
콘트롤 전압과 방전전압을 발생하는 구동전압 발생회로를 구비하고;
상기 픽셀들 각각은,
게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 스캔펄스에 의해 제어되는 제1 스위치를 통해 데이터라인에 연결되는 제1 화소전극, 상기 제1 화소전극과 대향하며 공통라인에 연결된 제1 공통전극을 포함한 메인 표시부와,
상기 스캔펄스에 의해 제어되는 제2 스위치를 통해 제1 노드에 연결되는 제2 화소전극, 상기 제2 화소전극과 대향하며 상기 공통라인에 연결된 제2 공통전극, 및 상기 콘트롤 전압에 응답하여 상기 데이터라인과 상기 제1 노드 사이의 전류 패스를 스위칭하는 콘트롤 스위치를 포함한 보조 표시부를 갖는 것을 특징으로 하는 입체 영상 표시장치.A display panel for selectively displaying a 2D image and a 3D image including a plurality of pixels;
A patterned retarder that splits the light from the display panel into first and second polarized lights; And
A drive voltage generation circuit for generating a control voltage and a discharge voltage;
Each of the pixels,
A first pixel electrode connected to the data line through a first switch controlled by a scan pulse swinging between a gate high voltage and a gate low voltage, and a first common electrode facing the first pixel electrode and connected to a common line. With main display,
A second pixel electrode connected to a first node through a second switch controlled by the scan pulse, a second common electrode facing the second pixel electrode and connected to the common line, and the data in response to the control voltage; And an auxiliary display unit including a control switch for switching a current path between a line and the first node. 제 1 항에 있어서,
상기 픽셀들의 콘트롤 스위치들은 상기 콘트롤 전압에 의해 동시에 스위칭되며;
상기 콘트롤 스위치들의 게이트전극들은 상기 콘트롤 전압이 인가되는 콘트롤 라인에 공통으로 접속되는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 1,
Control switches of the pixels are simultaneously switched by the control voltage;
And the gate electrodes of the control switches are commonly connected to a control line to which the control voltage is applied. 제 1 항에 있어서,
상기 구동전압 발생회로는,
상기 2D 영상 구현을 위한 2D 모드에서 상기 콘트롤 전압을 상기 게이트 하이 전압 레벨로 발생하고;
상기 3D 영상 구현을 위한 3D 모드에서 상기 콘트롤 전압을 상기 게이트 로우 전압 레벨로 발생하는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 1,
The drive voltage generation circuit,
Generating the control voltage to the gate high voltage level in a 2D mode for realizing the 2D image;
And generating the control voltage at the gate low voltage level in a 3D mode for implementing the 3D image. 제 1 항에 있어서,
상기 구동전압 발생회로는,
상기 2D 영상 구현을 위한 2D 모드에서 상기 콘트롤 전압을 교류 형태로 발생하고;
상기 3D 영상 구현을 위한 3D 모드에서 상기 콘트롤 전압을 상기 게이트 로우 전압 레벨로 발생하는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 1,
The drive voltage generation circuit,
Generating the control voltage in an alternating current form in a 2D mode for realizing the 2D image;
And generating the control voltage at the gate low voltage level in a 3D mode for implementing the 3D image. 제 4 항에 있어서,
상기 2D 모드에서 상기 콘트롤 전압은,
비디오 데이터가 화면에 표시되는 화상 표시기간들에서 상기 게이트 하이 전압으로 유지되고, 상기 화상 표시기간들 사이의 수직 블랭크 기간마다 상기 게이트 로우 전압으로 유지되는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 4, wherein
The control voltage in the 2D mode,
And the video data is maintained at the gate high voltage in the image display periods displayed on the screen, and is maintained at the gate low voltage at each vertical blank period between the image display periods. 제 1 항에 있어서,
상기 방전전압은, 보조 표시부들의 제2 화소전극들에 연결된 방전라인과 공통전압으로 충전된 상기 공통라인 사이의 전류 패스를 스위칭하기 위한 방전 스위치의 게이트전극에 인가되는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 1,
The discharge voltage is applied to a gate electrode of a discharge switch for switching a current path between a discharge line connected to the second pixel electrodes of the auxiliary display units and the common line charged with a common voltage. . 제 6 항에 있어서,
상기 방전전압은,
상기 2D 영상 구현을 위한 2D 모드에서 계속해서 상기 게이트 로우 전압 레벨로 유지되고;
상기 3D 영상 구현을 위한 3D 모드에서 초기 프레임의 소정 기간 동안에만 상기 게이트 하이 전압 레벨로 유지되고, 상기 3D 모드에서의 나머지 기간 동안에는 상기 게이트 로우 전압 레벨로 유지되는 것을 특징으로 하는 입체 영상 표시장치.The method according to claim 6,
The discharge voltage is,
Continuously maintained at the gate low voltage level in a 2D mode for implementing the 2D image;
And at the gate high voltage level only for a predetermined period of an initial frame in the 3D mode for the 3D image, and at the gate low voltage level for the remaining period in the 3D mode. 제 7 항에 있어서,
상기 소정 기간은, 상기 2D 모드에서 상기 보조 표시부들에 충전된 데이터전압이, 상기 2D 모드에서 상기 3D 모드로 바뀐 직후에 상기 공통전압 레벨까지 방전될 수 있는 시간적 길이로 설정되는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 7, wherein
Wherein the predetermined period is set to a time length at which the data voltage charged in the auxiliary display units in the 2D mode is discharged to the common voltage level immediately after the change from the 2D mode to the 3D mode. Video display. 제 7 항에 있어서,
상기 방전 스위치는 상기 표시패널의 비 표시영역에 형성되는 것을 특징으로 하는 입체 영상 표시장치.The method of claim 7, wherein
And the discharge switch is formed in a non-display area of the display panel.
KR1020110091850A 2011-09-09 2011-09-09 Stereoscopic image display KR101780825B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110091850A KR101780825B1 (en) 2011-09-09 2011-09-09 Stereoscopic image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091850A KR101780825B1 (en) 2011-09-09 2011-09-09 Stereoscopic image display

Publications (2)

Publication Number Publication Date
KR20130028357A true KR20130028357A (en) 2013-03-19
KR101780825B1 KR101780825B1 (en) 2017-09-22

Family

ID=48178902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091850A KR101780825B1 (en) 2011-09-09 2011-09-09 Stereoscopic image display

Country Status (1)

Country Link
KR (1) KR101780825B1 (en)

Also Published As

Publication number Publication date
KR101780825B1 (en) 2017-09-22

Similar Documents

Publication Publication Date Title
KR101446379B1 (en) Image display device
KR101446381B1 (en) Image display device
KR101829455B1 (en) Image display device and driving method thereof
KR101493555B1 (en) Stereoscopic image display
KR101885801B1 (en) Stereoscopic image display
KR101868145B1 (en) Stereoscopic image display
US9046695B2 (en) Image display device including auxiliary display units in pixels for improving 2D/3D image display
JP5583721B2 (en) 3D image display device
KR20130037005A (en) Stereoscopic image display
KR101924621B1 (en) Image display device
KR101818251B1 (en) Stereoscopic image display
KR101797763B1 (en) Image display device and driving method thereof
KR101773191B1 (en) Image display device
KR101957971B1 (en) Stereoscopic image display
KR101780825B1 (en) Stereoscopic image display
KR101820951B1 (en) Image display device
KR101777873B1 (en) Stereoscopic image display
KR20130107910A (en) Stereoscopic image display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right