KR20130017367A - Driving apparatus for liquid crystal display device and method for driving the same - Google Patents

Driving apparatus for liquid crystal display device and method for driving the same Download PDF

Info

Publication number
KR20130017367A
KR20130017367A KR1020110079749A KR20110079749A KR20130017367A KR 20130017367 A KR20130017367 A KR 20130017367A KR 1020110079749 A KR1020110079749 A KR 1020110079749A KR 20110079749 A KR20110079749 A KR 20110079749A KR 20130017367 A KR20130017367 A KR 20130017367A
Authority
KR
South Korea
Prior art keywords
discharge control
liquid crystal
control signal
voltage
gate
Prior art date
Application number
KR1020110079749A
Other languages
Korean (ko)
Other versions
KR101818465B1 (en
Inventor
유성록
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110079749A priority Critical patent/KR101818465B1/en
Publication of KR20130017367A publication Critical patent/KR20130017367A/en
Application granted granted Critical
Publication of KR101818465B1 publication Critical patent/KR101818465B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A driving device for a liquid crystal display device and a driving method thereof are provided to prevent the deterioration of image quality by setting and securing a sufficient discharge period. CONSTITUTION: An input voltage setting unit(14) sets the optimum distribution voltage level by distributing a power supply voltage or gate high voltage. A discharge control IC(12) detects a level change point of a distribution voltage and generates and outputs the discharge control signal. A delay period setting unit(16) sets a discharge control signal output period of the discharge control IC. A pull-up output control unit(18) maintains the voltage level of the discharge control signal and outputs the discharge control signal. [Reference numerals] (12) Discharge control IC

Description

액정 표시장치의 구동장치와 그 구동방법{DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME

본 발명은 액정 표시장치에 관한 것으로 특히, 충분한 방전 기간을 설정 및 확보함으로써 정전기 방전(ESD; Electrostatic Discharge) 테스트나 전원 온/오프(on/off) 과정에서 발생하는 화질 불량 현상을 방지할 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and in particular, by setting and securing a sufficient discharge period, it is possible to prevent an image quality defect occurring during an electrostatic discharge (ESD) test or a power on / off process. A driving device of a liquid crystal display and a driving method thereof are provided.

최근, 퍼스널 컴퓨터, 휴대용 테블릿 단말기, 노트북 및 각종 정보기기의 모니터 등에 사용되는 영상 표시장치로 경량 박형의 평판 표시장치(Flat Panel Display)가 주로 이용되고 있다. 이러한, 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 발광 표시장치(Light Emitting Display), 플라즈마 표시패널(Plasma Display Panel), 전계방출 표시장치(Field Emission Display) 등이 대두되고 있다. BACKGROUND ART [0002] Lightweight thin flat panel displays (LCDs) are mainly used as image display devices used in monitors for personal computers, portable tablet terminals, notebooks, and various information devices. Such flat panel displays include liquid crystal displays, light emitting displays, plasma display panels, field emission displays, and the like.

이 중, 액정 표시장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절률, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정 표시장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜서 편광판을 투과하는 광 투과율을 조절함으로써 영상을 표시한다. Among these, the liquid crystal display displays an image by using the electrical and optical characteristics of the liquid crystal. Liquid crystals can have different anisotropic properties depending on the molecular axis and minor axis direction, such as refractive index and dielectric constant, and can easily control the molecular arrangement and optical properties. A liquid crystal display device using the same displays an image by changing the alignment direction of liquid crystal molecules according to the electric field size and adjusting the light transmittance transmitted through the polarizing plate.

최근에는 소비자들의 선호 추세에 따라 경량 박형 그리고 대화면의 액정 표시장치가 개발 및 제품화되고 있는데, 대화면으로 개발되는 액정패널들은 부하(load)가 증가하기 때문에 빠른 방전(Discharge)이 요구된다. 예를 들어, 화면을 오프(off)시키는 경우 대화면의 액정패널일수록 잔존하는 정전 용량 또한 커서 잔상 등이 나타날 수 있기 때문에 더욱 빠르고 충분한 방전이 요구되고 있다. Recently, light weight thin and large screen liquid crystal displays have been developed and commercialized according to consumer preferences. The liquid crystal panels developed with large screens require fast discharge because of increased load. For example, when the screen is turned off, the larger the liquid crystal panel, the larger the remaining capacitance is, so that the afterimage may appear.

이를 위해, 종래에는 액정 표시장치들에 정전기 방전(ESD; Electrostatic Discharge) 테스트를 수행하고, 액정패널의 잔상이 빠르게 제거될 수 있도록 액정패널에 방전 회로를 적용시키기도 하였다. 하지만, 종래의 방전 회로 등은 전원의 오프시 즉, 화면 오프시에만 방전기능이 수행되었으며, 방전 기간이 짧고 방전 기간을 제어할 수가 없었다. 또한, 새로 개발되는 제품들 중 특정 제품들의 경우 EDS 테스트시 화면 깜박임으로 전원 온/오프 동작과 유사한 현상이 반복적으로 발생하며, 짧은 방전 기간만으로는 잔상이나 플리커(Flickering) 현상 등에 따른 화질 저하 문제를 해결할 수 없었다. To this end, in the related art, an electrostatic discharge (ESD) test is performed on liquid crystal displays, and a discharge circuit is applied to the liquid crystal panel so that an afterimage of the liquid crystal panel can be quickly removed. However, in the conventional discharge circuit and the like, the discharge function is performed only when the power is turned off, that is, when the screen is turned off, and the discharge period is short and the discharge period cannot be controlled. In addition, among the newly developed products, the phenomenon similar to the power on / off operation occurs repeatedly by the screen flickering during the EDS test, and the short discharge period solves the problem of deterioration of image quality due to the afterimage or flickering. Could not.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 충분한 방전 기간을 설정 및 확보할 수 있도록 함으로써 정전기 방전 테스트나 전원 온/오프 과정에서 발생하는 화질 불량 현상을 방지할 수 있도록 한 액정 표시장치의 구동장치와 그 구동방법을 제공하는데 그 목적이 있다. The present invention is to solve the above problems, it is possible to set and secure a sufficient discharge period to drive the liquid crystal display device to prevent the image quality defects occurring during the electrostatic discharge test or the power on / off process Its purpose is to provide a device and a method of driving the same.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 복수의 화소를 구비하여 영상을 표시하는 액정패널; 상기 액정패널의 데이터 라인들을 구동하는 데이터 드라이버; 상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버; 외부로부터 입력된 영상 데이터를 정렬하여 상기 데이터 드라이버에 공급함과 아울러 게이트 및 데이터 제어신호를 생성하여 상기 데이터 드라이버와 게이트 드라이버를 제어하는 타이밍 컨트롤러; 및 정전기 방전 테스트 시점과 전원 온/오프 시점을 검출하여 미리 설정된 기간 동안 상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 방전 제어부를 구비한 것을 특징으로 한다. In order to achieve the above object, a driving apparatus of a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel including a plurality of pixels to display an image; A data driver for driving data lines of the liquid crystal panel; A gate driver for driving gate lines of the liquid crystal panel; A timing controller which aligns the image data input from the outside to the data driver and generates a gate and data control signal to control the data driver and the gate driver; And a discharge control unit controlling the gate driver to discharge the liquid crystal panel for a predetermined period by detecting an electrostatic discharge test time point and a power on / off time point.

상기 방전 제어부는 복수의 분배 저항을 이용하여 외부 또는 전원부로부터 입력되는 전원전압이나 게이트 하이 전압을 분배함으로써 오동작을 방지하기 위한 최적의 분배 전압레벨을 설정하는 입력 전압 설정부, 상기 입력 전압 설정부를 통해 설정 및 입력된 상기 분배 전압의 레벨 변화시점을 검출하고 검출된 상기의 레벨 변화 시점에 대응하여 미리 설정된 기간 동안 방전 제어신호를 생성 및 출력하는 방전 제어 IC, 적어도 하나의 커패시터를 이용하여 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정하는 지연기간 설정부 및 상기 방전 제어 IC로부터 출력되는 상기 방전 제어신호의 전압 레벨을 유지시켜 출력하는 풀-업 출력 제어부를 구비한 것을 특징으로 한다. The discharge control unit may input an input voltage setting unit for setting an optimal distribution voltage level for preventing a malfunction by distributing a power supply voltage or a gate high voltage input from an external or power supply unit using a plurality of distribution resistors, and through the input voltage setting unit. A discharge control IC that detects a level change time point of the set and input divided voltages and generates and outputs a discharge control signal for a predetermined period in response to the detected level change time point, the discharge control using at least one capacitor And a delay period setting unit for setting a discharge control signal output period of the IC and a pull-up output control unit for maintaining and outputting a voltage level of the discharge control signal output from the discharge control IC.

상기 방전 제어 IC는 상기 입력 전압 설정부로부터 입력되는 분배 전압의 레벨을 자체 임계 전압 레벨과 실시간으로 비교하고, 상기 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아지는 시점에 상기 지연기간 설정부에 의해 설정된 기간 동안 방전 제어신호를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력하는 것을 특징으로 한다. The discharge control IC compares the level of the divided voltage input from the input voltage setting unit with its own threshold voltage level in real time, and the delay period setting unit at a time when the input divided voltage level is lower than the own threshold voltage level. And converts the discharge control signal into a voltage level of a high or low logic for a period set by the second output signal.

상기 지연기간 설정부는 상기 방전 제어 IC의 지연 신호 입력 단자와 접지 단자 간에 상기 적어도 하나의 커패시터가 직렬 또는 병렬 형태로 연결되도록 구성되어, 상기 각 커패시터의 용량과 상기 각 커패시터의 전압 출력 유지 기간에 따라 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정되도록 한 것을 특징으로 한다. The delay period setting unit is configured such that the at least one capacitor is connected in series or in parallel between the delay signal input terminal and the ground terminal of the discharge control IC, depending on the capacitance of each capacitor and the voltage output sustain period of each capacitor. A discharge control signal output period of the discharge control IC is set.

상기 게이트 드라이버는 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되면 상기 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되는 기간 동안 상기 각 게이트 라인들에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 상기 액정패널이 방전되도록 한 것을 특징으로 한다. When the discharge control signal is supplied at the low logic state voltage level, the gate driver applies a scan pulse or a gate low voltage to the gate lines during the period when the discharge control signal is supplied at the low logic state voltage level. It is characterized in that the liquid crystal panel is discharged at the same time.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 외부로부터 입력된 영상 데이터를 정렬하여 데이터 드라이버에 공급함과 아울러 게이트 및 데이터 제어신호를 생성하여 상기 데이터 및 게이트 드라이버를 제어하는 단계; 상기 데이터 드라이버를 통해 액정패널의 데이터 라인들을 구동하는 단계; 상기 게이트 드라이버를 통해 상기 액정패널의 게이트 라인들을 구동함으로써 상기 액정패널에 영상을 표시하는 단계; 및 정전기 방전 테스트 시점과 전원 온/오프 시점을 검출하여 상기 정전기 방전 테스트 시점과 전원 온/오프 시점에 미리 설정된 기간 동안 상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 단계를 포함한 것을 특징으로 한다. In addition, the driving method of the liquid crystal display device according to an embodiment of the present invention for achieving the above object is to align the image data input from the outside to supply to the data driver and to generate a gate and data control signal to generate the data and Controlling the gate driver; Driving data lines of a liquid crystal panel through the data driver; Displaying an image on the liquid crystal panel by driving the gate lines of the liquid crystal panel through the gate driver; And detecting the electrostatic discharge test time and the power on / off time and controlling the gate driver to discharge the liquid crystal panel for a predetermined period at the electrostatic discharge test time and the power on / off time. .

상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 단계는 복수의 분배 저항을 이용하여 외부 또는 전원부로부터 입력되는 전원전압이나 게이트 하이 전압을 분배함으로써 오동작을 방지하기 위한 최적의 분배 전압레벨을 설정 및 출력하는 단계, 상기 설정 및 출력된 분배 전압의 레벨 변화시점을 검출하고 검출된 상기의 레벨 변화 시점에 대응하여 미리 설정된 기간 동안 방전 제어신호를 생성 및 출력하는 단계, 적어도 하나의 커패시터를 이용하여 상기 방전 제어신호 출력 기간을 설정하는 단계 및 상기 방전 제어신호의 전압 레벨을 유지시켜 출력하는 단계를 포함한 것을 풀-업 출력 제어부를 구비한 것을 특징으로 한다. The controlling of the gate driver to discharge the liquid crystal panel may include setting an optimal distribution voltage level for preventing malfunction by distributing a power supply voltage or a gate high voltage input from an external or power supply unit using a plurality of distribution resistors. Outputting, detecting a level change time point of the set and output divided voltages, and generating and outputting a discharge control signal for a predetermined period corresponding to the detected level change time point, using at least one capacitor; And a pull-up output control unit including setting a discharge control signal output period and maintaining and outputting a voltage level of the discharge control signal.

상기 방전 제어신호를 생성 및 출력하는 단계는 방전 제어 IC를 이용하여 상기 입력되는 분배 전압의 레벨을 자체 임계 전압 레벨과 실시간으로 비교하고, 상기 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아지는 시점에 상기 설정된 방전 제어신호 출력 기간 동안 상기 방전 제어신호를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력하는 것을 특징으로 한다. The generating and outputting of the discharge control signal may include comparing the level of the input divided voltage with its own threshold voltage level in real time using a discharge control IC, and the input divided voltage level may be lower than the own threshold voltage level. And discharging the discharge control signal to a high or low logic voltage level during the set discharge control signal output period.

상기 방전 제어신호 출력 기간을 설정하는 단계는 상기 방전 제어 IC의 지연 신호 입력 단자와 접지 단자 간에 상기 적어도 하나의 커패시터가 직렬 또는 병렬 형태로 연결되도록 하여 상기 각 커패시터의 용량과 상기 각 커패시터의 전압 출력 유지 기간에 따라 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정되도록 한 것을 특징으로 한다. The setting of the discharge control signal output period may include connecting the at least one capacitor in series or parallel form between the delay signal input terminal and the ground terminal of the discharge control IC to output the capacitance of each capacitor and the voltage output of each capacitor. The discharge control signal output period of the discharge control IC is set according to the sustain period.

상기 액정패널을 방전시키도록 하는 단계는 상기 게이트 드라이버에 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되면 상기 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되는 기간 동안 상기 게이트 드라이버가 상기 각 게이트 라인들에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 상기 액정패널이 방전되도록 하는 것을 특징으로 한다. Discharging the liquid crystal panel may include discharging the liquid crystal panel to the gate driver during a period in which the discharge control signal is supplied at the low logic state voltage level when the discharge control signal is supplied at the low logic state voltage level. The liquid crystal panel is discharged by simultaneously supplying a scan pulse or a gate low voltage to each of the gate lines.

상기와 같은 다양한 기술적 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법은 충분한 방전 기간을 설정 및 확보할 수 있도록 함으로써 정전기 방전 테스트나 전원 온/오프 과정에서 발생하는 화질 불량 현상을 방지할 수 있다. The driving apparatus and driving method thereof of the liquid crystal display according to the exemplary embodiment of the present invention having various technical features as described above may set and secure a sufficient discharge period, thereby causing an image quality generated during an electrostatic discharge test or a power on / off process. Poor phenomenon can be prevented.

도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 구성 블록도.
도 2는 도 1의 방전 제어부를 개략적으로 나타낸 구성 블록도.
도 3은 도 2의 방전 제어부가 제품에 적용되도록 구성된 구성 회로도.1 is a block diagram schematically illustrating a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 2 is a block diagram schematically illustrating the discharge controller of FIG. 1. FIG.
FIG. 3 is a circuit diagram configured to apply the discharge control unit of FIG. 2 to a product. FIG.

이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Hereinafter, a driving apparatus and a driving method of a liquid crystal display according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 개략적으로 나타낸 구성 블록도이다. 1 is a block diagram schematically illustrating a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시된 액정 표시장치의 구동장치는 복수의 화소를 구비하여 영상을 표시하는 액정패널(2); 액정패널(3)의 데이터 라인들(DL1 내지 DLm)을 구동하는 데이터 드라이버(4); 액정패널의 게이트 라인들(GL1 내지 GLn)을 구동하는 게이트 드라이버(6); 외부로부터 입력된 영상 데이터(RGB)를 정렬하여 데이터 드라이버(4)에 공급함과 아울러 게이트 데이터 제어신호를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6)를 제어하는 타이밍 컨트롤러(8) 및 정전기 방전(ESD; Electrostatic Discharge) 테스트 시점과 전원 온/오프(on/off) 시점을 검출하여 미리 설정된 기간만큼 상기 액정패널(2)을 방전시키도록 게이트 드라이버(6)를 제어하는 방전 제어부(10)를 구비한다. A driving device of the liquid crystal display shown in FIG. 1 includes a liquid crystal panel 2 including a plurality of pixels to display an image; A data driver 4 driving the data lines DL1 to DLm of the liquid crystal panel 3; A gate driver 6 driving the gate lines GL1 to GLn of the liquid crystal panel; The timing controller 8 and the electrostatic discharge that align the image data RGB input from the outside and supply the data driver 4 to the data driver 4 and generate a gate data control signal to control the data driver 4 and the gate driver 6. The discharge controller 10 which controls the gate driver 6 to discharge the liquid crystal panel 2 for a predetermined period of time by detecting an electrostatic discharge (ESD) test time and a power on / off time. Equipped.

액정패널(2)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor) 및 TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스 즉, 게이트 온 신호에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 데이터 신호를 화소 전극에 공급한다. 액정 커패시터(Clc)는 화소 전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광 투과율을 조절함으로써 계조를 구현한다. 그리고 액정 커패시터(Clc)에는 스토리지 커패시터(Cst)가 병렬로 접속되어 액정 커패시터(Clc)에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터(Cst)는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리 스토리지 커패시터(Cst)는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다. The liquid crystal panel 2 includes a thin film transistor (TFT) formed in each pixel area defined by the plurality of gate lines GL1 through GLn and the plurality of data lines DL1 through DLm, and a liquid crystal capacitor connected to the TFT. (Clc). The liquid crystal capacitor Clc is composed of a pixel electrode connected to the TFT, and a common electrode facing the pixel electrode and the liquid crystal. The TFT supplies the data signals from the respective data lines DL1 to DLm to the pixel electrodes in response to the scan pulses from the respective gate lines GL1 to GLn, that is, the gate on signal. The liquid crystal capacitor Clc charges the difference voltage between the data signal supplied to the pixel electrode and the common voltage supplied to the common electrode, and adjusts the light transmittance by varying the arrangement of liquid crystal molecules according to the difference voltage. The storage capacitor Cst is connected to the liquid crystal capacitor Clc in parallel so that the voltage charged in the liquid crystal capacitor Clc is maintained until the next data signal is supplied. The storage capacitor Cst is formed by overlapping the pixel electrode with the previous gate line and the insulating layer interposed therebetween. In contrast, the storage capacitor Cst is formed by overlapping the pixel electrode with the storage line and the insulating layer interposed therebetween.

데이터 드라이버(4)는 적어도 하나의 데이터 집적회로(IC; Integrated Circuit)로 구성되어 타이밍 컨트롤러(8)로부터의 데이터 제어신호(DCS) 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOE; Source Output Enable) 신호 등을 이용하여 각 데이터 라인(DL1 내지 DLm)에 아날로그 데이터 신호를 공급한다. 다시 말해, 적어도 하나의 데이터 IC 각각은 SSC에 따라 입력되는 디지털 영상 데이터를 래치한 후, 디지털 영상 데이터(Data)를 아날로그 데이터 신호로 변환하고, SOE 신호에 응답하여 각 게이트 라인(GL1 내지 GLn)에 스캔 펄스가 공급되는 1수평 주기마다 1수평 라인분의 데이터 신호를 각 데이터 라인(DL1 내지 DLm)으로 공급한다. 이때, 데이터 드라이버(4)는 디지털 영상 데이터(Data)의 계조 값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 신호로 각 데이터 라인(DL1 내지 DLm)에 공급한다. The data driver 4 is composed of at least one integrated circuit (IC) such as a data control signal DCS from the timing controller 8, for example, a source start signal SSP, a source. An analog data signal is supplied to each data line DL1 to DLm using a source shift clock (SSC) and a source output enable (SOE) signal. In other words, each of the at least one data IC latches the digital image data input in accordance with the SSC, converts the digital image data into an analog data signal, and responds to the SOE signal in response to each of the gate lines GL1 to GLn. The data signal for one horizontal line is supplied to each of the data lines DL1 to DLm every one horizontal period in which a scan pulse is supplied to the data. At this time, the data driver 4 selects a gamma voltage having a predetermined level according to the gray value of the digital image data Data, and supplies the selected gamma voltage to each data line DL1 to DLm as a data signal.

게이트 드라이버(6)는 적어도 하나의 데이터 집적회로(IC; Integrated Circuit)로 구성되어 타이밍 컨트롤러(8)로부터의 게이트 제어신호(GCS) 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 및 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 로우 전압을 공급한다. 적어도 하나의 게이트 IC 각각은 액정패널(2)의 각 게이트 라인(GL1 내지 GLn)들에 순차적으로 스캔펄스(또는, 게이트 온 전압)를 공급하고 스캔펄스가 공급되지 않는 기간에는 게이트 로우 전압(또는, 게이트 오프 전압)을 공급한다. The gate driver 6 is composed of at least one integrated circuit (IC) to control the gate control signal GCS from the timing controller 8, for example, a gate start signal GSP, a gate, and a gate. The scan pulse or the gate low voltage is supplied to each gate line GL1 to GLn by using a gate shift clock (GSC) and a gate output enable (GOE) signal. Each of the at least one gate IC supplies scan pulses (or gate-on voltages) sequentially to the gate lines GL1 to GLn of the liquid crystal panel 2, and the gate low voltages (or , Gate-off voltage).

이러한 게이트 IC에는 방전 기능을 수행하기 위한 옵션 핀(예를 들어, All_H option pin)이 각각 형성되어, 외부로부터 입력되는 방전 제어신호(RCS)에 따라 방전 기능을 수행하게 된다. 다시 말해, 각 게이트 IC의 옵션 핀에 방전 제어신호(RCS)가 소정 기간 동안 입력되면, 각 게이트 IC는 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 소정 기간 동안 액정패널(2)이 방전되도록 할 수 있다. Option gates (for example, All_H option pins) for performing the discharge function are formed in the gate IC to perform the discharge function according to the discharge control signal RCS input from the outside. In other words, when the discharge control signal RCS is input to the option pin of each gate IC for a predetermined period, each gate IC simultaneously supplies a scan pulse or a gate low voltage to each of the gate lines GL1 to GLn to provide a liquid crystal for a predetermined period. The panel 2 can be discharged.

방전 제어신호(RCS)는 로우 또는 하이 논리 상태의 전압레벨로 공급될 수 있는데, 액정패널(2)에 영상이 표시되고 있는 경우에는 노멀(nomal)한 구동상태로서 방전 제어신호(RCS)가 하이 논리 상태의 전압 레벨로 각 게이트 IC의 옵션 핀에 공급될 수 있다. 하지만, ESD 테스트 시점이나 전원 오프(off) 시점에는 방전 제어신호(RCS)가 로우 논리 상태의 전압 레벨로 각 게이트 IC의 옵션 핀에 공급되어 각 게이트 IC는 로우 논리 상태의 전압 레벨로 방전 제어신호(RCS)가 공급되는 기간 동안 상기 액정패널(2)이 방전되도록 한다. The discharge control signal RCS may be supplied at a voltage level of a low or high logic state. When an image is displayed on the liquid crystal panel 2, the discharge control signal RCS is a normal driving state and the discharge control signal RCS is high. The voltage level of the logic state can be supplied to the option pin of each gate IC. However, at the time of the ESD test or the power-off time, the discharge control signal RCS is supplied to the option pin of each gate IC at the voltage level of the low logic state so that each gate IC is discharged to the voltage level of the low logic state. The liquid crystal panel 2 is discharged while the RCS is supplied.

타이밍 컨트롤러(8)는 외부로부터의 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 외부로부터의 동기신호들(DCLK,DE,Hsync,Vsync)을 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6)를 각각 제어한다. The timing controller 8 arranges the image data RGB from the outside to be suitable for driving the liquid crystal panel 2 and supplies the image data RGB to the data driver 4. In addition, the gate control signal GCS and the data control signal DCS are generated using the synchronization signals DCLK, DE, Hsync, and Vsync from the outside to control the data driver 4 and the gate driver 6, respectively. do.

방전 제어부(10)는 도시되지 않은 전원부로부터 전원전압(VCC)이나 게이트 하이 전압(VGH) 등을 공급받아 ESD 테스트 시점과 전원 온/오프(on/off) 시점을 검출한다. 그리고 ESD 테스트 시점이나 전원 오프시점에는 미리 설정된 기간만큼 상기 액정패널(2)을 방전시키도록 방전 제어신호(RCS)를 생성하여 게이트 드라이버(6)에 공급한다. The discharge control unit 10 receives a power supply voltage VCC or a gate high voltage VGH from a power supply unit (not shown) and detects an ESD test time and a power on / off time. The discharge control signal RCS is generated and supplied to the gate driver 6 to discharge the liquid crystal panel 2 for a predetermined period at an ESD test time or a power off time.

방전 제어부(10)는 외부 또는 전원부로부터 전원전압(VCC)이나 게이트 하이 전압(VGH)을 실시간으로 계속 공급받아 ESD 테스트 시점과 전원 온/오프(on/off) 시점 등을 검출한다. 이에, 방전 제어부(10)는 전원이 온(on)된 시점부터는 각 게이트 IC가 노멀(nomal)한 구동상태를 유지하도록 각 게이트 IC에 하이 논리 상태의 전압 레벨로 방전 제어신호(RCS)를 유지시켜 공급한다. 그리고 ESD 테스트 시점과 전원 오프(off) 시점이 검출되면 미리 설정된 기간 동안 로우 논리 상태의 전압 레벨로 방전 제어신호(RCS)를 생성 및 각 게이트 IC에 공급한다. The discharge controller 10 continuously receives the power supply voltage VCC or the gate high voltage VGH from an external source or the power supply in real time to detect an ESD test time and a power on / off time. Accordingly, the discharge control unit 10 maintains the discharge control signal RCS at the voltage level of the high logic state in each gate IC so that each gate IC maintains its normal driving state from the time when the power is turned on. To supply. When the ESD test time and the power off time are detected, the discharge control signal RCS is generated and supplied to each gate IC at a voltage level of a low logic state for a predetermined period.

각 게이트 IC는 로우 논리 상태의 전압 레벨로 방전 제어신호(RCS)가 공급되면 그 기간 동안 각 게이트 라인(GL1 내지 GLn)에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 액정패널(2)이 방전되도록 한다. When each gate IC is supplied with the discharge control signal RCS at a voltage level in a low logic state, the liquid crystal panel 2 is discharged by simultaneously supplying a scan pulse or a gate low voltage to each gate line GL1 to GLn during the period. do.

도 2는 도 1의 방전 제어부를 개략적으로 나타낸 구성 블록도이다. FIG. 2 is a block diagram schematically illustrating the discharge controller of FIG. 1.

도 2의 방전 제어부(12)는 복수의 분배 저항(R1,R2)을 이용하여 외부 또는 전원부로부터 입력되는 전원전압(VCC)이나 게이트 하이 전압(VGH)을 분배함으로써 오동작을 방지하기 위한 최적의 분배 전압레벨을 설정하는 입력 전압 설정부(14), 입력 전압 설정부(14)를 통해 설정 및 입력된 분배 전압의 레벨이 변화하는 시점을 검출하고 검출된 레벨 변화 시점에 대응하여 미리 설정된 기간 동안 방전 제어신호(RCS)를 생성 및 출력하는 방전 제어 IC(12), 적어도 하나의 커패시터(C1)를 이용하여 방전 제어 IC(12)의 방전 제어신호(RCS) 출력 기간을 설정하는 지연기간 설정부(16), 및 방전 제어 IC(12)로부터 출력되는 방전 제어신호(RCS)의 전압 레벨을 유지시켜 출력하는 풀-업 출력 제어부(18)를 구비한다. The discharge control unit 12 of FIG. 2 distributes the power supply voltage VCC or the gate high voltage VGH input from an external or power supply unit by using the plurality of distribution resistors R1 and R2 to provide optimal distribution for preventing malfunction. The input voltage setting unit 14, which sets the voltage level, and the input voltage setting unit 14 detect a time point at which the level of the divided voltage set and input changes, and discharge for a preset period corresponding to the detected level change time point. The discharge control IC 12 generating and outputting the control signal RCS and the delay period setting unit for setting the discharge control signal RCS output period of the discharge control IC 12 using at least one capacitor C1 ( 16) and a pull-up output control unit 18 for maintaining and outputting the voltage level of the discharge control signal RCS output from the discharge control IC 12.

입력 전압 설정부(14)는 외부 또는 전원부로부터 전원전압(VCC)이나 게이트 하이 전압(VGH)이 입력되는 입력단과 접지 단자 간에 직렬 연결된 제 1 및 제 2 분배 저항(R1,R2)를 이용하여 전원전압(VCC) 또는 게이트 하이 전압(VGH)을 분배한다. 제 1 및 제 2 분배 저항(R1,R2)은 전원전압(VCC)이 입력되는지 또는 게이트 하이 전압(VGH)이 입력되는지에 따라 그 저항용량이 변환 적용됨이 바람직하다. The input voltage setting unit 14 supplies power by using first and second distribution resistors R1 and R2 connected in series between an input terminal to which a power supply voltage VCC or a gate high voltage VGH is input from an external or power supply unit and a ground terminal. The voltage VCC or the gate high voltage VGH is distributed. Preferably, the first and second distribution resistors R1 and R2 are converted into a resistor according to whether the power supply voltage VCC or the gate high voltage VGH is input.

제 1 및 제 2 분배 저항(R1,R2)은 입력되는 전원전압(VCC)이나 게이트 하이 전압(VGH)의 레벨을 분배하게 되는데, 이때 제 1 및 제 2 분배 저항(R1,R2)의 저항용량에 따라 분배된 전압의 레벨이 설정되므로, 방전 제어 IC(12)의 오동작을 방지하기 위한 최적 전압레벨이 설정되도록 제 1 및 제 2 분배 저항(R1,R2)의 저항용량이 설정되어야 한다. The first and second distribution resistors R1 and R2 distribute the levels of the input power supply voltage VCC or the gate high voltage VGH, wherein the resistance capacitances of the first and second distribution resistors R1 and R2 are distributed. Since the level of the divided voltage is set according to the above, the resistance capacities of the first and second distribution resistors R1 and R2 must be set so that the optimum voltage level for preventing the malfunction of the discharge control IC 12 is set.

방전 제어 IC(12)는 입력 전압 설정부(14)로부터 입력되는 분배된 전압의 레벨 변화 시점을 자체의 임계 전압 레벨과 비교하여 검출하고, 검출 결과에 따라 상기 지연기간 설정부(16)에 의해 설정된 기간 동안 방전 제어신호(RCS)를 생성 및 출력한다. 다시 말해, 방전 제어 IC(12)는 입력 전압 설정부(14)로부터 입력되는 분배 전압의 레벨을 자체 임계 전압 레벨과 실시간으로 비교하고, 입력된 분배 전압 레벨이 자체 임계 전압 레벨보다 낮아지는 시점에 지연기간 설정부(16)에 의해 설정된 기간 동안 방전 제어신호(RCS)를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력한다. The discharge control IC 12 detects a time point of change of the divided voltage input from the input voltage setting unit 14 by comparing it with its threshold voltage level, and according to the detection result, the delay period setting unit 16 The discharge control signal RCS is generated and output during the set period. In other words, the discharge control IC 12 compares the level of the divided voltage input from the input voltage setting unit 14 with its own threshold voltage level in real time, and at a point when the input divided voltage level becomes lower than its own threshold voltage level. During the period set by the delay period setting unit 16, the discharge control signal RCS is converted to a high or low logic voltage level and output.

상술한 바와 같이, 방전 제어신호(RCS)는 로우 또는 하이 논리 상태의 전압레벨로 공급될 수 있는데, 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 높게 유지되거나 동일한 경우 방전 제어 IC(12)는 액정패널(2)을 영상이 정상적으로 표시되고 있는 노멀(nomal)한 구동상태로 판단한다. 이때, 방전 제어 IC(12)는 하이 논리 상태의 전압 레벨로 방전 제어신호(RCS)가 출력 유지되도록 할 수 있다. 반면, ESD 테스트 기간이나 전원이 오프(off)된 시점에는 전원전압(VCC)이나 게이트 하이 전압(VGH) 레벨, 그리고 입력된 분배 전압 레벨이 크게 흔들리거나 낮아지기 때문에 방전 제어 IC(12)에 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아질 수 있다. 이렇게 방전 제어 IC(12)에 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아지면 방전 제어 IC(12)는 ESD 테스트 시점이나 전원 오프(off) 시점으로 판단한다. 이때, 방전 제어 IC(12)는 로우 논리 상태의 전압 레벨로 방전 제어신호(RCS)가 출력 유지되도록 함으로써, 로우 논리 상태의 전압 레벨로 방전 제어신호(RCS)가 출력되는 기간 동안 액정패널(2)이 방전되도록 하게 된다. As described above, the discharge control signal RCS may be supplied at a voltage level of a low or high logic state. When the input divided voltage level is maintained or equal to or higher than the threshold voltage level thereof, the discharge control IC 12 The liquid crystal panel 2 is judged to be a normal driving state in which an image is normally displayed. At this time, the discharge control IC 12 may allow the discharge control signal RCS to be maintained at the voltage level of the high logic state. On the other hand, during the ESD test period or when the power is off, the power supply voltage VCC or the gate high voltage VGH, and the input divided voltage level are greatly shaken or lowered. The distribution voltage level can be lower than the self threshold voltage level. When the divided voltage level input to the discharge control IC 12 is lower than the threshold voltage level thereof, the discharge control IC 12 determines that the discharge control IC 12 is the ESD test time or the power off time. At this time, the discharge control IC 12 maintains the output of the discharge control signal RCS at the voltage level in the low logic state, so that the liquid crystal panel 2 during the period in which the discharge control signal RCS is output at the low logic state voltage level. ) Is discharged.

지연기간 설정부(16)는 방전 제어 IC(12)의 지연 신호 입력 단자와 접지 단자 간에 적어도 하나의 커패시터(C1)가 직렬 또는 병렬 형태로 연결되도록 구성되어, 각 커패시터(C1)의 용량과 상기 각 커패시터(C1)의 전압 출력 유지 기간에 따라 방전 제어 IC(12)의 방전 제어신호(RCS) 출력 기간을 설정되도록 한다. The delay period setting unit 16 is configured such that at least one capacitor C1 is connected in series or in parallel between the delay signal input terminal and the ground terminal of the discharge control IC 12, and the capacitance of each capacitor C1 The discharge control signal RCS output period of the discharge control IC 12 is set in accordance with the voltage output sustain period of each capacitor C1.

풀-업 출력 제어부(18)는 방전 제어 IC(12)의 출력단에 적어도 하나의 풀 업 저항(R4)이 직렬 또는 병렬 형태로 연결되도록 구성되어, 하이 또는 로우 논리 상태로 출력되는 상기 방전 제어신호(RCS)의 전압 레벨이 유지되도록 한다. The pull-up output control unit 18 is configured such that at least one pull-up resistor R4 is connected to the output terminal of the discharge control IC 12 in series or in parallel to output the discharge control signal in a high or low logic state. Ensure that the voltage level of (RCS) is maintained.

도 3은 도 2의 방전 제어부가 제품에 적용되도록 구성된 구성 회로도이다. 3 is a configuration circuit diagram configured to apply the discharge control unit of FIG. 2 to a product.

도 3을 참조하면, 입력 전압 설정부(14)의 입력단(20)으로는 외부 또는 전원부로부터 전원전압(VCC) 또는 게이트 하이 전압(VGH)을 선택적으로 입력받을 수 있다. 즉, 방전 제어부(10)의 실제 적용시에는 전원전압(VCC) 입력단자나 게이트 하이 전압(VGH) 입력 단자 중 어느 하나의 입력 단자가 단선되도록 하여 하나의 입력단자만을 선택적으로 사용할 수 있다. 여기서, 전원전압(VCC) 입력단자나 게이트 하이 전압(VGH) 입력 단자에는 전원전압(VCC)이나 게이트 하이 전압(VGH) 레벨에 각각 대응하는 제 1 안정화 저항(R3)과 제 2 안정화 저항(R5)이 각각 형성될 수 있다. Referring to FIG. 3, the input terminal 20 of the input voltage setting unit 14 may selectively receive the power supply voltage VCC or the gate high voltage VGH from an external or power supply unit. That is, when the discharge controller 10 is actually applied, only one input terminal can be selectively used by disconnecting one of the power supply voltage VCC input terminal and the gate high voltage VGH input terminal. Here, the first stabilizing resistor R3 and the second stabilizing resistor R5 corresponding to the power supply voltage VCC or the gate high voltage VGH level are respectively provided at the power supply voltage VCC input terminal or the gate high voltage VGH input terminal. These may each be formed.

입력단(20)과 접지 단자 간에 직렬 연결된 제 1 및 제 2 분배 저항(R1,R2)을 이용하여 상기 전원전압(VCC) 또는 게이트 하이 전압(VGH)을 분배한다. 제 1 및 제 2 분배 저항(R1,R2) 각각은 전원전압(VCC)이 입력되는지 또는 게이트 하이 전압(VGH)이 입력되는지에 따라 그 저항용량이 변환 적용되는데 예를 들어, 입력단(20)을 통해 3.3V의 전원전압(VCC)을 입력받는 경우 제 1 분배 저항(R1)은 130Ω, 제 2 분배 저항(R2)은 1.3㏀의 용량으로 적용될 수 있다. 이 경우, 방전 제어 IC(12)의 입력 단자로는 2.92V의 레벨로 분배 전압이 인가될 수 있다. 이때, 지연기간 설정부(16)에는 22㎋의 커패시터(C1)를 적용하면 액정패널(2)의 방전 기간 즉, 방전을 제어하기 위한 방전 제어신호(RCS)의 출력 기간을 최적화할 수 있다. The power supply voltage VCC or the gate high voltage VGH is distributed using the first and second distribution resistors R1 and R2 connected in series between the input terminal 20 and the ground terminal. Each of the first and second distribution resistors R1 and R2 is converted into a resistor according to whether the power supply voltage VCC or the gate high voltage VGH is input. When receiving the 3.3V power supply voltage VCC, the first distribution resistor R1 may be applied with a capacity of 130 Ω and the second distribution resistor R2 with 1.3 ㏀. In this case, a division voltage can be applied to the input terminal of the discharge control IC 12 at a level of 2.92V. In this case, when the 22 C capacitor C1 is applied to the delay period setting unit 16, the discharge period of the liquid crystal panel 2, that is, the output period of the discharge control signal RCS for controlling the discharge may be optimized.

한편, 입력단(20)을 통해 21.1V의 게이트 하이 전압(VGH)을 입력받는 경우 제 1 분배 저항(R1)은 8.2㏀, 제 2 분배 저항(R2)은 1.3㏀의 용량으로 적용될 수 있다. 이 경우, 방전 제어 IC(12)의 입력 단자로는 2.89V의 레벨로 분배 전압이 인가될 수 있다. 이때, 지연기간 설정부(16)에는 0.1㎌의 커패시터(C1)를 적용하면 액정패널(2)의 방전 기간 즉, 방전을 제어하기 위한 방전 제어신호(RCS)의 출력 기간을 최적화할 수 있다. On the other hand, when the gate high voltage VGH of 21.1V is input through the input terminal 20, the first divider resistor R1 may be 8.2 kV and the second divider resistor R2 may have a capacitance of 1.3 mA. In this case, the division voltage can be applied to the input terminal of the discharge control IC 12 at a level of 2.89V. In this case, when the capacitor C1 of 0.1 ㎌ is applied to the delay period setting unit 16, the discharge period of the liquid crystal panel 2, that is, the output period of the discharge control signal RCS for controlling the discharge may be optimized.

상술한 바와 같이, 방전 제어 IC(12)는 입력 전압 설정부(14)로부터 2.89V 또는 2.92V 레벨 등으로 입력되는 분배 전압의 레벨이 자체 임계 전압 레벨보다 낮아지는 시점이면 지연기간 설정부(16)에 의해 설정된 기간 동안 방전 제어신호(RCS)를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력한다. 여기서, 방전 제어 IC(12)로 TP3808G30의 제어 IC가 이용된 경우, 그 자체 임계 전압 레벨은 2.79V이므로 입력 전압 설정부(14)로부터 입력되는 분배 전압의 레벨이 2.79V의 자체 임계 전압 레벨보다 낮아지는 시점이면 방전 제어신호(RCS)를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력한다. As described above, the discharge control IC 12 is the delay period setting unit 16 when the level of the divided voltage input from the input voltage setting unit 14 to the 2.89V or 2.92V level is lower than its threshold voltage level. The discharge control signal RCS is converted to a high or low logic voltage level for a period set by) and output. Here, when the control IC of the TP3808G30 is used as the discharge control IC 12, its threshold voltage level is 2.79V, so the level of the divided voltage input from the input voltage setting section 14 is higher than its own threshold voltage level of 2.79V. When it is lowered, the discharge control signal RCS is converted to a high or low logic voltage level and output.

한편으로, 방전 제어 IC(12)의 분배 전압 입력단에는 적어도 하나의 안정화 커패시터(C2,C3)가 연결되도록 한 안정화부(22)가 더 구비될 수도 있으며, 풀-업 출력 제어부(18)는 방전 제어 IC(12)의 출력단에 제 1 및 제 2 풀 업 저항(R4,R6)이 병렬 형태로 연결되도록 구성될 수도 있다. 풀-업 출력 제어부(18)는 하이 또는 로우 논리 상태로 출력되는 상기 방전 제어신호(RCS)의 전압 레벨이 유지되도록 한다. Meanwhile, a stabilization unit 22 may be further provided at a distribution voltage input terminal of the discharge control IC 12 to allow at least one stabilization capacitor C2 and C3 to be connected, and the pull-up output control unit 18 may further include a discharge. The first and second pull-up resistors R4 and R6 may be connected to the output terminal of the control IC 12 in parallel. The pull-up output controller 18 maintains the voltage level of the discharge control signal RCS output in a high or low logic state.

이상에서 상술한 바와 같이, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치에는 ESD 테스트 시점과 전원 온/오프(on/off) 시점을 검출하여 미리 설정된 기간만큼 액정패널(2)을 방전시키도록 제어하는 방전 제어부(10)가 더 구비되어, 충분한 방전 기간을 설정 및 확보할 수 있게 함으로써 ESD 테스트 시점과 전원 온/오프(on/off) 과정에서 발생하는 화질 불량 현상을 방지할 수 있다. As described above, the driving device of the liquid crystal display according to the exemplary embodiment of the present invention detects an ESD test time and a power on / off time to discharge the liquid crystal panel 2 for a predetermined period. The discharge control unit 10 may be further provided to control and set a sufficient discharge period, thereby preventing image quality defects occurring at the time of the ESD test and the power on / off process.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

Claims (10)

복수의 화소를 구비하여 영상을 표시하는 액정패널;
상기 액정패널의 데이터 라인들을 구동하는 데이터 드라이버;
상기 액정패널의 게이트 라인들을 구동하는 게이트 드라이버;
외부로부터 입력된 영상 데이터를 정렬하여 상기 데이터 드라이버에 공급함과 아울러 게이트 및 데이터 제어신호를 생성하여 상기 데이터 드라이버와 게이트 드라이버를 제어하는 타이밍 컨트롤러; 및
정전기 방전 테스트 시점과 전원 온/오프 시점을 검출하여 미리 설정된 기간 동안 상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 방전 제어부를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치. A liquid crystal panel including a plurality of pixels to display an image;
A data driver for driving data lines of the liquid crystal panel;
A gate driver for driving gate lines of the liquid crystal panel;
A timing controller which aligns the image data input from the outside to the data driver and generates a gate and data control signal to control the data driver and the gate driver; And
And a discharge control unit for controlling the gate driver to discharge the liquid crystal panel for a predetermined period by detecting an electrostatic discharge test time point and a power on / off time point. 제 1 항에 있어서,
상기 방전 제어부는
복수의 분배 저항을 이용하여 외부 또는 전원부로부터 입력되는 전원전압이나 게이트 하이 전압을 분배함으로써 오동작을 방지하기 위한 최적의 분배 전압레벨을 설정하는 입력 전압 설정부,
상기 입력 전압 설정부를 통해 설정 및 입력된 상기 분배 전압의 레벨 변화시점을 검출하고 검출된 상기의 레벨 변화 시점에 대응하여 미리 설정된 기간 동안 방전 제어신호를 생성 및 출력하는 방전 제어 IC,
적어도 하나의 커패시터를 이용하여 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정하는 지연기간 설정부, 및
상기 방전 제어 IC로부터 출력되는 상기 방전 제어신호의 전압 레벨을 유지시켜 출력하는 풀-업 출력 제어부를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치. The method of claim 1,
The discharge control unit
An input voltage setting unit configured to set an optimal distribution voltage level for preventing malfunction by distributing a power supply voltage or a gate high voltage input from an external or power supply unit using a plurality of distribution resistors;
A discharge control IC which detects a level change time point of the divided voltage set and inputted through the input voltage setting unit and generates and outputs a discharge control signal for a preset period corresponding to the detected level change time point;
A delay period setting unit for setting a discharge control signal output period of the discharge control IC using at least one capacitor, and
And a pull-up output control unit which maintains and outputs a voltage level of the discharge control signal output from the discharge control IC. 제 2 항에 있어서,
상기 방전 제어 IC는
상기 입력 전압 설정부로부터 입력되는 분배 전압의 레벨을 자체 임계 전압 레벨과 실시간으로 비교하고, 상기 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아지는 시점에 상기 지연기간 설정부에 의해 설정된 기간 동안 방전 제어신호를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력하는 것을 특징으로 하는 액정 표시장치의 구동장치. The method of claim 2,
The discharge control IC
Compare the level of the divided voltage input from the input voltage setting unit with its own threshold voltage level in real time, and during the period set by the delay period setting unit at a time when the input divided voltage level is lower than the own threshold voltage level. And a discharge control signal is converted into a voltage level of high or low logic to be output. 제 3 항에 있어서,
상기 지연기간 설정부는
상기 방전 제어 IC의 지연 신호 입력 단자와 접지 단자 간에 상기 적어도 하나의 커패시터가 직렬 또는 병렬 형태로 연결되도록 구성되어, 상기 각 커패시터의 용량과 상기 각 커패시터의 전압 출력 유지 기간에 따라 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정되도록 한 것을 특징으로 하는 액정 표시장치의 구동장치. The method of claim 3, wherein
The delay period setting unit
The at least one capacitor is connected in series or parallel form between the delay signal input terminal and the ground terminal of the discharge control IC, and according to the capacitance of each capacitor and the voltage output holding period of each capacitor, A drive device for a liquid crystal display device, characterized in that the discharge control signal output period is set. 제 4 항에 있어서,
상기 게이트 드라이버는
로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되면 상기 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되는 기간 동안 상기 각 게이트 라인들에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 상기 액정패널이 방전되도록 한 것을 특징으로 하는 액정 표시장치의 구동장치. The method of claim 4, wherein
The gate driver
When the discharge control signal is supplied at the low logic state voltage level, the scan pulse or the gate low voltage is simultaneously supplied to the respective gate lines during the period in which the discharge control signal is supplied at the low logic state voltage level. A drive device for a liquid crystal display device, characterized in that the liquid crystal panel is discharged. 외부로부터 입력된 영상 데이터를 정렬하여 데이터 드라이버에 공급함과 아울러 게이트 및 데이터 제어신호를 생성하여 상기 데이터 및 게이트 드라이버를 제어하는 단계;
상기 데이터 드라이버를 통해 액정패널의 데이터 라인들을 구동하는 단계;
상기 게이트 드라이버를 통해 상기 액정패널의 게이트 라인들을 구동함으로써 상기 액정패널에 영상을 표시하는 단계; 및
정전기 방전 테스트 시점과 전원 온/오프 시점을 검출하여 상기 정전기 방전 테스트 시점과 전원 온/오프 시점에 미리 설정된 기간 동안 상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법. Arranging and supplying image data input from an external source to a data driver, and generating gate and data control signals to control the data and gate driver;
Driving data lines of a liquid crystal panel through the data driver;
Displaying an image on the liquid crystal panel by driving the gate lines of the liquid crystal panel through the gate driver; And
And detecting the electrostatic discharge test time point and the power on / off time point and controlling the gate driver to discharge the liquid crystal panel for a predetermined period at the electrostatic discharge test time point and the power on / off point time. Method of driving display device. 제 6 항에 있어서,
상기 액정패널을 방전시키도록 상기 게이트 드라이버를 제어하는 단계는
복수의 분배 저항을 이용하여 외부 또는 전원부로부터 입력되는 전원전압이나 게이트 하이 전압을 분배함으로써 오동작을 방지하기 위한 최적의 분배 전압레벨을 설정 및 출력하는 단계,
상기 설정 및 출력된 분배 전압의 레벨 변화시점을 검출하고 검출된 상기의 레벨 변화 시점에 대응하여 미리 설정된 기간 동안 방전 제어신호를 생성 및 출력하는 단계,
적어도 하나의 커패시터를 이용하여 상기 방전 제어신호 출력 기간을 설정하는 단계, 및
상기 방전 제어신호의 전압 레벨을 유지시켜 출력하는 단계를 포함한 것을 풀-업 출력 제어부를 구비한 것을 특징으로 하는 액정 표시장치의 구동방법. The method according to claim 6,
Controlling the gate driver to discharge the liquid crystal panel
Setting and outputting an optimal distribution voltage level for preventing malfunction by distributing a power supply voltage or a gate high voltage input from an external or power supply unit using a plurality of distribution resistors,
Detecting a level change point of the set and output divided voltages and generating and outputting a discharge control signal for a preset period corresponding to the detected level change point;
Setting the discharge control signal output period using at least one capacitor, and
And a pull-up output controller, the method including maintaining and outputting the voltage level of the discharge control signal. 제 7 항에 있어서,
상기 방전 제어신호를 생성 및 출력하는 단계는
방전 제어 IC를 이용하여 상기 입력되는 분배 전압의 레벨을 자체 임계 전압 레벨과 실시간으로 비교하고, 상기 입력된 분배 전압 레벨이 상기 자체 임계 전압 레벨보다 낮아지는 시점에 상기 설정된 방전 제어신호 출력 기간 동안 상기 방전 제어신호를 하이 또는 로우 논리의 전압 레벨로 변환하여 출력하는 것을 특징으로 하는 액정 표시장치의 구동방법. The method of claim 7, wherein
Generating and outputting the discharge control signal
The level of the input divided voltage is compared with its own threshold voltage level in real time using a discharge control IC, and during the set discharge control signal output period at the time when the input divided voltage level becomes lower than the own threshold voltage level. A method of driving a liquid crystal display device, characterized by converting a discharge control signal into a voltage level of high or low logic and outputting the converted voltage. 제 8 항에 있어서,
상기 방전 제어신호 출력 기간을 설정하는 단계는
상기 방전 제어 IC의 지연 신호 입력 단자와 접지 단자 간에 상기 적어도 하나의 커패시터가 직렬 또는 병렬 형태로 연결되도록 하여 상기 각 커패시터의 용량과 상기 각 커패시터의 전압 출력 유지 기간에 따라 상기 방전 제어 IC의 방전 제어신호 출력 기간을 설정되도록 한 것을 특징으로 하는 액정 표시장치의 구동방법. The method of claim 8,
The setting of the discharge control signal output period is
The at least one capacitor is connected in series or parallel form between the delay signal input terminal and the ground terminal of the discharge control IC to control discharge of the discharge control IC according to the capacitance of each capacitor and the voltage output holding period of each capacitor. A driving method of a liquid crystal display device, characterized in that the signal output period is set. 제 9 항에 있어서,
상기 액정패널을 방전시키도록 하는 단계는
상기 게이트 드라이버에 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되면 상기 로우 논리 상태의 전압 레벨로 상기의 방전 제어신호가 공급되는 기간 동안 상기 게이트 드라이버가 상기 각 게이트 라인들에 스캔펄스 또는 게이트 로우 전압을 동시에 공급하여 상기 액정패널이 방전되도록 하는 것을 특징으로 하는 액정 표시장치의 구동방법. The method of claim 9,
Discharging the liquid crystal panel
When the discharge control signal is supplied to the gate driver at a voltage level in a low logic state, the gate driver scans the gate lines with each other during the period in which the discharge control signal is supplied at a voltage level in the low logic state. And discharging the liquid crystal panel by simultaneously supplying a gate low voltage.
KR1020110079749A 2011-08-10 2011-08-10 Driving apparatus for liquid crystal display device KR101818465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110079749A KR101818465B1 (en) 2011-08-10 2011-08-10 Driving apparatus for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110079749A KR101818465B1 (en) 2011-08-10 2011-08-10 Driving apparatus for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20130017367A true KR20130017367A (en) 2013-02-20
KR101818465B1 KR101818465B1 (en) 2018-01-15

Family

ID=47896530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110079749A KR101818465B1 (en) 2011-08-10 2011-08-10 Driving apparatus for liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101818465B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150084572A (en) * 2014-01-14 2015-07-22 삼성디스플레이 주식회사 Driving Integrated Circuit, Display Apparatus comprising thereof and Method of measuring bonding resistor
CN111243473A (en) * 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 Source driver electrostatic ignition protection method and display device
CN113675183A (en) * 2020-05-15 2021-11-19 敦泰电子股份有限公司 System-level electrostatic discharge protection circuit and method for display driving circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231030B (en) * 2018-01-29 2020-04-21 京东方科技集团股份有限公司 Discharge circuit, discharge method, and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150084572A (en) * 2014-01-14 2015-07-22 삼성디스플레이 주식회사 Driving Integrated Circuit, Display Apparatus comprising thereof and Method of measuring bonding resistor
CN111243473A (en) * 2020-03-11 2020-06-05 Tcl华星光电技术有限公司 Source driver electrostatic ignition protection method and display device
US11521529B2 (en) 2020-03-11 2022-12-06 Tcl China Star Optoelectronics Technology Co., Ltd. Electrostatic ignition protection method of source driver of display device and display device
CN113675183A (en) * 2020-05-15 2021-11-19 敦泰电子股份有限公司 System-level electrostatic discharge protection circuit and method for display driving circuit
CN113675183B (en) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 System-level electrostatic discharge protection circuit and method for display driving circuit

Also Published As

Publication number Publication date
KR101818465B1 (en) 2018-01-15

Similar Documents

Publication Publication Date Title
US8125424B2 (en) Liquid crystal display device and driving method thereof
KR101200966B1 (en) Common voltage generation circuit and liquid crystal display comprising the same
KR101793284B1 (en) Display Device And Driving Method Thereof
KR101225317B1 (en) Apparatus and method for driving LCD
KR101318005B1 (en) Liquid Crystal Display Device with a Function of Modulating Gate Scanning Signals according to Panel
KR101213810B1 (en) Apparatus and method for driving LCD
KR101362155B1 (en) Liquid crystal display device and method thereof
KR101264714B1 (en) LCD and drive method thereof
KR101818465B1 (en) Driving apparatus for liquid crystal display device
KR20110049545A (en) Liquid crystal display
KR101992885B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR20090066528A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101407308B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR20090005500A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR20050025779A (en) Liquid crystal display, apparatus and method for driving thereof
KR101765864B1 (en) Timing controller and liquid crystal display using the same
KR20100063170A (en) Liquid crystal display device
KR101777126B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
KR101232174B1 (en) Eliminating afterimage circuit for liquid crystal display device and method for driving the same
KR20090073646A (en) Liquid cyrstal display device and method for driving the same
KR102507616B1 (en) Voltage compensation circuit and display device including the same
KR20080062454A (en) Liquid crystal display and driving method thereof
KR20140092002A (en) Liquid crystal display device and method for driving the same
KR101830610B1 (en) Driving circuit for liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant