KR20130016406A - 레이저 가공 방법 및 반도체 칩 - Google Patents

레이저 가공 방법 및 반도체 칩 Download PDF

Info

Publication number
KR20130016406A
KR20130016406A KR1020127034264A KR20127034264A KR20130016406A KR 20130016406 A KR20130016406 A KR 20130016406A KR 1020127034264 A KR1020127034264 A KR 1020127034264A KR 20127034264 A KR20127034264 A KR 20127034264A KR 20130016406 A KR20130016406 A KR 20130016406A
Authority
KR
South Korea
Prior art keywords
substrate
region
cutting
modified region
board
Prior art date
Application number
KR1020127034264A
Other languages
English (en)
Other versions
KR101282459B1 (ko
Inventor
류지 스기우라
다케시 사카모토
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20130016406A publication Critical patent/KR20130016406A/ko
Application granted granted Critical
Publication of KR101282459B1 publication Critical patent/KR101282459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

복수의 기능 소자를 포함한 적층부(積層部)가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 하는 레이저 가공 방법을 제공한다.
적층부(16)의 표면(16a)에 보호 테이프(22)를 부착한 상태로 기판(4)의 이면(裏面)(4b)을 레이저 광 입사면으로서 레이저 광(L)을 조사하는 것에 의해, 절단 예정 라인에 따라서 개질(改質) 영역(7)을 기판(4)의 내부에 형성하고, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한다. 그리고, 이와 같은 균열(24)이 생기고 있는 상태로 익스팬드 테이프(expand tape)를 기판(4)의 이면(4b)에 부착하여 확장시키면, 기판(4)뿐만이 아니라, 절단 예정 라인 위의 적층부(16), 즉 층간 절연막(17a, 17b)을 절단 예정 라인에 따라서 정밀도 좋게 절단할 수 있다.

Description

레이저 가공 방법 및 반도체 칩{LASER BEAM MACHINING METHOD AND SEMICONDUCTOR CHIP}
본 발명은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단하기 위해서 사용되는 레이저 가공 방법 및 그러한 레이저 가공 방법의 사용에 의해 절단된 반도체 칩에 관한 것이다.
종래에 있어서의 이런 종류의 기술로서, 복수의 기능 소자를 포함한 적층부가 형성된 기판의 내부에 집광점(集光点)을 맞추어 레이저 광을 조사하는 것에 의해, 절단 예정 라인에 따라서 개질(改質) 영역을 기판의 내부에 형성하고, 그 개질 영역을 기점으로 하여 기판 및 적층부를 절단한다고 하는 레이저 가공 방법이다(예를 들면, 특허문헌 1 참조).
[특허문헌 1] 특개2003-334812호 공보
상술한 바와 같은 레이저 가공 방법은 기판 및 적층부를 고정밀도로 절단할 수 있는 점에서 유효한 기술이다. 이와 같은 기술에 관련하여, 복수의 기능 소자를 포함한 적층부가 형성된 기판의 내부에 절단 예정 라인에 따라서 개질 영역을 형성한 경우에, 그 개질 영역을 기점으로 하여, 특히 적층부보다 고정밀도 절단을 가능하게 하는 기술이 소망 되고 있다.
그래서, 본 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 하는 레이저 가공 방법 및 그러한 레이저 가공 방법의 사용에 의해 절단된 반도체 칩을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 관한 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 표면에 형성된 기판의 내부에 집광점을 맞추어 레이저 광을 조사하는 것에 의해, 기판의 절단 예정 라인에 따라서 절단의 기점이 되는 개질 영역을 기판의 내부에 형성하는 레이저 가공 방법으로서, 개질 영역의 표면 측 단부로부터 적어도 기판의 표면에 이르는 균열이 생기도록 개질 영역을 형성하는 것을 특징으로 한다.
이 레이저 가공 방법에서는 개질 영역의 표면 측 단부로부터 적어도 기판의 표면에 이르는 균열이 생기도록, 절단 예정 라인에 따라서 개질 영역을 기판의 내부에 형성한다. 이와 같은 균열이 생기고 있는 상태에서, 예를 들면, 익스팬드 테이프(expand tape) 등의 확장 가능 부재를 기판의 이면에 장착하여 확장시키면, 기판뿐만이 아니라, 특히 적층부를 절단 예정 라인에 따라서 정밀도 좋게 절단할 수 있다. 따라서, 이 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 한다.
또한, 기능 소자는, 예를 들면, 결정(結晶) 성장에 의해 형성된 반도체 동작층, 포토 다이오드 등의 수광(受光) 소자, 레이저 다이오드 등의 발광 소자, 회로로서 형성된 회로 요소 등을 의미한다. 또, 개질 영역은 기판의 내부에 집광점을 맞추어 레이저 광을 조사하여, 다광자 흡수 혹은 그것과 동등한 광 흡수를 기판의 내부에서 생기게 하는 것에 의해 형성된다.
또, 상기 레이저 가공 방법에 있어서는, 개질 영역의 표면 측 단부로부터 적층부의 내부에 이르는 균열이 생기도록 개질 영역을 형성하여도 좋고, 개질 영역의 표면 측 단부로부터 적층부의 표면에 이르는 균열이 생기도록 개질 영역을 형성하여도 좋다.
또, 본 발명에 관한 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 표면에 형성된 기판의 내부에 집광점을 맞추어 레이저 광을 조사하는 것에 의해, 기판의 절단 예정 라인에 따라서 절단의 기점이 되는 개질 영역을 기판의 내부에 형성하는 레이저 가공 방법으로서, 개질 영역의 표면 측 단부가 기판의 표면에 줄무늬로 연장하도록 개질 영역을 형성하는 것을 특징으로 한다.
이 레이저 가공 방법에서는 개질 영역의 표면 측 단부가 기판의 표면에 줄무늬로 연장하도록 절단 예정 라인에 따라서 개질 영역을 기판의 내부에 형성한다. 이와 같이 개질 영역을 형성하면, 개질 영역의 표면 측 단부로부터 적어도 기판의 표면에 이르는 균열이 생기게 된다. 그리고, 이와 같은 균열이 생기고 있는 상태에서, 예를 들면, 익스팬드 테이프 등의 확장 가능 부재를 기판의 이면에 장착하여 확장시키면, 기판뿐만이 아니라, 특히 적층부를 절단 예정 라인에 따라서 정밀도 좋게 절단할 수 있다. 따라서, 이 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 한다.
여기서, 기판은 반도체 기판이고, 개질 영역은 용융 처리 영역을 포함한 경우가 있다. 이 용융 처리 영역은 상술한 개질 영역의 일례이기 때문에, 이 경우에도, 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단이 가능하게 된다.
또, 기판은 반도체 기판이고, 개질 영역은 용융 처리 영역과, 그 용융 처리 영역에 대해서 기판의 표면 측에 위치하는 미소(微小) 공동(空洞)을 포함한 경우가 있다. 이 용융 처리 영역 및 미소 공동은 상술한 개질 영역의 일례이기 때문에, 이 경우에도, 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단이 가능하게 된다.
또, 기판의 두께는 30㎛ ~ 150㎛인 것이 바람직하다. 기판의 두께가 30㎛ ~ 150㎛이면, 상술한 개질 영역을 기점으로 하여 적층부 뿐만이 아니라, 기판도 보다 고정밀도로 절단하는 것이 가능하게 된다.
또, 개질 영역을 형성한 후에, 기판 및 적층부를 절단 예정 라인에 따라서 절단하여도 좋다. 이 경우, 상술한 이유로부터, 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부를 절단 예정 라인에 따라서 정밀도 좋게 절단할 수 있다.
또, 본 발명에 관한 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 표면에 형성된 기판의 내부에 집광점을 맞추어 레이저 광을 조사하는 것에 의해, 기판의 절단 예정 라인에 따라서, 절단의 기점이 되는 개질 영역을 기판의 내부에 형성하는 레이저 가공 방법으로서, 개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역을 형성하는 것을 특징으로 한다.
이 레이저 가공 방법에서는 개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록, 절단 예정 라인에 따라서 개질 영역을 기판의 내부에 형성한다. 이와 같이 개질 영역을 형성하면, 개질 영역의 표면 측 단부로부터 적어도 기판의 표면에 이르는 균열이 생기게 된다. 그리고, 이와 같은 균열이 생기고 있는 상태로, 예를 들면, 익스팬드 테이프 등의 확장 가능 부재를 기판의 이면에 장착하여 확장시키면, 기판뿐만이 아니라, 특히 적층부를 절단 예정 라인에 따라서 정밀도 좋게 절단할 수 있다. 따라서, 이 레이저 가공 방법은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 한다.
또, 상기 레이저 가공 방법에 있어서는 절단 예정 라인에 따른 레이저 광의 조사(照射)가 1회인 경우에는, 개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리가 3㎛ ~ 35㎛가 되도록 개질 영역을 형성하는 것이 바람직하고, 절단 예정 라인에 따른 레이저 광의 조사가 복수 회인 경우에는, 개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역을 형성하는 것이 바람직하다. 이와 같은 조건에서 개질 영역을 형성하는 것에 의해, 개질 영역의 표면 측 단부로부터 적어도 기판의 표면에 이르는 균열을 확실히 생기게 할 수 있다.
또, 본 발명에 관한 반도체 칩은 기판과, 기능 소자를 포함해 기판의 표면에 형성된 적층부를 구비하고, 기판의 측면에 개질 영역이 형성된 반도체 칩에 있어서, 개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역이 형성되어 있는 것을 특징으로 한다.
이 반도체 칩은 상기 레이저 가공 방법의 사용에 의해 절단된 것이라고 말할 수 있기 때문에, 개질 영역이 형성된 기판의 측면에 대응하는 적층부의 단부는 고정밀도로 절단된 것이 된다.
본 발명은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 한다.
도 1은 본 실시 형태에 관한 레이저 가공 방법에 의한 레이저 가공중의 가공 대상물의 평면도이다.
도 2는 도 1에 나타내는 가공 대상물의 II-II선에 따른 단면도이다.
도 3은 본 실시 형태에 관한 레이저 가공 방법에 따른 레이저 가공 후의 가공 대상물의 평면도이다.
도 4는 도 3에 나타내는 가공 대상물의 IV-IV선에 따른 단면도이다.
도 5는 도 3에 나타내는 가공 대상물의 V-V선에 따른 단면도이다.
도 6은 본 실시 형태에 관한 레이저 가공 방법에 의해 절단된 가공 대상물의 평면도이다.
도 7은 본 실시 형태에 관한 레이저 가공 방법에 있어서의 전계(電界) 강도와 크랙 스폿(crack spot)의 크기와의 관계를 나타내는 그래프이다.
도 8은 본 실시 형태에 관한 레이저 가공 방법의 제 1 공정에 있어서의 가공 대상물의 단면도이다.
도 9는 본 실시 형태에 관한 레이저 가공 방법의 제 2 공정에 있어서의 가공 대상물의 단면도이다.
도 10은 본 실시 형태에 관한 레이저 가공 방법의 제 3 공정에 있어서의 가공 대상물의 단면도이다.
도 11은 본 실시 형태에 관한 레이저 가공 방법의 제 4 공정에 있어서의 가공 대상물의 단면도이다.
도 12는 본 실시 형태에 관한 레이저 가공 방법에 의해 절단된 실리콘 웨이퍼의 일부에 있어서의 단면의 사진을 나타낸 도이다.
도 13은 본 실시 형태에 관한 레이저 가공 방법에 있어서의 레이저 광의 파장과 실리콘 기판의 내부의 투과율과의 관계를 나타내는 그래프이다.
도 14은 본 실시 형태에 관한 레이저 가공 방법에 의해 용융 처리 영역 및 미소 공동이 형성된 실리콘 웨이퍼의 단면도이다.
도 15는 본 실시 형태에 관한 레이저 가공 방법에 의해 용융 처리 영역 및 미소 공동이 형성되는 원리를 설명하기 위한 실리콘 웨이퍼의 단면도이다.
도 16은 본 실시 형태에 관한 레이저 가공 방법에 의해 용융 처리 영역 및 미소 공동이 형성된 실리콘 웨이퍼의 절단면의 사진을 나타낸 도이다.
도 17은 본 실시 형태의 레이저 가공 방법의 대상이 되는 가공 대상물의 평면도이다.
도 18은 도 17에 나타내는 가공 대상물의 XVIII-XVIII선에 따른 부분 단면도이다.
도 19는 본 실시 형태의 레이저 가공 방법을 설명하기 위한 가공 대상물의 부분 단면도로서, (a)는 가공 대상물에 보호 테이프를 붙인 상태, (b)는 가공 대상물에 레이저 광을 조사하고 있는 상태이다.
도 20은 본 실시 형태의 레이저 가공 방법을 설명하기 위한 가공 대상물의 부분 단면도로서, (a)는 가공 대상물에 익스팬드 테이프를 붙인 상태, (b)는 보호 테이프에 자외선을 조사하고 있는 상태이다.
도 21은 본 실시 형태의 레이저 가공 방법을 설명하기 위한 가공 대상물의 부분 단면도로서, (a)는 가공 대상물로부터 보호 테이프를 벗긴 상태, (b)는 익스팬드 테이프를 확장시킨 상태이다.
도 22는 개질 영역의 표면 측 단부로부터 적층부의 내부에 이르는 균열이 생긴 가공 대상물의 부분 단면도이다.
도 23은 개질 영역의 표면 측 단부로부터 적층부의 표면에 이르는 균열이 생긴 가공 대상물의 부분 단면도이다.
도 24는 개질 영역의 표면 측 단부로부터 기판의 표면에 이르는 균열을 일으키게 한 경우에 저유전율막(低誘電率膜)을 고정밀도로 절단할 수 있는 제 1 이유를 설명하기 위한 가공 대상물의 부분 단면도이다.
도 25는 개질 영역의 표면 측 단부로부터 기판의 표면에 이르는 균열을 일으키게 한 경우에 저유전율막을 고정밀도로 절단할 수 있는 제 2 이유를 설명하기 위한 가공 대상물의 부분 단면도이다.
도 26은 개질 영역의 표면 측 단부로부터 저유전율막의 표면에 이르는 균열을 일으키게 한 경우에 저유전율막을 고정밀도로 절단할 수 있는 이유를 설명하기 위한 가공 대상물의 부분 단면도이다.
도 27은 기판의 표면에 균열이 이르러 있는 경우 및 저유전율막의 표면에 균열이 이르러 있는 경우의 가공 대상물의 절단 결과를 나타내는 사진을 나타낸 도이다.
도 28은 두께 30㎛의 기판에 대한 「개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리와 기판 상태와의 관계」를 나타내는 도이다.
도 29는 두께 50㎛의 기판에 대한 「개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리와 기판 상태와의 관계」를 나타내는 도이다.
도 30은 두께 100㎛의 기판에 대한 「개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리와 기판 상태와의 관계」를 나타내는 도이다.
도 31은 두께 150㎛의 기판에 대한 「개질 영역의 표면 측 단부의 위치와 기판의 표면과의 거리와 기판 상태와의 관계」를 나타내는 도이다.
도 32는 개질 영역의 표면 측 단부가 기판의 표면에 줄무늬로 연장하도록 개질 영역이 형성된 기판의 절단면의 사진을 나타낸 도이다.
이하, 본 발명의 바람직한 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 본 실시 형태의 레이저 가공 방법에서는 가공 대상물의 내부에 개질 영역을 형성하기 위해서 다광자 흡수라고 하는 현상을 이용한다. 그래서, 최초로, 다광자 흡수에 의해 개질 영역을 형성하기 위한 레이저 가공 방법에 대해 설명한다.
재료의 흡수의 밴드 갭(band gap) EG보다 광자(光子) 에너지 hυ가 작으면 광학적으로 투명이 된다. 따라서, 재료에 흡수가 생기는 조건은 hυ > EG이다. 그러나, 광학적으로 투명해도, 레이저 광의 강도를 매우 크게 하면 nhυ > EG의 조건(n = 2, 3, 4, …)에서 재료에 흡수가 생긴다. 이 현상을 다광자 흡수라고 한다. 펄스파의 경우, 레이저 광의 강도는 레이저 광의 집광점의 피크 파워(peak power) 밀도(W/cm2)로 정해지고, 예를 들면 피크 파워 밀도가 1 × 108(W/cm2) 이상의 조건에서 다광자 흡수가 생긴다. 피크 파워 밀도는 (집광점에 있어서의 레이저 광의 1 펄스 당의 에너지) ÷ (레이저 광의 빔 스폿 단면적 × 펄스 폭)에 의해 구해진다. 또, 연속파인 경우, 레이저 광의 강도는 레이저 광의 집광점의 전계 강도(W/cm2)로 정해진다.
이와 같은 다광자 흡수를 이용하는 본 실시 형태에 관한 레이저 가공 방법의 원리에 대해서, 도 1 ~ 도 6을 참조하여 설명한다. 도 1에 나타내는 바와 같이, 판 모양의 가공 대상물(1)의 표면(3)에는 가공 대상물(1)을 절단하기 위한 절단 예정 라인(5)이 있다. 절단 예정 라인(5)은 직선 모양으로 연장한 가상선이다. 본 실시 형태에 관한 레이저 가공 방법에서는, 도 2에 나타내는 바와 같이, 다광자 흡수가 생기는 조건에서 가공 대상물(1)의 내부에 집광점(P)을 맞추어 레이저 광(L)을 조사하여 개질 영역(7)을 형성한다. 또한, 집광점(P)은 레이저 광(L)이 집광하는 개소이다. 또, 절단 예정 라인(5)은 직선 모양으로 한정하지 않고 곡선 모양이어도 좋으며, 가상선으로 한정하지 않고 가공 대상물(1)에 실제로 끌린 선이어도 좋다.
그리고, 레이저 광(L)을 절단 예정 라인(5)에 따라서(즉, 도 1의 화살표 A방향으로) 상대적으로 이동시키는 것에 의해, 집광점(P)을 절단 예정 라인(5)에 따라서 이동시킨다. 이것에 의해, 도 3 ~ 도 5에 나타내는 바와 같이, 개질 영역(7)이 절단 예정 라인(5)에 따라서 가공 대상물(1)의 내부에 형성되어, 이 개질 영역(7)이 절단 기점 영역(8)이 된다. 여기서, 절단 기점 영역(8)은 가공 대상물(1)이 절단될 때에 절단(나뉨)의 기점이 되는 영역을 의미한다. 이 절단 기점 영역(8)은 개질 영역(7)이 연속적으로 형성되는 것으로 형성되는 경우도 있고, 개질 영역(7)이 단속적으로 형성되는 것으로 형성되는 경우도 있다.
본 실시 형태에 관한 레이저 가공 방법은 가공 대상물(1)이 레이저 광(L)을 흡수하는 것에 의해 가공 대상물(1)을 발열시켜 개질 영역(7)을 형성하는 것은 아니다. 가공 대상물(1)에 레이저 광(L)을 투과시켜 가공 대상물(1)의 내부에 다광자 흡수를 발생시켜 개질 영역(7)을 형성하고 있다. 따라서, 가공 대상물(1)의 표면(3)에서는 레이저 광(L)이 거의 흡수되지 않으므로, 가공 대상물(1)의 표면(3)이 용융하지 않는다.
가공 대상물(1)의 내부에 절단 기점 영역(8)을 형성하면, 이 절단 기점 영역(8)을 기점으로 하여 분열이 발생하기 쉬워지기 때문에, 도 6에 나타내는 바와 같이, 비교적 작은 힘으로 가공 대상물(1)을 절단할 수 있다. 따라서, 가공 대상물(1)의 표면(3)에 불필요한 분열을 발생시키지 않고, 가공 대상물(1)을 고정밀도로 절단하는 것이 가능하게 된다.
이 절단 기점 영역(8)을 기점으로 한 가공 대상물(1)의 절단에는, 다음의 2방법이 고려된다. 하나는, 절단 기점 영역(8) 형성 후, 가공 대상물(1)에 인위적인 힘이 인가되는 것에 의해, 절단 기점 영역(8)을 기점으로 하여 가공 대상물(1)이 나뉘어, 가공 대상물(1)이 절단되는 경우이다. 이것은, 예를 들면 가공 대상물(1)의 두께가 큰 경우의 절단이다. 인위적인 힘이 인가된다는 것은, 예를 들면, 가공 대상물(1)의 절단 기점 영역(8)에 따라서 가공 대상물(1)에 굽힘 응력이나 전단 응력을 가하거나, 가공 대상물(1)에 온도차를 주는 것에 의해 열 응력을 발생시키거나 하는 것이다. 다른 하나는, 절단 기점 영역(8)을 형성하는 것에 의해, 절단 기점 영역(8)을 기점으로 하여 가공 대상물(1)의 단면 방향(두께 방향)으로 향하여 자연스럽게 나뉘어, 결과적으로 가공 대상물(1)이 절단되는 경우이다. 이것은, 예를 들면 가공 대상물(1)의 두께가 작은 경우에는, 1열의 개질 영역(7)에 의해 절단 기점 영역(8)이 형성되는 것으로 가능하게 되고, 가공 대상물(1)의 두께가 큰 경우에는 두께 방향으로 복수 열 형성된 개질 영역(7)에 의해 절단 기점 영역(8)이 형성되는 것으로 가능하게 된다. 또한, 이 자연스럽게 나뉘는 경우도, 절단하는 개소에 있어서, 절단 기점 영역(8)이 형성되어 있지 않은 부위에 대응하는 부분의 표면(3) 위에까지 분열이 앞지르지 않고, 절단 기점 영역(8)을 형성한 부위에 대응하는 부분만을 할단(割斷) 할 수 있으므로, 할단을 잘 제어할 수 있다. 최근, 실리콘 웨이퍼 등의 가공 대상물(1)의 두께는 얇아지는 경향이므로, 이와 같은 제어성이 좋은 할단 방법은 아주 유효하다.
그런데, 본 실시 형태에 관한 레이저 가공 방법에 있어서, 다광자 흡수에 의해 형성되는 개질 영역으로서는, 다음의 (1) ~ (4)의 경우가 있다.
(1) 개질 영역이 1개 또는 복수의 크랙을 포함한 크랙 영역인 경우
가공 대상물(예를 들면 유리나 LiTaO3로 이루어지는 압전 재료)의 내부에 집광점을 맞추어, 집광점에 있어서의 전계 강도가 1 × 108(W/cm2) 이상으로 또한 펄스 폭이 1㎲ 이하의 조건에서 레이저 광을 조사한다. 이 펄스 폭의 크기는 다광자 흡수를 일으키게 하면서 가공 대상물의 표면에 불필요한 데미지를 주지 않고, 가공 대상물의 내부에만 크랙 영역을 형성할 수 있는 조건이다. 이것에 의해, 가공 대상물의 내부에는 다광자 흡수에 의한 광학적 손상이라고 하는 현상이 발생한다. 이 광학적 손상에 의해 가공 대상물의 내부에 열변형이 야기 되어, 이것에 의해 가공 대상물의 내부에 크랙 영역이 형성된다. 전계 강도의 상한값으로서는, 예를 들면 1 × 1012(W/cm2)이다. 펄스 폭은 예를 들면 1ns ~ 200ns가 바람직하다. 또한, 다광자 흡수에 의한 크랙 영역의 형성은, 예를 들면, 제 45회 레이저 열가공 연구회 논문집(1998년. 12월)의 제 23 페이지 ~ 제 28 페이지의 「고체 레이저 고조파(高調波)에 의한 유리 기판의 내부 마킹」에 기재되어 있다.
본 발명자는 전계 강도와 크랙의 크기와의 관계를 실험에 의해 구했다. 실험 조건은 다음과 같다.
(A) 가공 대상물 : 파이렉스(등록상표) 유리(두께 700㎛)
(B) 레이저
광원 : 반도체 레이저 여기 Nd : YAG 레이저
파장 : 1064nm
레이저 광 스폿 단면적 : 3.14 × 10-8cm2
발진 형태 : Q스위치 펄스
반복 주파수 : 100kHz
펄스 폭 : 30ns
출력 : 출력 < 1mJ/펄스
레이저 광품질 : TEM00
편광 특성 : 직선 편광
(C) 집광용 렌즈
레이저 광 파장에 대한 투과율 : 60퍼센트
(D) 가공 대상물이 실어 놓인 재치대(載置臺)의 이동 속도 : 100mm/초
또한, 레이저 광품질이 TEM00은 집광성이 높고 레이저 광의 파장 정도까지 집광가능을 의미한다.
도 7은 상기 실험의 결과를 나타내는 그래프이다. 가로 축은 피크 파워 밀도이고, 레이저 광이 펄스 레이저 광이므로 전계 강도는 피크 파워 밀도로 나타낸다. 세로 축은 1 펄스의 레이저 광에 의해 가공 대상물의 내부에 형성된 크랙 부분(크랙 스폿)의 크기를 나타내고 있다. 크랙 스폿이 모여 크랙 영역이 된다. 크랙 스폿의 크기는 크랙 스폿의 형상 중 최대의 길이가 되는 부분의 크기이다. 그래프 중의 검은 원으로 나타내는 데이터는 집광용 렌즈(C)의 배율이 100배, 개구수(NA)가 0.80인 경우이다. 한편, 그래프 중의 흰 원으로 나타내는 데이터는 집광용 렌즈(C)의 배율이 50배, 개구수(NA)가 0.55인 경우이다. 피크 파워 밀도가 1011(W/cm2) 정도로부터 가공 대상물의 내부에 크랙 스폿이 발생하여, 피크 파워 밀도가 커짐에 따라 크랙 스폿도 커지는 것을 안다.
다음으로, 크랙 영역 형성에 의한 가공 대상물의 절단의 메커니즘에 대해서, 도 8 ~ 도 11을 참조하여 설명한다. 도 8에 나타내는 바와 같이, 다광자 흡수가 생기는 조건에서 가공 대상물(1)의 내부에 집광점(P)을 맞추어 레이저 광(L)을 조사하여 절단 예정 라인에 따라서 내부에 크랙 영역(9)을 형성한다. 크랙 영역(9)은 1개 또는 복수의 크랙을 포함한 영역이다. 이와 같이 형성된 크랙 영역(9)이 절단 기점 영역이 된다. 도 9에 나타내는 바와 같이, 크랙 영역(9)을 기점으로 하여(즉, 절단 기점 영역을 기점으로 하여) 크랙이 더욱 성장하고, 도 10에 나타내는 바와 같이, 크랙이 가공 대상물(1)의 표면(3)과 이면(21)에 도달하여, 도 11에 나타내는 바와 같이, 가공 대상물(1)이 나눠지는 것에 의해 가공 대상물(1)이 절단된다. 가공 대상물(1)의 표면(3)과 이면(21)에 도달하는 크랙은 자연스럽게 성장하는 경우도 있고, 가공 대상물(1)에 힘이 인가되는 것에 의해 성장하는 경우도 있다.
(2) 개질 영역이 용융 처리 영역의 경우
가공 대상물(예를 들면 실리콘과 같은 반도체 재료)의 내부에 집광점을 맞추어, 집광점에 있어서의 전계 강도가 1 × 108(W/cm2) 이상으로 하고 또한 펄스 폭이 1㎲ 이하의 조건에서 레이저 광을 조사한다. 이것에 의해 가공 대상물의 내부는 다광자 흡수에 의해서 국소적으로 가열된다. 이 가열에 의해 가공 대상물의 내부에 용융 처리 영역이 형성된다. 용융 처리 영역은 일단 용융 후 재고화(再固化)한 영역이나, 확실히 용융 상태의 영역이나, 용융 상태로부터 재고화하는 상태의 영역이며, 상변화한 영역이나 결정 구조가 변화한 영역이라고도 할 수 있다. 또, 용융 처리 영역은 단결정 구조, 비정질 구조, 다결정 구조에 있어서, 어느 구조가 다른 구조로 변화한 영역이라고도 할 수 있다. 즉, 예를 들면, 단결정 구조로부터 비정질 구조로 변화한 영역, 단결정 구조로부터 다결정 구조로 변화한 영역, 단결정 구조로부터 비정질 구조 및 다결정 구조를 포함한 구조로 변화한 영역을 의미한다. 가공 대상물이 실리콘 단결정 구조의 경우, 용융 처리 영역은 예를 들면 비정질 실리콘 구조이다. 전계 강도의 상한값으로서는, 예를 들면 1 × 1012(W/cm2)이다. 펄스 폭은 예를 들면 1ns ~ 200ns가 바람직하다.
본 발명자는 실리콘 웨이퍼의 내부에서 용융 처리 영역이 형성되는 것을 실험에 의해 확인했다. 실험 조건은 다음과 같다.
(A) 가공 대상물 : 실리콘 웨이퍼(두께 350㎛, 외경 4인치)
(B) 레이저
광원 : 반도체 레이저 여기 Nd : YAG 레이저
파장 : 1064nm
레이저 광 스폿 단면적 : 3.14 × 10-8cm2
발진 형태 : Q스위치 펄스
반복 주파수 : 100kHz
펄스 폭 : 30ns
출력 : 20μJ/펄스
레이저 광 품질 : TEM00
편광 특성 : 직선 편광
(C) 집광용 렌즈
배율 : 50배
N.A. : 0.55
레이저 광 파장에 대한 투과율 : 60퍼센트
(D) 가공 대상물이 실어 놓이는 재치대의 이동 속도 : 100mm／초
도 12는 상기 조건에서의 레이저 가공에 의해 절단된 실리콘 웨이퍼의 일부에 있어서의 단면의 사진을 나타낸 도이다. 실리콘 웨이퍼(11)의 내부에 용융 처리 영역(13)이 형성되고 있다. 또한, 상기 조건에 의해 형성된 용융 처리 영역(13)의 두께 방향의 크기는 100㎛ 정도이다.
용융 처리 영역(13)이 다광자 흡수에 의해 형성된 것을 설명한다. 도 13은 레이저 광의 파장과 실리콘 기판의 내부의 투과율과의 관계를 나타내는 그래프이다. 다만, 실리콘 기판의 표면 측과 이면 측 각각의 반사 성분을 제거하고, 내부의 투과율만 나타내고 있다. 실리콘 기판의 두께 t가 50㎛, 100㎛, 200㎛, 500㎛, 1000㎛의 각각에 대해 상기 관계를 나타냈다.
예를 들면, Nd : YAG 레이저의 파장인 1064nm에 있어서, 실리콘 기판의 두께가 500㎛ 이하인 경우, 실리콘 기판의 내부에서는 레이저 광이 80％이상 투과하는 것을 안다. 도 12에 나타내는 실리콘 웨이퍼(11)의 두께는 350㎛이므로, 다광자 흡수에 의한 용융 처리 영역(13)은 실리콘 웨이퍼(11)의 중심 부근, 즉 표면으로부터 175㎛의 부분에 형성된다. 이 경우의 투과율은 두께 200㎛의 실리콘 웨이퍼를 참고로 하면, 90％이상이므로, 레이저 광이 실리콘 웨이퍼(11)의 내부에서 흡수되는 것은 얼마 되지 않고, 대부분이 투과한다. 이것은, 실리콘 웨이퍼(11)의 내부에서 레이저 광이 흡수되어, 용융 처리 영역(13)이 실리콘 웨이퍼(11)의 내부에 형성(즉 레이저 광에 의한 통상의 가열로 용융 처리 영역이 형성)된 것이 아니고, 용융 처리 영역(13)이 다광자 흡수에 의해 형성된 것을 의미한다. 다광자 흡수에 의한 용융 처리 영역의 형성은, 예를 들면, 용접 학회 전국 대회 강연 개요 제 66 집(2000년 4월)의 제 72 페이지 ~ 제 73 페이지의 「피코초 펄스 레이저에 의한 실리콘의 가공 특성 평가」에 기재되어 있다.
또한, 실리콘 웨이퍼는 용융 처리 영역에 의해서 형성되는 절단 기점 영역을 기점으로 하여 단면 방향을 향하여 분열을 발생시키고, 그 분열이 실리콘 웨이퍼의 표면과 이면에 도달하는 것에 의해, 결과적으로 절단된다. 실리콘 웨이퍼의 표면과 이면에 도달하는 이 분열은 자연스럽게 성장하는 경우도 있고, 실리콘 웨이퍼에 힘이 인가되는 것에 의해 성장하는 경우도 있다. 그리고, 절단 기점 영역으로부터 실리콘 웨이퍼의 표면과 이면으로 분열이 자연스럽게 성장하는 경우에는, 절단 기점 영역을 형성하는 용융 처리 영역이 용융하고 있는 상태로부터 분열이 성장하는 경우와, 절단 기점 영역을 형성하는 용융 처리 영역이 용융하고 있는 상태로부터 재고화할 때에 분열이 성장하는 경우 중 어느 경우라도 된다. 다만, 어느 쪽의 경우도 용융 처리 영역은 실리콘 웨이퍼의 내부에만 형성되어, 절단 후의 절단면에는 도 12와 같이 내부에만 용융 처리 영역이 형성되고 있다. 이와 같이, 가공 대상물의 내부에 용융 처리 영역에 의해서 절단 기점 영역을 형성하면, 할단시, 절단 기점 영역 라인에서부터 어긋난 불필요한 분열이 생기기 어렵우므로, 할단 제어가 용이하게 된다.
(3) 개질 영역이 용융 처리 영역 및 미소 공동인 경우
가공 대상물(예를 들면 실리콘과 같은 반도체 재료)의 내부에 집광점을 맞추어, 집광점에 있어서의 전계 강도가 1 × 108(W/cm2) 이상으로 하고 또한 펄스 폭이 1㎲ 이하의 조건에서 레이저 광을 조사한다. 이것에 의해, 가공 대상물의 내부에는 용융 처리 영역과 미소 공동(용융 처리 영역 보다 작은 크기를 가지며 속이 비어있는 구멍)이 형성되는 경우가 있다. 또한, 전계 강도의 상한값으로서는, 예를 들면 1 × 1012(W/cm2)이다. 펄스 폭은 예를 들면 1ns ~ 200ns가 바람직하다.
도 14에 나타내는 바와 같이, 실리콘 웨이퍼(11)의 표면(3) 측으로부터 레이저 광(L)을 입사시킨 경우, 미소 공동(14)은 용융 처리 영역(13)에 대해서 이면(21) 측에 형성된다. 도 14에서는 용융 처리 영역(13)과 미소 공동(14)이 떨어져 형성되어 있지만, 용융 처리 영역(13)과 미소 공동(14)이 연속하여 형성되는 경우도 있다. 즉, 다광자 흡수에 의해서 용융 처리 영역(13) 및 미소 공동(14)이 쌍으로 되어 형성되는 경우, 미소 공동(14)은 용융 처리 영역(13)에 대해서 실리콘 웨이퍼(11)에 있어서의 레이저 광 입사면의 반대 측에 형성되게 된다.
이와 같이, 실리콘 웨이퍼(11)에 레이저 광(L)을 투과시켜 실리콘 웨이퍼(11)의 내부에 다광자 흡수를 발생시켜서 용융 처리 영역(13)을 형성한 경우에, 각각의 용융 처리 영역(13)에 대응한 미소 공동(14)이 형성되는 원리에 대해서는 반드시 분명하지 않다. 여기서는, 용융 처리 영역(13) 및 미소 공동(14)이 쌍으로 된 상태로 형성되는 원리에 관해서 본 발명자들이 상정하는 2개의 가설을 설명한다.
본 발명자들이 상정하는 제 1 가설은 다음과 같다. 즉, 도 15에 나타내는 바와 같이, 실리콘 웨이퍼(11)의 내부의 집광점(P)에 초점을 맞추어 레이저 광(L)을 조사하면, 집광점(P)의 근방에 용융 처리 영역(13)이 형성된다. 종래는 이 레이저 광(L)으로서 레이저 광원으로부터 조사되는 레이저 광(L)의 중심부분의 광(도 15 중, L4 및 L5에 상당하는 부분의 광)을 사용하는 것으로 하고 있었다. 이것은, 레이저 광(L)의 가우시안 분포(Gaussian distribution)의 중심부분을 사용하기 때문이다.
본 발명자들은 레이저 광(L)이 실리콘 웨이퍼(11)의 표면(3)에 주는 영향을 억제하기 위해서 레이저 광(L)을 넓게 하는 것으로 하였다. 그러한 한가지 방법으로서 레이저 광원으로부터 조사되는 레이저 광(L)을 소정의 광학계로 확장하여 가우시안 분포의 완만한 경사면을 넓게 하여, 레이저 광(L)의 주변 부분의 광(도 15중, L1 ~ L3 및 L6 ~ L8에 상당하는 부분의 광)의 레이저 강도를 상대적으로 상승시키는 것으로 하였다. 이와 같이 확장한 레이저 광(L)을 실리콘 웨이퍼(11)에 투과시키면, 이미 설명한 바와 같이 집광점(P)의 근방에서는 용융 처리 영역(13)이 형성되고, 그 용융 처리 영역(13)에 대응한 부분에 미소 공동(14)이 형성된다. 즉, 용융 처리 영역(13)과 미소 공동(14)은 레이저 광(L)의 광축(도 15 중의 일점 쇄선)에 따른 위치에 형성된다. 미소 공동(14)이 형성되는 위치는 레이저 광(L)의 주변 부분의 광(도 15 중, L1 ~ L3 및 L6 ~ L8에 상당하는 부분의 광)이 이론상 집광 되는 부분에 상당한다.
이와 같이 레이저 광(L)의 중심부분의 광(도 15 중, L4 및 L5에 상당하는 부분의 광)과 레이저 광(L)의 주변 부분의 광(도 15 중, L1 ~ L3 및 L6 ~ L8에 상당하는 부분의 광)이 각각 집광되는 부분이 실리콘 웨이퍼(11)의 두께 방향에 있어서 다른 것은, 레이저 광(L)을 집광하는 렌즈의 구면(球面) 수차(收差)에 의하는 것이라고 생각된다. 본 발명자들이 상정하는 제 1 가설은 이 집광 위치의 차이가 어떠한 영향을 미치고 있는 것은 아닌가라고 하는 것이다.
본 발명자들이 상정하는 제 2 가설은 레이저 광(L)의 주변 부분의 광(도 15 중, L1 ~ L3 및 L6 ~ L8에 상당하는 부분의 광)이 집광되는 부분은 이론상의 레이저 집광점이기 때문에, 이 부분의 광 강도가 높고 미세 구조 변화가 일어나고 있기 때문에 그 주위가 실질적으로 결정 구조가 변화하고 있지않은 미소 공동(14)이 형성되고, 용융 처리 영역(13)이 형성되어 있는 부분은 열적인 영향이 크고 단순하게 용융하여 재고화한다고 하는 것이다.
여기서, 용융 처리 영역(13)은 상기 (2)에서 서술한 대로이지만, 미소 공동(14)은 그 주위가 실질적으로 결정 구조가 변화하고 있지않은 것이다. 실리콘 웨이퍼(11)가 실리콘 단결정 구조의 경우에는 미소 공동(14)의 주위는 실리콘 단결정 구조인 채의 부분이 많다.
본 발명자들은 실리콘 웨이퍼(11)의 내부에서 용융 처리 영역(13) 및 미소 공동(14)이 형성되는 것을 실험에 의해 확인했다. 실험 조건은 다음과 같다.
(A) 가공 대상물 : 실리콘 웨이퍼(두께 100㎛)
(B) 레이저
광원 : 반도체 레이저 여기 Nd : YAG 레이저
파장 : 1064nm
반복 주파수 : 40kHz
펄스 폭 : 30ns
펄스 피치 : 7㎛
가공 깊이 : 8㎛
펄스 에너지 : 50μJ/펄스
(C) 집광용 렌즈
NA : 0.55
(D) 가공 대상물이 실어 놓이는 재치대의 이동 속도 : 280mm/초
도 16은 상기 조건에서의 레이저 가공에 의해 절단된 실리콘 웨이퍼(11)의 절단면의 사진을 나타낸 도이다. 도 16에 있어서 (a)와(b)는 동일한 절단면의 사진을 다른 축척으로 나타낸 것이다. 같은 도에 나타내는 바와 같이, 실리콘 웨이퍼(11)의 내부에는 1펄스의 레이저 광(L)의 조사에 의해 형성된 용융 처리 영역(13) 및 미소 공동(14)의 쌍이, 절단면을 따라서(즉, 절단 예정 라인에 따라서) 소정의 피치로 형성되어 있다.
또한, 도 16에 나타내는 절단면의 용융 처리 영역(13)은 실리콘 웨이퍼(11)의 두께 방향(도중의 상하 방향)의 폭이 13㎛정도에서, 레이저 광(L)을 이동하는 방향(도중의 좌우 방향)의 폭이 3㎛정도이다. 또, 미소 공동(14)은 실리콘 웨이퍼(11)의 두께 방향의 폭이 7㎛정도에서, 레이저 광(L)을 이동할 방향의 폭이 1.3㎛정도이다. 용융 처리 영역(13)과 미소 공동(14)과의 간격은 1.2㎛정도이다.
(4) 개질 영역이 굴절율 변화 영역의 경우
가공 대상물(예를 들면 유리)의 내부에 집광점을 맞추어, 집광점에 있어서의 전계 강도가 1 × 108(W/cm2) 이상으로 하고 또한 펄스 폭이 1ns 이하의 조건에서 레이저 광을 조사한다. 펄스 폭을 지극히 짧게 하여, 다광자 흡수를 가공 대상물의 내부에 일으키게 하면, 다광자 흡수에 의한 에너지가 열에너지로 바뀌지 않고, 가공 대상물의 내부에는 이온 가수(價數) 변화, 결정화 또는 분극(分極) 배향(配向) 등의 영속적(永續的)인 구조 변화가 야기되어 굴절율 변화 영역이 형성된다. 전계 강도의 상한값으로서는 예를 들면 1 × 1012(W/cm2)이다. 펄스 폭은 예를 들면 1ns 이하가 바람직하고, 1ps 이하가 더욱 바람직하다. 다광자 흡수에 의한 굴절율 변화 영역의 형성은, 예를 들면, 제 42회 레이저 열가공 연구회 논문집(1997년. 11월)의 제 105 페이지 ~ 제 111 페이지의 「펨토(femto)초 레이저 조사에 의한 유리 내부로의 광 야기 구조 형성」에 기재되어 있다.
이상, 다광자 흡수에 의해 형성되는 개질 영역으로서 (1) ~ (4)의 경우를 설명하였으나, 웨이퍼 모양의 가공 대상물의 결정 구조나 그 벽개성(劈開性) 등을 고려하여 절단 기점 영역을 다음과 같이 형성하면, 그 절단 기점 영역을 기점으로 하여 보다 한층 작은 힘으로, 게다가 정밀도 좋게 가공 대상물을 절단하는 것이 가능하게 된다.
즉, 실리콘 등의 다이아몬드 구조의 단결정 반도체로 이루어지는 기판의 경우는 (111)면(제 1 벽개면)이나 (110)면(제 2 벽개면)에 따른 방향으로 절단 기점 영역을 형성하는 것이 바람직하다. 또, GaAs 등의 섬아연광형(閃亞鉛鑛型) 구조의 III－V족 화합물 반도체로 이루어지는 기판의 경우는, (110)면에 따른 방향으로 절단 기점 영역을 형성하는 것이 바람직하다. 또한, 사파이어(Al2O3) 등의 육방정계의 결정 구조를 가지는 기판의 경우는 (0001)면(C면)을 주면(主面)으로 하여 (1120)면(A면) 혹은 (1100)면(M면)에 따른 방향으로 절단 기점 영역을 형성하는 것이 바람직하다.
또한, 상술한 절단 기점 영역을 형성해야 하는 방향(예를 들면, 단결정 실리콘 기판에 있어서의 (111)면에 따른 방향), 혹은 절단 기점 영역을 형성해야 하는 방향에 직교하는 방향을 따라서 기판에 오리엔테이션 플랫(orientation flat)을 형성하면, 그 오리엔테이션 플랫을 기준으로 함으로써, 절단 기점 영역을 형성해야 하는 방향에 따른 절단 기점 영역을 용이하게 하고 또한 정확하게 기판에 형성하는 것이 가능하게 된다.
다음으로, 본 발명의 바람직한 실시 형태에 대해 설명한다. 도 17은 본 실시 형태의 레이저 가공 방법의 대상이 되는 가공 대상물의 평면도이고, 도 18은 도 17에 나타내는 가공 대상물의 XVIII－XVIII선에 따른 부분 단면도이다. 도 17을 참조하면, 웨이퍼인 가공 대상물(1)은 평판 모양으로 대략 원반 모양을 나타내고 있다. 이 가공 대상물(1)의 표면에는 종횡으로 교차하는 복수의 절단 예정 라인(5)이 설정되어 있다(격자 모양의 절단 예정 라인). 절단 예정 라인(5)은 가공 대상물(1)을 복수의 칩 모양의 부분으로 절단하기 위해서 상정되는 가상선이다.
도 17 및 도 18에 나타내는 바와 같이, 가공 대상물(1)은 30㎛ ~ 150㎛의 두께를 가지는 실리콘제의 기판(4)과, 복수의 기능 소자(15)를 포함하여 기판(4)의 표면(4a)에 형성된 적층부(16)를 구비하고 있다. 기능 소자(15)는 기판(4)의 표면(4a)에 적층된 층간 절연막 17a와, 층간 절연막 17a 위에 형성된 배선층 19a와, 배선층 19a를 덮도록 층간 절연막 17a 위에 적층된 층간 절연막 17b와, 층간 절연막 17b 위에 형성된 배선층 19b를 가지고 있다. 배선층 19a와 기판(4)은 층간 절연막 17a를 관통하는 도전성 플러그 20a에 의해서 전기적으로 접속되고, 배선층 19b와 배선층 19a는, 층간 절연막 17b를 관통하는 도전성 플러그 20b에 의해서 전기적으로 접속되어 있다.
또한, 기능 소자(15)는 기판(4)의 오리엔테이션 플랫(6)에 평행한 방향 및 수직인 방향으로 매트릭스 모양으로 다수 형성되어 있지만, 층간 절연막(17a, 17b)은 기판(4)의 표면(4a) 전체를 덮도록 서로 이웃이 되는 기능 소자(15, 15) 사이에 걸쳐 형성되어 있다.
이상과 같이 구성된 가공 대상물(1)을 이하와 같이 하여 기능 소자(15) 마다 절단한다. 우선, 도 19(a)에 나타내는 바와 같이, 각 기능 소자(15)를 덮도록 적층부(16)의 표면(16a)에 보호 테이프(보호 부재)(22)를 부착한다. 이어서, 도 19(b)에 나타내는 바와 같이, 기판(4)의 이면(4b)을 위쪽으로 향하여 가공 대상물(1)을 레이저 가공 장치의 재치대(載置臺)(도시하지 않음) 위에 고정한다. 이 때, 적층부(16)가 재치대에 직접 접촉하는 것을 보호 테이프(22)에 의해서 회피할 수 있기 때문에, 각 기능 소자(15)를 보호할 수 있다.
그리고, 서로 이웃이 되는 기능 소자(15, 15) 사이를 통과하도록 절단 예정 라인(5)을 격자 모양으로 설정하고(도 17의 파선 참조), 기판(4)의 이면(4b)을 레이저 광 입사면으로 하여 기판(4)의 내부에 집광점(P)을 맞추어 레이저 광(L)을 다광자 흡수가 생기는 조건에서 조사하면서, 재치대의 이동에 의해 절단 예정 라인(5)에 따라서 레이저 광(L)의 집광점(P)을 스캔한다. 이것에 의해, 절단의 기점이 되는 개질 영역(7)을 그 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리(특히 끊어짐이 없는 한, 기판(4)의 두께 방향에 있어서의 거리를 의미한다)가 3㎛ ~ 40㎛가 되도록 기판(4)의 내부에 형성한다. 이와 같은 조건에서 개질 영역(7)을 형성하면, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)이 생기게 된다.
이와 같이, 가공 대상물(1)에 레이저 광(L)을 조사할 때, 기판(4)의 이면(4b)을 레이저 광 입사면으로 하기 때문에, 적층부(16)의 절단 예정 라인(5) 위에 레이저 광(L)을 반사하는 부재(예를 들면, TEG)가 존재하여도, 개질 영역(7)을 절단 예정 라인(5)에 따라서 기판(4)의 내부에 확실히 형성할 수 있다. 또한, 기판(4)은 실리콘으로 이루어지는 반도체 기판이기 때문에, 개질 영역(7)은 용융 처리 영역(13)이다. 또, 여기서는 1개의 절단 예정 라인(5)에 대해서 1열의 비율로 기판(4)의 내부에 개질 영역(7)을 형성한다.
개질 영역(7)을 형성하여 균열(24)을 일으키게 한 후, 도 20(a)에 나타내는 바와 같이, 기판(4)의 이면(4b)에 익스팬드 테이프(확장 가능 부재)(23)를 부착한다. 이어서, 도 20(b)에 나타내는 바와 같이, 보호 테이프(22)에 자외선을 조사하고, 그 점착력을 저하시켜, 도 21(a)에 나타내는 바와 같이 적층부(16)의 표면(16a)으로부터 보호 테이프(22)를 벗긴다.
보호 테이프(22)를 벗긴 후, 도 21(b)에 나타내는 바와 같이, 익스팬드 테이프(23)를 확장시켜서, 개질 영역(7)을 기점으로 하여 분열을 일으키게 하고, 기판(4) 및 적층부(16)를 절단 예정 라인(5)에 따라서 절단함과 동시에, 절단되어 얻어진 각 반도체 칩(25)을 서로 이간시킨다. 이것에 의해, 기판(4)과 기능 소자(15)를 포함하여 기판(4)의 표면(4a)에 형성된 적층부(16)를 구비하고, 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역(7)이 기판(4)의 측면(4c)에 형성된 반도체 칩(25)을 얻을 수 있다.
이상 설명한 바와 같이, 상기 레이저 가공 방법에 있어서는 적층부(16)의 표면(16a)에 보호 테이프(22)를 부착한 상태로 기판(4)의 이면(4b)을 레이저 광 입사면으로 하여 레이저 광(L)을 조사하는 것에 의해, 절단 예정 라인(5)에 따라서 개질 영역(7)을 기판(4)의 내부에 형성하고, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한다. 그리고, 이와 같은 균열(24)이 생겨 있는 상태에서 익스팬드 테이프(23)를 기판(4)의 이면(4b)에 부착하여 확장시키면, 기판(4)뿐만이 아니라, 절단 예정 라인(5) 위의 적층부(16), 즉 층간 절연막(17a, 17b)을 절단 예정 라인(5)에 따라서 정밀도 좋게 절단할 수 있다. 즉, 절단되어 얻어진 반도체 칩(25)은, 도 21(b)에 나타내는 바와 같이, 개질 영역(7)이 형성된 기판(4)의 측면(4c)에 대응하는 적층부(16)의 단부(16c)도 고정밀도로 절단된 것으로 된다.
또, 상기 가공 대상물(1)에 있어서는 기판(4)이 30㎛ ~150㎛의 두께를 가지지만, 이와 같이 기판(4)의 두께가 30㎛ ~150㎛로 하면, 1열의 개질 영역(7)을 기점으로 하여 적층부(16)뿐만이 아니라, 기판(4)도 보다 고정밀도로 절단할 수 있다.
또한, 상기 레이저 가공 방법에 있어서는 절단 예정 라인(5)에 따라서 개질 영역(7)을 기판(4)의 내부에 형성하는 것에 의해, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 하였으나, 도 22에 나타내는 바와 같이, 개질 영역(7)의 표면 측 단부(7a)로부터 적층부(16)의 내부에 이르는 균열(24)을 일으키게 하여도 좋고, 도 23에 나타내는 바와 같이, 개질 영역(7)의 표면 측 단부(7a)로부터 적층부(16)의 표면(16a)에 이르는 균열(24)을 일으키게 하여도 좋다. 즉, 절단 예정 라인(5)에 따라서 개질 영역(7)을 기판(4)의 내부에 형성하는 것에 의해, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 하면, 기판(4)과 기능 소자(15)를 포함하여 기판(4)의 표면(4a)에 형성된 적층부(16)를 구비하는 가공 대상물(1)을 절단할 때, 특히 적층부(16)를 고정밀도로 절단할 수 있다.
또, 상기 레이저 가공 방법에 있어서는 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역(7)을 기판(4)의 내부에 형성하였으나, 기판(4)의 두께 방향에 있어서, 개질 영역(7)의 중심이 기판(4)의 중심보다 기판(4)의 표면(4a) 측에 위치하도록 개질 영역(7)을 형성하여도 좋다. 이와 같이 개질 영역(7)을 형성함으로써, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키기 쉽게 할 수 있다.
다음으로, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 경우에 적층부(16)를 고정밀도로 절단할 수 있는 이유에 대해 설명한다. 또한, 여기서는 실리콘제의 기판(4)의 표면(4a)에 적층부(16)으로서 저유전율막(low－k막)이 적층되어 있는 것으로 한다.
(1) 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 경우
도 24는 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 경우에 저유전율막(26)을 고정밀도로 절단할 수 있는 제 1 이유를 설명하기 위한 가공 대상물(1)의 부분 단면도이다.
도 24(a)에 나타내는 바와 같이, 개질 영역(7)의 이면측 단부(7b)로부터 기판(4)의 이면(4b)에 이르는 균열(24)을 일으키게 한 상태로 익스팬드 테이프(23)를 확장시키면, 매우 부드럽게 균열(24)이 기판(4)의 표면(4a) 측으로 연장한다. 그 때문에, 개질 영역(7)의 이면측 단부(7b)로부터 기판(4)의 이면(4b)에 이르는 균열(24)을 일으키게 한 상태는, 기판(4)을 절단하기 쉬운 상태라고 말할 수 있다.
한편, 도 24(b)에 나타내는 바와 같이, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 상태는, 개질 영역(7)의 이면측 단부(7b)로부터 기판(4)의 이면(4b)에 이르는 균열(24)을 일으키게 한 상태에 비해, 기판(4)을 절단하기 어려운 상태라고 말할 수 있다.
개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 상태, 즉 기판(4)을 절단하기 어려운 상태로 익스팬드 테이프(23)를 확장시키면, 익스팬드 테이프(23)의 확장에 수반하여 서서히가 아니고, 단번에 기판(4)이 절단되게 된다. 이것에 의해, 저유전율막(26)은 기계적 강도가 낮고, 다른 재료와 친숙해 지기 어려운 성질을 일반적으로 가지고 있기 때문에, 당겨 끊어짐이나 막 벗겨짐을 일으키기 쉽기는 하지만, 그것들을 방지하여, 저유전율막(26)을 기판(4)과 함께 고정밀도로 절단할 수 있다고 생각된다.
도 25는 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 경우에 저유전율막(26)을 고정밀도로 절단할 수 있는 제 2 이유를 설명하기 위한 가공 대상물(1)의 부분 단면도이다.
도 25(a)에 나타내는 바와 같이, 개질 영역(7)의 이면측 단부(7b)로부터 기판(4)의 이면(4b)에 이르는 균열(24)을 일으키게 한 상태에서 익스팬드 테이프(23)를 확장시키면, 익스팬드 테이프(23)의 확장에 수반하여 서서히 기판(4)이 절단된다. 그 때문에, 균열(24)이 저유전율막(26)에 이르렀을 때에는, 저유전율막(26)은 접은 자국의 안쪽 방향으로 젖혀, 그대로의 상태로 당겨져 찢어지게 된다.
한편, 도 25(b)에 나타내는 바와 같이, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 상태로 익스팬드 테이프(23)를 확장시키면, 기판(4)에 소정의 확장력이 작용한 시점에서 단번에 기판(4)이 절단된다. 그 때문에, 저유전율막(26)이 접은 자국의 안쪽 방향에 젖혀진 상태로 당겨져 찢어지는 것이 방지된다.
따라서, 개질 영역(7)의 이면 측 단부(7b)로부터 기판(4)의 이면(4b)에 이르는 균열(24)을 일으키게 한 상태보다, 개질 영역(7)의 표면 측 단부(7a)로부터 기판(4)의 표면(4a)에 이르는 균열(24)을 일으키게 한 상태가, 저유전율막(26)을 기판(4)과 함께 고정밀도로 절단할 수 있다고 생각된다.
(2) 개질 영역(7)의 표면 측 단부(7a)로부터 저유전율막(26)의 표면(26a)에 이르는 균열(24)을 일으키게 한 경우
도 26은, 개질 영역(7)의 표면 측 단부(7a)로부터 저유전율막(26)의 표면(26a)에 이르는 균열(24)을 일으키게 한 경우에 저유전율막(26)을 고정밀도로 절단할 수 있는 이유를 설명하기 위한 가공 대상물(1)의 부분 단면도이다. 같은 도에 나타내는 바와 같이, 이 경우, 절단 예정 라인(5)에 따라서 개질 영역(7)을 기판(4)의 내부에 형성한 시점에서, 저유전율막(26)이 절단되어 있게 된다. 따라서, 당겨 끊어짐이나 막 벗겨짐을 방지하여, 저유전율막(26)을 고정밀도로 절단할 수 있다고 생각된다.
상기 (1), (2)의 각 경우에 있어서의 절단 결과는 다음과 같다. 도 27에 나타내는 바와 같이, 기판(4)의 표면(4a)에 균열(24)이 이르러 있는 경우 및 저유전율막(26)의 표면(26a)에 균열(24)이 이르러 있는 경우 모두, 저유전율막(26)을 지극히 고정밀도로 절단할 수 있었다(하단의 사진 참조). 그리고, 절단 예정 라인(5) 위에 Al패드(27)가 형성되어 있던 부분에 있어서도, 저유전율막(26)의 당겨 끊어짐을 5㎛ 미만으로 억제할 수 있었다(중단의 사진 참조).
또한, 개질 영역(7)의 표면 측 단부 거리는 개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리를 의미하고, 개질 영역(7)의 이면 측 단부 거리는 개질 영역(7)의 이면 측 단부(7b)의 위치와 기판(4)의 이면(4b)과의 거리를 의미한다. 또, 개질 영역(7)의 폭은 개질 영역(7)의 표면 측 단부(7a)의 위치와 이면 측 단부(7b)의 위치와의 거리를 의미한다. 그리고, 개질 영역(7)의 표면 측 단부(7a)의 위치는 절단 예정 라인(5)에 따라서 형성된 개질 영역(7)의 「기판(4)의 표면(4a) 측의 단부」의 「기판(4)의 두께 방향에 있어서의 평균적 위치」를 의미하고, 개질 영역(7)의 이면 측 단부(7b)의 위치는 절단 예정 라인(5)에 따라서 형성된 개질 영역(7)의 「기판(4)의 이면(4b) 측의 단부」의 「기판(4)의 두께 방향에 있어서의 평균적 위치」를 의미한다(도 27의 상단의 사진 참조).
다음으로, 개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리와 기판(4) 상태와의 관계에 대해 설명한다.
도 28 ~ 도 31은 각각 두께 30㎛, 50㎛, 100㎛, 150㎛의 기판(4)에 대한 「개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리와 기판(4) 상태와의 관계」를 나타내는 도이다.
각 도에 있어서, (a)는 절단 예정 라인(5)에 따라서 레이저 광(L)의 집광점(P)을 1회 스캔한 경우이고, (b)는 절단 예정 라인(5)에 따라서 레이저 광(L)의 집광점(P)을 2회 스캔한 경우이다. 또, 기판(4)의 상태 DM은 기판(4)의 표면(4a)에 점으로 데미지가 나타난 상태이고, 기판(4) 상태 FL은 기판(4)의 표면(4a)에 균열(24)이 이른 상태이다. 또한, 기판(4) 상태 ST는 기판(4)의 표면(4a)에도 이면(4b)에도 아무런 변화가 나타나지 않았던 상태이고, 기판(4) 상태 HC는 기판(4)의 이면(4b)에 균열(24)이 이른 상태이다.
또한, 「개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리와, 기판(4)의 상태와의 관계」를 검증할 때에는, 기판(4)으로서 실리콘제의 베어 웨이퍼(bare wafer)를 이용하였다. 또, 절단 예정 라인(5)에 따른 레이저 광(L)의 조사 조건은 다음과 같다.
반복 주파수 : 80kHz
펄스 폭 : 150ns
펄스 에너지 : 15μJ
가공 속도(기판(4)에 대한 집광점(P)의 이동 속도) : 300mm/초
도 28(a) ~ 도 31(a)로부터 명확한 바와 같이, 절단 예정 라인(5)에 따른 레이저 광(L)의 조사가 1회인 경우에는 개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리가 3㎛ ~35㎛가 되도록 개질 영역(7)을 형성하면, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)을 확실히 생기게 할 수 있다(기판(4) 상태 FL).
또, 도 28(b) ~ 도 31(b)로부터 명확한 바와 같이, 절단 예정 라인(5)에 따른 레이저 광(L)의 조사가 2회인 경우에는 개질 영역(7)의 표면 측 단부(7a)의 위치와 기판(4)의 표면(4a)과의 거리가 3㎛ ~ 40㎛가 되도록 개질 영역(7)을 형성하면, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)을 확실히 생기게 할 수 있다(기판(4) 상태 FL).
본 발명은 상기 실시 형태로 한정되는 것은 아니다.
예를 들면, 도 32에 나타내는 바와 같이, 개질 영역(7)의 표면 측 단부(7a)가 기판(4)의 표면(4a)에 줄무늬로 연장하도록, 절단 예정 라인(5)에 따라서 개질 영역(7)을 기판(4)의 내부에 형성하여도 좋다(도 32에 있어서 (a)와 (b)는 동일한 절단면의 사진을 다른 축척으로 나타낸 것이다). 이와 같이 개질 영역(7)을 형성하면, 개질 영역(7)의 표면 측 단부(7a)로부터 적어도 기판(4)의 표면(4a)에 이르는 균열(24)이 생기게 된다. 그리고, 이와 같은 균열(24)이 생기고 있는 상태에서, 익스팬드 테이프(23)를 기판(4)의 이면(4b)에 부착하여 확장시키면, 기판(4)뿐만 아니라, 특히 적층부(16)(도 32에서는 저유전율막(26))를 절단 예정 라인(5)에 따라서 정밀도 좋게 절단할 수 있다. 또한, 적층부(16)에 있어서 절단 예정 라인(5) 위에 레이저 광(L)을 반사하는 부재(예를 들면, 금속 배선이나 금속 패드 등)가 존재하고 있으면, 개질 영역(7)의 표면 측 단부(7a)가 기판(4)의 표면(4a)에 줄무늬로 연장하는 것이 많다.
또, 상기 실시 형태는 실리콘 웨이퍼 등의 반도체 기판의 내부에 개질 영역(7)으로서 용융 처리 영역(13)을 형성하는 경우였지만, 개질 영역(7)으로서 용융 처리 영역(13)과, 그 용융 처리 영역(13)에 대해서 기판(4)의 표면(4a) 측에 위치하는 미소 공동(14)을 형성하여도 좋다. 이와 같이, 용융 처리 영역(13)에 대해서 기판(4)의 표면(4a) 측에 미소 공동(14)이 형성되면, 적어도 기판(4)의 표면(4a)에 이르는 균열(24)의 직진성이 향상하고, 그 결과로서, 특히 적층부(16)를 절단 예정 라인(5)에 따라서 보다 정밀도 좋게 절단할 수 있다.
또, 상기 실시 형태는 기판(4)의 내부에서 다광자 흡수를 일으키게 하여 개질 영역(7)을 형성한 경우였지만, 기판(4)의 내부에서 다광자 흡수와 동등한 광 흡수를 일으키게 하여 개질 영역(7)을 형성할 수 있는 경우도 있다.
또, 절단 예정 라인 위에 형성되는 적층부로서 유기 절연막이나 무기 절연막, 그러한 복합막, 저유전율막, TEG나 금속 배선이나 전극 등의 도전막 등이 고려되며, 그것들이 1층 이상 형성되고 있는 것을 포함한다.
본 발명은 복수의 기능 소자를 포함한 적층부가 형성된 기판을 절단할 때, 특히 적층부의 고정밀도 절단을 가능하게 한다.
1 … 가공 대상물, 4 … 기판, 4a … 기판의 표면, 4b … 기판의 이면, 4c … 기판의 측면, 5 … 절단 예정 라인, 7 … 개질 영역, 7a … 개질 영역의 표면 측 단부, 13 … 용융 처리 영역, 14 … 미소 공동, 15 … 기능 소자, 16 … 적층부, 16a … 적층부의 표면, 22 … 보호 테이프(보호 부재), 23 … 익스팬드 테이프(확장 가능 부재), 24 … 균열, 25 … 반도체 칩, 26 … 저유전율막, L … 레이저 광, P … 집광점.

Claims (10)

  1. 기판의 표면에 부착된 확장가능부재를 확장시켜서 기판을 절단할 때의 절단기점을 형성하기 위한 방법으로, 복수의 기능 소자를 포함한 적층부가 표면에 형성된 기판의 내부에 집광점을 맞추어 레이저 광을 조사하는 것에 의해, 상기 기판의 절단 예정 라인에 따라서, 절단의 기점이 되는 개질 영역을 상기 기판의 내부에 형성하는 레이저 가공 방법으로서,
    상기 적층부로서는 상기 기판의 절단예정라인 표면을 포함하는 기판표면에 형성된 저유전율막을 포함함과 아울러, 상기 기판의 절단예정라인 표면을 포함하는 기판 표면에 형성된 금속부재를 포함하고 있으며,
    상기 금속부재가 존재하는 위치에서, 상기 개질 영역의 표면 측 단부가 상기 기판의 표면에 줄무늬로 연장하도록 상기 개질 영역을 형성하는 것을 특징으로 하는 레이저 가공 방법.
  2. 청구항 1에 있어서,
    상기 금속부재는, 레이저광을 반사하는 부재로서, 금속배선, 금속패드 또는 TEG인 것을 특징으로 하는 레이저 가공 방법.
  3. 기판과, 기능 소자를 포함하여 상기 기판의 표면에 형성된 적층부를 구비하고, 상기 기판의 측면에 개질 영역이 형성된 반도체 칩으로서,
    상기 개질 영역의 표면 측 단부의 위치와 상기 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 상기 개질 영역이 형성되어 있으며,
    상기 적층부로서는 저유전율막 및 금속부재를 포함하고 있고,
    상기 금속부재가 존재하는 위치에서 상기 개질영역의 표면측 단부가 상기 기판의 표면에 줄무늬로 연장하고 있는 것을 특징으로 하는 반도체 칩.
  4. 청구항 1에 있어서,
    상기 기판은 반도체 기판이고, 상기 개질 영역은 용융 처리 영역을 포함하는 것을 특징으로 하는 레이저 가공 방법.
  5. 청구항 1에 있어서,
    상기 기판은 반도체 기판이고, 상기 개질 영역은 용융 처리 영역과 그 용융 처리 영역에 대해서 상기 기판의 표면 측에 위치하는 미소 공동을 포함하며,
    1 펄스의 레이저광의 조사에 의해 상기 용융처리영역 및 상기 미소공동의 쌍을 형성하는 것을 특징으로 하는 레이저 가공 방법.
  6. 청구항 1에 있어서,,
    상기 기판의 두께는 30㎛ ~ 150㎛인 것을 특징으로 하는 레이저 가공 방법.
  7. 청구항 1에 있어서,
    상기 개질 영역의 표면 측 단부의 위치와 상기 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 상기 개질 영역을 형성하는 것을 특징으로 하는 레이저 가공 방법.
  8. 청구항 7에 있어서,
    상기 절단 예정 라인에 따른 상기 레이저 광의 조사가 1회인 경우에는 상기 개질 영역의 표면 측 단부의 위치와 상기 기판의 표면과의 거리가 3㎛ ~ 35㎛가 되도록 상기 개질 영역을 형성하는 것을 특징으로 하는 레이저 가공 방법.
  9. 청구항 7에 있어서,
    상기 절단 예정 라인에 따른 상기 레이저 광의 조사가 복수 회인 경우에는 상기 개질 영역의 표면 측 단부의 위치와 상기 기판의 표면과의 거리가 3㎛ ~ 40㎛가 되도록 상기 개질 영역을 형성하는 것을 특징으로 하는 레이저 가공 방법.
  10. 청구항 1, 2, 4 내지 9 중 어느 하나의 항에 있어서,
    상기 개질영역을 형성한 후에, 상기 기판 및 상기 적층부를 상기 절단예정라인을 따라서 절단하는 것을 특징으로 하는 레이저 가공 방법.
KR1020127034264A 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩 KR101282459B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004329560A JP4917257B2 (ja) 2004-11-12 2004-11-12 レーザ加工方法
JPJP-P-2004-329560 2004-11-12
PCT/JP2005/020627 WO2006051866A1 (ja) 2004-11-12 2005-11-10 レーザ加工方法及び半導体チップ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013126A Division KR101282509B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩

Publications (2)

Publication Number Publication Date
KR20130016406A true KR20130016406A (ko) 2013-02-14
KR101282459B1 KR101282459B1 (ko) 2013-07-04

Family

ID=36336543

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127034264A KR101282459B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩
KR1020077013126A KR101282509B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩
KR1020127034265A KR101282432B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020077013126A KR101282509B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩
KR1020127034265A KR101282432B1 (ko) 2004-11-12 2005-11-10 레이저 가공 방법 및 반도체 칩

Country Status (8)

Country Link
US (2) US7902636B2 (ko)
EP (1) EP1811551B1 (ko)
JP (1) JP4917257B2 (ko)
KR (3) KR101282459B1 (ko)
CN (1) CN100487868C (ko)
MY (1) MY147341A (ko)
TW (2) TWI380867B (ko)
WO (1) WO2006051866A1 (ko)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
EP3252806B1 (en) * 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
WO2003076119A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
DE60315515T2 (de) 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu Laserstrahlbearbeitungsverfahren
EP1649965B1 (en) * 2003-07-18 2012-10-24 Hamamatsu Photonics K. K. Method of laser beam machining a machining target
JP4563097B2 (ja) 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4509578B2 (ja) * 2004-01-09 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4598407B2 (ja) * 2004-01-09 2010-12-15 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4601965B2 (ja) * 2004-01-09 2010-12-22 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
US8946055B2 (en) 2004-03-30 2015-02-03 Hamamatsu Photonics K.K. Laser processing method for cutting substrate and laminate part bonded to the substrate
CN100548564C (zh) * 2004-08-06 2009-10-14 浜松光子学株式会社 激光加工方法及半导体装置
JP4762653B2 (ja) * 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4907965B2 (ja) * 2005-11-25 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法
JP4804911B2 (ja) * 2005-12-22 2011-11-02 浜松ホトニクス株式会社 レーザ加工装置
JP4907984B2 (ja) 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP5183892B2 (ja) 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
US7897487B2 (en) 2006-07-03 2011-03-01 Hamamatsu Photonics K.K. Laser processing method and chip
JP4954653B2 (ja) * 2006-09-19 2012-06-20 浜松ホトニクス株式会社 レーザ加工方法
CN102489883B (zh) * 2006-09-19 2015-12-02 浜松光子学株式会社 激光加工方法和激光加工装置
JP5101073B2 (ja) * 2006-10-02 2012-12-19 浜松ホトニクス株式会社 レーザ加工装置
JP5132911B2 (ja) * 2006-10-03 2013-01-30 浜松ホトニクス株式会社 レーザ加工方法
JP4964554B2 (ja) * 2006-10-03 2012-07-04 浜松ホトニクス株式会社 レーザ加工方法
CN102357739B (zh) * 2006-10-04 2014-09-10 浜松光子学株式会社 激光加工方法
JP5336054B2 (ja) * 2007-07-18 2013-11-06 浜松ホトニクス株式会社 加工情報供給装置を備える加工情報供給システム
JP5449665B2 (ja) 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
JP5054496B2 (ja) * 2007-11-30 2012-10-24 浜松ホトニクス株式会社 加工対象物切断方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5692969B2 (ja) 2008-09-01 2015-04-01 浜松ホトニクス株式会社 収差補正方法、この収差補正方法を用いたレーザ加工方法、この収差補正方法を用いたレーザ照射方法、収差補正装置、及び、収差補正プログラム
JP5254761B2 (ja) 2008-11-28 2013-08-07 浜松ホトニクス株式会社 レーザ加工装置
JP5241525B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
JP5241527B2 (ja) 2009-01-09 2013-07-17 浜松ホトニクス株式会社 レーザ加工装置
JP5632751B2 (ja) * 2009-02-09 2014-11-26 浜松ホトニクス株式会社 加工対象物切断方法
US8347651B2 (en) * 2009-02-19 2013-01-08 Corning Incorporated Method of separating strengthened glass
KR101697383B1 (ko) * 2009-02-25 2017-01-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자의 제조 방법
KR101769158B1 (ko) 2009-04-07 2017-08-17 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치 및 레이저 가공 방법
JP5491761B2 (ja) 2009-04-20 2014-05-14 浜松ホトニクス株式会社 レーザ加工装置
CN102470484B (zh) * 2009-08-11 2015-09-30 浜松光子学株式会社 激光加工装置及激光加工方法
US8932510B2 (en) 2009-08-28 2015-01-13 Corning Incorporated Methods for laser cutting glass substrates
US8946590B2 (en) 2009-11-30 2015-02-03 Corning Incorporated Methods for laser scribing and separating glass substrates
JP5479924B2 (ja) * 2010-01-27 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
CN102792420B (zh) * 2010-03-05 2016-05-04 并木精密宝石株式会社 单晶衬底、单晶衬底的制造方法、带多层膜的单晶衬底的制造方法以及元件制造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP5494259B2 (ja) * 2010-06-08 2014-05-14 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
US8722516B2 (en) 2010-09-28 2014-05-13 Hamamatsu Photonics K.K. Laser processing method and method for manufacturing light-emitting device
JP5886524B2 (ja) * 2011-01-07 2016-03-16 株式会社ディスコ 光デバイスウェーハの加工方法
JP5480169B2 (ja) * 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
DE102012003748B4 (de) 2011-03-01 2016-12-15 Infineon Technologies Austria Ag Verfahren zum Herstellen eines porösen Halbleiterkörpergebiets und zum Einbringen eines Fremdstoffes
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
TW201343296A (zh) * 2012-03-16 2013-11-01 Ipg Microsystems Llc 使一工件中具有延伸深度虛飾之雷射切割系統及方法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9938180B2 (en) * 2012-06-05 2018-04-10 Corning Incorporated Methods of cutting glass using a laser
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9610653B2 (en) 2012-09-21 2017-04-04 Electro Scientific Industries, Inc. Method and apparatus for separation of workpieces and articles produced thereby
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
JP6230422B2 (ja) * 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
JP6495056B2 (ja) * 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10518358B1 (en) 2016-01-28 2019-12-31 AdlOptica Optical Systems GmbH Multi-focus optics
JP6755705B2 (ja) 2016-05-09 2020-09-16 株式会社ディスコ レーザー加工装置
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP6520964B2 (ja) 2017-01-26 2019-05-29 日亜化学工業株式会社 発光素子の製造方法
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP7063543B2 (ja) * 2017-04-17 2022-05-09 浜松ホトニクス株式会社 加工対象物切断方法
US10589445B1 (en) * 2018-10-29 2020-03-17 Semivation, LLC Method of cleaving a single crystal substrate parallel to its active planar surface and method of using the cleaved daughter substrate
KR20210082487A (ko) * 2018-10-30 2021-07-05 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置
JP2020074454A (ja) * 2020-01-24 2020-05-14 株式会社東京精密 チップ強度の向上を図るレーザ加工システム及びレーザ加工方法
JP2020080409A (ja) * 2020-01-24 2020-05-28 株式会社東京精密 レーザ加工システム及びレーザ加工方法
US11336975B1 (en) 2021-02-01 2022-05-17 Shure Acquisition Holdings, Inc. Wearable device with detune-resilient antenna

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114347A (en) * 1977-12-07 1978-10-05 Toshiba Corp Working method for semiconductor device
JP2001015786A (ja) * 1999-07-02 2001-01-19 Kanegafuchi Chem Ind Co Ltd 集積型薄膜太陽電池の製造のためのレーザスクライブ法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2003154517A (ja) * 2001-11-21 2003-05-27 Seiko Epson Corp 脆性材料の割断加工方法およびその装置、並びに電子部品の製造方法
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP3670267B2 (ja) * 2002-03-12 2005-07-13 浜松ホトニクス株式会社 レーザ加工方法
WO2003076119A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
JP4358502B2 (ja) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP3624909B2 (ja) * 2002-03-12 2005-03-02 浜松ホトニクス株式会社 レーザ加工方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
JP4509573B2 (ja) 2002-03-12 2010-07-21 浜松ホトニクス株式会社 半導体基板、半導体チップ、及び半導体デバイスの製造方法
JP2004179302A (ja) * 2002-11-26 2004-06-24 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
JP4703983B2 (ja) 2003-07-18 2011-06-15 浜松ホトニクス株式会社 切断方法
EP1649965B1 (en) * 2003-07-18 2012-10-24 Hamamatsu Photonics K. K. Method of laser beam machining a machining target
JP4563097B2 (ja) 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4781661B2 (ja) * 2004-11-12 2011-09-28 浜松ホトニクス株式会社 レーザ加工方法

Also Published As

Publication number Publication date
US7902636B2 (en) 2011-03-08
CN101057317A (zh) 2007-10-17
MY147341A (en) 2012-11-30
WO2006051866A1 (ja) 2006-05-18
KR20070086026A (ko) 2007-08-27
EP1811551B1 (en) 2014-01-08
US20110001220A1 (en) 2011-01-06
CN100487868C (zh) 2009-05-13
KR101282432B1 (ko) 2013-07-04
TWI380867B (zh) 2013-01-01
EP1811551A1 (en) 2007-07-25
TW201219137A (en) 2012-05-16
TWI422451B (zh) 2014-01-11
JP4917257B2 (ja) 2012-04-18
EP1811551A4 (en) 2009-07-29
KR20130016407A (ko) 2013-02-14
JP2006140355A (ja) 2006-06-01
KR101282459B1 (ko) 2013-07-04
KR101282509B1 (ko) 2013-07-04
TW200624205A (en) 2006-07-16
US8143141B2 (en) 2012-03-27
US20090212396A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
KR101282459B1 (ko) 레이저 가공 방법 및 반도체 칩
KR101283294B1 (ko) 레이저 가공 방법
KR101369567B1 (ko) 레이저 가공방법 및 반도체 칩
KR101336523B1 (ko) 레이저 가공 방법 및 반도체 칩
KR101336402B1 (ko) 레이저 가공 방법 및 반도체 칩
KR101283228B1 (ko) 레이저 가공 방법 및 가공 대상물
KR101320821B1 (ko) 레이저 가공 방법
KR101226309B1 (ko) 가공 대상물 절단 방법
KR101190454B1 (ko) 레이저 가공 장치
JP5322418B2 (ja) レーザ加工方法及びレーザ加工装置
JP2008078236A (ja) レーザ加工方法
KR20120039509A (ko) 가공 대상물 절단 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6