KR20130015251A - 유기 전계 발광 표시 패널 및 그의 제조방법 - Google Patents
유기 전계 발광 표시 패널 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20130015251A KR20130015251A KR1020110077144A KR20110077144A KR20130015251A KR 20130015251 A KR20130015251 A KR 20130015251A KR 1020110077144 A KR1020110077144 A KR 1020110077144A KR 20110077144 A KR20110077144 A KR 20110077144A KR 20130015251 A KR20130015251 A KR 20130015251A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- forming
- drain
- source
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널의 제조 방법에 있어서, 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 불순물이 도핑된 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 보호막을 형성하여 평탄화시키고, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 특히 마스크 공정 수를 감소시킴으로써 시간 및 비용을 줄일 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 전계 발광 소자의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 패널이 각광받고 있다. 유기 전계 발광 소자는 두 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
유기 전계 발광 표시 패널은 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광 소자와, 그 유기 전계 발광 소자를 구동하는 셀 구동부를 포함한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 커패시터로 구성되어 유기 발광 소자의 양극을 구동한다.
여기서, 적어도 2개의 박막 트랜지스터의 액티브층으로는 아몰퍼스 실리콘(Amorphous Si) 또는 폴리 실리콘(Poly Si)이 이용되는데, 폴리 실리콘은 아몰퍼스 실리콘에 비해 이동도가 약 100배 빨라 높은 응답 속도를 가진다.
이러한, 폴리 실리콘형 박막 트랜지스터는 기판 상에 형성된 액티브층과, 액티브층 상에 형성된 게이트 절연막과, 게이트 절연막을 사이에 두고 액티브층의 채널 영역과 중첩되어 형성된 게이트 전극과, 층간 절연막과 게이트 전극을 사이에 두고 형성된 소스 및 드레인 전극과, 게이트 절연막과 층간 절연막을 관통하는 소스 및 드레인 컨택홀과, 소스 및 드레인 전극 각각과 접속된 액티브층의 소스 영역과 드레인 영역을 포함한다.
폴리 실리콘형 박막 트랜지스터를 이용한 유기 전계 발광 표시 패널의 제조 방법은 제1 마스크 공정을 통해 액티브층 형성하는 단계--> 제2 마스크 공정을 통해 액티브층에 불순물을 도핑하여 스토리지 라인을 형성하는 단계--> 게이트 절연막을 형성하고, 제3 마스크 공정을 통해 게이트 절연막 상에 게이트 전극, 스토리지 상부 전극을 형성하는 단계--> 제4 마스크 공정을 통해 게이트 절연막과 층간 절연막을 관통하는 소스 및 드레인 컨택홀을 형성하는 단계--> 제5 마스크 공정을 통해 소스 및 드레인 컨택홀 내에 소스 및 드레인 전극을 형성하는 단계--> 제1 보호막을 형성하고, 제6 마스크 공정을 통해 제1 보호막을 관통하는 컨택홀을 형성하는 단계--> 제7 마스크 공정을 통해 R 서브 화소 영역에 적색 컬러 필터를 형성하는 단계--> 제8 마스크 공정을 통해 G 서브 화소 영역에 녹색 컬러 필터를 형성하는 단계--> 제9 마스크 공정을 통해 B 서브 화소 영역에 청색 컬러 필터를 형성하는 단계--> 제2 보호막을 형성하고, 제10 마스크 공정을 통해 드레인 전극이 노출되도록 제2 보호막을 관통하는 컨택홀을 형성하는 단계--> 제11 마스크 공정을 통해 드레인 전극과 접속된 유기 전계 발광 소자의 양극을 형성하는 단계--> 제12 마스크 공정을 통해 뱅크 절연막을 형성하는 단계를 포함한다. 이와 같이, 폴리 실리콘형 박막 트랜지스터를 이용한 유기 전계 발광 표시 패널을 형성하기 위해 적어도 12개의 마스크 공정이 필요하며, 마스크 수 증가에 따른 시간 및 비용이 증가하게 된다.
본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 마스크 공정 수를 감소시킴으로써 시간 및 비용을 줄일 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널에 있어서, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터는 기판 상에 버퍼막 및 액티브층과, 게이트 절연막을 사이에 두고 상기 액티브층과 교차하는 게이트 전극과, 상기 게이트 전극 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성되어 평탄화시키는 보호막과, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 형성된 소스 컨택홀 및 드레인 컨택홀과, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 형성된 소스 및 드레인 전극을 포함하는 것을 특징으로 한다.
그리고, 상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며, 상기 R 서브 화소 영역에는 해당 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 구비하여 적색을 발광하며, 상기 G 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 녹색(G) 컬러 필터를 구비하여 녹색을 발광하며, 상기 B 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 청색(B) 컬러 필터를 구비하여 청색을 발광하는 것을 특징으로 한다.
또한, 상기 유기 전계 발광 소자는 상기 구동 박막 트랜지스터의 드레인 전극과 직접 접촉된 제1 전극과, 상기 제1 전극 상에 발광층을 포함하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 것을 특징으로 한다.
그리고, 상기 보호막은 유기 절연 물질로 형성된 것을 특징으로 한다.
본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널의 제조 방법에 있어서, 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 불순물이 도핑된 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 보호막을 형성하여 평탄화시키고, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 스토리지 커패시터를 형성하는 방법은 상기 액티브층을 도전성을 가지도록 불순물을 도핑하여 상기 스토리지 라인을 형성하는 단계와, 상기 게이트 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되도록 상기 게이트 전극 형성시에 스토리지 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며, 상기 R 서브 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 형성하는 단계와, 상기 G 서브 화소 영역의 상기 층간 절연막 상에 녹색(G) 컬러 필터를 형성하는 단계와, 상기 B 서브 화소 영역의 상기 층간 절연막 상에 청색(B) 컬러 필터를 형성하는 단계를 더 포함한다.
그리고, 상기 유기 전계 발광 소자를 형성하는 방법은상기 구동 박막 트랜지스터의 드레인 전극 상에 제1 전극을 직접 접촉하도록 형성하는 단계와, 상기 제1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와, 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 보호막은 유기 절연 물질로 형성되는 것을 특징으로 한다.
본 발명에 따른 유기 전계 발광 표시 패널의 제조 방법은 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하고, 증착된 소자들을 평탄화시킬 수 있는 보호막을 형성하는 단계와, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함한다.
이와 같이, 층간 절연막 상에 증착된 소자들이 평탄화하도록 유기 절연 물질을 이용하여 보호막을 형성하고, 하나의 마스크를 이용하여 게이트 절연막, 층간 절연막, 보호막을 관통하는 소스 및 드레인 컨택홀을 형성한다. 이에 따라, 마스크 수를 감소시킬 수 있다.
또한, 유기 전계 발광 소자의 제1 전극은 드레인 전극과 컨택홀 없이 직접 접촉하도록 형성함으로써 컨택홀을 형성하는 마스크 공정을 제거함으로써 그에 따른 마스크 수가 절감된다.
상술한 바와 같이 본 발명의 종래 마스크 수에 비해 적어도 2개의 마스크 수를 줄일 수 있어 그에 따른 비용 및 시간을 감소시킬 수 있다.
이와 같이, 본 발명은 드레인 전극과 제1 전극이 컨택홀 없이 직접 접촉함으로써 드레인 전극과 제1 전극 간의 접촉력을 향상시킬 수 있다.
또한, 본 발명은 평탄화된 보호막 상에 유기 전계 발광 소자의 제1 전극을 형성하여 드레인 전극과 접속됨으로써 단차에 의해 제1 전극이 오픈되는 것을 방지할 수 있다.
도 1은 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도이다.
도 2a 내지 도 2c는 도 1에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 유기 전계 발광 소자의 제1 전극이 구동 박막 트랜지스터의 드레인 전극 상에 증착된 화면이다.
도 4a 내지 도 4h는 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.
도 5a 내지 도 5c는 도 4e에 도시된 소스 및 드레인 컨택홀을 형성하는 공정은 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 도 1에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 유기 전계 발광 소자의 제1 전극이 구동 박막 트랜지스터의 드레인 전극 상에 증착된 화면이다.
도 4a 내지 도 4h는 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.
도 5a 내지 도 5c는 도 4e에 도시된 소스 및 드레인 컨택홀을 형성하는 공정은 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 5c를 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도이고, 도 2a 내지 도 2c는 도 1에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.
도 1에 도시된 바와 같이 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널은 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)의 교차로 형성된 다수의 화소 영역과, 다수의 화소 영역에 형성된 유기 전계 발광 소자와, 유기 전계 발광 소자를 구동하는 셀 구동부(200)를 포함한다.
다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비한다. 도 2a 내지 도 2c에 도시된 바와 같이 R 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 적색 컬러 필터(230R)를 구비하여 적색(R)을 발광하며, G 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 녹색 컬러 필터(230G)를 구비하여 녹색(G)을 발광하며, B 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 청색 컬러 필터(230B)를 구비하여 청색을 발광한다.
R,G,B 서브 화소 영역 각각의 셀 구동부(200)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(TS)와, 스위치 박막 트랜지스터(TS) 및 전원 라인(PL)과 유기 전계 발광 소자의 제1 전극(222) 사이에 접속된 구동 박막 트랜지스터(TD)와, 전원 라인(PL)과 스위치 박막 트랜지스터(TS)의 드레인 전극(210) 사이에 접속된 스토리지 커패시터(C)를 구비한다.
스위치 박막 트랜지스터(TS)의 게이트 전극(106)은 게이트 라인(GL)과 접속되고 소스 전극(108)은 데이터 라인(DL)과 접속되며 드레인 전극(110)은 구동 박막 트랜지스터(TD)의 게이트 전극(206) 및 스토리지 커패시터(C)와 접속된다.
스위치 박막 트랜지스터는 도 2a 내지 도 2c에 도시된 바와 같이 기판(100) 위에 형성된 버퍼막(116), 액티브층(114)이 형성되며, 게이트 전극(106)은 액티브층(114)의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(126) 및 보호막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 절연막(112)과 층간 절연막(126) 및 보호막(118)을 관통하는 소스 컨택홀(124S) 및 드레인 컨택홀(124D) 각각을 통해 p+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위해 채널 영역(114C)과 소스 및 드레인 영역(114S,114D) 사이에 p- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역을 더 구비하기도 한다. 이때, 층간 절연막(126)은 무기 절연 물질로 형성되며, 보호막(118)은 유기 절연 물질로 형성된다.
스토리지 커패시터(C)(120)는 p+ 불순물이 도핑된 스토리지 라인(122)과 스토리지 상부 전극(124)이 게이트 절연막(112)을 사이에 두고 중첩되어 형성된다. 스토리지 커패시터(120)는 제1 전극(222)에 충전된 화소 전압 신호가 다음 화소 전압 신호가 충전될 때까지 안정적으로 유지되게 한다.
구동 박막 트랜지스터(TD)의 소스 전극(208)은 전원 라인(PL)과 접속되고 드레인 전극(210)은 유기 전계 발광 소자의 제1 전극(222)과 접속된다. 스토리지 커패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(TD)의 게이트 전극(206) 사이에 접속된다.
구동 박막 트랜지스터(TD)는 도 2a 내지 도 2c에 바와 같이 기판(100) 위에 형성된 버퍼막(116), 액티브층(214)이 형성되며, 게이트 전극(106)은 액티브층(214)의 채널 영역(214C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 전극(206)과 층간 절연막(126) 및 보호막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 절연막(112)과 층간 절연막(126) 및 보호막(118)을 관통하는 소스 컨택홀(224S) 및 드레인 컨택홀(224D) 각각을 통해 p+ 불순물이 주입된 액티브층(214)의 소스 영역(214S) 및 드레인 영역(214D) 각각과 접속된다. 또한, 액티브층(214)은 오프 전류를 감소시키기 위해 채널 영역(214C)과 소스 및 드레인 영역(214S,214D) 사이에 p- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역을 더 구비하기도 한다.
유기 전계 발광 소자는 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 직접 접촉된 제1 전극(222)과, 제1 전극(222)을 노출시키는 뱅크홀(232)이 형성된 뱅크 절연막(128)과, 제1 전극(222) 상에 형성된 발광층을 포함하는 유기층(236)과, 유기층(236) 위에 형성된 제2 전극(234)이 구비된다. 이러한, 유기 전계 발광 소자는 제1 전극(222)과 제2 전극(234) 사이에 전압을 인가하면 제1 전극(222)으로부터 정공(hole)이 제2 전극(234)으로부터 전자(electron)가 주입되어 발광층(236)에서 재결합하여 이로 인해 엑시톤(exiciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 배면(Bottom)으로 발광하게 된다.
제1 전극(222)은 양극으로 TCO(Transparent Conductive Oxide; 이하, TCO)와, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등과 같은 투명 도전 전극으로 형성되며, 제2 전극(234)은 음극으로 알루미늄(Al)과 같이 반사성 금속 재질로 형성된다. 유기층(236)은 정공 주입층(Hole Injection Layer;HIL), 정공 수송층(Hole Transport Layer;HTL), 발광층, 전자 수송층(Electron Transport Layer;ETL), 전자 주입층(Electron Injection Layer;EIL)으로 구성된다. 이러한, 유기층(236)은 양극(222)에 공급된 전류량에 따라 발광한다.
상술한 바와 같이, 제1 전극(222)은 구동 박막 트랜지스터(TD)의 드레인 전극(210)을 컨택홀을 통해 접속되는 것보다 직접 접촉하므로 드레인 전극(210)과의 접촉력이 향상된다. 도 3a에 도시된 바와 같이 제1 전극(222)은 드레인 전극(210)을 덮도록 형성하여 드레인 전극(210) 간의 접촉력을 더욱 향상시킬 수 있다.
또한, 보호막(118)을 무기 절연 물질로 형성될 경우에 제1 전극(222) 증착시 드레인 전극(210)과 보호막(118) 간의 단차에 의해 오픈(open)될 수 있으나, 본 발명의 보호막(118)은 유기 절연 물질로 형성함으로써 평탄화되어 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 보호막(118) 간의 단차를 최소화하였다. 이에 따라, 드레인 전극(210) 상에 제1 전극(222)을 형성하여도 제1 전극(222)이 오픈되지 않는다. 이는, 도 3a 및 도 3b는 본 발명에 따른 제1 전극(222)이 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 증착된 화면이고, 이 중 도 3a는 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 제1 전극(222)이 증착된 평면도를 나타낸 화면이고, 도 3b는 평면도의 일부(도 3a의 점선 표시 부분)를 확대한 단면도이다. 도 3a 및 도 3b에 도시된 바와 같이, 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 제1 전극(222)을 증착하여도 오픈되지 않고 증착되었음을 알 수 있다.
도 4a 내지 도 4h는 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.
도 4a를 참조하면, 기판(100) 상에 버퍼막(116)이 형성되고, 그 위에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 액티브층(114,214)과, 스토리지 라인(122)이 형성된다.
구체적으로, 버퍼막(116)은 기판(100) 상에 산화 실리콘(SiO2) 등과 같은 무기 절연 물질이 CVD, PECVD(Plasam Enhanced Chemical Vapor Deposition) 등의 증착 방법으로 전면 증착되어 형성된다. 액티브층(114,214)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 레이저 결정화 이전에 아몰퍼스 실리콘 박막 내에 존재하는 수소 원자를 제거하기 위한 탈수소화(Dehydrogenaiton) 공정을 더 진행하기도 한다.
도 4b를 참조하면, 스토리지 라인(122)에 불순물을 도핑하여 도전성을 갖게 한다.
구체적으로, 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 액티브층(114,214)과 스토리지 라인(122)이 형성된 기판(100) 상에 제2 마스크를 이용하여 스토리지 라인(122)을 노출시킨다. 노출된 스토리지 라인(122)에 p+ 불순물을 도핑하여 스토리지 라인(122)이 도전성을 갖게 한다.
도 4c를 참조하면, 액티브층(114,214)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 그 위에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 게이트 전극(106,206)이 형성됨과 아울러 액티브층(114,214) 각각의 채널 영역(114C,214C)을 사이에 두고 마주보는 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다.
구체적으로, 게이트 절연막(112)은 액티브층(114,214)이 형성된 버퍼막(116) 상에 산화 실리콘(Si02) 등과 같은 무기 절연 물질이 PECVD 또는 CVD 등의 방법으로 전면 증착되어 형성된다. 이에서, 게이트 절연막(112) 위에 게이트 금속층이 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 등과 이들의 합금이 단일층 또는 복층 구조로 적층되어 이용된다. 그 다음 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 게이트 전극(106,206)이 형성되고, 게이트 절연막(112)을 사이에 두고 스토리지 라인(120)과 중첩되도록 스토리지 상부 전극(124)이 형성된다.
그리고, 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 게이트 전극(106,206)을 마스크로 이용하여 게이트 전극(106,206)과 비중첩된 액티브층(114,214)에 p+ 불순물을 도핑함으로써 p+ 불순물이 도핑된 액티브층의 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다.
도 4d를 참조하면, 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 층간 절연막(126)이 형성되고, R,G,B 컬러 필터 각각이 해당 서브 화소 영역 각각의 층간 절연막(126) 상에 형성된다.
구체적으로, 층간 절연막(126)은 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 산화 실리콘, 질화 실리콘 등과 같이 무기 절연 물질이 PECVD 또는 CVD 등의 증착 방법으로 전면 증착되어 형성된다. 이어서, 적색(R)이 착색된 적색 컬러 레지스트를 도포한 후, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 R 서브 화소 영역의 층간 절연막(126) 상에 적색 컬러 필터(230R)가 형성된다. 이후, 녹색(G)이 착색된 녹색 컬러 레지스트를 도포한 후, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 도 2b에 도시된 바와 같이 G 서브 화소 영역의 층간 절연막(126) 상에 녹색 컬러 필터(230G)가 형성된다. 그리고, 청색(B)이 착색된 청색 컬러 레지스트를 도포한 후, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 도 2c에 도시된 바와 같이 B 서브 화소 영역의 층간 절연막(126) 상에 청색 컬러 필터(230B)가 형성된다. 이에 따라, R,G,B 서브 화소 영역 각각에 R,G,B 컬러 필터(230R,230G,230B)가 형성된다.
도 4e를 참조하면, R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상에 보호막(118)이 형성되며, 게이트 절연막(112), 층간 절연막(126) 및 보호막(118)을 관통하는 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. 소스 및 드레인 컨택홀(124S,124D,224S,224D)을 형성하는 공정은 도 5a 내지 도 5c를 결부하여 설명하기로 한다.
구체적으로, 도 5a에 도시된 바와 같이 R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상에 포토 아크릴과 같은 유기 절연 물질(118)이 스핀 코팅(Spin Coating) 스핀리스 코팅(Spinless Coating) 등의 코팅 방법으로 코팅됨으로써 형성된다. 이어서, 도 5b 및 도 5c에 도시된 바와 같이 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 보호막(118), 층간 절연막(126), 게이트 절연막을 관통하는 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. 즉, 제7 마스크를 이용하여 보호막(118)을 관통하며, 제7 마스크를 이용하여 층간 절연막(126) 및 게이트 절연막(112)을 액티브층(114,214)의 소스 및 드레인 영역(114S,114D,214S,214D)이 노출되도록 관통한다. 이와 같이, 하나의 마스크 공정으로 보호막(118), 층간 절연막(126), 게이트 절연막(112)을 관통한다. 또한, 보호막(118)을 유기 절연 물질로 형성하여 R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상을 평탄화시킨다.
도 4f를 참조하면, 보호막(118) 상에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 전극(108,208) 및 드레인 전극(110,210)이 형성된다.
구체적으로, 보호막(118) 상에 스퍼터링 등의 증착 방법으로 소스 및 드레인 금속층을 형성한 뒤, 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스 및 드레인 금속층을 패터닝함으로써 소스 전극(108,208) 및 드레인 전극(110,210)이 형성된다. 소스 전극(108,208) 및 드레인 전극(110,210)은 소스 및 드레인 컨택홀(124S,124D,224S,224D) 각각을 통해 액티브층(114,214)의 소스 영역 및 드레인 영역(114S,114D,214S,214D)과 각각 접속된다.
도 4g를 참조하면, 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 직접 접촉된 유기 전계 발광 소자의 제1 전극(222)이 형성된다.
구체적으로, 보호막(118) 상에 스퍼터링 등의 증착 방법으로 TCO(Transparent Conductive Oxide; 이하, TCO)와, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등과 같은 투명 도전 전극층을 형성한 뒤, 제9 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전 전극층을 패터닝함으로써 제1 전극(222)이 형성된다.
도 4h를 참조하면, 제1 전극(222)이 형성된 기판(100) 상에 뱅크홀(232)을 가지는 뱅크 절연막(128)이 형성된다.
구체적으로, 제1 전극(222)이 형성된 기판(100) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 아크릴계 수지와 같은 유기 절연 물질이 전면 형성된다. 그런 다음, 제10 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 유기 절연 물질이 패터닝됨으로써 뱅크홀(232)을 포함하는 뱅크 절연막(128)을 관통하는 제1 전극이 노출된다. 이어서, 섀도우 마스크를 이용하여 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함하는 유기층(236)을 증착한 뒤, 제2 전극(234)을 증착한다. 제2 전극(234)은 음극으로 알루미늄(Al)과 같이 반사성 금속 재질로 형성된다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100 : 기판 106,206 : 게이트 전극
108,208 : 소스 전극 110,210 : 드레인 전극
112 : 게이트 절연막 116 : 버퍼막
114,214 : 액티브층 118 : 보호막
120 : 스토리지 커패시터 126 : 층간 절연막
128 : 뱅크 절연막 222 : 제1 전극
232 : 뱅크홀 236 : 유기층
234 : 제2 전극
108,208 : 소스 전극 110,210 : 드레인 전극
112 : 게이트 절연막 116 : 버퍼막
114,214 : 액티브층 118 : 보호막
120 : 스토리지 커패시터 126 : 층간 절연막
128 : 뱅크 절연막 222 : 제1 전극
232 : 뱅크홀 236 : 유기층
234 : 제2 전극
Claims (9)
- 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널에 있어서,
상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터는
기판 상에 버퍼막 및 액티브층과;
게이트 절연막을 사이에 두고 상기 액티브층과 교차하는 게이트 전극과;
상기 게이트 전극 상에 형성된 층간 절연막과;
상기 층간 절연막 상에 형성되어 평탄화시키는 보호막과;
상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 형성된 소스 컨택홀 및 드레인 컨택홀과;
상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 형성된 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. - 제1항에 있어서,
상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며,
상기 R 서브 화소 영역에는 해당 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 구비하여 적색을 발광하며,
상기 G 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 녹색(G) 컬러 필터를 구비하여 녹색을 발광하며,
상기 B 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 청색(B) 컬러 필터를 구비하여 청색을 발광하는 것을 특징으로 하는 유기 전계 발광 표시 패널. - 제1항에 있어서,
상기 유기 전계 발광 소자는
상기 구동 박막 트랜지스터의 드레인 전극과 직접 접촉된 제1 전극과;
상기 제1 전극 상에 발광층을 포함하는 유기층과;
상기 유기층 상에 형성된 제2 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. - 제1항에 있어서,
상기 보호막은 유기 절연 물질로 형성된 것을 특징으로 하는 유기 전계 발광 표시 패널. - 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널의 제조 방법에 있어서,
기판 상에 버퍼막 및 액티브층을 형성하는 단계와;
상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 불순물이 도핑된 소스 및 드레인 영역을 형성하는 단계와;
상기 게이트 전극 상에 층간 절연막을 형성하는 단계와;
상기 게이트 절연막 상에 보호막을 형성하여 평탄화시키고, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와;
상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. - 제5항에 있어서,
상기 스토리지 커패시터를 형성하는 방법은
상기 액티브층을 도전성을 가지도록 불순물을 도핑하여 상기 스토리지 라인을 형성하는 단계와;
상기 게이트 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되도록 상기 게이트 전극 형성시에 스토리지 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. - 제5항에 있어서,
상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며,
상기 R 서브 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 형성하는 단계와;
상기 G 서브 화소 영역의 상기 층간 절연막 상에 녹색(G) 컬러 필터를 형성하는 단계와;
상기 B 서브 화소 영역의 상기 층간 절연막 상에 청색(B) 컬러 필터를 형성하는 단계를 더 포함하는 유기 전계 발광 표시 패널의 제조 방법. - 제5항에 있어서,
상기 유기 전계 발광 소자를 형성하는 방법은
상기 구동 박막 트랜지스터의 드레인 전극 상에 제1 전극을 직접 접촉하도록 형성하는 단계와;
상기 제1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와;
상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. - 제5항에 있어서,
상기 보호막은 유기 절연 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110077144A KR101808533B1 (ko) | 2011-08-02 | 2011-08-02 | 유기 전계 발광 표시 패널 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110077144A KR101808533B1 (ko) | 2011-08-02 | 2011-08-02 | 유기 전계 발광 표시 패널 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130015251A true KR20130015251A (ko) | 2013-02-13 |
| KR101808533B1 KR101808533B1 (ko) | 2017-12-13 |
Family
ID=47895098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110077144A KR101808533B1 (ko) | 2011-08-02 | 2011-08-02 | 유기 전계 발광 표시 패널 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101808533B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140087993A (ko) * | 2012-12-31 | 2014-07-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조 방법 |
| KR20140148210A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 그 제조방법 |
| KR20150006945A (ko) * | 2013-07-09 | 2015-01-20 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치의 제조 방법 |
| KR20150024495A (ko) * | 2013-08-26 | 2015-03-09 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR20150039440A (ko) * | 2013-10-02 | 2015-04-10 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치 |
| KR20150059196A (ko) * | 2013-11-21 | 2015-06-01 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR20160035189A (ko) * | 2014-09-22 | 2016-03-31 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| US9530854B2 (en) | 2014-02-19 | 2016-12-27 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
| US9978777B2 (en) | 2016-01-11 | 2018-05-22 | Samsung Display Co., Ltd. | Display device including thin film transistor array panel and manufacturing method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101086487B1 (ko) * | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
-
2011
- 2011-08-02 KR KR1020110077144A patent/KR101808533B1/ko active IP Right Grant
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140087993A (ko) * | 2012-12-31 | 2014-07-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조 방법 |
| KR20140148210A (ko) * | 2013-06-21 | 2014-12-31 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 그 제조방법 |
| KR20150006945A (ko) * | 2013-07-09 | 2015-01-20 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치의 제조 방법 |
| KR20150024495A (ko) * | 2013-08-26 | 2015-03-09 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR20150039440A (ko) * | 2013-10-02 | 2015-04-10 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치 |
| KR20150059196A (ko) * | 2013-11-21 | 2015-06-01 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| US9530854B2 (en) | 2014-02-19 | 2016-12-27 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
| US9768208B2 (en) | 2014-02-19 | 2017-09-19 | Samsung Display Co., Ltd. | Method of manufacturing organic light emitting display apparatus |
| KR20160035189A (ko) * | 2014-09-22 | 2016-03-31 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| US9978777B2 (en) | 2016-01-11 | 2018-05-22 | Samsung Display Co., Ltd. | Display device including thin film transistor array panel and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101808533B1 (ko) | 2017-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374027B2 (en) | Organic light emitting diode display device and method for manufacturing the same | |
| US10672339B2 (en) | Organic light-emitting display device | |
| US11158700B2 (en) | Display device having multiple buffer layers | |
| KR101432110B1 (ko) | 유기 발광 장치 및 그 제조 방법 | |
| KR101808533B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조방법 | |
| US9379170B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| CN103107184B (zh) | 有机发光显示面板及其制造方法 | |
| KR101779475B1 (ko) | 유기전계발광소자 및 이의 제조방법 | |
| KR101888445B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조 방법 | |
| US9093537B2 (en) | Display device and method for manufacturing the same | |
| KR20130025806A (ko) | 유기전압 발광소자 및 이의 제조방법 | |
| CN102969452B (zh) | 有机电致发光显示面板及其制造方法 | |
| KR101560233B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR101352121B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조 방법 | |
| KR20090058283A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| CN104393026A (zh) | Oled显示基板及其制作方法、显示装置 | |
| KR101941438B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조방법 | |
| KR20090021443A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20090021442A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20210086247A (ko) | 표시 장치 | |
| KR101212153B1 (ko) | 유기 전계발광소자 및 그 제조방법 | |
| KR102049601B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR20160058297A (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR101469477B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| KR101849575B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |