KR20130005837A - 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents
발광소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDFInfo
- Publication number
- KR20130005837A KR20130005837A KR1020110067476A KR20110067476A KR20130005837A KR 20130005837 A KR20130005837 A KR 20130005837A KR 1020110067476 A KR1020110067476 A KR 1020110067476A KR 20110067476 A KR20110067476 A KR 20110067476A KR 20130005837 A KR20130005837 A KR 20130005837A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- conductive
- capping
- current blocking
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 156
- 230000000903 blocking effect Effects 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 43
- 230000004888 barrier function Effects 0.000 claims description 35
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052703 rhodium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000011800 void material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 727
- 239000000463 material Substances 0.000 description 46
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 38
- 239000007769 metal material Substances 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 150000001875 compounds Chemical class 0.000 description 19
- 239000011787 zinc oxide Substances 0.000 description 19
- 229910052738 indium Inorganic materials 0.000 description 15
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 14
- 229910052733 gallium Inorganic materials 0.000 description 14
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- -1 Si 3 N 4 Inorganic materials 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 229910010413 TiO 2 Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 7
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 229910001887 tin oxide Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000011135 tin Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시 예에 따른 발광 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 전극; 상기 발광 구조물 아래에 상기 전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 블록킹층; 상기 발광 구조물의 하면 둘레에 배치된 채널층; 상기 발광 구조물의 하면에 접촉되며, 상기 전류 블록킹층의 아래에 배치된 전도층; 상기 전도층 아래에 반사 전극층; 상기 반사 전극층과 상기 전도층 사이에 배치되어 상기 전류 블록킹층의 둘레에 대응되는 제1캡핑층; 및 상기 반사 전극층 아래에 지지 부재를 포함한다.
Description
실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 발광 구조물의 아래에 배치된 전류 블록킹과 전도층 사이의 접합력을 개선시켜 줄 수 있는 캡핑층을 포함하는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.
실시 예는 발광 구조물의 아래에 배치된 채널층과 전도층 사이의 접합력을 개선시켜 줄 수 있는 캡핑층을 포함하는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.
실시 예는 발광 구조물의 아래에 배치된 채널층 및 전류 블록킹층과 전도층 사이의 접합력을 개선시켜 줄 수 있는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 전극; 상기 발광 구조물 아래에 상기 전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 블록킹층; 상기 발광 구조물의 하면 둘레에 배치된 채널층; 상기 발광 구조물의 하면에 접촉되며, 상기 전류 블록킹층의 아래에 배치된 전도층; 상기 전도층 아래에 반사 전극층; 상기 반사 전극층과 상기 전도층 사이에 배치되어 상기 전류 블록킹층의 둘레에 대응되는 제1캡핑층; 및 상기 반사 전극층 아래에 지지 부재를 포함한다.
실시 예에 따른 발광소자는, 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 위에 전극; 상기 발광 구조물 아래에 상기 전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 블록킹층; 상기 발광 구조물의 하면 둘레에 배치된 채널층; 상기 발광 구조물의 하면에 접촉되며, 상기 전류 블록킹층의 아래에 배치된 전도층; 상기 전류 블록킹층과 상기 전도층 사이에 제1캡핑층; 상기 전도층 아래에 반사 전극층; 및 상기 반사 전극층 아래에 지지 부재를 포함한다.
실시 예에 따른 발광소자 제조방법은, 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제2도전형 반도체층의 상면의 둘레에 채널층을 형성하는 단계; 상기 제2도전형 반도체층의 상면에 전류 블록킹층을 형성하는 단계; 상기 제2도전형 반도체층의 상면, 상기 채널층, 및 상기 전류 블록킹층의 위에 전도층을 형성하는 단계; 상기 전도층 위에 캡핑층을 형성하는 단계; 상기 전도층, 및 상기 캡핑층 위에 반사 전극층을 형성하는 단계; 및 상기 반사 전극층 위에 전도성의 지지부재를 형성하는 단계를 포함하며, 상기 캡핑층은 상기 전류 블록킹층의 둘레 및 상기 채널층의 둘레 중 적어도 한 영역에 대응되게 배치된다.
실시예는 발광 구조물 아래의 채널층이나 전류 블록킹층과 같은 절연 물질층과 전도층 간의 접착력을 개선시켜 줄 수 있다.
실시예는 발광 구조물의 아래의 반사 전극층의 손해를 방지할 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시예에 따른 발광소자를 나타낸 측 단면도이다.
도 2 내지 도 12는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 13은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 도 13의 발광 소자의 캡핑층을 확대한 도면이다.
도 15는 도 14의 캡핑층의 다른 예를 나타낸 도면이다.
도 16은 도 14의 캡핑층의 또 다른 예를 나타낸 도면이다.
도 17은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 18은 제4실시예에 따른 발광소자를 나타낸 측 단면도이다.
도 19 내지 도 29는 도 18의 발광 소자의 제조 과정을 나타낸 도면이다.
도 30은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 31는 도 30의 발광 소자의 캡핑층을 확대한 도면이다.
도 32는 도 31의 캡핑층의 다른 예를 나타낸 도면이다.
도 33은 도 31의 캡핑층의 또 다른 예를 나타낸 도면이다.
도 34은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 35는 실시 예의 발광 소자를 구비한 발광소자 패키지를 나타낸 도면이다.
도 36은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
도 37은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 표시 장치의 다른 예를 나타낸 도면이다.
도 38은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 조명장치를 나타낸 도면이다.
도 2 내지 도 12는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 13은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 도 13의 발광 소자의 캡핑층을 확대한 도면이다.
도 15는 도 14의 캡핑층의 다른 예를 나타낸 도면이다.
도 16은 도 14의 캡핑층의 또 다른 예를 나타낸 도면이다.
도 17은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 18은 제4실시예에 따른 발광소자를 나타낸 측 단면도이다.
도 19 내지 도 29는 도 18의 발광 소자의 제조 과정을 나타낸 도면이다.
도 30은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 31는 도 30의 발광 소자의 캡핑층을 확대한 도면이다.
도 32는 도 31의 캡핑층의 다른 예를 나타낸 도면이다.
도 33은 도 31의 캡핑층의 또 다른 예를 나타낸 도면이다.
도 34은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 35는 실시 예의 발광 소자를 구비한 발광소자 패키지를 나타낸 도면이다.
도 36은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
도 37은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 표시 장치의 다른 예를 나타낸 도면이다.
도 38은 실시 예에 따른 도 1의 발광 소자 패키지를 구비한 조명장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 발광소자(100)는 복수의 화합물 반도체층(110,120,130)을 갖는 발광 구조물(135), 전극(115), 채널층(142), 전류 블록킹층(144), 제1캡핑층(146), 제2캡핑층(147), 전도층(148), 반사 전극층(152), 베리어층(154), 접합층(156), 및 지지부재(170)를 포함한다.
상기 발광소자(100)는 화합물 반도체 예컨대, Ⅲ-Ⅴ족 원소의 화합물 반도체를 포함하는 LED(Light emitting diode)로 구현될 수 있으며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 가시 광선 대역의 LED이거나 자외선 대역의 UV LED일 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135)은 제 1도전형 반도체층(110), 활성층(120), 및 제 2도전형 반도체층(130)을 포함한다.
상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함할 수 있다. 상기 제1도전형 반도체층(110)이 N형 반도체층이며, 제1도전형의 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110)의 상면은 광 추출 효율을 위해 광 추출 구조(112)와 같은 러프니스 또는 패턴이 형성될 수 있으며, 또한 전류 확산과 광 추출을 위해 투명 전극층이 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135)의 상면에는 절연층(190)의 일부(194)가 형성될 수 있으며, 상기 절연층(190)는 Ⅲ-Ⅴ족 원소의 화합물 반도체층의 굴절률보다는 낮은 굴절률을 갖는 층이며, 그 물질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택될 수 있다.
상기 전극(115)은 상기 제 1도전형 반도체층(110) 위에 형성될 수 있다. 상기 전극(115)은 패드이거나, 상기 패드에 연결된 분기 구조의 전극 패턴을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)은 그 상면에 요철 형태의 러프니스가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 하면은 상기 광 추출 구조(112)에 의해 요철 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(115)은 상기 제1도전형 반도체층(110)의 상면에 오믹 접촉되고, Cr, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Cu 및 Au 중 어느 하나 또는 복수의 물질을 혼합하여 단층 또는 다층으로 형성할 수 있다. 상기 전극(115)은 제1도전형 반도체층(110)과의 오믹 접촉, 금속층 간의 접착성, 반사 특성, 전도성 특성 등을 고려하여 상기 물질 등에서 선택될 수 있다.
상기 활성층(120)은 상기 제1도전형 반도체층(110) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자우물 구조, 양자 선(Quantum-wire) 구조, 또는 양자 점(Quantum dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(120)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(120)의 위 또는/및 아래에는 제1도전형 또는/및 제2도전형 클래드층이 형성될 수도 있으며, 상기 제1 및 제2도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 상기 도전형 클래드층의 밴드 갭은 상기 활성층(120)의 장벽층의 밴드 갭보다 높게 형성될 수 있다.
상기 제 2도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형 반도체층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함할 수 있다. 상기 제2도전형 반도체층(130)은 P형 반도체층이며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 발광 구조물(135)의 외측은 경사지거나 수직하게 형성될 수 있다. 여기서, 상기 발광 구조물(135)의 상면 너비는 하면 너비보다 넓게 형성될 수 있으며, 이러한 너비 차이는 상기 발광 구조물(135)의 측면을 경사진 구조로 형성시켜 줄 수 있다.
상기 발광 구조물(135)은 상기 제 2도전형 반도체층(130) 아래에 제3도전형 반도체층을 더 포함할 수 있으며, 상기 제3도전형 반도체층은 상기 제2도전형 반도체층과 반대의 극성을 가질 수 있다. 또한 상기 제 1도전형 반도체층(110)이 P형 반도체층이고, 상기 제 2도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. 이하, 설명의 편의를 위해 상기 발광 구조물(135)의 최 하층은 제2도전형 반도체층이 배치된 예로 설명하기로 한다.
상기 제2도전형 반도체층(130)의 아래에는 채널층(142), 전류 블록킹층(144), 전도층(148), 및 반사 전극층(148)을 포함한다.
상기 채널층(142)은 상기 제2도전형 반도체층(130)의 하면 둘레에 배치되며, 상기 전류 블록킹층(144)은 상기 제2도전형 반도체층(130)의 하면에 배치된다.
상기 채널층(142)의 내측부는 상기 발광 구조물(135)의 아래에 배치되며 상기 제2도전형 반도체층(130)의 하면에 접촉될 수 있다. 상기 채널층(142)의 외측부는 상기 발광 구조물(135)의 아래로부터 상기 발광 구조물(135)의 측면보다 더 외측 선상에 배치될 수 있다.
상기 채널층(142)의 외측부는 상기 제2도전형 반도체층(130)의 측면보다 더 외측 영역인 채널 영역에 배치된다. 상기 채널 영역은 상기 발광 구조물(135)과 전도성 부재(160) 사이에 단차진 구조로서, 발광 소자의 상부의 둘레 영역이 될 수 있다.
상기 채널층(142)은 투광성 물질로 형성될 수 있으며, 상기 투광성 물질은 금속 산화물 도는 금속 질화물 중에서 선택될 수 있다. 상기 채널층(142)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다. 상기 채널층(142)의 굴절률은 상기 화합물 반도체층의 굴절률보다 낮은 굴절률을 갖는 물질 예컨대, 투광성 질화물, 투광성 산화물, 투광성 절연층으로 형성될 수 있다.
상기 채널층(142)은 상기 활성층(120)으로부터 방출된 광의 일부를 입사받아 표면을 통해 방출시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다.
상기 채널층(142)은 금속성 물질로 형성될 수 있으며, 상기 금속성 물질은 상기 발광 구조물(135)의 하면과의 접착력을 개선시켜 줄 수 있다.
상기 채널층(142)의 내측부는 소정 폭(D3) 정도로 상기 제2도전형 반도체층(130)의 하면에 접촉된다. 여기서, 상기 D3은 수 ~ 수십㎛ 이내이며, 칩 사이즈에 따라 달라질 수 있다.
상기 채널층(142)은 상기 제2도전형 반도체층(130)의 하면 둘레에 루프 형상, 고리 형상, 또는 프레임 형상 등의 패턴으로 형성될 수 있다. 상기 채널층(142)은 연속적인 패턴 형상 또는 불연속적인 패턴 형상을 포함할 수 있으며, 또는 제조 과정에서 채널 영역으로 조사되는 레이저의 경로 상에 형성될 수 있다.
상기 채널층(142)은 SiO2인 경우, 그 굴절률은 2.3 정도이며, ITO 굴절률은 2.1 정도이며, GaN 굴절률은 약 2.4정도로서, 상기 제2도전형 반도체층(130)을 통해 상기 채널층(142)으로 입사된 광은 외부로 방출될 수 있다.
상기 채널층(142)의 외측부 상면에는 절연층(190)이 더 형성될 수 있으며, 상기 절연층(190)은 상기 채널층(142)의 상면에 접착되어, 상기 발광 구조물(135)의 측면을 보호하게 된다. 또한 상기 채널층(142)은 상기 발광 구조물(135)의 외벽이 습기에 노출되더라도, 서로 쇼트가 발생되는 것을 방지하여, 고습에 강한 LED를 제공할 수 있다. 상기 채널층(142)은 투광성 물질인 경우 레이저 스크라이빙시 조사되는 레이저가 투과됨으로써, 채널 영역에서 레이저로 인해 금속 물질의 파편 발생을 방지하므로, 발광 구조물(135)의 측벽에서의 층간 단락 문제를 방지할 수 있다.
상기 채널층(142)은 상기 발광 구조물(135)의 각 층(110,120,130)의 외벽과 상기 베리어층(154) 사이의 간격을 이격시켜 줄 수 있다. 상기 채널층(142)은 0.02~5㎛의 두께로 형성될 수 있으며, 상기 두께는 칩 사이즈에 따라 달라질 수 있다.
상기 전류 블록킹층(144)은 상기 반사 전극층(152)과 상기 제2도전형 반도체층(130)의 사이의 일부 영역에 형성되며, 상기 반사 전극층(152) 보다 전기 전도성이 낮은 비금속 물질로 형성될 수 있다. 상기 전류 블록킹층(145)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함한다. 여기서, 상기 반사 전극층(152)이 Al, Ag인 경우, 상기 전류 블록킹층(145)은 ITO, ZnO, SiO2등의 물질로 형성될 수 있다. 여기서, 상기 전류 블록킹층(144)와 상기 채널층(142)는 제조 공정상의 편의를 위해 동일한 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전류 블록킹층(144)의 위치는 상기 전극(115)과 대응되는 위치에 형성될 수 있다. 즉, 상기 전류 블록킹층(144)의 적어도 일부는 상기 전극(115)의 하면 면적과 상기 발광 구조물(135)의 두께 방향으로 오버랩되는 구조로 형성될 수 있다. 상기 전류 블록킹층(144)의 상면 면적은 상기 전극(115)의 하면 면적의 80% 이상으로서, 상기 전극(115)의 하면 면적보다는 작거나 클 수 있다. 상기 전류 블록킹층(145)은 상기 전극(115)의 패턴과 동일한 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전류 블록킹층(145)은 상기 전극(115)으로 전달되는 전류의 경로를 변화시켜 줄 수 있다.
상기 전극(115)과 상기 전류 블록킹층(144)은 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전도층(148)은 상기 제2도전형 반도체층(130)의 하면에 오믹 접촉될 수 있다. 상기 전도층(148)은 상기 채널층(142) 및 상기 전류 블록킹층(144) 아래에 더 형성될 수 있다. 상기 전도층(148)은 20~50nm의 두께로 형성될 수 있으며, 그 물질은 전도성 산화물, 전도성 질화물을 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다. 상기 전도층(148)은 상기 채널층(142)의 하면에 형성되지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1캡핑층(146) 및 제2캡핑층(147)은 상기 전도층(148)과 상기 반사 전극층(152) 사이에 배치되며, 상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 둘레와 오버랩되는 영역에 형성되며, 링 형상, 루프 형상 또는 프레임(frame) 형상으로서, 연속적인 또는 불연속적인 형상을 포함한다. 상기 제2캡핑층(147)은 상기 채널층(142)의 내측부 둘레에 형성된다. 상기 제2캡핑층(147)은 상기 채널층(142)의 외측부 둘레를 커버하지 않기 때문에, 불연속적인 형상으로 형성될 수 있다.
상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 상기 전도층(148)의 단차진 영역이나 러프한 면에 형성되어, 상기 반사 전극층(152)의 형성 과정에서 금속 보이드(void)가 발생되는 것을 억제할 수 있다. 여기서, 금속 보이드(void)는 Ag과 같은 금속이 뭉치는 현상(migration)에 의해 발생될 수 있으며, 이러한 금속 보이드는 반사 특성을 저하시키거나 금속 간의 접합을 방해할 수 있다. 또한 상기 보이드(void)는 수십 nm~수백 nm의 크기로 형성되어, 순방향 전류를 상승시키는 원인이 될 수 있다. 실시 예는 상기 전도층(148)의 단차진 영역이나 러프한 면에 제1 캡핑층(146) 및 제2캡핑층(147)을 형성해 주어, 단차진 영역이나 러프한 면을 금속 물질로 캡핑(capping)하게 된다. 이에 따라 상기 단차진 영역이나 러프한 면에서의 반사 전극층(152)에 의한 금속 보이드의 발생을 억제할 수 있어, 반사 전극층(152)에 의한 반사 효율도 개선될 수 있으며, 순방향 전류의 특성 변화를 줄일 수 있어, 발광 소자의 성능이나 신뢰성에 영향을 미치는 요인을 줄일 수 있다.
상기 제1캡핑층(146)의 중심부는 오픈되며, 상기 제1캡핑층(146)의 중심부를 통해 반사 전극층(152)과 상기 전도층(148)이 서로 접촉된다. 상기 제1캡핑층(146), 상기 반사 전극층(152), 상기 전도층(148)의 접촉 영역은 서로 다른 물질 간의 접촉으로서, 물질적인 접착력을 강화시켜 줄 수 있다. 이에 따라 접착력이 강화된 영역에서는 금속 보이드가 발생되지 않을 수 있다.
상기 제2캡핑층(147)은 상기 채널층(142)의 하부를 오픈시켜 주며, 상기 제2캡핑층(147), 반사 전극층(152)과 상기 전도층(148)은 서로 접촉된다. 상기 제2캡핑층(147), 상기 반사 전극층(152), 상기 전도층(148)의 접촉 영역은 서로 다른 물질 간의 접촉으로서, 물질적인 접착력을 강화시켜 줄 수 있다.상기 제1캡핑층(146)의 제1접촉부(146-1)는 상기 전류 블록킹층(144)의 하면 둘레에 대응되는 전도층(148) 아래에 형성될 수 있으며, 상기 제2캡핑층(147)의 제1접촉부(147-1)는 상기 채널층(142)의 하면 둘레에 대응되는 전도층(148)의 아래에 형성될 수 있다.
상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 단차진 영역에 대응되는 전도층(148)의 아래에 형성되고, 상기 제2캡핑층(147)은 상기 채널층(42)의 단차진 영역에 대응되는 전도층(148)의 아래에 형성된다.
상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 금속 물질로 형성될 수 있으며, 예컨대 Ti, Ni, Pt, Pd, Rh, Ir, W 및 이들 중 어느 하나를 포함하는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 동일한 금속 물질 예컨대, Ni 또는 Ni-Alloy로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 제1캡핑층(146) 및 제2캡핑층(147)의 두께를 얇게 형성함으로써, 금속 물질이더라도 광은 투과될 수 있으며, 또 서로 다른 층(148,152)간 접착력의 약화를 방지할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)의 두께는 100Å ~500Å로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)의 금속 물질이 상기 전도층(148)의 단차진 영역이나 러프한 면을 캡핑함으로써, 반사 전극층(152)와의 금속 접합에 의해, 상기 영역에서는 금속 보이드가 발생되는 것을 차단할 수 있다.
또한 상기 제1캡핑층(146)의 길이는 상기 전류 블록킹층(144)의 두께보다 더 길게 형성되어 상기 전류 블록킹층(144)의 측면을 커버하게 된다. 상기 제2캡핑층(147)의 길이는 상기 채널층(142)의 두께보다 더 길게 형성될 수 있어, 상기 채널층(142)의 측면을 커버하게 된다.
상기 전도층(148), 상기 제1 및 제2캡핑층(146,147)의 아래에는 반사 전극층(152)이 형성되며, 상기 반사 전극층(152)은 상기 전도층(148)의 하면 전체 또는 하면 일부 영역을 커버하게 된다.
상기 반사 전극층(152)은 상기 전도층(148)과 전기적으로 연결되며, 전원을 공급하게 된다. 상기 반사 전극층(152)의 너비는 상기 발광 구조물(135)의 너비보다 적어도 큰 폭으로 형성될 수 있으며, 이 경우 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다.
상기 반사 전극층(152)은 상기 발광 소자의 측면에 노출되지 않게 형성되며, 이는 반사 전극층(152)의 금속 물질에 의한 상기 발광 구조물(135)의 채널 영역에서의 손해를 방지할 수 있다.
상기 반사 전극층(152)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 반사 전극층(152)은 상기의 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 반사 전극층(152)의 두께는 150~300nm의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 베리어층(154)은 상기 반사 전극층(152)의 아래에 형성되고, 상기 채널층(142)의 아래에 배치된 전도층(148)과 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기 베리어층(154)은 베리어 금속으로서, Ti, W, Pt, Pd, Rh, Ir 중 적어도 하나를 포함할 수 있으며, 상기 접합층(156)으로부터 상기 반사 전극층(152)에 영향을 주는 것을 차단해 주게 된다. 상기 베리어층(154)의 두께는 300~500nm로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 베리어층(154) 아래에는 접합층(156)이 형성되며, 상기 접합층(156)은 상기 지지부재(170)를 상기 베리어층(154)에 접합시켜 준다.
상기 접합층(156)은 본딩 금속 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 접합층(156)은 예컨대, 본딩층으로 기능하며, 그 아래에 지지부재(170)가 접합된다. 상기 접합층(156) 및 상기 베리어층(154)를 형성하지 않고, 상기 반사 전극층(152) 아래에 상기 지지부재(170)를 도금이나 전도성 시트로 부착시켜 줄 수도 있다. 상기 접합층(156)의 두게는 5~9㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 접합층(156)의 아래에는 지지부재(170)가 형성되며, 상기 지지부재(170)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 상기 지지부재(170)는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga203, GaN 등) 등으로 구현될 수 있다. 또한 상기 지지부재(170)는 형성하지 않거나, 전도성 시트로 구현될 수 있다. 상기 지지 부재(170)는 50~300㎛로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 전도층(148), 반사 전극층(152), 베리어층(154), 접합층(156)은 전도성 부재(160) 또는 전극 부재로 정의될 수 있다.
도 2 내지 도 13은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101)은 절연성, 투광성, 또는 전도성의 재질을 기판으로 선택될 수 있으며, 예컨대 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 요철 구조가 형성될 수 있다. 또한 상기 기판(101)과 발광 구조물(135) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 상기 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 상기 버퍼층은 상기 기판과 화합물 반도체와의 격자 상수의 차이를 줄여주게 되며, 상기 언도프드 반도체층은 도핑하지 않는 질화물계 반도체로 형성될 수 있다. 상기 언도프드 반도체층은 제1도전형 반도체층(110)보다는 낮은 전도성을 갖고, 상기 제1도전형 반도체층(110)의 결정성을 개선시켜 줄 수 있다.
상기 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 제1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 III-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드갭보다 넓게 형성될 수 있다.
상기 활성층(120)의 위 또는/및 아래에는 제1도전형 또는/및 제2도전형 클래드층이 형성될 수 있으며, 상기 제1 및 제2도전형 클래드층은 질화물계 반도체로 형성될 수 있다. 상기 제1 및 제2도전형 클래드층은 상기 장벽층의 밴드 갭보다 넓은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(120) 위에는 상기 제2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(130) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다.
도 3 및 도 4를 참조하면, 단위 칩 사이즈(T1)의 경계 부분에는 채널층(142)이 형성된다. 상기 채널층(142)은 링 형상, 루프 형상, 프레임 형상 등의 패턴을 갖고 연속적인 패턴 형상 또는 불연속적인 패턴 형상으로 형성될 수 있다. 상기 채널층(142)은 III-V족 화합물 반도체보다 굴절률이 낮은 물질 예컨대, 금속 산화물, 금속 질화물 또는 절연물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
또한 상기 채널층(142)의 내측 영역에는 상기 제2도전형 반도체층(130)의 상면에 접촉된 전류 블록킹층(144)이 형성된다. 상기 전류 블록킹층(144)은 금속 산화물로 형성될 수 있으며, 예컨대 절연 재질로서, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택될 수 있다. 상기 채널층(142) 및 상기 전류 블록킹층(144)은 동일한 물질로서, 동일 공정으로 형성될 수 있다. 이러한 채널층(142) 및 전류 블록킹층(144)은 포토 리소그라피에 의해 마스크 및 패터닝하고, 상기의 물질을 사용하여 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있다.
상기 채널층(142) 및 상기 전류 블록킹층(144)의 다른 형성 방법으로서, 금속 산화물층을 형성한 다음, 상기 금속 산화물층의 영역 중 보호할 영역은 마스크 패턴을 이용하여 마스킹하고, 삭제할 부분에 대해서는 습식 식각 방식으로 제거하게 된다. 이에 따라 상기 채널층(142) 및 상기 전류 블록킹층(144)은 미리 정해진 영역에 형성될 수 있다.
도 4를 참조하면, 상기 제2도전형 반도체층(130) 위에는 전도층(148)이 형성된다. 상기 전도층(148)은 상기 제2도전형 반도체층(130)에 오믹 접촉된다. 상기 전도층(148)은 금속 산화물과 같은 물질을 이용하여 스퍼터 또는 증착 장비로 형성될 수 있다.
상기 전도층(148)은 채널층(142) 및 전류 블록킹층(144)의 표면에 더 형성될 수 있다.
도 5를 참조하면, 상기 전도층(148) 아래에는 제1캡핑층(146) 및 제2캡핑층(147)이 형성된다. 상기 제1캡핑층(146) 및 제2캡핑층(147)은 마스크 패턴이 형성되지 않는 영역에 스퍼터 방식 또는 E-beam과 같은 증착 방식으로 형성될 수 있다.
상기 제1캡핑층(146)은 상기 전도층(148)의 하면에서 상기 전류 블록킹층(144)에 의해 단차진 영역이나 러프한 면에 형성되고, 상기 전류 블록킹층(144)의 상면 중심부와 대응되는 영역 즉, 플랫한 영역은 형성되지 않을 수 있다.
상기 제2캡핑층(147)은 상기 전도층(148)의 하면 중에서 상기 채널층(142)에 의해 단차진 영역이나 러프한 면에 형성되고, 상기 채널층(142)의 상면 중심부와 대응되는 영역 즉, 플랫한 영역은 형성되지 않을 수 있다.
상기 제1캡핑층(146) 및 제2캡핑층(147)은 금속 물질로 형성될 수 있으며, 예컨대 Ti, Ni, Pt, Pd, Rh, Ir, W 및 이들 중 어느 하나를 포함하는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 동일한 금속 물질 예컨대, Ni 또는 Ni-Alloy로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6 및 도 7을 참조하면, 상기 전도층(148) 위에는 반사 전극층(152) 및 상기 반사 전극층(152) 위에는 베리어층(154)이 형성된다. 상기 반사 전극층(152)은 E-beam(electron beam) 방식으로 증착하거나 스퍼터링 방식으로 형성할 수 있다. 상기 반사 전극층(152)은 반사 특성이 70%이상인 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 합금으로 구성된 물질 중에서 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 또한 상기 반사 전극층(152)은 상기의 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 반사 전극층(152)은 열 처리 또는 본딩 공정이 진해될 때, Ag과 같은 금속이 뭉치는 현상(migration)이 발생될 수 있으며, 이는 금속 보이드가 된다. 여기서, 상기와 같이 금속이 뭉치는 영역은 상기 채널층(142) 및 상기 전류 블록킹층(144)에 의한 단차진 영역이나 러프한 영역으로서, 상기 전도층(148)의 표면에 영향을 미치게 된다. 실시 예는 상기 제1캡핑층(146) 및 제2캡핑층(147)에 의해 상기 전도층(148)의 단차진 영역이나 러프한 면에서 금속 간의 접착 영역을 제공함으로써, 상기 반사 금속층(152)의 일부 물질이 보이드로 생성되는 것을 억제할 수 있다.
상기 반사 전극층(152)은 상기 채널층(142)의 위까지 형성될 수 있다. 상기 반사 전극층(152)은 반사 금속을 이용하여 구현되므로, 전극 역할을 수행할 수 있다.
상기 반사 전극층(152) 위에는 베리어층(154)이 형성되며, 상기 베리어층(154)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 베리어층(154)은 베리어 금속으로서, Ti, W, Pt, Pd, Rh, Ir 중 적어도 하나를 포함할 수 있다. 상기 베리어층(154)은 상기 전도층(148)의 상면에도 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 베리어층(154) 위에는 접합층(156)이 형성된다. 상기 접합층(156)은 스퍼터 또는 증착 방식으로 형성될 수 있으며, 그 물질은 금속으로서 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 접합층(156)은 본딩층으로서, 그 위에 지지부재(170)가 접합될 수 있다. 상기 지지부재(170)는 전도성 지지 부재로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등) 등으로 구현될 수 있다. 상기 지지부재(170)는 상기 접합층(156)에 본딩되거나, 도금층으로 형성되거나, 또는 전도성 시트 형태로 부착될 수 있다. 실시 예에서 상기 접합층(156) 및 베리어층(154)은 형성하지 않을 수 있으며, 이 경우 상기 반사 전극층(152) 위에 상기 전도성의 지지부재(170)가 형성될 수 있다.
도 8 및 도 9를 참조하면, 상기 지지부재(170)를 베이스에 위치시키고, 상기 기판(101)을 최 상측에 위치시키게 된다. 이후, 상기 발광 구조물(135) 위에 배치된 상기 기판(101)을 제거하게 된다.
상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법에 대해 한정하지는 않는다.
도 10을 참조하면, 아이솔레이션 에칭에 의해 칩 사이즈(T1)의 경계 영역인 채널 영역(105)에 해당되는 발광 구조물(135)을 제거하게 된다. 즉, 칩과 칩 경계 영역에 대해 아이솔레이션 에칭을 수행하여, 상기 채널층(142)의 일부가 노출될 수 있으며, 상기 발광 구조물(135)의 측면은 경사지거나 수직하게 형성될 수 있다.
상기 채널층(142)이 투광성 물질인 경우 상기 아이솔레이션 에칭이나 레이저 스크라이빙 공정에서 조사되는 레이저가 투과하게 됨으로써, 그 아래의 금속 재료 예컨대, 베리어층(154), 접합층(156), 지지부재(170)의 재료가 레이저가 조사되는 방향으로 돌출되거나 파편이 발생되는 것을 억제할 수 있다.
여기서, 상기 채널층(142)은 상기 레이저의 광이 투과됨으로써, 채널 영역(105)에서 레이저에 의한 금속 파편 발생을 방지하고, 발광 구조물(135)의 각 층의 외벽을 보호할 수 있다.
그리고, 상기 제1도전형 반도체층(110)의 상면에 대해 에칭을 수행하여, 광 추출 구조(112)로 형성되며, 상기 광 추출 구조(112)는 러프니스 또는 요철 패턴으로 형성됨으로써 광 추출 효율을 개선시켜 줄 수 있다.
도 11를 참조하면, 상기 제1도전형 반도체층(110) 위에 전극(115)을 형성하게 된다. 상기 전극(115)은 증착 방식 또는 스퍼터 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 개수는 하나 이상으로 형성될 수 있으며, 그 위치는 상기 전류 블록킹층(144)의 영역과 상기 발광 구조물(135)의 두께 방향으로 오버랩되게 배치될 수 있다. 상기 전극(115)은 소정 형상의 분기형 패턴 및 패드를 포함할 수 있다. 상기 전극(115)의 형성 과정은 칩 분리 전 또는 후에 수행될 수 있으며, 이에 대해 한정하지는 않는다.
도 12를 참조하면, 상기 발광 구조물(135)의 둘레에 절연층(190)을 형성하게 된다. 상기 절연층(190)은 칩 둘레에 형성되는 데, 그 하단은 상기 채널층(142)의 위에 형성되고, 그 일부(194)는 상기 제1도전형 반도체층(110)의 상면까지 연장될 수 있다. 상기 절연층(190)은 상기 발광 구조물(135)의 둘레에 형성되어, 발광 구조물(135)의 층들(110,120,130) 사이의 쇼트를 방지할 수 있다. 또한 상기 절연층(190) 및 상기 채널층(142)은 칩 내부로 습기가 침투하는 것을 방지할 수 있다.
상기 절연층(190)은 상기 화합물 반도체의 굴절률(예: GaN: 2.4) 보다는 낮은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등으로 형성될 수 있다.
그리고, 단위 칩 사이즈(T1)의 경계를 기준으로 개별 칩 단위로 분리하게 된다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다.
도 13는 제2실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 14는 도 13의 제1 및 제2캡핑층의 확대도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 13 및 도 14를 참조하면, 발광소자(100A)에서 채널층(142)의 측면(144A) 및 상기 전류 블록킹층(144)의 측면(142A)은 경사진 구조로 형성될 수 있다. 상기 채널층(142)은 하면이 상면보다 좁게 형성될 수 있으며, 상기 전류 블록킹층(144)은 하면이 상면보다 좁게 형성될 수 있다. 여기서, 상기 전류 블록킹층(144)의 측면(144A)과 상기 제2도전형 반도체층 하면(131) 사이의 각도(θ1)은 10°<θ1<90° 범위로 형성될 수 있으며, 이러한 각도(θ1)는 각 층의 형성 후 진행되는 습식 에칭 또는/및 건식 에칭의 시간이나 물질에 따라 달라질 수 있다.
상기 채널층(142) 및 상기 전류 블록킹층(144)은 도 3의 과정에서 하나의 층으로 형성된 후, 보호할 영역에 대해 마스크 패턴으로 보호한 후, 습식 에칭을 하게 된다. 이때 상기 습식 에칭에 의해 상기 채널층(142)의 측면(142A) 및 상기 전류 블록킹층(144)의 측면(144A)은 경사진 구조로 형성될 수 있다. 여기서, 상기 채널층(142)의 측면(142A)의 경사 각도는 상기 전류 블록킹층(144)의 측면(144A)의 경사 각도(θ1)와 동일하거나 다를 수 있다.
또한 상기 제1캡핑층(146)은 상기 전도층(148)의 아래에서 상기 전류 블록킹층(144)의 경사진 측면(144A)에 대응되게 경사진 구조로 형성되며, 상기 제2캡핑층(147)은 상기 전도층(148)의 아래에서 상기 채널층(142)의 경사진 측면(142A)에 대응되게 경사진 구조로 형성된다. 상기 제1캡핑층(146)은 상기 채널층(142)의 경사진 측면에 의해, 소정 각도(θ2)로 경사진다. 상기 반사 전극층(152)으로 입사되는 광은 반사되며 상기의 각도(θ2)에 의해 배광 분포가 조절될 수 있다. 상기 제2캡핑층(46)은 상기 전류 블록킹층(144)의 경사진 측면(144A)에 형성되어, 광의 배광 분포를 조절시켜 줄 수 있다.
도 15 및 도 16은 도 14의 다른 예이다.
도 15를 참조하면, 제1캡핑층(146)의 제1접촉부(146-1)은 상기 전도층(148)의 아래에서 상기 전류 블록킹층(144)의 하면 둘레와 대응되며, 제2접촉부(146-2)는 상기 제2도전형 반도체층의 하면(131)과 대응되게 배치된다. 이에 따라 상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 단차진 구조나 러프한 면에 금속 접합 영역을 제공하여 반사 전극층(152)에 의한 보이드 발생을 억제할 수 있다.
제2캡핑층(147)의 제1접촉부(147-1)은 상기 전도층(148)의 아래에서 상기 채널층(142)의 하면 둘레에 대응되며, 제2접촉부(147-2)는 상기 제2도전형 반도체층의 하면(131)과 대응되게 배치된다. 이에 따라 상기 제2캡핑층(147)은 상기 채널층(142)의 단차진 구조나 러프한 면에 금속 접합 영역을 제공하여 반사 전극층(152)에 의한 보이드 발생을 억제할 수 있다. 상기 제1캡핑층(146)의 제2접촉부(146-2)와 상기 제2캡핑층(147)의 제2접촉부(147-2)는 상기 제2도전형 반도체층의 하면(131)과 대응되게 배치되어, 상기 전도층(148)과 반사 전극층(152) 사이의 접촉 면적을 조절해 주어, 전류 확산 및 접착력 개선 효과를 줄 수 있다.
도 16을 참조하면, 제1캡핑층(146) 및 제2캡핑층(147)의 제2접촉부(146-2, 147-2)는 상기 제2도전형 반도체층의 하면(131)과 대응되는 전도층(148)의 아래에 더 배치될 수 있다. 제1캡핑층(146) 및 제2캡핑층(147)의 제2접촉부(146-2, 147-2)의 너비를 조절함으로써, 상기 제2도전형 반도체층의 하면과 가까운 영역에서의 전류 특성 변화나 금속 보이드 발생을 억제시켜 줄 수 있다. 상기 제1캡핑층(146) 및 제2캡핑층(147)에서 제1접촉부를 제거함으로써, 상기 전류 블록킹층(144) 및 채널층(142)의 두께를 줄이지 않아도 된다.
도 17은 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 17을 참조하면, 발광 소자(100B)는 채널층(142)은 하면 너비가 상면 너비보다는 좁게 형성되고, 그 측면(142B)은 단차진 구조와 같은 러프한 면으로 형성된다. 상기 전류 블록킹층(144)은 하면이 상면보다 더 좁고, 그 측면(144B)은 단차진 구조와 같은 러프한 면으로 형성된다. 여기서, 상기 단차진 구조는 복수의 하면과 측면을 갖는 구조를 포함한다. 상기의 러프한 면은 입사된 광의 임계각을 변화시켜 주거나, 산란시켜 줄 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 전류 블록킹층(144) 및 상기 채널층(142)의 러프한 측면(144B, 142B)에 대응되는 전도층(148), 상기 제1 및 제2캡핑층(146,147), 상기 반사 전극층(151)의 영역도 러프하게 형성됨으로써, 광 산란 효율은 개선시켜 줄 수 있다.
제1내지 제3실시 예에서 상기 제1 및 제2캡핑층은 상기 전도층(148)과 반사 전극층(152) 사이에 배치된 구조로 설명하였으며, 이하 제4내지 제6실시 예에서는 상기 제1 및 제2캡핑층의 위치를 변경하여, 상기 전도층과 전류 블록킹층 및 채널층 사이에 위치한 구조로 설명하기로 한다. 이하에서 설명되는 제1 및 제2캡핑층은 제 내지 제4실시 예와 동일한 물질로 형성될 수 있으므로, 동일한 번호로 설명하기로 한다.
도 18은 제4실시 예이다.
도 18을 참조하면, 발광소자(100C)는 제2도전형 반도체층(130)의 아래에 채널층(142), 전류 블록킹층(144), 전도층(148), 제1캡핑층(146) 및 제2캡핑층(147)이 배치된다.
상기 제1캡핑층(146)은 상기 전류 블록킹층(144)과 상기 전도층(148) 사이에 배치되며, 상기 제2캡핑층(147)은 상기 채널층(142)과 상기 전도층(148) 사이에 배치된다. 상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 측면 상에 형성되어, 상기 전류 블록킹층(144)의 측면과 전도층(148) 사이의 계면에서의 접합력을 개선시켜 줄 수 있다.
상기 제2캡핑층(147)은 상기 채널층(142)의 내 측면 상에 형성되며, 상기 채널층(142)과 상기 전도층(148) 사이의 계면에서의 접합력을 개선시켜 줄 수 있다.
상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 금속 물질로 형성될 수 있으며, 예컨대 Ti, Ni, Pt, Pd, Rh, Ir, W 및 이들 중 어느 하나를 포함하는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 동일한 금속 물질 예컨대, Ni 또는 Ni-Alloy로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 제1캡핑층(146) 및 제2캡핑층(147)의 두께를 얇게 형성함으로써, 금속 물질이더라도 광은 투과될 수 있으며, 또 서로 다른 층(142,144,148)간 접착력의 약화를 방지할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)의 두께는 100Å ~500Å로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1캡핑층(146)의 제1접촉부(146-1)은 상기 전류 블록킹층(144)의 하면 둘레에 형성될 수 있으며, 상기 전류 블록킹층(144)의 하면은 상기 제1캡핑층(146)과 상기 전도층(148)이 접촉될 수 있다.
상기 제2캡핑층(147)의 제1접촉부(147-1)은 상기 채널층(142)의 하면 둘레에 형성될 수 있으며, 상기 채널층(142)의 하면은 상기 제2캡핑층(147) 및 상기 전도층(148)이 접촉될 수 있다.
상기 전도층(148)은 상기 제2도전형 반도체층(130)의 하면에 오믹 접촉될 수 있다. 상기 전도층(148)은 상기 채널층(142), 상기 전류 블록킹층(144), 상기 제1캡핑층(146) 및 제2캡핑층(147) 아래에 형성될 수 있다. 상기 전도층(148)은 20~50nm의 두께로 형성될 수 있으며, 그 물질은 전도성 산화물, 전도성 질화물을 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다. 상기 전도층(148)은 상기 채널층(142)의 하면에 형성되지 않을 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 전도층(148)은 오믹 접촉이 되는 금속층과 반사 특성을 갖는 금속 물질로 형성될 수 있다. 즉, 상기 전도층(148)은 상기의 반사 전극층의 물질로 형성되어, 상기 전류 블록킹층(144)과 상기 채널층(142)의 표면에 금속 물질로 적층될 수 있다.
상기 전도층(148)의 아래에는 반사 전극층(152)이 형성되며, 상기 반사 전극층(152)은 상기 전도층(148)의 하면 전체 또는 하면 일부에 형성될 수 있다.
상기 반사 전극층(152)은 상기 전도층(148)과 전기적으로 연결되며, 전원을 공급하게 된다. 상기 반사 전극층(152)의 폭은 상기 발광 구조물(135)의 폭보다 적어도 큰 폭으로 형성될 수 있으며, 이 경우 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다.
도 19 내지 도 29은 도 18의 발광 소자의 제조과정을 나타낸 도면이다.
도 19 및 도 20을 참조하면, 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
도 20 및 도 21을 참조하면, 단위 칩 사이즈(T1)의 경계 부분에는 채널층(142)이 형성된다. 상기 채널층(142)은 링 형상, 루프 형상, 프레임 형상 등의 패턴을 갖고 연속적인 패턴 형상 또는 불연속적인 패턴 형상으로 형성될 수 있다. 상기 채널층(142)은 III-V족 화합물 반도체보다 굴절률이 낮은 물질 예컨대, 금속 산화물, 금속 질화물 또는 절연물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
또한 상기 채널층(142)의 내측 영역에는 상기 제2도전형 반도체층(130)의 상면에 접촉된 전류 블록킹층(144)이 형성된다. 상기 전류 블록킹층(144)은 금속 산화물로 형성될 수 있으며, 예컨대 절연 재질로서, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택될 수 있다.
도 21를 참조하면, 상기 전류 블록킹층(144) 및 상기 채널층(142)의 둘레에 제1캡핑층(146) 및 제2캡핑층(147)이 스퍼터 방식으로 형성된다. 상기 전류 블록킹층(144) 및 상기 채널층(142)은 마스크 패턴으로 보호할 영역에 대해 마스킹한 다음, 상기 전류 블록킹층(144) 및 상기 채널층(142)의 둘레 상에 형성된다.
상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 측면 전체에 형성되며, 그 일부는 상기 전류 블록킹층(144)의 상면 일부까지 연장될 수 있다. 여기서, 상기 전류 블록킹층(144)의 상면 중에서 안쪽 영역은 상기 전류 블록킹층(144)으로부터 오픈된다.
상기 제2캡핑층(147)은 상기 채널층(142)의 측면 전체에 형성되며, 그 일부는 상기 채널층(142)의 상면 일부까지 연장될 수 있다. 상기 전류 블록킹층(144)의 상면 중에서 안쪽 영역은 상기 채널층(142)으로부터 오픈된다.
상기 제1캡핑층(146) 및 제2캡핑층(147)은 금속 물질로 형성될 수 있으며, 예컨대 Ti, Ni, Pt, Pd, Rh, Ir, W 및 이들 중 어느 하나를 포함하는 합금 중에서 적어도 하나를 포함할 수 있다. 상기 제1캡핑층(146)과 상기 제2캡핑층(147)은 동일한 금속 물질 예컨대, Ni 또는 Ni-Alloy로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 둘레에 형성되어, 상기 전류 블록킹층(144)과 다른 층 사이의 계면에서의 접합력을 개선시켜 줄 수 있다. 상기 제2캡핑층(147)은 상기 채널층(142)의 내 측면 상에 형성되며, 상기 채널층(142)과 다른 층 사이의 계면에서의 접합력을 개선시켜 줄 수 있다.
상기 제1 캡핑층(146) 및 상기 제2캡핑층(147)을 형성하지 않는 경우, 상기 전류 블록킹층(144)과 상기 채널층(142)과 다른 층(예: 전도층)의 계면에서의 접합력은 약화되며, 그 계면에는 보이드(void)가 발생될 수 있다. 상기 보이드(void)는 수십 nm~수백 nm의 크기로 형성되어, 순방향 전류를 상승시키는 원인이 될 수 있다. 이러한 순방향 전류의 상승을 억제하고, 절연 물질층(142,144)과 전도층 사이의 접합력을 개선시켜 주어, 발광 소자(100)의 전기적인 신뢰성을 개선시켜 줄 수 있다.
도 21 및 도 22를 참조하면, 상기 제2도전형 반도체층(130) 위에 전도층(148)이 형성된다. 상기 전도층(148)은 상기 제2도전형 반도체층(130)에 오믹 접촉된다. 상기 전도층(148)은 금속 산화물과 같은 물질을 이용하여 스퍼터 또는 증착 장비로 형성될 수 있다.
상기 전도층(148)은 채널층(142), 전류 블록킹층(144), 제1캡핑층(146), 제2캡핑층(147), 상기 제2도전형 반도체층(130)의 상면에 형성될 수 있다.
도 23을 참조하면, 상기 전도층(148) 위에는 반사 전극층(152) 및 상기 반사 전극층(152) 위에는 베리어층(154)이 형성된다.
도 24를 참조하면, 상기 접합층(156)은 본딩층으로서, 그 위에 지지부재(170)가 접합될 수 있다. 상기 지지부재(170)는 전도성 지지 부재로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, Ga2O3, GaN 등) 등으로 구현될 수 있다.
도 24 내지 도 26을 참조하면, 상기 지지부재(170)를 베이스에 위치시키고, 상기 기판(101)을 최 상측에 위치시키게 된다. 이후, 상기 발광 구조물(135) 위에 배치된 상기 기판(101)을 제거하게 된다.
상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거할 수 있다. 상기 레이저 리프트 오프 방식은 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하여 분리시키는 방식이다. 여기서, 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이나 에어 갭이 있는 경우, 습식 식각 액을 이용하여 상기 기판을 분리할 수도 있으며, 이러한 기판 제거 방법에 대해 한정하지는 않는다.
도 27을 참조하면, 아이솔레이션 에칭에 의해 칩 사이즈(T1)의 경계 영역인 채널 영역(105)에 해당되는 발광 구조물(135)을 제거하게 된다. 즉, 칩과 칩 경계 영역에 대해 아이솔레이션 에칭을 수행하여, 상기 채널층(142)의 일부가 노출될 수 있으며, 상기 발광 구조물(135)의 측면은 경사지거나 수직하게 형성될 수 있다.
도 28를 참조하면, 상기 제1도전형 반도체층(110) 위에 전극(115)을 형성하게 된다. 상기 전극(115)은 증착 방식 또는 스퍼터 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 개수는 하나 이상으로 형성될 수 있으며, 그 위치는 상기 전류 블록킹층(144)의 영역과 상기 발광 구조물(135)의 두께 방향으로 오버랩되게 배치될 수 있다.
도 29를 참조하면, 상기 발광 구조물(135)의 둘레에 절연층(190)을 형성하게 된다. 상기 절연층(190)은 칩 둘레에 형성되는 데, 그 하단은 상기 채널층(142)의 위에 형성되고, 그 일부(194)는 상기 제1도전형 반도체층(110)의 상면까지 연장될 수 있다. 상기 절연층(190)은 상기 발광 구조물(135)의 둘레에 형성되어, 발광 구조물(135)의 층들(110,120,130) 사이의 쇼트를 방지할 수 있다. 또한 상기 절연층(190) 및 상기 채널층(142)은 칩 내부로 습기가 침투하는 것을 방지할 수 있다.
그리고, 단위 칩 사이즈(T1)의 경계를 기준으로 개별 칩 단위로 분리하게 된다. 이때 칩 단위의 분리 방식은 커팅 공정, 레이저 또는 브레이킹 공정을 선택적으로 이용할 수 있다.
상기 활성층(120)으로부터 방출된 일부 광이 상기 채널층(142)으로 입사되고, 상기 광 추출 구조(132)는 상기 채널층(142)의 상면으로 진행하는 광(L1)의 임계각을 변화시켜 주어, 외부로 추출되도록 할 수 있다.
도 30는 제5실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 31는 도 30의 제3 및 제2캡핑층의 확대도이다. 제5실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 30 및 도 31를 참조하면, 발광소자(100D)는 채널층(142)의 측면(144A) 및 상기 전류 블록킹층(144)의 측면(142A)은 경사진 구조로 형성될 수 있다. 상기 채널층(142)은 하면이 상면보다 좁게 형성될 수 있으며, 상기 전류 블록킹층(144)은 하면이 상면보다 더 좁게 형성될 수 있다. 여기서, 상기 전류 블록킹층(144)의 측면(144A)과 상기 제2도전형 반도체층 하면 사이의 각도(θ1)은 10°<θ1<90° 범위로 형성될 수 있으며, 이러한 각도(θ1)는 에칭 시간이나 물질에 따라 달라질 수 있다.
또한 상기 제1캡핑층(146)은 상기 전류 블록킹층(144)의 측면(144A)에 경사지게 형성되며, 상기 제2캡핑층(147)은 상기 채널층(142)의 측면(142A)에 경사지게 형성된다. 상기 전도층(148)은 상기 채널층(142) 및 상기 전류 블록킹층(144)의 경사진 측면에 의해, 소정 각도(θ2)로 경사진다. 상기 반사 전극층(152)으로 입사되는 광은 반사되며 상기의 각도(θ2)에 의해 배광 분포가 조절될 수 있다.
도 32 및 도 33은 도 31의 다른 예이다.
도 32를 참조하면, 제1캡핑층(146)의 제1접촉부(146-1)는 상기 전류 블록킹층(144)의 하면 둘레에 연장되며, 제2접촉부(146-2)는 상기 제2도전형 반도체층의 하면(131)까지 연장된다.
제2캡핑층(147)의 제1접촉부(147-1)는 상기 채널층(142)의 하면 둘레에 연장되며, 제2접촉부(147-2)은 상기 제2도전형 반도체층의 하면(131)까지 연장된다.
상기 제1캡핑층(146) 및 제2캡핑층(147)의 제2접촉부(146-2, 147-2)은 상기 제2도전형 반도체층의 하면(131)과 상기 전도층(148) 사이에 접착되어, 그 사이의 접착력을 개선시켜 주고, 상기 제2도전형 반도체층의 하면(131)에 전기적으로 연결될 수 있다.
도 33을 참조하면, 제1캡핑층(146) 및 제2캡핑층(147)의 제2접촉부(146-2, 147-2)는 상기 제2도전형 반도체층의 하면(131)에 접촉될 수 있다. 제1캡핑층(146) 및 제2캡핑층(147)의 제2접촉부(146-2, 147-2)의 너비를 조절함으로써, 상기 전도층(148)의 오믹 접촉 영역을 조절할 수 있다. 또한 제1캡핑층(146) 및 제2캡핑층(147)에서 제1접촉부를 제거함으로써, 상기 전류 블록킹층(144) 및 채널층(142)의 두께를 줄이지 않아도 된다.
도 34은 제6실시 예에 따른 발광 소자의 측 단면도이다.
도 34를 참조하면, 발광 소자(100E)는 채널층(142)은 하면 너비가 상면 너비보다는 좁게 형성되고, 그 측면(142B)은 단차진 구조와 같은 러프한 면으로 형성된다. 상기 전류 블록킹층(144)은 하면이 상면보다 더 좁고, 그 측면(144B)은 단차진 구조와 같은 러프한 면으로 형성된다. 여기서, 상기 단차진 구조는 복수의 하면과 측면을 갖는 구조를 포함한다. 상기의 러프한 면은 입사된 광의 임계각을 변화시켜 주거나, 산란시켜 줄 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.
도 35은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 35를 참조하면, 실시예에 따른 발광 소자 패키지(30)는 몸체(31)와, 상기 몸체(31)에 설치된 제1 리드전극(32) 및 제2 리드전극(33)과, 상기 몸체(31)에 설치되어 상기 제1 리드전극(32) 및 제2 리드전극(33)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(37)를 포함한다.
상기 몸체(31)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면을 가지는 캐비티가 형성될 수 있다.
상기 제1 리드 전극(32) 및 제2 리드전극층(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(32) 및 제2 리드전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 몸체(31) 상에 설치되거나 상기 제1 리드전극(32) 또는 제2 리드전극(33) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 리드전극(32)위에 탑재되며 제2 리드전극(33)과 와이어(36)로 연결될 수 있으며, 다른 예로서 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(37)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(37)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 도 1의 발광 소자 또는 도 18의 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 19 및 도 20에 도시된 표시 장치, 도 21에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 36은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 36을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(30)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 37은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 37을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 21은 실시 예에 따른 조명 장치의 사시도이다.
도 21을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100,100A,100B: 발광 소자, 110: 제1도전형 반도체층, 120: 활성층, 130: 제2도전형 반도체층, 115: 전극, 142: 채널층, 144: 전류 블록킹층, 146,147: 캡핑층, 148: 전도층, 152: 반사 전극층, 154: 베리어층, 156:접합층, 170:지지 부재
Claims (18)
- 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 발광 구조물 위에 전극;
상기 발광 구조물 아래에 상기 전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 블록킹층;
상기 발광 구조물의 하면 둘레에 배치된 채널층;
상기 발광 구조물의 하면에 접촉되며, 상기 전류 블록킹층의 아래에 배치된 전도층;
상기 전도층 아래에 반사 전극층;
상기 반사 전극층과 상기 전도층 사이에 배치되어 상기 전류 블록킹층의 둘레에 대응되는 제1캡핑층; 및
상기 반사 전극층 아래에 지지 부재를 포함하는 발광 소자. - 제1항에 있어서, 상기 제1캡핑층은 상기 전도층과 상기 반사 전극층 사이에서 상기 전류 블록킹층의 측면과 대응되게 배치되는 발광 소자.
- 제2항에 있어서, 상기 제1캡핑층은 상기 전류 블록킹층의 두께보다 더 길게 형성되는 발광 소자.
- 제1항 또는 제2항에 있어서, 상기 제1캡핑층은 상기 전도층의 하면 중에서 전류 블록킹층의 하면 및 상기 제2도전형 반도체층의 하면 중 적어도 하나에 대응되는 접촉부를 더 포함하는 발광 소자.
- 제1항에 있어서, 상기 반사 전극층과 상기 전도층 사이에 배치되어 상기 채널층의 측면에 대응되는 제2캡핑층을 포함하는 발광 소자.
- 제5항에 있어서, 상기 제2캡핑층은 상기 전도층 하면 중에서 상기 채널층의 하면 및 상기 제2도전형 반도체층의 하면 중 적어도 하나에 대응되는 접촉부를 더 포함하는 발광 소자.
- 제1도전형 반도체층, 제2도전형 반도체층, 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 발광 구조물 위에 전극;
상기 발광 구조물 아래에 상기 전극과 상기 발광 구조물의 두께 방향으로 대응되는 전류 블록킹층;
상기 발광 구조물의 하면 둘레에 배치된 채널층;
상기 발광 구조물의 하면에 접촉되며, 상기 전류 블록킹층의 아래에 배치된 전도층;
상기 전류 블록킹층과 상기 전도층 사이에 제1캡핑층;
상기 전도층 아래에 반사 전극층; 및
상기 반사 전극층 아래에 지지 부재를 포함하는 발광 소자. - 제7항에 있어서, 상기 제1캡핑층은 상기 전류 블록킹층의 둘레에 형성되며, 그 상부는 제2도전형 반도체층의 하면에 접촉되고, 그 하부는 상기 전도층에 접촉되는 발광 소자.
- 제7항에 있어서, 상기 채널층의 측면과 상기 전도층 사이에 제2캡핑층을 포함하는 발광 소자.
- 제8항에 있어서, 상기 제2캡핑층은 상기 채널층의 하면 및 상기 제2도전형 반도체층의 하면 중 적어도 하나에 더 형성된 접촉부를 포함하는 발광 소자.
- 제5항 또는 제9항에 있어서, 상기 제1캡핑층 및 상기 제2캡핑층은 Ni, Ti, Pt, Pd, Rh, Ir, W 및 이들의 선택된 합금 중에서 적어도 하나를 포함하는 발광 소자.
- 제11항에 있어서, 상기 제1캡핑층 및 상기 제2캡핑층은 입사된 광을 투과시키는 발광 소자.
- 제1항 또는 제7항에 있어서, 상기 전류 블록킹층 및 상기 채널층 중 적어도 하나는 상면 너비가 하면 너비보다 더 넓은 발광 소자.
- 제13항에 있어서, 상기 전류 블록킹층 및 상기 채널층의 측면은 러프한 면으로 형성되는 발광 소자.
- 제5항 또는 제9항에 있어서, 상기 제1캡핑층 및 상기 제2캡핑층의 두께는 100Å~500Å의 두께로 형성되는 발광 소자.
- 제1항 또는 제7항에 있어서, 상기 전류 블록킹층은 절연 물질을 포함하며,
상기 전도층 및 상기 전류 블록킹층은 투광성의 금속 산화물 또는 금속 질화물을 포함하는 발광 소자. - 제1항 또는 제7항에 있어서, 상기 반사 전극층과 상기 지지 부재 사이에 베리어층; 및 상기 베리어층과 상기 지지부재 사이에 접합층을 포함하는 발광 소자.
- 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계;
상기 제2도전형 반도체층의 상면의 둘레에 채널층을 형성하는 단계;
상기 제2도전형 반도체층의 상면에 전류 블록킹층을 형성하는 단계;
상기 제2도전형 반도체층의 상면, 상기 채널층, 및 상기 전류 블록킹층의 위에 전도층을 형성하는 단계;
상기 전도층 위에 캡핑층을 형성하는 단계;
상기 전도층, 및 상기 캡핑층 위에 반사 전극층을 형성하는 단계; 및
상기 반사 전극층 위에 전도성의 지지부재를 형성하는 단계를 포함하며,
상기 캡핑층은 상기 전류 블록킹층의 둘레 및 상기 채널층의 둘레 중 적어도 한 영역에 대응되게 배치되는 발광 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110067476A KR101795044B1 (ko) | 2011-07-07 | 2011-07-07 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110067476A KR101795044B1 (ko) | 2011-07-07 | 2011-07-07 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130005837A true KR20130005837A (ko) | 2013-01-16 |
| KR101795044B1 KR101795044B1 (ko) | 2017-11-07 |
Family
ID=47837042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110067476A KR101795044B1 (ko) | 2011-07-07 | 2011-07-07 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101795044B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140122873A (ko) | 2013-04-11 | 2014-10-21 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| KR20150060403A (ko) * | 2013-11-26 | 2015-06-03 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR20160034565A (ko) * | 2014-09-22 | 2016-03-30 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| WO2018190618A1 (ko) * | 2017-04-10 | 2018-10-18 | 엘지이노텍 주식회사 | 반도체 소자 |
-
2011
- 2011-07-07 KR KR1020110067476A patent/KR101795044B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140122873A (ko) | 2013-04-11 | 2014-10-21 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| KR20150060403A (ko) * | 2013-11-26 | 2015-06-03 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR20160034565A (ko) * | 2014-09-22 | 2016-03-30 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| WO2018190618A1 (ko) * | 2017-04-10 | 2018-10-18 | 엘지이노텍 주식회사 | 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101795044B1 (ko) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9006776B2 (en) | Light emitting device and light emitting device package having the same | |
| KR101039879B1 (ko) | 발광소자 및 그 제조방법 | |
| EP2360744B1 (en) | Light emitting diode and method of manufacturing the same | |
| US8421112B2 (en) | Light emitting device and light emitting device package having the same | |
| KR101125335B1 (ko) | 발광소자, 발광소자 제조방법 및 발광소자 패키지 | |
| US8674389B2 (en) | Light emitting device and light emitting device package having the same | |
| US8933477B2 (en) | Light emitting device having protrusions from a conductive support member light emitting device package, and lighting system | |
| KR20130021300A (ko) | 발광소자, 발광소자 패키지, 및 라이트 유닛 | |
| KR101865918B1 (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101795044B1 (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20130014255A (ko) | 발광 소자, 발광 소자 제조방법 및 조명 시스템 | |
| KR101125334B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101916124B1 (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101836373B1 (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101896676B1 (ko) | 발광소자 및 발광 소자 패키지 | |
| KR101855745B1 (ko) | 발광소자, 발광 소자 제조방법 및 조명 시스템 | |
| KR20130026927A (ko) | 발광소자, 발광소자 패키지 및 라이트 유닛 | |
| KR20130038063A (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20130074810A (ko) | 발광소자 및 발광 소자 패키지 | |
| KR20120038338A (ko) | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 | |
| KR20130026928A (ko) | 발광소자, 발광소자 패키지 및 라이트 유닛 | |
| KR20130031524A (ko) | 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법 | |
| KR20130031675A (ko) | 발광소자, 발광소자 패키지, 라이트 유닛 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |