KR20130002115A - 유기전계발광 표시장치의 구동회로 및 구동방법 - Google Patents

유기전계발광 표시장치의 구동회로 및 구동방법 Download PDF

Info

Publication number
KR20130002115A
KR20130002115A KR1020110063164A KR20110063164A KR20130002115A KR 20130002115 A KR20130002115 A KR 20130002115A KR 1020110063164 A KR1020110063164 A KR 1020110063164A KR 20110063164 A KR20110063164 A KR 20110063164A KR 20130002115 A KR20130002115 A KR 20130002115A
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
organic light
voltage
gate
Prior art date
Application number
KR1020110063164A
Other languages
English (en)
Other versions
KR101818462B1 (ko
Inventor
윤중선
이덕형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110063164A priority Critical patent/KR101818462B1/ko
Publication of KR20130002115A publication Critical patent/KR20130002115A/ko
Application granted granted Critical
Publication of KR101818462B1 publication Critical patent/KR101818462B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

구동 트랜지스터의 문턱전압 및 이동도를 보상하여 패널 구동시 발생하는 단기 잔상 및 휘도 불균일을 최소화 할 수 있는 유기전계발광 표시장치의 구동회로 및 구동방법이 제공된다. 유기전계발광 표시장치의 구동회로는 유기전계발광소자에 공급되는 전류를 제어하는 유기전계발광 표시장치의 구동회로에 있어서, 게이트는 게이트 신호가 인가되는 게이트 라인에 연결되고, 소스는 데이터 신호가 인가되는 데이터 라인에 연결되며, 상기 게이트 신호에 따라 상기 데이터 신호를 출력하는 제1 트랜지스터; 게이트는 상기 게이트 라인에 연결되고, 소스는 기준전압이 인가되는 기준전압 라인에 연결되며, 상기 게이트 신호에 따라 상기 기준 전압을 출력하는 제2 트랜지스터; 게이트는 제어 신호가 인가되는 제어 라인과 연결되고, 소스는 전원전압을 인가하는 전원전압 라인에 연결되며, 상기 제어 신호에 따라 상기 전원전압을 출력하는 제3 트랜지스터; 일단은 상기 제1 트랜지스터의 드레인에 연결되고, 타단은 상기 제3 트랜지스터의 드레인에 연결되며, 상기 데이터 신호를 저장하는 제1 캐패시터; 게이트는 상기 제2 트랜지스터의 드레인에 연결되고, 소스는 상기 제3 트랜지스터의 드레인에 연결되며, 상기 유기전계발광소자를 구동하기 위한 전류를 제공하는 제4 트랜지스터; 일단은 상기 제3 트랜지스터의 드레인에 연결되고, 타단은 상기 제2 트랜지스터의 드레인에 연결되며, 상기 제4 트랜지스터의 게이트에 일정한 바이어스 전압을 제공하는 제2 캐패시터; 및 애노드는 상기 제4 트랜지스터의 드레인과 연결되고, 캐소드는 접지전압이 인가되는 접지전압 라인과 연결된 유기전계발광소자를 포함한다.

Description

유기전계발광 표시장치의 구동회로 및 구동방법{Driving circuit for organic light emitting diode display and method for driving the same}
본 발명은 유기전계발광 표시장치의 구동회로 및 구동방법에 관한 것으로, 보다 상세하게는 구동 트랜지스터의 문턱전압(threshold voltage) 및 이동도(mobility)를 보상하여 패널 구동시 발생하는 단기 잔상 및 휘도 불균일을 최소화 할 수 있는 유기전계발광 표시장치의 구동회로 및 구동방법에 관한 것이다.
21세기는 정보화 사회가 될 것으로 예상되는데, 이에 따라 어디에서나 손쉽게 정보를 얻을 필요가 있기 때문에 멀티미디어용 고성능 평판표시소자의 개발이 중요시되고 있다. 특히, 통신 및 컴퓨터에 관련하여 반도체와 표시장치의 소자개발에 관련한 기술개발이 중요시되고 있고 있는데, 그 중 천연색표시소자로써 주목받는 한 소자가 유기전계발광소자(Organic Light Emitting Diode: OLED) 이다.
유기전계발광소자는 구조에 따라 수동형유기발광소자(passive matrix organic light emitting device, PMOLED)과 능동형 유기발광소자(active matrix organic light emitting device, AMOLED)로 구분될 수 있는데, 대면적 및 고해상도의 표시 장치가 요구됨에 따라 AMOLED의 개발이 필수적이다.
유기전계발광 표시장치를 구성하는 다수의 화소들 각각은 양극 및 음극 사이의 유기 발광층으로 구성된 화소와 각 화소를 독립적으로 구동하는 화소 회로를 구비한다. 화소 회로는 주로 스위칭 트랜지스터 및 커패시터와 구동 트랜지스터를 포함한다. 스위칭 트랜지스터는 스캔 펄스에 응답하여 데이터 신호를 커패시터에 충전하고, 구동 트랜지스터는 커패시터에 충전된 데이터 전압의 크기에 따라 화소로 공급되는 전류의 크기를 조절함으로써 화소의 계조를 조절한다.
그러나, 각각의 화소에 형성된 구동 트랜지스터들 간에 문턱전압(threshold voltage)와 이동도(mobility) 등의 특성 차이가 발생하게 되면, 유기전계발광소자(OLED)를 구동하는 전류량에 변화가 생겨 각 화소들 간에 휘도 차이가 발생하게 된다. 일반적으로 구동 트랜지스터의 특성 차이는 화면에 얼룩이나 무늬를 발생시키고, 액정패널을 구동하면서 발생하는 구동 트랜지스터들 간에 특성 차이는 액정패널에 단기 잔상 및 장기 잔상의 원인이 될 수 있다. 또한, 액정패널을 구동 시 전원전압이 인가되는 전원 전압 라인의 저항에 의해 화소들 간에 편차가 발생하게 되어 액정패널의 휘도 불균일을 야기시킬 수 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 구동 트랜지스터의 문턱전압 및 이동도를 보상하여 패널 구동시 발생하는 단기 잔상 및 휘도 불균일을 최소화 할 수 있는 유기전계발광 표시장치의 구동회로 및 구동방법을 제공함에 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동회로는, 유기전계발광소자에 공급되는 전류를 제어하는 유기전계발광 표시장치의 구동회로에 있어서, 게이트는 게이트 신호가 인가되는 게이트 라인에 연결되고, 소스는 데이터 신호가 인가되는 데이터 라인에 연결되며, 상기 게이트 신호에 따라 상기 데이터 신호를 출력하는 제1 트랜지스터, 게이트는 상기 게이트 라인에 연결되고, 소스는 기준전압이 인가되는 기준전압 라인에 연결되며, 상기 게이트 신호에 따라 상기 기준 전압을 출력하는 제2 트랜지스터, 게이트는 제어 신호가 인가되는 제어 라인과 연결되고, 소스는 전원전압을 인가하는 전원전압 라인에 연결되며, 상기 제어 신호에 따라 상기 전원전압을 출력하는 제3 트랜지스터, 일단은 상기 제1 트랜지스터의 드레인에 연결되고, 타단은 상기 제3 트랜지스터의 드레인에 연결되며, 상기 데이터 신호를 저장하는 제1 캐패시터, 게이트는 상기 제2 트랜지스터의 드레인에 연결되고, 소스는 상기 제3 트랜지스터의 드레인에 연결되며, 상기 유기전계발광소자를 구동하기 위한 전류를 제공하는 제4 트랜지스터, 일단은 상기 제3 트랜지스터의 드레인에 연결되고, 타단은 상기 제2 트랜지스터의 드레인에 연결되며, 상기 제4 트랜지스터의 게이트에 일정한 바이어스 전압을 제공하는 제2 캐패시터 및 애노드는 상기 제4 트랜지스터의 드레인과 연결되고, 캐소드는 접지전압이 인가되는 접지전압 라인과 연결된 유기전계발광소자를 포함한다.
상기 제1 트랜지스터의 소스에는 데이터 전압이 인가되고, 상기 제2 트랜지스터의 소스에는 기준 전압이 인가되며, 제3 트랜지스터의 소스에는 전원전압이 인가된다.
상기 제1 및 제2 트랜지스터의 게이트에 게이트 온 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 온 신호가 인가되어 상기 제1 내지 제3 트랜지스터가 턴 온 되는 경우, 상기 제3 트랜지스터의 드레인 전압은 상기 제2 트랜지스터의 드레인 전압보다 높다.
상기 제1 및 제2 트랜지스터의 게이트에 게이트 온 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 오프 신호가 인가되어 상기 제1 및 제2 트랜지스터가 턴 온 되고, 상기 제3 트랜지스터가 턴 오프 되는 경우, 상기 제3 트랜지스터의 드레인 전압은 기준 전압에 상기 제4 트랜지스터의 문턱전압이 더해진 값으로 설정된다.
게이트는 상기 게이트 라인에 연결되고, 소스는 상기 기준전압 라인에 연결되며, 드레인은 상기 제4 트랜지스터의 드레인과 연결되고, 상기 유기전계발광소자의 초기 발광을 억제하는 제5 트랜지스터를 포함한다.
상기 제1 및 제2 트랜지스터의 게이트에 게이트 오프 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 온 신호가 인가되어 상기 제1 및 제2 트랜지스터가 턴 오프 되고, 상기 제3 트랜지스터가 턴 온 되는 경우, 상기 유기전계발광소자를 구동하기 위한 전류는 상기 제2 트랜지스터와 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 지나 상기 기준전압 라인으로 흐른다.
상기 기준전압 라인의 전위와 상기 유기전계발광소자의 캐소드에 연결되어 있는 상기 접지전압 라인의 전위가 동일 전위로 유지된다.
상기 제4 트랜지스터는 소스 팔로워(source follower)이다.
상기 제1 내지 제4 트랜지스터는 P형 트랜지스터, N형 트랜지스터, 비정질 실리콘(a-Si) 및 산화막(oxide) 중에서 선택되는 어느 하나로 형성된다.
상기 기준전압은 접지전압이다.
또한, 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동방법은, 다수의 제어 라인, 다수의 기준전압 라인, 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하도록 형성된 다수의 데이터 라인, 상기 다수의 게이트 라인과 상기 다수의 데이터 라인이 교차하는 영역에 형성되며 각각의 유기전계발광소자에 전류를 공급하기 위한 구동 트랜지스터를 포함하는 행렬 형태의 다수의 픽셀을 포함하는 유기전계발광 표시장치에 있어서, 상기 다수의 제어 라인 및 상기 다수의 게이트 라인에 제어 온 신호와 게이트 온 신호를 각각 인가하여 상기 구동 트랜지스터와 연결된 제1 및 제2 캐패시터에 데이터 전압 및 바이어스 전압을 충전하는 초기화 단계, 상기 다수의 제어 라인에 제어 오프 신호를 인가하여 상기 구동 트랜지스터의 소스 전압을 기준전압에 상기 구동 트랜지스터의 문턱전압이 더해진 값으로 설정하는 문턱전압 보상 단계, 상기 다수의 데이터 라인을 통해 인가되는 상기 데이터 전압이 상기 제1 및 제2 캐패시터에 의해 분배되는 데이터 쓰기 단계 및 상기 다수의 제어 라인과 상기 다수의 게이트 라인에 상기 제어 온 신호 및 게이트 오프 신호를 각각 인가하여 상기 구동 트랜지스터를 턴 온 시켜 상기 유기전계발광소자에 전류를 공급하는 발광 단계를 포함한다.
상기 바이어스 전압은 상기 기준전압 라인에 인가되는 전압이다.
상기 초기화 단계는 상기 유기전계발광소자에 공급되는 전류의 경로를 상기 기준전압 라인으로 변경하여 상기 유기전계발광소자의 초기 발광을 억제한다.
상기 기준전압 라인의 전위와 상기 유기전계발광소자의 캐소드에 연결되어 있는 접지전압 라인의 전위가 동일 전위로 유지된다.
상기 구동 트랜지스터는 소스 팔로워(source follower)이다.
상기 구동 트랜지스터는 P형 트랜지스터, N형 트랜지스터, 비정질 실리콘(a-Si) 및 산화막(oxide) 중에서 선택되는 어느 하나로 형성된다.
상술한 바와 같이, 본 발명에 따른 유기전계발광 표시장치의 구동회로 및 구동방법은 구동 트랜지스터의 문턱전압 및 이동도를 보상하여 패널 구동시 발생하는 단기 잔상 및 휘도 불균일을 최소화 할 수 있는 효과를 제공한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동회로를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동회로의 타이밍도를 나타내는 도면.
도 3은 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동회로를 나타내는 도면.
도 4는 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동회로의 타이밍도를 나타내는 도면.
도 5는 본 발명의 또 다른 실시예에 따른 유기전계발광 표시장치의 구동 회로를 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계발광 표시장치의 구동회로 및 구동방법의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동회로를 나타내는 도면이다.
도 1을 참조하면, 어레이 기판에는 M x N 개의 단위 화소가 정의되고, 각 단위 화소는 매트릭스 형태로 배열된다.
각각의 단위 화소(110)는 제1 트랜지스터(T11) 내지 제4 트랜지스터(T14)와 제1 및 제2 캐패시터(C11, C12) 및 유기전계발광소자(OLED11)를 포함한다.
제1 트랜지스터(T11)의 게이트는 게이트 라인(GL)에 연결되며, 소스는 데이터 라인(DL)에 연결되고, 드레인은 제1 노드(N11)에 연결되며, 게이트 신호에 따라 데이터 신호를 출력한다.
제2 트랜지스터(T12)의 게이트는 제어 라인(CL)에 연결되며, 소스는 전원전압 라인(VDD)에 연결되고, 드레인은 제2 노드(N12)에 연결되며, 제어 신호에 따라 전원전압을 출력한다.
제3 트랜지스터(T13)의 게이트는 제1 노드(N11)에 연결되며, 소스는 제2 노드(N12)에 연결되고, 드레인은 제3 노드(N13)에 연결되며, 유기전계발광소자(OLED11)를 구동하기 위한 전류를 제공한다.
제4 트랜지스터(T14)의 게이트는 게이트 라인(GL)에 연결되며, 소스는 제3 노드(N13)에 연결되고, 드레인은 기준전압 라인(VREF)에 연결된다. 이때, 기준전압 라인(VREF)에는 예를 들면, 접지전압(GND)이 인가될 수 있다.
또한, 제1 캐패시터(C11)의 일단은 제1 노드(N11)와 연결되고, 타단은 기준 전압 단자(16)에 연결된다. 제2 캐패시터(C12)의 일단은 제1 노드(N11)와 연결되고, 타단은 제2 노드(N12)와 연결된다.
유기전계발광소자(OLED11)의 애노드는 제3 노드(N13)에 연결되고, 캐소드는 접지전압(GND)에 연결된다.
여기서, 제1 내지 제4 트랜지스터(T11 내지 T14)는 P형 트랜지스터를 예로 들어 설명하였으나, N형 트랜지스터, 비정질 실리콘(a-Si) 및 산화막(oxide) 등으로 구성하는 것도 가능하다.
도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동에 대해서 설명한다. 도 2는 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 구동회로의 타이밍도를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 한 프레임 동안 초기화 구간(A)과 데이터 쓰기 구간(B) 및 발광 구간(C)을 포함한다.
먼저, 초기화 구간(A) 동안 제어 라인(CL)과 게이트 라인(GL)에 예를 들어 로우 레벨 신호가 인가되면, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T12)가 턴 온 되고, 게이트 라인(GL)에 연결되어 있는 제1 트랜지스터(T11)가 턴 온 되어 제2 노드(N12)의 전압은 전원전압(VDD)에서 제2 트랜지스터(T12)의 문턱전압(Vth)을 뺀 값으로 초기화 된다.
그 다음, 데이터 쓰기 구간(B) 동안 제어 라인(CL)에 예를 들어 하이 레벨 신호가 인가되고, 게이트 라인(GL)에 로우 레벨의 신호가 인가되면, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T12)는 턴 오프 되고, 게이트 라인(GL)에 연결되어 있는 제1 트랜지스터(T11)는 계속 턴 온 상태로 유지된다.
이때, 제1 캐패시터(C11)에 저장된 전압에 의해 제3 트랜지스터(T13)가 턴 온 되어 제2 캐패시터(C12)에 저장된 전압이 제3 노드(N13)를 통해 제4 트랜지스터(T14)의 소스로 전달되고, 제4 트랜지스터(T14)는 게이트 라인(GL)에 인가된 신호에 의해 턴 온 되어 있으므로, 제2 캐패시터(C12)에 저장된 전압이 기준 전압 단자(Vref)로 전달된다. 이때에 유기전계발광소자(OLED11)는 발광하지 않는다.
여기서, 제2 노드(N12)의 전압은 데이터 전압에 제3 트랜지스터(T13)의 문턱전압이 더해진 값이며, 데이터 전압은 예를 들면, 블랙인 경우 하이 레벨 신호로 화이트인 경우 로우 레벨 신호로 정의될 수 있다.
또한, 제3 트랜지스터(T13)의 이동도에 따라 제2 노드(N12)의 전압이 달라질 수 있다. 만약, 제3 트랜지스터(T13)의 이동도가 높으면, 도 2의 'a'에서와 같이, 제2 노드(N12)에서의 전압 강하가 빨리 일어나게 되고, 제3 트랜지스터(T13)의 이동도가 낮으면, 도 2의 'b'에서와 같이, 제2 노드(N12)에서의 전압 강하가 서서히 일어나게 된다.
계속해서, 발광 구간(C) 동안 제어 라인(CL)에 예를 들어 로우 레벨 신호가 인가되고, 게이트 라인(GL)에 하이 레벨의 신호가 인가되면, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T12)가 턴 온 되고, 게이트 라인(GL)에 연결되어 있는 제1 트랜지스터(T11)와 제4 트랜지스터(T14)는 턴 오프 된다.
그러면, 제4 트랜지스터(T14)는 제1 노드(N11)의 전압에 의해 턴 온 되고, 제4 트랜지스터(T14)를 통해 전원전압(VDD)이 유기전계발광소자(OLED11)의 애노드(anode)에 인가되어 유기전계발광소자(OLED11)가 발광하게 된다.
이때, 제1 노드(N11)의 전압 즉, 제4 트랜지스터(T14)의 게이트에 인가되는 전압(Vg)는 수학식 1과 같이 표현될 수 있다.
[수학식 1]
Figure pat00001

또한, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 수학식 2와 같이 표현될 수 있다.
[수학식 2]
Figure pat00002
Figure pat00003
Figure pat00004

여기서, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 제1 및 제2 캐패시터(C11, C12)의 값에 따라 다르게 표현될 수 있다. 만약, 제2 캐피시터(C12)의 값이 제1 캐패시터(C11)의 값보다 큰 경우, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)=K/2로 표현될 수 있다. 또한, 제2 캐피시터(C12)의 값이 제1 캐패시터(C11)의 값보다 작은 경우, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 수학식 3과 같이 표현될 수 있다.
[수학식 3]
Figure pat00005

여기서, K는 1/2·μp·Cg·W/L로 표현되며, μp는 P형 트랜지스터의 이동도(moblility) 및 Cg는 게이트 캐패시턴스(capacitance)를 각각 나타낸다.
상기와 같이, 본 발명의 일 실시예에서는 도 2에서와 같이, 데이터 쓰기 구간(B)에서 제3 트랜지스터(T13)의 이동도를 보상하고 있으나, 제3 트랜지스터(T13)의 문턱전압(Vth)의 편차에 대한 보상 구간은 존재하지 않는다. 이에 따라 유기전계발광 표시장치를 구동하는 경우, 소자 특성에 의한 단기 잔상이 유발될 수 있다. 이렇게 트랜지스터의 이동도 및 문턱전압의 편차는 트랜지스터 형성시 레이저 결정화 공정 과정에서 레이저 스캔 불균일에 의해서 발생할 수 있다.
자세하게 설명하면, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 수학식 2에서와 같이, 제1 및 제2 캐패시터(C11, C12)의 값에 매우 민감하게 나타나는데, 제2 캐피시터(C12)의 값이 제1 캐패시터(C11)의 값보다 큰 경우, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 K/2로 표현되어 영상 데이터 정보가 사라져 계조를 표현할 수 없게 된다.
또한, 제2 캐피시터(C12)의 값이 제1 캐패시터(C11)의 값보다 작은 경우, 유기전계발광소자(OLED11)에 흐르는 전류(IOLED)는 수학식 3과 같이 전원전압(VDD)과 제3 트랜지스터(T13)의 문턱전압의 편차에 대한 보상 구간은 존재하지 않게 된다. 실제로 유기전계발광 표시장치를 구동 하게 되면 소자 특성에 의한 단기 잔상과 저계조 영역에서의 화질 불균일이 발생하게 된다.
상기와 같은 문제점을 해결하기 위해 본 발명의 다른 실시예에서 유기전계발광 표시장치는 한 프레임에서 초기화 구간 다음에 문턱전압 보상 구간을 더 포함한다. 이에 대한 자세한 설명은 도 4를 참조하여 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동회로를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 각각의 단위 화소(210)는 제1 트랜지스터(T21) 내지 제4 트랜지스터(T24)와 제1 및 제2 캐패시터(C21, C22) 및 유기전계발광소자(OLED21)를 포함한다.
제1 트랜지스터(T21)의 게이트는 게이트 신호가 인가되는 게이트 라인(GL)에 연결되며, 게이트 소스는 데이터 신호가 인가되는 데이터 라인(DL)에 연결되고, 드레인은 제1 캐패시터(C21)의 일단과 연결되며, 게이트 신호에 따라 턴 온되어 데이터 신호를 출력한다.
제2 트랜지스터(T22)의 게이트는 제어 신호가 인가되는 제어 라인(CL)에 연결되며, 소스는 전원전압(VDD)에 연결되고, 드레인은 제1 노드(N21)에 연결되며, 제어 신호에 따라 전원전압을 출력한다.
제3 트랜지스터(T23)의 게이트는 게이트 라인(GL)에 연결되며, 소스는 기준전압이 인가되는 기준전압 라인(VREF)에 연결되고, 드레인은 제2 노드(N22)에 연결되며, 게이트 신호에 따라 기준전압을 출력한다.
제4 트랜지스터(T24)의 게이트는 제2 노드(N22)에 연결되며, 소스는 제1 노드(N21)에 연결되고, 드레인은 유기전계발광소자(OLED21)의 애노드와 연결되며, 유기전계발광소자(OLED21)를 구동하기 위한 전류를 제공한다.
또한, 제1 캐패시터(C21)의 일단은 제1 트랜지스터(T21)의 드레인과 연결되고, 타단은 제1 노드(N21)와 연결되며, 데이터 신호를 저장한다.
제2 캐패시터(C22)의 일단은 제1 노드(N11)와 연결되고, 타단은 제2 노드(N22)와 연결되며, 제4 트랜지스터(T24)의 게이트에 일정한 바이어스 전압을 제공한다.
유기전계발광소자(OLED11)의 애노드는 제4 트랜지스터(T24)의 드레인에 연결되고, 캐소드는 접지전압(GND)에 연결된다.
도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동에 대해서 설명한다. 도 4는 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동회로의 타이밍도를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 다른 실시예에 따른 유기전계발광 표시장치는 한 프레임 동안 초기화 구간(A')과 문턱전압 보상 구간(B'), 데이터 쓰기 구간(C') 및 발광 구간(D')을 포함한다.
먼저, 초기화 구간(A') 동안 게이트 라인(GL)과 제어 라인(CL)에 로우 레벨 신호가 인가되면, 게이트 라인(GL)에 연결되어 있는 제1 및 제3 트랜지스터(T21, T23)가 턴 온 되고, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T22)가 턴 온 된다.
그러면, 제1 트랜지스터(T21)가 턴 온 되어 제1 캐패시터(C21)에 데이터 전압이 충전되고, 제3 트랜지스터(T23)가 턴 온 되어 제2 캐패시터(C22)에 바이어스 전압 즉, 기준전압이 인가된다. 그리고, 제2 트랜지스터(T22)가 턴 온 되어 제1 노드(N21)에는 제2 노드(N22) 보다 높은 전압, 예를 들면, 전원전압(VDD)이 인가됨에 따라 제4 트랜지스터(T24)가 턴 온 되어 유기전계발광소자(OLED21)가 초기 발광하게 된다.
그 다음, 문턱전압 보상 구간(B') 동안 게이트 라인(GL)에는 로우 레벨 신호가 인가되어 이에 연결되어 있는 제1 및 제3 트랜지스터(T21, T23)는 계속 턴 온 상태를 유지하고, 제어 라인(CL)에 하이 레벨 신호가 인가되어 이에 연결되어 있는 제2 트랜지스터(T22)는 턴 오프 된다.
이때, 제2 트랜지스터(T22)는 턴 오프가 되어 제1 노드(N21)는 플로팅(floating) 상태가 되어 전원전압(VDD)이 인가되지 않으며, 제4 트랜지스터(T24)의 자가 동작(self operation)을 통해 전압이 방전(discharge)되면서 제1 노드(N21)의 전압은 기준전압에 제4 트랜지스터(T24)의 문턱전압이 더해진 값(VREF+|Vth|)으로 설정된다. 이때, 기준전압이 예를 들어 0V 라고 가정한다면, 실제로 제1 노드(N21)의 전압은 제4 트랜지스터(T24)의 문턱전압을 갖게 된다. 여기서, 유기전계발광소자(OLED11)는 발광하지 않는다.
그리고, 데이터 쓰기 구간(C') 동안 게이트 라인(GL)에는 로우 레벨 신호가 인가되어 제1 및 제3 트랜지스터(T21, T23)는 계속 턴 온 상태를 유지하고, 제어 라인(CL)에도 하이 레벨 신호가 인가되어 제2 트랜지스터(T22)도 턴 오프 상태를 유지한다. 이때, 하이 레벨 신호의 데이터 전압이 데이터 라인(DL)에 인가되고, 이렇게 인가된 데이터 전압은 제1 및 제2 캐패시터(C11, C12)에 의해 분배되며, 제1 노드(N21)의 전압은 수학식 4와 같이 표현될 수 있다.
[수학식 4]
Figure pat00006

여기서, Vint는 프리차지(pre-charge) 전압(E')을 나타내며, 이때에 프리차지 전압(E')은 데이터 전압의 최소값과 최대값 사이의 값을 가질 수 있으며, ΔV는 데이터 전압 기입시에 제4 트랜지스터(T24)의 이동도에 따라 방전(discharge)되는 소스 노드 즉, 제1 노드(N21)의 전압편차를 나타내며, 수학식 4에 의해 제4 트랜지스터(T24)의 이동도 편차를 보상할 수 있다.
마지막으로, 발광 구간(D') 동안 제어 라인(CL)에 예를 들어 로우 레벨 신호가 인가되고, 게이트 라인(GL)에 하이 레벨 신호가 인가되면, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T22)는 턴 온 되고, 게이트 라인(GL)에 연결되어 있는 제1 트랜지스터(T21)와 제3 트랜지스터(T23)는 턴 오프 된다.
그러면, 제4 트랜지스터(T24)는 제2 캐패시터(C22)에 저장된 전압 즉, 제2 노드(N22)의 전압에 의해 턴 온 되고, 제4 트랜지스터(T24)를 통해 전원전압(VDD)이 유기전계발광소자(OLED21)의 애노드(anode)에 인가되어 유기전계발광소자(OLED21)가 발광하게 된다. 이때, 제2 트랜지스터(T22)가 턴 온 되어 제1 노드(N21)의 전압이 전원전압(VDD)으로 상승하게 되고, 이로 인해 제2 노드(N22)의 전압은 전하량 보존 법칙에 의해 전압이 상승하게 되는데 수학식 5와 같이 표현될 수 있다.
[수학식 5]
Figure pat00007
Figure pat00008

여기서, 유기전계발광소자(OLED22)가 발광시 제1 노드(N21)는 전원전압(VDD)까지 전압이 상승하게 되고, 제2 캐패시터(C22)에 기존의 전하량을 유지하기 위해서는 상기 수학식 5와 같이 제2 노드(N22)의 전압값을 갖게 된다.
또한, 유기전계발광소자(OLED22)가 발광시 제4 트랜지스터(T24)의 소스 노드와 게이트 노드 즉, 제1 노드(N21)와 제2 노드(N22)의 차이값은 최종적으로 수학식 6과 같이 표현될 수 있다.
[수학식 6]
Figure pat00009
Figure pat00010

최종적으로, 포화(saturation) 상태의 전류(IOLED)를 수학식 7과 같이 표현할 수 있는데, 이때 제4 트랜지스터(T24)의 문턱전압(Vth)과 전원전압(VDD)은 소거되어 데이터 전압, 초기 프리차지(pre-charge) 전압(Vint), 제1 및 제2 캐패시터(C21, C22)의 비로 전류를 표현할 수 있다. 여기서, ΔV로 제4 트랜지스터(T24)의 이동도 편차를 보상할 수 있다.
[수학식 7]
Figure pat00011
Figure pat00012

상기와 같이, 본 발명의 다른 실시예에서는 제4 트랜지스터(T24)를 소스 팔로워(source follower)로 구현하기 위해 제3 트랜지스터(T23)를 기준전압 라인(VREF)와 제4 트랜지스터(T24) 사이에 배치하여 초기와 구간(A')부터 데이터 쓰기 구간(C')까지 제4 트랜지스터(T24)의 게이트에 일정한 바이어스 전압을 인가한다.
그리고, 본 발명의 다른 실시예에서는 제3 트랜지스터(T23)를 기준전압 라인(VREF)와 제4 트랜지스터(T24) 사이에 배치하여 초기화 구간(A')과 문턱전압 보상 구간(B')에서 제1 캐패시터(C21)의 제1 트랜지스터(T21)의 드레인을 소정 전압으로 유지하면서 데이터의 쓰기 동작을 할 수 있다.
또한, 본 발명의 다른 실시예에서는 제1 트랜지스터(T21)의 드레인과 제1 캐패시터(C21)의 일단과 연결되는 노드와 데이터의 쓰기 동작을 하나의 데이터 라인을 사용하여 구현할 수 있다.
그리고, 본 발명의 다른 실시예에서는 수학식 7에서와 같이, 유기전계발광소자(OLED22)가 발광시 전원전압(VDD)이 소거되어 전원전압(VDD)에 대하여 독립적이므로 전원전압(VDD) 강하(drop)에 대한 보상이 가능하다.
또한, 본 발명의 다른 실시예에서는 도 4에서와 같이, 초기화 구간(A')과 데이터 쓰기 구간(C') 사이에 문턱전압 보상 구간(B')이 존재하여 유기전계발광 표시장치 구동 시 발생하는 단기 잔상 및 저계조 영역에서의 화질 불균일을 최소화 할 수 있다.
그리고, 본 발명의 다른 실시예에서는 각각의 단위 화소 구조가 단순하여 유기전계발광 표시장치의 개구율을 향상시켜 유기전계발광소자의 수명을 향상시킬 수 있으며, 또한 기판에 제조시 수율을 향상시킬 수 있다.
아울러, 본 발명의 다른 실시예에서는 각각의 단위 화소 내의 트랜지스터들을 제어하기 위한 제어 신호의 개수가 작아 게이트 드라이버를 단순하게 설계할 수 있으며, 이로 인해 네로우 베젤(narrow bezel)을 갖는 유기전계발광 표시장치를 구현할 수 있다.
그러나, 초기화 구간(A')에서 제2 트랜지스터(T22)가 턴 온 되어 제1 노드(N21)에는 제2 노드(N22) 보다 높은 전압이 인가됨에 따라 제4 트랜지스터(T24)가 턴 온 되어 유기전계발광소자(OLED21)가 발광하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명의 또 다른 실시예에서는 유기전계발광소자 의 회로에 초기화 구간(A')에서 유기전계발광소자(OLED21)의 발광을 억제하기 위한 트랜지스터가 추가로 더 구비된다.
도 5는 본 발명의 또 다른 실시예에 따른 유기전계발광 표시장치의 구동회로를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 각각의 단위 화소(310)는 제1 트랜지스터(T31) 내지 제5 트랜지스터(T35)와 제1 및 제2 캐패시터(C31, C32) 및 유기전계발광소자(OLED31)를 포함한다.
여기서, 제1 내지 제4 트랜지스터(T31 내지 T34)와 제1 및 제2 캐패시터(C31, C32)는 본 발명의 다른 실시예와 동일한 구조를 갖는다.
본 발명의 또 다른 실시예에서는 유기전계발광소자 의 회로에 초기화 구간(A')에서 유기전계발광소자(OLED31)의 발광을 억제하기 위해 제5 트랜지스터(T35)가 추가로 구비된다.
이때, 제5 트랜지스터(T35)의 게이트는 게이트 라인(GL)에 연결되며, 게이트 라인(GL)으로부터 소정의 전압을 인가받아 턴온되며, 소스는 기준전압 라인(VREF)에 연결되고, 드레인은 유기전계발광소자(OLED31)의 일단 즉, 애노드에 연결된다.
또한, 본 발명의 또 다른 실시예에 따른 유기전계발광 표시장치의 구동은 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 구동과 동일하다.
다만, 본 발명의 또 다른 실시예에서는 초기화 구간(A') 동안 제5 트랜지스터(T35)가 추가로 턴 온 되어 유기전계발광소자(OLED31)의 발광을 억제한다.
자세하게 설명하면, 초기화 구간(A') 동안 게이트 라인(GL)과 제어 라인(CL)에 로우 레벨 신호가 인가되면, 게이트 라인(GL)에 연결되어 있는 제1 트랜지스터(T31), 제3 트랜지스터(T33) 및 제5 트랜지스터(T35)가 턴 온 되고, 제어 라인(CL)에 연결되어 있는 제2 트랜지스터(T32)가 턴 온 된다.
그러면, 제3 트랜지스터(T33)가 턴 온 되어 제2 노드(N32)에는 로우 레벨의 신호가 인가되어 제4 트랜지스터(T34)가 턴 온 되므로, 전류(IOLED)는 제2 트랜지스터(T32)와 제4 트랜지스터(T34) 및 제5 트랜지스터(T35)를 지나 기준전압 라인(VREF)로 흐르게 된다. 이에 따라 기준전압 라인(VREF)과 유기전계발광소자(OLED31)의 캐소드에 연결되어 있는 접지전압(GND)의 전압을 0V의 전위로 동일하게 유지시킬 수 있다. 이에 따라 유기전계발광소자(OLED31)의 애노드에 인가되는 전류(IOLED)를 감소시킬 수 있다. 따라서, 유기전계발광소자(OLED31)의 애노드에 인가되는 전류(IOLED)를 감소됨으로 인해 유기전계발광소자(OLED31)의 발광을 억제할 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
CL: 제어 라인 GL: 게이트 라인
DL: 데이터 라인 VREF: 기준전압 라인
T11, T21, T31: 제1 트랜지스터 T12, T22, T32: 제2 트랜지스터
T13, T23, T33: 제3 트랜지스터 T14, T24, T34: 제4 트랜지스터
T35: 제5 트랜지스터 C11, C21, C31: 제1 캐패시터
C12, C22, C32: 제2 캐패시터
OLED11, OLED21, OLED31: 유기전계발광소자

Claims (16)

  1. 유기전계발광소자에 공급되는 전류를 제어하는 유기전계발광 표시장치의 구동회로에 있어서,
    게이트는 게이트 신호가 인가되는 게이트 라인에 연결되고, 소스는 데이터 신호가 인가되는 데이터 라인에 연결되며, 상기 게이트 신호에 따라 상기 데이터 신호를 출력하는 제1 트랜지스터;
    게이트는 상기 게이트 라인에 연결되고, 소스는 기준전압이 인가되는 기준전압 라인에 연결되며, 상기 게이트 신호에 따라 상기 기준 전압을 출력하는 제2 트랜지스터;
    게이트는 제어 신호가 인가되는 제어 라인과 연결되고, 소스는 전원전압을 인가하는 전원전압 라인에 연결되며, 상기 제어 신호에 따라 상기 전원전압을 출력하는 제3 트랜지스터;
    일단은 상기 제1 트랜지스터의 드레인에 연결되고, 타단은 상기 제3 트랜지스터의 드레인에 연결되며, 상기 데이터 신호를 저장하는 제1 캐패시터;
    게이트는 상기 제2 트랜지스터의 드레인에 연결되고, 소스는 상기 제3 트랜지스터의 드레인에 연결되며, 상기 유기전계발광소자를 구동하기 위한 전류를 제공하는 제4 트랜지스터;
    일단은 상기 제3 트랜지스터의 드레인에 연결되고, 타단은 상기 제2 트랜지스터의 드레인에 연결되며, 상기 제4 트랜지스터의 게이트에 일정한 바이어스 전압을 제공하는 제2 캐패시터; 및
    애노드는 상기 제4 트랜지스터의 드레인과 연결되고, 캐소드는 접지전압이 인가되는 접지전압 라인과 연결된 유기전계발광소자를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  2. 제1항에 있어서,
    상기 제1 트랜지스터의 소스에는 데이터 전압이 인가되고, 상기 제2 트랜지스터의 소스에는 기준 전압이 인가되며, 제3 트랜지스터의 소스에는 전원전압이 인가되는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  3. 제1항에 있어서,
    상기 제1 및 제2 트랜지스터의 게이트에 게이트 온 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 온 신호가 인가되어 상기 제1 내지 제3 트랜지스터가 턴 온 되는 경우, 상기 제3 트랜지스터의 드레인 전압은 상기 제2 트랜지스터의 드레인 전압보다 높은 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  4. 제1항에 있어서,
    상기 제1 및 제2 트랜지스터의 게이트에 게이트 온 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 오프 신호가 인가되어 상기 제1 및 제2 트랜지스터가 턴 온 되고, 상기 제3 트랜지스터가 턴 오프 되는 경우, 상기 제3 트랜지스터의 드레인 전압은 기준 전압에 상기 제4 트랜지스터의 문턱전압이 더해진 값으로 설정되는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  5. 제1항에 있어서,
    게이트는 상기 게이트 라인에 연결되고, 소스는 상기 기준전압 라인에 연결되며, 드레인은 상기 제4 트랜지스터의 드레인과 연결되고, 상기 유기전계발광소자의 초기 발광을 억제하는 제5 트랜지스터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  6. 제5항에 있어서,
    상기 제1 및 제2 트랜지스터의 게이트에 게이트 오프 신호가 인가되고, 상기 제3 트랜지스터의 게이트에 제어 온 신호가 인가되어 상기 제1 및 제2 트랜지스터가 턴 오프 되고, 상기 제3 트랜지스터가 턴 온 되는 경우, 상기 유기전계발광소자를 구동하기 위한 전류는 상기 제2 트랜지스터와 상기 제4 트랜지스터 및 상기 제5 트랜지스터를 지나 상기 기준전압 라인으로 흐르는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  7. 제6항에 있어서,
    상기 기준전압 라인의 전위와 상기 유기전계발광소자의 캐소드에 연결되어 있는 상기 접지전압 라인의 전위가 동일 전위로 유지되는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  8. 제1항에 있어서,
    상기 제4 트랜지스터는 소스 팔로워(source follower)인 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  9. 제1항에 있어서,
    상기 제1 내지 제4 트랜지스터는 P형 트랜지스터, N형 트랜지스터, 비정질 실리콘(a-Si) 및 산화막(oxide) 중에서 선택되는 어느 하나로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  10. 제1항에 있어서,
    상기 기준전압은 접지전압인 것을 특징으로 하는 유기전계발광 표시장치의 구동회로.
  11. 다수의 제어 라인, 다수의 기준전압 라인, 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하도록 형성된 다수의 데이터 라인, 상기 다수의 게이트 라인과 상기 다수의 데이터 라인이 교차하는 영역에 형성되며 각각의 유기전계발광소자에 전류를 공급하기 위한 구동 트랜지스터를 포함하는 행렬 형태의 다수의 픽셀을 포함하는 유기전계발광 표시장치에 있어서,
    상기 다수의 제어 라인 및 상기 다수의 게이트 라인에 제어 온 신호와 게이트 온 신호를 각각 인가하여 상기 구동 트랜지스터와 연결된 제1 및 제2 캐패시터에 데이터 전압 및 바이어스 전압을 충전하는 초기화 단계;
    상기 다수의 제어 라인에 제어 오프 신호를 인가하여 상기 구동 트랜지스터의 소스 전압을 기준전압에 상기 구동 트랜지스터의 문턱전압이 더해진 값으로 설정하는 문턱전압 보상 단계;
    상기 다수의 데이터 라인을 통해 인가되는 상기 데이터 전압이 상기 제1 및 제2 캐패시터에 의해 분배되는 데이터 쓰기 단계; 및
    상기 다수의 제어 라인과 상기 다수의 게이트 라인에 상기 제어 온 신호 및 게이트 오프 신호를 각각 인가하여 상기 구동 트랜지스터를 턴 온 시켜 상기 유기전계발광소자에 전류를 공급하는 발광 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  12. 제11항에 있어서,
    상기 바이어스 전압은 상기 기준전압 라인에 인가되는 전압인 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  13. 제11항에 있어서,
    상기 초기화 단계는 상기 유기전계발광소자에 공급되는 전류의 경로를 상기 기준전압 라인으로 변경하여 상기 유기전계발광소자의 초기 발광을 억제하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  14. 제13항에 있어서,
    상기 기준전압 라인의 전위와 상기 유기전계발광소자의 캐소드에 연결되어 있는 접지전압 라인의 전위가 동일 전위로 유지되는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  15. 제11항에 있어서,
    상기 구동 트랜지스터는 소스 팔로워(source follower)인 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
  16. 제11항에 있어서,
    상기 구동 트랜지스터는 P형 트랜지스터, N형 트랜지스터, 비정질 실리콘(a-Si) 및 산화막(oxide) 중에서 선택되는 어느 하나로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
KR1020110063164A 2011-06-28 2011-06-28 유기전계발광 표시장치의 구동회로 및 구동방법 KR101818462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110063164A KR101818462B1 (ko) 2011-06-28 2011-06-28 유기전계발광 표시장치의 구동회로 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110063164A KR101818462B1 (ko) 2011-06-28 2011-06-28 유기전계발광 표시장치의 구동회로 및 구동방법

Publications (2)

Publication Number Publication Date
KR20130002115A true KR20130002115A (ko) 2013-01-07
KR101818462B1 KR101818462B1 (ko) 2018-01-16

Family

ID=47834873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063164A KR101818462B1 (ko) 2011-06-28 2011-06-28 유기전계발광 표시장치의 구동회로 및 구동방법

Country Status (1)

Country Link
KR (1) KR101818462B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778925A (zh) * 2015-05-08 2015-07-15 京东方科技集团股份有限公司 Oled像素电路、显示装置及控制方法
KR20160067636A (ko) * 2014-12-04 2016-06-14 엘지디스플레이 주식회사 유기발광 표시장치
WO2016155087A1 (zh) * 2015-03-27 2016-10-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN108922474A (zh) * 2018-06-22 2018-11-30 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN109448626A (zh) * 2018-11-19 2019-03-08 友达光电股份有限公司 显示面板
CN110534059A (zh) * 2019-08-30 2019-12-03 昆山国显光电有限公司 Oled像素结构及显示装置
WO2022025304A1 (ko) * 2020-07-27 2022-02-03 엘지전자 주식회사 영상표시장치 및 이를 포함하는 시스템

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067636A (ko) * 2014-12-04 2016-06-14 엘지디스플레이 주식회사 유기발광 표시장치
WO2016155087A1 (zh) * 2015-03-27 2016-10-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN104778925A (zh) * 2015-05-08 2015-07-15 京东方科技集团股份有限公司 Oled像素电路、显示装置及控制方法
CN104778925B (zh) * 2015-05-08 2019-01-01 京东方科技集团股份有限公司 Oled像素电路、显示装置及控制方法
US10210805B2 (en) 2015-05-08 2019-02-19 Boe Technology Group Co., Ltd. Organic light-emitting diode (OLED) pixel circuit, display device and control method
CN108922474A (zh) * 2018-06-22 2018-11-30 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN108922474B (zh) * 2018-06-22 2020-06-09 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN109448626A (zh) * 2018-11-19 2019-03-08 友达光电股份有限公司 显示面板
CN109448626B (zh) * 2018-11-19 2021-07-20 友达光电股份有限公司 显示面板
CN110534059A (zh) * 2019-08-30 2019-12-03 昆山国显光电有限公司 Oled像素结构及显示装置
WO2022025304A1 (ko) * 2020-07-27 2022-02-03 엘지전자 주식회사 영상표시장치 및 이를 포함하는 시스템
US11984078B2 (en) 2020-07-27 2024-05-14 Lg Electronics Inc. Image display device and system comprising same

Also Published As

Publication number Publication date
KR101818462B1 (ko) 2018-01-16

Similar Documents

Publication Publication Date Title
US10923032B2 (en) Pixel circuit and method of driving the same, display panel, and display apparatus
US10916198B2 (en) Electronic display with hybrid in-pixel and external compensation
CN107424563B (zh) 有机发光二极管显示装置
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
US10607542B2 (en) Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
CN107301839B (zh) 像素电路及其驱动方法
US8913090B2 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
US10229639B2 (en) Pixel driving circuit for compensating drifting threshold voltage of driving circuit portion and driving method thereof
JP2023093602A (ja) 画素回路、駆動方法、電界発光表示パネル及び表示装置
WO2018188390A1 (zh) 像素电路及其驱动方法、显示装置
WO2019037499A1 (zh) 像素电路及其驱动方法、显示装置
WO2016173124A1 (zh) 像素电路、其驱动方法及相关装置
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
KR20180093147A (ko) 화소 및 이를 포함하는 표시 장치
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
KR20160018892A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR101818462B1 (ko) 유기전계발광 표시장치의 구동회로 및 구동방법
CN109166522B (zh) 像素电路、其驱动方法及显示装置
CN113744683B (zh) 像素电路、驱动方法和显示装置
KR20120074422A (ko) 유기발광다이오드 표시장치
CN109712570B (zh) 一种像素驱动电路及其驱动方法、显示装置
JP2018105917A (ja) 表示パネルおよび表示装置
US20080048947A1 (en) Image display system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant