KR20120129603A

KR20120129603A - Circuit board and method of manufacturing the same

Info

Publication number: KR20120129603A
Application number: KR1020110047956A
Authority: KR
Inventors: 권순철; 이상민; 이명수; 윤현수; 노형호
Original assignee: 삼성테크윈 주식회사
Priority date: 2011-05-20
Filing date: 2011-05-20
Publication date: 2012-11-28
Also published as: KR101825061B1

Abstract

PURPOSE: A method for manufacturing a circuit board and a circuit board are provided to reduce a pre-preg and a circuit layer and to manufacture a super thin-type circuit board. CONSTITUTION: A first circuit layer(111) is formed in one side of a first laminate(101). A second circuit layer is formed in the other side of the first laminate. A second laminate is arranged in order to cover the first circuit layer. A third circuit layer(213) is formed in the outer side of the first circuit layer. At least one via hole is formed in the first laminate and the second laminate.

Description

회로기판 및 회로기판의 제조방법{Circuit board and method of manufacturing the same}Circuit board and method of manufacturing the circuit board {Circuit board and method of manufacturing the same}

본 발명은 회로기판 및 회로기판의 제조방법에 관한 것으로, 상세하게는 초박형의 회로기판 및 초박형의 회로기판을 제조하는 방법에 관한 것이다. The present invention relates to a circuit board and a method for manufacturing the circuit board, and more particularly, to a method for manufacturing an ultra-thin circuit board and an ultra-thin circuit board.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고, 소비자들이 하나의 제품이 여러 가지 기능을 갖추는 것을 선호함으로 인해 부품의 개수가 증가하고 있다. 이로 인해 회로기판에 많은 수의 전자 부품을 고밀도로 실장하기 위한 기술이 요구되고 있다.In recent years, the number of parts has increased due to the smaller size of electronic devices and the consumer's preference for a single product having various functions. For this reason, a technique for mounting a large number of electronic components at high density on a circuit board is required.

다층 회로기판(multi-layer circuit board)은 복수 개의 기판이 다층식으로 적층되어 이루어져 전자 부품이 실장되는 전자 기기의 구성요소이다. 다층 회로기판은 단면 또는 양면 기판에 비하여 전기적으로 많은 복잡한 기능을 수행할 수 있으며, 전자 부품의 고밀도 실장을 가능하게 하므로 각종 전자 기기에 널리 이용되고 있다. A multi-layer circuit board is a component of an electronic device in which an electronic component is mounted by stacking a plurality of substrates in a multilayer manner. Multi-layered circuit boards can perform many complicated functions electrically compared to single-sided or double-sided boards, and are widely used in various electronic devices because they enable high-density mounting of electronic components.

다층 회로기판은 동박적층판(CCL; Copper clad laminate)의 양면에 프리프레그를 적층하고, 프리프레그의 외측면들에 각각 회로층을 더 형성하는 과정을 반복적으로 적용하여 회로층이 4층, 6층, 8층 등인 회로기판을 의미한다. 이러한 다층 회로기판은 동박적층판의 양면에 대칭적으로 프리프레그 및 회로층을 형성하므로 어느 수준 이상 초박형으로 제조하기 어려운 문제점이 있으며, 상하부가 대칭적인 구조로 인해 회로기판 자체의 변형성이 줄어들어 수개의 다층 회로기판을 적층하는 패키지 구조에서 오히려 뒤틀림(warpage)이 발생할 우려가 있다. In the multilayer circuit board, prepregs are laminated on both sides of a copper clad laminate (CCL), and a circuit layer is repeatedly applied by repeatedly forming a circuit layer on the outer surfaces of the prepregs. It means a circuit board which is 8 layers. Such multilayer circuit boards have a problem that it is difficult to manufacture ultra-thin at least a certain level because the prepreg and circuit layers are formed symmetrically on both sides of the copper-clad laminate, and the deformation of the circuit board itself is reduced due to the symmetrical structure of the upper and lower parts. Rather, warpage may occur in a package structure in which circuit boards are stacked.

본 발명의 일실시예는 초박형의 회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다. One embodiment of the present invention is to provide an ultra-thin circuit board and a method of manufacturing the same.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 제1적층체 일면에 형성된 제1회로층 및 타면에 형성된 제2회로층; 상기 제1회로층 또는 상기 제2회로층 중 어느 하나를 덮도록 배치된 제2적층체; 상기 제2적층체 중 상기 제1적층체에 대향하는 외면에 형성된 제3회로층; 및 상기 제3회로층 및 상기 제2적층체가 덮이지 않고 노출된 상기 제1회로층 또는 상기 제2회로층 상에 형성된 커버층; 을 포함하는 회로기판을 제공한다. According to an embodiment of the present invention for achieving the above object, the first circuit layer formed on one surface of the first laminated body and the second circuit layer formed on the other surface; A second laminated body disposed to cover any one of the first circuit layer and the second circuit layer; A third circuit layer formed on an outer surface of the second stacked body facing the first stacked body; And a cover layer formed on the first circuit layer or the second circuit layer exposed without being covered by the third circuit layer and the second laminate. It provides a circuit board comprising a.

본 발명의 다른 특징에 따르면, 상기 제1적층체 및 상기 제2적층체에는 적어도 하나의 비아홀이 형성된다. According to another feature of the invention, at least one via hole is formed in the first laminate and the second laminate.

상기와 같은 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 적어도 한면에 전기전도층이 형성된 제1적층체를 공급용 코일러 및 감김용 코일러의 장력에 의해 이송되는 롤투롤 방식에 의해 준비하는 단계; 상기 공급용 코일러와 상기 감김용 코일러 사이의 회로층제조장치에서 상기 전기전도층에 회로패턴을 형성하여 제1회로층을 제조하는 단계; 상기 제1회로층을 덮도록 제2적층체를 배치하는 단계; 상기 제1회로층에 대향하는 상기 제1적층체의 타면에 제2회로층을 형성하고, 상기 제1회로층에 대향하는 상기 제2적층체의 외면에 제3회로층을 형성하는 단계; 및 싱기 제3회로층 및 상기 제2회로층을 덮도록 커버층을 형성하는 단계; 를 포함하는 회로기판의 제조방법을 제공한다. According to an embodiment of the present invention for achieving the above object, by a roll-to-roll method is transported by the tension of the supply coiler and the coiling coiler the first laminated body formed with an electrically conductive layer on at least one surface Preparing; Manufacturing a first circuit layer by forming a circuit pattern on the electrically conductive layer in a circuit layer manufacturing apparatus between the supply coiler and the winding coiler; Disposing a second laminate to cover the first circuit layer; Forming a second circuit layer on the other surface of the first laminate facing the first circuit layer, and forming a third circuit layer on the outer surface of the second laminate facing the first circuit layer; And forming a cover layer to cover the second circuit layer and the second circuit layer; It provides a method of manufacturing a circuit board comprising a.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계 이후에, 상기 제1적층체 및 상기 제2적층체에 적어도 하나의 비아홀을 가공하는 단계; 를 더 포함한다. According to another feature of the invention, after the step of placing the second laminate, the step of processing at least one via hole in the first laminate and the second laminate; .

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계부터는, 이송롤러들의 회전력에 의해 이송되는 판넬(panel)방식에 의해 공정이 수행된다. According to another feature of the invention, from the step of arranging the second laminated body, the process is performed by a panel (panel) method is conveyed by the rotational force of the conveying rollers.

본 발명의 다른 특징에 따르면, 상기 제1적층체를 준비하는 단계는,적어도 한면에 전기전도층이 형성된 제1적층체와 적어도 한면에 전기전도층이 형성된 제3적층체가 분리용필름을 사이에 두고 결합된 복합적층체를 상기 롤투롤 방식에 의해 준비하는 단계;이다. According to another feature of the invention, the step of preparing the first laminated body, at least one surface of the first laminated body with the conductive layer is formed and the third laminated body with the conductive layer formed on at least one side between the separation film. The step of preparing a composite laminate is combined by the roll-to-roll method.

본 발명의 다른 특징에 따르면, 상기 제1회로층을 제조하는 단계는, 상기 제1적층체의 전기전도층 상에 제1회로층을 형성함과 동시에 상기 제3적층체의 전기전도층 상에 제4회로층을 형성하는 단계;를 포함한다. According to another feature of the invention, the step of manufacturing the first circuit layer, while forming a first circuit layer on the electrically conductive layer of the first laminated body on the electrically conductive layer of the third laminated body. Forming a fourth circuit layer.

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계는, 상기 제4회로층을 덮도록 제4적층체를 배치하는 단계; 를 더 포함한다. According to another feature of the present invention, the disposing the second laminate may include disposing the fourth laminate to cover the fourth circuit layer; .

본 발명의 다른 특징에 따르면, 상기 제2적층체를 배치하는 단계는, 상기 분리용필름을 이용하여 상기 제1회로층이 형성된 상기 제1적층체 및 상기 제4회로층이 형성된 상기 제3적층체를 분리하는 단계; 를 더 포함한다. According to another feature of the invention, the step of disposing the second laminate, the first laminate using the separation film and the third laminate formed with the first circuit layer and the fourth circuit layer formed. Separating the sieves; .

본 발명의 다른 특징에 따르면, 상기 분리용필름은 제1온도에서 발포하여 상기 제1적층체 및 상기 제3적층체를 분리한다. According to another feature of the invention, the separation film is foamed at a first temperature to separate the first laminate and the third laminate.

본 발명의 다른 특징에 따르면, 상기 제2적층체 또는 상기 제4적층체를 배치하는 공정은 상기 제1온도에서 수행된다. According to another feature of the invention, the process of disposing the second laminate or the fourth laminate is performed at the first temperature.

이상과 같은 본 발명의 일 실시예에 따르면, 프레프레그 및 회로층이 줄어들어 초박형의 회로기판을 제조할 수 있으며, 회로기판이 3층의 회로층 및 2층의 프리프레그를 포함하므로 대칭적인 단면 구조를 형성하지 않아 회로기판 자체의 변형성이 보장되고, 본 발명의 일실시예에 의한 회로기판을 적층하는 패키지 구조에서 뒤틀림(warpage)가 감소되는 효과가 있다. According to one embodiment of the present invention as described above, the prepreg and the circuit layer can be reduced to manufacture an ultra-thin circuit board, and since the circuit board includes three circuit layers and two layers of prepregs, the symmetrical cross section Deformation of the circuit board itself is ensured by not forming a structure, and warpage is reduced in a package structure in which a circuit board according to an embodiment of the present invention is laminated.

도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 나타낸 단면도이다.
도 2 내지 도 11은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다.
도 12 내지 도 15는 도 1의 회로기판 제조방법의 다른 실시예를 개략적으로 나타낸 단면도이다.
도 16은 본 발명의 일 실시예에 의한 회로기판 제조방법의 개략적으로 나타낸 흐름도이다. 1 is a schematic cross-sectional view of a circuit board according to an exemplary embodiment of the present invention.
2 to 11 are cross-sectional views schematically showing an embodiment of the circuit board manufacturing method of FIG.
12 to 15 are cross-sectional views schematically showing another embodiment of the circuit board manufacturing method of FIG.
16 is a schematic flowchart of a circuit board manufacturing method according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the present invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by terms. The terms are used only to distinguish one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a component, Should not be construed to preclude the presence or addition of one or more other features, integers, steps, operations, elements, parts, or combinations thereof.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the preferred embodiment of the present invention shown in the accompanying drawings will be described in detail the present invention.

도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 나타낸 단면도이다. 1 is a schematic cross-sectional view of a circuit board according to an exemplary embodiment of the present invention.

도 1을 참조하면, 회로기판은 3층의 회로층을 포함한다. Referring to FIG. 1, the circuit board includes three circuit layers.

상세히, 회로기판은 제1적층체(101) 및 제2적층체(201)를 포함하고, 제1적층체(101)의 일면에 제1회로층(111)이 형성되며, 제1적층체(101)의 타면에 제2회로층(112)이 형성된다. 제2적층체(201)는 제1회로층(111)을 덮도록 배치되며 제2적층체(201) 중 제1회로층(111)에 대향(opposite)하는 외면에 제3회로층(213)이 배치된다. In detail, the circuit board includes a first laminate 101 and a second laminate 201, and a first circuit layer 111 is formed on one surface of the first laminate 101, and the first laminate ( The second circuit layer 112 is formed on the other surface of the 101. The second laminate 201 is disposed to cover the first circuit layer 111 and the third circuit layer 213 is disposed on an outer surface of the second laminate 201 that faces the first circuit layer 111. Is placed.

제1적층체(101) 및 제2적층체(201)는 다층의 회로기판을 제조할 때 각 회로층을 절연하는 역할을 하며, 구조재 및 구조재에 함침된 결합재(matrix)를 포함할 수 있다. 여기서 구조재는 글래스 패브릭(glass fiber fabric) 또는 필러(filler) 중 하나 이상을 포함할 수 있으나, 이에 한정된 것은 아니다. The first laminate 101 and the second laminate 201 insulate each circuit layer when manufacturing a multilayer circuit board, and may include a structural material and a matrix impregnated with the structural material. The structural material may include at least one of a glass fiber fabric or a filler, but is not limited thereto.

제1회로층(111)은 회로기판의 내측에 위치하며, 제2회로층(112) 및 제3회로층(113)은 회로기판의 외측에 위치한다. 각 회로층은 회로기판에서 전기 신호를 전달하는 기능을 수행하며 회로패턴이 구현되어 있고, 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다.The first circuit layer 111 is located inside the circuit board, and the second circuit layer 112 and the third circuit layer 113 are located outside the circuit board. Each circuit layer performs a function of transferring an electrical signal from a circuit board, and a circuit pattern is implemented, and may include a material that conducts electricity such as copper (Cu) or silver (Ag), but is not limited thereto.

한편, 제1적층체(101) 및 제2적층체(201)에는 적어도 하나의 비아홀(VH)이 형성될 수 있다. 이러한 비아홀(VH)은 내측의 제1회로층(111)과 외측의 제2회로층(112) 및 제3회로층(213)을 전기적으로 연결할 수 있다. 도시되지 않았으나, 비아홀(VH)은 도전성 페이스트를 충전하여 바이-필(VHF)을 형성할 수도 있는 등 다양한 형태로 구현될 수 있다. Meanwhile, at least one via hole VH may be formed in the first stacked structure 101 and the second stacked structure 201. The via hole VH may electrically connect the inner first circuit layer 111 with the outer second circuit layer 112 and the third circuit layer 213. Although not shown, the via hole VH may be implemented in various forms, such as filling a conductive paste to form a bi-fill VHF.

회로기판의 외측에 위치하는 제2회로층(112) 및 제3회로층(213) 상에는 회로층을 보호하고, 외부와 절연하는 커버층(70)이 배치될 수 있다. 이러한 커버층(70)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 노광가능한 에폭시에 아크릴레이트가 포함된 성분을 포함할 수 있으나 이에 한정된 것은 아니다. A cover layer 70 may be disposed on the second circuit layer 112 and the third circuit layer 213 positioned outside the circuit board to protect the circuit layer and to insulate it from the outside. The cover layer 70 may use a photo solder resist (PSR), and may include a component in which an acrylate is included in the exposeable epoxy, but is not limited thereto.

또한, 제2회로층(112) 및 제3회로층(213)과 외부를 전기적으로 연결하기 위해 범프(bump)(80)를 더 배치할 수 있다. In addition, a bump 80 may be further disposed to electrically connect the second circuit layer 112 and the third circuit layer 213 to the outside.

본 발명의 일 실시예에 의하면, 2개층의 적층체와 3개층의 회로층을 포함하는 회로기판을 제공하여, 종래 베이스기판(내측기판)에 대칭적으로 적층체 및 회로층을 배치하는 구조에 비해 회로층 및 적층체의 수가 감속되어 박형화가 가능한 장점이 있다. 또한, 이후 설명할 공정방법과 연관되어 본 발명의 일 실시예에 의하면 롤투롤 방식을 사용하여 내층을 제조하기 때문에 내층으로 초박형의 제1적층체를 사용할 수 있다. 실제로, 본 발명의 일 실시예에 의하면, 최종적으로 약 150um 내지 200um 두께를 가진 회로기판을 얻을 수 있는데, 이는 종래의 4층(4layer) 회로기판이 약 220um 내지 270um의 두께를 가진 것에 비해 박형임을 확인할 수 있다. According to one embodiment of the present invention, there is provided a circuit board including a laminate of two layers and a circuit layer of three layers, and has a structure in which a laminate and a circuit layer are symmetrically arranged on a conventional base substrate (inner substrate). In comparison, the number of circuit layers and laminates is reduced, and thus the thickness can be reduced. In addition, according to an embodiment of the present invention in connection with a process method to be described later, since the inner layer is manufactured using a roll-to-roll method, an ultra-thin first laminate may be used as the inner layer. In fact, according to one embodiment of the present invention, a circuit board having a thickness of about 150 μm to 200 μm can be finally obtained, which is thinner than a conventional 4 layer circuit board having a thickness of about 220 μm to 270 μm. You can check it.

한편, 도 1에서는 제1회로층(111)을 덮도록 제2적층체(201)가 형성되었으나, 본 발명의 일 실시예는 이에 한정되지 않고 제2회로층(112)을 덮도록 제2적층체(201)가 형성되고 커버층(70)은 제1회로층(111) 및 제3회로층(213) 상에 형성될 수도 있을 것이다. Meanwhile, in FIG. 1, the second stacked body 201 is formed to cover the first circuit layer 111. However, an embodiment of the present invention is not limited thereto, and the second stacked structure may cover the second circuit layer 112. The sieve 201 may be formed and the cover layer 70 may be formed on the first circuit layer 111 and the third circuit layer 213.

도 2 내지 도 11은 도 1의 회로기판 제조방법의 일 실시예를 개략적으로 나타낸 단면도이다. 2 to 11 are cross-sectional views schematically showing an embodiment of the circuit board manufacturing method of FIG.

도 2를 참조하면, 적어도 한면에 전기전도층(10)이 형성된 제1적층체(101)를 준비한다. Referring to FIG. 2, a first laminate 101 having an electrically conductive layer 10 formed on at least one surface thereof is prepared.

상세히, 제1적층체(101)의 양면에 전기전도층(10)이 형성될 수 있으며, 전기전도층(10)이 형성된 제1적층체(101)의 두께는 약 30um 내지 60um 정도로 초박형일 수 있다. 제1적층체(101)의 재료는 상술하였으며, 전기전도층(10)의 재료는 구리(Cu)나 은(Ag)과 같은 전기를 전도하는 소재를 포함할 수 있으나, 이에 한정된 것은 아니다.In detail, the conductive layer 10 may be formed on both sides of the first laminate 101, and the thickness of the first laminate 101 on which the conductive layer 10 is formed may be about 30 μm to 60 μm. have. The material of the first laminate 101 has been described above, and the material of the conductive layer 10 may include a material that conducts electricity such as copper (Cu) or silver (Ag), but is not limited thereto.

다음으로, 도 3 및 도 4를 참조하면, 제1적층체(101)의 일면에 형성된 전기전도층(10)에 회로패턴을 형성하여 제1회로층(111)을 제조한다. Next, referring to FIGS. 3 and 4, a circuit pattern is formed on the electrically conductive layer 10 formed on one surface of the first laminate 101 to manufacture the first circuit layer 111.

상세히, 회로패턴(121)은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 3 및 도 4에서는 텐팅방법에 의해 패터닝하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. In detail, the circuit pattern 121 may be formed by various patterning methods such as tenting, a modified semi additive process (MSAP), and a semi additive process (SAP). In FIGS. 3 and 4, patterning by a tenting method is illustrated as an example, but an embodiment of the present invention is not limited thereto.

도 3을 보면, 제1적층체(101)의 일면에 형성된 전기전도층(10) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고, 노광 및 현상한 후 에칭(etching)한다. 이 때, 제1적층체(101)의 타면에 형성된 전기전도층(10) 상에는 회로패턴이 형성되지 않도록 전면적으로 드라이필름레지스터(DFR)으로 마스킹한다. 도 4를 보면, 드라이필름레지스터(DFR)의 패턴에 대응하여 제1적층체(101)의 일면에 제1회로층(111)이 형성된 모습이 도시되어 있다. Referring to FIG. 3, a dry film register (DFR) for forming a desired pattern is coated on the electrically conductive layer 10 formed on one surface of the first laminate 101, exposed, developed, and then etched. . At this time, the entire surface is masked with a dry film register (DFR) so that a circuit pattern is not formed on the electrically conductive layer 10 formed on the other surface of the first laminate 101. Referring to FIG. 4, the first circuit layer 111 is formed on one surface of the first stacked body 101 corresponding to the pattern of the dry film register DFR.

본 발명의 일실시예에 의하면, 도 2 내지 도 4의 공정은 롤투롤(roll to roll) 방식에 의해 수행되는 것을 특징으로 한다. According to one embodiment of the invention, the process of Figures 2 to 4 is characterized in that it is carried out by a roll to roll (roll to roll) method.

도 5는 롤투롤 방식에 의해 도 2 내지 도 4의 공정이 수행되는 것을 개략적으로 도시한 것이고, 도 6은 판넬 방식에 의해 도 2 내지 도 4의 공정이 수행되는 경우 일어나는 문제점을 개략적으로 도시한 것이다. FIG. 5 schematically shows that the processes of FIGS. 2 to 4 are performed by a roll-to-roll method, and FIG. 6 schematically illustrates problems that occur when the processes of FIGS. 2 to 4 are performed by a panel method. will be.

도 5를 참조하면, 롤투롤 방식이란, 공급용 언코일러(1)와 감김용 코일러(2)간의 장력에 의해 기판이 이송되는 방식이다. 롤투롤 방식을 적용하기 위해서는 기판의 두께가 박형, 예를 들어 약 200um 이하,이어야 한다. 특히 본 발명의 일실시예와 같은 잘 휘지 않는 (rigid) 패키지용 회로기판을 제조하는 공정에서는 특히 기판의 두께가 박형이어야만 롤투롤 방식을 적용할 수 있다. 만약 기판의 두께가 박형이 아닌 경우, 예를 들어 약 200um를 초과하는 경우, 각 코일러에 기판이 감길 수 없고, 감긴다 하여도 기판에 손상이 가는 문제점이 있기 때문이다. Referring to FIG. 5, the roll-to-roll method is a method in which a substrate is transferred by a tension between a supply uncoiler 1 and a coiling coil 2. In order to apply the roll-to-roll method, the thickness of the substrate must be thin, for example, about 200 μm or less. In particular, in the process of manufacturing a rigid package circuit board, such as an embodiment of the present invention, the roll-to-roll method may be applied only when the thickness of the substrate is thin. If the thickness of the substrate is not thin, for example, if the thickness exceeds about 200 um, the substrate cannot be wound around each coiler, and even if the substrate is wound, there is a problem that the substrate is damaged.

본 발명의 일 실시예에 의하면, 도 2 내지 도 4의 공정에서 사용되는 기판은 전기전도층(10)이 형성된 제1적층체(101)의 두께가 초박형, 예를 들어 약 30um 내지 60um 정도, 이므로, 롤투롤 방식으로 공정을 수행하기 적합하다. 도 3 및 도 4의 공정은 도 5에 도시된 공급용 언코일러(1)와 감김용 코일러(2) 사이의 회로층제조장치(챔버)(3)에서 수행될 수 있다. 한편, 롤투롤 방식은 내층 공정에만 적용하기 때문에, 즉, 제2적층체(201) 등이 적층되기 전의 내층 기판 공정에만 적용하기 때문에, 소재 표면의 찍힘 및 에지 파손이 적고, 이로 인해 박막 기판에서 발생하기 쉬운 소재의 찢어짐 및 변형과 같은 불량 발생률이 낮은 장점이 있다. According to one embodiment of the present invention, the substrate used in the process of FIGS. 2 to 4 has an ultra-thin thickness of the first laminate 101 in which the conductive layer 10 is formed, for example, about 30um to 60um, Therefore, it is suitable to carry out the process in a roll-to-roll manner. The process of FIGS. 3 and 4 can be carried out in a circuit layer manufacturing apparatus (chamber) 3 between the supply uncoiler 1 and the winding coiler 2 shown in FIG. 5. On the other hand, since the roll-to-roll method is applied only to the inner layer process, that is, to apply only to the inner layer substrate process before the second laminated body 201 and the like are laminated, there is less chipping and edge breakage of the surface of the material, thereby It has the advantage of low incidence of defects, such as tearing and deformation of the prone material.

도 6을 참조하면, 판넬(panel) 방식이란, 기판의 상면 또는 하면에 접하는 이송롤러(4)들의 회전력에 의해 기판이 이송되는 방식이다. 판넬 방식을 적용하기 위해서는 기판의 두께가 약 100um 이상이어야 한다. 만약 기판의 두께가 약 100um 미만인 경우 강성도(stiffness)가 급격히 감소되어 기판이 이송롤러(4)들 상에서 이송되지 않고, 이송롤러(4)들 사이로 감겨들어가게 된다. 박막 기판이 모양을 유지하고 회전력에 반하는 힘보다, 이송롤러(4)들의 회전력이 더 강하게 작용하기 때문이다. Referring to FIG. 6, the panel method is a method in which the substrate is transferred by the rotational force of the transfer rollers 4 in contact with the upper or lower surface of the substrate. In order to apply the panel method, the thickness of the substrate should be about 100um or more. If the thickness of the substrate is less than about 100 um, the stiffness is drastically reduced so that the substrate is not transferred on the transfer rollers 4 but is wound between the transfer rollers 4. This is because the thin film substrate maintains its shape and the rotational force of the feed rollers 4 is stronger than the force against the rotational force.

따라서, 도 2 내지 도 4의 공정을 도 6과 같은 판넬 방식으로 진행하는 경우, 기판이 이송롤러(4)들 사이로 감겨들어가고, 이송이 제대로 수행될 수 없는 문제점이 있다. 또한, 이송시 이송롤러(4)들쪽으로 소재가 처지게 되어 제품의 구겨짐 및 손상의 문제가 있다. Therefore, when the process of Figures 2 to 4 in the panel method as shown in Figure 6, the substrate is wound between the transfer rollers 4, there is a problem that the transfer can not be performed properly. In addition, the material is sagging toward the feed rollers (4) during transfer there is a problem of wrinkles and damage of the product.

다음으로, 도 7을 참조하면, 제1회로층(111)을 덮도록 제2적층체(201)를 형성한다. Next, referring to FIG. 7, the second stacked body 201 is formed to cover the first circuit layer 111.

상세히, 제2적층체(201)는 제1적층체(101)의 일면에 형성된 제1회로층(111)만 덮도록 형성되며, 제1적층체(101)의 타면에는 형성되지 않는다. 도 7의 공정은 종래의 다층 회로기판 제조방법에서 베이스기판(내층)에 대칭적으로 적층체를 배치하는 구성과 차이가 있으며, 이로부터 초박형 다층 회로기판을 제조할 수 있는 것이다. 제2적층체(201)의 재료는 상술하였으므로 중복되는 기술은 생략한다.In detail, the second laminate 201 is formed to cover only the first circuit layer 111 formed on one surface of the first laminate 101, and is not formed on the other surface of the first laminate 101. The process of Figure 7 is different from the configuration in which the laminate is arranged symmetrically on the base substrate (inner layer) in the conventional multilayer circuit board manufacturing method, from which the ultra-thin multilayer circuit board can be manufactured. Since the material of the second laminated body 201 has been described above, the overlapping description is omitted.

한편, 제2적층체(201) 중 제1적층체(101)에 대향하는 외면에는 금속층(20)이 더 형성될 수도 있다. 이러한 금속층(20)은 도 2의 도시된 제1적층체(101) 상의 전기전도층(10)보다 얇을 수 있으나 본 발명은 이에 한정되지 않는다.Meanwhile, the metal layer 20 may be further formed on an outer surface of the second stacked body 201 that faces the first stacked body 101. The metal layer 20 may be thinner than the conductive layer 10 on the first laminate 101 shown in FIG. 2, but the present invention is not limited thereto.

도 8을 참조하면, 제1적층체(101) 및 제2적층체(201)에 적어도 하나의 비아홀(VH)을 가공한다. Referring to FIG. 8, at least one via hole VH is processed in the first stacked structure 101 and the second stacked structure 201.

상세히, 비아홀(VH)은 레이저드릴(laser drill)에 의해 가공될 수도 있으며, 이에 한정되지 않고 건식식각방법(dry etching) 또는 습식식각방법(wet etching) 등에 의해 다양하게 가공될 수 있을 것이다. In detail, the via hole VH may be processed by a laser drill, but is not limited thereto, and may be variously processed by a dry etching method or a wet etching method.

도 9 및 도 10을 참조하면, 각 적층체의 외면에 각각 외측 회로패턴을 포함하는 회로층을 형성한다. 9 and 10, circuit layers including outer circuit patterns are formed on the outer surface of each laminate.

상세히, 제1회로층(111)에 대향하는 상기 제1적층체(101)의 타면에 제2회로층(112)을 형성하고, 제1회로층(111)에 대향하는 상기 제2적층체(201)의 외면에 제3회로층(213)을 형성한다. 외측 회로층들은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 9 및 도 10에서는 MSAP 법에 의해 패턴 도금하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. In detail, a second circuit layer 112 is formed on the other surface of the first stacked structure 101 facing the first circuit layer 111 and the second stacked structure facing the first circuit layer 111 ( The third circuit layer 213 is formed on the outer surface of the 201. The outer circuit layers may be formed by various patterning methods such as tenting, a modified semi additive process (MSAP), and a semi additive process (SAP). 9 and 10, but the pattern plating by the MSAP method is shown by way of example, an embodiment of the present invention is not limited thereto.

도 9를 보면, 제1적층체(101)의 타면에 형성된 전기전도층(10) 및 제2적층체(201)의 외면에 형성된 금속층(20) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고,노광 및 현상한 후 도금한다. 이 때 드라이필름레지스터(DFR)가 형성되지 않은 자리에만 도금층이 더 올라가게 된다. 도금층 형성이 종료되면 드라이필름레지스터(DFR) 및 드라이필름레지스터(DFR) 하부의 금속층(20) 또는 전기전도층(10)은 함께 제거된다. 도 10을 보면, 드라이필름레지스터(DFR)가 형성되지 않은 패턴에 대응하여 제1적층체(101)의 타면에 제2회로층(112)이 형성되고, 제2적층체(201)의 외면에 제3회로층(213)이 형성된 모습이 도시되어 있다. 9, a dry film register for forming a desired pattern on the conductive layer 10 formed on the other surface of the first laminated body 101 and the metal layer 20 formed on the outer surface of the second laminated body 201 ( DFR) is applied, plated after exposure and development. At this time, the plating layer is further raised only in the place where the dry film register (DFR) is not formed. When the plating layer is finished, the dry film register (DFR) and the metal layer 20 or the conductive layer 10 under the dry film register (DFR) are removed together. Referring to FIG. 10, a second circuit layer 112 is formed on the other surface of the first stacked structure 101 in response to a pattern in which the dry film register DFR is not formed, and the outer surface of the second stacked structure 201 is formed. The third circuit layer 213 is formed.

도 11을 참조하면, 제3회로층(213) 및 제2회로층(112)을 덮도록 커버층(70)을 형성한다. Referring to FIG. 11, a cover layer 70 is formed to cover the third circuit layer 213 and the second circuit layer 112.

상세히, 커버층(70)은 PSR(Photo Solder Resist)을 사용할 수 있으며, 제2회로층(112) 및 제3회로층(213)의 적어도 일부를 노출하도록 커버층(70)에는 홀이 형성될 수 있다. 또한, 제2회로층(112) 및 제3회로층(213)과 외부의 칩 또는 타 회로기판을 전기적으로 연결하기 위해 범프(bump)(80)를 더 배치할 수 있다. In detail, the cover layer 70 may use a photo solder resist (PSR), and holes may be formed in the cover layer 70 to expose at least a portion of the second circuit layer 112 and the third circuit layer 213. Can be. In addition, a bump 80 may be further disposed to electrically connect the second circuit layer 112 and the third circuit layer 213 to an external chip or another circuit board.

본 발명의 일 실시예에 의하면, 도 7 내지 도 11의 공정은 판넬 방식으로 수행한다. 도 7의 제2적층체(201)를 형성하는 공정은 상온보다 높은 제1온도에서 진행된다. 예를 들어 제1온도는 약 150도씨 내지 220도씨 일 수 있다. 따라서, 도 7의 공정은 외부와 격리된 고온 챔버 내에서 수행되어야 하므로 롤투롤 공정을 적용할 수 없다. 무엇보다 도 7의 제2적층체(201)를 형성한 이후에는 기판의 두께가 두꺼워지고, 강성도(stiffness)도 증가하기 때문에 충분히 판넬 방식을 적용할 수 있다. According to one embodiment of the invention, the process of Figures 7 to 11 is carried out in a panel method. The process of forming the second laminate 201 of FIG. 7 is performed at a first temperature higher than room temperature. For example, the first temperature may be about 150 degrees Celsius to 220 degrees Celsius. Therefore, the roll-to-roll process cannot be applied because the process of FIG. 7 must be performed in a high temperature chamber isolated from the outside. Above all, after forming the second laminate 201 of FIG. 7, since the thickness of the substrate becomes thick and the stiffness increases, the panel method may be sufficiently applied.

도 12 내지 도 15는 도 1의 회로기판 제조방법의 다른 실시예를 개략적으로 나타낸 단면도이다. 12 to 15 are cross-sectional views schematically showing another embodiment of the circuit board manufacturing method of FIG.

도 12를 참조하면, 적어도 한면에 전기전도층(10)이 형성된 제1적층체(101)와 적어도 한면에 전기전도층(30)이 형성된 제3적층체(301)가 분리용필름(500)을 사이에 두고 결합된 복합적층체를 준비한다. Referring to FIG. 12, the separation film 500 includes a first laminate 101 having an electrically conductive layer 10 formed on at least one surface thereof, and a third laminate 301 having an electrically conductive layer 30 formed on at least one surface thereof. Prepare the combined laminates with the gaps in between.

본 발명의 다른 실시예에 의하면, 도 2와 달리 분리용필름(500)을 사이에 두고 전기전도층(10)이 형성된 제1적층체(101)와 전기전도층(30)이 형성된 제3적층체(301)가 배치된 복합적층체를 준비하여 한번의 공정으로 2배수의 회로기판을 제조할 수 있는 특징이 있다. 이로부터 생산성이 향상되는 효과가 있다. According to another embodiment of the present invention, unlike FIG. 2, the first laminate 101 on which the conductive layer 10 is formed and the third laminate on which the conductive layer 30 is formed is provided with the separation film 500 interposed therebetween. The composite laminate having the sieve 301 disposed thereon is characterized in that it is possible to manufacture a double circuit board in one process. This has the effect of improving productivity.

도 13 및 도 14를 참조하면, 제1적층체(101)의 일면에 형성된 전기전도층(10)에 회로패턴을 형성하여 제1회로층(111)을 제조하고, 동시에 제3적층체(301)의 일면에 형성된 전기전도층(30)에 회로패턴을 형성하여 제4회로층(314)을 제조한다.Referring to FIGS. 13 and 14, a circuit pattern is formed on the electrically conductive layer 10 formed on one surface of the first laminate 101 to manufacture the first circuit layer 111, and at the same time, the third laminate 301. The fourth circuit layer 314 is manufactured by forming a circuit pattern on the conductive layer 30 formed on one surface of the substrate.

상세히, 회로패턴은 텐팅(tenting), MSAP(modified semi additive process), SAP(semi additive process) 등 다양한 패터닝 방법에 의해 형성할 수 있다. 도 13 및 도 14에서는 텐팅방법에 의해 패터닝하는 것이 예시적으로 도시되어 있으나, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. In detail, the circuit pattern may be formed by various patterning methods such as tenting, a modified semi additive process (MSAP), and a semi additive process (SAP). 13 and 14 illustrate the patterning by the tenting method, but one embodiment of the present invention is not limited thereto.

도 13을 보면, 제1적층체(101)의 일면에 형성된 전기전도층(10) 및 제3적층체(301)의 일면에 형성된 전기전도층(30) 상에 원하는 패턴을 형성하기 위한 드라이필름레지스터(DFR)를 도포하고, 노광 및 현상한 후 에칭한다. 한편, 제1적층체(101)의 타면에 형성된 전기전도층(10) 및 제3적층체(301)의 타면에 형성된 전기전도층(30)은 분리용필름(500)이 부착되어 노출되지 않으므로 회로패턴이 형성되지 않는다. 도 14를 보면, 드라이필름레지스터(DFR)의 패턴에 대응하여 제1적층체(101)의 일면에 제1회로층(111)이 형성되고, 제3적층체(301)의 일면에 제4회로층(314)이 형성된 모습이 도시되어 있다. 13, a dry film for forming a desired pattern on the conductive layer 10 formed on one surface of the first laminated body 101 and the conductive layer 30 formed on one surface of the third laminated body 301. The resist DFR is applied, exposed and developed and then etched. On the other hand, the conductive layer 10 formed on the other surface of the first laminated body 101 and the conductive layer 30 formed on the other surface of the third laminated body 301 are not exposed because the separation film 500 is attached. The circuit pattern is not formed. Referring to FIG. 14, the first circuit layer 111 is formed on one surface of the first laminate 101 corresponding to the pattern of the dry film register DFR, and the fourth circuit is formed on one surface of the third laminate 301. Shown is a layer 314 formed.

본 발명의 일실시예에 의하면, 도 12 내지 도 14의 공정은 도 2 내지 도 4에서 설명한 바와 같이 롤투롤(roll to roll) 방식에 의해 수행되는 것을 특징으로 한다. 롤투롤 방식을 적용하기 위해서는 기판의 두께가 박형, 예를 들어 약 200um 이하, 이어야 하는데, 분리용필름(500)을 포함하는 복합적층체의 두께는 약 150um 내지 200um 의 박형이므로, 롤투롤 방식으로 공정을 수행하기 적합하다. According to one embodiment of the invention, the process of Figures 12 to 14 is characterized in that it is performed by a roll to roll (roll to roll) method as described in Figures 2 to 4. In order to apply the roll-to-roll method, the thickness of the substrate should be thin, for example, about 200 μm or less. Since the thickness of the composite laminate including the separation film 500 is about 150 μm to 200 μm, the process is performed by the roll-to-roll method. Is suitable to perform.

도 15를 참조하면, 기판에 추가의 적층체를 형성함과 동시에 제1적층체(101) 및 제3적층체(301)를 분리한다. Referring to FIG. 15, the first laminate 101 and the third laminate 301 are separated while forming an additional laminate on the substrate.

상세히, 제1회로층(111)을 덮도록 제1적층체(101) 상에 제2적층체(201)를 형성하고, 제4회로층(314)을 덮도록 제3적층체(301) 상에 제4적층체(401)를 형성한다. 한편, 제2적층체(201)의 외면 및 제4적층체(401)의 외면에는 금속층(20, 40)이 더 형성될 수도 있다. In detail, the second stacked body 201 is formed on the first stacked body 101 to cover the first circuit layer 111, and the third stacked body 301 is covered on the fourth stacked circuit layer 314. The fourth laminated body 401 is formed in the film. Meanwhile, metal layers 20 and 40 may be further formed on the outer surface of the second stacked body 201 and the outer surface of the fourth stacked body 401.

또한, 분리용필름(500)을 이용하여 제1적층체(101) 및 제3적층체(301)를 분리한다. 분리용필름(500)은 발포필름(form release film)을 사용할 수 있으며, 제1온도에서 필름의 물질이 발포하여 필름 양면에 붙은 기판을 서로 분리할 수 있다. 여기서 제1온도는 약 150도씨 내지 220도씨 일 수 있으며, 제2적층체(201) 및 제4적층체(401)를 형성하는 온도와 동일할 수 있다. In addition, the first laminated body 101 and the third laminated body 301 are separated using the separating film 500. Separation film 500 may be a foam release film (form release film), it is possible to separate the substrates on both sides of the film by foaming the material of the film at a first temperature. Here, the first temperature may be about 150 degrees Celsius to 220 degrees Celsius, and may be the same as the temperature at which the second stacked body 201 and the fourth stacked body 401 are formed.

도 15 이후의 공정은 앞서 설명한 도 7 내지 도 11의 공정과 동일할 수 있다. 한편, 도 15에서 분리된 양 기판에 대하여 각각 도 7 내지 도 11의 공정을 수행할 수 있다. The process after FIG. 15 may be the same as the process of FIGS. 7 to 11 described above. Meanwhile, the processes of FIGS. 7 to 11 may be performed with respect to both substrates separated from FIG. 15.

도 16은 본 발명의 일 실시예에 의한 회로기판 제조방법의 개략적으로 나타낸 흐름도이다. 구체적으로 도 16은 도 2 내지 도 4 및 도 7 내지 도 11에 도시된 회로기판의 제조방법을 개략적으로 나타낸 것이다. 16 is a schematic flowchart of a circuit board manufacturing method according to an embodiment of the present invention. Specifically, FIG. 16 schematically illustrates a method of manufacturing the circuit board shown in FIGS. 2 to 4 and 7 to 11.

도 16을 참조하면, S10 단계에서 적어도 한면에 전기전도층이 형성된 제1적층체를 준비하고, S11 단계에서 일면의 전기전도층에 내층회로를 형성한다. 여기서 내층회로는 제1회로층일 수 있다. S12 단계에서 형성된 내층회로를 검사한다. 이와 같이 S10 내지 S12 단계는 롤투롤 방식(R)에 의해 진행된다. Referring to FIG. 16, in operation S10, a first laminate in which an electrically conductive layer is formed on at least one surface is prepared, and an inner layer circuit is formed on the electrically conductive layer on one surface in S11. Here, the inner layer circuit may be a first circuit layer. Examine the inner layer circuit formed in step S12. In this way, steps S10 to S12 are carried out by a roll-to-roll method (R).

다음으로 판넬 방식을 적용하기 위해 S13 단계에서 내층회로가 형성된 내층기판을 컷팅한다. 판넬 방식에서는 컷팅된 기판을 이송롤러들에 의해 이송하면서 공정이 수행되기 때문 종래 롤 형태의 내층 기판을 소정의 크기, 예를 들어 직사각형,으로 절단하여야 한다. Next, in order to apply the panel method, the inner layer substrate on which the inner layer circuit is formed is cut in step S13. In the panel method, since the process is performed while transferring the cut substrate by the transfer rollers, the inner layer substrate in the form of a conventional roll must be cut into a predetermined size, for example, a rectangle.

다음으로 S14 단계에서 내층회로가 형성된 내층기판에 제2적층체를 적층한다. 이 때 제2적층체는 제1회로층을 덮도록 형성한다. S15 단계에서 제1적층체 및 제2적층체에 비아홀을 형성한다. 다음으로 S16 단계에서 제1적층체의 타면 및 제2적층체의 외면에 외층회로를 형성한다. 여기서 외층회로는 제2회로층 및 제3회로층일 수 있다. S17 단계에서 형성된 외층회로를 검사한다. S18 단계에서 외층회로를 덮도록 커버층을 도포하고 S19 단계에서 범프 형성 등 기타 표면처리를 수행한다. 이와 같이 S14(또는 S13) 내지 S19 단계는 판넬 방식(P)에 의해 진행된다. Next, in step S14, the second laminated body is laminated on the inner layer substrate on which the inner layer circuit is formed. At this time, the second laminate is formed to cover the first circuit layer. In operation S15, a via hole is formed in the first laminate and the second laminate. Next, in step S16, an outer layer circuit is formed on the other surface of the first laminate and the outer surface of the second laminate. The outer circuit may be a second circuit layer and a third circuit layer. Examine the outer layer circuit formed in step S17. The cover layer is applied to cover the outer layer circuit in step S18, and other surface treatment such as bump formation is performed in step S19. In this way, steps S14 (or S13) to S19 are performed by the panel method P. FIG.

마지막으로 S20 단계에서 회로기판의 최종검사를 수행한 후 S21 단계에서 최종 제품을 출하하게 된다. Finally, after performing the final inspection of the circuit board in step S20 will be shipped the final product in step S21.

도시되지 않았지만, 도 12 내지 도 15에 도시된 본 발명의 다른 실시예에 의한 회로기판의 제조방법은 도 16의 흐름도에서 S10 단계에서 분리용필름을 사이에 두고 접합한 2개의 내층기판을 준비하고, S14단계에서 분리용필름을 통해 2개의 내층기판을 분리하는 과정을 더 포함하는 것이 상이할 뿐 나머지 공정은 유사하므로 중복되는 설명은 생략하도록 한다.Although not shown, a method of manufacturing a circuit board according to another embodiment of the present invention shown in FIGS. 12 to 15 is prepared by joining two inner layer substrates bonded together with a separation film therebetween in step S10 in the flowchart of FIG. 16. In addition, the step S14 further includes a process of separating the two inner substrates through the separation film, but the remaining processes are similar, and thus redundant descriptions will be omitted.

본 발명의 실시예들에 의하면, 초박형 회뢰기판을 제조할 수 있는 장점이 있다. 최근 다층 회로기판의 모바일 어플리케이션 적용이 증가함에 따라 초 박형화 회로기판의 요구가 급증하고 있는데, 본 발명의 실시예에 의하면, 회로기판의 내층을 초박형 소재로 적용하여 전체적인 기판의 두께를 얇게 할 수 있고, 최종적으로 패키지의 두께도 얇게 할 수 있는 장점이 있다. According to embodiments of the present invention, there is an advantage in that an ultra-thin circuit board can be manufactured. Recently, the demand for ultra-thin circuit boards is rapidly increasing as the application of multi-layer circuit boards is increased. According to an embodiment of the present invention, the inner layer of the circuit board may be applied as an ultra-thin material to reduce the overall thickness of the board. Finally, there is an advantage that the thickness of the package can be made thinner.

이렇게 내층을 초박형 소재로 하기 위해서는 롤투롤 방식을 적용하였으며, 이와 같이 내층 제조에는 롤투롤 방식을 적용하고, 외층 제조에는 판넬 방식을 분리하여 적용함으로써, 내층에 초박형 및 박형 소재를 사용하는데에 대한 제약이 사라졌다. 즉, 내층 소재의 가공 및 이송에 대한 한계가 사라진 장점이 있다. In order to make the inner layer into an ultra-thin material, the roll-to-roll method was applied.In this way, the roll-to-roll method is applied to the inner layer and the panel method is separately applied to the outer layer, thereby limiting the use of the ultra-thin and thin material to the inner layer. Has disappeared. That is, there is an advantage that the limits for processing and transport of the inner layer material disappeared.

한편, 일부 공정에 롤투롤 방식을 적용함으로써, 기준의 패널 방식에서는 다수의 제조공정을 각각 진행하던 것을 제조공정의 인라인(in-line)화 또는 양면화(비아홀 가공, 검사공정 등)이 가능하여 공정 감소가 실현되고, 결국 상대적으로 높은 원가 경쟁력을 가질 수 있고 생산성이 향상되는 효과가 있다.On the other hand, by applying the roll-to-roll method to some processes, the standard panel method can perform in-line or double-sided manufacturing process (via hole processing, inspection process, etc.). Process reduction is realized, which in turn can have a relatively high cost competitiveness and improve productivity.

초박형 소재를 분리용필름을 이용해 붙여 사용하는 방식을 통해 단일 제조공정으로 다수의 회로기판을 생산할 수 있는 특징도 있다. 결국, 공정효율증가 및 공정단계감소로 생산성이 향상되고 높은 가격 경쟁력이 실현된다. It is also possible to produce multiple circuit boards in a single manufacturing process by attaching ultra-thin materials using a separation film. As a result, productivity is improved and price competitiveness is realized by increasing process efficiency and decreasing process steps.

한편, 전술한 실시예에서는 3층 (3-layer)인 다층 회로기판을 예를 설명하였으나, 본 발명은 이에 한정되지 않고 5층(6-layer), 7층(8-layer) 등의 다양한 층의 회로기판의 제조방법으로 응용될 수 있음은 물론이다.Meanwhile, in the above-described embodiment, a three-layer multilayer circuit board has been described as an example. However, the present invention is not limited thereto, and various layers such as five layers (6-layer) and seven layers (8-layer) may be used. Of course, it can be applied to the manufacturing method of the circuit board.

또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 소정의 비아홀, 관통홀(PTH; plated through hole), 소정 형태의 회로패턴 등이 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 제조방법을 크게 벗어나지 않는 한, 다른 형태, 다른 개수, 다른 패턴이 포함될 수 있음은 물론이다. In addition, a predetermined via hole, a plated through hole (PTH), a circuit pattern of a predetermined form, and the like are illustrated in the drawings for describing the exemplary embodiment of the present invention, but the present invention is only for convenience of description and the present invention. The present invention is not limited thereto, and may be included in other forms, different numbers, and other patterns as long as the manufacturing method according to the present invention is not significantly deviated.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.In the present specification, the present invention has been described with reference to limited embodiments, but various embodiments are possible within the scope of the present invention. In addition, although not described, equivalent means will also be referred to as incorporated in the present invention. Therefore, the true scope of the present invention will be defined by the claims below.

101, 201, 301, 401: 적층체
10,20,30,40: 금속층, 전기전도층
111,112,213,314: 회로층
500: 분리용필름
DFR: 드라이필름레지스터
70:커버층
80: 범프101, 201, 301, 401: laminate
10,20,30,40: metal layer, conductive layer
111,112,213,314: circuit layer
500: separation film
DFR: Dry Film Register
70: cover layer
80: bump

Claims

제1적층체 일면에 형성된 제1회로층 및 타면에 형성된 제2회로층;
상기 제1회로층 또는 상기 제2회로층 중 어느 하나를 덮도록 배치된 제2적층체;
상기 제2적층체 중 상기 제1적층체에 대향하는 외면에 형성된 제3회로층; 및
상기 제3회로층 및 상기 제2적층체가 덮이지 않고 노출된 상기 제1회로층 또는 상기 제2회로층 상에 형성된 커버층;
을 포함하는 회로기판.A first circuit layer formed on one surface of the first stacked body and a second circuit layer formed on the other surface;
A second laminated body disposed to cover any one of the first circuit layer and the second circuit layer;
A third circuit layer formed on an outer surface of the second stacked body facing the first stacked body; And
A cover layer formed on the first circuit layer or the second circuit layer exposed without being covered by the third circuit layer and the second laminate;
Circuit board comprising a.

제1항에 있어서,
상기 제1적층체 및 상기 제2적층체에는 적어도 하나의 비아홀이 형성된 회로기판.The method of claim 1,
At least one via hole is formed in the first stacked structure and the second stacked structure.

적어도 한면에 전기전도층이 형성된 제1적층체를 공급용 코일러 및 감김용 코일러의 장력에 의해 이송되는 롤투롤 방식에 의해 준비하는 단계;
상기 공급용 코일러와 상기 감김용 코일러 사이의 회로층제조장치에서 상기 전기전도층에 회로패턴을 형성하여 제1회로층을 제조하는 단계;
상기 제1회로층을 덮도록 제2적층체를 배치하는 단계;
상기 제1회로층에 대향하는 상기 제1적층체의 타면에 제2회로층을 형성하고, 상기 제1회로층에 대향하는 상기 제2적층체의 외면에 제3회로층을 형성하는 단계; 및
싱기 제3회로층 및 상기 제2회로층을 덮도록 커버층을 형성하는 단계;
를 포함하는 회로기판의 제조방법.Preparing a first laminated body having an electrically conductive layer formed on at least one surface by a roll-to-roll method, which is transported by the tension of the supply coiler and the coiling coiler;
Manufacturing a first circuit layer by forming a circuit pattern on the electrically conductive layer in a circuit layer manufacturing apparatus between the supply coiler and the winding coiler;
Disposing a second laminate to cover the first circuit layer;
Forming a second circuit layer on the other surface of the first laminate facing the first circuit layer, and forming a third circuit layer on the outer surface of the second laminate facing the first circuit layer; And
Forming a cover layer to cover the second circuit layer and the second circuit layer;
Method of manufacturing a circuit board comprising a.

제3항에 있어서,
상기 제2적층체를 배치하는 단계 이후에,
상기 제1적층체 및 상기 제2적층체에 적어도 하나의 비아홀을 가공하는 단계; 를 더 포함하는 회로기판의 제조방법.The method of claim 3,
After placing the second laminate,
Processing at least one via hole in the first laminate and the second laminate; Method of manufacturing a circuit board further comprising.

제3항에 있어서,
상기 제2적층체를 배치하는 단계부터는,
이송롤러들의 회전력에 의해 이송되는 판넬(panel)방식에 의해 공정이 수행되는 회로기판의 제조방법.The method of claim 3,
From the step of placing the second laminate,
A method of manufacturing a circuit board in which a process is performed by a panel method which is conveyed by the rotational force of the feed rollers.

제3항에 있어서,
상기 제1적층체를 준비하는 단계는,
적어도 한면에 전기전도층이 형성된 제1적층체와 적어도 한면에 전기전도층이 형성된 제3적층체가 분리용필름을 사이에 두고 결합된 복합적층체를 상기 롤투롤 방식에 의해 준비하는 단계;인 회로기판의 제조방법.The method of claim 3,
Preparing the first laminate,
Preparing a composite laminate in which a first laminate having an electrically conductive layer formed on at least one side thereof and a third laminate having an electrically conductive layer formed on at least one side thereof, having a separation film therebetween, by the roll-to-roll method; a circuit board Manufacturing method.

제6항에 있어서,
상기 제1회로층을 제조하는 단계는,
상기 제1적층체의 전기전도층 상에 제1회로층을 형성함과 동시에 상기 제3적층체의 전기전도층 상에 제4회로층을 형성하는 단계;를 포함하는 회로기판의 제조방법.The method according to claim 6,
The step of manufacturing the first circuit layer,
Forming a first circuit layer on the electrically conductive layer of the first laminate and simultaneously forming a fourth circuit layer on the electrically conductive layer of the third laminate.

제7항에 있어서,
상기 제2적층체를 배치하는 단계는,
상기 제4회로층을 덮도록 제4적층체를 배치하는 단계; 를 더 포함하는 회로기판의 제조방법.The method of claim 7, wherein
Disposing the second laminate,
Disposing a fourth laminate to cover the fourth circuit layer; Method of manufacturing a circuit board further comprising.

제8항에 있어서,
상기 제2적층체를 배치하는 단계는,
상기 분리용필름을 이용하여 상기 제1회로층이 형성된 상기 제1적층체 및 상기 제4회로층이 형성된 상기 제3적층체를 분리하는 단계; 를 더 포함하는 회로기판의 제조방법.9. The method of claim 8,
Disposing the second laminate,
Separating the first laminated body on which the first circuit layer is formed and the third laminated body on which the fourth circuit layer is formed using the separation film; Method of manufacturing a circuit board further comprising.

제9항에 있어서,
상기 분리용필름은 제1온도에서 발포하여 상기 제1적층체 및 상기 제3적층체를 분리하는 회로기판의 제조방법.10. The method of claim 9,
The separation film is foamed at a first temperature to produce a circuit board for separating the first laminated body and the third laminated body.

제10항에 있어서,
상기 제2적층체 또는 상기 제4적층체를 배치하는 공정은 상기 제1온도에서 수행되는 회로기판의 제조방법.The method of claim 10,
And disposing the second laminate or the fourth laminate is performed at the first temperature.