KR20120126210A - Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure - Google Patents

Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure Download PDF

Info

Publication number
KR20120126210A
KR20120126210A KR1020110043834A KR20110043834A KR20120126210A KR 20120126210 A KR20120126210 A KR 20120126210A KR 1020110043834 A KR1020110043834 A KR 1020110043834A KR 20110043834 A KR20110043834 A KR 20110043834A KR 20120126210 A KR20120126210 A KR 20120126210A
Authority
KR
South Korea
Prior art keywords
wafer
alignment
thin film
keys
key
Prior art date
Application number
KR1020110043834A
Other languages
Korean (ko)
Inventor
유상근
Original Assignee
(주)한비젼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)한비젼 filed Critical (주)한비젼
Priority to KR1020110043834A priority Critical patent/KR20120126210A/en
Publication of KR20120126210A publication Critical patent/KR20120126210A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70416—2.5D lithography

Abstract

PURPOSE: A wafer for thin film transition is provided to prevent an excitation phenomenon of a thin film by improving adhesive force of the thin film and to reduce the generation of cracks in the thin film process. CONSTITUTION: A plurality of alignment key domains(20) is indicated on a wafer. Etching parts are etched from the surface of the wafer as a predetermined depth. An exhaust pipe path(24) connects the etching parts of a plurality of alignment keys. The exhaust pipe path is connected to the edge of the wafer. The exhaust pipe path is formed on the exterior of the plurality of alignment keys. A positive type alignment key and a negative type alignment key are mixed in the plurality of alignment keys.

Description

３Ｄ 적층 구조를 위한 복수의 정렬 키를 갖는 박막 전이용 웨이퍼{Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure}Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure}

본 발명은 정렬 키(alignment key)를 갖는 웨이퍼에 관한 것으로, 보다 구체적으로 복수의 정렬 키를 갖는 박막 전이(thin film transfer)용 웨이퍼에 관한 것이다.
TECHNICAL FIELD The present invention relates to a wafer having an alignment key, and more particularly to a wafer for thin film transfer having a plurality of alignment keys.

반도체 소자의 응용 분야가 확대됨에 따라서 고집적 및/또는 고속 반도체 소자에 대한 요구도 증가하고 있다. 반도체 소자의 집적도 증가에 대한 요구를 충족시키기 위하여, 반도체 제조 공정에 요구되는 디자인 룰이 계속 작아지고 있다. 그리고 반도체 소자의 제조 원가를 낮출 수 있도록 웨이퍼의 크기 또한 대형화되고 있는데, 그에 따라서 한 장의 웨이퍼를 이용하여 제조할 수 있는 반도체 소자, 즉 반도체 칩의 개수도 증가하고 있다.As the application fields of semiconductor devices expand, the demand for high integration and / or high speed semiconductor devices also increases. In order to meet the demand for increasing the degree of integration of semiconductor devices, design rules required for semiconductor manufacturing processes continue to decrease. In addition, the size of the wafer is also increased in order to reduce the manufacturing cost of the semiconductor device. Accordingly, the number of semiconductor devices, that is, semiconductor chips that can be manufactured by using one wafer, is also increasing.

반도체 소자의 제조 공정에서는 포토리소그라피(photolithography), 에칭(etching), 이온 주입(implant), 증착(deposition) 등과 같은 소정의 처리 공정을 진행하기에 앞서, 반도체 웨이퍼 또는 개별 반도체 칩과 포토마스크 또는 새도우 마스크에 대한 정렬(alignment)을 수행한다. 정확한 웨이퍼 및/또는 칩의 정렬을 위하여, 반도체 웨이퍼에는 복수 개의 글로블 정렬 키(global alignment key)가 설치되고, 반도체 칩 각각에는 X축 정렬과 Y축 정렬을 위한 하나 이상의 축 정렬 키(axis alignment key) 및/또는 칩별 오버레이 키(overlay key) 키가 설치된다. 반도체 제조 공정에서는 이러한 정렬 키나 오버레이 키(이하, 단순히 '정렬 키'라고 칭하더라도 '글로블 정렬 키', '축 정렬 키'는 물론 '오버레이 키'를 포함하는 것으로 해석될 수 있다)를 이용하여 노광 전 정렬을 수행하거나 노광 후 정렬을 확인한다.In the semiconductor device manufacturing process, prior to a predetermined process such as photolithography, etching, ion implantation, deposition, etc., a semiconductor wafer or individual semiconductor chips and a photomask or shadow Perform alignment on the mask. For accurate wafer and / or chip alignment, semiconductor wafers are equipped with a plurality of global alignment keys, each semiconductor chip having one or more axis alignment keys for X and Y axis alignment. key and / or chip-by-chip overlay key. In the semiconductor manufacturing process, such an alignment key or an overlay key (hereinafter, simply referred to as a 'align key' may be interpreted as including a 'global alignment key', 'axis alignment key' as well as an 'overlay key'). Perform pre-exposure alignment or check post-exposure alignment.

정렬 키들은 각각 정형화된 형상을 가지는데, 예컨대 십자가 형상, 여러 줄의 막대 형상 마크 등이 정렬 키로 사용되고 있다. 정렬 키는 여러 가지 방법으로 웨이퍼 상에 표시될 수 있는 있는데, 그 중에서 대표적인 방법이 웨이퍼의 표면 일부를 식각하여 소정 형상의 정렬 키를 표시하는 것이다. 즉, 표시하고자 하는 형상의 정렬 키는 웨이퍼의 일부를 식각함으로써 웨이퍼에 표시될 수 있다. Each of the alignment keys has a standard shape, for example, a cross shape, a row of bar-shaped marks, and the like are used as the alignment keys. Alignment keys can be displayed on the wafer in a number of ways, a typical method of which is to etch a portion of the surface of the wafer to display an alignment key of a predetermined shape. That is, the alignment key of the shape to be displayed may be displayed on the wafer by etching part of the wafer.

웨이퍼의 일부를 식각하는 방식은 두 가지가 있는데, 포지티브 유형(positive type)과 네가티브 유형(negative type)이 그것이다. 도 1b는 포지티브 유형의 정렬 키의 일례를 보여 주는 평면도이다. 도 1b를 참조하면, 십자가 형상의 정렬 키(10b)들의 주변 영역(12b)이 식각되어 있어서 정렬 키(10b)가 주변보다 돌출되는 형상을 갖는다(도면에서 흰색 부분이 에칭되어 파여져 있는 부분이다). 즉, 십자가 형상의 정렬 키(10b)가 돌출부이고, 그 주변 영역(12b)이 식각부이다. 그리고 도 1a는 네가티브 유형의 정렬 키의 일례를 보여 주는 평면도이다. 도 1a를 참조하면, 십자가 형상의 정렬 키(10a) 자체가 주변 영역(12a)보다 더 파여져 있는 형상을 갖는다(마찬가지로 도면에서 흰색 부분이 에칭되어 파여져 있는 부분이다). 즉, 십자가 형상의 정렬 키(10a)가 식각부이고 그 주변 영역(12a)이 돌출부이다. 그리고 도 1a 및 도 1b에서 참조 번호 13a 및 13b는 '정렬 키 외곽 영역'이다.There are two ways to etch a portion of the wafer, the positive type and the negative type. 1B is a plan view showing an example of a positive type alignment key. Referring to FIG. 1B, the peripheral area 12b of the cross-shaped alignment keys 10b is etched so that the alignment key 10b protrudes from the periphery (the white portion is etched and excavated in the figure). . That is, the cross-shaped alignment key 10b is a protrusion, and its peripheral region 12b is an etching portion. 1A is a plan view showing an example of a negative type of alignment key. Referring to FIG. 1A, the cross-shaped alignment key 10a itself has a shape that is more dug than the peripheral area 12a (similarly, the white portion is etched and excavated in the figure). That is, the cross-shaped alignment key 10a is an etched portion and its peripheral region 12a is a protrusion. 1A and 1B, reference numerals 13a and 13b denote 'alignment key outer regions'.

따라서 이러한 정렬 키는 그 유형에 상관없이 키 자체 또는 키의 주변부 등과 같은 소정의 영역이 파여져 있는 형태로 존재한다. XY축으로의 축 정렬 키나 오버레이 키는 칩 당 하나 이상이 표시되며, 글로벌 정렬 키는 웨이퍼 당 하나 이상의 설치되므로, 하나의 웨이퍼에는 상당히 많은 개수의 정렬 키 및 오버레이 키가 존재한다. 그리고 이들 키들은 다른 키와는 별도로 반도체 웨이퍼 및/또는 반도체 칩의 소정 영역에 고립되어 위치한다.Therefore, such a sorting key exists in a form in which a predetermined area, such as the key itself or the periphery of the key, is recessed regardless of its type. Since one or more axis alignment keys or overlay keys per XY axis are displayed per chip, and one or more global alignment keys are installed per wafer, there is a significant number of alignment keys and overlay keys per wafer. In addition, these keys are located separately from a predetermined area of the semiconductor wafer and / or the semiconductor chip, apart from other keys.

한편, 반도체 제조 공정에서는 절연막이나 도전막 등과 같은 박막이나 소정의 패턴을 형성할 때 통상적으로 화학기상증착(Chemical Vapor Deposition, CVD)이나 물리기상증착(Physical Vapor Deposition, PVD), 증발(Evaporation) 등의 공정을 이용하여 피처리 웨이퍼 상에 소정의 물질을 직접 퇴적시킨다. 반면, 박막 전이(thin film transfer) 공정은 다른 기판의 박막(예컨대, 에피 웨이퍼 상의 단결정 실리콘막)이나 다른 기판 상에 형성되어 있는 소정의 박막을 피처리 웨이퍼에 전사시킴으로써 피처리 웨이퍼 상에 절연막이나 도전막 등과 같은 박막이나 소정의 패턴을 형성한다. 이러한 박막 전이를 위해서는 먼저 피처리 웨이퍼(예컨대, 실리콘-온-인슐레이터(Silicon-On-Insulator, SOI) 웨이퍼나 일반 단결정, 다결정 실리콘 웨이퍼일 수 있다) 상에 박막이 형성되어 있는 전사 웨이퍼(이것도 SOI 웨이퍼나 일반 웨이퍼일 수 있다)를 접합하며, 그 이후에 백 그라인딩(back grinding)이나 반응성 이온 식각(Reactive Ion Etching, RIE) 등을 이용하여 피처리 웨이퍼로부터 전사 웨이퍼의 핸들을 제거(일반 웨이퍼인 경우에는 웨이퍼의 일정 두께를 남기고 나머지 두께의 실리콘을 제거)한다.In the semiconductor manufacturing process, chemical vapor deposition (CVD), physical vapor deposition (PVD), evaporation, etc., are generally used to form a thin film or a predetermined pattern such as an insulating film or a conductive film. The process of directly deposits a predetermined material on the target wafer. On the other hand, a thin film transfer process is performed by transferring an insulating film on a target wafer by transferring a thin film of another substrate (for example, a single crystal silicon film on an epi wafer) or a predetermined thin film formed on another substrate to a target wafer. A thin film such as a conductive film or the like and a predetermined pattern are formed. In order to perform such a thin film transfer, a transfer wafer in which a thin film is formed on a wafer to be processed (for example, may be a silicon-on-insulator (SOI) wafer or a general monocrystalline or polycrystalline silicon wafer) may also be a SOI. Wafer or normal wafer), and then remove the handle of the transfer wafer from the wafer to be processed using back grinding or reactive ion etching (RIE). In this case, the silicon of the remaining thickness is removed while leaving a certain thickness of the wafer.

그런데, 기존의 박막 전이 공정에 의하면, 피처리 웨이퍼에서 정렬 키 자체나 그 주위의 오목한 부분(파여진 부분)에 공기(대기압이나 저기압 상태의 본딩 챔버 내에서 공기가 일정 부분 남아 있는 상태에서 피처리 웨이퍼와 전사 웨이퍼의 본딩을 수행하는 경우)가 잔류할 수가 있다. 잔류하는 공기는 후속 공정(본딩 이후에 수행하는 어닐링 공정이나 뒤따르는 소정 온도 이상의 반도체 제조 공정)에서 가해지는 열에 의하여 정렬 키 영역이나 그 주변 영역에 버블이 발생하여 웨이퍼나 반도체 칩의 손상을 유발할 수가 있다. 또한, 경우에 따라서는(예를 들어, 진공상태에서 본딩하는 경우) 피처리 웨이퍼의 정렬 키 자체나 그 주위의 오목한 부분(파여진 부분)으로 인하여 전사된 박막에 주저 않는 형태의 손상이 발생할 수도 있다. 이와 같이, 정렬 키로 인하여 버블이 생기거나 또는 주저 않는 형태의 박막 손상이 있는 경우에는, 추가적인 공정 진행이 어렵거나 또는 제조된 반도체 소자에 결함을 초래할 수가 있다.
By the way, according to the conventional thin film transfer process, air is processed in a state in which air (a part of the air remaining in the bonding chamber at atmospheric pressure or low pressure) remains in the alignment key itself or the concave portion (cavity) around the wafer to be processed. The bonding between the wafer and the transfer wafer) may remain. Residual air may be bubbled in the alignment key region or its surroundings by heat applied in a subsequent process (annealing process after bonding or subsequent semiconductor manufacturing process above a predetermined temperature), which may cause damage to the wafer or semiconductor chip. have. In some cases (eg, bonding in a vacuum), damage to the transferred thin film may occur due to the alignment key of the wafer to be processed or the concave portion (cavity) around the wafer. have. As described above, in the case where bubbles are generated due to the alignment key or there is damage to the thin film in the form of hesitation, further processing may be difficult or defects may be caused in the manufactured semiconductor device.

전술한 문제점을 해결하기 위한 가장 좋은 해결책은 공기가 잔류하거나 또는 박막 손상이 생기지 않도록 정렬 키의 오목한 부분을 특정 물질로 채우는 것이다. 정렬 키의 오목한 부분이 물질로 채워지면 공기가 잔류하거나 또는 진공 상태의 빈 공간이 생기는 문제가 근본적으로 방지될 수 있다. 그러나 이러한 방법은 정렬 키의 크기가 큰 경우에는 구현하기가 상당히 어렵다. 왜냐하면, 상대적으로 큰 크기의 정렬 키를 특정 물질로 완전히 채우기가 현실적으로 거의 불가능하기 때문이다. 일반적으로 사용되는 정렬 키의 크기는 약 10㎛ 정도이며, 키 주변 영역의 크기는 수백 ㎛ 정도가 된다. 이러한 큰 크기를 갖는 정렬 키 및/또는 그 주변부의 식각부를 반도체 물질로 채우고 웨이퍼 본딩 등 후속 공정을 정상적으로 진행하는 것이 거의 불가능하다. The best solution to the above-mentioned problem is to fill the recessed portion of the alignment key with a certain material so that no air remains or thin film damage occurs. The filling of the concave portion of the alignment key with material can essentially prevent the problem of residual air or empty space in a vacuum. However, this method is quite difficult to implement if the sort key is large. This is because it is practically impossible to completely fill a relatively large sized sort key with a particular material. The size of the alignment key generally used is about 10 mu m, and the area around the key is several hundred mu m. It is almost impossible to fill this large sized alignment key and / or its etched portions with semiconductor material and to proceed normally with subsequent processes such as wafer bonding.

따라서 본 발명에 해결하고자 하는 하나의 과제는 정렬 키의 크기가 상대적으로 커서 정렬 키의 오목한 부분인 식각부를 특정 물질로 채우기 어려운 경우에, 정렬 키로 인하여 버블 현상이 생기거나 박막에 크랙이 발생할 수 있는 문제를 해결할 수 있는 복수의 정렬 키를 갖는 박막 전이용 웨이퍼을 제공하는 것이다.
Therefore, one problem to be solved by the present invention is that when the alignment key is relatively large and it is difficult to fill the etched portion, which is a concave part of the alignment key, with a specific material, bubbles may occur or cracks may occur due to the alignment key. It is to provide a thin film transfer wafer having a plurality of alignment keys that can solve the problem.

상기한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 박막 전이용 웨이퍼는 웨이퍼의 표면으로부터 소정의 깊이만큼 식각된 식각부를 이용하여 표시되는 하나 또는 그 이상의 정렬 키 및 상기 하나 또는 그 이상의 정렬 키의 식각부를 연결하면서 웨이퍼의 가장자리까지 연장된 배기 관로를 포함한다.One or more alignment keys and the one or more alignment keys displayed on the thin film transition wafer according to an embodiment of the present invention for solving the above problems are displayed by using an etching portion etched by a predetermined depth from the surface of the wafer. And an exhaust conduit extending to the edge of the wafer while connecting the etch portions of the wafer.

상기 실시예의 일 측면에 의하면, 상기 복수의 정렬 키 각각은 포지티브 유형의 정렬 키이고, 상기 배기 관로는 상기 웨이퍼의 표면을 식각하여 상기 복수의 정렬 키의 외곽부에 형성되어 있을 수 있다. 또는, 상기 복수의 정렬 키 각각은 네가티브 유형의 정렬 키이고, 상기 배기 관로는 상기 웨이퍼의 표면과는 다른 층에 형성되어 있을 수 있다. 또는, 상기 복수의 정렬 키에는 포지티브 유형의 정렬 키와 네가티브 유형의 정렬 키가 섞여 있으며, 상기 배기 관로는 상기 포지티브 유형의 정렬 키를 연결하는 하나 또는 그 이상의 제1 배기 관로 및 상기 네가티브 유형의 정렬 키를 연결하는 하나 또는 그 이상의 제2 배기 관로를 포함할 수 있다.According to one aspect of the embodiment, each of the plurality of alignment keys is a positive type of alignment key, the exhaust pipe may be formed in the outer portion of the plurality of alignment keys by etching the surface of the wafer. Alternatively, each of the plurality of alignment keys is a negative type of alignment key, and the exhaust conduit may be formed in a layer different from the surface of the wafer. Alternatively, the plurality of alignment keys may be a mixture of a positive type alignment key and a negative type alignment key, and the exhaust conduit may include one or more first exhaust lines and the negative type alignment connecting the positive type alignment keys. It may comprise one or more second exhaust conduits connecting the keys.

상기 실시예의 다른 측면에 의하면, 상기 배기 관로는 상기 웨이퍼에 수직 방향으로 배열된 복수의 정렬 키의 식각부를 연결하는 수직 배기 관로 및 상기 웨이퍼에 수평 방향으로 배열된 복수의 정렬 키의 식각부를 연결하는 수평 배기 관로 중에서 적어도 하나를 포함할 수 있다. According to another aspect of the embodiment, the exhaust pipe is a vertical exhaust pipe for connecting the etched portion of the plurality of alignment keys arranged in the vertical direction on the wafer and connecting the etched portion of the plurality of alignment keys arranged in the horizontal direction to the wafer It may include at least one of the horizontal exhaust passage.

상기 실시예의 또 다른 측면에 의하면, 상기 배기 관로는 상기 웨이퍼 표면, 상기 웨이퍼의 실리콘 박막의 상측이나 하측에 형성되어 있는 절연층, 또는 상기 웨이퍼와 상기 웨이퍼의 실리콘 박막의 상측이나 하측에 형성된 절연층의 전체 두께에 걸쳐 형성되어 있을 수 있다. According to another aspect of the embodiment, the exhaust pipe is an insulating layer formed on the surface of the wafer, the upper or lower side of the silicon thin film of the wafer, or the insulating layer formed on the upper or lower side of the silicon thin film of the wafer and the wafer. It may be formed over the entire thickness of.

상기 실시예의 또 다른 측면에 의하면, 상기 배기 관로의 측벽과 바닥에는 절연층이 추가로 형성되어 있을 수 있다.
According to another aspect of the embodiment, the insulating layer may be further formed on the side wall and the bottom of the exhaust pipe.

본 발명에 의하면, 정렬 키 자체 또는 그 주변부의 식각부를 연결하는 배기 관로가 웨이퍼 상에 추가로 형성되어 있다. 그리고 이 배기 관로는 웨이퍼의 가장자리까지 연장된다. 따라서 박막 전이용 웨이퍼는 소정의 박막이 전이되고 난 이후에도 열처리 공정이나 소정의 반도체 처리 공정을 수행한다고 하더라도, 정렬 키 자체나 그 주변의 식각부에 잔류하는 가스가 웨이퍼에 아무런 손상을 가하지 않고서도 웨이퍼의 외부로 유출될 수가 있다. 또한, 배기 관로의 측벽과 하면에 소정의 물질막을 채우는 경우에는 웨이퍼에 대한 박막의 접착력을 향상시켜서 박막 들뜸 현상을 방지할 수가 있다.
According to the present invention, an exhaust conduit is further formed on the wafer, which connects the alignment key itself or the etching portion of its periphery. This exhaust conduit extends to the edge of the wafer. Therefore, even if the thin film transfer wafer performs the heat treatment process or the semiconductor processing process even after the predetermined thin film is transferred, the gas remaining in the etching portion of the alignment key itself or the surroundings thereof does not damage the wafer without any damage. It may leak out of. In addition, when a predetermined material film is filled on the sidewalls and the lower surface of the exhaust pipe, the adhesion of the thin film to the wafer can be improved to prevent the thin film floating phenomenon.

도 1a는 네가티브 유형의 정렬 키를 보여 주는 평면도이다.
도 1b는 포지티브 유형의 정렬 키를 보여 주는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 전이용 웨이퍼의 구조를 보여 주는 평면도이다.
도 3a는 배기 관로가 수평 방향으로 연장되도록 형성된 실시예를 보여 주는 평면도이다.
도 3b는 배기 관로가 수직 방향으로 연장되도록 형성된 실시예를 보여 주는 평면도이다.1A is a plan view showing a sort key of negative type.
1B is a plan view showing a positive type of alignment key.
2 is a plan view showing the structure of a wafer for thin film transition according to an embodiment of the present invention.
3A is a plan view showing an embodiment in which the exhaust pipe is formed to extend in the horizontal direction.
3B is a plan view showing an embodiment in which the exhaust pipe is formed to extend in the vertical direction.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세하게 설명한다. 사용되는 용어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 후술하는 실시예들에서 사용된 용어의 의미는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The terms used are terms selected in consideration of the functions in the embodiments, and the meaning of the terms may vary depending on the user, the intention or custom of the operator, and the like. Therefore, the meaning of the terms used in the following embodiments is defined according to the definition when specifically defined in this specification, and unless otherwise defined, it should be interpreted in a sense generally recognized by those skilled in the art.

도 2는 본 발명의 일 실시예에 따른 박막 전이용 웨이퍼의 구조를 보여 주는 평면도이다. 도 2에 도시된 웨이퍼의 상면에 도시되어 있는 셀의 개수 및 크기는 단지 설명의 편의를 위하여 도식화 되었으며, 실제로는 하나의 반도체 웨이퍼에는 아주 작은 크기의 반도체 칩(셀)이 수십 개 내지 수백 개가 매트릭스 형태로 배열되어 있을 수 있다. 그리고 도 2의 웨이퍼에는 각 셀의 정렬 키나 오버레이 키 등이 반도체 칩 각각에 표시되어 있는 것으로 도시되어 있는데, 이것도 단지 설명의 편의를 위한 것이다. 이와는 달리, 웨이퍼의 가장자리 등에는 웨이퍼 자체의 정렬을 위한 하나 또는 그 이상의 글로벌 정렬 키등이 추가로 형성되어 있을 수 있다. 2 is a plan view showing the structure of a wafer for thin film transition according to an embodiment of the present invention. The number and size of cells shown on the upper surface of the wafer shown in FIG. 2 are only illustrated for convenience of explanation, and in practice, one semiconductor wafer has a matrix of very small size semiconductor chips (cells) in the range of tens to hundreds. It may be arranged in the form. In the wafer of FIG. 2, an alignment key, an overlay key, and the like of each cell are shown on each semiconductor chip, which is merely for convenience of description. Alternatively, one or more global alignment keys or the like may be further formed at the edge of the wafer or the like to align the wafer itself.

도 2를 참조하면, 웨이퍼에는 복수의 정렬 키 영역(20)이 표시되어 있다. 보다 정확하게는 도 2에는 웨이퍼에서 복수의 정렬 키가 배치되는 영역(20)만이 예시적으로 표시되어 있는데, 이것은 단지 도시의 편의를 위한 것이다. 따라서 도 2에서 직사각형으로 표시된 부분에 하나 또는 그 이상의 정렬 키(21a, 21b)가 표시 또는 형성되어 있다(도 3a 또는 도 3b 참조). 도 2에 도시된 바와 같이, 정렬 키 배치 영역(20)은 각 반도체 소자(사각형 셀)에서 소정의 위치(예컨대, 우측 상단과 우측 하단)에 규칙적으로 배열되어 있을 수 있는데, 여기에만 한정되는 것은 아니다. 그리고 임의적인 것이지만, 글로벌 키 등은 웨이퍼 전체를 기준으로 하나 또는 복수 개가 소정의 위치에 배열되어 있을 수 있다(도시하지 않음). Referring to FIG. 2, a plurality of alignment key regions 20 are displayed on the wafer. More precisely, FIG. 2 exemplarily shows only the region 20 in which a plurality of alignment keys are placed on the wafer, which is for illustration only. Accordingly, one or more alignment keys 21a and 21b are displayed or formed in a portion indicated by a rectangle in FIG. 2 (see FIG. 3A or 3B). As shown in FIG. 2, the alignment key arrangement region 20 may be regularly arranged at a predetermined position (eg, upper right and lower right) in each semiconductor device (square cell), but the present invention is not limited thereto. no. And although optional, one or more global keys or the like may be arranged at predetermined positions with respect to the entire wafer (not shown).

정렬 키 배치 영역(20)에 형성되어 있는 정렬 키는 전체가 포지티브 유형(도 1b 참조)이거나 또는 전체가 네가티브 유형(도 1a 참조)이거나 또는 두 가지 유형이 섞여 있을 수도 있다. 전자의 경우에는 소정의 형상(예컨대, 십자가 형상)을 갖는 정렬 키(21a, 도 3a 및 도 3b 참조)의 주변 부분(22a, 도 3a 및 도 3b 참조)이 웨이퍼의 표면으로부터 소정의 깊이만큼 식각된 식각부에 해당된다. 반대로, 후자의 경우에는 소정의 형상(예컨대, 십자가 형상)을 갖는 정렬 키(21b, 도 3a 및 도 3b 참조) 자체가 웨이퍼의 표면이나 그 주변부(22b, 도 3a 및 도 3b 참조)로부터 소정의 깊이만큼 식각된 식각부에 해당된다.The alignment keys formed in the alignment key arrangement area 20 may be all of the positive type (see FIG. 1B), all of the negative types (see FIG. 1A), or a mixture of the two types. In the former case, the peripheral portion 22a, 3a and 3b of the alignment key 21a, see FIGS. 3a and 3b having a predetermined shape (e.g., cross-shaped) is etched by a predetermined depth from the surface of the wafer. Corresponds to the etched portion. Conversely, in the latter case, the alignment key 21b (see FIGS. 3B and 3B) itself having a predetermined shape (e.g., cross-shaped) itself is desired from the surface of the wafer or its periphery 22b, 3A and 3B. Corresponds to the etching portion etched by the depth.

그리고 웨이퍼에는 복수의 정렬 키를 연결하는 배기 관로(24)가 형성되어 있다. 배기 관로(24)는 정렬 키 배치 영역(20) 자체나 또는 정렬 키 배치 영역(20)의 주변에 연결되도록 웨이퍼의 표면의 소정의 깊이만큼 식각하여 웨이퍼의 표면에 형성될 수 있는데, 이것은 단지 예시적인 것이다. 배기 관로(24)의 깊이가 정렬 키나 그 주변에 해당하는 식각부의 깊이와 같을 필요가 없다는 것은 당업자에게 자명하다. 배기 관로(24)는 하나 이상이 형성되며, 복수의 배기 관로(24)는 하나 이상의 지점에서 교차하여 서로 연통이 될 수도 있다. 예를 들어, 복수의 배기 관로(24)는 수평 방향으로 서로 평행하게 복수 개가 형성되고 또한 수직 방향으로도 서로 평행하게 복수 개가 형성되어 있을 수 있다.An exhaust pipe 24 is formed on the wafer to connect the plurality of alignment keys. The exhaust conduit 24 may be formed on the surface of the wafer by etching to a predetermined depth of the surface of the wafer to be connected to the alignment key placement area 20 itself or to the periphery of the alignment key placement area 20, which is merely illustrative. It is an enemy. It will be apparent to those skilled in the art that the depth of the exhaust conduit 24 need not be equal to the depth of the etch portion corresponding to the alignment key or its periphery. One or more exhaust conduits 24 are formed, and the plurality of exhaust conduits 24 may be in communication with each other by crossing at one or more points. For example, the plurality of exhaust pipes 24 may be formed in parallel to each other in the horizontal direction, and may be formed in parallel to each other in the vertical direction.

이러한 배기 관로(24)는 정렬 키(21a) 자체나 또는 정렬 키의 주변부(22b)의 식각부를 연결함으로써, 박막 전이를 위한 웨이퍼 접합 시에 식각부에 잔류하게 되는 기체(가스)에 대한 배출 통로로서 기능한다. 이를 위하여, 배기 관로(24)는 복수의 식각부를 서로 연결하도록 형성될 뿐만 아니라, 배기 관로(24)의 적어도 일 단부는 웨이퍼의 가장자리 부분까지 연장된다. 배기 관로(24)는 도시된 바와 같이 양 단부가 웨이퍼의 가장자리 부분까지 연장됨으로써, 가스의 배기가 보다 원활하게 이루어질 수도 있다. 이러한 배기 관로(24)에 의하여, 식각부에 잔류하는 가스는 후속 열처리 공정이나 고온의 기판 제조 공정시에 배기 관로(24)를 따라서 외부로 배출되므로, 버블링 현상에 의하여 박막에 손상이 생기는 것을 방지할 수가 있다. This exhaust conduit 24 connects the etch portion of the alignment key 21a itself or the peripheral portion 22b of the alignment key, so that the exhaust passage for gas (gas) remaining in the etching portion at the time of wafer bonding for thin film transition. Function as. To this end, the exhaust conduit 24 is not only formed to connect a plurality of etching portions to each other, but at least one end of the exhaust conduit 24 extends to an edge portion of the wafer. As shown in the exhaust conduit 24, both ends of the exhaust conduit 24 extend to the edge of the wafer, whereby gas may be more smoothly exhausted. By the exhaust pipe 24, the gas remaining in the etching portion is discharged to the outside along the exhaust pipe 24 during the subsequent heat treatment process or high temperature substrate manufacturing process, the damage to the thin film due to the bubbling phenomenon I can prevent it.

도 3a는 도 2의 점선 A로 표시된 부분을 부분적으로 확대한 평면도이고, 도 3b는 도 2의 점선 B로 표시된 부분을 부분적으로 확대한 평면도이다. 도 3a 및 도 3b는 각각 하나의 셀에 있는 정렬 키 영역에 수평 방향 또는 수직 방향으로 서로 다른 유형의 정렬 키가 나란히 형성되어 있는 경우이다. 도 3a를 참조하면, 식각부인 포지티브 유형의 정렬 키(21a)의 주변부(22a)와 네가티브 유형의 정렬 키(21b) 자체가 수평 방향으로 연장되도록 형성되어 있는 배기 관로(24a)에 서로 연결되도록 형성되어 있다. 그리고 도 3b를 참조하면, 식각부인 포지티브 유형의 정렬 키(21a)의 주변부(22a)와 네가티브 유형의 정렬 키(21b) 자체가 수직 방향으로 연장되도록 형성되어 있는 배기 관로(24b)에 서로 연결되도록 형성되어 있다. 여기서, 배기 관로(24a, 24b)는 좁은 의미로는 수평 방향으로 연장된 부분만을 가리키지만, 넓은 의미로는 좁은 의미의 배기 관로와 식각부를 연결하는 지선(지류)도 포함한다.  FIG. 3A is a partially enlarged plan view of a portion indicated by a dotted line A of FIG. 2, and FIG. 3B is a partially enlarged plan view of a portion indicated by a dotted line B of FIG. 2. 3A and 3B illustrate different types of alignment keys formed side by side in a horizontal direction or a vertical direction in each of the alignment key regions in one cell. Referring to FIG. 3A, the peripheral portion 22a of the positive type alignment key 21a as an etching portion and the negative type alignment key 21b itself are formed to be connected to each other in an exhaust pipe line 24a formed to extend in the horizontal direction. It is. 3B, the peripheral portion 22a of the positive type alignment key 21a as an etched portion and the negative type alignment key 21b itself are connected to each other in an exhaust pipe 24b formed to extend in the vertical direction. Formed. Here, the exhaust pipes 24a and 24b indicate only a portion extending in the horizontal direction in a narrow sense, but also include branch lines (feeders) connecting the exhaust pipe and the etching portion in a narrow sense.

일반적으로 정렬 키가 포지티브 유형이고 이러한 포지티브 유형의 정렬 키들을 서로 연결하는 배기 관로는 정렬 키의 주변 영역인 식각부들을 연장하도록 형성될 수 있다. 즉, 정렬 키의 형상에 영향을 끼치지 않고, 단순히 정렬 키의 주변 영역(식각부)을 서로 연결하도록 웨이퍼의 표면을 식각함으로써 배기 관로를 형성할 수 있다. 경우에 따라서는 포지티브 정렬 키의 식각부를 종래보다 조금 더 넓게(외곽 방향으로 더 많이) 식각하여 형성함으로써, 배기 관로를 통한 식각부들의 연결이 보다 원활하게 이루어지도록 할 수도 있다.In general, an exhaust pipe line in which the alignment key is positive type and connecting the positive type alignment keys to each other may be formed to extend the etching portions which are the peripheral regions of the alignment key. That is, the exhaust pipe can be formed by simply etching the surface of the wafer so as to connect the peripheral regions (etch portions) of the alignment key to each other without affecting the shape of the alignment key. In some cases, the etching portion of the positive alignment key may be formed by etching a bit wider (more in the outer direction) than in the related art, so that the etching portions may be more smoothly connected through the exhaust pipe.

반면, 정렬 키가 네가티브 유형이면, 이러한 네가티브 유형의 정렬 키들을 서로 연결하는 배기 관로는 포지티브 유형일 때의 배기 관로를 형성하는 방법과 같은 방법으로 배기 관로를 형성하기가 어렵다. 왜냐하면, 네가티브 정렬 키들을 연결하는 배기 관로는 식각부인 정렬 키 자체와 연통하게 되기 때문이다. 정렬 키와 연통되는 다른 구조물이 형성되어 있으면, 정렬 장치(또는 이에 구비되어 있는 카메라 장치)가 이러한 배기 관로를 잡음으로 인식할 가능성이 있기 때문이다. 즉, 정렬 장치가 배기 관로와 연결된 정렬 키를 잡음으로 인식하여 정확한 정렬이 되지 않을 수가 있다. 이러한 경우에는 배기 관로(도 3a의 참조 번호 25a 및 도 3b의 참조 번호 25b)를 정렬 키와 동일한 층(예컨대, 웨이퍼 표면)에 형성하지 않고서 정렬 키가 형성된 층과는 다른 층(예컨대, 웨이퍼 표면에 형성되어 있는 산화막 등과 같은 절연막이나 웨이퍼 내에 형성되어 있는 절연막 등)에 형성함으로써, 배기 관로(25a, 25b)에 의한 오정렬이 방지되도록 할 수도 있다. 즉, 정렬 키가 네가티브 유형인 경우에는, 배기 관로는 정렬 장치(카메라 장치)에 의하여 인식이 되지 않는 위치에 형성하는 것이 바람직하다.On the other hand, if the alignment key is negative type, it is difficult to form the exhaust pipe in the same way as the exhaust pipe connecting the negative type alignment keys with each other in the same way as the exhaust pipe when the positive type is formed. This is because the exhaust pipe connecting the negative alignment keys is in communication with the alignment key itself, which is an etching part. This is because if another structure is formed in communication with the alignment key, the alignment device (or the camera device provided therewith) is likely to recognize such an exhaust pipe as noise. That is, the alignment device may not recognize the alignment key connected to the exhaust pipe as noise and may not be correctly aligned. In this case, a layer different from the layer on which the alignment key is formed (for example, wafer surface) without forming an exhaust conduit (reference number 25a in FIG. 3A and reference number 25b in FIG. 3B) on the same layer as the alignment key (for example, wafer surface). By forming an insulating film such as an oxide film or the like formed in the insulating film or an insulating film formed in the wafer), it is possible to prevent misalignment due to the exhaust pipe lines 25a and 25b. That is, when the alignment key is negative type, it is preferable to form the exhaust pipe at a position that is not recognized by the alignment device (camera device).

한편, 하나의 웨이퍼에 형성되어 있는 정렬 키에 포지티브 유형의 정렬 키와 네가티브 유형의 정렬 키가 서로 섞여 있는 경우에는 다양한 방법으로 배기 관로가 형성될 수 있다. 예를 들어, 배기 관로는 포지티브 유형의 정렬 키들만을 서로 연결하도록 형성되거나 또는 네가티브 유형의 정렬 키들만을 서로 연결하도록 각각 형성될 수 있다. 이 경우에, 하나의 웨이퍼에 배기 관로는 적어도 2개가 형성되며, 이들 배기 관로의 전부 또는 일부는 교차하여 서로 연결이 될 수도 있다. 또는, 도 3a 및 도 3b에 도시된 바와 같이, 하나의 배기 관로가 포지티브 유형의 배기 관로와 네가티브 유형의 배기 관로를 함께 연결하도록 형성이 될 수도 있다.On the other hand, when the alignment key formed on one wafer is mixed with the positive type alignment key and the negative type alignment key, the exhaust pipe can be formed in various ways. For example, the exhaust conduit can be formed to connect only positive type alignment keys to each other or can be formed to connect only negative type alignment keys to each other. In this case, at least two exhaust conduits are formed in one wafer, and all or part of these exhaust conduits may cross each other and be connected to each other. Alternatively, as shown in FIGS. 3A and 3B, one exhaust conduit may be formed to connect the positive type exhaust conduit and the negative type exhaust conduit together.

그리고 각 반도체 칩에 형성되어 있는 수평 방향으로의 정렬을 위한 정렬 키와 수직 방향으로의 정렬을 위한 정렬 키는 각각 그룹으로 나누어져서 서로 연결이 될 수도 있다. 보다 구체적으로, 수평 방향의 정렬 키는 가로 방향으로 연장된 도 2에 도시된 것과 같은 제1 배기 관로에 의하여 횡방향으로 서로 연결이 될 수 있다. 이러한 제1 배기 관로는 가로 방향으로 배열된 반도체 칩(셀)의 배열에 대응하여 복수 개가 형성되어 있을 수 있다. 그리고 수직 방향의 정렬 키는 세로 방향으로 연장된 도 2에 도시된 것과 같은 제2 배기 관로에 의하여 종방향으로 서로 연결이 될 수 있다. 이러한 제2 배기 관로는 세로 방향으로 배열된 반도체 칩(셀)의 배열에 대응하여 복수 개가 형성되어 있을 수 있다. The alignment keys for alignment in the horizontal direction and the alignment keys for alignment in the vertical direction formed on each semiconductor chip may be divided into groups and connected to each other. More specifically, the horizontal alignment keys may be connected to each other in the lateral direction by the first exhaust pipe as shown in FIG. 2 extending in the horizontal direction. A plurality of first exhaust pipes may be formed to correspond to the arrangement of semiconductor chips (cells) arranged in the horizontal direction. And the vertical alignment keys may be connected to each other in the longitudinal direction by a second exhaust pipe as shown in Figure 2 extending in the longitudinal direction. A plurality of such second exhaust pipes may be formed corresponding to the arrangement of the semiconductor chips (cells) arranged in the vertical direction.

그리고 이러한 배기 관로는 반드시 웨이퍼의 표면, 즉 정렬 키가 형성되어 있는 평면(층)과 동일한 평면(층)에 형성될 필요가 없다는 것은 당업자에게 자명하다. 왜냐하면, 배기 관로는 정렬 장치에 의한 키 인식과는 상관이 없는 부수적인 구성요소이기 때문이다. 오히려, 정렬 장치에 의한 오인식을 방지할 수 있도록, 배기 관로가 정렬 키와는 다른 평면에 형성되는 것이 더 바람직하다는 것은 전술한 바와 같다. 예를 들어, 배기 관로는 웨이퍼의 실리콘 층 내부나 실리콘 상부, 혹은 실리콘 내나 그 상측에 형성되어 있는 산화막 등과 같이, 웨이퍼 내부나 상측에 형성되는 소정의 물질막 내부에 형성이 될 수도 있다.And it is apparent to those skilled in the art that such an exhaust pipe does not necessarily need to be formed on the surface of the wafer, that is, the same plane (layer) as the plane (layer) on which the alignment key is formed. This is because the exhaust pipe is an additional component that has nothing to do with key recognition by the alignment device. Rather, as described above, it is more preferable that the exhaust pipe is formed in a plane different from the alignment key so as to prevent misrecognition by the alignment device. For example, the exhaust conduit may be formed inside a predetermined material film formed on or inside the wafer, such as an oxide film formed on or inside the silicon layer of the wafer, or on or above the silicon.

본 발명의 실시예의 일 측면에 의하면, 이러한 배기 관로를 형성하는 방법에는 특별한 제한이 없다. 예를 들어, 통상적인 반도체 식각 공정을 이용하여, 웨이퍼의 일부를 식각함으로써 웨이퍼의 상면에 배기 관로를 형성할 수도 있다. 또는, 필요한 경우에는 반도체 스테퍼(stepper)나 스캐너(scanner) 등의 노광기의 노광시 오버랩 노광 방법을 활용함으로써 배기 관로가 확실하게 형성되도록 할 수도 있다. 예컨대, 정렬 키 자체나 그 주변부와 식각부와 일방향으로 연장되어 있는 배기 관로를 연결하는 연결 부위의 경우에는 이러한 이중 노광을 이용하여 그 연결(즉, 식각부와 직선으로 연장된 배기 관로의 연결)이 확실하게 보장되도록 할 수 있다.According to one aspect of the embodiment of the present invention, there is no particular limitation on the method of forming such an exhaust pipe. For example, an exhaust pipe may be formed on the upper surface of the wafer by etching part of the wafer using a conventional semiconductor etching process. Alternatively, if necessary, an exhaust pipe can be reliably formed by utilizing an overlap exposure method in exposing an exposure machine such as a semiconductor stepper or scanner. For example, in the case of a connection portion connecting the alignment key itself or the peripheral portion with the etching portion and the exhaust pipe extending in one direction, the connection (ie, the connection between the etching portion and the exhaust pipe extending in a straight line) is used with such double exposure. This can be ensured.

그리고 배기 관로는 식각되어 형성된 홈(트렌치) 자체가 되거나 또는 배기 관로의 측벽과 하면에는 소정의 물질막이 더 형성되어 있을 수도 있다. 후자의 경우에, 스텝 커버리지가 우수한 반도체 막 증착 공정(예컨대, 플라즈마 CVD나 원자층 증착법 등)을 이용하여 정렬 키나 그 주변부의 식각부와 함께 배기 관로에도 소정의 물질막이 증착되도록 할 수도 있다. 이 경우에, 상기 물질막이 배기 관로를 완전히 막지 않는 두께가 되도록 형성한다는 것은 당업자에게 자명하다. 즉, 소정의 물질막은 배기 관로를 통해서 가스가 자유롭게 방출될 수 있는 정도만 형성되는 것이 바람직하다. 이와 같이, 배기 관로 및/또는 식각부의 측벽과 하면에 소정의 물질막이 형성되면, 박막 전이 공정 이후에 박막이 들뜨는 현상이 방지될 수 있다.
The exhaust pipe may be a groove (tren) formed by etching, or a predetermined material film may be further formed on the sidewall and the lower surface of the exhaust pipe. In the latter case, a predetermined material film may be deposited on the exhaust pipe along with the alignment key or the etching portion of the peripheral portion thereof by using a semiconductor film deposition process having excellent step coverage (eg, plasma CVD or atomic layer deposition). In this case, it will be apparent to those skilled in the art that the material film is formed to have a thickness that does not completely block the exhaust pipe. That is, it is preferable that the predetermined material film is formed only to the extent that the gas can be freely released through the exhaust pipe. As such, when a predetermined material film is formed on the sidewalls and the lower surface of the exhaust pipe and / or the etching part, the thin film may be prevented from lifting after the thin film transition process.

10a, 10b, 21a, 21b : 정렬 키
13a, 13b: 정렬키 외곽 영역
12a, 12b, 22a, 22b : 정렬 키의 주변 영역
20 : 정렬 키 영역
24, 24a, 24b, 25a, 25b : 배기 관로10a, 10b, 21a, 21b: sort key
13a, 13b: area outside the alignment key
12a, 12b, 22a, 22b: the surrounding area of the sort key
20: sort key area
24, 24a, 24b, 25a, 25b: exhaust pipe

Claims (7)

웨이퍼의 표면으로부터 소정의 깊이만큼 식각된 식각부를 이용하여 표시되는 하나 또는 그 이상의 정렬 키; 및
상기 정렬 키의 식각부를 연결하면서 상기 웨이퍼의 가장자리까지 연장된 배기 관로를 포함하는 박막 전이용 웨이퍼.One or more alignment keys displayed using an etching portion etched to a predetermined depth from the surface of the wafer; And
And an exhaust conduit extending to the edge of the wafer while connecting the etch portion of the alignment key. 제1항에 있어서,
상기 복수의 정렬 키 각각은 포지티브 유형의 정렬 키이고,
상기 배기 관로는 상기 웨이퍼의 표면을 식각하여 상기 복수의 정렬 키의 외곽부에 형성되어 있는 것을 특징으로 하는 박막 전이용 웨이퍼.The method of claim 1,
Each of the plurality of sort keys is a positive type sort key,
And the exhaust conduit is formed on the periphery of the plurality of alignment keys by etching the surface of the wafer. 제1항에 있어서,
상기 복수의 정렬 키 각각은 네가티브 유형의 정렬 키이고,
상기 배기 관로는 상기 웨이퍼의 표면과는 다른 층에 형성되어 있는 것을 특징으로 하는 박막 전이용 웨이퍼.The method of claim 1,
Each of the plurality of sort keys is a sort key of negative type,
The exhaust pipe passage is formed in a layer different from the surface of the wafer. 제1항에 있어서,
상기 복수의 정렬 키에는 포지티브 유형의 정렬 키와 네가티브 유형의 정렬 키가 섞여 있으며,
상기 배기 관로는 상기 포지티브 유형의 정렬 키를 연결하는 하나 또는 그 이상의 제1 배기 관로 및 상기 네가티브 유형의 정렬 키를 연결하는 하나 또는 그 이상의 제2 배기 관로를 포함하는 것을 특징으로 하는 박막 전이용 웨이퍼.The method of claim 1,
The plurality of sort keys are a mixture of a positive type sort key and a negative type sort key.
Wherein said exhaust conduit includes one or more first exhaust conduits connecting said positive type alignment keys and one or more second exhaust conduits connecting said negative type alignment keys. . 제1항 내지 제4항 중 어느 하나의 항에 있어서,
상기 배기 관로는 상기 웨이퍼에 수직 방향으로 배열된 복수의 정렬 키의 식각부를 연결하는 수직 배기 관로 및 상기 웨이퍼에 수평 방향으로 배열된 복수의 정렬 키의 식각부를 연결하는 수평 배기 관로 중에서 적어도 하나를 포함하는 것을 특징으로 하는 박막 전이용 웨이퍼.The method according to any one of claims 1 to 4,
The exhaust conduit includes at least one of a vertical exhaust conduit connecting the etching portions of the plurality of alignment keys arranged in the vertical direction to the wafer and at least one of the horizontal exhaust conduits connecting the etching portions of the plurality of alignment keys arranged in the horizontal direction on the wafer. Thin film transfer wafer, characterized in that. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
상기 배기 관로는 상기 웨이퍼 표면, 상기 웨이퍼의 실리콘 박막의 상측이나 하측에 형성되어 있는 절연층, 또는 상기 웨이퍼와 상기 웨이퍼의 실리콘 박막의 상측이나 하측에 형성된 절연층의 전체 두께에 걸쳐 형성되어 있는 것을 특징으로 하는 박막 전이용 웨이퍼.The method according to any one of claims 1 to 4,
The exhaust pipe is formed over the entire surface of the wafer surface, an insulating layer formed on the upper or lower side of the silicon thin film of the wafer, or an insulating layer formed on the upper or lower side of the silicon thin film of the wafer and the wafer. A thin film transition wafer. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
상기 배기 관로의 측벽과 바닥에는 절연층이 추가로 형성되어 있는 것을 특징으로 하는 박막 전이용 웨이퍼.The method according to any one of claims 1 to 4,
Thin film transition wafer, characterized in that the insulating layer is further formed on the side wall and the bottom of the exhaust pipe.
KR1020110043834A 2011-05-11 2011-05-11 Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure KR20120126210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110043834A KR20120126210A (en) 2011-05-11 2011-05-11 Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110043834A KR20120126210A (en) 2011-05-11 2011-05-11 Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure

Publications (1)

Publication Number Publication Date
KR20120126210A true KR20120126210A (en) 2012-11-21

Family

ID=47511579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043834A KR20120126210A (en) 2011-05-11 2011-05-11 Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure

Country Status (1)

Country Link
KR (1) KR20120126210A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312227B2 (en) 2013-12-30 2016-04-12 Hyundai Motor Company Method of joining semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312227B2 (en) 2013-12-30 2016-04-12 Hyundai Motor Company Method of joining semiconductor substrate

Similar Documents

Publication Publication Date Title
CN104009036A (en) Method for fabricating a multi-gate device
KR20120126210A (en) Wafer for thin film transfer having a plurality of alignment keys for 3D stacking structure
CN101151707A (en) Impurity introduction apparatus and method of impurity introduction
CN104217983A (en) Method for processing a carrier and a carrier
US6958281B2 (en) Method for forming alignment pattern of semiconductor device
CN101930940B (en) Semiconductor shallow trench isolation method
JP2011003568A (en) Method for manufacturing semiconductor chip
KR20110043300A (en) Method of forming active region structure
CN102931171B (en) Pattern mark and corresponding manufacture method thereof
CN101930945B (en) Preparation method of DMOS (Domplementary Metal Oxide Semiconductor) with self-aligned channel in BCD (Bipolar CMOS DMOS) process
US20080014708A1 (en) Method of fabricating semiconductor device
US20220384595A1 (en) Semiconductor device with deep trench isolation mask layout
CN103730405B (en) Soi structure and preparation method thereof
CN108878275A (en) The preparation method of semiconductor devices
US8426282B2 (en) Method for forming semiconductor substrate isolation
CN203103295U (en) Epitaxial mark
KR20040101715A (en) Method of forming overlay vernier of flash memory device
CN104124138A (en) Graphical method
CN116759298A (en) Method for forming photoetching alignment mark and semiconductor device
TW449859B (en) Embedded type alignment mark
CN103855034A (en) Method for manufacturing MOS grid device
US20090166760A1 (en) Semiconductor Device and Method of Manufacturing the Same
KR20100102421A (en) Method of fabricating dummy active pattern for reducing stress of semiconductor device
KR20070025027A (en) Method for manufacturing semiconductor device
CN111785632A (en) Method for forming fin column of transistor and transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application