KR20120124802A - Manufacturing Method of Thin Film Transistor - Google Patents
Manufacturing Method of Thin Film Transistor Download PDFInfo
- Publication number
- KR20120124802A KR20120124802A KR1020110042655A KR20110042655A KR20120124802A KR 20120124802 A KR20120124802 A KR 20120124802A KR 1020110042655 A KR1020110042655 A KR 1020110042655A KR 20110042655 A KR20110042655 A KR 20110042655A KR 20120124802 A KR20120124802 A KR 20120124802A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide semiconductor
- active layer
- layer
- gate insulating
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 123
- 230000008569 process Effects 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 238000009832 plasma treatment Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006355 external stress Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 moisture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 산화물반도체(Oxide Semiconductor)의 액티브층을 포함하는 박막트랜지스터를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor including an active layer of an oxide semiconductor.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.In recent years, as the information age has entered, the display field for visually expressing electrical information signals has been rapidly developed, and various flat panel display devices having excellent performance of thinning, light weight, and low power consumption have been developed. Flat Display Device has been developed to quickly replace the existing Cathode Ray Tube (CRT).
이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD, Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판표시패널을 필수적인 구성요소로 하는데, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다.Specific examples of such a flat panel display include a liquid crystal display (LCD), an organic light emitting display (OLED), an electrophoretic display (EPD, Electric Paper Display), Plasma Display Panel Device (PDP), Field Emission Display Device (FED), Electroluminescence Display Device (ELD) and Electro-Wetting Display (EWD) Etc. can be mentioned. These are commonly required components of a flat panel display panel that implements an image. The flat panel includes a pair of substrates bonded to each other with a layer of a light emitting material or a polarizer interposed therebetween.
한편, 평판 표시패널의 구동 방식은 크게 수동 매트릭스 구동 방식(Passive Matrix Driving Mode)과 능동 매트릭스 구동 방식(Active Matrix Driving Mode)으로 구분될 수 있다. Meanwhile, the driving method of the flat panel display panel may be classified into a passive matrix driving mode and an active matrix driving mode.
수동 매트릭스 구동 방식은 주사라인과 신호라인이 교차하는 영역에 복수의 화소를 형성시키고, 서로 교차하는 주사라인과 신호라인에 모두 신호가 인가되는 동안 그에 대응한 화소를 구동시키는 방식이다. 이러한 수동 매트릭스 구동 방식은 제어가 간단한 장점을 갖는 반면, 각 화소가 독립적으로 구동될 수 없어, 선명도 및 응답속도가 낮고, 그로 인해 고해상도 실현이 어려운 단점을 갖는다. In the passive matrix driving method, a plurality of pixels are formed in an area where a scan line and a signal line cross each other, and a pixel corresponding thereto is driven while signals are applied to both the scan line and the signal line that cross each other. Such a passive matrix driving method has the advantage of simple control, while each pixel cannot be driven independently, resulting in low sharpness and response speed, thereby making it difficult to realize high resolution.
능동 매트릭스 구동 방식은 복수의 화소에 각각 대응하는 스위치소자로써 복수의 박막트랜지스터를 포함하여, 각 박막트랜지스터의 턴온/턴오프를 통해 복수의 화소를 선택적으로 구동시키는 방식이다. 이러한 능동 매트릭스 구동 방식은 제어가 복잡한 단점이 있는 반면, 각 화소가 독립적으로 구동될 수 있어, 수동 매트릭스 구동 방식보다 선명도 및 응답속도가 높아서, 고해상도에 유리한 장점을 갖는다. The active matrix drive method includes a plurality of thin film transistors as switch elements corresponding to a plurality of pixels, and selectively drives a plurality of pixels through turn-on / turn-off of the thin film transistors. While the active matrix driving method has a disadvantage in that the control is complicated, each pixel can be driven independently, so that the sharpness and response speed are higher than the passive matrix driving method, which is advantageous for high resolution.
능동 매트릭스 구동 방식의 평판 표시장치는 복수의 화소를 개개로 구동시키기 위한 트랜지스터 어레이를 필수적으로 포함한다. 여기서, 트랜지스터 어레이는 각 화소영역을 정의하도록 서로 교차 배치되는 게이트라인과 데이터라인, 및 복수의 화소에 각각 대응하여, 게이트라인과 데이터라인이 교차하는 영역에 배치되는 복수의 박막트랜지스터를 포함하여 이루어진다. A flat panel display of an active matrix driving method essentially includes a transistor array for individually driving a plurality of pixels. The transistor array may include a gate line and a data line intersecting each other to define each pixel area, and a plurality of thin film transistors disposed in an area where the gate line and the data line cross each other, respectively. .
일반적으로, 박막트랜지스터는 게이트라인과 연결되는 게이트전극, 데이터라인과 연결되는 소스전극, 화소전극과 연결되는 드레인전극, 게이트절연층을 사이에 두고 게이트전극과 적어도 일부 중첩하여, 게이트전극의 전압레벨에 따라 소스전극과 드레인전극 사이에 채널(channel)을 형성하는 액티브층을 포함한다. 이러한 박막트랜지스터는 게이트라인의 신호에 응답하여 턴온하면, 데이터라인의 신호를 화소전극으로 인가한다.In general, the thin film transistor overlaps the gate electrode at least partially with the gate electrode connected to the gate line, the source electrode connected to the data line, the drain electrode connected to the pixel electrode, and the gate insulating layer interposed therebetween, thereby providing a voltage level of the gate electrode. The active layer may include an active layer that forms a channel between the source electrode and the drain electrode. When the thin film transistor is turned on in response to the signal of the gate line, the thin film transistor applies a signal of the data line to the pixel electrode.
이때, 박막트랜지스터의 액티브층은 비정질실리콘(amorphous silicon, a-Si) 및 결정질실리콘(poly silicon, p-Si)과 같은 실리콘반도체로 선택되는 것이 일반적이다. In this case, the active layer of the thin film transistor is generally selected from silicon semiconductors such as amorphous silicon (a-Si) and crystalline silicon (poly silicon, p-Si).
그런데, 결정질실리콘의 액티브층을 포함하는 박막트랜지스터는 비교적 높은 이동도(mobility) 및 안정적인 정전류 특성을 갖는 장점을 갖는 반면, 고온의 제조공정을 필요로 하여, 지지기판의 재료가 한정되는 단점뿐만 아니라, 균일한 소자 특성을 확보하기 어려운 이유로 대형 평판 표시장치의 박막트랜지스터 어레이에 용이하게 적용될 수 없는 단점을 갖는다.By the way, the thin film transistor including the active layer of crystalline silicon has the advantage of having a relatively high mobility (mobility) and stable constant current characteristics, but requires a high temperature manufacturing process, as well as a disadvantage that the material of the support substrate is limited Therefore, it is difficult to secure uniform device characteristics, and thus it may not be easily applied to a thin film transistor array of a large flat panel display.
이에 따라, 대형의 평판 표시장치에 구비되는 트랜지스터 어레이는, 비교적 균일한 소자 특성을 확보할 수 있도록, 결정질실리콘의 액티브층보다 저온의 제조공정에서도 제조될 수 있는 비정질실리콘의 액티브층을 포함하여 설계되는 것이 일반적이다.Accordingly, the transistor array included in the large flat panel display device is designed to include an amorphous silicon active layer that can be manufactured even at a lower temperature than a crystalline silicon active process so as to secure relatively uniform device characteristics. It is common to be.
그러나, 비정질실리콘의 액티브층을 포함하는 박막트랜지스터는, 결정질실리콘의 액티브층에 비해 낮은 이동도 및 불안정한 정전류 특성을 갖는 단점을 갖는다. 이러한 박막트랜지스터를 포함하는 트랜지스터 어레이는 비정질실리콘의 특성에 의해, 소정의 임계값 이하의 배선 저항 및 기생용량을 갖도록 설계되기 어려우므로, 평판 표시장치의 대형화 및 고해상도 실현에 한계를 만드는 문제점이 있다.However, a thin film transistor including an active layer of amorphous silicon has disadvantages of low mobility and unstable constant current characteristics as compared to the active layer of crystalline silicon. Since the transistor array including the thin film transistor is difficult to be designed to have a wiring resistance and a parasitic capacitance of less than a predetermined threshold due to the characteristics of amorphous silicon, there is a problem that limits the size of the flat panel display device and high resolution.
이에 따라, 실리콘반도체보다 높은 이동도, 안정적인 정전류 특성 및 가시광선 영역의 에너지에 의한 누설전류의 저감을 제공할 수 있는 새로운 액티브층 재료가 요구되고 있다.Accordingly, there is a need for a new active layer material that can provide higher mobility, stable constant current characteristics, and reduction of leakage current due to energy in the visible light region than silicon semiconductors.
이러한 요구에 맞추어, 액티브층의 새로운 재료로 실리콘반도체보다 높은 이동도 및 낮은 누설전류 특성의 장점을 갖는 산화물반도체가 제안되었다. In response to these demands, oxide semiconductors having advantages of higher mobility and lower leakage current characteristics than silicon semiconductors have been proposed as new materials for active layers.
그런데, 산화물반도체는 광, 산소, 수분, 가스 등의 외부 환경요인에 의해 쉽게 열화(Degradation)되어, 박막트랜지스터의 문턱전압을 큰 오차로 변동시킨다. 이에 따라, 산화물반도체의 액티브층을 포함하는 박막트랜지스터는 소자 신뢰도를 적정 수준 이상으로 확보하기 어렵고, 수명을 개선하기 어려운 문제점이 있다.However, the oxide semiconductor is easily degraded due to external environmental factors such as light, oxygen, moisture, and gas, and the threshold voltage of the thin film transistor is changed with a large error. Accordingly, the thin film transistor including the active layer of the oxide semiconductor has a problem that it is difficult to secure the device reliability to an appropriate level or more, and it is difficult to improve the lifetime.
본 발명은 산화물반도체의 액티브층을 포함하면서도, 소자 신뢰도 및 수명을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공하기 위한 것이다.The present invention is to provide a method for manufacturing a thin film transistor that includes an active layer of an oxide semiconductor, and can improve device reliability and lifespan.
이와 같은 과제를 해결하기 위하여, 본 발명은 기판 상에 게이트전극을 형성하는 단계; 상기 기판 상의 전면에 상기 게이트전극을 커버하는 게이트절연막을 형성하는 단계; 산화질소(N2O) 가스로 플라즈마 처리된 산화물반도체를 이용하여, 상기 게이트절연막 상에 상기 게이트전극과 적어도 일부 중첩하는 액티브층을 형성하는 단계; 상기 액티브층의 채널영역 상에 에치스토퍼를 형성하는 단계; 및 상기 게이트절연막 상에, 상기 채널영역을 사이에 두고 서로 이격하여 상기 액티브층 상의 양측에 각각 접하는 소스전극과 드레인전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공한다.In order to solve this problem, the present invention comprises the steps of forming a gate electrode on the substrate; Forming a gate insulating film covering the gate electrode on an entire surface of the substrate; Forming an active layer on the gate insulating layer at least partially overlapping with the gate electrode by using an oxide semiconductor plasma-treated with nitrogen oxide (N 2 O) gas; Forming an etch stopper on the channel region of the active layer; And forming source and drain electrodes on both sides of the active layer, the source and drain electrodes being spaced apart from each other with the channel region interposed therebetween on the gate insulating layer.
이상과 같이, 본 발명에 따른 박막트랜지스터의 제조방법은 에치스토퍼의 형성과정 및 소스전극과 드레인전극의 형성과정 전에, 산화물반도체층을 N2O 가스로 플라즈마 처리하는 과정을 포함한다. 이와 같이 산화물반도체층을 N2O 가스로 플라즈마 처리하면, 표면이 세정될 수 있을 뿐만 아니라, 산화물반도체층의 표면에 추가적으로 산소가 공급되어, 외부 스트레스 요인에 따른 산화물반도체층 표면의 산소 결핍을 보상할 수 있다. As described above, the method of manufacturing the thin film transistor according to the present invention includes a process of plasma treatment of the oxide semiconductor layer with N 2 O gas before the formation of the etch stopper and the formation of the source electrode and the drain electrode. Plasma treatment of the oxide semiconductor layer with N 2 O gas as described above not only cleans the surface, but also oxygen is additionally supplied to the surface of the oxide semiconductor layer, thereby compensating oxygen deficiency on the surface of the oxide semiconductor layer due to external stress factors. can do.
또한, 에치스토퍼를 형성하기 전에, 미리 산화물반도체층에 플라즈마 처리를 실시함에 따라, 산화물반도체층, 특히, 채널영역의 표면이 산소플라즈마 막으로 보호되므로, 에치스토퍼를 형성하기 위한 화학기상증착공정(Chemical Vapor Deposition) 중의 플라즈마에 의해, 산화물반도체층이 물리적, 화학적으로 손상되는 것을 방지할 수 있다. In addition, before the etch stopper is formed, the oxide semiconductor layer is subjected to plasma treatment in advance, so that the surface of the oxide semiconductor layer, particularly the channel region, is protected by an oxygen plasma film, thereby forming a chemical vapor deposition process for forming an etch stopper. Chemical Vapor Deposition) can prevent the oxide semiconductor layer from being physically and chemically damaged.
이에 따라, 본 발명에 따르면, 산화물반도체의 액티브층이 외부 스트레스 요인에 의해 쉽게 열화되는 것을 방지할 수 있어, 액티브층의 반도체특성의 변질 가능성이 감소됨에 따라, 소자신뢰도 및 수명을 향상시킨 박막트랜지스터를 제조할 수 있다.Accordingly, according to the present invention, the active layer of the oxide semiconductor can be easily prevented from being deteriorated by external stress factors, and thus the possibility of deterioration of semiconductor characteristics of the active layer is reduced, thereby improving device reliability and lifetime. Can be prepared.
도 1은 본 발명의 제1 및 제2 실시예에 따른 박막트랜지스터의 제조방법을 나타낸 순서도이다.
도 2는 본 발명의 제1 실시예에 따른 도 1의 액티브층을 형성하는 단계를 나타낸 순서도이다.
도 3a 내지 도 3j는 도 1 및 도 2에 도시한 박막트랜지스터의 제조방법을 나타낸 공정도이다.
도 4는 본 발명의 제2 실시예에 따른 도 1의 액티브층을 형성하는 단계를 나타낸 순서도이다.
도 5a 내지 도 5d는 도 4에 도시한 박막트랜지스터의 제조방법을 나타낸 공정도이다.
도 6a 내지 도 6c는 비정질실리콘의 액티브층을 포함하는 제1 비교예의 박막트랜지스터, 플라즈마 처리하지 않은 산화물반도체의 액티브층을 포함하는 제2 비교예의 박막트랜지스터, 및 본 발명의 실시예에 따른 박막트랜지스터의 제조방법으로 제조된 박막트랜지스터에 각각 대응하여, 스트레스 요인에 따른 트랜스퍼커브(Transfer curve)의 변화를 나타낸 그래프이다.1 is a flowchart illustrating a method of manufacturing a thin film transistor according to the first and second embodiments of the present invention.
FIG. 2 is a flowchart illustrating a step of forming the active layer of FIG. 1 according to the first embodiment of the present invention.
3A to 3J are process diagrams illustrating a method of manufacturing the thin film transistor shown in FIGS. 1 and 2.
4 is a flowchart illustrating a step of forming the active layer of FIG. 1 according to a second embodiment of the present invention.
5A through 5D are process diagrams illustrating a method of manufacturing the thin film transistor illustrated in FIG. 4.
6A to 6C illustrate a thin film transistor according to a first comparative example including an active layer of amorphous silicon, a thin film transistor according to a second comparative example including an active layer of an oxide semiconductor not treated with plasma, and a thin film transistor according to an embodiment of the present invention. Corresponding to each of the thin film transistors manufactured by the method of manufacturing, a graph showing a change in the transfer curve (Transfer curve) according to the stress factor.
이하, 본 발명의 실시예에 따른 박막트랜지스터의 제조방법에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a thin film transistor according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1 및 제2 실시예에 따른 박막트랜지스터의 제조방법을 나타낸 순서도이다. 그리고, 도 2는 본 발명의 제1 실시예에 따른 도 1의 액티브층을 형성하는 단계를 나타낸 순서도이고, 도 3a 내지 도 3j는 도 1 및 도 2에 도시한 박막트랜지스터의 제조방법을 나타낸 공정도이다.1 is a flowchart illustrating a method of manufacturing a thin film transistor according to the first and second embodiments of the present invention. 2 is a flowchart illustrating a step of forming the active layer of FIG. 1 according to the first embodiment of the present invention, and FIGS. 3A to 3J are process diagrams illustrating a method of manufacturing the thin film transistor shown in FIGS. 1 and 2. to be.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 박막트랜지스터의 제조방법은 기판 상에 게이트전극을 형성하는 단계(S100), 기판 상의 전면에 게이트전극을 커버하는 게이트절연막을 형성하는 단계(S200), 산화질소(N2O) 가스로 플라즈마 처리(Plasma Treatment)된 산화물반도체(Oxide Semiconductor)를 이용하여, 게이트절연막 상에 게이트전극과 적어도 일부 중첩하는 액티브층을 형성하는 단계(S300), 액티브층의 채널영역 상에 에치스토퍼를 형성하는 단계(S400), 게이트절연막 상에 채널영역을 사이에 두고 서로 이격하여 액티브층 상의 양측과 각각 접하는 소스전극과 드레인전극을 형성하는 단계(S500) 및 게이트절연막 상의 전면에 에치스토퍼 및 소스전극과 드레인전극을 커버하는 보호막을 형성하는 단계(S600)를 포함한다.As shown in FIG. 1, the method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention includes forming a gate electrode on a substrate (S100), and forming a gate insulating film covering the gate electrode on the entire surface of the substrate ( S200), forming an active layer at least partially overlapping the gate electrode on the gate insulating layer by using an oxide semiconductor plasma-treated with nitrogen oxide (N 2 O) gas (S300), Forming an etch stopper on the channel region of the active layer (S400), forming a source electrode and a drain electrode on both sides of the active layer and spaced apart from each other with the channel region interposed therebetween (S500); And forming a protective film covering the etch stopper and the source electrode and the drain electrode on the entire surface of the gate insulating layer (S600).
이때, 도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따르면, 액티브층을 형성하는 단계(S300)는 게이트절연막 상의 전면에 산화물반도체층을 형성하는 단계(S310), 산화물반도체층의 표면을 산화질소(N2O) 가스로 플라즈마 처리하는 단계(S311), 플라즈마 처리된 산화물반도체층 상에 포토레지스트(Photo Resist)층을 형성하는 단계(S312), 포토레지스트층에 광을 선택적으로 투과하여, 포토레지스트패턴을 형성하는 단계(S313), 포토레지스트패턴을 마스크로 이용하여, 기판 상의 산화물반도체층을 패터닝함으로써, 액티브층을 형성하는 단계(S314) 및 액티브층 상에 잔류하는 포토레지스트패턴을 제거하는 단계(S315)를 포함한다.At this time, as shown in Figure 2, according to the first embodiment of the present invention, the step of forming the active layer (S300) to form an oxide semiconductor layer on the entire surface on the gate insulating film (S310), the oxide semiconductor layer Plasma treating the surface with nitrogen oxide (N 2 O) gas (S311), forming a photoresist layer on the plasma-treated oxide semiconductor layer (S312), and selectively selecting light on the photoresist layer Transmitting to form a photoresist pattern (S313), patterning an oxide semiconductor layer on the substrate using the photoresist pattern as a mask, thereby forming an active layer (S314) and remaining photoresist on the active layer Removing the pattern (S315).
이하에서는, 도 3a 내지 도 3j를 참고하여, 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조방법에 대해 더욱 구체적으로 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to a first embodiment of the present invention will be described in more detail with reference to FIGS. 3A to 3J.
도 3a에 도시한 바와 같이, 게이트전극을 형성하는 단계(S100)에서, 기판(Sub: Substrate) 상에 금속박막을 적층하고, 이를 패터닝하여, 게이트라인(미도시)과 연결되는 게이트전극(GE: Gate Electrode)을 형성한다. 이때, 게이트전극(GE)은 도전성을 갖는 금속으로 선택되는데, 특히, Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 적어도 하나의 단일층 또는 적어도 둘 이상의 이중층 또는 합금으로 선택될 수 있다.As shown in FIG. 3A, in operation S100 of forming a gate electrode, a metal thin film is stacked on a substrate (Sub) and patterned to form a gate electrode GE connected to a gate line (not shown). : Form Gate Electrode. In this case, the gate electrode GE is selected as a conductive metal, in particular, a single layer or at least two or more bilayers of at least one of Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W, and Ta. Or alloys.
도 3b에 도시한 바와 같이, 게이트절연막을 형성하는 단계(S200)에서, 게이트전극(GE)을 포함한 기판(Sub) 상의 전면에 절연물질을 적층하여, 게이트전극(GE)을 커버하는 게이트절연막(GI: Gate Insulator)을 형성한다. 이때, 게이트절연막(GI)은 유기절연물 또는 SiOx 또는 SiNx로 선택될 수 있다.As shown in FIG. 3B, in the step S200 of forming the gate insulating film, an insulating material is stacked on the entire surface of the substrate Sub including the gate electrode GE to cover the gate electrode GE. GI: form a gate insulator. In this case, the gate insulating layer GI may be selected as an organic insulating material or SiOx or SiNx.
도 3c 내지 도 3g는 제1 실시예에 따른 액티브층을 형성하는 단계(S300)를 나타낸 공정도이다. 3C to 3G are process diagrams illustrating an operation S300 of forming an active layer according to the first embodiment.
도 3c에 도시한 바와 같이, 게이트절연막(GI) 상의 전면에 산화물반도체(Oxide Semiconductor)물질을 적층하여, 산화물반도체층(OS: Oxide Semiconductor layer)을 형성한다 (S310). 이때, 산화물반도체는 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중 적어도 하나와 O(산소)를 포함하는 결정질 또는 비정질의 물질이다. 즉, 산화물반도체의 조성식은 AxByCzO(x, y, z ≥ 0)이고, 이때, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택된다. 특히, ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택될 수 있으나, 본 발명은 이에 국한되지 않는다.As shown in FIG. 3C, an oxide semiconductor layer is stacked on the entire surface of the gate insulating film GI to form an oxide semiconductor layer (OS) (S310). At this time, the oxide semiconductor is a crystalline or amorphous material including at least one of Zn, Cd, Ga, In, Sn, Hf and Zr and O (oxygen). That is, the composition formula of the oxide semiconductor is AxByCzO (x, y, z ≧ 0), wherein A, B, and C are each selected from Zn, Cd, Ga, In, Sn, Hf, and Zr. In particular, it may be selected from ZnO, InGaZnO 4 , ZnInO, ZnSnO, InZnHfO, SnInO and SnO, but the present invention is not limited thereto.
도 3d에 도시한 바와 같이, 산화물반도체층(OS)을 N2O 가스로 플라즈마 처리한다. (S311) 이때, 플라즈마 처리된 산화물반도체층(OS_T: Treated Oxide Semiconductor layer)의 표면에 산소가 추가적으로 공급되면서 산소 플라즈마 막이 형성되고, 산화물반도체층(OS)의 표면이 세정되는 효과가 발생된다. 이에 따라, 이후의 공정 및 외부 스트레스 요인에 대한 산화물반도체층(OS)의 민감도가 저하될 수 있다.As shown in FIG. 3D, the oxide semiconductor layer OS is subjected to plasma treatment with N 2 O gas. In this case, the oxygen plasma film is formed while oxygen is additionally supplied to the surface of the plasma treated oxide semiconductor layer (OS_T), and the surface of the oxide semiconductor layer OS is cleaned. Accordingly, the sensitivity of the oxide semiconductor layer (OS) to subsequent processes and external stress factors may be reduced.
도 3e에 도시한 바와 같이, 플라즈마 처리된 산화물반도체층(OS_T) 상에 포토레지스트(Photo Resist)를 적층하여, 포토레지스트층(PR: Photo Resist layer)을 형성한다.(S312) 이때, 포토레지스트는 특정 파장영역의 광에 의해서 물성이 변화하는 고분자물질인 감광성(感光性)재료로 선택되고, 광에 노출된 영역이 용매에 용해되는 포지티브타입(Positive Type)과 광에 노출된 영역이 용매에 용해되지 않는 네거티브타입(Negative Type)으로 분류된다. 본 발명의 제1 실시예에 따른 포토레지스트층(PR)은 네거티브타입의 감광성재료로 선택될 수 있다.As shown in FIG. 3E, a photoresist layer (PR) is laminated on the plasma-treated oxide semiconductor layer OS_T to form a photoresist layer PR (S312). Is selected as a photosensitive material, a polymer material whose physical properties are changed by light in a specific wavelength region, and a positive type in which a region exposed to light is dissolved in a solvent and a region exposed to light in a solvent It is classified as a negative type that does not dissolve. The photoresist layer PR according to the first embodiment of the present invention may be selected as a negative photosensitive material.
도 3f에 도시한 바와 같이, 포토레지스트패턴(PR_P: Patterned Photo Resist)을 형성하는 단계(S313)에서, 광마스크(PM: Photo Mask)를 이용하여 광을 선택적으로 투과하고, 현상하여, 포토레지스트층(PR)을 패터닝함으로써, 액티브층에 대응한 포토레지스트패턴(PR_P)을 형성한다. 이때, 광마스크(PM)는 광을 차단하는 광차단부(PM_S: Shield part of Photo Mask) 및 광을 투과하는 광투과부(PM_T: Transmission part of Photo Mask)를 포함한다. 또한, 별도로 도시되어 있지 않으나, 광마스크(PM)는 광투과부(PM_T)보다 작은 양의 광을 투과하는 하프톤투과부를 더 포함하여, 포토레지스트층(PR)을 3 가지 영역으로 패터닝할 수도 있다.As shown in FIG. 3F, in step S313 of forming a patterned photo resist (PR_P), light is selectively transmitted and developed by using a photo mask (PM). By patterning the layer PR, the photoresist pattern PR_P corresponding to the active layer is formed. In this case, the photomask PM includes a shield part of photo mask (PM_S) for blocking light and a transmission part of photo mask (PM_T) for transmitting light. In addition, although not separately illustrated, the photomask PM may further include a halftone transmission portion that transmits a smaller amount of light than the light transmission portion PM_T, thereby patterning the photoresist layer PR into three regions. .
도 3g에 도시한 바와 같이, 포토레지스트패턴(PR_P)을 마스크로 이용하여, 플라즈마 처리된 산화물반도체층(OS_T)을 패터닝함으로써, 액티브층(ACT)을 형성한다 (S314). 이때, 산화물반도체층(OS_T)을 패터닝하는 단계는 습식식각공정과 건식식각공정 중 어느 것으로든 실시될 수 있고, 특히, 액티브층(ACT)의 균등한 두께를 확보하기 위하여, 등방성을 갖는 건식식각공정으로 실시될 수 있다. 이후, 액티브층(ACT) 상에 잔류하는 포토레지스트패턴(PR_P)을 제거한다.As shown in FIG. 3G, the active semiconductor layer ACT is formed by patterning the plasma semiconductor oxide layer OS_T using the photoresist pattern PR_P as a mask (S314). In this case, the patterning of the oxide semiconductor layer OS_T may be performed by any of a wet etching process and a dry etching process. In particular, in order to secure an even thickness of the active layer ACT, dry etching having isotropy is performed. It can be carried out in a process. Thereafter, the photoresist pattern PR_P remaining on the active layer ACT is removed.
이어서, 도 3h에 도시한 바와 같이, 도 1의 에치스토퍼(ES: Etch Stoper)를 형성하는 단계(S400)에서, 액티브층(ACT)을 포함한 게이트절연막(GI) 상에 식각액 또는 식각가스에 대하여 산화물반도체물질보다 높은 식각비를 갖는 물질을 적층하고, 이를 패터닝하여, 액티브층(ACT)의 채널영역 상부를 커버하는 에치스토퍼(ES: Etch Stoper)를 형성한다 (S400). Subsequently, as shown in FIG. 3H, in step S400 of forming an etch stoper (ES) of FIG. 1, the etching solution or the etching gas is formed on the gate insulating layer GI including the active layer ACT. A material having an etching ratio higher than that of the oxide semiconductor material is stacked and patterned to form an etching stopper (ES) covering the upper portion of the channel region of the active layer ACT (S400).
산화물반도체물질은 식각 공정에 필요한 식각액 또는 식각가스 및 플라즈마 처리 공정에 필요한 플라즈마 가스에 의해 쉽게 반도체 특성을 잃고, 도체로 변질되는 단점을 갖는다. 이에 따라, 이후의 소스전극과 드레인전극의 형성 과정(S500) 등에 의해, 산화물반도체의 액티브층(ACT)이 반도체특성을 상실할 염려가 있으므로, 이를 방지하기 위하여, 액티브층(ACT) 상에 에치스토퍼(ES)를 형성한다. 즉, 에치스토퍼(ES)에 의해, 액티브층(ACT) 중에서 소스전극과 드레인전극(도 3i에서 SE, DE로 도시함)에 의해 커버되지 않는 영역, 즉, 액티브층(ACT)의 채널영역 상부가 커버되어, 식각액 또는 식각가스, 또는 플라즈마가스에 노출되지 않게 된다. 이때, 액티브층(ACT)의 적어도 일부는 소스전극과 드레인전극 각각과 접할 수 있도록 에치스토퍼(ES)에 의해 커버되지 않는다. Oxide semiconductor material has a disadvantage in that the semiconductor properties are easily lost by the etching liquid or the etching gas required for the etching process and the plasma gas required for the plasma treatment process, and deteriorated into a conductor. Accordingly, since the active layer ACT of the oxide semiconductor may lose semiconductor characteristics due to a subsequent process of forming the source electrode and the drain electrode (S500) or the like, in order to prevent this, the etch on the active layer ACT is prevented. The stopper ES is formed. That is, by the etch stopper ES, an area not covered by the source electrode and the drain electrode (shown as SE and DE in FIG. 3I) of the active layer ACT, that is, the upper portion of the channel region of the active layer ACT Is covered so that it is not exposed to the etchant or the etching gas or the plasma gas. At this time, at least a part of the active layer ACT is not covered by the etch stopper ES so as to be in contact with each of the source electrode and the drain electrode.
그리고, 에치스토퍼(ES)는 SiOx, SiNx, SiOCx 및 SiONx 중 적어도 하나의 무기물을 포함하는 무기막, 또는 유기물과 고분자유기물 중 적어도 하나를 포함하는 유기막으로 선택될 수 있다. 특히, 산화물반도체물질에 산소가 결핍되는 것을 최소화하기 위하여, 액티브층(ACT)과 접촉하게 되는 게이트절연막(GI)과 에치스토퍼(ES)는 SiO2로 선택될 수 있다.The etch stopper ES may be selected as an inorganic film including at least one inorganic material of SiOx, SiNx, SiOCx, and SiONx, or an organic film including at least one of an organic material and a polymer organic material. In particular, in order to minimize oxygen deficiency in the oxide semiconductor material, the gate insulating layer GI and the etch stopper ES which come into contact with the active layer ACT may be selected from SiO 2 .
도 3i에 도시한 바와 같이, 소스전극과 드레인전극을 형성하는 단계(S500)에서, 액티브층(ACT) 및 에치스토퍼(ES)를 포함한 게이트절연막(GI) 상에 금속박막을 적층하고, 이를 패터닝하여, 데이터라인(미도시)과 연결되고 액티브층(ACT)의 일측과 접하는 소스전극(SE) 및 채널영역을 사이에 두고 소스전극(ES)으로부터 이격되어 액티브층(ACT)의 다른 일측과 접하는 드레인전극(DE)을 형성한다. 이때, 소스전극(SE)과 드레인전극(DE)은, 게이트전극(GE)과 마찬가지로, 도전성을 갖는 금속으로 선택되는데, 특히, Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 적어도 하나의 단일층 또는 적어도 둘 이상의 이중층 또는 합금으로 선택될 수 있다.As shown in FIG. 3I, in the step S500 of forming the source electrode and the drain electrode, a metal thin film is stacked on the gate insulating film GI including the active layer ACT and the etch stopper ES, and patterned. Thus, the source electrode SE and the channel region connected to the data line (not shown) and in contact with one side of the active layer ACT are spaced apart from the source electrode ES and in contact with the other side of the active layer ACT. The drain electrode DE is formed. At this time, the source electrode SE and the drain electrode DE, like the gate electrode GE, are selected as conductive metals. In particular, Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr At least one of W, Ta, and at least two or more bilayers or alloys.
도 3j에 도시한 바와 같이, 보호막을 형성하는 단계(S600)에서, 에치스토퍼(ES) 및 소스전극(SE)과 드레인전극(DE)을 포함한 게이트절연막(GI) 상의 전면에 절연물질을 적층하여, 보호막(Passi)을 형성한다. As shown in FIG. 3J, in operation S600, an insulating material is laminated on the entire surface of the gate insulating film GI including the etch stopper ES, the source electrode SE, and the drain electrode DE. Form a passivation layer.
다음, 도 4 및 도 5a 내지 도 5d를 참고하여, 본 발명의 제2 실시예에 따른 박막트랜지스터의 제조방법에 대해 설명한다.Next, a method of manufacturing a thin film transistor according to a second embodiment of the present invention will be described with reference to FIGS. 4 and 5A to 5D.
도 4는 본 발명의 제2 실시예에 따른 도 1의 액티브층을 형성하는 단계를 나타낸 순서도이고, 도 5a 내지 도 5d는 도 4에 도시한 박막트랜지스터의 제조방법을 나타낸 공정도이다.4 is a flowchart illustrating a process of forming the active layer of FIG. 1 according to a second exemplary embodiment of the present invention, and FIGS. 5A to 5D are process diagrams illustrating a method of manufacturing the thin film transistor illustrated in FIG. 4.
도 4에 도시한 본 발명의 제2 실시예에 따른 박막트랜지스터의 제조방법은, 도 1의 액티브층을 형성하는 단계(S300)에서 산화물반도체층을 패터닝한 후에 N2O가스로 플라즈마 처리를 실시하는 것을 제외하면, 도 2에 도시한 제1 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.In the method of manufacturing the thin film transistor according to the second embodiment of the present invention shown in FIG. 4, after the oxide semiconductor layer is patterned in the step S300 of forming the active layer of FIG. 1, plasma treatment is performed with N 2 O gas. Except that, since the same as the first embodiment shown in Figure 2, the overlapping description will be omitted below.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따르면, 액티브층을 형성하는 단계(S300)는 게이트절연막 상의 전면에 산화물반도체층을 형성하는 단계(S320), 산화물반도체층 상에 포토레지스트층을 형성하는 단계(S321), 포토레지스트층에 광을 선택적으로 투과하여, 포토레지스트패턴을 형성하는 단계(S322), 포토레지스트패턴을 마스크로 이용하여, 산화물반도체층을 패터닝하는 단계(S323), 패터닝된 산화물반도체층 상에 잔류하는 포토레지스트패턴을 제거하는 단계(S324) 및 패터닝된 산화물반도체층을 산화질소(N2O) 가스로 플라즈마 처리하는 단계(S325)를 포함한다. As shown in FIG. 4, according to the second embodiment of the present invention, the forming of the active layer (S300) includes forming an oxide semiconductor layer on the entire surface of the gate insulating film (S320), and forming a photo on the oxide semiconductor layer. Forming a resist layer (S321), selectively transmitting light through the photoresist layer, forming a photoresist pattern (S322), patterning the oxide semiconductor layer using the photoresist pattern as a mask (S323) ), Removing the photoresist pattern remaining on the patterned oxide semiconductor layer (S324), and plasma treating the patterned oxide semiconductor layer with nitrogen oxide (N 2 O) gas (S325).
산화물반도체층을 형성하는 단계(S321)는 도 3c에 도시한 제1 실시예와 동일하고, 포토레지스트층을 형성하는 단계(S322)는 플라즈마 처리 전의 산화물반도체층(OS) 상에 포토레지스트를 적층한다는 점을 제외하면, 도 3e에 도시한 제1 실시예와 동일하므로, 이들에 대한 구체적인 설명은 생략한다.Forming an oxide semiconductor layer (S321) is the same as the first embodiment shown in FIG. 3C, and forming a photoresist layer (S322) deposits a photoresist on the oxide semiconductor layer (OS) before plasma treatment. Except that, since it is the same as the first embodiment shown in Fig. 3E, detailed description thereof will be omitted.
도 5a에 도시한 바와 같이, 포토레지스트패턴(PR_P)을 형성하는 단계(S322)에서, 광차단부(PM_S)와 광투과부(PM_T)를 포함하는 광마스크(PM)를 이용하여, 플라즈마 처리 전의 산화물반도체층(OS) 상에 형성된 포토레지스트층(PR)에 광을 선택적으로 투과하고, 현상하여, 포토레지스트층(PR)을 패터닝함으로써, 액티브층에 대응한 포토레지스트패턴(PR_P)을 형성한다.As shown in FIG. 5A, in the step S322 of forming the photoresist pattern PR_P, the photomask PM including the light blocking part PM_S and the light transmitting part PM_T is used before plasma treatment. By selectively transmitting light to the photoresist layer PR formed on the oxide semiconductor layer OS, developing the patterned photoresist layer PR, a photoresist pattern PR_P corresponding to the active layer is formed. .
도 5b에 도시한 바와 같이, 포토레지스트패턴(PR_P)을 마스크로 이용하여, 산화물반도체층(OS)을 패터닝하고 (S323), 도 5c에 도시한 바와 같이, 패터닝된 산화물반도체층(OS_P: Patterned Oxide Semiconductor) 상에 잔류하는 포토레지스트패턴(PR_P)을 제거한다. (S324)As shown in FIG. 5B, the oxide semiconductor layer OS is patterned using the photoresist pattern PR_P as a mask (S323), and as shown in FIG. 5C, the patterned oxide semiconductor layer OS_P is patterned. The photoresist pattern PR_P remaining on the oxide semiconductor is removed. (S324)
이후, 도 5d에 도시한 바와 같이, 패터닝된 산화물반도체층(OS_P)을 N2O 가스로 플라즈마 처리하여, 액티브층(ACT)을 형성한다 (S325). 이때, 산화물반도체층(OS_P)을 플라즈마 처리하면, 그 표면에 산소가 추가적으로 공급되면서 산소 플라즈마 막이 형성되고, 산화물반도체층(OS)의 표면이 세정되는 효과가 발생된다.Thereafter, as illustrated in FIG. 5D, the patterned oxide semiconductor layer OS_P is plasma-treated with N 2 O gas to form an active layer ACT (S325). In this case, when the oxide semiconductor layer OS_P is plasma treated, an oxygen plasma film is formed while oxygen is additionally supplied to the surface of the oxide semiconductor layer OS_P, and the surface of the oxide semiconductor layer OS is cleaned.
이상과 같이, 본 발명의 제1 및 제2 실시예에 따른 박막트랜지스터의 제조방법은 액티브층(ACT)을 구성하는 산화물반도체를 적층한 후, 소스전극(SE)과 드레인전극(DE)을 형성하기 전에, 산화물반도체를 N2O 가스로 플라즈마 처리하는 단계 및 소스전극(SE)과 드레인전극(DE)에 의해 커버되지 않는 채널영역을 포함한 액티브층(ACT)의 일부를 커버하는 에치스토퍼(ES)를 형성하는 단계를 포함한다. As described above, in the method of manufacturing the thin film transistor according to the first and second embodiments of the present invention, after stacking oxide semiconductors constituting the active layer ACT, the source electrode SE and the drain electrode DE are formed. Before the step, plasma treatment of the oxide semiconductor with N 2 O gas and an etch stopper ES covering a portion of the active layer ACT including a channel region not covered by the source electrode SE and the drain electrode DE. Forming a step).
이에 따라, 산화물반도체로 이루어진 액티브층(ACT)의 채널영역이 에치스토퍼(ES)에 의해 커버되어, 소스전극(SE)과 드레인전극(DE)을 형성하기 위한 식각액 또는 식각가스, 또는 그 이후의 플라즈마 공정에 필요한 플라즈마 가스에 직접 노출되지 않으므로, 식각액 또는 식각가스, 또는 플라즈마 가스에 의해 액티브층(ACT)의 채널영역이 반도체특성을 상실하고 도체화되는 것이 방지될 수 있다.Accordingly, the channel region of the active layer ACT made of an oxide semiconductor is covered by the etch stopper ES, so that the etching solution or the etching gas for forming the source electrode SE and the drain electrode DE, or later. Since it is not directly exposed to the plasma gas required for the plasma process, the channel region of the active layer ACT may be prevented from being lost and conductorized by the etching solution, the etching gas, or the plasma gas.
그리고, 에치스토퍼(ES)를 형성하기 전에, 미리 액티브층(ACT)을 구성하는 산화물반도체를 N2O 가스로 플라즈마 처리하여, 산화물반도체 표면을 산소 플라즈마막으로 보호함으로써, 에치스토퍼(ES)를 형성하기 위한 증착공정에 의한 물리적, 화학적 손상이 산화물반도체에 가해지는 것을 최소화할 수 있다.Before forming the etch stopper ES, the oxide semiconductor constituting the active layer ACT is subjected to plasma treatment with N 2 O gas in advance, and the surface of the oxide semiconductor is protected with an oxygen plasma film to thereby protect the etch stopper ES. The physical and chemical damage caused by the deposition process to form can be minimized to the oxide semiconductor.
또한, N2O 가스로 플라즈마 처리된 산화물반도체로 이루어진 액티브층(ACT)은 그 표면에 추가적으로 공급된 산소에 의해, 구동 시에 외부 스트레스요인에 노출되면서 쉽게 열화되는 것이 방지될 수 있으므로, 박막트랜지스터의 소자신뢰도 및 수율을 향상시킬 수 있다.In addition, the active layer ACT made of an oxide semiconductor plasma-treated with N 2 O gas may be prevented from easily deteriorating while being exposed to an external stressor when driven by oxygen additionally supplied to the surface thereof. The device reliability and yield can be improved.
도 6a 내지 도 6c는 비정질실리콘의 액티브층을 포함하는 제1 비교예의 박막트랜지스터, 플라즈마 처리하지 않은 산화물반도체의 액티브층을 포함하는 제2 비교예의 박막트랜지스터, 및 본 발명의 실시예에 따른 박막트랜지스터의 제조방법으로 제조된 박막트랜지스터에 각각 대응하여, 스트레스 요인에 따른 트랜스퍼커브(Transfer curve)의 변화를 나타낸 그래프이다. 이때, 트랜스퍼커브는 각 게이트-소스 전압(Vgs) 대응한 소스-드레인 전류(Vds)를 나타낸 것이다. 그리고, 스트레스 요인은 광, -30V의 음바이어스(Negative Bias) 및 섭씨 60도의 고온에 한시간(1hr) 이상 노출하는 상태로 설정하였다.6A to 6C illustrate a thin film transistor according to a first comparative example including an active layer of amorphous silicon, a thin film transistor according to a second comparative example including an active layer of an oxide semiconductor not treated with plasma, and a thin film transistor according to an embodiment of the present invention. Corresponding to each of the thin film transistors manufactured by the method of manufacturing, a graph showing a change in the transfer curve (Transfer curve) according to the stress factor. In this case, the transfer curve represents the source-drain current Vds corresponding to each gate-source voltage Vgs. And, the stress factor was set to a state exposed to light, negative bias of -30V (Negative Bias) and a high temperature of 60 degrees Celsius for more than one hour (1hr).
도 6a에 도시한 바와 같이, 제1 비교예의 박막트랜지스터는 산화물반도체보다 낮은 이동도, 가시광선 영역의 광에 대응한 높은 누설전류 및 그로 인한 불안정한 정전류특성을 갖는 비정질실리콘의 액티브층을 포함함에 따라, 초기상태(Initial)의 문턱전압이 -10V 미만이고, 초기상태(Initial)와 10000sec 구동상태(10000sec, 이하에서 "10000sec 구동상태"는 박막트랜지스터를 10000sec 동안 구동시킨 후의 상태를 지칭함)사이의 문턱전압 변동폭(ΔVth_Ref1)이 약 8V로 나타나는 것을 알 수 있다.As shown in FIG. 6A, the thin film transistor of the first comparative example includes an active layer of amorphous silicon having a lower mobility than an oxide semiconductor, a high leakage current corresponding to light in the visible ray region, and thus an unstable constant current characteristic. , The threshold voltage of the initial state is less than -10V, the threshold between the initial state and the 10000sec driving state (10000sec, hereinafter "10000sec driving state" refers to the state after driving the thin film transistor for 10000sec) It can be seen that the voltage fluctuation ΔVth_Ref1 is represented by about 8V.
그리고, 도 6b에 도시한 바와 같이, 제2 비교예의 박막트랜지스터는 실리콘반도체보다 높은 이동도 및 안정한 정전류 특성을 갖는 산화물반도체의 액티브층을 포함함에 따라, 초기상태(Initial)의 문턱전압이 제1 비교예보다 높은 -5V 초과이고, 초기상태(Initial)와 10000sec 구동상태(10000sec) 사이의 문턱전압 변동폭(ΔVth_Ref2)이 제1 비교예보다 낮은 약 5.5V로 나타나는 것을 알 수 있다.As shown in FIG. 6B, the thin film transistor of Comparative Example 2 includes an active layer of an oxide semiconductor having higher mobility and stable constant current characteristics than that of silicon semiconductor, so that the threshold voltage of the initial state is increased. It can be seen that the threshold voltage fluctuation range [Delta] Vth_Ref2 between the initial state (Initial) and the 10000sec driving state (10000sec) is higher than that of the comparative example, which is lower than that of the first comparative example.
이때, 제1 비교예 및 제2 비교예에 따른 초기상태의 문턱전압은 음의 전압에 해당하므로, 턴오프전압을 음의 전압레벨로 설정해야 하는 문제점이 있다.At this time, since the threshold voltage of the initial state according to the first comparative example and the second comparative example corresponds to a negative voltage, there is a problem that the turn-off voltage should be set to a negative voltage level.
그에 반해, 본 발명의 실시예에 따라 제조된 박막트랜지스터는, N2O 가스로 플라즈마 처리된 산화물반도체의 액티브층(실험 시, 비정질의 IGZO(InGaZnO4)로 선택함)을 포함함에 따라, 초기상태(Initial)의 문턱전압이 제1 및 제2 비교예보다 높은 약 0V 이상이고, 초기상태(Initial)와 10000sec 구동상태(10000sec) 사이의 문턱전압 변동폭(ΔVth)이 제1 및 제2 비교예보다 낮은 약 2V로 나타나는 것을 알 수 있다. 이에 따라, 턴오프전압을 음의 전압레벨로 설정할 필요가 없을 뿐만 아니라, 문턱전압 변동폭(ΔVth)이 약 2V이하로 제1 및 제2 비교예보다 낮아서, 박막트랜지스터의 소자신뢰도 및 수명이 제1 및 제2 비교예보다 향상될 것으로 예상할 수 있다.In contrast, the thin film transistor manufactured according to the embodiment of the present invention includes an active layer of an oxide semiconductor plasma-treated with N 2 O gas (in experiment, the amorphous IGZO (InGaZnO 4 ) is selected). The threshold voltage of the state (Initial) is about 0V or more higher than the first and second comparative examples, and the threshold voltage fluctuation range ΔVth between the initial state and the 10000sec driving state (10000sec) is the first and second comparative examples. It can be seen that it is lower than about 2V. Accordingly, it is not necessary to set the turn-off voltage to a negative voltage level, and the threshold voltage fluctuation range ΔVth is about 2V or less, which is lower than that of the first and second comparative examples, so that the device reliability and lifetime of the thin film transistor are first. And can be expected to be improved over the second comparative example.
즉, 본 발명의 실시예에 따르면, 액티브층(ACT)의 채널영역은 에치스토퍼(ES)에 의해 커버되어 식각액 또는 식각가스에 직접 노출되지 않으므로, 반도체특성을 상실할 염려가 최소화되고, 에치스토퍼(ES)의 형성과정 전에 산화물반도체를 플라즈마 처리함으로써, 액티브층(ACT)이 에치스토퍼(ES)의 형성과정에 따른 화학적, 물리적 손상으로부터 보호받을 수 있다. 그로 인해, 박막트랜지스터의 소자신뢰도 및 수명이 향상될 수 있다.That is, according to the embodiment of the present invention, since the channel region of the active layer ACT is covered by the etch stopper ES and is not directly exposed to the etchant or the etching gas, the risk of losing the semiconductor characteristics is minimized, and the etch stopper is minimized. By plasma treatment of the oxide semiconductor prior to the formation of the ES, the active layer ACT can be protected from chemical and physical damage caused by the formation of the etch stopper ES. Therefore, device reliability and lifespan of the thin film transistor can be improved.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.
GE: 게이트전극 GI: 게이트절연막
OS: 산화물반도체층 OS_T: 플라즈마 처리된 산화물반도체층
PR: 포토레지스트층 PM: 광마스크
ACT: 액티브층 ES: 에치스토퍼
SE: 소스전극 DE: 드레인전극
OS_P: 패터닝된 산화물반도체층GE: gate electrode GI: gate insulating film
OS: Oxide semiconductor layer OS_T: Plasma treated oxide semiconductor layer
PR: photoresist layer PM: photomask
ACT: Active Layer ES: Etch Stopper
SE: source electrode DE: drain electrode
OS_P: Patterned Oxide Semiconductor Layer
Claims (9)
상기 기판 상의 전면에 상기 게이트전극을 커버하는 게이트절연막을 형성하는 단계;
산화질소(N2O) 가스로 플라즈마 처리된 산화물반도체를 이용하여, 상기 게이트절연막 상에 상기 게이트전극과 적어도 일부 중첩하는 액티브층을 형성하는 단계;
상기 액티브층의 채널영역 상에 에치스토퍼를 형성하는 단계; 및
상기 게이트절연막 상에, 상기 채널영역을 사이에 두고 서로 이격하여 상기 액티브층 상의 양측에 각각 접하는 소스전극과 드레인전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.Forming a gate electrode on the substrate;
Forming a gate insulating film covering the gate electrode on an entire surface of the substrate;
Forming an active layer on the gate insulating layer at least partially overlapping with the gate electrode by using an oxide semiconductor plasma-treated with nitrogen oxide (N 2 O) gas;
Forming an etch stopper on the channel region of the active layer; And
Forming a source electrode and a drain electrode on the gate insulating layer, the source electrode and the drain electrode respectively contacting both sides of the active layer with the channel region therebetween.
상기 액티브층을 형성하는 단계는
상기 게이트절연막 상의 전면에 산화물반도체층을 형성하는 단계;
상기 산화물반도체층을 상기 산화질소(N2O) 가스로 플라즈마 처리하는 단계;
상기 플라즈마 처리된 산화물반도체층을 패터닝하여, 상기 액티브층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.The method of claim 1,
Forming the active layer
Forming an oxide semiconductor layer on the entire surface of the gate insulating film;
Plasma treating the oxide semiconductor layer with the nitrogen oxide (N 2 O) gas;
And patterning the plasma treated oxide semiconductor layer to form the active layer.
상기 액티브층을 형성하는 단계는
상기 게이트절연막 상의 전면에 산화물반도체층을 형성하는 단계;
상기 산화물반도체층을 패터닝하는 단계; 및
상기 패터닝된 산화물반도체층을 상기 산화질소(N2O) 가스로 플라즈마 처리하여, 상기 액티브층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.The method of claim 1,
Forming the active layer
Forming an oxide semiconductor layer on the entire surface of the gate insulating film;
Patterning the oxide semiconductor layer; And
Plasma treating the patterned oxide semiconductor layer with the nitrogen oxide (N 2 O) gas to form the active layer.
상기 산화물반도체층을 패터닝하는 단계는
상기 산화물반도체층 상에 포토레지스트층을 형성하는 단계;
상기 포토레지스트층에 광을 선택적으로 투과하여, 포토레지스트패턴을 형성하는 단계; 및
상기 포토레지스트패턴을 마스크로 이용하여, 상기 산화물반도체층을 패터닝하는 단계를 포함하는 박막트랜지스터의 제조방법.The method according to claim 1 or 2,
The step of patterning the oxide semiconductor layer
Forming a photoresist layer on the oxide semiconductor layer;
Selectively transmitting light through the photoresist layer to form a photoresist pattern; And
And patterning the oxide semiconductor layer using the photoresist pattern as a mask.
상기 액티브층을 형성하는 단계에서,
상기 산화물반도체는 결정질 또는 비정질의 AxByCzO(x, y, z ≥ 0)이고,
상기 A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택되는 박막트랜지스터의 제조방법.The method of claim 1,
In the step of forming the active layer,
The oxide semiconductor is crystalline or amorphous AxByCzO (x, y, z ≥ 0),
A, B and C are each a method of manufacturing a thin film transistor is selected from Zn, Cd, Ga, In, Sn, Hf and Zr.
상기 산화물반도체는 ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택되는 박막트랜지스터의 제조방법.The method of claim 5,
The oxide semiconductor is ZnO, InGaZnO 4 , ZnInO, ZnSnO, InZnHfO, SnInO and SnO method for manufacturing a thin film transistor.
상기 에치스토퍼를 형성하는 단계에서,
상기 에치스토퍼는 SiOx, SiNx, SiOCx 및 SiONx 중 적어도 하나의 무기물을 포함하는 무기막, 또는 유기물과 고분자유기물 중 적어도 하나를 포함하는 유기막으로 선택되는 박막트랜지스터의 제조방법.The method of claim 1,
In the forming of the etch stopper,
The etch stopper is a method of manufacturing a thin film transistor selected from an inorganic film containing at least one inorganic material of SiOx, SiNx, SiOCx and SiONx, or an organic film containing at least one of an organic material and a polymer organic material.
상기 게이트절연막을 형성하는 단계 및 상기 에치스토퍼를 형성하는 단계에서, 상기 게이트절연막과 상기 에치스토퍼는 SiO2로 선택되는 박막트랜지스터의 제조방법.The method of claim 1,
And forming the gate insulating film and forming the etch stopper, wherein the gate insulating film and the etch stopper are selected from SiO 2 .
상기 게이트절연막 상의 전면에, 상기 에치스토퍼 및 상기 소스전극과 드레인전극을 커버하는 보호막을 형성하는 단계를 더 포함하는 박막트랜지스터의 제조방법.The method of claim 1,
And forming a passivation layer on the entire surface of the gate insulating layer to cover the etch stopper and the source electrode and the drain electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110042655A KR20120124802A (en) | 2011-05-04 | 2011-05-04 | Manufacturing Method of Thin Film Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110042655A KR20120124802A (en) | 2011-05-04 | 2011-05-04 | Manufacturing Method of Thin Film Transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120124802A true KR20120124802A (en) | 2012-11-14 |
Family
ID=47510076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110042655A KR20120124802A (en) | 2011-05-04 | 2011-05-04 | Manufacturing Method of Thin Film Transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120124802A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097856A (en) * | 2013-01-30 | 2014-08-07 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method for manufacturing the same |
| US9312279B2 (en) | 2013-09-11 | 2016-04-12 | Samsung Display Co., Ltd. | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same |
-
2011
- 2011-05-04 KR KR1020110042655A patent/KR20120124802A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097856A (en) * | 2013-01-30 | 2014-08-07 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method for manufacturing the same |
| US9312279B2 (en) | 2013-09-11 | 2016-04-12 | Samsung Display Co., Ltd. | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105524B2 (en) | Method of fabricating a thin film transistor array substrate | |
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| KR101015338B1 (en) | Method of manufacturing thin film transistor | |
| KR101213707B1 (en) | Poly Silicon Thin Film Transistor and Method of fabricating the same | |
| US8563978B2 (en) | Display device and method for manufacturing the same | |
| US10120256B2 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
| US20160365458A1 (en) | Array substrate, method for producing the same and display device | |
| US9947691B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| JP2011082487A (en) | Thin-film transistor, method of manufacturing the same, and organic electric-field light-emitting display device having the same | |
| US9825069B2 (en) | Array substrate manufacturing method | |
| US20130256668A1 (en) | Array substrate and method of fabricating the same | |
| KR20150063177A (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR20130098709A (en) | Thin film transistor array substrate and method for fabricating the same | |
| US7923735B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR20170080047A (en) | Display device including oxide thin film transistor and method for manufacturing the same | |
| KR101604480B1 (en) | Method of fabricating the thin film transistor array substrate using a oxidized semiconductor | |
| KR101689886B1 (en) | Method of fabricating the thin film transistor substrate using a oxidized semiconductor | |
| KR20120043404A (en) | Display apparatus and method of manufacturing the same | |
| KR102449066B1 (en) | Array Substrate For Display Device And Method Of Fabricating The Same | |
| KR100916921B1 (en) | Organic light emitting display device and method of manufacturing the same | |
| KR20120124802A (en) | Manufacturing Method of Thin Film Transistor | |
| KR20140042301A (en) | Array substrate for organic electro luminescent device and method of fabricating the same | |
| KR20150061256A (en) | Display substrate comprising pixel tft and driving tft and preparation method thereof | |
| KR20120124292A (en) | Thin Film Transistor and Transistor Array Substrate including of the same | |
| KR101701505B1 (en) | Method of fabricating the array substrate for liquid crystal display device using a oxidized semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |