KR20120122776A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120122776A
KR20120122776A KR1020110041130A KR20110041130A KR20120122776A KR 20120122776 A KR20120122776 A KR 20120122776A KR 1020110041130 A KR1020110041130 A KR 1020110041130A KR 20110041130 A KR20110041130 A KR 20110041130A KR 20120122776 A KR20120122776 A KR 20120122776A
Authority
KR
South Korea
Prior art keywords
active region
fin
semiconductor
isolation layer
region
Prior art date
Application number
KR1020110041130A
Other languages
English (en)
Inventor
천성길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110041130A priority Critical patent/KR20120122776A/ko
Priority to US13/346,947 priority patent/US8435847B2/en
Publication of KR20120122776A publication Critical patent/KR20120122776A/ko
Priority to US13/858,844 priority patent/US8748984B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 핀 형태의 채널영역을 가지는 반도체 장치에서 핀 형태를 듀얼 픽(dual peak) 구조로 형성함으로써, 반도체 장치에 발생하는 전계 효과에 의한 누설 전류의 발생을 억제하고 반도체 장치의 동작 안정성을 높일 수 있는 반도체 장치와 그의 제조 방법을 제공한다.

Description

반도체 소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 고집적 반도체 장치의 제조방법에 관한 것으로, 특히 고집적 반도체 장치에 포함되는 핀 트랜지스터의 형성 과정에서 공정 마진을 높여 수율을 향상시키고 핀 트랜지스터를 포함하는 반도체 소자의 동작 안정성을 높이기 위한 기술에 관한 것이다.
일반적으로, 반도체는 전기전도도에 따른 물질의 분류 가운데 하나로 도체와 부도체의 중간영역에 속하는 물질로서, 순수한 상태에서는 부도체와 비슷하지만 불순물의 첨가나 기타 조작에 의해 전기전도도가 늘어나는 성질을 가진다. 이러한 반도체는 불순물을 첨가하고 도체를 연결하여 트랜지스터 등의 반도체 소자를 생성하는 데 사용되며, 반도체 소자를 사용하여 만들어진 여러 가지 기능을 가지는 장치를 반도체 장치라 한다. 이러한 반도체 장치의 대표적인 예로는 반도체 기억 장치를 들 수 있다.
복수의 반도체 장치들로 구성된 시스템에서 반도체 기억 장치는 데이터를 저장하기 위한 것이다. 데이터 처리 장치, 예를 들면, 중앙처리장치(CPU) 등에서 데이터를 요구하게 되면, 반도체 기억 장치는 데이터를 요구하는 장치로부터 입력된 어드레스에 대응하는 데이터를 출력하거나, 그 어드레스에 대응하는 위치에 데이터 요구 장치로부터 제공되는 데이터를 저장한다.
반도체 기억 장치의 데이터 저장 용량이 증가하면서 다수의 단위셀의 크기는 점점 작아지고 있으며, 읽기 혹은 쓰기 동작을 위한 여러 구성 요소들의 크기 역시 줄어들고 있다. 따라서, 반도체 기억 장치 내부의 불필요하게 중첩되는 배선 혹은 트랜지스터가 있다면 통합하여 각각의 요소가 차지하는 면적을 최소화하는 것이 중요하다. 또한, 반도체 기억 장치 내 포함된 다수의 단위셀의 크기를 줄이는 것 역시 집적도 향상에 큰 영향을 미친다.
반도체 기억 장치는 캐패시터 및 트랜지스터로 구성된 단위셀을 다수 포함하고 있으며, 이중 캐패시터는 데이터를 임시 저장하기 위해 사용되고 트랜지스터는 환경에 따라 전기전도도가 변화하는 반도체의 성질을 이용하여 제어 신호(워드 라인)에 대응하여 비트 라인과 캐패시터간 데이터를 전달하기 위해 사용된다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)의 세 영역으로 구성되어 있으며, 게이트로 입력되는 제어 신호에 따라 소스와 드레인 간 전하의 이동은 반도체 기판의 채널(channel) 영역을 통해 일어난다.
통상적인 트랜지스터를 반도체 기판에 만드는 경우 반도체 기판에 게이트를 형성하고 게이트의 양 옆에 불순물을 도핑하여 소스와 드레인을 형성해왔다. 반도체 기억 장치의 데이터 저장용량이 증가하고 집적도는 높아지면서 각각의 단위셀의 크기는 점점 작게 제조되도록 요구되고 있다. 즉, 단위셀에 포함된 캐패시터와 트랜지스터의 디자인 규칙(Design Rule)이 감소하였고, 이에 따라 셀 트랜지스터의 채널 길이도 점점 줄어들면서 통상적인 트랜지스터에 단채널 효과 및 DIBL(Drain Induced Barrier Lower) 효과 등이 발생하여 동작의 신뢰성이 저하되었다. 채널의 길이가 감소하면서 발생한 현상들은 셀 트랜지스터가 정상적인 동작을 수행할 수 있도록 문턱 전압을 유지할 경우 극복이 가능하다. 통상적으로, 트랜지스터의 채널이 짧아질수록 채널이 형성되는 영역에 불순물의 도핑 농도를 증가시켜왔다.
하지만, 디자인 규칙이 100nm 이하로 감소하면서 그만큼 채널 영역에 도핑 농도를 더 증가하는 것은 SN접합(Storage Node(SN) junction)에서의 전계를 증가시켜 반도체 기억 장치의 리프레쉬 특성을 저하하는 또 다른 문제를 야기한다. 이를 극복하기 위해 디자인 규칙이 감소하더라도 셀 트랜지스터의 채널 길이를 유지할 수 있도록 채널이 수직 방향으로 길게 확보된 3차원 채널 구조를 가진 셀 트랜지스터를 사용한다.
3차원 채널 구조를 가진 셀 트랜지스터로서 대표적으로 사용되는 것이 핀(fin) 트랜지스터이다. 핀 트랜지스터는 입체형 채널 구조를 가지는 트랜지스터로서, 채널 영역이 형성되는 실리콘을 핀(Fin: 물고기의 지느러미)이라고 하는 얇은 지느러미 모양으로 세우고 그 양면에 게이트를 설치하는 이중 게이트 구조를 가진다. 수평 방향의 채널 폭이 짧더라도 수직 방향으로 채널 길이를 확보한 만큼 도핑 농도를 감소시킬 수 있기 때문에, 이러한 핀 구조는 게이트가 실리콘 평면 위에 설치되는 현재의 평면형 게이트 구조에 비해 트랜지스터 구동시 필요한 구동전류를 크게 증가시킬 수 있을 뿐만 아니라 구동하지 않을 때의 누설전류를 차단할 수 있는 장점이 있고, 반도체 장치의 크기를 크게 줄일 수 있다.
도 1은 일반적인 반도체 소자를 설명하기 위한 평면도이다.
도시된 바와 같이, 반도체 소자는 반도체 기판(미도시) 상에 소자분리막(104)에 의해 정의된 활성 영역(102)에 형성되며, 활성 영역(102) 상에는 게이트 패턴(106)이 교차한다. 이하에서는 가로방향(<X>)과 세로방향(<Y>)의 단면을 통해 반도체 소자를 상세히 설명한다.
도 2a 내지 도 2b는 일반적인 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상에 소자분리막(104)과 활성 영역(102) 상에 하드마스크층(110)을 형성한 후, 게이트 패턴(106)이 형성될 위치를 정의한 마스크를 이용하여 하드마스크층(110)을 패터닝한다. 이후, 패터닝된 하드마스크층(110)을 식각마스크로 사용하여 소자분리막(104) 및 활성 영역(102)을 일정 깊이로 식각함으로써 리세스(112)를 형성한다.
이때, 가로방향(<X>)의 단면을 살펴보면, 소자분리막(104)과 활성 영역(102)의 식각선택비의 차이로 인하여 소자분리막(104)이 활성 영역(102) 보다 더 깊이 식각된다. 세로방향(<Y>)의 단면을 살펴보면, 소자분리막(104)보다 돌출된 활성 영역(102)은 핀(Fin) 형태의 구조를 가진다.
도 2b를 참조하면, 리세스(112)에 의해 노출된 활성 영역(102)에 게이트 산화막(108)을 형성한다. 이후, 리세스(112) 상에 도전물질을 증착하여 게이트 패턴(106)을 형성한다. 여기서, 도전물질은 게이트 폴리실리콘층으로 형성하며, 게이트 패턴(106)의 형성 후 하드마스크층(110)을 제거하고, 노출된 활성 영역(102)에 이온 주입을 수행하여 소스/드레인 영역(114)을 형성한다.
도 3을 참조하면, 리세스(112)에 의해 노출된 활성 영역(102)에 게이트 산화막(108)을 형성한다. 이후, 리세스(112) 상에 도전물질을 증착하여 게이트 패턴(106)을 형성한다. 여기서, 도전물질은 티타늄질화막(TiN) 또는 티타늄질화막(TiN) 및 텅스텐(W)의 적층 구조로 형성한다. 이후, 게이트 패턴(106)을 에치백(etchback)하여 매립 게이트(Buried Gate) 패턴 구조를 형성한 다음에 하드마스크층(110)을 제거하고, 노출된 활성 영역(102)에 이온 주입을 수행하여 소스/드레인 영역(114)을 형성한다.
디자인 규칙이 감소하면서 핀 형태의 채널 영역을 포함하는 일반적인 반도체 소자의 게이트 패턴(106) 사이의 간격이 좁아지고, 소자분리막(104)을 식각하여 형성한 게이트 패턴(106)과 소스/드레인 영역(114) 사이의 거리가 좁아지면서 기생 전계 효과가 발생한다. 구체적으로, 이웃 게이트 효과(Neighbor Gate Effect)로 인해 단위셀의 셀 트랜지스터가 활성화되지 않은 상태에서 저장노드에 저장되어 있는 데이터가 누설되며 발생하는 오프 누설 전류(Off Leakage Current)가 증가하기 때문에 단위셀을 동작시키면서 리프레시(Refresh) 동작을 검사하는 반도체 장치의 동적 리프레쉬(Dynamic Refresh) 특성이 악화된다. 또한, 일반적인 반도체 소자에서는 패싱 게이트 효과(Passing Gate Effect)로 인하여 GIDL이 증가하고, 이로 인해 단위셀에 데이터를 저장한 후 일정시간 후에 읽어내어 데이터가 정상적으로 보관되고 있는 지를 확인하는 정적 리프레쉬(Static Refresh) 특성도 나빠진다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 핀 형태의 채널영역을 가지는 반도체 장치에서 핀 형태를 듀얼 픽(dual peak) 구조로 형성함으로써, 반도체 장치에 발생하는 전계 효과에 의한 누설 전류의 발생을 억제하고 반도체 장치의 동작 안정성을 높일 수 있는 반도체 장치와 그의 제조 방법을 제공한다.
본 발명은 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 단위 셀을 제공한다.
바람직하게는, 상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역 상부에 구비된 게이트 절연막 및 게이트 패턴을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴의 사이에 노출된 활성영역에 이온 주입되어 구비된 소스/드레인 영역을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴은 폴리실리콘을 포함하는 것을 특징으로 한다.
아울러, 본 발명은 다수의 단위 셀을 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 셀 어레이를 제공한다.
바람직하게는, 상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역 상부에 구비된 게이트 절연막 및 게이트 패턴을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴의 사이에 노출된 활성영역에 이온 주입되어 구비된 소스/드레인 영역을 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴은 폴리실리콘을 포함하는 것을 특징으로 한다.
아울러, 본 발명은 다수의 단위 셀을 포함하는 다수의 셀 어레이, 상기 셀 어레이에 연결되는 로우 디코더, 상기 셀 어레이에 연결되는 컬럼 디코더, 상기 로우 디코더 및 상기 컬럼 디코더에 의해 선택된 단위 셀에 저장된 데이터를 센싱하는 샌스 앰프를 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자를 제공한다.
아울러, 본 발명은 다수의 단위 셀을 포함하는 다수의 반도체 소자, 상기 반도체 소자와 연결되어 명령 신호를 주고 받는 커멘드 링크, 상기 반도체 소자와 연결되어 데이터를 주고 받는 데이터 링크를 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 모듈을 제공한다.
아울러, 본 발명은 다수의 단위 셀을 포함하는 다수의 반도체 모듈, 상기 반도체 모듈과 연결되어 명령 신호를 주고 받는 커멘드 링크, 상기 반도체 모듈과 연결되어 데이터를 주고 받는 데이터 링크, 외부 시스템과의 상호 인터페이스를 조절하는 제어기를 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 시스템을 제공한다.
아울러, 다수의 단위 셀을 포함하는 다수의 반도체 시스템, 상기 다수의 반도체 시스템과 연결되는 프로세서를 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 전자 유닛을 제공한다.
아울러, 본 발명은 다수의 단위 셀을 포함하는 전자 유닛, 상기 전자 유닛과 연결되는 하나 또는 다수의 인터페이스를 포함하며, 상기 단위 셀은 상기 반도체 기판에 활성영역을 정의하는 소자분리막, 상기 활성영역 내에 구비된 이온주입영역 및 상기 이온주입영역과 접하는 핀형 활성영역을 구비하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 전자 시스템을 제공한다.
아울러, 본 발명은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계, 상기 활성영역 내에 이온 주입 영역을 형성하는 단계 및 상기 이온 주입 영역이 노출될 때까지 상기 활성영역을 식각하여 핀형 활성영역을 형성하되, 상기 핀형 활성영역의 상부면의 중심부는 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 한다.
바람직하게는, 상기 활성영역 및 상기 소자분리막 식각 시, 상기 활성영역보다 상기 소자분리막이 더 식각되는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역을 형성하는 단계 이후, 상기 핀형 활성영역에 게이트 절연막 및 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴의 사이에 노출된 활성영역에 이온 주입을 실시하여 소스/드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴은 폴리실리콘을 포함하는 것을 특징으로 한다.
아울러, 본 발명은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계, 상기 활성영역 내에 이온 주입 영역을 형성하는 단계, 상기 이온 주입 영역이 노출될 때까지 상기 활성영역 및 상기 소자분리막을 식각하여 핀형 활성영역을 형성하는 단계, 상기 핀형 활성영역에 게이트 절연막 및 게이트 패턴을 형성하는 단계 및 상기 게이트 패턴 및 상기 게이트 절연막을 에치백하여 매립 게이트 패턴을 형성하는 단계를 포함하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 한다.
바람직하게는, 상기 활성영역 및 상기 소자분리막 식각 시, 상기 활성영역보다 상기 소자분리막이 더 식각되는 것을 특징으로 한다.
바람직하게는, 상기 게이트 패턴은 금속 물질을 포함하되, 상기 금속 물질은 티타늄질화막 또는 티타늄질화막과 텅스텐이 적층된 구조인 것을 특징으로 한다.
아울러, 본 발명은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계, 상기 활성영역 및 상기 소자분리막 상부에 하드마스크 패턴을 형성하는 단계, 상기 하드마스크 패턴을 식각마스크로 상기 활성영역 및 상기 소자분리막을 식각하여 제 1 리세스를 형성하는 단계 및 상기 제 1 리세스의 하부에 노출된 상기 활성영역을 식각하여 핀형 활성영역을 형성하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 한다.
바람직하게는, 상기 제 1 리세스를 형성하는 단계는 비등방성(Anisotropic) 식각 방법을 이용하는 것을 특징으로 한다.
바람직하게는, 상기 활성영역을 식각하여 핀형 활성영역을 형성하는 단계는
등방성(Isotropic) 식각 방법을 이용하는 것을 특징으로 한다.
바람직하게는, 상기 활성영역 및 상기 소자분리막 식각 시, 상기 활성영역보다 상기 소자분리막이 더 식각되는 것을 특징으로 한다.
본 발명은 핀 형태의 채널영역을 가지는 반도체 장치에서 핀 형태를 듀얼 픽(dual peak) 구조로 형성함으로써 핀의 길이(Length)를 증가시켜 핀 형 게이트의 오프 리키지 특성을 개선하고, 이웃 게이트 효과(Neighbor Gate Effect)를 감소시켜 동적 리프레쉬(Dynamic Refresh) 특성을 개선할 수 있으며, 듀얼 픽(dual peak) 구조 또는 V자 모양의 핀 구조로 인하여 커렌트(current)가 증가하는 장점이 있다.
도 1은 일반적인 반도체 소자를 설명하기 위한 평면도.
도 2a, 도 2b 및 도 3은 일반적인 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 반도체 소자를 설명하기 위한 평면도.
도 5a 내지 도 5c는 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명의 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 7은 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 8은 본 발명에 따른 셀 어레이(Cell Array)의 구성을 설명하기 위한 블록도.
도 9는 본 발명에 따른 반도체 소자(Semiconductor Device)의 구성을 설명하기 위한 블록도.
도 10은 본 발명에 따른 반도체 모듈(Semiconductor Module)의 구성을 설명하기 위한 블록도.
도 11은 본 발명에 따른 반도체 시스템의(Semiconductor System) 구성을 설명하기 위한 블록도.
도 12는 본 발명에 따른 전자 유닛(Electronic Unit) 및 전자 시스템(Electronic System)의 구성을 설명하기 위한 블록도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 새들핀 게이트를 갖는 반도체 소자에 있어서 새들핀 형상의 활성 영역이 쌍봉우리 형상으로 제조되어 핀(채널영역)의 길이(Length)를 증가시키고 새들핀 게이트의 오프 리키지 특성을 개선하고, 이웃 게이트 효과(Neighbor Gate Effect)를 감소시켜 동적 리프레쉬(Dynamic Refresh) 특성을 개선할 수 있는 기술적 원리를 설명코자 한다.
도 4는 본 발명의 반도체 소자를 설명하기 위한 평면도이다.
도시된 바와 같이, 반도체 소자는 반도체 기판(미도시) 상에 소자분리막(104)에 의해 정의된 활성 영역(202)에 형성되며, 활성 영역(202) 상에는 게이트 패턴(216)이 교차한다. 이하에서는 가로방향(<X>)과 세로방향(<Y>)의 단면을 통해 반도체 소자를 상세히 설명한다.
도 5a 내지 도 5c는 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 5a를 참조하면, 반도체 기판(200) 상에 소자분리막(204)과 활성 영역(202) 상에 하드마스크층(210)을 형성한 후, 게이트 패턴(216)이 형성될 위치를 정의한 마스크를 이용하여 하드마스크층(210)을 패터닝한다. 이때, 소자분리막(204)은 산화막 예컨대, 고밀도플라즈마산화막(High Density Plasma, HDP),스핀온절연막(Spin On Dielectric) 또는 스핀온절연막과 고밀도플라즈마산화막이 순차적으로 적층된 적층막으로 형성할 수 있다.
다음에는, 하드마스크층(210) 사이의 노출된 활성 영역(202)에 이온 주입을 실시하여 이온 주입 영역(206)을 형성한다. 여기서, 이온 주입 영역(206)은 게이트 패턴(핀 게이트 패턴)이 형성될 영역에 이온 주입하되, 활성 영역(202)의 실리콘(si)을 일부 손상하기 위한 것이다. 이때, 이온 주입 시, 불순물은 n형일 경우에는 Ph 또는 As 등을 이용하고, p형일 경우에는 B 또는 BF2 등을 이용한다.
도 5b를 참조하면, 패터닝된 하드마스크층(210)을 식각마스크로 사용하여 소자분리막(204) 및 활성 영역(202)을 일정 깊이로 식각함으로써 리세스(212)를 형성한다. 먼저, 가로방향(<X>)의 단면을 살펴보면, 소자분리막(204)과 활성 영역(202)의 식각선택비의 차이로 인하여 소자분리막(204)이 활성 영역(202) 보다 더 깊이 식각되고, 이온 주입 영역(206)의 일부까지 식각된다. 즉, 이온 주입 영역(206)이 리세스(212)의 최하단부와 접하도록 형성된다.
다음으로, 세로방향(<Y>)의 단면을 살펴보면, 소자분리막(204)보다 돌출된 활성 영역(202)은 새들 핀(Saddle Fin) 형태의 구조를 가지되, 활성 영역(202)의 최상부의 프로파일(profile)이 고르지 않게 형성된다. 즉, 리세스(212, recess) 형성 시, 도시된 A와 같이 불순물이 많이 이온 주입된 활성 영역(202)의 중심부는 많이 식각되고, 활성 영역(202)의 양 외곽부는 중심부에 비해 덜 식각된다. 즉, M 형상의 새들 핀 구조를 갖으며, 이러한 활성 영역(202)의 양 외곽부(꼭지점) 대비하여 활성영역(202)의 중심부(골)의 깊이(h')는 핀의 너비(width, W)의 20% 이상으로 형성되면 우수한 동작 속도를 갖는다. 여기서, 새들핀 게이트 구조는 반도체 기판(200)을 리세스(recess)하여 채널 면적을 증가시키는 리세스(recess) 구조와 일반적인 핀 구조에 소자분리막(204) 및 활성영역(202)을 일부 식각하여 다면 채널(3차원)을 갖는 새들 핀 구조를 함께 구비한 형태이며, 이러한 새들 핀 구조는 빠른 동작 속도를 갖고, 낮은 전력에서도 동작하는 반도체 소자를 구현할 수 있다.
도 5c를 참조하면, 리세스(212)에 의해 노출된 활성 영역(202)에 게이트 산화막(214)을 형성한다. 이후, 리세스(212) 상에 도전물질을 증착하여 게이트 패턴(216)을 형성한다. 여기서, 도전물질은 게이트 폴리실리콘층으로 형성하며, 게이트 패턴(216)의 형성 후 하드마스크층(210)을 제거하고, 노출된 활성 영역(202)에 이온 주입을 수행하여 소스/드레인 영역(218)을 형성한다.
도 6은 본 발명에 따른 반도체 소자를 설명하기 위한 단면도로서, 도 5c의 제조 방법 후, 게이트 패턴(216)을 에치백(etchback)하여 매립 게이트(216a, Buried Gate) 패턴 구조를 형성한 다음에 하드마스크층(210)을 제거하고, 노출된 활성 영역(202)에 이온 주입을 수행하여 소스/드레인 영역(218)을 형성한다.
도 7은 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도시된 바와 같이 가로방향(<X>)의 단면을 살펴보면, 반도체 기판(200) 상에 소자분리막(204)과 활성 영역(202) 상에 하드마스크층(210)을 형성한 후, 게이트 패턴이 형성될 위치를 정의한 마스크를 이용하여 하드마스크층(210)을 패터닝한다.
다음에는, 패터닝된 하드마스크층(210)을 식각마스크로 사용하여 소자분리막(204) 및 활성 영역(202)을 일정 깊이로 1차 식각함으로써 제 1 리세스(212a)를 형성하고, 제 1 리세스(212a)의 하부를 2차 식각하여 라운딩(rounding)된 제 2 리세스(212b)를 형성한다. 여기서, 1차 식각은 비등방성 식각 방법이 바람직하고, 2차 식각은 등방성 식각 방법을 이용하는 것이 바람직하다.
또한, 세로방향(<Y>)의 단면을 살펴보면, 소자분리막(204)보다 돌출된 활성 영역(202)은 핀(Fin) 형태의 구조를 가지되, 활성 영역(202)의 최상부의 프로파일(profile)이 고르지 않게 형성된다. 즉, 제 2 리세스(212b) 형성 시, 도시된 B와 같이 활성 영역(202)의 최상부는 라운딩된 듀얼(Dual) 봉우리 형상으로 형성되는 것이 바람직하다.
도 8은 본 발명에 따른 셀 어레이의 구성을 설명하기 위한 블록도이다.
도 8을 참조하면, 셀 어레이(Cell Array)는 다수의 메모리 셀을 포함하며, 각각의 메모리 셀은 하나의 트랜지스터(Transistor)와 하나의 캐패시터(Capacitor)로 이루어져 있다. 이러한 메모리 셀들은 비트라인(BL1, ., BLn)과 워드라인(WL1, ., WLm)의 교차점에 위치한다. 메모리 셀들은 컬럼 디코더 및 로우 디코더에 의해서 선택된 비트라인(BL1, ., BLn) 및 워드라인(WL1, ., WLm)에 인가된 전압에 기초하여 데이터를 저장하거나 출력한다.
도시된 바와 같이, 셀 어레이에서 비트라인 (BL1, ., BLn)은 제 1 방향(즉, 비트라인 방향)을 길이 방향으로 형성되고 워드라인 (WL1, ., WLm)은 제 2 방향(즉, 워드라인 방향)을 길이 방향으로 형성되어 서로 교차하는 형태로 배열된다. 트랜지스터의 제 1 단자(예를 들어, 드레인 단자)는 비트라인(BL1, ..., BLn)에 연결되고, 제 2 단자(예를 들어, 소스 단자)는 커패시터에 연결되며, 제 3 단자(예를 들어, 게이트 단자)는 워드라인(WL1, ..., WLm)에 연결된다. 이러한 비트라인들(BL1, ..., BLn), 워드라인들(WL1, ..., WLm)을 포함하는 다수의 메모리 셀들이 반도체 셀 어레이의 내에 위치한다.
도 9은 본 발명에 따른 반도체 소자의 구성을 설명하기 위한 블록도이다.
도 9를 참조하면, 반도체 소자는 셀 어레이(Cell Array), 로우 디코더(Row Decorder), 컬럼 디코더(Column Decorder) 및 센스 앰프(Sense Amplifier, SA)를 포함할 수 있다. 로우 디코더는 반도체 셀 어레이의 워드라인들 중에서 독출 동작 또는 기입 동작을 수행할 메모리 셀에 상응하는 워드라인을 선택하여 반도체 셀 어레이에 워드라인 선택 신호(RS)를 출력한다. 그리고, 컬럼 디코더는 반도체 셀 어레이의 비트라인들 중에서 독출 동작 또는 기입 동작을 수행할 메모리 셀에 상응하는 비트라인을 선택하여 반도체 셀 어레이에 비트라인 선택 신호(CS)를 출력한다. 또한, 센스 앰프들은 로우 디코더 및 컬럼 디코더에 의해 선택된 메모리 셀에 저장된 데이터(BDS)를 센싱한다.
이 외에 반도체 소자는 마이크로 프로세서(Micro-Processor)와 연결되거나 메모리 콘트롤러(Memory Controller)와 연결될 수 있으며, 반도체 소자는 마이크로 프로세서로부터 WE*, RAS* 및 CAS*와 같은 제어 신호를 받고, 입출력 회로를 통하여 데이터를 받아서 저장한다. 이러한 반도체 소자는 디램(Dynamic Random Access Memory), 피램(Random Access Memory), 엠램(Random Access Memory), 낸드 플래쉬, CIS(CMOS Image Sensor) 등에 적용할 수 있다. 특히, 디램을 이용하여 데스크탑, 노트북, 서버에 사용되거나, 그래픽 메모리 및 모바일 메모리에도 이용할 수 있으며, 낸드 플래쉬는 메모리 스틱, MMC, SD, CF, xD Picture Card, USB Flash Drive 등과 같은 휴대용 저장 장치, MP3, PMP, 디지털 카메라, 캠코더, 메모리카드, USB, 게임기, 네비게이션, 노트북 및 데스트탑 컴퓨터 및 핸드폰 등 다양한 디지털 어플리케이션에 적용할 수 있으며, CIS는 디지털 기기에서 일종의 전자 필름 역할을 하는 촬상 소자로써, 카메라 폰, 웹 카메라, 의학용 소형 촬영장비에 적용가능하다.
도 10은 본 발명에 따른 반도체 모듈의 구성을 설명하기 위한 블록도이다.
도 10을 참조하면, 반도체 모듈은 모듈 기판상에 탑재된 복수 개의 반도체 소자들, 반도체 소자가 외부의 제어기(미도시)로부터 제어신호(어드레스 신호(ADDR), 커맨드 신호(CMD), 클럭 신호(CLK))를 제공받을 수 있도록 해주는 커맨드 링크(Command Link) 및 반도체 소자와 연결되어 데이터를 전송하는 데이터 링크(Data Link)를 포함한다.
이때, 반도체 소자는 예컨대 도 9에 대한 설명에서 예시된 반도체 소자들이 사용될 수 있다. 그리고, 커맨드 링크 및 데이터 링크는 통상의 반도체 모듈에서 사용되는 것들과 동일 또는 유사하게 형성될 수 있다.
도 10에서는 모듈 기판의 전면에 8개의 반도체 소자(chip)들이 탑재되어 있는 모습을 도시하고 있으나 모듈 기판의 후면에도 동일하게 반도체 소자들이 탑재될 수 있다. 즉, 모듈 기판의 일측 또는 양측에 반도체 소자들이 탑재될 수 있으며, 탑재되는 반도체 소자의 수는 도 10에 한정되지 않는다. 또한, 모듈 기판의 재료 및 구조도 특별히 제한되지 않는다.
도 11은 본 발명에 따른 반도체 시스템의 구성을 설명하기 위한 블록도이다.
도 11을 참조하면, 반도체 시스템은 복수 개의 반도체 소자들이 탑재된 적어도 하나의 반도체 모듈 및 반도체 모듈과 외부의 시스템(미도시) 사이에서 양방향 인터페이스를 제공하여 반도체 모듈의 동작을 제어하는 제어기(Controller)를 포함한다. 이러한 제어기는 통상의 데이터 프로세싱 시스템에서 복수의 반도체 모듈들의 동작을 제어하기 위한 제어기와 그 기능이 동일 또는 유사하게 형성될 수 있다. 따라서, 본 실시 예에서는 이에 대한 상세한 설명은 생략한다. 이때, 반도체 모듈은 예컨대 도 10에 예시된 반도체 모듈이 사용될 수 있다.
도 12는 본 발명에 따른 전자 유닛 및 전자 시스템의 구성을 설명하기 위한 블록도이다.
도 12의 왼쪽 도면을 참조하면, 본 발명에 따른 전자 유닛(Electronic Unit)은 반도체 시스템(Semiconductor System)과 전기적으로 연결되는 프로세서(Processor)를 포함한다. 이때, 반도체 시스템은 도 11의 반도체 시스템과 동일하다. 여기서, 프로세서는 CPU(Central Processing Unit), MPU(Micro Processor Unit), MCU(Micro Controller Unit), GPU(Graphics Processing Unit) 및 DSP(Digital Signal Processor)를 포함한다.
여기서, CPU 또는 MPU는 산술, 논리 연산 유닛인 ALU(Arithmetic Logic Unit)과 명령어를 읽어오고 해석해서 각 유닛을 제어하는 컨트롤 유닛(CU, control unit)을 묶은 형태이다. 프로세서가 CPU 또는 MPU일 경우 전자 유닛은 컴퓨터 기기 또는 모바일 기기를 포함하는 것이 바람직하다. 또한, GPU는 그래픽을 위한 CPU로서 소수점을 가진 숫자들을 계산하는데 사용되는 것으로 그래픽들을 실시간 화면으로 그려주기 위한 프로세스이다. 프로세서가 GPU인 경우 전자 유닛은 그래픽 기기를 포함하는 것이 바람직하다. 그리고, DSP는 아날로그 신호(예를 들면 음성)를 디지털로 고속 변환 후 계산하여 그 결과를 이용하거나 다시 아날로그로 변환하여 사용하는 프로세스를 일컫는다. DSP는 주로 디지털 값을 계산한다. 프로세서가 DSP인 경우 전자 유닛은 음향 및 영상 기기를 포함하는 것이 바람직하다.
이 외에도 프로세서는 APU(Accelerate Procesor Unit)를 포함하는데 이는 CPU를 GPU에 통합하는 형태로써 그래픽 카드의 역할을 포함하는 형태의 프로세서이다.
도 12의 오른쪽 도면을 참조하면, 전자 시스템(Electronic System)은 전자 유닛과 전기적으로 연결되는 하나 또는 다수의 인터페이스(Interface)를 포함한다. 이때, 전자 유닛은 도 12의 전자 유닛과 동일하다. 여기서, 인터페이스는 모니터, 키보드, 프린터, 포인팅 디바이스(마우스), USB, 스위치, 카드 리더기, 키패드, 디스펜서, 전화기, 디스플레이 또는 스피커를 포함한다. 하지만 이에 한정되지 않고 변경 가능하다.
전술한 바와 같이, 본 발명은 핀 형태의 채널영역을 가지는 반도체 장치에서 핀 형태를 듀얼 픽(dual peak) 구조로 형성함으로써 핀의 길이(Length)를 증가시켜 핀 형 게이트의 오프 리키지 특성을 개선하고, 이웃 게이트 효과(Neighbor Gate Effect)를 감소시켜 동적 리프레쉬(Dynamic Refresh) 특성을 개선할 수 있으며, 듀얼 픽(dual peak) 구조 또는 V자 모양의 핀 구조로 인하여 커렌트(current)가 증가하는 장점이 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (14)

  1. 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계;
    상기 활성영역 내에 이온 주입 영역을 형성하는 단계; 및
    상기 이온 주입 영역이 노출될 때까지 상기 활성영역을 식각하여 핀형 활성영역을 형성하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 청구항 1에 있어서,
    상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법,
  3. 청구항 1에 있어서,
    상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 청구항 1에 있어서,
    상기 활성영역 및 상기 소자분리막 식각 시, 상기 활성영역보다 상기 소자분리막이 더 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 청구항 1에 있어서,
    상기 핀형 활성영역을 형성하는 단계 이후,
    상기 핀형 활성영역에 게이트 절연막 및 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 청구항 5에 있어서,
    상기 게이트 패턴의 사이에 노출된 활성영역에 이온 주입을 실시하여 소스/드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 청구항 5에 있어서,
    상기 게이트 패턴은 폴리실리콘을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 청구항 5에 있어서,
    상기 게이트 패턴 및 상기 게이트 절연막을 에치백하여 매립 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계;
    상기 활성영역 및 상기 소자분리막 상부에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴을 식각마스크로 상기 활성영역 및 상기 소자분리막을 식각하여 제 1 리세스를 형성하는 단계; 및
    상기 제 1 리세스의 하부에 노출된 상기 활성영역을 식각하여 핀형 활성영역을 형성하되, 상기 핀형 활성영역의 상부면의 중심부는 상기 핀형 활성영역의 상부면의 외곽부보다 낮은 높이를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 청구항 9에 있어서,
    상기 핀형 활성영역은 새들핀(saddle fin) 구조를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법,
  11. 청구항 9에 있어서,
    상기 핀형 활성영역의 상부면의 중심부와 상기 핀형 활성 영역의 상부면의 외곽부의 높이 차이는 상기 핀형 활성영역의 너비(width)의 20% 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 청구항 9에 있어서,
    상기 제 1 리세스를 형성하는 단계는
    비등방성(Anisotropic) 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 청구항 9에 있어서,
    상기 활성영역을 식각하여 핀형 활성영역을 형성하는 단계는
    등방성(Isotropic) 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 청구항 9에 있어서,
    상기 활성영역 및 상기 소자분리막 식각 시, 상기 활성영역보다 상기 소자분리막이 더 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020110041130A 2011-04-29 2011-04-29 반도체 소자 및 그의 제조 방법 KR20120122776A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110041130A KR20120122776A (ko) 2011-04-29 2011-04-29 반도체 소자 및 그의 제조 방법
US13/346,947 US8435847B2 (en) 2011-04-29 2012-01-10 Semiconductor device and method for fabricating the same
US13/858,844 US8748984B2 (en) 2011-04-29 2013-04-08 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110041130A KR20120122776A (ko) 2011-04-29 2011-04-29 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120122776A true KR20120122776A (ko) 2012-11-07

Family

ID=47067240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110041130A KR20120122776A (ko) 2011-04-29 2011-04-29 반도체 소자 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US8435847B2 (ko)
KR (1) KR20120122776A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391172B2 (en) 2014-03-21 2016-07-12 Samsung Electronics Co., Ltd. Methods of shaping a channel region in a semiconductor fin using doping
KR20160111060A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
KR102085525B1 (ko) 2013-11-27 2020-03-09 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9449978B2 (en) 2014-01-06 2016-09-20 Micron Technology, Inc. Semiconductor devices including a recessed access device and methods of forming same
WO2018009161A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Iii-v finfet transistor with v-groove s/d profile for improved access resistance
US10784325B2 (en) * 2016-12-23 2020-09-22 Intel Corporation Saddle channel thin film transistor for driving micro LEDs or OLEDs in ultrahigh resolution displays
CN108461449B (zh) 2017-02-20 2019-09-17 联华电子股份有限公司 半导体元件及其制作方法
CN108666310B (zh) 2017-03-28 2021-04-13 联华电子股份有限公司 半导体存储装置及其形成方法
TWI833423B (zh) * 2022-11-04 2024-02-21 南亞科技股份有限公司 半導體裝置及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246400B2 (ja) * 1999-05-13 2009-04-02 株式会社日立製作所 半導体記憶装置
KR100594282B1 (ko) * 2004-06-28 2006-06-30 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US7224033B2 (en) * 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
KR100675290B1 (ko) * 2005-11-24 2007-01-29 삼성전자주식회사 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US8268729B2 (en) * 2008-08-21 2012-09-18 International Business Machines Corporation Smooth and vertical semiconductor fin structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391172B2 (en) 2014-03-21 2016-07-12 Samsung Electronics Co., Ltd. Methods of shaping a channel region in a semiconductor fin using doping
KR20160111060A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US8748984B2 (en) 2014-06-10
US20130285128A1 (en) 2013-10-31
US20120273850A1 (en) 2012-11-01
US8435847B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
KR20120122776A (ko) 반도체 소자 및 그의 제조 방법
US20120281490A1 (en) Semiconductor device, semiconductor module and method of manufacturing the same
US8735970B2 (en) Semiconductor device having vertical surrounding gate transistor structure, method for manufacturing the same, and data processing system
KR101213885B1 (ko) 반도체 소자 및 반도체 셀
US9105655B2 (en) Semiconductor device and method for manufacturing the same
US20150017773A1 (en) Semiconductor device and method for manufacturing the same
KR20140029024A (ko) 매립 게이트형 무접합 반도체 소자와 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자의 제조 방법
KR101246475B1 (ko) 반도체 셀 및 반도체 소자
KR101802371B1 (ko) 반도체 셀 및 그 형성 방법
US20130099298A1 (en) Semiconductor device and method for manufacturing the same
US9023703B2 (en) Method of manufacturing semiconductor device using an oxidation process to increase thickness of a gate insulation layer
KR20120121727A (ko) 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
US9252223B2 (en) Semiconductor device having a buried gate
US20120286351A1 (en) Cell array
KR20130125595A (ko) 반도체 소자 및 그 제조 방법
US20130130458A1 (en) Method of manufacturing semiconductor device
KR20130107491A (ko) 반도체 소자 및 그 제조 방법
KR20130138017A (ko) 반도체 소자 및 그의 제조 방법
US20130126962A1 (en) Semiconductor device and method of manufacturing the same
KR20130090677A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid