KR20120119368A - Touch sensor in-cell type liquid crystal display device and method of fabricating the same - Google Patents

Touch sensor in-cell type liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR20120119368A
KR20120119368A KR1020110037242A KR20110037242A KR20120119368A KR 20120119368 A KR20120119368 A KR 20120119368A KR 1020110037242 A KR1020110037242 A KR 1020110037242A KR 20110037242 A KR20110037242 A KR 20110037242A KR 20120119368 A KR20120119368 A KR 20120119368A
Authority
KR
South Korea
Prior art keywords
wiring
gate
electrode
contact hole
sensing
Prior art date
Application number
KR1020110037242A
Other languages
Korean (ko)
Other versions
KR101799529B1 (en
Inventor
이명식
장정우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110037242A priority Critical patent/KR101799529B1/en
Publication of KR20120119368A publication Critical patent/KR20120119368A/en
Application granted granted Critical
Publication of KR101799529B1 publication Critical patent/KR101799529B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A touch sensor in-cell type liquid crystal display device and a manufacturing method thereof are provided to fundamentally prevent short-circuit due to remaining conductive materials on a boundary of a first protective layer. CONSTITUTION: A second protective layer(155) is formed on a frontal side of a substrate on a common electrode, an x sensing line, and a y sensing line. The second protective layer comprises a second drain contact hole. The second drain contact hole exposes a drain electrode. A pixel electrode(160) contacts the drain electrode through the second drain contact hole on the second protective layer. The pixel electrode is formed on each pixel area. The pixel electrode has bar-shaped openings.

Description

터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법{Touch sensor in-cell type liquid crystal display device and method of fabricating the same} Array substrate for touch sensor in-cell type liquid crystal display device and manufacturing method thereof {Touch sensor in-cell type liquid crystal display device and method of fabricating the same}

본 발명은 액정표시장치에 관한 것이며, 특히 화소전극 패터닝 시 남게되는 잔막에 의한 배선간 쇼트를 방지할 수 있는 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a touch sensor in-cell type liquid crystal display device and a method of manufacturing the same, which can prevent a short circuit between wires caused by a residual film remaining during pixel electrode patterning.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next generation advanced display devices having low power consumption, good portability, high technology value, and high added value.

이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.Of these liquid crystal display devices, an active matrix type liquid crystal display device having a thin film transistor, which is a switching device capable of controlling voltage on and off for each pixel, .

일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다. In general, a liquid crystal display device forms an array substrate and a color filter substrate through an array substrate manufacturing process for forming thin film transistors and pixel electrodes, and a color filter substrate manufacturing process for forming color filters and common electrodes, And a liquid crystal interposed therebetween.

좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.In more detail, referring to FIG. 1, which is an exploded perspective view of a general liquid crystal display, the array substrate 10 and the color filter substrate 20 are faced to each other with the liquid crystal layer 30 interposed therebetween. The lower array substrate 10 includes a plurality of gate lines 14 and data lines 16 arranged vertically and horizontally to the top surface of the transparent substrate 12 to define a plurality of pixel regions P. These two lines Thin film transistors Tr are provided at the intersections of the fourteen and sixteenth ones, and one-to-one correspondences are made with the pixel electrodes 18 provided in the pixel regions P. FIG.

또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 둘러싸는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다. In addition, the upper color filter substrate 20 facing the array substrate 10 is a rear surface of the transparent substrate 22 and non-display of the gate wiring 14, the data wiring 16, and the thin film transistor Tr. A grid-like black matrix 25 is formed around each pixel region P so as to cover an area, and red (R) and green are sequentially arranged in order to correspond to each pixel region P in the grid. A color filter layer 26 including (G) and blue (B) color filter patterns 26a, 26b, and 26c is formed, and is transparent over the entire surface of the black matrix 25 and the color filter layer 26. The common electrode 28 is provided.

그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판(미도시)이 구비되어 있다. Although not shown in the drawings, each of the two substrates 10 and 20 is sealed with a sealant or the like along the edge to prevent leakage of the liquid crystal layer 30 interposed therebetween. 10 and 20 are interposed between upper and lower alignment layers that provide reliability in the molecular alignment direction of the liquid crystal at a boundary between the liquid crystal layer 30 and a polarizing plate (not shown) on at least one outer surface of each of the substrates 10 and 20. ) Is provided.

또한, 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 공통전극(28)과 화소전극(18) 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.In addition, a back-light is provided on the outer surface of the array substrate 10 to supply light, so that the on / off signal of the thin film transistor Tr is supplied to the gate wiring 14. When the image signal of the data wiring 16 is transferred to the pixel electrode 18 of the selected pixel region P by being sequentially scanned and applied, the liquid crystal therebetween by the vertical electric field between the common electrode 28 and the pixel electrode 18. Molecules are driven and various images can be displayed by the change in the transmittance of light.

하지만 전술한 구성을 갖는 액정표시장치는 시야각 특성이 우수하지 못하므로 근래 들어서는 동일한 어레이 기판에 공통전극과 화소전극이 배치되어 수평전계 에 의해 액정분자를 구동하는 횡전계형 또는 프린지 전계에 의해 구동되는 프린지 필드 스위칭 모드 액정표시장치가 제안되었다.However, the liquid crystal display device having the above-described configuration does not have excellent viewing angle characteristics. Recently, the common electrode and the pixel electrode are disposed on the same array substrate, and the fringes driven by the horizontal electric field type or the fringe electric field drive the liquid crystal molecules by the horizontal electric field. Field switching mode liquid crystal displays have been proposed.

그리고, 이러한 횡전계형 및 프린지 필드 스위칭 모드 액정표시장치는 TV, 프로젝터, 휴대폰, PDA 등 다양한 응용제품에 이용되고 있으며, 이러한 응용제품들은 최근에 화면을 터치하여 동작할 수 있도록 터치 기능이 기본적으로 장착되고 있는 실정이다. 이렇게 터치 기능이 구비된 액정표시장치를 통상 터치센서 인셀 타입 액정표시장치라 칭하고 있다. In addition, such transverse field type and fringe field switching mode liquid crystal display devices are used in various applications such as TVs, projectors, mobile phones, PDAs, and the like. It's happening. The liquid crystal display device having a touch function is generally called a touch sensor in-cell type liquid crystal display device.

터치센서 인셀 타입 액정표시장치용 어레이 기판에는 터치 센싱 기능 수행을 위해 전술 바와 같은 액정표시장치의 일반적인 구성 요소 일례로 게이트 및 데이터 배선 이외에 추가적으로 사용자의 터치 시 이를 감지하는 다수의 터치 블록과 이와 연결된 센싱 배선의 구성이 더욱 필요로 되고 있다. An array substrate for a touch sensor in-cell type liquid crystal display device includes a plurality of touch blocks for sensing a user's touch in addition to a gate and data wiring as an example of a general component of the liquid crystal display device as described above for performing a touch sensing function. The configuration of the wiring is further required.

따라서, 이러한 구성을 갖는 터치센서 인셀 타입 액정표시장치용 어레이 기판은 통상 우수한 이동도 특성을 갖는 폴리실리콘을 반도체층으로 하는 박막트랜지스터가 구비되는 경우 통상 11회의 마스크 공정을 진행하고 있다. Therefore, an array substrate for a touch sensor in-cell type liquid crystal display device having such a configuration is usually subjected to 11 mask processes when a thin film transistor having a polysilicon semiconductor layer having excellent mobility characteristics is provided.

이러한 터치 인셀 타입 액정표시장치용 어레이 기판에는 상기 절연층으로서 게이트 절연막, 층간절연막, 보조 절연층 및 제 1, 2 보호층이 구비되고 있는 실정이다. Such a touch in-cell type liquid crystal display array substrate is provided with a gate insulating film, an interlayer insulating film, an auxiliary insulating layer, and first and second protective layers as the insulating layer.

이때, 이러한 절연층 중 상기 보조 절연층은 금속물질로 이루어진 구성요소 예를들면 데이터 배선과 소스 및 드레인 전극과 유기절연물질로 이루어진 제 1 보호층과의 접착력 향상을 위해 무기절연물질을 증착함으로써 형성되고 있는데, 이러한 보조 절연층은 생략함으로써 총 2개만을 형성하는 구성을 갖도록 하기 위해 노력하고 있다. At this time, the auxiliary insulating layer of the insulating layer is formed by depositing an inorganic insulating material to improve the adhesion between the components of the metal material, for example, the data wiring, the source and drain electrodes and the first protective layer of the organic insulating material. Although the auxiliary insulating layer is omitted, efforts have been made to have a structure in which only two of the auxiliary insulating layers are formed.

하지만, 이렇게 무기절연물질로 이루어진 보조 절연층을 삭제하는 경우 유기절연물질로 이루어지는 제 1 보호층이 형성되지 않아 노출되는 패드부에 있어서 화소전극을 패터닝하는 단계에서 단차가 높은 제 1 보호층의 끝단에 대응하여 남게되는 잔사에 기인하여 특히 데이터 링크 배선간 쇼트가 다발하는 문제가 발생하고 있다.
However, when the auxiliary insulating layer made of the inorganic insulating material is deleted, the end of the first protective layer having the high step in the step of patterning the pixel electrode in the pad part exposed because the first protective layer made of the organic insulating material is not formed. In particular, a problem arises in that short circuits between data link wirings occur due to the remaining residues.

상기 문제점을 해결하기 위해서, 본 발명에서는 제 1 보호층의 경계에서 발생되는 도성성 물질의 잔사에 의한 쇼트를 원천적으로 방지할 수 있는 터치센서 인셀 타입 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
In order to solve the above problems, an object of the present invention is to provide an array substrate for a touch sensor in-cell type liquid crystal display device which can prevent the short-circuit caused by the residue of the conductive material generated at the boundary of the first protective layer. It is done.

상기 목적을 달성하기 위한 본 발명에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판은, 다수의 화소영역을 갖는 표시영역과 이의 외측으로 패드부를 구비한 비표시영역이 정의되며 상기 표시영역 내에 다수의 화소영역을 하나의 그룹으로 하는 터치블럭이 다수개 정의된 기판 상의 각 화소영역의 경계에 제 1 절연막을 개재하여 서로 교차하며 형성된 게이트 및 데이터 배선과; 각 화소영역 내에 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 유기절연물질로 이루어지며, 상기 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀 형성된 제 1 보호층과; 상기 제 1 보호층 위로 상기 각 터치블럭 별로 이격하며 형성된 공통전극과; 상기 공통전극 위로 상기 게이트 배선과 중첩하도록 형성된 x센싱배선 및 상기 데이터 배선과 중첩하도록 형성된 y센싱배선과; 상기 공통전극과 x센싱배선 및 y센싱배선 위로 상기 기판 전면에 형성되며, 상기 드레인 전극을 노출시키는 제 2 드레인 콘택홀을 가지며 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 제 2 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 별로 형성되며, 다수의 바(bar) 형태의 개구를 갖는 화소전극을 포함하며, 상기 비표시영역과 패드부에 있어 상기 게이트 배선이 형성된 동일한 층에 보조 데이터 링크 패턴이 구비되며, 상기 제 1 절연막에는 상기 보조 데이터 링크 패턴의 양끝단을 각각 노출시키는 제 1 및 제 2 링크 콘택홀이 구비되며, 상기 데이터 배선이 형성된 층에 상기 데이터 배선과 연결되며 상기 제 1 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 1 데이터 링크 배선과, 이와 이격하여 상기 제 2 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 2 데이터 링크 배선이 형성된 것이 특징이다. In order to achieve the above object, an array substrate for a touch sensor in-cell type liquid crystal display device according to the present invention includes a display area having a plurality of pixel areas and a non-display area having a pad portion outside thereof, and having a plurality of display areas in the display area. Gate and data lines formed by crossing each other with a first insulating film at the boundary of each pixel area on a substrate having a plurality of touch blocks having the pixel area as a group; A thin film transistor connected to the gate and data line in each pixel area; A first protective layer formed of an organic insulating material and having a first drain contact hole exposing a drain electrode of the thin film transistor over the thin film transistor; A common electrode formed to be spaced apart from each touch block on the first passivation layer; An x sensing wiring formed on the common electrode to overlap the gate wiring and a y sensing wiring formed on the common electrode and overlapping the data wiring; A second passivation layer formed on the entire surface of the substrate over the common electrode, the x sensing wiring, and the y sensing wiring, and having a second drain contact hole exposing the drain electrode; A pixel electrode contacting the drain electrode through the second drain contact hole on the second passivation layer and formed for each pixel area, the pixel electrode having a plurality of bar-shaped openings, and the non-display area and the pad. An auxiliary data link pattern is provided on the same layer on which the gate wiring is formed, and the first insulating layer includes first and second link contact holes that expose both ends of the auxiliary data link pattern, respectively. A first data link wire connected to the data line on the layer on which a wire is formed and contacting the auxiliary data link pattern through the first link contact hole, and spaced apart from the auxiliary data link pattern through the second link contact hole And a second data link wiring in contact with the second electrode.

상기 각 터치블럭은 상기 게이트 배선의 연장방향으로 이웃한 터치블럭과 상기 x센싱배선에 의해 연결되며, 상기 각 터치블럭은 이격하는 제 1 및 제 3 영역과, 상기 제 1 및 제 3 영역 사이에 상기 데이터 배선의 연장방향으로 이웃한 터치블럭과 상기 y센싱배선에 의해 연결된 제 2 영역으로 구성되며, 상기 공통전극은 상기 각 터치블럭 내에서 상기 제 1, 2, 3 영역별로 분리 형성된 것이 특징이다. Each of the touch blocks is connected by an adjacent touch block in the extending direction of the gate line and the x sensing wiring, and each of the touch blocks is spaced between the first and third regions spaced apart from each other, and between the first and third regions. And a second region connected by a touch block adjacent to the data wiring in an extending direction of the data line, and a second region connected by the y-sensing wiring, wherein the common electrode is separated into the first, second, and third regions in each of the touch blocks. .

상기 터치블럭 내에서 상기 제 1 및 제 3 영역에 형성된 상기 x센싱배선은 상기 제 1 영역과 제 2 영역의 경계, 상기 제 2 영역과 제 3 영역의 경계에서는 끊긴 형태로 이격하며 형성된 것이 특징이다.The x-sensing wirings formed in the first and third regions in the touch block are formed to be separated from each other at a boundary between the first region and the second region and at a boundary between the second region and the third region. .

상기 게이트 전극은 상기 제 1 절연막의 하부에 상기 데이터 배선은 상기 제 1 절연막의 상부에 형성되며, 상기 제 1 절연막 상에 상기 게이트 배선과 나란하게 상기 게이트 배선이 형성된 층에 이와 동일한 물질로 상기 각 터치블럭별로 형성된 센싱보조배선을 포함하며, 상기 각 터치블럭 내에서 상기 x센싱배선과 상기 센싱보조배선이 연결되며 형성된 것이 특징이다. The gate electrode may be formed under the first insulating film, and the data wire may be formed on the first insulating film, and the same material may be formed on the first insulating film in parallel with the gate wire. And a sensing auxiliary wiring formed for each touch block, wherein the x sensing wiring and the sensing auxiliary wiring are connected to each other in the touch block.

상기 제 1 보호층에는 상기 각 터치블럭 별로 상기 x센싱배선의 끝단에 대응하는 상기 제 1 절연막을 노출시키는 제 1 콘택홀이 구비되며, 상기 제 2 보호층에는 상기 제 1 콘택홀 내부에서 상기 x센싱배선의 끝단을 노출시키는 제 2 콘택홀이 구비되며, 상기 제 1 절연막에는 상기 제 1 콘택홀이 연장된 형태로 상기 센싱보조배선의 끝단을 노출시키는 제 3 콘택홀이 구비되며, 서로 연결된 상기 제 2 및 제 3 콘택홀을 통해 노출된 상기 x센싱배선의 끝단과 상기 센싱보조배선의 끝단은 상기 화소전극을 이루는 동일한 물질로 이루어진 연결패턴과 동시에 접촉하며 형성된 것이 특징이다. The first passivation layer includes a first contact hole for exposing the first insulating layer corresponding to the end of the x-sensing wiring for each touch block, and the x passivation layer includes the first contact hole inside the first contact hole. A second contact hole exposing an end of the sensing wiring is provided, and the first insulating layer is provided with a third contact hole exposing the end of the sensing auxiliary wiring in a form in which the first contact hole is extended and connected to each other; The end of the x-sensing wiring exposed through the second and third contact holes and the end of the sensing auxiliary wiring are formed in contact with a connection pattern made of the same material constituting the pixel electrode.

상기 공통전극은 상기 박막트랜지스터가 형성된 부분에 대응하여 제 1 개구가 형성되며, 상기 제 1 콘택홀에 대응하여 이보다 더 큰 면적을 갖는 제 2 개구가 형성된 것이 특징이다. The common electrode may have a first opening corresponding to a portion where the thin film transistor is formed, and a second opening having a larger area corresponding to the first contact hole may be formed.

상기 터치블럭 중 상기 게이트 배선의 연장방향으로 동일한 라인상에 형성되는 터치블럭은 상기 x센싱배선에 의해 모두 전기적으로 연결되며, 상기 터치블럭 중 상기 데이터 배선의 연장방향으로 동일한 라인 상에 형성되는 터치블럭은 상기 y센싱배선에 의해 모두 전기적으로 연결되도록 형성된 것이 특징이다. The touch blocks formed on the same line in the extending direction of the gate wiring among the touch blocks are all electrically connected by the x sensing wiring, and the touch blocks formed on the same line in the extending direction of the data wiring among the touch blocks. The blocks are formed to be electrically connected to each other by the y sensing wiring.

상기 비표시영역에는 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 연결된 게이트 링크배선이 형성되며, 상기 패드부에는 상기 게이트 링크배선과 연결된 게이트 패드전극이 형성되며, 상기 패드부에는 상기 데이터 배선이 형성된 동일한 층에 상기 제 2 데이터 링크 배선과 연결된 데이터 패드전극이 형성되며, 상기 제 1 보호층은 상기 패드부를 노출시키며 형성된 것이 특징이다. In the non-display area, a gate link wiring connected to the gate wiring is formed on the same layer on which the gate wiring is formed. A data pad electrode connected to the second data link wire is formed on the same layer, and the first protective layer is formed while exposing the pad part.

상기 제 2 보호층에는 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며, 상기 제 2 보호층과 상기 제 1 절연막에는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀이 구비되며, 상기 제 2 보호층 상부에는 상기 화소전극을 이루는 동일한 물질로 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극이 형성된 것이 특징이다. The second passivation layer includes a data pad contact hole exposing the data pad electrode, and the second passivation layer and the first insulating layer include a gate pad contact hole exposing the gate pad electrode. An auxiliary data pad electrode contacting the data pad electrode through the data pad contact hole with the same material forming the pixel electrode on the passivation layer, and an auxiliary gate pad electrode contacting the gate pad electrode through the gate pad contact hole. It is characterized by the formation.

상기 박막트랜지스터는 제 2 절연막 상에 순차 적층된 형태로 순수 폴리실리콘의 제 1 반도체영역과 이의 양측에 불순물이 도핑된 폴리실리콘의 제 2 반도체층으로 구성된 반도체층과, 게이트 절연막과, 상기 제 1 반도체영역에 대응하여 게이트 전극과, 상기 제 2 반도체영역을 노출시키는 반도체층 콘택홀을 구비한 상기 제 1 절연막과, 서로 이격하며 상기 제 2 반도체영역과 각각 접촉하는 소스 전극 및 상기 드레인 전극으로 구성된 것이 특징이다. The thin film transistor includes a semiconductor layer including a first semiconductor region of pure polysilicon and a second semiconductor layer of polysilicon doped with impurities on both sides thereof in a stacked form on a second insulating layer, a gate insulating layer, and the first A first insulating film having a gate electrode corresponding to the semiconductor region, a semiconductor layer contact hole exposing the second semiconductor region, and a source electrode and a drain electrode spaced apart from each other and in contact with the second semiconductor region, respectively. Is characteristic.

상기 공통전극과 상기 화소전극은 투명 도전성 물질로 이루어진 것이 특징이다. The common electrode and the pixel electrode are made of a transparent conductive material.

본 발명에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법은, 다수의 화소영역을 갖는 표시영역과 이의 외측으로 비표시영역이 정의되며 상기 표시영역 내에 다수의 화소영역을 하나의 그룹으로 하는 터치블럭이 다수개 정의된 기판 상의 각 화소영역의 경계에 제 1 절연막을 개재하여 서로 교차하는 게이트 배선 및 데이터 배선과 이들 두 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 유기절연물질로 이루어지며 상기 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀이 구비되며 상기 패드부를 노출시키는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 각 터치블럭 별로 이격하는 공통전극을 형성하는 단계와; 상기 공통전극 위로 상기 게이트 배선과 중첩하는 x센싱배선 및 상기 데이터 배선과 중첩하는 y센싱배선을 형성하는 단계와; 상기 공통전극과 x센싱배선 및 y센싱배선 위로 전면에 상기 제 1 드레인 콘택홀과 연결되어 상기 드레인 전극을 노출시키는 제 2 드레인 콘택홀이 구비된 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 제 2 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 별로 다수의 바(bar) 형태의 개구를 갖는 화소전극을 형성하는 단계를 포함하며, 상기 게이트 배선을 형성하는 단계는 상기 비표시영역과 패드부에 보조 데이터 링크 패턴을 형성하는 단계를 포함하고, 상기 제 1 절연막을 형성하는 단계는 상기 보조 데이터 링크 패턴의 양끝단을 각각 노출시키는 제 1 및 제 2 링크 콘택홀을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선과 연결되며 상기 제 1 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 1 데이터 링크 배선과, 이와 이격하여 상기 제 2 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 2 데이터 링크 배선을 형성하는 단계를 포함하는 것이 특징이다.In the method of manufacturing an array substrate for a touch sensor in-cell type liquid crystal display device according to the present invention, a display area having a plurality of pixel areas and a non-display area outside thereof are defined, and the plurality of pixel areas in the display area are grouped into one group. Forming a gate line and a data line intersecting each other and a thin film transistor connected to the two lines by interposing a first insulating film at a boundary of each pixel region on a substrate on which a plurality of touch blocks are defined; Forming a first protective layer formed of an organic insulating material over the thin film transistor and having a first drain contact hole exposing the drain electrode of the thin film transistor over the thin film transistor and exposing the pad part; Forming a common electrode spaced apart from each touch block on the first passivation layer; Forming an x sensing wiring overlapping the gate wiring and a y sensing wiring overlapping the data wiring on the common electrode; Forming a second passivation layer having a second drain contact hole connected to the first drain contact hole and exposing the drain electrode on a front surface of the common electrode, the x sensing wiring, and the y sensing wiring; Forming a pixel electrode in contact with the drain electrode through the second drain contact hole on the second passivation layer and having a plurality of bar-shaped openings in each pixel region; The method may include forming an auxiliary data link pattern in the non-display area and the pad part. The forming of the first insulating layer may include first and second links exposing both ends of the auxiliary data link pattern, respectively. And forming a contact hole, wherein the forming the data line comprises: a first data link line connected to the data line and in contact with the auxiliary data link pattern through the first link contact hole; Forming a second data link wire in contact with the auxiliary data link pattern through the second link contact hole; Features.

상기 각 터치블럭은 상기 게이트 배선의 연장방향으로 이웃한 터치블럭과 상기 x센싱배선에 의해 연결되며, 상기 각 터치블럭은 이격하는 제 1 및 제 3 영역과, 상기 제 1 및 제 3 영역 사이에 상기 데이터 배선의 연장방향으로 이웃한 터치블럭과 상기 y센싱배선에 의해 연결된 제 2 영역으로 구성되며, 상기 공통전극은 상기 각 터치블럭 내에서 상기 제 1, 2, 3 영역별로 분리 형성하는 것이 특징이다. Each of the touch blocks is connected by an adjacent touch block in the extending direction of the gate line and the x sensing wiring, and each of the touch blocks is spaced between the first and third regions spaced apart from each other, and between the first and third regions. And a second region connected by a touch block adjacent to the data wiring in an extending direction of the data line, and a second region connected by the y-sensing wiring. to be.

상기 터치블럭 내에서 상기 제 1 및 제 3 영역에 형성된 상기 x센싱배선은 상기 제 1 영역과 제 2 영역의 경계, 상기 제 2 영역과 제 3 영역의 경계에서는 끊긴 형태로 이격하도록 형성하는 것이 특징이다. The x-sensing wirings formed in the first and third regions in the touch block may be formed to be spaced apart from each other at the boundary between the first and second regions and at the boundary between the second and third regions. to be.

상기 게이트 전극은 상기 제 1 절연막의 하부에 상기 데이터 배선은 상기 제 1 절연막의 상부에 형성하며, 상기 게이트 배선을 형성하는 단계는 상기 제 1 절연막 상에 상기 게이트 배선과 나란하게 상기 각 터치블럭별로 센싱보조배선을 형성하는 단계를 포함하며, 상기 각 터치블럭 내에서 상기 x센싱배선과 상기 센싱보조배선이 연결되도록 형성하는 것이 특징이다. The gate electrode may be formed under the first insulating film, and the data line may be formed above the first insulating film, and the forming of the gate wire may be performed for each touch block in parallel with the gate wire on the first insulating film. And forming a sensing auxiliary wiring, wherein the x sensing wiring and the sensing auxiliary wiring are connected within each touch block.

상기 제 1 보호층을 형성하는 단계는, 상기 각 터치블럭 별로 상기 x센싱배선의 끝단에 대응하는 상기 제 1 절연막을 노출시키는 제 1 콘택홀이 구비되도록 하며, 상기 제 2 보호층을 형성하는 단계는, 상기 제 1 콘택홀 내부에서 상기 x센싱배선의 끝단을 노출시키는 제 2 콘택홀이 구비되도록 하며, 상기 제 1 절연막을 형성하는 단계는, 상기 제 1 콘택홀이 연장된 형태로 상기 센싱보조배선의 끝단을 노출시키는 제 3 콘택홀이 구비되도록 하며, 상기 화소전극을 형성하는 단계는, 서로 연결된 상기 제 2 및 제 3 콘택홀을 통해 노출된 상기 x센싱배선의 끝단과 상기 센싱보조배선의 끝단과 동시에 접촉하는 연결패턴을 형성하는 단계를 포함하는 것이 특징이다. The forming of the first passivation layer may include providing a first contact hole for exposing the first insulating layer corresponding to an end of the x sensing wiring for each touch block, and forming the second passivation layer. The second contact hole may be provided to expose an end of the x-sensing wiring inside the first contact hole, and the forming of the first insulating layer may include the sensing assistant extending in the form of the first contact hole. A third contact hole is formed to expose an end of the wiring, and the forming of the pixel electrode may include forming the pixel electrode by connecting the ends of the x sensing wiring exposed through the second and third contact holes connected to each other with the sensing auxiliary wiring. It characterized in that it comprises the step of forming a connection pattern in contact with the end at the same time.

상기 공통전극은 상기 박막트랜지스터가 형성된 부분에 대응하여 제 1 개구를 가지며, 상기 제 1 콘택홀에 대응하여 이보다 더 큰 면적을 갖는 제 2 개구가 구비되도록 형성하는 것이 특징이다. The common electrode may have a first opening corresponding to a portion where the thin film transistor is formed, and a second opening having a larger area corresponding to the first contact hole.

상기 터치블럭 중 상기 게이트 배선의 연장방향으로 동일한 라인상에 형성되는 터치블럭은 상기 x센싱배선에 의해 모두 전기적으로 연결되며, 상기 터치블럭 중 상기 데이터 배선의 연장방향으로 동일한 라인 상에 형성되는 터치블럭은 상기 y센싱배선에 의해 모두 전기적으로 연결되도록 형성하는 것이 특징이다.  The touch blocks formed on the same line in the extending direction of the gate wiring among the touch blocks are all electrically connected by the x sensing wiring, and the touch blocks formed on the same line in the extending direction of the data wiring among the touch blocks. The blocks are formed to be electrically connected to each other by the y sensing wiring.

상기 게이트 배선을 형성하는 단계는, 상기 비표시영역에 상기 게이트 배선과 연결된 게이트 링크배선을 형성하고 동시에 상기 패드부에 상기 게이트 링크배선과 연결된 게이트 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는, 상기 패드부에 상기 제 2 데이터 링크배선과 연결된 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징이다. The forming of the gate wiring may include forming a gate link wiring connected to the gate wiring in the non-display area and simultaneously forming a gate pad electrode connected to the gate link wiring in the pad portion. The forming of the data pad electrode may include forming a data pad electrode connected to the second data link line in the pad part.

상기 제 2 보호층을 형성하는 단계는, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀과, 상기 제 2 보호층 더불어 이의 하부에 위치하는 상기 제 1 절연막을 동시에 패터닝함으로써 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는, 상기 제 2 보호층 상부에 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하는 단계를 포함하는 것이 특징이다. The forming of the second passivation layer may include exposing the gate pad electrode by simultaneously patterning a data pad contact hole exposing the data pad electrode and the first insulating layer disposed below the second passivation layer. And forming a gate pad contact hole, wherein the forming of the pixel electrode includes: an auxiliary data pad electrode contacting the data pad electrode through the data pad contact hole on the second passivation layer; And forming an auxiliary gate pad electrode in contact with the gate pad electrode through a pad contact hole.

상기 박막트랜지스터를 형성하는 단계는, 제 1 절연막 상에 순수 비정질 실리콘층을 형성하는 단계와; 상기 순수 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하여 폴리실리콘의 반도체층을 형성하는 단계와; 상기 폴리실리콘의 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 폴리실리콘의 반도체층의 중앙부에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 도핑 마스크로 하여 불순물 도핑을 실시하여 상기 게이트 전극 외측으로 노출된 부분의 상기 반도체층을 불순물 폴리실리콘층으로 변경하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극 양측으로 상기 불순물 폴리실리콘의 반도체층을 각각 노출시키는 반도체층 콘택홀을 갖는 상기 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막 위로 상기 반도체층 콘택홀을 통해 상기 불순물 폴리실리콘의 반도체층과 각각 접촉하는 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함한다.
The forming of the thin film transistor may include forming a pure amorphous silicon layer on a first insulating film; Crystallizing the pure amorphous silicon layer with a polysilicon layer; Patterning the polysilicon layer to form a semiconductor layer of polysilicon; Forming a gate insulating film over the semiconductor layer of polysilicon; Forming a gate electrode connected to the gate wiring at a central portion of the semiconductor layer of polysilicon over the gate insulating layer; Performing impurity doping using the gate electrode as a doping mask to change the semiconductor layer of a portion exposed to the outside of the gate electrode into an impurity polysilicon layer; Forming a first insulating film having a semiconductor layer contact hole on the gate electrode, the semiconductor layer contact holes respectively exposing the semiconductor layer of the impurity polysilicon on both sides of the gate electrode; Forming a source electrode and a drain electrode on the first insulating layer, the source electrode and the drain electrode respectively contacting the semiconductor layer of the impurity polysilicon through the semiconductor layer contact hole.

본 발명에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판은 유기절연물질로 이루어지는 제 1 보호층이 형성되지 않는 패드부에 있어 게이트 배선을 형성하는 단계에서 데이터 링크 배선에 대응하여 보조 데이터 링크 배선을 형성하고, 상기 데이터 링크 배선을 제 1 보호층의 끝단을 경계로 하여 상기 보조 링크배선과 콘택홀을 통해 접촉하도록 함으로써 화소전극을 형성하는 단계에서 단차가 큰 제 1 보호층 경계에 잔사가 남게되더라도 데이터 링크배선간 쇼트를 방지할 수 있는 효과가 있다. In the array substrate for a touch sensor in-cell type liquid crystal display device according to the present invention, the auxiliary data link wiring is formed in correspondence with the data link wiring at the step of forming the gate wiring in the pad portion where the first protective layer made of the organic insulating material is not formed. Forming a pixel electrode by contacting the data link wires with the auxiliary link wires through contact holes at the edges of the first protective layer, even though residue remains on the boundary of the first protective layer having a large step. There is an effect that can prevent the short between the data link wiring.

잔사에 의한 배선간 쇼트 불량을 억제함으로써 불량률 저감에 의한 수율 향상의 효과가 있다.By suppressing the short wiring defect by the residue, there is an effect of improving the yield by reducing the defective rate.

나아가 종래대비 2개의 보호층만을 구비함으로써 1개의 보호층을 생략할 수 있으므로 재료비 저감 및 공정 생략에 의한 단위 시간당 생산성을 향상시키는 효과가 있다.
Furthermore, since only one protective layer can be omitted by providing only two protective layers, there is an effect of improving the productivity per unit time by reducing the material cost and eliminating the process.

도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판에 있어 표시영역의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 평면도.
도 3은 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판에 있어 비표시영역의 패드부 및 이의 주변에 대한 평면도.
도 4는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판의 하나의 터치블럭에 대한 개략적인 평면도.
도 5는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 스위칭 소자인 박막트랜지스터가 형성된 부분을 포함하여 하나의 화소영역에 대한 단면도.
도 6은 도 3을 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
도 7은 도 3을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도.
도 8은 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 각 터치블럭 내에 서로 마주하는 x센싱배선과 센싱보조배선의 끝단이 위치한 부분에 대한 단면도.
도 9a 내지 9j는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 스위칭 소자인 박막트랜지스터가 형성된 부분을 포함하여 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 10a 내지 10j는 도 3을 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 11a 내지 도 11j는 도 3을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
도 12a 내지 도 12j는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 각 터치블럭 내에 서로 마주하는 x센싱배선과 센싱보조배선의 끝단이 위치한 부분에 대한 제조 단계별 공정 단면도.1 is an exploded perspective view of a general liquid crystal display device.
2 is a plan view of one pixel area including a thin film transistor of a display area in an array substrate for a touch sensor in-cell type liquid crystal display according to an exemplary embodiment of the present invention.
3 is a plan view of a pad portion of a non-display area and a periphery thereof in an array substrate for a touch sensor in-cell type liquid crystal display according to an exemplary embodiment of the present invention.
4 is a schematic plan view of one touch block of an array substrate for a touch sensor in-cell type liquid crystal display according to an embodiment of the present invention;
5 is a cross-sectional view of one pixel area including a portion where a thin film transistor as a switching element is formed in an array substrate for a touch in-cell type liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 6 is a cross-sectional view of a portion taken along the cutting line VI-VI of FIG. 3. FIG.
FIG. 7 is a cross-sectional view of a portion cut along the cutting line VIII-VIII in FIG. 3. FIG.
FIG. 8 is a cross-sectional view of a portion of an array substrate for a touch in-cell type liquid crystal display device according to an embodiment of the present invention in which the ends of the x-sensing wiring and the sensing auxiliary wiring are located within each touch block. FIG.
9A to 9J are cross-sectional views illustrating manufacturing steps of one pixel area including a portion in which a thin film transistor as a switching element is formed in an array substrate for a touch in-cell type liquid crystal display according to an exemplary embodiment of the present invention.
10A to 10J are cross-sectional views of manufacturing steps of a portion cut along the cutting line VI-VI of FIG. 3.
11A to 11J are cross-sectional views of manufacturing steps for a portion cut along the cutting line VIII-VIII in FIG. 3.
12A to 12J are cross-sectional views illustrating manufacturing steps of a portion where an end of an x sensing wiring and a sensing auxiliary wiring located in each touch block in an array substrate for a touch in-cell type liquid crystal display according to an exemplary embodiment of the present invention is shown.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.Hereinafter, preferred embodiments according to the present invention will be described with reference to the drawings.

도 2는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판에 있어 표시영역의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 평면도로서, 게이트 및 데이터 배선과 중첩하는 센싱배선은 생략하였으며, 도 3은 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판에 있어 비표시영역의 패드부 및 이의 주변에 대한 평면도이며, 도 4는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판의 하나의 터치블럭에 대한 개략적인 평면도이다. FIG. 2 is a plan view of one pixel area including a thin film transistor of a display area in an array substrate for a touch sensor in-cell type liquid crystal display according to an exemplary embodiment of the present invention, and the sensing wiring overlapping the gate and data lines is omitted. 3 is a plan view of a pad portion of a non-display area and its surroundings in an array substrate for a touch sensor in-cell type liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is a touch sensor according to an exemplary embodiment of the present invention. A schematic plan view of one touch block of an array substrate for an in-cell type liquid crystal display device.

도시한 바와 같이, 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판(101)의 표시영역에는 일방향으로 연장하는 다수의 게이트 배선(119)과, 상기 다수의 게이트 배선(119)과 교차하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(130)이 형성되어 있다.As shown, a plurality of gate wires 119 extending in one direction and a plurality of gate wires 119 extend in a display area of the array substrate 101 for a touch sensor in-cell type liquid crystal display device according to an exemplary embodiment of the present invention. A plurality of data lines 130 defining a plurality of pixel areas P are formed to cross each other.

또한, 상기 다수의 게이트 배선(119)과 데이터 배선(130)에 의해 둘러싸인 영역으로 정의되는 다수의 각 화소영역(P)에는 이를 정의하는 상기 게이트 및 데이터 배선(119, 130)과 연결된 박막트랜지스터(Tr)가 형성되어 있다. In addition, each pixel area P defined as an area surrounded by the plurality of gate wires 119 and the data wires 130 has a thin film transistor connected to the gate and data wires 119 and 130 that define it. Tr) is formed.

또한, 일부의 상기 게이트 배선(119)과 데이터 배선(130)과 중첩하는 형태로 센싱배선(xsl, ysl)이 형성되고 있다. 이때, 상기 일부의 게이트 배선(119)과는 x센싱배선(xsl)이 중첩하며 형성되고 있으며, 상기 일부 데이터 배선(130)과는 y센싱배선(ysl)이 중첩하며 형성되고 있다. In addition, the sensing wirings xsl and ysl are formed to overlap some of the gate wirings 119 and the data wirings 130. At this time, the x sensing wiring (xsl) is formed overlapping with the part of the gate wiring 119, and the y sensing wiring (ysl) is formed overlapping with the partial data wiring (130).

또한, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)과 접촉하며 다수의 바(bar) 형태의 개구(oa3)를 갖는 화소전극(160)이 형성되고 있으며, 상기 화소전극(160)을 구비한 다수의 화소영역(P)을 하나의 터치센서 단위로 하여 터치블럭(TB)이 구성되고 있다.In addition, a pixel electrode 160 is formed in each pixel region P to contact the drain electrode 136 of the thin film transistor Tr and have a plurality of bar-shaped openings oa3. The touch block TB is configured by using a plurality of pixel areas P including the pixel electrode 160 as one touch sensor unit.

다수의 화소영역(P)을 하나의 단위로 하여 구성되는 각 터치블럭(TB)은 그 내부가 크게 3개의 영역(A1, A2, A3)으로 나뉘고 있는 것이 특징이다. 이때 각 터치블럭(TB) 내에 구비된 3개의 영역(A1, A2, A3)은 게이트 배선(119)이 연장하는 방향으로 순차적으로 제 1, 2, 3 영역(A1, A2, A3)으로 나뉘어지고 있다.Each touch block TB having a plurality of pixel areas P as a unit is divided into three areas A1, A2, and A3. In this case, the three regions A1, A2, and A3 provided in the touch blocks TB are sequentially divided into the first, second, and third regions A1, A2, and A3 in the direction in which the gate wiring 119 extends. have.

이때, 제 2 영역(A2)은 이의 상하로 이웃하는 터치블럭(TB)과 y센싱배선(ysl)을 통해 연결되고 있으며, 상기 제 2 영역(A2)을 기준으로 그 좌측 및 우측에 위치하는 상기 제 1 영역(A1)과 제 3 영역(A3)은 각각 이의 좌우로 위치하는 터치블럭(TB)과 x센싱배선(xsl)을 통해 연결되고 있는 것이 특징이다. In this case, the second area A2 is connected to the touch block TB adjacent to the top and bottom thereof through the y sensing wiring ysl, and the second area A2 is positioned on the left and right sides of the second area A2. The first area A1 and the third area A3 are connected to each other through the touch block TB and the x sensing wiring xsl positioned at left and right sides thereof.

즉, 각 터치블럭(TB) 내의 제 1 영역(A1)은 이의 좌측에 위치하는 터치블럭(TB)의 제 3 영역(A3)과 x센싱배선(xsl)을 통해 연결되고 있으며, 제 3 영역(A3)은 이의 우측에 위치하는 터치블럭(TB)의 제 1 영역(A1)과 x센싱배선(xsl)을 통해 연결되고 있다. That is, the first area A1 in each touch block TB is connected to the third area A3 of the touch block TB located on the left side of the touch block TB through the x sensing wiring xsl, A3) is connected to the first region A1 of the touch block TB located on the right side thereof through the x sensing wiring xsl.

한편, 각 터치블럭(TB) 내에서 상기 제 2 영역(A2) 내에 구비된 x센싱배선(xsl)은 바(bar) 형태로 패터닝됨으로써 각각 이의 좌측 및 우측에 위치하는 제 1 및 제 3 영역(A1, A2)에 구비된 x센싱배선(xsl)과는 단선된 구성을 갖는 것이 특징이다. On the other hand, the x sensing wiring (xsl) provided in the second area (A2) in each touch block (TB) is patterned in the form of a bar (bar), so that the first and third regions (1 and 3) located on their left and right sides, respectively ( It is characterized by having a configuration disconnected from the x sensing wiring xsl provided in A1 and A2.

즉, 상기 x센싱배선(xsl)은 각 터치블럭(TB) 내의 제 1 영역(A1)과 제 2 영역(A2)의 경계, 제 3 영역(A3)과 제 2 영역(A2)의 경계에서 단선된 형태를 이루고 있는 것이 특징이다. That is, the x sensing wiring xsl is disconnected at the boundary between the first region A1 and the second region A2 and the boundary between the third region A3 and the second region A2 in each touch block TB. It is characterized by forming a form.

이때, x센싱배선(xsl) 자체로는 각 터치블럭(TB) 내에서 각 영역(A1, A2, A3)간의 경계에서 단선된 형태를 이루고 있지만, x센싱배선(xsl)은 전기적으로는 각 터치블럭(TB) 내에서 제 1 및 제 2 영역(A1, A2)간, 제 2 및 제 3 영역(A2, A3)간 연결되고 있는 것이 특징이다. At this time, the x-sensing wiring xsl itself is disconnected at the boundary between the regions A1, A2, and A3 within each touch block TB, but the x-sensing wiring xsl is electrically connected to each touch. In the block TB, the first and second regions A1 and A2 and the second and third regions A2 and A3 are connected.

즉, 상기 제 1 영역(A1) 및 제 3 영역(A3) 내에 단선된 형태로 형성된 상기 x센싱배선(xsl)의 끝단은 각각 상기 게이트 절연막(미도시) 상에 상기 게이트 배선(119)과 이격하여 각 터치블럭(TB) 내의 제 2 영역(A2)에 형성되며 그 각각의 끝단이 각 터치블럭(TB) 내에서 제 1 및 제 3 영역(A1, A2)에 위치하는 센싱보조배선(122)의 끝단과 각각 상기 제 1 보호층(미도시)과, 제 2 보호층(미도시) 및 층간절연막(미도시)을 관통하며 서로 연결되며 형성된 제 2 및 제 1 센싱 콘택홀(158, 148)을 통해 접촉하고 있는 것이 특징이다. That is, the ends of the x sensing wiring xsl formed in a disconnected shape in the first region A1 and the third region A3 are spaced apart from the gate wiring 119 on the gate insulating layer (not shown), respectively. Sensing auxiliary wiring 122 formed in the second area A2 in each touch block TB, and each end of which is located in the first and third areas A1 and A2 in each touch block TB. Second and first sensing contact holes 158 and 148 formed through and connected to the first protective layer (not shown), the second protective layer (not shown), and the interlayer insulating layer (not shown), respectively. It is characterized by being in contact with.

이때, 도면에 나타내지 않았지만, 각 게이트 및 데이터 배선(119, 130)의 연장방향으로 각각 동일한 라인에 배열되는 터치블럭(TB)의 끝단에는 각각 상기 x센싱배선(xsl)과 연결된 x방향 센싱회로(미도시)와, 상기 y센싱배선(ysl)과 연결된 y방향 센싱회로(미도시)가 실장되고 있다. In this case, although not shown in the drawing, an x-direction sensing circuit connected to the x-sensing wiring xsl is formed at each end of the touch block TB arranged on the same line in the extending direction of the gate and data lines 119 and 130, respectively. A y direction sensing circuit (not shown) connected to the y sensing wiring ysl is mounted.

따라서, 이러한 구성에 의해 표시영역 내의 어느 한 부분에 위치하는 터치블럭(TB)에 대해 터치가 발생하면 제 3 보호층(미도시)을 사이에 두고 서로 중첩 형성된 화소전극(165)과 공통전극(미도시)에 의해 발생한 커패시턴스의 변화를 이와 연결된 상기 x센싱배선(xsl)과 y센싱배선(ysl)을 통해 각각 상기 x방향 센싱회로(미도시)와, y방향 센싱회로(미도시)로 전달하게 됨으로써 표시영역 내에서의 터치가 발생된 부분을 인식하게 된다. Therefore, when a touch occurs with respect to the touch block TB positioned in any part of the display area, the pixel electrode 165 and the common electrode overlapping each other with a third passivation layer (not shown) interposed therebetween. The change in capacitance caused by the signal is transferred to the x-direction sensing circuit (not shown) and the y-direction sensing circuit (not shown) through the x sensing wiring (xsl) and the y sensing wiring (ysl) connected thereto. As a result, the touched portion of the display area is recognized.

한편, 이러한 구성을 갖는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판(101)의 비표시영역(NA)을 살펴보면, 표시영역(AA)에서 비표시영역(NA)으로 연장되며 게이트 배선(119)의 끝단과 연결되며 게이트 링크 배선(미도시)이 구비되고 있으며, 데이터 배선(130)의 일끝단과 연결되며 데이터 링크 배선(131)이 형성되고 있다.Meanwhile, referring to the non-display area NA of the array substrate 101 for the touch sensor in-cell type liquid crystal display device having the above configuration, the display area AA extends from the display area AA to the non-display area NA. The gate link 119 is connected to an end of the gate line 119 and is provided with a gate link line (not shown), and is connected to one end of the data line 130 to form a data link line 131.

또한, 비표시영역(NA) 중 패드부(PA)에는 상기 게이트 링크 배선(미도시)과 연결되며 게이트 패드전극(미도시)이 형성되어 있으며, 상기 데이터 링크 배선(131)과 연결되며 데이터 패드전극(132)이 형성되어 있다. In addition, the pad portion PA of the non-display area NA is connected to the gate link line (not shown) and has a gate pad electrode (not shown), and is connected to the data link line 131 and is a data pad. The electrode 132 is formed.

이러한 패드부(PA)는 실질적으로 구동IC가 실장된 FPCB(flexible printed circuit board)(미도시)를 매개로 하여 외부구동회로기판(미도시)과 연결되는 부분이 되며, FPCB(미도시) 등의 실장시 불량 및 접착력을 고려하여 유기절연물질로 이루어진 절연층은 형성하지 않고 있다. The pad part PA is substantially connected to an external driving circuit board (not shown) via a FPCB (flexible printed circuit board) (not shown) in which a driving IC is mounted, and the FPCB (not shown) or the like. In consideration of defects and adhesive strength during mounting, an insulating layer made of an organic insulating material is not formed.

따라서, 비표시영역(NA)에 있어서 상기 패드부(PA)의 경계에는 유기절연물질로 이루어진 제 1 보호층(145)에 의해 상대적으로 매우 큰 단차를 갖는 부분이 발생하고 있으며, 이러한 패드부(PA) 경계에서 큰 단차 발생에 의해 기판(101) 전면에 증착되어 형성되는 공통전극(미도시)의 형성 후 이를 패터닝시 상기 공통전극(미도시)을 이루는 물질의 잔사가 남게되어 서로 이웃한 데이터 링크 배선(131)간의 쇼트 불량을 발생시키고 있다.Accordingly, in the non-display area NA, a portion having a relatively large step is generated at the boundary of the pad part PA by the first protective layer 145 made of an organic insulating material. After the formation of a common electrode (not shown) deposited on the entire surface of the substrate 101 due to a large step at the boundary of PA), the remaining data of the material forming the common electrode (not shown) remains when the patterning is performed. Short defects between the link wirings 131 are caused.

본 발명의 실시예에 있어서는, 이러한 문제를 해결하고자 상기 데이터 링크 배선(131)이 형성되고 있는 비표시영역(NA) 및 패드부(PA)에 있어서 상기 데이터 링크 배선(131)은 패드부(PA)까지 동일한 층에 동일한 물질로 연장 형성되도록 형성하지 않고 단차진 상기 패드부(PA) 경계를 기준으로 끊김이 발생되도록 형성하고 있는 것이 특징이다.In the exemplary embodiment of the present invention, in order to solve this problem, in the non-display area NA and the pad portion PA in which the data link wiring 131 is formed, the data link wiring 131 is a pad portion PA. It is characterized in that it is formed so that the break is generated based on the boundary of the pad portion PA, instead of being formed to extend to the same layer with the same material.

또한, 이러한 패드부(PA) 경계에서 끊김이 발생한 상기 데이터 링크 배선(131)의 전기적 연결을 위해 상기 게이트 배선(미도시) 및 게이트 링크 배선(미도시)이 형성되는 층에 상기 게이트 링크 배선(미도시)을 이루는 물질로 보조 데이터 링크 패턴(121)을 형성하고 있다. In addition, the gate link wiring (not shown) and the gate link wiring (not shown) are formed on the layer where the gate link wiring (131) is formed for electrical connection of the data link wiring 131 which is broken at the pad PA boundary. An auxiliary data link pattern 121 is formed of a material forming a second material.

또한, 상기 보조 데이터 링크 패턴(121)을 덮고 있는 층간절연막(미도시)에 구비된 상기 보조 데이터 링크 패턴(121)의 끝단을 각각 노출시키는 링크 콘택홀(126)을 통해 패드부(PA)의 경계를 기준으로 끊긴 상기 데이터 링크 배선(131)의 끝단이 각각 이와 중첩하는 보조 데이터 링크 패턴(121)과 접촉하도록 형성하고 있는 것이 특징이다.In addition, the pad PA may be disposed through a link contact hole 126 exposing ends of the auxiliary data link pattern 121 provided in the interlayer insulating layer (not shown) covering the auxiliary data link pattern 121. The ends of the data link wires 131 broken on the basis of a boundary are formed to contact the auxiliary data link patterns 121 overlapping each other.

이러한 구성에 의해 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판(101)은 유기절연물질로 이루어진 제 1 보호층(145)에 의한 단차가 발생되는 패드부(PA) 경계에서 공통전극 패터닝 시 남게되는 잔사에 의한 이웃하는 데이터 링크 배선(131)간의 쇼트 불량을 원천적으로 방지하는 효과가 있다.Due to this configuration, the array substrate 101 for the touch sensor in-cell type liquid crystal display according to the exemplary embodiment of the present invention is disposed at the boundary of the pad portion PA where the step difference is caused by the first protective layer 145 made of an organic insulating material. There is an effect that the short-circuit between the neighboring data link wiring 131 due to the residue left during the common electrode patterning is prevented.

이후에는 이러한 구성을 갖는 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판의 단면 구조에 대해 설명한다.Hereinafter, a cross-sectional structure of an array substrate for a touch sensor in-cell type liquid crystal display device according to an embodiment of the present invention having such a configuration will be described.

도 5는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 스위칭 소자인 박막트랜지스터가 형성된 부분을 포함하여 하나의 화소영역에 대한 단면도이며, 도 6은 도 3을 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이며, 도 7은 도 3을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 단면도이며, 도 8은 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 각 터치블럭 내에 서로 마주하는 x센싱배선과 센싱보조배선의 끝단이 위치한 부분에 대한 단면도이다. 설명의 편의를 위해 각 화소영역(P) 내에 박막트랜지스터(Tr)가 형성되는 영역을 소자영역(TrA)이라 정의하였으며, 다수의 화소영역(P)을 하나의 단위영역인 터치블럭(TB)으로 정의하였다.  FIG. 5 is a cross-sectional view of one pixel area including a portion in which a thin film transistor as a switching element is formed in an array substrate for a touch in-cell type liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view of the portion cut along the line VI, and FIG. 7 is a cross-sectional view of the portion cut along the cutting line VII-Ⅶ, and FIG. 8 is a touch in-cell type liquid crystal display device according to an embodiment of the present invention. In the array substrate, a cross-sectional view of a portion where the ends of the x-sensing wiring and the sensing auxiliary wiring, which face each other, are located in each touch block. For convenience of description, an area in which the thin film transistor Tr is formed in each pixel area P is defined as an element area TrA, and a plurality of pixel areas P is defined as one unit area as a touch block TB. Defined.

도시한 바와같이, 투명한 기판(101) 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)서 이루어진 버퍼층(105)이 형성되어 있다. 이때, 상기 버퍼층(105)은 상기 투명한 기판(101)이 유리재질인 경우 500℃ 이상의 고온 공정 진행 시 유리재질의 기판(101)으로부터 나오는 알카리 이온에 의해 폴리실리콘의 반도체층(110)이 영향을 받아 박막트랜지스터(Tr)의 동작 특성의 저하가 발생할 수 있으므로 이를 방지하기 위해 형성하는 것으로 생략될 수도 있다. As shown, a buffer layer 105 made of an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the transparent substrate 101. In this case, when the transparent substrate 101 is made of glass, the semiconductor layer 110 of polysilicon may be affected by alkali ions emitted from the glass substrate 101 at a high temperature of 500 ° C. or higher. Since the deterioration of the operating characteristics of the thin film transistor (Tr) may occur it may be omitted to form to prevent this.

상기 버퍼층(105) 상부로 각 화소영역(P) 내의 소자영역(TrA)에는 순수 폴리실리콘으로 이루어지며 그 중앙부는 채널을 이루는 제 1 반도체 영역(113a) 그리고 상기 제 1 반도체 영역(113a) 양측면으로 고농도의 불순물이 도핑된 제 2 반도체 영역(113b)으로 구성된 반도체층(113)이 형성되어 있다. The element region TrA in each pixel region P is formed of pure polysilicon on the buffer layer 105, and a central portion thereof is formed on both sides of the first semiconductor region 113a and the first semiconductor region 113a. The semiconductor layer 113 including the second semiconductor region 113b doped with a high concentration of impurities is formed.

또한, 상기 반도체층(113)을 덮으며 전면에 무기절연물질로 이루어진 게이트 절연막(116)이 형성되어 있다.In addition, a gate insulating layer 116 formed of an inorganic insulating material is formed on the entire surface of the semiconductor layer 113.

상기 게이트 절연막(116) 위로는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 가지며 상기 각 화소영역(P)의 경계에 대응하여 연결되며 일방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 절연막(116) 상에는 상기 게이트 배선(미도시)과 이격하여 각 터치블럭(TB) 별로 센싱보조배선(미도시)이 형성되고 있다. The gate insulating layer 116 is formed of a metal material, for example, any one or two or more of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molybdenum (MoTi). It has a single layer or multilayer structure and is connected to correspond to the boundary of each pixel region P, extends in one direction, and a gate wiring (not shown) is formed. In this case, a sensing auxiliary wiring (not shown) is formed for each touch block TB on the gate insulating layer 116 to be spaced apart from the gate wiring (not shown).

본 발명은 터치 센서 인셀 타인 액정표시장치용 어레이 기판(101)이므로 터치센서(미도시)를 구비하여야 한다. 이러한 터치센서(미도시)는 통상 사용자의 손가락의 터치에 반응하는 것이므로 화소영역(P) 단위로 형성될 필요없이 다수의 화소영역(P)을 하나의 단위 즉 터치블럭(TB)으로 나누어 형성되는 것이다. Since the present invention is an array substrate 101 for a touch sensor in-cell tine liquid crystal display device, a touch sensor (not shown) should be provided. Since the touch sensor (not shown) generally responds to the touch of the user's finger, the touch sensor (not shown) is formed by dividing the plurality of pixel areas P into one unit, that is, the touch block TB without being formed in the pixel area P. will be.

한편, 상기 게이트 절연막(116) 위로는 상기 반도체층(113)의 제 1 반도체 영역(113a)에 대응하여 상기 게이트 배선(미도시)과 동일한 물질로 동일한 구조를 갖는 게이트 전극(120)이 형성되어 있다. Meanwhile, a gate electrode 120 having the same structure as the gate wiring (not shown) is formed on the gate insulating layer 116 to correspond to the first semiconductor region 113a of the semiconductor layer 113. have.

또한, 표시영역(AA) 외측의 비표시영역(NA)에는 게이트 절연막(116) 위로 상기 게이트 배선(미도시)의 일끝단과 연결되며 게이트 링크 배선(미도시)이 구비되고 있으며, 상기 비표시영역(NA) 중 패드부(PA)에는 상기 게이트 링크 배선(미도시)의 일끝단과 연결되며 게이트 패드전극(미도시)이 형성되고 있다. In addition, the non-display area NA outside the display area AA is connected to one end of the gate line (not shown) on the gate insulating layer 116 and has a gate link line (not shown). The pad part PA is connected to one end of the gate link line (not shown) in the area NA, and a gate pad electrode (not shown) is formed.

또한, 본 발명의 실시예에 있어 가장 특징적인 것으로, 상기 게이트 절연막(116) 상부로 상기 데이터 링크 배선(131)이 형성되어야 하는 부분에 대응하여 비표시영역(NA)과 상기 패드부(PA)까지 연장하며 제 1 보호층(145)이 경계를 이루는 부분으로 그 양 끝단이 각각 패드부(PA)와 표시영역(AA)에 인접하는 비표시영역(NA)에 위치하는 바(BAR) 형태를 갖는 보조 데이터 링크 패턴(121)이 형성되고 있다. In addition, in the exemplary embodiment of the present invention, the non-display area NA and the pad part PA may correspond to a portion where the data link line 131 is to be formed on the gate insulating layer 116. Extends to the boundary of the first protective layer 145, and ends thereof are formed in a bar shape in the non-display area NA adjacent to the pad part PA and the display area AA, respectively. The auxiliary data link pattern 121 having is formed.

다음, 상기 게이트 전극(120)과 게이트 배선(미도시)과 게이트 링크 배선(미도시)과 게이트 패드전극(미도시) 및 보조 데이터 링크 패턴(121) 위로 전면에 무기절연물질로 이루어진 층간절연막(123)이 형성되어 있다. 이때, 상기 층간절연막(123)과 그 하부에 위치하는 상기 게이트 절연막(116)에는 상기 제 1 반도체영역(113a) 양측에 각각 위치한 상기 제 2 반도체영역(113b) 각각을 노출시키는 반도체층 콘택홀(125)이 구비되고 있으며, 상기 비표시영역(NA)과 패드부(PA)에 있어 상기 층간절연막(123)에는 상기 보조 데이터 링크 패턴(121)의 양 끝단을 각각 노출시키는 링크 콘택홀(126a, 126b)이 구비되고 있다.Next, an interlayer insulating film made of an inorganic insulating material on the entire surface of the gate electrode 120, the gate wiring (not shown), the gate link wiring (not shown), the gate pad electrode (not shown), and the auxiliary data link pattern 121. 123 is formed. In this case, a semiconductor layer contact hole exposing each of the second semiconductor regions 113b positioned on both sides of the first semiconductor region 113a may be formed in the interlayer insulating layer 123 and the gate insulating layer 116 disposed below the interlayer insulating layer 123. 125 and a link contact hole 126a for exposing both ends of the auxiliary data link pattern 121 in the interlayer insulating layer 123 in the non-display area NA and the pad part PA, respectively. 126b) is provided.

다음, 상기 반도체층 콘택홀(125)과 링크 콘택홀(126a, 126b)을 구비한 상기 층간절연막(123) 상부에는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조로서 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 형성되고 있다. 이때, 상기 데이터 배선(130)이 다중층 구조를 이루는 경우 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 1 층과 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나로 이루어진 제 2 층과 몰리브덴(Mo) 또는 몰리티타늄(MoTi)으로 이루어진 제 3 층의 3중층 구조로 이루어지는 것이 바람직하다. 도면에 있어서는 상기 데이터 배선(130)이 단일층 구조를 이루는 것을 일례로 나타내었다. Next, an upper portion of the interlayer insulating layer 123 including the semiconductor layer contact hole 125 and the link contact holes 126a and 126b may be formed of a metal material such as aluminum (Al), aluminum alloy (AlNd), or copper (Cu). , A copper wire, molybdenum (Mo), or a molybdenum (MoTi) material of any one or two or more of the data wiring to define a pixel region (P) crossing the gate wiring (not shown) as a single layer or multilayer structure ( 130) is being formed. In this case, when the data line 130 has a multi-layer structure, a first layer including molybdenum (Mo) or molybdenum (MoTi), aluminum (Al), aluminum alloy (AlNd), copper (Cu), and copper alloy It is preferable to have a triple layer structure of a second layer made of any one and a third layer made of molybdenum (Mo) or molybdenum (MoTi). In the drawing, the data line 130 has a single layer structure as an example.

또한, 상기 층간절연막(123) 위로 상기 소자영역(TrA)에는 상기 반도체층 콘택홀(125)을 통해 노출된 상기 제 2 반도체영역(113b)과 각각 접촉하며 상기 데이터 배선(130)과 동일한 물질로 동일한 구조를 가지며 서로 이격하는 소스 및 드레인 전극(133, 136)이 형성되어 있다. In addition, the device region TrA is in contact with the second semiconductor region 113b exposed through the semiconductor layer contact hole 125 and is made of the same material as the data line 130 on the interlayer insulating layer 123. Source and drain electrodes 133 and 136 having the same structure and spaced apart from each other are formed.

이때, 상기 소자영역(TrA)에 순차 적층된 상기 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다. In this case, the semiconductor layer 113, the gate insulating layer 116, the gate electrode 120, the interlayer insulating layer 123, and the source and drain electrodes 133 and 136 sequentially stacked on the device region TrA may be spaced apart from each other. It forms a thin film transistor (Tr) that is a switching element.

한편, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(미도시) 및 데이터 배선(130)과 전기적으로 연결되며 형성되어 있다. 즉, 상기 게이트 전극(120)은 상기 게이트 배선(미도시)과 연결되며 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되고 있다.The thin film transistor Tr is electrically connected to the gate line (not shown) and the data line 130. That is, the gate electrode 120 is connected to the gate line (not shown) and the source electrode 133 is connected to the data line 130.

또한, 상기 비표시영역(NA)에 있어 상기 층간절연막(123) 상부에는 상기 데이터 배선(130)의 일끝단과 연결되며 상기 패드부(PA)의 경계에서 끊긴 형태를 갖는 데이터 링크배선(131a, 131b)이 상기 보조 데이터 링크 패턴(121)과 중첩하며 상기 링크 콘택홀(126a, 126b)을 통해 상기 보조 데이터 링크 패턴(121)과 접촉하며 형성되고 있다.In addition, in the non-display area NA, the data link wiring 131a connected to one end of the data line 130 on the interlayer insulating layer 123 and cut off at the boundary of the pad part PA. 131b overlaps the auxiliary data link pattern 121 and is formed in contact with the auxiliary data link pattern 121 through the link contact holes 126a and 126b.

또한, 상기 패드부(PA)에는 상기 층간절연막(123) 위로 상기 패드부(PA)에 위치하는 상기 링크 콘택홀(126b)을 통해 상기 보조 데이터 링크 패턴(121)과 접촉하는 상기 데이터 링크배선(131b)의 일끝단과 연결되며 데이터 패드전극(132)이 형성되고 있다. In addition, the pad part PA contacts the auxiliary data link pattern 121 through the link contact hole 126b disposed on the pad part PA on the interlayer insulating layer 123. It is connected to one end of 131b and a data pad electrode 132 is formed.

다음, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136) 상부로 표시영역 전면과 상기 비표시영역(NA) 중 패드부(PA)를 제외한 영역에는 유기절연물질 예를들면 포토아크릴 또는 벤조사이클로부텐로 이루어져 그 표면이 평탄한 상태를 이루는 제 1 보호층(145)이 형성되어 있다. 이때, 상기 제 1 보호층(145)은 패드부(PA)에 대해서는 형성되지 않으므로 패드부(PA)에 있어서는 상기 데이터 패드전극(132)과 이와 연결된 데이터 링크배선(131b)는 상기 제 1 보호층(145) 외측으로 노출된 상태가 된다.Next, an organic insulating material such as photoacrylic or the like may be formed on the data line 130 and the source and drain electrodes 133 and 136 on the entire area of the display area and the non-display area NA except the pad part PA. The first protective layer 145 is formed of benzocyclobutene to form a flat surface. In this case, since the first protective layer 145 is not formed with respect to the pad part PA, the data pad electrode 132 and the data link wiring 131b connected thereto may be formed in the pad part PA. 145 is a state exposed to the outside.

종래의 경우, 상기 데이터 배선과 소스 및 드레인 전극 상부에는 무기절연물질로 이루어진 보조 절연층이 형성된 후, 이의 상부에 전술한 바와같은 유기절연물질로 이루어진 제 1 보호층을 형성하고 있다. 이 경우 액정표시장치의 제조를 위해서는 보조 절연층 형성을 위한 무기절연물질의 사용이 지속적으로 발생됨으로써 비용 상승이 초래되고 있다.In the related art, an auxiliary insulating layer made of an inorganic insulating material is formed on the data line and the source and drain electrodes, and a first protective layer made of the organic insulating material as described above is formed thereon. In this case, the use of an inorganic insulating material for forming an auxiliary insulating layer is continuously generated for the manufacture of the liquid crystal display, resulting in an increase in cost.

하지만, 본 발명에 따른 실시예에 있어서는 이러한 보조 절연층을 구성하지 않음으로서 재료비 저감의 효과를 갖는다. 이 경우 보조 절연층이 생략됨으로써 금속재질로 이루어진 데이터 배선(130)과 소스 및 드레인 전극(133, 136)이 직접적으로 유기절연물질로 이루어진 상기 제 1 보호층(145)과 접촉하게 되지만, 최근의 유기절연물질 특히 포토아크릴은 기술 발전이 이루어져 금속물질과도 접착력이 우수한 특성을 가지므로 무기절연물질로 이루어진 보조 절연층이 생략된다 하더라도 접합력 저하로 인한 문제는 발생하지 않는다. However, in the embodiment according to the present invention, it is possible to reduce the material cost by not forming such an auxiliary insulating layer. In this case, since the auxiliary insulating layer is omitted, the data line 130 and the source and drain electrodes 133 and 136 made of metal are in direct contact with the first protective layer 145 made of an organic insulating material. Since the organic insulating material, especially photoacryl, has advanced characteristics due to technological development and has excellent adhesive strength with a metal material, even if the auxiliary insulating layer made of an inorganic insulating material is omitted, there is no problem due to deterioration of bonding strength.

한편, 표시영역(AA)에 있어 상기 제 1 보호층(145)에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 제 1 드레인 콘택홀(147)이 구비되고 있으며, 또한 각 터치블럭(TB) 내에 구비된 상기 각 센싱보조배선(122)의 끝단에 대응하는 층간절연막(123)을 노출시키는 제 1 센싱 콘택홀(148)이 구비되고 있다. In the display area AA, the first passivation layer 145 is provided with a first drain contact hole 147 exposing the drain electrode 136 of the thin film transistor Tr and each touch block. The first sensing contact hole 148 exposing the interlayer insulating layer 123 corresponding to the end of each sensing auxiliary wiring 122 provided in the TB is provided.

다음, 상기 제 1 드레인 콘택홀(147) 및 제 1 센싱 콘택홀(148)을 갖는 제 1 보호층(145) 위로 투명 도전성 물질 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(150)이 표시영역(AA)에 대응하여 형성되고 있다. Next, the transparent conductive material indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) over the first protective layer 145 having the first drain contact hole 147 and the first sensing contact hole 148. The common electrode 150 is formed to correspond to the display area AA.

이때, 상기 공통전극(150)은 각 화소영역(P) 내의 소자영역(TrA)에 대응해서는 제 1 개구(oa1)가 형성됨으로써 상기 박막트랜지스터(Tr)를 노출시키도록 형성되고 있으며, 동시에 제 1 센싱 콘택홀(148)이 형성된 부분에 대응해서는 이보다 더 큰 면적을 갖는 제 2 개구(oa2)가 형성되고 있다. In this case, the common electrode 150 is formed to expose the thin film transistor Tr by forming a first opening oa1 corresponding to the element region TrA in each pixel region P. Corresponding to the portion where the sensing contact hole 148 is formed, a second opening oa2 having a larger area than this is formed.

나아가 상기 공통전극(150)은 다수의 화소영역(P)을 하나의 단위로 한 터치블럭(TB) 별로 패터닝 된 형태로 형성되고 있는 것이 특징이다. 더욱이, 상기 공통전극(150)은 더욱 정확히는 터치블럭(TB) 내부에서 또 다시 제 1, 2 및 3 영역(도 4의 A1, A2, A3)별로 분리 형성되고 있는 것이 특징이다. Furthermore, the common electrode 150 is formed in a patterned form for each touch block TB having a plurality of pixel regions P as a unit. In addition, the common electrode 150 is more accurately formed in the first and second regions (A1, A2, and A3 of FIG. 4) again in the touch block TB.

상기 터치블럭(TB) 별로 패터닝되어 형성된 상기 공통전극(150) 위로 상기 데이터 배선(130)을 이루는 동일한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조로서 상기 게이트 배선(미도시)과 중첩하며 x센싱배선(xsl)이 형성되고 있으며, 상기 데이터 배선(130)과 중첩하며 y센싱배선(도 4의 ysl)이 형성되고 있다. The same metal material forming the data line 130 on the common electrode 150 formed by patterning the touch block TB, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, Molybdenum (Mo), molybdenum (MoTi) of any one or two or more of the material is a single layer or multi-layer structure overlapping the gate wiring (not shown), x sensing wiring (xsl) is formed, the data wiring ( The y sensing wiring (ysl in FIG. 4) is formed to overlap with 130.

이때, 상기 x센싱배선(xsl)과 상기 y센싱배선(ysl)은 각 터치블럭(TB) 내의 제 1, 2 및 3 영역(도 4의 A1, A2, A3)역 상에서는 쇼트가 발생된 형태로 형성되지만, 각 터치블럭(TB) 내에서는 제 1 및 제 3 영역(도 4의 A1, A3)만이 전기적으로 연결되고, 제 2 영역(도 4의 A2)은 전기적으로 분리된 형태가 되며, 제 2 영역(도 4의 A2)은 데이터 배선(130)의 연장방향으로 이웃한 터치블럭(TB) 내의 제 2 영역(도 5의 A2)간에만 전기적으로 연결된 구성을 갖게 되므로 각 영역(도 4의 A1, A2, A3) 내에서 상기 x센싱배선(xsl)과 y센싱배선(ysl)이 쇼트된 구성을 갖는다 하여도 문제되지 않는다.At this time, the x sensing wiring (xsl) and the y sensing wiring (ysl) in the form of a short is generated on the first, second and third regions (A1, A2, A3 in Fig. 4) in each touch block (TB). In each touch block TB, only the first and third regions A1 and A3 of FIG. 4 are electrically connected, and the second region A2 of FIG. 4 is electrically separated. Since the second region A2 of FIG. 4 has a configuration electrically connected only to the second region A2 of FIG. 5 in the neighboring touch block TB in the extending direction of the data line 130, each region (FIG. Even if the x sensing wiring xsl and y sensing wiring ysl are shorted in A1, A2, and A3, it does not matter.

한편, 상기 x센싱배선(xsl)은 각 터치블럭(TB) 내에서 그 끝단이 각각 상기 센싱보조배선(122)의 끝단에 대응하여 상기 층간절연막(123)을 노출시키는 제 1 센싱 콘택홀(148) 내부에 위치하고 있는 것이 특징이다. The x sensing wiring xsl has a first sensing contact hole 148 in which the end of each of the touch blocks TB exposes the interlayer insulating layer 123 corresponding to the end of the sensing auxiliary wiring 122. ) It is located inside.

다음, 상기 공통전극(150)과 x, y센싱배선(xsl, ysl) 상부로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로서 제 2 보호층(155)이 형성되고 있다. Next, the second protective layer 155 is formed as an inorganic insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), on the entire surface of the common electrode 150 and the x and y sensing wirings (xsl and ysl). It is being formed.

이때, 상기 제 2 보호층(155)에는 소자영역(TrA)에 있어서 상기 드레인 전극(136)을 노출시키는 제 2 드레인 콘택홀(157)이 구비되고 있으며, 상기 패드부(PA)에 있어서는 상기 데이터 패드전극(132)에 대응하여 상기 데이터 패드전극(132)을 노출시키는 데이터 패드 콘택홀(159)이 구비되고 있다. In this case, the second protective layer 155 is provided with a second drain contact hole 157 exposing the drain electrode 136 in the device region TrA, and the data in the pad part PA. A data pad contact hole 159 exposing the data pad electrode 132 is provided to correspond to the pad electrode 132.

또한, 상기 패드부(PA)에는 상기 제 2 보호층(155)과 더불어 층간절연막(123)까지 함께 패터닝됨으로써 상기 게이트 패드전극(미도시)을 노출시키는 게이트 패드 콘택홀(미도시)이 구비되고 있으며, 각 터치블럭(TB) 내부에는 상기 제 1 센싱 콘택홀(148)에 대응하여 이와 연결되는 형태로 상기 제 2 보호층(155)과 그 하부의 층간절연막(123)이 함께 패터닝됨으로써 각각 서로 인접하는 상기 보조센싱배선(122)의 일 끝단과 상기 x센싱배선(xsl)의 일 끝단을 동시에 노출시키는 제 2 센싱 콘택홀(158)이 구비되고 있다. In addition, the pad part PA is provided with a gate pad contact hole (not shown) which exposes the gate pad electrode (not shown) by patterning the second protective layer 155 and the interlayer insulating layer 123 together. The second protective layer 155 and the interlayer insulating layer 123 below are patterned together to correspond to the first sensing contact hole 148 in the touch block TB. A second sensing contact hole 158 for simultaneously exposing one end of the adjacent auxiliary sensing wiring 122 and one end of the x sensing wiring xsl is provided.

다음, 상기 제 2 보호층(155) 위로는 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)각 화소영역(P) 내에 상기 제 2 드레인 콘택홀(157)을 통해 상기 드레인 전극(136)과 접촉하는 화소전극(160)이 각각 형성되고 있다. 이때, 상기 화소전극(160)에는 다수의 바(bar) 형태의 제 3 개구(op3)가 구비됨으로서 구동전압 인가 시 상기 공통전극(150)과 더불어 프린지 필드를 발생시키게 된다. Next, the second drain contact hole 157 is formed on the second passivation layer 155 in each pixel region P of a transparent conductive material, for example, indium tin oxide (ITO) or indium zinc oxide (IZO). Each pixel electrode 160 in contact with the drain electrode 136 is formed. In this case, the pixel electrode 160 includes a plurality of bar-shaped third openings op3 to generate a fringe field together with the common electrode 150 when a driving voltage is applied.

또한, 패드부(PA)에 있어서는 상기 화소전극(160)을 이루는 동일한 물질로서 상기 제 2 보호층(155) 위로 상기 게이트 패드 콘택홀(미도시)을 통해 각각의 상기 게이트 패드전극(미도시)과 접촉하는 보조 게이트 패드전극(미도시)이 형성되고 있으며, 상기 데이터 패드 콘택홀(159)을 통해 상기 데이터 패드전극(132)과 접촉하며 보조 데이터 패드전극(165)이 형성되고 있다.In addition, in the pad part PA, each of the gate pad electrodes (not shown) is formed of the same material forming the pixel electrode 160 through the gate pad contact hole (not shown) on the second passivation layer 155. An auxiliary gate pad electrode (not shown) is formed in contact with the data pad, and the auxiliary data pad electrode 165 is formed in contact with the data pad electrode 132 through the data pad contact hole 159.

또한, 각 터치블럭(TB) 내부에는 각각 상기 제 2 센싱 콘택홀(158)을 통해 노출된 상기 센싱보조배선(122)의 일끝단과 x센싱배선(xsl)의 일끝단과 동시에 접촉하는 연결패턴(163)이 아일랜드 형태로 구비됨으로써 본 발명의 실시예에 따른 터치센서 인셀 타입 액정표시장치용 어레이 기판(101)이 완성되고 있다. In addition, each touch block TB may have a connection pattern which simultaneously contacts one end of the sensing auxiliary wiring 122 and one end of the x sensing wiring xsl respectively exposed through the second sensing contact hole 158. The array substrate 101 for the touch sensor in-cell type liquid crystal display device according to the exemplary embodiment of the present invention is completed by providing 163 in an island form.

이러한 구성에 의해 실질적으로 각 터치블럭(TB) 내에서 제 1, 2, 3 영역(도 4의 A1, A2, A3)에서 x센싱배선(xsl)이 상기 y센싱배선(ysl)과 쇼트없이 전기적으로 연결된 상태를 이루게 된다.By this configuration, the x sensing wiring xsl is substantially electrically disconnected from the y sensing wiring ysl in the first, second and third regions (A1, A2 and A3 in FIG. 4) within each touch block TB. Will be connected.

이때, 상기 각 화소영역(P)에 구비된 상기 화소전극(160)과 상기 공통전극(150)은 상기 제 2 보호층(155)을 개재하여 중첩하도록 형성되고 있으며, 중첩하는 상기 공통전극(150)과 제 2 보호층(155)과 화소전극(160)은 스토리지 커패시터를 이룬다.
In this case, the pixel electrode 160 and the common electrode 150 provided in each pixel region P are formed to overlap each other through the second passivation layer 155, and the common electrode 150 overlaps with each other. ), The second passivation layer 155, and the pixel electrode 160 form a storage capacitor.

이후에는 전술한 구성을 갖는 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.Hereinafter, a method of manufacturing an array substrate for a touch sensor in-cell type liquid crystal display device having the above-described configuration will be described.

도 9a 내지 9j는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 스위칭 소자인 박막트랜지스터가 형성된 부분을 포함하여 하나의 화소영역에 대한 제조 단계별 공정 단면도이며, 도 10a 내지 10j는 도 3을 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 11a 내지 도 11j는 도 3을 절단선 Ⅶ-Ⅶ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 12a 내지 도 12j는 본 발명의 실시예에 따른 터치 인셀 타입 액정표시장치용 어레이 기판에 있어 각 터치블럭 내에 서로 마주하는 x센싱배선과 센싱보조배선의 끝단이 위치한 부분에 대한 제조 단계별 공정 단면도이다. 9A through 9J are cross-sectional views illustrating manufacturing processes of one pixel area including a portion in which a thin film transistor as a switching element is formed in an array substrate for a touch in-cell type liquid crystal display according to an exemplary embodiment of the present invention. FIG. 3 is a cross-sectional view illustrating manufacturing steps of the part cut along the cutting line VI-VI, and FIGS. 11A to 11J are cross-sectional views illustrating the manufacturing step of the part taken along the cutting line VI-VI of FIG. 3, and FIG. 12A through 12J are cross-sectional views illustrating manufacturing steps of portions of the touch in-cell type liquid crystal display array substrate according to an exemplary embodiment of the present invention, in which the ends of the x-sensing wiring and the sensing auxiliary wiring are located within each touch block.

우선, 도 9a, 10a, 11a 및 12a에 도시한 바와같이, 투명한 기판(101) 상에 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 버퍼층(105)을 형성한다. First, as shown in FIGS. 9A, 10A, 11A, and 12A, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the transparent substrate 101 to form a buffer layer 105. do.

상기 버퍼층(105)은 비정질 실리콘을 폴리 실리콘으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. 이때, 상기 버퍼층(105)은 생략할 수 있다. When the amorphous silicon is recrystallized from polysilicon, the buffer layer 105 is formed of alkali ions, for example, potassium ions (K +) and sodium ions, which are present in the substrate 101 due to heat generated by laser irradiation or heat treatment. (Na +) and the like may occur, in order to prevent the film properties of the semiconductor layer made of polysilicon from being deteriorated by such alkali ions. In this case, the buffer layer 105 may be omitted.

다음, 상기 버퍼층(105) 위로 순수 비정질 실리콘을 증착하여 순수 비정질 실리콘층(미도시)을 형성하고, 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing)법, SLS(Sequential lateral Solidification) 결정화법, 열 결정화법, 교번자장 결정화(Alternating Magnetic Field Crystallization : AMFC) 중 어느 하나의 결정화 공정을 진행함으로써 상기 비정질 실리콘층(미도시)을 폴리실리콘층(미도시)으로 결정화한다. Next, pure amorphous silicon is deposited on the buffer layer 105 to form a pure amorphous silicon layer (not shown), an Excimer Laser Annealing (ELA) method, a sequential lateral solidification (SLS) crystallization method, and a thermal crystallization method using an excimer laser. The crystallization of the amorphous silicon layer (not shown) to a polysilicon layer (not shown) by performing a crystallization process of any one of Alternating Magnetic Field Crystallization (AMFC).

이후, 마스크 공정을 실시하여 상기 폴리실리콘층(미도시)을 패터닝함으로써 상기 각 화소영역(P)내의 소자영역(TrA)에 각각 순수 폴리실리콘 상태의 반도체층(113)을 형성한다. Subsequently, the polysilicon layer (not shown) is patterned by performing a mask process to form semiconductor layers 113 in pure polysilicon states in the element regions TrA in the pixel regions P, respectively.

다음, 도 9b, 10b, 11b 및 12b에 도시한 바와같이, 상기 순수 폴리실리콘의 반도체층(113) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(116)을 형성한다. Next, as shown in FIGS. 9B, 10B, 11B, and 12B, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is deposited on the semiconductor layer 113 of pure polysilicon. 116 is formed.

다음, 상기 게이트 절연막(116) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다. Next, one or more materials of a metal material, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), and molybdenum (MoTi) on the gate insulating layer 116. As a first metal layer (not shown) having a single layer or multilayer structure is formed.

이후, 상기 제 1 금속층(미도시)을 마스크 공정을 실시하여 패터닝함으로써 상기 각 반도체층(113)의 중앙부에 대응하여 게이트 전극(120)을 각각 형성하고, 동시에 상기 게이트 절연막(116) 위로 상기 화소영역(P)의 경계에 상기 소자영역(TrA)에 형성된 게이트 전극(120)과 연결되며 일 방향으로 연장하는 게이트 배선(미도시)과 각 터치블럭(TB) 별로 상기 게이트 배선(미도시)과 나란하게 이격하며 센싱보조배선(122)을 형성한다. Subsequently, the first metal layer (not shown) is patterned by a mask process to form gate electrodes 120 corresponding to central portions of the semiconductor layers 113, respectively, and at the same time, the pixels on the gate insulating layer 116. A gate wiring (not shown) connected to the gate electrode 120 formed in the device region TrA at a boundary of the region P and extending in one direction, and the gate wiring (not shown) for each touch block TB; Side-by-side spaced apart to form the sensing auxiliary wiring 122.

이때, 도면에 나타내지 않았지만, 비표시영역(NA)에는 상기 게이트 배선(미도시)의 일끝단과 연결된 게이트 링크배선(미도시)을 형성하고, 동시에 상기 표시영역(미도시)과 인접하는 비표시영역(NA)에서 상기 패드부(PA)로 연장하는 형태를 가지며 추후 형성되는 데이터 링크배선과 중첩하는 영역에 대응하여 보조 데이터 링크 패턴(121)을 형성한다. Although not shown in the drawing, a gate link wiring (not shown) connected to one end of the gate wiring (not shown) is formed in the non-display area NA, and at the same time, non-display adjacent to the display area (not shown). An auxiliary data link pattern 121 is formed to correspond to an area extending from the area NA to the pad part PA and overlapping a data link wiring formed later.

또한, 패드부(PA)에는 상기 게이트 링크배선(미도시)의 일끝단과 연결된 게이트 패드전극(미도시)을 형성한다. In addition, a gate pad electrode (not shown) connected to one end of the gate link wiring (not shown) is formed in the pad part PA.

다음, 도 9c, 10c, 11c 및 12c에 도시한 바와같이, 상기 각 게이트 전극(120)을 블록킹 마스크로 이용하여 상기 기판(101) 전면에 불순물을 도핑함으로써 상기 반도체층(113) 중 상기 게이트 전극(120) 외측에 위치한 부분에 상기 불순물이 도핑된 제 2 반도체영역(113b)을 이루도록 하고, 블록킹됨으로써 상기 불순물의 도핑이 방지된 게이트 전극(120)에 대응하는 부분은 순수 폴리실리콘의 제 1 반도체영역(113a)을 이루도록 한다. Next, as shown in FIGS. 9C, 10C, 11C, and 12C, the gate electrode of the semiconductor layer 113 is doped by doping impurities on the entire surface of the substrate 101 using the gate electrodes 120 as blocking masks. The second semiconductor region 113b doped with the impurity is formed in a portion located outside the 120, and the portion corresponding to the gate electrode 120 where the doping of the impurity is prevented is blocked by the first semiconductor of pure polysilicon. The area 113a is formed.

다음, 도 9d, 10d, 11d 및 12d에 도시한 바와같이, 상기 제 1 및 제 2 반도체영역(113a, 113b)으로 나뉘어진 반도체층(113) 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 전면에 층간절연막(123)을 형성한다. Next, as shown in FIGS. 9D, 10D, 11D, and 12D, an inorganic insulating material such as silicon nitride (SiNx) is formed on the entire surface of the semiconductor layer 113 divided into the first and second semiconductor regions 113a and 113b. ) Or silicon oxide (SiO 2 ) is deposited to form an interlayer insulating film 123 on the entire surface.

이후, 표시영역에 있어서는 상기 층간절연막(123)과 그 하부의 게이트 절연막(116)을 동시에 패터닝함으로써 상기 각 반도체층(113)의 제 2 반도체영역(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성하고, 비표시영역(NA)과 패드부(PA)에 있어서는 상기 층간절연막(123)을 패터닝함으로서 상기 보조 데이터 링크 패턴(121)의 끝단을 각각 노출시키는 링크 콘택홀(126a, 126b)을 형성한다. Subsequently, in the display area, the semiconductor layer contact hole 125 which exposes the second semiconductor region 113b of each semiconductor layer 113 by simultaneously patterning the interlayer insulating layer 123 and the gate insulating layer 116 thereunder. ), And in the non-display area NA and the pad part PA, the interlayer insulating layer 123 is patterned to expose the ends of the auxiliary data link pattern 121, respectively, for the link contact holes 126a and 126b. To form.

다음, 도 9e, 10e, 11e 및 12e에 도시한 바와같이, 상기 반도체 콘택홀(125)과 링크 콘택홀(126a, 126b)이 구비된 상기 층간절연막(123) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성한다.Next, as illustrated in FIGS. 9E, 10E, 11E, and 12E, a metal material, for example, aluminum (Al) is disposed on the interlayer insulating layer 123 including the semiconductor contact hole 125 and the link contact holes 126a and 126b. ), An aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi) material of any one or two or more to form a second metal layer (not shown) of a single layer or multilayer structure do.

이후, 상기 제 2 금속층(미도시)을 패터닝함으로써 패터닝함으로써 상기 소자영역(TrA)에 상기 반도체층 콘택홀(125)을 통해 상기 제 2 영역(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성 한다. 이때, 상기 각 화소영역(P) 내의 소자영역(TrA)에 구비된 상기 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다. Thereafter, the second metal layer (not shown) is patterned to pattern the source and drain electrodes in contact with the second region 113b through the semiconductor layer contact hole 125 and spaced apart from each other in the device region TrA. Form 133, 136. In this case, the source and drain electrodes spaced apart from the semiconductor layer 113, the gate insulating layer 116, the gate electrode 120, and the interlayer insulating layer 123 provided in the device region TrA in the pixel region P. Reference numerals 133 and 136 form a thin film transistor Tr which is a switching element.

동시에 상기 층간절연막(123) 위로 상기 화소영역(P)의 경계에 상기 소자영역(TrA)에 형성된 소스 전극(133)과 연결되며 상기 게이트 배선(미도시)과 교차하는 데이터 배선(130)을 형성한다. At the same time, a data line 130 is formed on the interlayer insulating layer 123 and connected to the source electrode 133 formed in the device region TrA at the boundary of the pixel region P and intersects the gate line (not shown). do.

또한, 비표시영역(NA)에는 상기 층간절연막(123) 위로 상기 데이터 배선(130)의 일끝단과 연결된 제 1 데이터 링크배선(131a)과 상기 제 1 데이터 링크 배선(131a)과 이격하여 제 2 데이터 링크배선(131b)을 형성하고, 상기 패드부(PA)에는 상기 층간절연막(123) 위로 상기 제 2 데이터 링크배선(131b)의 일끝단과 연결된 데이터 패드전극(132)을 형성한다. In the non-display area NA, a second data link line 131a connected to one end of the data line 130 is spaced apart from the first data link line 131a on the interlayer insulating layer 123. A data link wiring 131b is formed, and a data pad electrode 132 connected to one end of the second data link wiring 131b is formed on the interlayer insulating layer 123 in the pad part PA.

이때, 상기 제 1 데이터 링크배선(131a)은 그 일끝단이 상기 표시영역(AA)과 인접하는 비표시영역(NA)에 위치하는 상기 제 1 링크 콘택홀(126a)을 통해 상기 보조 데이터 링크패턴(121)과 접촉하고 있다. 또한, 상기 제 1 데이터 링크배선(131a)과 상기 보조 데이터 링크 패턴(121) 상에서 이격하는 상기 제 2 데이터 링크배선(131b)은 그 타 끝단이 상기 패드부(PA)에 위치하는 상기 제 2 링크 콘택홀(126b)을 통해 상기 보조 데이터 링크패턴(121)과 접촉하고 있다. In this case, the auxiliary data link pattern is formed through the first link contact hole 126a having one end thereof positioned in the non-display area NA adjacent to the display area AA. It is in contact with 121. In addition, the second data link wiring 131b spaced apart from the first data link wiring 131a and the auxiliary data link pattern 121 has the other end thereof located at the pad portion PA. The auxiliary data link pattern 121 is contacted with the contact hole 126b.

따라서, 이러한 구성에 의해 상기 데이터 배선(130)과 제 1 데이터 링크배선(131a)과 보조 데이터 링크 패턴(121)과 제 2 데이터 링크배선(131b) 및 데이터 패드전극(132)은 전기적으로 연결된다. Therefore, the data line 130, the first data link line 131a, the auxiliary data link pattern 121, the second data link line 131b, and the data pad electrode 132 are electrically connected by this configuration. .

다음, 도 9f, 10f, 11f 및 12f에 도시한 바와같이, 상기 박막트랜지스터(Tr)와 데이터 배선(130)과 제 1, 2 데이터 링크배선(131a, 131b) 및 데이터 패드전극(132) 위로 표시영역 전면과 비표시영역(NA) 중 패드부(PA)를 제외한 영역에 유기절연물질 예를들면 포토아크릴(photo acryl) 또는 벤조사이클로부텐(BCB)을 도포하여 그 표면이 평탄한 형태를 갖는 제 1 보호층(145)을 형성한다.Next, as shown in FIGS. 9F, 10F, 11F, and 12F, the thin film transistor Tr, the data wire 130, the first and second data link wires 131a and 131b, and the data pad electrode 132 are displayed on the top surface. An organic insulating material such as photo acryl or benzocyclobutene (BCB) is coated on the entire surface of the region except for the pad portion PA of the non-display area NA, and has a flat surface. The protective layer 145 is formed.

따라서 상기 제 1 보호층(145)은 상기 패드부(PA) 경계에서 단차를 이루게 된다. Therefore, the first protective layer 145 forms a step at the boundary of the pad part PA.

이후, 상기 제 1 보호층(145)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 각 소자영역(TrA)에 있어 상기 드레인 전극(136)을 노출시키는 제 1 드레인 콘택홀(147)을 형성하고, 동시에 각 터치블럭(TB)에 있어서 상기 센싱보조배선(122)의 일끝단에 대응하는 상기 층간절연막(123)을 노출시키는 제 1 센싱 콘택홀(148)을 형성한다. Subsequently, a mask process is performed on the first passivation layer 145 to pattern the first drain contact hole 147 exposing the drain electrode 136 in each device region TrA. A first sensing contact hole 148 is formed in each touch block TB to expose the interlayer insulating layer 123 corresponding to one end of the sensing auxiliary wiring 122.

다음, 도 9g, 10g, 11g 및 12g에 도시한 바와같이, 상기 제 1 드레인 콘택홀(147)과 제 1 센싱 콘택홀(148)을 갖는 제 1 보호층(145) 위로 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 이를 패터닝함으로서 각 터치블럭(TB) 별로 이격하는 형태의 공통전극(150)을 형성 한다. Next, as illustrated in FIGS. 9G, 10G, 11G, and 12G, a transparent conductive material, for example, is disposed over the first protective layer 145 having the first drain contact hole 147 and the first sensing contact hole 148. Indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited on the front surface and patterned to form a common electrode 150 having a shape spaced apart by each touch block TB.

이때, 상기 공통전극(150)은 각 소자영역(TrA)에 대해서는 제 1 개구(oa1)를 가지며, 상기 센싱보조배선(122)의 양 끝단이 위치하는 부분 즉, 제 1 센싱 콘택홀(148)이 형성된 부분에 대응해서는 상기 제 1 센싱 콘택홀(148) 보다 더 큰 면적을 갖는 제 2 개구(oa2)를 갖도록 형성하는 것이 특징이다. In this case, the common electrode 150 has a first opening oa1 in each device region TrA, and a portion in which both ends of the sensing auxiliary line 122 are positioned, that is, the first sensing contact hole 148. Corresponding to the formed portion is formed to have a second opening (oa2) having a larger area than the first sensing contact hole 148.

이는 상기 제 2 드레인 콘택홀(157)을 통해 드레인 전극(136)과 접촉하는 화소전극(160)과 상기 공통전극(150)간의 쇼트를 방지하고, 동시에 추후 형성되는 제 2 센싱 콘택홀(미도시)을 통해 상기 센싱보조배선(122) 및 x센싱배선(xsl)을 전기적으로 연결시키는 연결패턴(미도시)과 상기 공통전극(150) 간의 쇼트를 방지하기 위함이다. This prevents a short between the pixel electrode 160 and the common electrode 150 contacting the drain electrode 136 through the second drain contact hole 157 and simultaneously forms a second sensing contact hole (not shown). This is to prevent a short between the connection pattern (not shown) for electrically connecting the sensing auxiliary line 122 and the x sensing line (xsl) through the common electrode 150.

다음, 도 9h, 10h, 11h 및 12h에 도시한 바와같이, 상기 공통전극(150) 위로 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질로서 단일층 또는 다중층 구조를 갖는 제 3 금속층(미도시)을 형성한다. Next, as shown in FIGS. 9H, 10H, 11H, and 12H, a metal material, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, and molybdenum (Mo) is disposed on the common electrode 150. ), Or a third metal layer (not shown) having a single layer or a multilayer structure as one or two or more materials of molybdenum (MoTi).

이후, 상기 제 3 금속층(미도시)을 패터닝함으로써 도 4를 통해 설명한 바와 같은 평면 형태를 가지며 각각 상기 게이트 배선(미도시) 및 데이터 배선(130)과 중첩하는 x센싱배선(xsl) 및 y센싱배선(ysl)을 형성한다.Subsequently, the third metal layer (not shown) is patterned to have a planar shape as described with reference to FIG. 4, and the x sensing wiring (xsl) and y sensing overlapping the gate wiring (not shown) and the data wiring 130, respectively. A wiring ysl is formed.

이때, 상기 x센싱배선(xsl)은 각 터치블럭(TB) 별로 단선된 형태를 가지며 단선된 부분의 끝단은 필요시 절곡 형성되어 상기 제 1 센싱 콘택홀(148) 내부에서 상기 센싱보조배선(122)의 끝단과 인접하여 위치하도록 형성하는 것이 특징이다. In this case, the x-sensing wiring xsl has a form disconnected for each touch block TB, and an end of the disconnected portion is bent if necessary so that the sensing auxiliary wiring 122 is formed inside the first sensing contact hole 148. It is characterized in that it is formed adjacent to the end of the).

본 발명의 실시예의 경우, 상기 x, y센싱배선(xsl, ysl) 형성 시 이를 패터닝하기 위한 식각액에 노출시키는 과정에서 상기 제 1 보호층(145)이 형성되지 않거나 제거된 부분을 통해 노출되는 구성요소 일례로 드레인 전극(136)과 데이터 링크배선(131) 및 데이터 패드전극(132)은 이들 구성요소와 완전 중첩하는 형태로 각각 도전성 식각 방지패턴(151) 및 제 1 보조 패드 패턴(152)이 각각 형성되고 있으므로 상기 x, y센싱배선(xsl, ysl) 패터닝을 위한 식각액에 이들 구성요소는 전혀 노출되지 않음으로 종래와 같이 별도의 무기절연물질로 이루어진 보조 절연층을 형성하지 않고도 식각액에 의한 손상을 방지할 수 있는 것이 특징이다. In the embodiment of the present invention, when the x and y sensing wirings (xsl, ysl) are formed, the first protective layer 145 is not formed or removed in the process of exposing the etching solution for patterning the exposed parts. For example, the drain electrode 136, the data link wiring 131, and the data pad electrode 132 completely overlap the components, and the conductive etch preventing pattern 151 and the first auxiliary pad pattern 152 may be formed. Since each component is not exposed to the etchant for patterning the x and y sensing wirings (xsl and ysl), damage is caused by the etchant without forming an auxiliary insulation layer made of a separate inorganic insulating material as in the prior art. It is characterized by being able to prevent.

다음, 도 9i, 10i, 11i 및 12i에 도시한 바와같이, 상기 x센싱배선(xsl)과 y센싱배선(ysl) 위로 무기절연물질 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 표시영역과 비표시영역(NA) 전면에 제 2 보호층(155)을 형성한다. Next, as shown in FIGS. 9I, 10i, 11i and 12i, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the x sensing wiring (xsl) and the y sensing wiring (ysl). The second protective layer 155 is formed on the entire display area and the non-display area NA by deposition.

이후 상기 제 2 보호층(155)을 패터닝함으로써 상기 제 1 드레인 콘택홀(147)과 연결되어 상기 드레인 전극(136)을 노출시키는 제 2 드레인 콘택홀(157)을 형성하고, 상기 패드부(PA)에 있어서는 상기 데이터 패드전극(132)을 노출시키는 데이터 패드 콘택홀(159)을 형성한다. Thereafter, the second protective layer 155 is patterned to form a second drain contact hole 157 connected to the first drain contact hole 147 to expose the drain electrode 136, and the pad part PA ), A data pad contact hole 159 exposing the data pad electrode 132 is formed.

동시에 상기 제 1 센싱 콘택홀(148)에 대응하는 부분 및 패드부(PA)에 있어서는 상기 제 2 보호층(155)과 더불어 그 하부에 위치하는 층간절연막(123)까지 함께 패터닝함으로서 상기 제 1 센싱 콘택홀(148)에 대응해서는 상기 제 1 센싱 콘택홀(148) 내부에서 상기 센싱보조배선(122)의 일끝단과 이와 인접하는 상기 x센싱배선(xsl)의 일 끝단을 동시에 노출시키는 제 2 센싱 콘택홀(158)을 형성하고, 상기 게이트 패드전극(미도시)에 대응해서는 상기 게이트 패드전극(미도시)을 노출시키는 게이트 패드 콘택홀(미도시)을 형성한다.At the same time, in the portion corresponding to the first sensing contact hole 148 and the pad part PA, the first sensing is formed by patterning the second protective layer 155 together with the interlayer insulating layer 123 disposed thereunder. In response to the contact hole 148, the second sensing unit simultaneously exposes one end of the sensing auxiliary wiring 122 and one end of the x sensing wiring xsl adjacent thereto in the first sensing contact hole 148. A contact hole 158 is formed, and a gate pad contact hole (not shown) that exposes the gate pad electrode (not shown) is formed to correspond to the gate pad electrode (not shown).

다음, 도 9j, 10j, 11j 및 12j에 도시한 바와같이, 상기 제 2 드레인 콘택홀(157)과 게이트 및 데이터 패드 콘택홀(미도시, 159) 및 제 2 센싱 콘택홀(158)이 구비된 상기 제 2 보호층(155) 위로 투명 도전성 물질 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성한다. Next, as illustrated in FIGS. 9J, 10J, 11J, and 12J, the second drain contact hole 157, the gate and data pad contact hole (not shown) 159, and the second sensing contact hole 158 are provided. A transparent conductive material, for example, indium tin oxide (ITO) or indium zinc oxide (IZO), is deposited on the second protective layer 155 to form a transparent conductive material layer (not shown).

이후, 상기 투명 도전성 물질층(미도시)을 패터닝함으로서 각 화소영역(P) 내에 상기 제 2 드레인 콘택홀(157)을 통해 상기 드레인 전극(136)과 접촉하는 화소전극(160)을 형성한다.Thereafter, the transparent conductive material layer (not shown) is patterned to form the pixel electrode 160 in contact with the drain electrode 136 through the second drain contact hole 157 in each pixel region P. Referring to FIG.

또한, 동시에 상기 각 터치블럭(TB) 내에는 상기 서로 연결된 제 1 및 제 2 센싱 콘택홀(148, 158) 내부에 상기 센싱보조배선(122)의 일끝단과 이와 인접하는 상기 x센싱배선(xsl)의 일끝단과 동시에 접촉하는 연결패턴(163)을 형성한다.In addition, at the same time, one end of the sensing auxiliary wiring 122 and the x sensing wiring adjacent thereto are respectively located in the first and second sensing contact holes 148 and 158 connected to each other in the touch blocks TB. A connection pattern 163 is formed in contact with one end of the same.

또한, 패드부(PA)에 있어서는 상기 게이트 패드 콘택홀(미도시)을 통해 상기 게이트 패드전극(미도시)과 접촉하는 보조 게이트 패드전극(미도시)을 형성하고, 동시에 상기 데이터 패드 콘택홀(159)을 통해 상기 데이터 패드전극(132)과 접촉하는 보조 데이터 패드전극(165)을 형성함으로써 본 발명의 실시예에 따른 터치센서 인셀타입 액정표시장치용 어레이 기판(101)을 완성한다. In addition, in the pad part PA, an auxiliary gate pad electrode (not shown) contacting the gate pad electrode (not shown) is formed through the gate pad contact hole (not shown), and at the same time, the data pad contact hole (not shown) is formed. By forming the auxiliary data pad electrode 165 in contact with the data pad electrode 132 through 159, the array substrate 101 for a touch sensor in-cell type liquid crystal display device according to an exemplary embodiment of the present invention is completed.

이때, 상기 각 화소전극(160)은 그 하부에 위치한 공통전극(150)과 프린지 필드 형성을 위해 각 화소영역(P)내에 일정간격 이격하는 바(bar) 형태의 다수의 제 3 개구(oa3)를 갖도록 형성하는 것이 특징이다. In this case, each of the pixel electrodes 160 has a plurality of third openings oA3 having a bar shape spaced apart from each other in the pixel region P to form a fringe field with the common electrode 150 disposed below the pixel electrode 160. It is characterized in that it is formed to have.

이렇게 완성된 본 발명의 실시예에 따른 터치센서 인셀타입 액정표시장치용 어레이 기판(101)에는 컬러필터 기판(미도시)과 액정층(미도시)을 구비하여 액정표시장치(미도시)를 이룬 후, 가로 및 세로방향으로 배열된 터치블럭(TB)의 끝단에 각각 x센싱배선(도 5의 xsl)과 y센싱배선(ysl)과 각각 연결되도록 X방향 센싱회로(미도시)와 Y방향 센싱회로(미도시)를 실장함으로써 표시영역(AA) 내에 터치가 발생되면 공통전극(150)과 화소전극(160) 사이에 발생된 커패시턴스 변화를 통해 터치 발생을 감지하고 이를 전압형태로 바꾸어 x센싱배선(도 5의 xsl)과 y센싱배선(ysl)을 통해 상기 X방향 센싱회로(미도시)와 Y방향 센싱회로(미도시)로 각각 전달되고 이러한 구동에 의해 표시영역(AA) 내에 터치가 발생된 부분의 위치를 인식하게 되며, 터치가 발생된 부분에 연관된 동작을 실시하게 된다. Thus completed, the touch sensor in-cell type liquid crystal display array substrate 101 according to the embodiment of the present invention includes a color filter substrate (not shown) and a liquid crystal layer (not shown) to form a liquid crystal display device (not shown). Then, the X-direction sensing circuit (not shown) and the Y-direction sensing so as to be connected to the x sensing wiring (xsl in Figure 5) and the y sensing wiring (ysl), respectively, at the ends of the touch block (TB) arranged in the horizontal and vertical directions, respectively. When a touch is generated in the display area AA by mounting a circuit (not shown), the touch is sensed by changing the capacitance generated between the common electrode 150 and the pixel electrode 160, and then changed into a voltage form to sense the x sensing wiring. (Xsl in FIG. 5) and y sensing wiring (ysl) are transferred to the X direction sensing circuit (not shown) and the Y direction sensing circuit (not shown), respectively, and a touch is generated in the display area AA by such driving. The location of the touched part Less will be conducted.

101 : (어레이)기판
121 : 보조 데이터 링크 패턴
126(126a, 126b) : (제 1, 2)링크 콘택홀
131(131a, 131b) : (제 1, 2)데이터 링크 배선
132 : 데이터 패드전극
145 : 제 1 보호층
159 : 데이터 패드 콘택홀
165 : 보조 데이터 패드전극
PA : 패드부
NA : 비표시영역 101: (array) substrate
121: secondary data link pattern
126 (126a, 126b): (first and second) link contact holes
131 (131a, 131b): (first and second) data link wiring
132: data pad electrode
145: first protective layer
159: data pad contact hole
165: auxiliary data pad electrode
PA: Pad
NA: non-display area

Claims (21)

다수의 화소영역을 갖는 표시영역과 이의 외측으로 패드부를 구비한 비표시영역이 정의되며 상기 표시영역 내에 다수의 화소영역을 하나의 그룹으로 하는 터치블럭이 다수개 정의된 기판 상의 각 화소영역의 경계에 제 1 절연막을 개재하여 서로 교차하며 형성된 게이트 및 데이터 배선과;
각 화소영역 내에 상기 게이트 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;
유기절연물질로 이루어지며, 상기 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀 형성된 제 1 보호층과;
상기 제 1 보호층 위로 상기 각 터치블럭 별로 이격하며 형성된 공통전극과;
상기 공통전극 위로 상기 게이트 배선과 중첩하도록 형성된 x센싱배선 및 상기 데이터 배선과 중첩하도록 형성된 y센싱배선과;
상기 공통전극과 x센싱배선 및 y센싱배선 위로 상기 기판 전면에 형성되며, 상기 드레인 전극을 노출시키는 제 2 드레인 콘택홀을 가지며 형성된 제 2 보호층과;
상기 제 2 보호층 위로 상기 제 2 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 별로 형성되며, 다수의 바(bar) 형태의 개구를 갖는 화소전극
을 포함하며, 상기 비표시영역과 패드부에 있어 상기 게이트 배선이 형성된 동일한 층에 보조 데이터 링크 패턴이 구비되며, 상기 제 1 절연막에는 상기 보조 데이터 링크 패턴의 양끝단을 각각 노출시키는 제 1 및 제 2 링크 콘택홀이 구비되며, 상기 데이터 배선이 형성된 층에 상기 데이터 배선과 연결되며 상기 제 1 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 1 데이터 링크 배선과, 이와 이격하여 상기 제 2 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 2 데이터 링크 배선이 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
A display area having a plurality of pixel areas and a non-display area having a pad portion outside thereof are defined, and a boundary of each pixel area on a substrate having a plurality of touch blocks defining a plurality of pixel areas as a group in the display area. A gate and a data line formed to intersect each other via a first insulating film;
A thin film transistor formed in each pixel region and connected to the gate and the data line;
A first protective layer formed of an organic insulating material and having a first drain contact hole exposing a drain electrode of the thin film transistor over the thin film transistor;
A common electrode formed to be spaced apart from each touch block on the first passivation layer;
An x sensing wiring formed on the common electrode to overlap the gate wiring and a y sensing wiring formed on the common electrode and overlapping the data wiring;
A second passivation layer formed on the entire surface of the substrate over the common electrode, the x sensing wiring, and the y sensing wiring, and having a second drain contact hole exposing the drain electrode;
A pixel electrode contacting the drain electrode through the second drain contact hole on the second passivation layer and formed in each pixel region, and having a plurality of bar-shaped openings;
And an auxiliary data link pattern formed on the same layer in which the gate wiring is formed in the non-display area and the pad part, and the first insulating layer to expose first and second ends of the auxiliary data link pattern, respectively. A first data link line provided with a second link contact hole, the first data link line connected to the data line on the layer on which the data line is formed, and contacting the auxiliary data link pattern through the first link contact hole; And a second data link wire contacting the auxiliary data link pattern through a link contact hole.
제 1 항에 있어서,
상기 각 터치블럭은 상기 게이트 배선의 연장방향으로 이웃한 터치블럭과 상기 x센싱배선에 의해 연결되며,
상기 각 터치블럭은 이격하는 제 1 및 제 3 영역과, 상기 제 1 및 제 3 영역 사이에 상기 데이터 배선의 연장방향으로 이웃한 터치블럭과 상기 y센싱배선에 의해 연결된 제 2 영역으로 구성되며,
상기 공통전극은 상기 각 터치블럭 내에서 상기 제 1, 2, 3 영역별로 분리 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 1,
Each of the touch blocks is connected by an adjacent touch block in the extending direction of the gate wiring by the x sensing wiring,
Each of the touch blocks includes a first and a third area spaced apart from each other, and a second area connected between the first and third areas by the y-sensing wire and a touch block neighboring in an extension direction of the data line.
And wherein the common electrode is separately formed for each of the first, second, and third regions in each of the touch blocks.
제 2 항에 있어서,
상기 터치블럭 내에서 상기 제 1 및 제 3 영역에 형성된 상기 x센싱배선은 상기 제 1 영역과 제 2 영역의 경계, 상기 제 2 영역과 제 3 영역의 경계에서는 끊긴 형태로 이격하며 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 2,
The x-sensing wirings formed in the first and third regions within the touch block are formed to be separated from each other at a boundary between the first region and the second region and at a boundary between the second region and the third region. Array substrate for touch sensor in-cell type liquid crystal display.
제 3 항에 있어서,
상기 게이트 전극은 상기 제 1 절연막의 하부에 상기 데이터 배선은 상기 제 1 절연막의 상부에 형성되며,
상기 제 1 절연막 상에 상기 게이트 배선과 나란하게 상기 게이트 배선이 형성된 층에 이와 동일한 물질로 상기 각 터치블럭별로 형성된 센싱보조배선을 포함하며,
상기 각 터치블럭 내에서 상기 x센싱배선과 상기 센싱보조배선이 연결되며 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 3, wherein
The gate electrode is formed under the first insulating film, and the data line is formed over the first insulating film.
A sensing auxiliary wiring formed for each touch block by the same material on a layer having the gate wiring formed on the first insulating layer in parallel with the gate wiring;
And the x sensing wiring and the sensing auxiliary wiring are connected to each other in the touch block.
제 4 항에 있어서,
상기 제 1 보호층에는 상기 각 터치블럭 별로 상기 x센싱배선의 끝단에 대응하는 상기 제 1 절연막을 노출시키는 제 1 콘택홀이 구비되며,
상기 제 2 보호층에는 상기 제 1 콘택홀 내부에서 상기 x센싱배선의 끝단을 노출시키는 제 2 콘택홀이 구비되며,
상기 제 1 절연막에는 상기 제 1 콘택홀이 연장된 형태로 상기 센싱보조배선의 끝단을 노출시키는 제 3 콘택홀이 구비되며,
서로 연결된 상기 제 2 및 제 3 콘택홀을 통해 노출된 상기 x센싱배선의 끝단과 상기 센싱보조배선의 끝단은 상기 화소전극을 이루는 동일한 물질로 이루어진 연결패턴과 동시에 접촉하며 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 4, wherein
The first passivation layer includes a first contact hole exposing the first insulating layer corresponding to an end of the x sensing wiring for each touch block.
The second protective layer is provided with a second contact hole exposing the end of the x sensing wiring in the first contact hole,
The first insulating layer may include a third contact hole exposing an end of the sensing auxiliary line in a form in which the first contact hole extends.
Touch sensor in-cell, characterized in that the end of the x-sensing wiring exposed through the second and third contact holes connected to each other and the end of the sensing auxiliary wiring is in contact with the connection pattern made of the same material constituting the pixel electrode Array substrate for liquid crystal display device.
제 5 항에 있어서,
상기 공통전극은 상기 박막트랜지스터가 형성된 부분에 대응하여 제 1 개구가 형성되며, 상기 제 1 콘택홀에 대응하여 이보다 더 큰 면적을 갖는 제 2 개구가 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 5, wherein
The common electrode has a first opening corresponding to a portion where the thin film transistor is formed, and a second opening having a larger area corresponding to the first contact hole is formed in the touch sensor in-cell type liquid crystal display device. Array substrate.
제 6 항에 있어서,
상기 터치블럭 중 상기 게이트 배선의 연장방향으로 동일한 라인상에 형성되는 터치블럭은 상기 x센싱배선에 의해 모두 전기적으로 연결되며,
상기 터치블럭 중 상기 데이터 배선의 연장방향으로 동일한 라인 상에 형성되는 터치블럭은 상기 y센싱배선에 의해 모두 전기적으로 연결되도록 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method according to claim 6,
The touch blocks formed on the same line in the extension direction of the gate wiring among the touch blocks are all electrically connected by the x sensing wiring.
And the touch blocks formed on the same line in the extension direction of the data line among the touch blocks are electrically connected to each other by the y sensing wiring.
제 1 항에 있어서,
상기 비표시영역에는 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 연결된 게이트 링크배선이 형성되며, 상기 패드부에는 상기 게이트 링크배선과 연결된 게이트 패드전극이 형성되며,
상기 패드부에는 상기 데이터 배선이 형성된 동일한 층에 상기 제 2 데이터 링크 배선과 연결된 데이터 패드전극이 형성되며,
상기 제 1 보호층은 상기 패드부를 노출시키며 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 1,
In the non-display area, a gate link wiring connected to the gate wiring is formed on the same layer on which the gate wiring is formed, and a gate pad electrode connected to the gate link wiring is formed in the pad part.
In the pad part, a data pad electrode connected to the second data link wire is formed on the same layer on which the data wire is formed,
And the first protective layer is formed while exposing the pad part.
제 8 항에 있어서,
상기 제 2 보호층에는 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 구비되며,
상기 제 2 보호층과 상기 제 1 절연막에는 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀이 구비되며,
상기 제 2 보호층 상부에는 상기 화소전극을 이루는 동일한 물질로 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극이 형성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 8,
The second passivation layer includes a data pad contact hole for exposing the data pad electrode.
A gate pad contact hole exposing the gate pad electrode is provided in the second protective layer and the first insulating layer;
An auxiliary data pad electrode contacting the data pad electrode through the data pad contact hole with the same material forming the pixel electrode on the second passivation layer; and an auxiliary data pad contacting the gate pad electrode through the gate pad contact hole An array substrate for a touch sensor in-cell type liquid crystal display device, wherein a gate pad electrode is formed.
제 1 항에 있어서,
상기 박막트랜지스터는 제 2 절연막 상에 순차 적층된 형태로 순수 폴리실리콘의 제 1 반도체영역과 이의 양측에 불순물이 도핑된 폴리실리콘의 제 2 반도체층으로 구성된 반도체층과, 게이트 절연막과, 상기 제 1 반도체영역에 대응하여 게이트 전극과, 상기 제 2 반도체영역을 노출시키는 반도체층 콘택홀을 구비한 상기 제 1 절연막과, 서로 이격하며 상기 제 2 반도체영역과 각각 접촉하는 소스 전극 및 상기 드레인 전극으로 구성된 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method of claim 1,
The thin film transistor includes a semiconductor layer including a first semiconductor region of pure polysilicon and a second semiconductor layer of polysilicon doped with impurities on both sides thereof in a stacked form on a second insulating layer, a gate insulating layer, and the first A first insulating film having a gate electrode corresponding to the semiconductor region, a semiconductor layer contact hole exposing the second semiconductor region, and a source electrode and a drain electrode spaced apart from each other and in contact with the second semiconductor region, respectively. An array substrate for a touch sensor in-cell type liquid crystal display device.
제 1 항, 제 5 항 및 제 8 항 중 어느 하나의 항에 있어서,
상기 공통전극과 상기 화소전극은 투명 도전성 물질로 이루어진 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판.
The method according to any one of claims 1, 5 and 8,
And the common electrode and the pixel electrode are made of a transparent conductive material.
다수의 화소영역을 갖는 표시영역과 이의 외측으로 비표시영역이 정의되며 상기 표시영역 내에 다수의 화소영역을 하나의 그룹으로 하는 터치블럭이 다수개 정의된 기판 상의 각 화소영역의 경계에 제 1 절연막을 개재하여 서로 교차하는 게이트 배선 및 데이터 배선과 이들 두 배선과 연결된 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터 위로 유기절연물질로 이루어지며 상기 박막트랜지스터 위로 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 드레인 콘택홀이 구비되며 상기 패드부를 노출시키는 제 1 보호층을 형성하는 단계와;
상기 제 1 보호층 위로 상기 각 터치블럭 별로 이격하는 공통전극을 형성하는 단계와;
상기 공통전극 위로 상기 게이트 배선과 중첩하는 x센싱배선 및 상기 데이터 배선과 중첩하는 y센싱배선을 형성하는 단계와;
상기 공통전극과 x센싱배선 및 y센싱배선 위로 전면에 상기 제 1 드레인 콘택홀과 연결되어 상기 드레인 전극을 노출시키는 제 2 드레인 콘택홀이 구비된 제 2 보호층을 형성하는 단계와;
기 제 2 보호층 위로 상기 제 2 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 각 화소영역 별로 다수의 바(bar) 형태의 개구를 갖는 화소전극을 형성하는 단계를 포함하며,
상기 게이트 배선을 형성하는 단계는 상기 비표시영역과 패드부에 보조 데이터 링크 패턴을 형성하는 단계를 포함하고, 상기 제 1 절연막을 형성하는 단계는 상기 보조 데이터 링크 패턴의 양끝단을 각각 노출시키는 제 1 및 제 2 링크 콘택홀을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선과 연결되며 상기 제 1 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 1 데이터 링크 배선과, 이와 이격하여 상기 제 2 링크 콘택홀을 통해 상기 보조 데이터 링크 패턴과 접촉하는 제 2 데이터 링크 배선을 형성하는 단계를 포함하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
A display layer having a plurality of pixel regions and a non-display region defined outside thereof, and having a touch block having a plurality of pixel regions as a group within the display region, the first insulating layer is formed at the boundary of each pixel region on the substrate. Forming a gate wiring and a data wiring crossing each other and a thin film transistor connected to the two wirings through the gap;
Forming a first protective layer formed of an organic insulating material over the thin film transistor and having a first drain contact hole exposing the drain electrode of the thin film transistor over the thin film transistor and exposing the pad part;
Forming a common electrode spaced apart from each touch block on the first passivation layer;
Forming an x sensing wiring overlapping the gate wiring and a y sensing wiring overlapping the data wiring on the common electrode;
Forming a second passivation layer having a second drain contact hole connected to the first drain contact hole and exposing the drain electrode on a front surface of the common electrode, the x sensing wiring, and the y sensing wiring;
Forming a pixel electrode in contact with the drain electrode through the second drain contact hole on the second passivation layer and having a plurality of bar-shaped openings in each pixel region;
The forming of the gate line may include forming an auxiliary data link pattern in the non-display area and the pad portion. The forming of the first insulating layer may further include exposing both ends of the auxiliary data link pattern. And forming first and second link contact holes, wherein forming the data wires comprises: first data link wires connected to the data wires and in contact with the auxiliary data link pattern through the first link contact holes; And forming a second data link wire contacting the auxiliary data link pattern through the second link contact hole to be spaced apart from the second contact link hole.
제 12 항에 있어서,
상기 각 터치블럭은 상기 게이트 배선의 연장방향으로 이웃한 터치블럭과 상기 x센싱배선에 의해 연결되며,
상기 각 터치블럭은 이격하는 제 1 및 제 3 영역과, 상기 제 1 및 제 3 영역 사이에 상기 데이터 배선의 연장방향으로 이웃한 터치블럭과 상기 y센싱배선에 의해 연결된 제 2 영역으로 구성되며,
상기 공통전극은 상기 각 터치블럭 내에서 상기 제 1, 2, 3 영역별로 분리 형성하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
13. The method of claim 12,
Each of the touch blocks is connected by an adjacent touch block in the extending direction of the gate wiring by the x sensing wiring,
Each of the touch blocks includes a first and a third area spaced apart from each other, and a second area connected between the first and third areas by the y-sensing wire and a touch block neighboring in an extension direction of the data line.
The common electrode may be separately formed in each of the first, second, and third regions of each of the touch blocks.
제 13 항에 있어서,
상기 터치블럭 내에서 상기 제 1 및 제 3 영역에 형성된 상기 x센싱배선은 상기 제 1 영역과 제 2 영역의 경계, 상기 제 2 영역과 제 3 영역의 경계에서는 끊긴 형태로 이격하도록 형성하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
The method of claim 13,
The x-sensing wirings formed in the first and third regions in the touch block may be formed to be spaced apart from each other at the boundary between the first and second regions and at the boundary between the second and third regions. Method of manufacturing an array substrate for an in-touch sensor in-cell type liquid crystal display device.
제 14 항에 있어서,
상기 게이트 전극은 상기 제 1 절연막의 하부에 상기 데이터 배선은 상기 제 1 절연막의 상부에 형성하며,
상기 게이트 배선을 형성하는 단계는 상기 제 1 절연막 상에 상기 게이트 배선과 나란하게 상기 각 터치블럭별로 센싱보조배선을 형성하는 단계를 포함하며,
상기 각 터치블럭 내에서 상기 x센싱배선과 상기 센싱보조배선이 연결되도록 형성하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
15. The method of claim 14,
The gate electrode is formed under the first insulating film, and the data line is formed over the first insulating film.
The forming of the gate wiring may include forming a sensing auxiliary wiring for each touch block in parallel with the gate wiring on the first insulating layer.
And forming the x-sensing wiring and the sensing auxiliary wiring in each of the touch blocks.
제 15 항에 있어서,
상기 제 1 보호층을 형성하는 단계는, 상기 각 터치블럭 별로 상기 x센싱배선의 끝단에 대응하는 상기 제 1 절연막을 노출시키는 제 1 콘택홀이 구비되도록 하며,
상기 제 2 보호층을 형성하는 단계는, 상기 제 1 콘택홀 내부에서 상기 x센싱배선의 끝단을 노출시키는 제 2 콘택홀이 구비되도록 하며,
상기 제 1 절연막을 형성하는 단계는, 상기 제 1 콘택홀이 연장된 형태로 상기 센싱보조배선의 끝단을 노출시키는 제 3 콘택홀이 구비되도록 하며,
상기 화소전극을 형성하는 단계는, 서로 연결된 상기 제 2 및 제 3 콘택홀을 통해 노출된 상기 x센싱배선의 끝단과 상기 센싱보조배선의 끝단과 동시에 접촉하는 연결패턴을 형성하는 단계를 포함하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
The method of claim 15,
The forming of the first protective layer may include a first contact hole for exposing the first insulating layer corresponding to the end of the x sensing wiring for each touch block.
The forming of the second protective layer may include a second contact hole for exposing an end of the x sensing wiring inside the first contact hole.
The forming of the first insulating layer may include a third contact hole exposing an end of the sensing auxiliary line in a form in which the first contact hole is extended.
The forming of the pixel electrode may include forming a connection pattern which simultaneously contacts an end of the x sensing wiring and an end of the sensing auxiliary wiring exposed through the second and third contact holes connected to each other. A method of manufacturing an array substrate for a touch sensor in-cell type liquid crystal display device.
제 16 항에 있어서,
상기 공통전극은 상기 박막트랜지스터가 형성된 부분에 대응하여 제 1 개구를 가지며, 상기 제 1 콘택홀에 대응하여 이보다 더 큰 면적을 갖는 제 2 개구가 구비되도록 형성하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
17. The method of claim 16,
The common electrode may have a first opening corresponding to a portion where the thin film transistor is formed, and a second opening having a larger area corresponding to the first contact hole may be provided. Method of manufacturing an array substrate for an apparatus.
제 17 항에 있어서,
상기 터치블럭 중 상기 게이트 배선의 연장방향으로 동일한 라인상에 형성되는 터치블럭은 상기 x센싱배선에 의해 모두 전기적으로 연결되며,
상기 터치블럭 중 상기 데이터 배선의 연장방향으로 동일한 라인 상에 형성되는 터치블럭은 상기 y센싱배선에 의해 모두 전기적으로 연결되도록 형성하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
The method of claim 17,
The touch blocks formed on the same line in the extension direction of the gate wiring among the touch blocks are all electrically connected by the x sensing wiring.
And a touch block formed on the same line in an extension direction of the data line among the touch blocks so as to be electrically connected to each other by the y sensing wiring.
제 12 항에 있어서,
상기 게이트 배선을 형성하는 단계는, 상기 비표시영역에 상기 게이트 배선과 연결된 게이트 링크배선을 형성하고 동시에 상기 패드부에 상기 게이트 링크배선과 연결된 게이트 패드전극을 형성하는 단계를 포함하며,
상기 데이터 배선을 형성하는 단계는, 상기 패드부에 상기 제 2 데이터 링크배선과 연결된 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
13. The method of claim 12,
The forming of the gate wiring may include forming a gate link wiring connected to the gate wiring in the non-display area and simultaneously forming a gate pad electrode connected to the gate link wiring in the pad portion.
The forming of the data line may include forming a data pad electrode connected to the second data link line in the pad part.
제 19 항에 있어서,
상기 제 2 보호층을 형성하는 단계는, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀과, 상기 제 2 보호층 더불어 이의 하부에 위치하는 상기 제 1 절연막을 동시에 패터닝함으로써 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀을 형성하는 단계를 포함하며,
상기 화소전극을 형성하는 단계는, 상기 제 2 보호층 상부에 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극과, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극을 형성하는 단계를 포함하는 것이 특징인 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.
The method of claim 19,
The forming of the second passivation layer may include exposing the gate pad electrode by simultaneously patterning a data pad contact hole exposing the data pad electrode and the first insulating layer disposed below the second passivation layer. Forming a gate pad contact hole;
The forming of the pixel electrode may include: an auxiliary data pad electrode contacting the data pad electrode through the data pad contact hole on the second passivation layer; and contacting the gate pad electrode through the gate pad contact hole. A method of manufacturing an array substrate for a touch sensor in-cell type liquid crystal display device, comprising forming an auxiliary gate pad electrode.
제 12 항에 있어서,
상기 박막트랜지스터를 형성하는 단계는,
제 1 절연막 상에 순수 비정질 실리콘층을 형성하는 단계와;
상기 순수 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와;
상기 폴리실리콘층을 패터닝하여 폴리실리콘의 반도체층을 형성하는 단계와;
상기 폴리실리콘의 반도체층 위로 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로 상기 폴리실리콘의 반도체층의 중앙부에 상기 게이트 배선과 연결된 게이트 전극을 형성하는 단계와;
상기 게이트 전극을 도핑 마스크로 하여 불순물 도핑을 실시하여 상기 게이트 전극 외측으로 노출된 부분의 상기 반도체층을 불순물 폴리실리콘층으로 변경하는 단계와;
상기 게이트 전극 위로 상기 게이트 전극 양측으로 상기 불순물 폴리실리콘의 반도체층을 각각 노출시키는 반도체층 콘택홀을 갖는 상기 제 1 절연막을 형성하는 단계와;
상기 제 1 절연막 위로 상기 반도체층 콘택홀을 통해 상기 불순물 폴리실리콘의 반도체층과 각각 접촉하는 소스 전극 및 상기 드레인 전극을 형성하는 단계
를 포함하는 터치센서 인셀 타입 액정표시장치용 어레이 기판의 제조 방법.13. The method of claim 12,
Forming the thin film transistor,
Forming a pure amorphous silicon layer on the first insulating film;
Crystallizing the pure amorphous silicon layer with a polysilicon layer;
Patterning the polysilicon layer to form a semiconductor layer of polysilicon;
Forming a gate insulating film over the semiconductor layer of polysilicon;
Forming a gate electrode connected to the gate wiring at a central portion of the semiconductor layer of polysilicon over the gate insulating layer;
Performing impurity doping using the gate electrode as a doping mask to change the semiconductor layer of a portion exposed to the outside of the gate electrode into an impurity polysilicon layer;
Forming a first insulating film on the gate electrode, the first insulating film having a semiconductor layer contact hole to expose the semiconductor layer of the impurity polysilicon on both sides of the gate electrode;
Forming a source electrode and a drain electrode on the first insulating layer, the source electrode and the drain electrode respectively contacting the semiconductor layer of the impurity polysilicon through the semiconductor layer contact hole.
Method of manufacturing an array substrate for a touch sensor in-cell type liquid crystal display device comprising a.
KR1020110037242A 2011-04-21 2011-04-21 Touch sensor in-cell type liquid crystal display device and method of fabricating the same KR101799529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110037242A KR101799529B1 (en) 2011-04-21 2011-04-21 Touch sensor in-cell type liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037242A KR101799529B1 (en) 2011-04-21 2011-04-21 Touch sensor in-cell type liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120119368A true KR20120119368A (en) 2012-10-31
KR101799529B1 KR101799529B1 (en) 2017-12-20

Family

ID=47286635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037242A KR101799529B1 (en) 2011-04-21 2011-04-21 Touch sensor in-cell type liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101799529B1 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095895A (en) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd Liquid crystal display device and touch panel
KR20140079994A (en) * 2012-12-20 2014-06-30 엘지디스플레이 주식회사 Touch sensor integrated type display device
KR20150002280A (en) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 Array substrate for display device having oxide semiconductor and method for fabricating the same
KR20150078332A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Touch screen panel and method of fabricating the same
CN105094426A (en) * 2015-07-20 2015-11-25 武汉华星光电技术有限公司 Panel and panel preparation method
WO2015180318A1 (en) * 2014-05-30 2015-12-03 京东方科技集团股份有限公司 Embedded touchscreen and display apparatus
KR20150144258A (en) * 2014-06-13 2015-12-24 엘지디스플레이 주식회사 Display device integrated with touch screen panel and method for fabricating the same
US9515092B2 (en) 2015-01-29 2016-12-06 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20170013556A (en) * 2015-07-28 2017-02-07 엘지디스플레이 주식회사 Substrate including thin film transistor for touch display
KR20170056082A (en) * 2015-11-12 2017-05-23 엘지디스플레이 주식회사 In-cell touch type liquid crystal display device
US9753590B2 (en) 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
KR20170102142A (en) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR20180025533A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Display Device
CN108598087A (en) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 Array substrate and its manufacturing method, display panel, electronic device
KR20190008491A (en) * 2017-07-14 2019-01-24 삼성디스플레이 주식회사 Touch sensor and display device including the same
KR20190047536A (en) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 Touch display device and display panel
KR20190070136A (en) * 2017-12-12 2019-06-20 동우 화인켐 주식회사 Pad connection structure and touch sensor including the same
KR20200068439A (en) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 Display apparatus
CN112987962A (en) * 2019-12-17 2021-06-18 乐金显示有限公司 In-cell touch type display panel

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10401662B2 (en) 2012-10-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and touch panel
US10007133B2 (en) 2012-10-12 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and touch panel
JP2014095895A (en) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd Liquid crystal display device and touch panel
KR20140079994A (en) * 2012-12-20 2014-06-30 엘지디스플레이 주식회사 Touch sensor integrated type display device
KR20150002280A (en) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 Array substrate for display device having oxide semiconductor and method for fabricating the same
KR20150078332A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Touch screen panel and method of fabricating the same
US9830029B2 (en) 2014-05-30 2017-11-28 Boe Technology Group Co., Ltd. In-cell touch panel and display device
WO2015180318A1 (en) * 2014-05-30 2015-12-03 京东方科技集团股份有限公司 Embedded touchscreen and display apparatus
US10739918B2 (en) 2014-06-13 2020-08-11 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
KR20150144258A (en) * 2014-06-13 2015-12-24 엘지디스플레이 주식회사 Display device integrated with touch screen panel and method for fabricating the same
US9753590B2 (en) 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
US9515092B2 (en) 2015-01-29 2016-12-06 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2017012166A1 (en) * 2015-07-20 2017-01-26 武汉华星光电技术有限公司 Panel and panel preparation method
CN105094426A (en) * 2015-07-20 2015-11-25 武汉华星光电技术有限公司 Panel and panel preparation method
CN105094426B (en) * 2015-07-20 2018-10-19 武汉华星光电技术有限公司 Panel and panel preparation method
KR20170013556A (en) * 2015-07-28 2017-02-07 엘지디스플레이 주식회사 Substrate including thin film transistor for touch display
KR20170056082A (en) * 2015-11-12 2017-05-23 엘지디스플레이 주식회사 In-cell touch type liquid crystal display device
KR20170102142A (en) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same
KR20180025533A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Display Device
KR20190008491A (en) * 2017-07-14 2019-01-24 삼성디스플레이 주식회사 Touch sensor and display device including the same
US11314356B2 (en) 2017-07-14 2022-04-26 Samsung Display Co., Ltd. Touch sensor and display device including the same
KR20190047536A (en) * 2017-10-27 2019-05-08 엘지디스플레이 주식회사 Touch display device and display panel
KR20220082794A (en) * 2017-10-27 2022-06-17 엘지디스플레이 주식회사 Touch display device and display panel
US11703982B2 (en) 2017-10-27 2023-07-18 Lg Display Co., Ltd. Touch display device and display panel with reduced signal noise
KR20190070136A (en) * 2017-12-12 2019-06-20 동우 화인켐 주식회사 Pad connection structure and touch sensor including the same
CN109917949A (en) * 2017-12-12 2019-06-21 东友精细化工有限公司 Pad connection structure and touch sensor including it
US11249567B2 (en) 2017-12-12 2022-02-15 Dongwoo Fine-Chem Co., Ltd. Pad connection structure and touch sensor including the same
CN109917949B (en) * 2017-12-12 2023-01-24 东友精细化工有限公司 Pad connection structure and touch sensor including the same
CN108598087A (en) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 Array substrate and its manufacturing method, display panel, electronic device
KR20200068439A (en) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 Display apparatus
CN112987962A (en) * 2019-12-17 2021-06-18 乐金显示有限公司 In-cell touch type display panel

Also Published As

Publication number Publication date
KR101799529B1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
KR101799529B1 (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR101520423B1 (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR101290709B1 (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR101307962B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
KR101305378B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
CN101644864B (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR102089074B1 (en) Array Substrate for Display Panel and Manufacturing Method for the same
KR101298234B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
JP4644179B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR101749146B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR102081599B1 (en) Array substrate for Liquid Crystall Display Device and methode for fabricating the same
KR101887371B1 (en) Liquid crystal display device and method for manufacturing the same
KR20130062498A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20150047944A (en) Liquid crystal display device and method of manufacturing the same
KR20110072042A (en) Liquid crystal display device and method for manufacturing the same
KR102044199B1 (en) Liquid crystal display device and method of manufacturing the same
KR101863153B1 (en) Liquid crystal display device and method for manufacturing the same
KR102080481B1 (en) Thin film transistor array substrate and method of fabricating the same
KR20170076185A (en) Array Substrate For Touch Display Device And Method Of Fabricating The Same
KR101863148B1 (en) Liquid crystal display device and method for manufacturing the same
KR20130043512A (en) Liquid crystal display apparatus and method for manufacturing the same
KR102113603B1 (en) Thin film transistor array substrate and method of fabricating the same
KR102083305B1 (en) Thin film transistor array substrate
KR101899066B1 (en) Array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right