KR20120119299A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20120119299A
KR20120119299A KR1020110037136A KR20110037136A KR20120119299A KR 20120119299 A KR20120119299 A KR 20120119299A KR 1020110037136 A KR1020110037136 A KR 1020110037136A KR 20110037136 A KR20110037136 A KR 20110037136A KR 20120119299 A KR20120119299 A KR 20120119299A
Authority
KR
South Korea
Prior art keywords
layer
transparent conductive
width
conductive material
metal layer
Prior art date
Application number
KR1020110037136A
Other languages
Korean (ko)
Other versions
KR101839325B1 (en
Inventor
이섭
박병현
송지원
김정환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110037136A priority Critical patent/KR101839325B1/en
Publication of KR20120119299A publication Critical patent/KR20120119299A/en
Application granted granted Critical
Publication of KR101839325B1 publication Critical patent/KR101839325B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A liquid crystal display device is provided to reduce crosstalk due to a signal of a data line while minimizing lowering of light transmittance. CONSTITUTION: A pixel electrode(PE) and a common electrode(CE) are made of a double layer which has a metal layer and a transparent conductive materials layer on each pixel area on a protective film. The pixel electrode and the common electrode are alternately arranged. A dummy electrode(DmE) is made of a double layer which has a metal layer and a transparent conductive materials layer on a protective film. The dummy electrode is connected to the common electrode. The dummy electrode covers a data line and a shield line.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 액정표시장치에 관한 것으로, 특히 화질이 개선될 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which image quality can be improved.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.In recent years, as the information age has entered, the display field for visually expressing electrical information signals has been rapidly developed, and various flat panel display devices having excellent performance of thinning, light weight, and low power consumption have been developed. Flat Display Device has been developed to quickly replace the existing Cathode Ray Tube (CRT).

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD, Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 한 쌍의 기판을 대면 합착시킨 구성을 갖는다. 그 중, 액정표시장치는 평판표시장치의 대표적인 예로써, 전계를 이용하여 각 화소 별로 액정의 광 투과율을 조절함으로써 영상을 표시한다.Specific examples of such a flat panel display include a liquid crystal display (LCD), an organic light emitting display (OLED), an electrophoretic display (EPD, Electric Paper Display), Plasma Display Panel Device (PDP), Field Emission Display Device (FED), Electroluminescence Display Device (ELD) and Electro-Wetting Display (EWD) Etc. can be mentioned. They commonly have a flat panel display panel that implements an image as an essential component. The flat panel panel has a configuration in which a pair of substrates are faced to each other with a layer of a unique light emitting material or polarizer therebetween. Among them, the liquid crystal display device is a representative example of a flat panel display device, and displays an image by adjusting the light transmittance of the liquid crystal for each pixel by using an electric field.

일반적인 액정표시장치는 서로 대향하는 하부기판과 상부기판, 하부기판과 상부기판 사이에 충진되는 액정층, 복수의 화소에 대응하는 복수의 화소영역 각각에 형성되어, 각 화소영역 별로 액정층의 액정 셀의 방향을 변화시키는 전계를 형성하는 화소전극과 공통전극, 및 복수의 화소영역 외곽에 형성되어, 복수의 화소영역을 정의하고 각 화소의 화소전극에 각각의 화소전압을 인가하는 트랜지스터 어레이를 포함한다.A typical liquid crystal display device is formed in each of a lower substrate and an upper substrate facing each other, a liquid crystal layer filled between the lower substrate and the upper substrate, and a plurality of pixel regions corresponding to a plurality of pixels, and each liquid crystal cell of the liquid crystal layer for each pixel region. A pixel electrode and a common electrode forming an electric field for changing the direction of?, And a transistor array formed around the plurality of pixel areas to define a plurality of pixel areas and to apply respective pixel voltages to the pixel electrodes of each pixel. .

트랜지스터 어레이는 하부기판 상에 형성되는데, 서로 교차하도록 배치되어 복수의 화소영역을 정의하는 게이트라인과 데이터라인, 및 게이트라인과 데이터라인 사이의 교차영역에 각각 형성되고 복수의 화소에 각각 대응한 복수의 화소전극에 각각 연결되어, 게이트라인의 신호에 응답하여 턴온하면 데이터라인의 신호를 화소전극에 인가하는 복수의 박막트랜지스터를 포함한다.The transistor array is formed on a lower substrate, the plurality of gate lines and data lines arranged to cross each other and defining a plurality of pixel regions, and a plurality of pixels respectively formed in intersection regions between the gate lines and the data lines and corresponding to the plurality of pixels, respectively. And a plurality of thin film transistors connected to the pixel electrodes of the plurality of transistors, and configured to apply a signal of the data line to the pixel electrode when turned on in response to a signal of the gate line.

이때, 복수의 화소영역 외곽에서, 액정층의 액정 셀들은 화소전극과 공통전극 사이의 전계로부터 영향을 받지 않기 때문에, 적절하게 제어된 방향을 가질 수 없다. 이에 따라, 복수의 화소영역 외곽에서 발생되는 빛샘은 오히려 화질을 저하시키는 원인이 된다. 이에, 일반적인 액정표시장치는 복수의 화소영역 외곽에 형성되는 블랙매트릭스를 더 포함하여, 각 화소영역에서만 광이 투과되고, 그 외의 영역에서는 빛샘을 차단한다.At this time, outside the plurality of pixel regions, the liquid crystal cells of the liquid crystal layer are not affected by an electric field between the pixel electrode and the common electrode, and thus may not have a properly controlled direction. As a result, light leakage generated outside the plurality of pixel areas may cause deterioration of image quality. Thus, a general liquid crystal display device further includes a black matrix formed outside the plurality of pixel areas, and light is transmitted only in each pixel area, and blocks light leakage in other areas.

그런데, 각 화소영역 내에서도, 데이터라인에 인접한 일부 영역에서, 데이터라인의 신호에 의한 간섭(이하, "크로스토크(cross talk)"로 지칭함)으로 인해, 액정 셀이 적절하게 제어된 방향을 가질 수 없는 문제점이 있다. 이로 인해, 데이터라인에 신호가 인가되는 동안, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 빛샘이 발생하여, 저휘도가 적절하게 표시될 수 없어, 화질이 저하된다. 특히, 스캔을 실시할 화소에만 데이터라인의 신호가 인가되어야 하나, 데이터라인에 이웃한 모든 화소영역에서 크로스토크가 발생함으로써, 빛샘이 발생하는 문제점이 있다.However, even within each pixel region, in some regions adjacent to the data line, the liquid crystal cell may have a properly controlled direction due to interference by signals of the data line (hereinafter referred to as "cross talk"). There is no problem. For this reason, while a signal is applied to the data line, light leakage occurs in some areas adjacent to the data line in each pixel area, so that low luminance cannot be displayed properly, and thus the image quality is degraded. In particular, a signal of a data line should be applied only to a pixel to be scanned, but crosstalk occurs in all pixel regions adjacent to the data line, thereby causing light leakage.

이때, 데이터라인의 신호에 의한 크로스토크를 방지하기 위하여, 블랙매트릭스를 더 넓게 형성하는 경우, 입사된 광 중 각 화소영역을 통해 광이 방출되는 양의 비율(이하, "광투과율"로 지칭함)이 낮아짐에 따라, 고휘도를 표시함에 한계가 있어, 화질이 저하되는 문제점이 있다.At this time, in order to prevent the crosstalk caused by the signal of the data line, when the black matrix is formed wider, the ratio of the amount of light emitted through each pixel region among the incident light (hereinafter referred to as "light transmittance") As this is lowered, there is a limit in displaying high brightness, which causes a problem of deterioration in image quality.

본 발명은 광투과율 저하를 최소화하면서도, 데이터라인의 신호에 의한 크로스토크를 저하시킬 수 있는 액정표시장치를 제공하기 위한 것이다.The present invention is to provide a liquid crystal display device capable of reducing crosstalk due to a signal of a data line while minimizing a decrease in light transmittance.

이와 같은 과제를 해결하기 위하여, 본 발명은 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에 충진되는 액정층; 상기 제1 기판의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인과 공통라인; 상기 제1 기판의 일면 상에 형성되어, 상기 게이트라인과 공통라인을 커버하는 게이트절연막; 복수의 화소영역이 정의되도록, 상기 게이트절연막 상에 상기 게이트라인과 교차하여 형성되는 데이터라인; 상기 제1 기판의 일면 상에, 상기 공통라인과 이어져서 상기 데이터라인의 양측에 평행하게 형성되는 쉴드라인; 상기 게이트절연막 상에 형성되어, 상기 데이터라인을 커버하는 보호막; 상기 보호막 상의 각 화소영역에 금속층과 투명도전성물질층의 이중층으로 형성되고, 서로 교번하는 화소전극과 공통전극; 및 상기 보호막 상에 상기 금속층과 투명도전성물질층의 이중층으로 형성되고, 상기 공통전극과 이어져서 상기 데이터라인과 상기 쉴드라인을 커버하는 더미전극을 포함하는 액정표시장치를 제공한다. 여기서, 상기 금속층의 너비는 3㎛ 이하이고, 상기 투명도전성물질층의 너비는 상기 금속층의 너비 이상이고, 4㎛ 이하이다.In order to solve such a problem, the present invention is a first substrate and a second substrate facing each other; A liquid crystal layer filled between the first substrate and the second substrate; A gate line and a common line that are alternately and parallel to each other on one surface of the first substrate; A gate insulating layer formed on one surface of the first substrate and covering the gate line and the common line; A data line formed on the gate insulating layer to intersect the gate line to define a plurality of pixel regions; A shield line formed on one surface of the first substrate so as to be parallel to both sides of the data line and connected to the common line; A passivation layer formed on the gate insulating layer to cover the data line; A pixel electrode and a common electrode formed of a double layer of a metal layer and a transparent conductive material layer in each pixel area on the passivation layer; And a dummy electrode formed on the passivation layer as a double layer of the metal layer and the transparent conductive material layer and connected to the common electrode to cover the data line and the shield line. Here, the width of the metal layer is 3㎛ or less, the width of the transparent conductive material layer is more than the width of the metal layer, 4㎛ or less.

이상과 같이, 본 발명에 따른 액정표시장치는 3㎛ 이하의 너비를 갖는 금속층 및 4㎛ 이하의 투명도전성물질층을 적층한 이중층 구조로 이루어진 화소전극과 공통전극을 포함함에 따라, 개구율 감소 및 저항 증가를 최소화하면서도, 금속층의 너비가 1㎛ 이하의 공정오차로 가변하는 것에 의한 화소 간 휘도 특성 차이를 최소화할 수 있어, 화질 저하를 방지할 수 있다.As described above, the liquid crystal display according to the present invention includes a pixel electrode and a common electrode having a double layer structure in which a metal layer having a width of 3 μm or less and a transparent conductive material layer of 4 μm or less are laminated, thereby reducing aperture ratio and increasing resistance. While minimizing the increase, it is possible to minimize the difference in luminance characteristics between pixels due to the variation in the width of the metal layer with a process error of 1 μm or less, thereby preventing deterioration in image quality.

또한, 본 발명에 따른 액정표시장치는 금속층과 금속층보다 넓은 너비를 갖는 투명도전성물질층을 적층한 이중층 구조로 이루어진 더미전극을 포함함에 따라, 개구율 손실을 최소화하면서도, 데이터라인에 의한 크로스토크를 더욱 감소시킬 수 있어, 화질 저하를 최소화할 수 있다.In addition, the liquid crystal display according to the present invention includes a dummy electrode having a double layer structure in which a metal layer and a transparent conductive material layer having a wider width than that of the metal layer are stacked, thereby minimizing the aperture ratio loss and further increasing crosstalk due to the data line. Can be reduced, so that image degradation can be minimized.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일 화소의 일부를 나타낸 평면도이다.
도 2는 도 1의 I-I'에 있어서, 본 발명의 제1 실시예에 따른 단면도이다.
도 3은 도 1의 I-I'에 있어서, 본 발명의 제2 실시예에 따른 단면도이다.
도 4a 및 도 4b는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 데이터라인에 의한 크로스토크로 발생된 빛샘을 나타낸 이미지이다.
도 5는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 데이터라인에 의한 수직 크로스토크를 시뮬레이션한 결과를 비교한 그래프이다.1 is a plan view illustrating a part of one pixel in a liquid crystal display according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view according to the first embodiment of the present invention in II ′ of FIG. 1.
3 is a cross-sectional view according to a second embodiment of the present invention in II ′ of FIG. 1.
4A and 4B illustrate a liquid crystal display device according to the prior art and a liquid crystal display device according to a first or second embodiment of the present invention, wherein a crosstalk is performed by a data line in a portion of each pixel area adjacent to the data line. It is an image showing generated light leakage.
5 is a graph comparing the results of simulating vertical crosstalk by a data line in the liquid crystal display according to the prior art and the liquid crystal display according to the first or second embodiment of the present invention.

이하, 본 발명의 실시예에 따른 액정표시장치에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일 화소의 일부를 나타낸 평면도이다. 그리고, 도 2는 도 1의 I-I'에 있어서, 본 발명의 제1 실시예에 따른 단면도이고, 도 3은 도 1의 I-I'에 있어서, 본 발명의 제2 실시예에 따른 단면도이다.1 is a plan view illustrating a part of one pixel in a liquid crystal display according to an exemplary embodiment of the present invention. 2 is a cross-sectional view according to the first embodiment of the present invention in FIG. 1 II ′, and FIG. 3 is a cross-sectional view according to the second embodiment of the present invention in FIG. to be.

먼저, 본 발명의 실시예에 따른 액정표시장치는 복수의 화소에 각각 대응하는 복수의 화소영역이 정의되도록 서로 교차 배치되는 게이트라인(미도시)과 데이터라인(DL), 게이트라인과 데이터라인(DL)의 교차 영역에 형성되는 박막트랜지스터(미도시), 게이트라인과 평행하고 교번하여 배치되는 공통라인(미도시), 공통라인과 이어져서 데이터라인(DL)의 양측에 평행하게 배치되는 쉴드라인(SL), 각 화소영역에 서로 교번하여 형성되는 화소전극(PE)과 공통전극(CE), 및 공통전극(CE)과 이어져서 데이터라인(DL) 및 데이터라인(DL) 양측의 쉴드라인(SL)을 커버하도록 형성되는 더미전극(DmE)을 포함한다. First, a liquid crystal display according to an exemplary embodiment of the present invention includes a gate line (not shown), a data line DL, a gate line, and a data line intersecting each other such that a plurality of pixel regions corresponding to a plurality of pixels are defined. A thin film transistor (not shown) formed at the intersection of the DL, a common line (not shown) arranged in parallel and alternating with the gate line, and a shield line connected to both sides of the data line DL in parallel with the common line. SL, the pixel electrode PE and the common electrode CE, which are alternately formed in each pixel region, and the common electrode CE, and are connected to the shield line on both sides of the data line DL and the data line DL. The dummy electrode DmE is formed to cover the SL.

여기서, 박막트랜지스터(미도시)는 게이트라인과 연결되는 게이트전극, 데이터라인(DL)과 연결되는 소스전극 및 화소전극(PE)과 연결되는 드레인전극을 포함한다. 이러한 박막트랜지스터(미도시)는 게이트라인의 신호에 응답하여 턴온하고, 턴온 시 화소전극(PE)에 각 화소에 대응하는 화소전압을 인가한다.The thin film transistor includes a gate electrode connected to the gate line, a source electrode connected to the data line DL, and a drain electrode connected to the pixel electrode PE. The thin film transistor (not shown) is turned on in response to a signal of a gate line, and applies a pixel voltage corresponding to each pixel to the pixel electrode PE when turned on.

공통전극(CE)은 공통라인과 연결되어, 전체 화소에 공통적으로 대응하는 공통전압을 공급받는다. 이때, 더미전극(DmE)은 공통전극(CE)과 이어져 있으므로, 공통전극(CE)과 마찬가지로 공통전압을 공급받게 된다.The common electrode CE is connected to a common line to receive a common voltage corresponding to all pixels. In this case, since the dummy electrode DmE is connected to the common electrode CE, the common electrode CE receives the common voltage like the common electrode CE.

이러한 액정표시장치는 각 화소영역에서 화소전극(PE)과 공통전극(CE) 사이의 전계를 이용하여 액정 셀의 방향을 변동시켜서, 각각의 광투과율로 광을 방출함에 따라, 복수의 화소 각각의 휘도를 조절함으로써, 영상을 표시한다.The liquid crystal display device changes the direction of the liquid crystal cell by using an electric field between the pixel electrode PE and the common electrode CE in each pixel area, and emits light at respective light transmittances. By adjusting the luminance, an image is displayed.

도 2 및 도 3에 도시된 바와 같이, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치는 서로 대향하는 제1 기판(Sb: bottom substrate)과 제2 기판(Su: upper substrate), 제1 기판(Sb)과 제2 기판(Su) 사이에 충진되는 액정층(LC: Liquid Crystal layer), 액정층(LC)에 마주하는 제1 기판(Sb)의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인(미도시)과 공통라인(미도시), 제1 기판(Sb)의 일면 상에, 공통라인과 이어져서, 데이터라인(DL)의 양측에 평행하게 형성되는 쉴드라인(SL), 제1 기판(Sb)의 일면 상에 형성되어 게이트라인과 공통라인과 쉴드라인(SL)을 커버하는 게이트절연막(GI), 복수의 화소영역이 정의되도록, 게이트절연막(GI) 상에 게이트라인과 교차하여 형성되는 데이터라인(DL), 게이트절연막(GI) 상에 형성되어 데이터라인(DL)을 커버하는 보호막(Passi), 보호막(Passi) 상의 각 화소영역(PA)에, 금속층(Me: Metal layer)과 투명도전성물질층(TC: Transparent Conductive material layer)의 이중층으로 형성되고, 서로 교번하는 화소전극(PE)과 공통전극(CE), 및 보호막(Passi) 상에 금속층(Me: Metal layer)과 투명도전성물질층(TC: Transparent Conductive material layer)의 이중층으로 형성되고, 공통전극(CE)과 이어져서 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 커버하는 더미전극(DmE)을 포함한다.As shown in FIGS. 2 and 3, the liquid crystal display according to the first and second embodiments of the present invention may include a first substrate (Sb) and a second substrate (Su), which face each other. The liquid crystal layer (LC) filled between the first substrate Sb and the second substrate Su, and alternately and parallel to each other on one surface of the first substrate Sb facing the liquid crystal layer LC On the gate line (not shown), the common line (not shown) and the first substrate (Sb) to be formed, the shield line (SL) which is formed in parallel to both sides of the data line (DL) in connection with the common line A gate insulating film GI formed on one surface of the first substrate Sb to cover the gate line, the common line, and the shield line SL, and the gate line on the gate insulating film GI to define a plurality of pixel regions. On the data line DL and the gate insulating layer GI formed to intersect with each other and cover the data line DL and cover the data line DL. In each pixel area PA, a double layer of a metal layer (Me) and a transparent conductive material layer (TC) is formed, and the pixel electrode PE and the common electrode CE which alternate with each other, and A double layer of a metal layer (Me) and a transparent conductive material layer (TC) is formed on the passivation layer, and is connected to the common electrode CE to connect the data line DL and the data line DL. ) Includes dummy electrodes DmE covering shield lines SL at both sides.

그리고, 액정표시장치는 제2 기판(Su)의 일면 상에서 복수의 화소영역(PA)을 제외한 나머지 영역에 형성되어, 빛샘을 차단하는 블랙매트릭스(BM) 및 제2 기판(Su)의 일면 상의 각 화소영역에 형성되어, 소정 색상을 나타내는 파장영역의 광을 투과하는 컬러필터(CF)를 더 포함한다. The liquid crystal display is formed on one surface of the second substrate Su, except for the plurality of pixel areas PA, and blocks the black matrix BM and the second substrate Su that block light leakage. A color filter CF is formed in the pixel region and transmits light of a wavelength region representing a predetermined color.

쉴드라인(SL)은 공통라인(CL)과 이어져서, 데이터라인(DL)의 양측에 소정간격으로 이격된 위치에, 데이터라인(DL)과 평행하게 형성된다. 이러한 쉴드라인(SL)은 공통라인(CL)과 동일한 전압레벨을 띄면서, 데이터라인(DL)과 화소영역(PA) 사이를 가로막도록 배치되어, 소정 신호가 인가된 데이터라인(DL)에 의해 발생된 전계가 화소영역 내의 액정 셀에 영향을 미치는 것을 감소시킨다. 이에 따라, 데이터라인(DL)의 신호에 의한 크로스토크(CROSS TALK)의 발생이 감소될 수 있다.The shield line SL is connected to the common line CL and is formed in parallel with the data line DL at positions spaced at predetermined intervals on both sides of the data line DL. The shield line SL is disposed to intersect the data line DL and the pixel area PA while having the same voltage level as that of the common line CL, and is provided by the data line DL to which a predetermined signal is applied. Reduced influence of the generated electric field on the liquid crystal cell in the pixel region. Accordingly, the occurrence of cross talk due to the signal of the data line DL may be reduced.

화소전극(PE)과 공통전극(CE)은 각 화소영역 내에서 서로 교번하는 빗살형태를 갖고, 금속층(Me)과 투명도전성물질층(TC)의 이중층으로 형성된다. 이때, 투명도전성물질층(TC)은 금속층(Me)보다 추가너비만큼 더 넓은 너비(EW1)를 갖는다. 즉, 투명도전성물질층(TC)의 너비(EW1)는 금속층(Me)의 너비(EW2)보다 크고, 이때, 두 층 간의 너비 차이(EW1-EW2)는 0㎛ 이상이고, 금속층(Me)의 너비에 대한 공정오차 이하이다. 여기서, 투명도전성물질층(TC)과 금속층(Me)의 너비는 데이터라인(DL)들이 나란히 배열되는 방향(일반적으로 수평방향임) 또는 그에 교차하는 데이터라인(DL)이 갖는 방향(일반적으로 수직방향임)에 대응하는 파라미터이다.The pixel electrode PE and the common electrode CE have a comb teeth alternate with each other in each pixel area, and are formed of a double layer of a metal layer Me and a transparent conductive material layer TC. In this case, the transparent conductive material layer TC has a width EW1 that is wider by an additional width than the metal layer Me. That is, the width EW1 of the transparent conductive material layer TC is larger than the width EW2 of the metal layer Me. At this time, the width difference EW1-EW2 between the two layers is equal to or greater than 0 μm, and the width of the metal layer Me It is less than the process error for the width. Here, the widths of the transparent conductive material layer TC and the metal layer Me may be in a direction in which the data lines DL are arranged side by side (generally in a horizontal direction) or in a direction in which the data line DL intersects therein (generally vertical). Direction).

다시 말하면, 투명도전성물질층(TC)은 금속층(Me)과 동일 너비를 가질 수 있고, 금속층(Me)의 너비에 대한 공정오차 이하만큼 큰 너비를 가질 수 있다. In other words, the transparent conductive material layer TC may have the same width as the metal layer Me, and may have a width that is as large as a process error or less with respect to the width of the metal layer Me.

특히, 화소영역 중 실질적으로 광이 방출되는 영역의 비율(이하, "개구율"로 지칭함)을 높이기 위하여, 화소전극(PE)과 공통전극(CE)을 구성하는 금속층(Me)의 너비는 3㎛ 이하로 결정될 수 있다. 이때, 현재까지, 금속층(Me)의 너비(EW2)에 대한 공정오차는 일측 당 0.5㎛, 즉 전체적으로 1㎛ 이하로 알려져 있는 바, 투명도전성물질층(TC)의 너비(EW1)는, 금속층(Me)의 너비(EW2) 양측에 0.5㎛ 이하를 더한, 4㎛ 이하로 결정될 수 있다. In particular, the width of the metal layer Me constituting the pixel electrode PE and the common electrode CE is 3 μm in order to increase the ratio (hereinafter, referred to as “opening ratio”) of the area in which the light is substantially emitted. It can be determined as follows. At this time, the process error with respect to the width EW2 of the metal layer Me is known to be 0.5 μm per side, that is, 1 μm or less as a whole, and the width EW1 of the transparent conductive material layer TC is represented by the metal layer ( It may be determined to be 4 μm or less, adding 0.5 μm or less to both sides of the width EW2 of Me).

더미전극(DmE)은 공통전극(CE)과 이어져서, 데이터라인(DL) 및 쉴드라인(SL)을 커버하도록 형성된다. 이때, 더미전극(DmE)은 공통전극(CE) 및 화소전극(CE)과 마찬가지로, 보호층(Passi) 상에 금속층(Me)과 투명도전성물질층(TC)의 이중층으로 형성된다. 그리고, 더미전극(DmE)은 게이트절연막(GI) 및 보호막(Passi)을 관통하는 콘택홀(미도시)을 통해 공통라인(CL)과 쉴드라인(SL) 중 적어도 하나와 연결된 공통전극(CE)에서 연장되어 이루어진다. The dummy electrode DmE is connected to the common electrode CE to cover the data line DL and the shield line SL. In this case, like the common electrode CE and the pixel electrode CE, the dummy electrode DmE is formed of a double layer of the metal layer Me and the transparent conductive material layer TC on the passivation layer Passi. The dummy electrode DmE is connected to at least one of the common line CL and the shield line SL through a contact hole (not shown) passing through the gate insulating layer GI and the passivation layer Passi. Extends from

이러한 더미전극(DmE)은 쉴드라인(SL)과 마찬가지로, 공통전극(CE)과 동일한 전압레벨을 띄면서, 데이터라인(DL)과 화소영역(PA) 사이를 가로막도록 배치되어, 소정 신호가 인가된 데이터라인(DL)과 화소영역(PA) 내의 공통전극(CE) 또는 화소전극(PE) 사이, 또는 블랙매트릭스(BM) 사이에서 발생되는 전계를 감소시킨다. 이에 따라, 데이터라인(DL)의 신호에 의한 크로스토크(CROSS TALK)의 발생이 감소될 수 있다.Like the shield line SL, the dummy electrode DmE is disposed to intersect the data line DL and the pixel area PA while maintaining the same voltage level as that of the common electrode CE, thereby applying a predetermined signal. The electric field generated between the data line DL and the common electrode CE or the pixel electrode PE in the pixel area PA, or between the black matrix BM is reduced. Accordingly, the occurrence of cross talk due to the signal of the data line DL may be reduced.

액정층(LC)는 소정의 초기 배향방향을 갖는 액정 셀로 이루어지고, 액정 셀은 화소전극(PE)과 공통전극(CE) 사이의 전계에 따른 방향으로 회전하여, 광을 선택적으로 투과한다.The liquid crystal layer LC is formed of a liquid crystal cell having a predetermined initial alignment direction, and the liquid crystal cell rotates in a direction corresponding to an electric field between the pixel electrode PE and the common electrode CE, and selectively transmits light.

컬러필터(CF)는 제2 기판(Su)의 일면 상의 복수의 화소영역에 각각 형성되어, 복수의 화소에 각각 대응하는 소정 색상에 해당하는 파장영역의 광을 투과한다. 예를 들어, 컬러필터(CF)는 각 화소영역에 대응하여 적색, 녹색 및 청색(RGB) 중 어느 하나의 색상에 해당하는 광을 투과하는 염료 또는 형광물질로 형성될 수 있다.The color filter CF is formed in each of a plurality of pixel areas on one surface of the second substrate Su, and transmits light of a wavelength region corresponding to a predetermined color corresponding to each of the plurality of pixels. For example, the color filter CF may be formed of a dye or a fluorescent material that transmits light corresponding to any one color of red, green, and blue (RGB) corresponding to each pixel area.

한편, 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따르면, 화소전극(PE), 공통전극(CE) 및 더미전극(DmE)은, 투명도전성물질층(TC)이 금속층(Me) 하부에 배치되는 이중층 구조로 이루어진다. 즉, 투명도전성물질층(TC)은 제1 너비(EW1)을 갖고 보호층(Passi) 상에 형성되고, 금속층(Me)은 제1 너비(EW1)보다 작은 제2 너비(EW2)를 갖고 투명도전성물질층(TC) 상에 형성된다. 2, in the pixel electrode PE, the common electrode CE, and the dummy electrode DmE, the transparent conductive material layer TC may be formed of a metal layer Me. It consists of a double layer structure disposed below. That is, the transparent conductive material layer TC has a first width EW1 and is formed on the passivation layer Passi, and the metal layer Me has a second width EW2 smaller than the first width EW1 and has transparency. It is formed on the dielectric material layer TC.

이와 달리, 도 3에 도시된 바와 같이, 본 발명의 제2 실시예에 따르면, 화소전극(PE), 공통전극(CE) 및 더미전극(DmE)은, 투명도전성물질층(TC)이 금속층(Me) 상부에 배치되는 이중층 구조로 이루어진다. 즉, 금속층(Me)은 제2 너비(EW2)를 갖고 보호층(Passi) 상에 형성되고, 투명도전성물질층(TC)은 금속층(Me)보다 큰 제1 너비(EW1)을 갖고, 금속층(Me)을 커버하는 형태로 보호층(Passi) 상에 형성된다.In contrast, as shown in FIG. 3, in the pixel electrode PE, the common electrode CE, and the dummy electrode DmE, the transparent conductive material layer TC may be formed of a metal layer. Me) consists of a double layer structure arranged on top. That is, the metal layer Me has a second width EW2 and is formed on the passivation layer Passi, and the transparent conductive material layer TC has a first width EW1 larger than the metal layer Me, and the metal layer ( Me) is formed on the passivation layer (Passi) to cover.

이상과 같이, 본 발명의 제1 및 제2 실시예에 따르면, 각 화소영역(PA)에 형성되는 화소전극(PE)과 공통전극(CE)은 제2 너비(EW2)의 금속층(Me)과 제2 너비(EW2)보다 큰 제1 너비(EW1)의 투명도전성물질층(TC)의 이중층 구조로 이루어진다. 이때, 금속층(Me)이 갖는 제2 너비(EW2)는 각 화소영역(PA)의 개구율을 최대한 향상시키기 위하여, 3㎛ 이하로 결정된다. 그리고, 투명도전성물질층(TC)이 갖는 제1 너비(EW1)는 금속층(Me)의 제2 너비(EW2), 즉 3㎛ 이상이고, 공정오차(1㎛)로 인한 가변되는 금속층(Me)의 최대 너비, 즉 4㎛ 이하로 결정된다. 또한 투명도전성물질층(TC)은 저항이 낮은 금속층(Me)와 함께 적층되어 있는 바, 높은 저항을 고려할 필요가 없으므로, 약 97.3% 이상의 투과율을 나타내는 200Å 이하의 두께를 갖는다.As described above, according to the first and second embodiments of the present invention, the pixel electrode PE and the common electrode CE formed in each pixel area PA have a metal layer Me having a second width EW2 and A double layer structure of the transparent conductive material layer TC having a first width EW1 greater than the second width EW2 is formed. In this case, the second width EW2 of the metal layer Me is determined to be 3 μm or less in order to maximize the aperture ratio of each pixel area PA. In addition, the first width EW1 of the transparent conductive material layer TC is a second width EW2 of the metal layer Me, that is, 3 μm or more, and the metal layer Me varies due to a process error (1 μm). Is determined to be the maximum width, ie 4 μm or less. In addition, since the transparent conductive material layer TC is stacked together with the metal layer Me having a low resistance, it is not necessary to consider the high resistance, and thus has a thickness of 200 kPa or less, which shows a transmittance of about 97.3% or more.

만약, 본 발명의 제1 및 제2 실시예와 달리, 화소전극(PE)과 공통전극(CE)이 투명도전성물질층(TC)만으로 이루어지는 경우, 투과성을 갖는 물질의 특성 상, 동일 너비의 금속층으로 형성하는 것보다 각 화소영역의 광투과율이 향상될 수 있는 장점이 있다. 그러나, 투명도전성물질로 주로 선택되는 ITO, IZO, ITZO 등이 약 200μΩ?㎝의 높은 저항을 가짐에 따라, 약 4㎛ 이상의 너비 및 500Å 이상의 두께로 형성되어야만 하므로, 오히려 각 화소영역의 광투과율을 개선하는 데에 한계가 있는 단점이 있다. 이 뿐만 아니라, 투명도전성물질은 포토리소그래피 방식으로만 패턴될 수 있어, 3㎛ 이하의 너비을 갖는 미세 전극으로 형성할 수 없으므로, 각 화소영역에서 화소전극(PE)과 공통전극(CE)이 차지하는 면적을 줄이는 데에 한계가 있는 단점이 있다.Unlike the first and second embodiments of the present invention, in the case where the pixel electrode PE and the common electrode CE are made of only the transparent conductive material layer TC, a metal layer having the same width due to the characteristics of the material having transparency The light transmittance of each pixel region can be improved rather than that of the pixel region. However, as ITO, IZO, ITZO, etc., which are mainly selected as transparent conductive materials, have a high resistance of about 200 μΩ · cm, they should be formed with a width of about 4 μm or more and a thickness of 500 μs or more, so that the light transmittance of each pixel region is rather increased. There are limitations to the improvement. In addition, the transparent conductive material may be patterned only by a photolithography method, and thus may not be formed as a fine electrode having a width of 3 μm or less, and thus the area occupied by the pixel electrode PE and the common electrode CE in each pixel area. There is a drawback to limiting this.

이에 반해, 화소전극(PE)과 공통전극(CE)이 금속층(Me)만으로 이루어지는 경우, 패턴 공정에 제한이 없어, 건식 식각 방식 등을 이용하여 약 3㎛ 이하의 너비를 갖는 미세전극으로 형성될 수 있는 장점이 있다. On the other hand, when the pixel electrode PE and the common electrode CE are formed of only the metal layer Me, there is no limitation in the pattern process, and thus the fine electrode having a width of about 3 μm or less may be formed using a dry etching method or the like. There are advantages to it.

그런데, 마스크의 정렬오차, 흔들림 또는 식각 시의 편차로 인하여, 전극 너비에 대한 공정오차가 발생되는 것이 일반적이다. 이때, 공정오차는 약 0.4㎛ 내지 0.5㎛ 정도로 알려져 있다. However, due to mask misalignment, shaking, or deviation in etching, a process error with respect to the electrode width is generally generated. At this time, the process error is known to be about 0.4㎛ 0.5㎛.

만약, 화소전극(PE)과 공통전극(CE)이 4㎛ 이상의 너비를 갖는 경우, 약 0.4㎛ 내지 0.5㎛ 정도의 공정오차는 총 너비(4㎛ 이상)에 대해 0.125 이하의 비율일 뿐이어서, 전극의 너비가 공정오차로 가변되더라도, 전체 화소영역 간의 개구율 차이로 인한 시인성은 낮게 나타난다. If the pixel electrode PE and the common electrode CE have a width of 4 μm or more, a process error of about 0.4 μm to 0.5 μm is only 0.125 or less with respect to the total width (4 μm or more). Even if the width of the electrode varies with the process error, the visibility due to the difference in aperture ratio between the entire pixel regions appears low.

그러나, 화소전극(PE)과 공통전극(CE)이 약 3㎛ 이하의 너비를 갖는 미세전극인 경우, 약 0.4㎛ 내지 0.5㎛ 정도의 공정오차는 총 너비(3㎛ 이하)에 대해 약 0.134 이상의 비율이므로, 전극의 너비가 공정오차로 가변하면, 전체 화소영역 간의 개구율 차이로 인한 시인성은 매우 높게 나타난다. 즉, 화소전극(PE)과 공통전극(CE)의 너비 차이로 인하여, 각 화소영역 간의 개구율 차이가 크게 나타남에 따라, 화소 간 휘도 특성 차이가 얼룩으로 인식될 수 있어, 화질 저하를 초래하게 된다.However, when the pixel electrode PE and the common electrode CE are fine electrodes having a width of about 3 μm or less, a process error of about 0.4 μm to 0.5 μm is about 0.134 or more with respect to the total width (3 μm or less). Because of the ratio, when the width of the electrode varies with the process error, the visibility due to the difference in aperture ratio between the entire pixel regions appears very high. That is, due to a large difference in aperture ratio between each pixel region due to the difference in width between the pixel electrode PE and the common electrode CE, a difference in luminance characteristics between pixels may be recognized as a stain, resulting in deterioration of image quality. .

이에 따라, 본 발명의 제1 및 제2 실시예에 따르면, 화소전극(PE)과 공통전극(CE)은, 금속층(Me)과 투명도전성물질층(TC)을 적층한 이중층 구조로 형성됨으로써, 3㎛ 이하의 너비를 갖는 금속층(Me)에 의해 전극이 차지하는 면적에 의한 개구율 감소를 최소화하고 저항 증가를 최소화할 수 있고, 4㎛ 이하의 투명도전성물질층(TC)에 의해 금속층(Me)의 너비가 1㎛ 이하의 공정오차로 가변하는 것에 의한 화소 간 휘도 특성 차이를 최소화할 수 있어, 화질 저하를 방지할 수 있다. Accordingly, according to the first and second embodiments of the present invention, the pixel electrode PE and the common electrode CE are formed in a double layer structure in which a metal layer Me and a transparent conductive material layer TC are stacked. The metal layer Me having a width of 3 μm or less minimizes the reduction of the opening ratio due to the area occupied by the electrode and minimizes the increase in resistance, and the transparent conductive material layer TC of 4 μm or less of the metal layer Me Differences in luminance characteristics between pixels due to variations in process errors of 1 탆 or less in width can be minimized, and deterioration in image quality can be prevented.

또한, 투명도전성물질층(TC)은 200Å이하의 두께를 가지므로, 97.3% 이상의 광투과율을 나타낼 뿐만 아니라, 투명도전성물질층(TC)의 적어도 일측 중에서 투명도전성물질층(TC)과 금속층(Me) 사이의 너비차이(EW1-EW2)만큼의 일부가 금속층(Me)에 의해 가려지지 않으므로, 그를 통해 광이 투과될 수 있어, 개구율 감소를 최소화할 수 있다. In addition, since the transparent conductive material layer TC has a thickness of 200 μs or less, the transparent conductive material layer TC not only exhibits light transmittance of 97.3% or more, but also the transparent conductive material layer TC and the metal layer Me at least on one side of the transparent conductive material layer TC. Since a part of the width difference (EW1-EW2) between the?) Is not covered by the metal layer Me, light can be transmitted therethrough, thereby minimizing the reduction of the aperture ratio.

더불어, 본 발명의 제1 및 제2 실시예에 따르면, 더미전극(DmE)은 화소전극(PE) 및 공통전극(CE)과 마찬가지로, 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 이루어진다. 이때, 더미전극(DmE)를 구성하는 금속층(Me)은 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 모두 커버할 수 있는 너비로 형성되어, 복수의 화소영역을 제외한 나머지 부분 중 해당 영역에서의 광 투과를 차단한다. 그리고, 더미전극(DmE)를 구성하는 투명도전성물질층(TC)은 함께 적층되는 금속층(Me)보다 넓은 너비를 가져서, 일부가 화소영역을 침범하여 형성된다. 이러한 더미전극(DmE)의 투명도전성물질층(TC)에 의해, 신호가 인가된 데이터라인(DL)과 그에 인접한 화소전극(PE) 사이에서 발생될 수 있는 수평 전계가 감소될 수 있다. In addition, according to the first and second embodiments of the present invention, the dummy electrode DmE, like the pixel electrode PE and the common electrode CE, has a double layer structure of a metal layer Me and a transparent conductive material layer TC. Is made of. In this case, the metal layer Me constituting the dummy electrode DmE is formed to have a width that can cover both the data line DL and the shield line SL on both sides of the data line DL, excluding a plurality of pixel regions. Blocks light transmission in that area of the rest. In addition, the transparent conductive material layer TC constituting the dummy electrode DmE has a width wider than that of the metal layer Me stacked together, so that a portion of the transparent conductive material layer TC invades the pixel area. By the transparent conductive material layer TC of the dummy electrode DmE, a horizontal electric field generated between the data line DL to which a signal is applied and the pixel electrode PE adjacent thereto may be reduced.

즉, 더미전극(DmE)의 투명도전성물질층(TC)은 더미전극(DmE)의 금속층(Me) 및 블랙매트릭스(BM)의 너비보다 넓은 너비를 가져서, 화소영역(PA) 내에 일부 형성됨에 따라, 데이터라인(DL)에 의한 크로스토크가 더욱 감소될 수 있다.That is, the transparent conductive material layer TC of the dummy electrode DmE has a width wider than that of the metal layer Me and the black matrix BM of the dummy electrode DmE, and is partially formed in the pixel area PA. The crosstalk caused by the data line DL may be further reduced.

도 4a 및 도 4b는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 데이터라인에 의한 크로스토크로 발생된 빛샘을 나타낸 이미지이다. 또한, 도 5는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 데이터라인에 의한 수직 크로스토크를 시뮬레이션한 결과를 비교한 그래프이다.4A and 4B illustrate a liquid crystal display device according to the prior art and a liquid crystal display device according to a first or second embodiment of the present invention, wherein a crosstalk is performed by a data line in a portion of each pixel area adjacent to the data line. It is an image showing generated light leakage. 5 is a graph comparing the results of simulating vertical crosstalk by a data line in the liquid crystal display according to the prior art and the liquid crystal display according to the first or second embodiment of the present invention.

종래기술에 따른 액정표시장치의 경우, 금속층으로 형성되는 더미전극을 포함함에 따라, 더미전극이 화소영역 내에 침범하는 너비를 갖게 되면, 필연적으로 개구율 감소를 초래하므로, 더미전극은 화소영역 외곽에만 데이터라인과 쉴드라인만을 커버할 수 있을 정도의 너비로 형성된다. In the liquid crystal display according to the related art, since the dummy electrode formed of the metal layer includes a dummy electrode, if the dummy electrode has a width that invades the pixel area, the aperture ratio is inevitably reduced. It is formed wide enough to cover only the lines and shield lines.

반면, 본 발명의 제1 및 제2 실시예에 따르면, 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 형성되는 더미전극(DmE)을 포함함에 따라, 개구율 감소를 최소화하면서도 더미전극(DmE)의 투명도전성물질층(TC)이 화소영역 내에 침범하는 너비를 가질 수 있어, 데이터라인(DL)에 의한 크로스토크를 종래보다 줄일 수 있다.On the other hand, according to the first and second embodiments of the present invention, the dummy electrode DmE formed of the double layer structure of the metal layer Me and the transparent conductive material layer TC includes the dummy electrode DmE, thereby minimizing the reduction of the aperture ratio. The transparent conductive material layer TC of DmE may have a width invading in the pixel area, thereby reducing crosstalk due to the data line DL.

이에, 도 4a와 도 4b를 비교해보면, 종래의 액정표시장치에서 크로스토크로 인한 누출되는 광(청색 사각형으로 표시함)보다, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치에서 크로스토크로 인해 누출되는 광(청색 사각형으로 표시함)이 더 작은 것을 확인할 수 있다.Thus, comparing FIG. 4A and FIG. 4B, crosses in the liquid crystal display device according to the first and second embodiments of the present invention, rather than light leaked due to crosstalk in the conventional liquid crystal display device (shown in blue squares). You can see that the light leaking out due to the torque (marked in blue squares) is smaller.

더불어, 도 5에 도시한 바에서도 마찬가지로, 종래의 액정표시장치(도 5에서, "Ref"로 표시함)에 있어서, 크로스토크로 인한 빛샘은 4.79%로 나타나는 반면, 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치(도 5에서 "본 발명의 실시예"로 표시함)에 있어서, 크로스토크로 인한 빛샘은 종래보다 0.24% 낮은 4.55%로 나타나는 것을 확인할 수 있다.In addition, as shown in FIG. 5, in the conventional liquid crystal display device (indicated by "Ref" in FIG. 5), the light leakage due to crosstalk is represented by 4.79%, whereas the first or the second embodiment of the present invention In the liquid crystal display according to the second embodiment (indicated as “an embodiment of the present invention” in FIG. 5), light leakage due to crosstalk is found to be 4.55% which is 0.24% lower than that of the related art.

이상과 같이, 본 발명의 제1 및 제2 실시예에 따르면, 더미전극(DmE)은 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 형성된다. 이때, 더미전극(DmE)의 투명도전성물질층(TC)은 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 모두 커버하는 너비를 갖는 더미전극(DmE)의 금속층(Me)보다 큰 너비를 가져서, 화소영역 내에 일부 침범하여 형성됨에 따라, 데이터라인(DL)으로 인한 크로스토크를 종래보다 줄일 수 있으므로, 화질 저하를 최소화할 수 있다. 더불어, 더미전극(DmE)의 투명도전성물질층(TC)은 화소전극(PE) 및 공통전극(CE)과 마찬가지로, 97.3% 이상의 광투과율을 나타내는 200Å이하의 두께를 가짐에 따라, 크로스토크를 줄이면서도 개구율 손실을 최소화할 수 있다.As described above, according to the first and second embodiments of the present invention, the dummy electrode DmE is formed in a double layer structure of the metal layer Me and the transparent conductive material layer TC. In this case, the transparent conductive material layer TC of the dummy electrode DmE may have a metal layer Me of the dummy electrode DmE having a width covering both the data line DL and the shield line SL on both sides of the data line DL. Since the crosstalk due to the data line DL can be reduced as compared with the related art, as the width is larger than the width and is partially invaded in the pixel area, the deterioration of image quality can be minimized. In addition, similar to the pixel electrode PE and the common electrode CE, the transparent conductive material layer TC of the dummy electrode DmE has a thickness of 200 μs or less, indicating a light transmittance of 97.3% or more, thereby reducing crosstalk. In addition, the aperture ratio loss can be minimized.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.

Sb: 하부기판 SL: 쉴드라인
GI: 게이트절연층 Passi: 보호층
DL: 데이터라인 PE: 화소전극
CE: 공통전극 DmE: 더미전극
Su: 상부기판 BM: 블랙매트릭스
CF: 컬러필터Sb: Lower substrate SL: Shield line
GI: Gate Insulation Passi: Protective Layer
DL: data line PE: pixel electrode
CE: common electrode DmE: dummy electrode
Su: Upper board BM: Black matrix
CF: color filter

Claims (10)

서로 대향하는 제1 기판과 제2 기판;
상기 제1 기판과 제2 기판 사이에 충진되는 액정층;
상기 제1 기판의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인과 공통라인;
상기 제1 기판의 일면 상에 형성되어, 상기 게이트라인과 공통라인을 커버하는 게이트절연막;
복수의 화소영역이 정의되도록, 상기 게이트절연막 상에 상기 게이트라인과 교차하여 형성되는 데이터라인;
상기 제1 기판의 일면 상에, 상기 공통라인과 이어져서 상기 데이터라인의 양측에 평행하게 형성되는 쉴드라인;
상기 게이트절연막 상에 형성되어, 상기 데이터라인을 커버하는 보호막;
상기 보호막 상의 각 화소영역에 금속층과 투명도전성물질층의 이중층으로 형성되고, 서로 교번하는 화소전극과 공통전극; 및
상기 보호막 상에 상기 금속층과 투명도전성물질층의 이중층으로 형성되고, 상기 공통전극과 이어져서 상기 데이터라인과 상기 쉴드라인을 커버하는 더미전극을 포함하는 액정표시장치.A first substrate and a second substrate facing each other;
A liquid crystal layer filled between the first substrate and the second substrate;
A gate line and a common line that are alternately and parallel to each other on one surface of the first substrate;
A gate insulating layer formed on one surface of the first substrate and covering the gate line and the common line;
A data line formed on the gate insulating layer to intersect the gate line to define a plurality of pixel regions;
A shield line formed on one surface of the first substrate so as to be parallel to both sides of the data line and connected to the common line;
A passivation layer formed on the gate insulating layer to cover the data line;
A pixel electrode and a common electrode formed of a double layer of a metal layer and a transparent conductive material layer in each pixel area on the passivation layer; And
And a dummy electrode formed on the passivation layer as a double layer of the metal layer and the transparent conductive material layer and connected to the common electrode to cover the data line and the shield line. 제1항에 있어서,
상기 투명도전성물질층의 너비는 상기 금속층의 너비보다 큰 액정표시장치.The method of claim 1,
The width of the transparent conductive material layer is larger than the width of the metal layer. 제2항에 있어서,
상기 투명도전성물질층과 상기 금속층 사이의 너비 차이는, 0㎛ 이상이고, 상기 금속층의 너비에 대한 공정오차 이하인 액정표시장치.The method of claim 2,
A width difference between the transparent conductive material layer and the metal layer is greater than or equal to 0 μm and less than or equal to a process error with respect to the width of the metal layer. 제3항에 있어서,
상기 공정오차는 1㎛인 액정표시장치.The method of claim 3,
The process error is 1㎛ liquid crystal display device. 제2항에 있어서,
상기 금속층의 너비는 3㎛ 이하이고,
상기 투명도전성물질층의 너비는 상기 금속층의 너비 이상이고, 4㎛ 이하인 액정표시장치.The method of claim 2,
The metal layer has a width of 3 μm or less,
The width of the transparent conductive material layer is greater than the width of the metal layer, less than 4㎛ liquid crystal display device. 제2항에 있어서,
상기 투명도전성물질층의 두께는 200Å이하인 액정표시장치.The method of claim 2,
The thickness of the transparent conductive material layer is less than 200Å. 제2항 내지 제6항 중 어느 한 항에 있어서,
상기 투명도전성물질층은 상기 보호막 상에 형성되고,
상기 금속층은 상기 투명도전성물질층 상에 형성되는 액정표시장치.The method according to any one of claims 2 to 6,
The transparent conductive material layer is formed on the protective film,
The metal layer is formed on the transparent conductive material layer. 제2항 내지 제6항 중 어느 한 항에 있어서,
상기 금속층은 상기 보호막 상에 형성되고,
상기 투명도전성물질층은 상기 보호막 상에 상기 금속층을 커버하도록 형성되는 액정표시장치.The method according to any one of claims 2 to 6,
The metal layer is formed on the protective film,
And the transparent conductive material layer is formed to cover the metal layer on the passivation layer. 제2항에 있어서,
상기 제2 기판의 일면 상에서 상기 복수의 화소영역을 제외한 나머지 영역에 형성되어, 빛샘을 차단하는 블랙매트릭스를 더 포함하고,
상기 블랙매트릭스 중 상기 데이터라인에 대응한 일부는 상기 더미전극과 동일한 너비를 갖는 액정표시장치.The method of claim 2,
It further comprises a black matrix formed on a surface of the second substrate except for the plurality of pixel areas, and blocks the light leakage,
And a portion of the black matrix corresponding to the data line has the same width as the dummy electrode. 제2항에 있어서,
상기 공통전극은 상기 보호막 및 상기 게이트절연층을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 액정표시장치.The method of claim 2,
And the common electrode is connected to the common line through a contact hole passing through the passivation layer and the gate insulating layer.
KR1020110037136A 2011-04-21 2011-04-21 Liquid crystal display device KR101839325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110037136A KR101839325B1 (en) 2011-04-21 2011-04-21 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037136A KR101839325B1 (en) 2011-04-21 2011-04-21 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20120119299A true KR20120119299A (en) 2012-10-31
KR101839325B1 KR101839325B1 (en) 2018-03-19

Family

ID=47286580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037136A KR101839325B1 (en) 2011-04-21 2011-04-21 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101839325B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013221440A1 (en) 2012-10-25 2014-04-30 Dongyang Mechatronics Corp. Flat wiper blade type wiper having improved end cap structure
KR20140095357A (en) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
KR20150079312A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Liquid crystal display device
US9715154B2 (en) 2015-01-22 2017-07-25 Samsung Display Co., Ltd. Liquid crystal display
US11175545B2 (en) 2013-12-09 2021-11-16 Samsung Display Co., Ltd. Liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013221440A1 (en) 2012-10-25 2014-04-30 Dongyang Mechatronics Corp. Flat wiper blade type wiper having improved end cap structure
KR20140095357A (en) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
US11175545B2 (en) 2013-12-09 2021-11-16 Samsung Display Co., Ltd. Liquid crystal display
KR20150079312A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Liquid crystal display device
US9715154B2 (en) 2015-01-22 2017-07-25 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR101839325B1 (en) 2018-03-19

Similar Documents

Publication Publication Date Title
KR101335276B1 (en) Array substrat, display panel having the same and fabricating of display panel
KR102135792B1 (en) Curved liquid crystal display
WO2011024705A1 (en) Display device and color filter substrate
US8704990B2 (en) Electro-optical display apparatus
KR101777122B1 (en) Liquid crystal display device
JP5275861B2 (en) Liquid crystal display device and electronic device
KR20080011872A (en) Liquid crystal display panel
JP2015069119A (en) Display device
KR20120012741A (en) Liquid crystal display device
US9594282B2 (en) Active-matrix substrate and display device
JP2008003185A (en) Liquid crystal panel
KR20150080064A (en) Thin film transistor array substrate and method for fabricating the same
KR20140095796A (en) Liquid crystal display
KR101839325B1 (en) Liquid crystal display device
TW201531780A (en) Display panel
KR101849567B1 (en) Liquid crystal display device
JP2014098909A (en) Electro optical display device
KR20120076256A (en) Liquid crystal display device
KR101570087B1 (en) Liquid crystal display device
JP4131520B2 (en) Liquid crystal display
US7518686B2 (en) Liquid crystal display
KR20140097782A (en) Liquid Crystal Display Device and Method of manufacturing the sames
KR101341008B1 (en) In Plane Switching Liquid Crystal Display Device
KR20120116096A (en) Liquid crystal display device and manufacturing method of the same
KR20150002910A (en) Diode display device including touch panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant