KR20120099481A - 결함 검사 방법 및 그 장치 - Google Patents

결함 검사 방법 및 그 장치 Download PDF

Info

Publication number
KR20120099481A
KR20120099481A KR1020127017486A KR20127017486A KR20120099481A KR 20120099481 A KR20120099481 A KR 20120099481A KR 1020127017486 A KR1020127017486 A KR 1020127017486A KR 20127017486 A KR20127017486 A KR 20127017486A KR 20120099481 A KR20120099481 A KR 20120099481A
Authority
KR
South Korea
Prior art keywords
image
pattern
defect
arrangement information
divided
Prior art date
Application number
KR1020127017486A
Other languages
English (en)
Other versions
KR101338837B1 (ko
Inventor
가오루 사까이
?지 마에다
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20120099481A publication Critical patent/KR20120099481A/ko
Application granted granted Critical
Publication of KR101338837B1 publication Critical patent/KR101338837B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8851Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854Grading and classifying of flaws
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 조명 조건, 혹은 검출 조건이 다른 검사 결과를 통합함으로써, 노이즈나 Nuisance 결함과 참된 결함을 고정밀도로 판별할 수 있는 결함 검사 장치 및 그 방법으로서, 피검사 대상물을 소정의 광학 조건에 의해 조사하는 조명 광학계와, 피검사 대상물로부터의 산란광을 소정의 검출 조건에 의해 검출하여 화상 데이터를 취득하는 검출 광학계를 구비한 결함 검사 장치로서, 상기 검출 광학계에 의해 취득되는 광학 조건 혹은 화상 데이터 취득 조건이 다른 복수의 화상 데이터로부터 결함 후보를 검출하는 결함 후보 검출부와, 그 복수의 화상 데이터로부터 검출된 결함 후보의 정보를 통합하여, 결함과 노이즈를 판별하는 검사 후처리부를 갖는 화상 처리부를 구비한 것을 특징으로 한다.

Description

결함 검사 방법 및 그 장치{DEFECT INSPECTION METHOD AND DEVICE THEREOF}
본 발명은, 광 혹은 레이저 혹은 전자선 등을 이용하여 얻어진 피검사 대상물의 화상(검출 화상)으로부터 미세한 패턴 결함이나 이물 등을 검출하는 검사에 관한 것으로, 특히 반도체 웨이퍼, TFT, 포토마스크 등의 결함 검사를 행하는 데 적절한 결함 검사 장치 및 그 방법에 관한 것이다.
검출 화상과 참조 화상을 비교하여 결함 검출을 행하는 종래의 기술로서는, 특허 제2976550호 공보(특허 문헌 1)에 기재된 방법이 있다. 이것은, 반도체 웨이퍼 상에 규칙적으로 형성된 다수의 칩의 화상을 취득하고, 얻어진 칩의 화상에 대해, 칩 내에서 주기적인 패턴으로 형성되는 메모리 맵부에 대해서는, 동일 칩 내에 있어서의 근접하는 반복 패턴을 서로 비교하여 그 불일치부를 결함으로서 검출하는 셀 비교 검사와, 비주기적인 패턴으로 형성되는 주변 회로부에 대해서는, 근접하는 복수의 칩간의 대응하는 패턴을 비교하여 그 불일치부를 결함으로서 검출하는 칩 비교 검사를 개개에 행하는 것이다.
또한, 특허 제3808320호 공보(특허 문헌 2)에 기재된 방법이 있다. 이것은, 미리 설정된 칩 내의 메모리 맵부에 대하여, 셀 비교 검사와 칩 비교 검사의 양자를 행하고, 결과를 통합하여 결함을 검출하는 것이다. 이들의 종래 기술은, 메모리 맵부, 주변 회로부의 배치 정보를 미리 정의하거나, 혹은 사전에 입수하고, 그 배치 정보에 따라서 비교의 방식을 절환하는 것이다.
특허 제2976550호 공보 특허 제3808320호 공보
피검사 대상물인 반도체 웨이퍼에서는, CMP에 의한 평탄화 등에 의해, 인접 칩이라도 패턴에 막 두께의 미묘한 차이가 생기고, 칩간의 화상에는 국소적으로 밝기의 차이가 있다. 또한, 패턴의 굵기의 변동을 기인으로 하는 칩간의 밝기의 차이도 있다. 여기서, 비교하는 패턴간의 거리가 가까운 셀 비교 검사가 칩 비교 검사보다도 고감도이지만, 도 17의 174의 예에 나타내는 바와 같이, 칩 내에 복수의 서로 다른 주기를 갖는 메모리 맵부(1741 내지 1748)가 혼재되어 있는 경우, 종래의 기술에 있어서는, 셀 비교 검사를 행하기 위한 메모리 맵부의 배치 정보의 정의나 사전의 입수가 번잡하게 된다. 또한, 주변 회로부라고 할지라도, 그 중에는, 주기성이 있는 패턴이 혼재되어 있는 경우가 적지 않지만, 종래의 기술에서는, 이들에 대하여, 셀 비교 검사를 실시하는 것은 곤란할 수 있다고 하여 그 설정은 한층 번잡하게 된다.
본 발명의 목적은, 유저에 의한 번잡한 칩 내의 패턴 배치 정보의 설정이나 사전의 정보 입력을 불필요로 하고, 나아가서는 비메모리 맵부에 있어서도 가능한 한 고감도인 결함 검출이 실현 가능한 결함 검사 장치 및 그 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에서는, 시료 상에 형성된 패턴을 검사하는 장치를, 시료를 재치하여 적어도 한 방향으로 연속적으로 이동 가능한 테이블 수단과, 테이블 수단에 재치된 시료를 촬상하여 시료 상에 형성된 패턴의 화상을 취득하는 화상 취득 수단과, 화상 취득 수단에 의해 취득한 패턴의 화상으로부터 패턴의 배치 정보를 추출하는 패턴 배치 정보 추출 수단과, 패턴 배치 정보 추출 수단에 의해 추출한 패턴의 배치 정보와 화상 취득 수단에 의해 취득한 패턴의 화상으로부터 참조 화상을 작성하는 참조 화상 작성 수단과, 참조 화상 작성 수단에 의해 작성한 참조 화상과 화상 취득 수단에 의해 취득한 패턴의 화상을 비교하여 패턴의 결함 후보를 추출하는 결함 후보 추출 수단을 구비하여 구성하였다.
또한, 상기 목적을 달성하기 위해, 본 발명에서는, 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴을 검사하는 장치를, 시료를 재치하여 적어도 한 방향으로 연속적으로 이동 가능한 테이블 수단과, 테이블 수단에 재치된 시료를 촬상하여 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 순차적으로 취득하는 화상 취득 수단과, 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 반복 형성된 패턴의 화상으로부터 표준 화상을 생성하는 표준 화상 생성 수단과, 표준 화상 생성 수단에 의해 생성한 표준 화상으로부터 원래 동일한 형상으로 되어야 할 패턴의 배치 정보를 추출하는 패턴 배치 정보 추출 수단과, 패턴 배치 정보 추출 수단에 의해 추출한 패턴의 배치 정보와 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 검사해야 할 패턴의 화상 또는 표준 화상 생성 수단에 의해 생성한 표준 화상을 이용하여 참조 화상을 작성하는 참조 화상 작성 수단과, 참조 화상 작성 수단에 의해 작성한 참조 화상과 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 검사해야 할 패턴의 화상을 비교하여 검사해야 할 패턴의 결함 후보를 추출하는 결함 후보 추출 수단을 구비하여 구성하였다.
또한, 상기 목적을 달성하기 위해, 본 발명에서는, 시료 상에 형성된 패턴을 검사하는 방법에 있어서, 시료를 한 방향으로 연속적으로 이동시키면서 시료를 촬상하여 시료 상에 형성된 패턴의 화상을 취득하고, 취득한 패턴의 화상으로부터 패턴의 배치 정보를 추출하고, 추출한 패턴의 배치 정보를 이용하여 취득한 패턴의 화상 중 검사 대상 화상으로부터 참조 화상을 작성하고, 작성한 참조 화상과 검사 대상 화상을 비교하여 패턴의 결함 후보를 추출하도록 하였다.
게다가 또한, 상기 목적을 달성하기 위해, 본 발명에서는, 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴을 검사하는 방법에 있어서, 시료를 한 방향으로 연속적으로 이동시키면서 시료를 촬상하여 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 순차적으로 취득하고, 순차적으로 취득한 원래 동일한 형상으로 되어야 할 반복 형성된 패턴의 복수의 화상으로부터 표준 화상을 생성하고, 생성한 표준 화상으로부터 원래 동일한 형상으로 되어야 할 패턴의 배치 정보를 추출하고, 추출한 패턴의 배치 정보와 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 검사해야 할 패턴의 화상 또는 생성한 표준 화상을 이용하여 참조 화상을 작성하고, 작성한 참조 화상과 검사해야 할 패턴의 화상을 비교하여 검사해야 할 패턴의 결함 후보를 추출하도록 하였다.
본 발명에 따르면, 패턴의 배치 정보를 얻는 수단과 얻어진 패턴의 배치 정보로부터 참조 화상을 자기 생성하고, 비교하여 결함을 검출하는 수단을 구비함으로써, 번잡한 칩 내의 패턴 배치 정보를 사전에 설정하는 일 없이, 동일 칩 내의 비교 검사를 실현하여, 결함을 고감도로 검출하는 것을 특징으로 한다. 또한, 동일 칩의 화상 내에서 유사 패턴이 발견되지 않았던 패턴에만, 근접하는 칩의 화상의 대응하는 패턴으로 자기 참조 화상을 보간함으로써, 비메모리 맵 영역에 있어서도, 칩 비교에 의한 결함 판정을 행하는 영역을 최소한으로 하고, 칩간의 밝기의 차이를 억제하여, 광범위에 걸쳐서 고감도인 결함의 검출을 가능하게 한다.
도 1은 화상 처리부에서 행해지는 결함 검출 처리의 일 실시예를 설명하는 개념도이다.
도 2는 결함 검사 장치의 구성의 개념을 도시하는 블록도이다.
도 3a는 결함 검사 장치의 개략의 구성을 도시하는 블록도이다.
도 3b는 자기 참조 화상 생성부(8-22)의 개략의 구성을 도시하는 블록도이다.
도 4a는 칩의 화상을 웨이퍼의 이동 방향으로 분할한 상태와 각 분할 화상을 복수의 프로세서로 분배한 상태를 설명하는 도면이다.
도 4b는 칩의 화상을 웨이퍼의 이동 방향과 직각인 방향으로 분할한 상태와 각 분할 화상을 복수의 프로세서로 분배한 상태를 설명하는 도면이다.
도 4c는 1개 또는 복수의 칩이 대응하는 분할 화상을 모두 하나의 프로세서 A에 입력하고, 이들을 이용하여 결함 후보의 검출을 행하는 경우의 화상 처리부의 개략의 구성을 도시하는 도면이다.
도 5a는 웨이퍼 상의 칩의 배열과 각 칩 내의 동일한 위치의 부분 화상의 관계를 도시하는 웨이퍼의 평면도이다.
도 5b는 자기 참조 화상 생성부(8-22)에서 실행하는 결함 후보 추출 처리의 흐름을 설명하는 플로우도이다.
도 6a는 패턴의 배치 정보 추출 처리 스텝 S503의 상세한 처리의 흐름을 설명하는 플로우도이다.
도 6b는 선두 칩의 화상으로부터 화상 내의 유사 패턴을 탐색하는 예를 나타내는 칩의 화상이다.
도 7은 자기 참조 화상 생성 스텝 S504의 상세한 처리의 흐름을 설명하는 플로우도이다.
도 8은 결함 판정 스텝 S505의 상세한 처리의 흐름을 설명하는 플로우도이다.
도 9a는 실시예 2에 따른 결함 후보 검출 처리의 흐름을 설명하는 플로우도이다.
도 9b는 실시예 2에 따른 표준 화상 생성 처리의 흐름을 설명하는 플로우도이다.
도 9c는 실시예 2에 따른 결함 검사 장치의 결함 후보 검출부의 개략의 구성을 도시하는 도면이다.
도 10a는 다른 2개의 검사 조건의 각각의 화상에 있어서 패턴의 배치 정보를 추출하는 상태를 도시하는 패턴의 평면도이다.
도 10b는 다른 2개의 검사 조건의 각각의 화상에 있어서 평가한 유사도를 표시한 그래프이다.
도 11은 실시예 3에 따른 결함 후보 검출 처리의 흐름을 설명하는 플로우도이다.
도 12a는 실시예 3에 있어서 결함이 1개인 경우에 패턴의 배치 정보를 이용하여 결함 판정을 행하는 처리의 흐름을 설명하는 도면이다.
도 12b는 실시예 3에 있어서 결함이 2개인 경우에 패턴의 배치 정보를 이용하여 결함 판정을 행하는 처리의 흐름을 설명하는 도면이다.
도 13은 실시예 3에 있어서 결함이 2개인 경우에 2개의 패턴의 배치 정보를 이용하여 결함 판정을 행하는 처리의 흐름을 설명하는 도면이다.
도 14는 실시예 1에 따른 결함 판정 처리 내용ㆍ처리 결과로서 화면 상에 표시하는 화상예이다.
도 15a는 유저 인터페이스부(GUI부)에 표시되는 처리 결과 표시 화면의 정면도이다.
도 15b는 유저 인터페이스부(GUI부)에 표시되는 다른 예를 나타내는 처리 결과 표시 화면의 정면도이다.
도 16은 반도체 웨이퍼의 결함 검사를 행하는 일반적인 처리의 흐름을 모식적으로 도시한 도면이다.
도 17은 복수의 서로 다른 주기를 갖는 메모리 맵부가 혼재되어 있는 반도체 칩의 평면도이다.
본 발명에 따른 결함 검사 장치 및 그 방법의 실시 형태에 대해서 도면을 이용하여 설명한다. 우선, 피검사 대상물로서 반도체 웨이퍼를 대상으로 한 암시야 조명에 의한 결함 검사 장치의 실시 형태에 대해서 설명한다.
<실시예 1>
도 2는 본 발명에 따른 결함 검사 장치의 실시 형태를 나타내는 개념도이다. 광학부(1)는, 복수의 조명부(4a, 4b) 및 복수의 검출부(7a, 7b)를 갖고 구성된다. 조명부(4a)와 조명부(4b)는 서로 다른 조명 조건(예를 들면 조사 각도, 조명 방위, 조명 파장, 편광 상태 중 적어도 어느 하나가 서로 다름)의 광을 피검사 대상물(5)(반도체 웨이퍼)에 조사한다. 조명부(4a) 및 조명부(4b)의 각각으로부터 출사되는 조명광에 의해 피검사 대상물(5)로부터 각각 산란광(6a) 및 산란광(6b)이 발생하고, 그 발생한 산란광(6a) 및 산란광(6b)의 각각을 검출부(7a) 및 검출부(7b)의 각각에 의해 산란광 강도 신호로서 검출한다. 그 검출된 산란광 강도 신호의 각각은 A/D 변환부(2)에 의해 증폭되어 A/D 변환되고, 화상 처리부(3)에 입력된다.
화상 처리부(3)는, 전처리부(8-1), 결함 후보 검출부(8-2), 검사 후처리부(8-3)를 적절하게 갖고 구성된다. 화상 처리부(3)에 입력된 산란광 강도 신호에 대하여, 전처리부(8-1)에 있어서, 후술하는 신호 보정, 화상 분할 등을 행한다. 결함 후보 검출부(8-2)에서는 학습부(8-21), 자기 참조 화상 생성부(8-22), 결함 판정부(8-23)를 구비하고 있고, 전처리부(8-1)에서 생성된 화상으로부터, 후술하는 처리를 행하고, 결함 후보를 검출한다. 검사 후처리부(8-3)에서는, 결함 후보 검출부(8-2)에 의해 검출된 결함 후보로부터 노이즈나 Nuisance 결함(유저가 불필요로 하는 결함종이나 치명성이 없는 결함)을 제외하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 행하고, 전체 제어부(9)에 출력한다.
도 2에서는, 산란광(6a, 6b)은 따로 따로의 검출부(7a, 7b)에 의해 검출하는 실시 형태를 나타내지만, 1개의 검출부에 의해 공통으로 검출해도 상관없다. 또한, 조명부 및 검출부는 2개로 한정되는 것이 아니라, 1 또는 3개 이상이어도 상관없다.
산란광(6a) 및 산란광(6b)의 각각은, 각각 조명부(4a, 4b)에 대응하여 발생하는 산란광 분포를 가리킨다. 조명부(4a)에 의한 조명광의 광학 조건과 조명부(4b)에 의한 조명광의 광학 조건이 서로 다르면, 각각에 의해 발생하는 산란광(6a)과 산란광(6b)은 서로 다르다. 본 실시예에 있어서, 어느 조명광에 의해 발생한 산란광의 광학적 성질 및 그 특징을, 그 산란광의 산란광 분포라고 부른다. 산란광 분포란, 보다 구체적으로는, 산란광의 출사 위치ㆍ출사 방위ㆍ출사 각도에 대한, 강도ㆍ진폭ㆍ위상ㆍ편광ㆍ파장ㆍ코히어런스 등의 광학 파라미터값의 분포를 가리킨다.
다음으로, 도 2에 도시하는 구성을 실현하는 구체적인 결함 검사 장치의 일 실시 형태로서의 블록도를 도 3a에 도시한다. 즉, 본 실시예에 따른 결함 검사 장치는, 피검사 대상물(반도체 웨이퍼(5))에 대하여 조명광을 경사진 방향으로부터 조사하는 복수의 조명부(4a, 4b)와, 반도체 웨이퍼(5)로부터의 수직 방향으로의 산란광을 결상시키는 검출 광학계(상방 검출계)(7a)와, 경사진 방향으로의 산란광을 결상시키는 검출 광학계(경사진 방향 검출계)(7b)와, 각각의 검출 광학계에 의해 결상된 광학상을 수광하고, 화상 신호로 변환하는 센서부(31, 32)를 갖는 광학부(1)와, 얻어진 화상 신호를 증폭하여 A/D 변환하는 A/D 변환부(2)와, 화상 처리부(3)와, 전체 제어부(9)를 구비하여 구성된다.
반도체 웨이퍼(5)는 XY 평면 내의 이동 및 회전과 XY 평면에 수직한 Z 방향으로의 이동이 가능한 스테이지(X-Y-Z-θ 스테이지)(33)에 탑재되고, X-Y-Z-θ 스테이지(33)는 메카니컬 컨트롤러(34)에 의해 구동된다. 이때, 반도체 웨이퍼(5)를 X-Y-Z-θ 스테이지(33)에 탑재하고, 그 X-Y-Z-θ 스테이지(33)를 수평 방향으로 이동시키면서 피검사 대상물 상의 이물로부터의 산란광을 검출함으로써, 검출 결과를 이차원 화상으로서 얻는다.
조명부(4a, 4b)의 각 조명광원은, 레이저를 이용해도, 램프를 이용해도 된다. 또한, 각 조명광원의 광의 파장은 단파장이어도 되고, 또한, 광대역의 파장의 광(백색광)이어도 된다. 단파장의 광을 이용하는 경우, 검출하는 화상의 분해능을 높이기(미세한 결함을 검출하기) 위해, 자외 영역의 파장(160~400㎚)의 광(Ultra Violet Light:UV광)을 이용할 수도 있다. 레이저를 광원으로서 이용하는 경우, 그것이 단파장의 레이저인 경우에는, 가간섭성을 저감하는 수단(4c, 4d)을 조명부(4a, 4b)의 각각에 구비하는 것도 가능하다. 이 가간섭성을 저감하는 수단(4c, 4d)은 회전 확산판으로 구성해도 되고, 또는, 서로 광로 길이가 다른 복수의 광 파이버 혹은 석영판 혹은 글래스판 등을 이용하여 각각이 다른 광로 길이를 갖는 복수의 광속을 생성하고 이를 서로 겹치는 구성으로 해도 된다. 조명 조건(예를 들면 조사 각도, 조명 방위, 조명 파장, 편광 상태 등)은 유저에 의해 선택, 혹은 자동 선택되고, 조명 드라이버(15)에 있어서, 선택 조건에 따른 설정, 제어를 행한다.
반도체 웨이퍼(5)로부터 발한 산란광 중 반도체 웨이퍼(5)에 대해서 수직한 방향으로 산란한 광은 검출 광학계(7a)를 통하여 센서부(31)에 의해 화상 신호로 변환된다. 또한, 반도체 웨이퍼(5)에 대해서 경사 방향으로 산란한 광은 검출 광학계(7b)를 통하여 센서부(32)에 의해 화상 신호로 변환된다. 검출 광학계(7a, 7b)는, 각각, 대물 렌즈(71a, 71b) 및 결상 렌즈(72a, 72b)에 의해 구성되고, 센서부(31, 32)에 집광, 결상된다. 또한, 검출계(7a, 7b)는, 푸리에 변환 광학계를 구성하고 있고, 반도체 웨이퍼(5)로부터의 산란광에 대한 광학 처리, 예를 들면, 공간 필터링에 의한 광학 특성의 변경, 조정 등도 행할 수 있게 되어 있다. 여기서, 광학 처리로서 공간 필터링을 행하는 경우, 조명광으로서 평행광을 이용하는 것이 이물의 검출 성능이 향상되므로, 길이 방향에는 거의 평행광으로 이루어지는 슬릿 형상 빔으로 하였다.
센서부(31, 32)는, 이미지 센서에 복수의 1차원 이미지 센서를 2차원으로 배열하여 구성한 시간 지연 적분형의 이미지 센서(Time Delay Integration Image Sensor:TDI 이미지 센서)를 채용하고, X-Y-Z-θ 스테이지(12)의 이동과 동기하여 각 1차원 이미지 센서가 검출된 신호를 다음 단의 1차원 이미지 센서에 전송하여 가산함으로써, 비교적 고속에 의해 고감도로 2차원 화상을 얻는 것이 가능하게 된다. 이 TDI 이미지 센서로서 복수의 출력 탭을 구비한 병렬 출력 타입의 센서를 이용함으로써, 센서부(31, 32)로부터의 각각의 복수의 출력(311, 321)을 병렬로 처리할 수 있어, 보다 고속인 검출이 가능하게 된다. 공간 필터(73a, 73b)는, 특정한 푸리에 성분을 차광하고, 패턴으로부터의 회절 산란광을 억제한다. 또한, 74a, 74b는 광학 필터 수단이고, ND 필터나 어테뉴에이터 등의 광 강도를 조정이 가능한 광학 소자, 혹은 편광판이나 편광 빔 스플리터나 파장판 등의 편광 광학 소자, 혹은 밴드 패스 필터나 다이크로익 미러 등의 파장 필터 중 어느 하나 또는 그들을 조합한 것으로 구성되고, 검출광의 광 강도, 편광 특성, 파장 특성 중 어느 하나 또는 그들을 조합하여 제어한다.
화상 처리부(3)는 피검사 대상물인 반도체 웨이퍼(5) 상의 결함을 추출하는 것이며, 센서부(31, 32)로부터 입력된 화상 신호에 대하여 셰이딩 보정ㆍ암 레벨 보정 등의 화상 보정을 행하고 일정 단위의 크기의 화상으로 분할하는 전처리부(8-1), 보정ㆍ분할된 화상으로부터 결함 후보를 검출하는 결함 후보 검출부(8-2), 검출된 결함 후보로부터 Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대해서 결함종에 따른 분류와 치수 추정을 행하는 검사 후처리부(8-3), 외부로부터 입력되는 파라미터 등을 접수하고, 결함 후보 검출부(8-2) 및 검사 후처리부(8-3)에 세트하는 파라미터 설정부(8-4), 전처리부(8-1)ㆍ결함 후보 검출부(8-2)ㆍ검사 후처리부(8-3) 각각에 의해 처리 중의 데이터 및 처리된 데이터를 기억하는 기억부(8-5)를 포함하여 구성된다. 그리고, 화상 처리부(3)에 있어서 예를 들면 파라미터 설정부(8-4)는 데이터베이스(35)를 접속하여 구성된다.
또한, 결함 후보 검출부(8-2)는, 도 3b에 도시하는 바와 같이, 학습부(8-21)와 자기 참조 화상 생성부(8-22)와 결함 판정부(8-23)를 구비하고 있다.
전체 제어부(9)는, 각종 제어를 행하는 CPU(전체 제어부(9)에 내장)를 구비하고, 유저로부터의 파라미터 등을 접수하고, 검출된 결함 후보의 화상, 최종적으로 추출된 결함의 화상 등을 표시하는 표시 수단과 입력 수단을 갖는 유저 인터페이스부(GUI부)(36) 및 화상 처리부(3)에서 검출된 결함 후보의 특징량이나 화상 등을 기억하는 기억 장치(37)를 적절하게 접속하고 있다. 메카니컬 컨트롤러(34)는, 전체 제어부(9)로부터의 제어 명령에 기초하여 X-Y-Z-θ 스테이지(33)를 구동한다. 또한, 화상 처리부(3), 검출 광학계(7a, 7b) 등도 전체 제어부(9)로부터의 명령에 의해 구동된다.
피검사 대상물인 반도체 웨이퍼(5)는, 예를 들면 메모리 맵부와 주변 회로부를 갖는 동일 패턴의 칩이 다수, 규칙적으로 나열되어 있다. 전체 제어부(9)는 반도체 웨이퍼(5)를 X-Y-Z-θ 스테이지(33)에 의해 연속적으로 이동시키고, 이에 동기하여, 순차적으로, 칩상을 센서부(31, 32)로부터 취득하고, 얻어진 2종의 산란광(6a, 6b)의 화상 각각에 대해, 결함을 포함하지 않는 기준 화상을 자동 생성하고, 생성한 기준 화상과 순차적으로 취득한 칩의 화상을 비교하여 결함을 추출한다.
그 데이터의 흐름을 도 4a에 도시한다. 반도체 웨이퍼(5)에 있어서, 예를 들면 X-Y-Z-θ 스테이지(33)를 주사시킴으로써 화살표 401의 방향으로 반도체 웨이퍼(5) 상의 띠 형상의 영역(40)의 화상이 얻어졌다고 한다. 칩 n을 검사 대상 칩으로 한 경우, 41a, 42a, …, 46a는 센서부(31)로부터 얻어진 칩 n의 화상을 X-Y-Z-θ 스테이지(33)의 진행 방향으로 6분할한 분할 화상(즉, 칩 n을 촬상한 시간을 6분할하여 각각의 시간마다 얻어진 화상)이다. 또한, 41a', 42a', …, 46a'는 인접하는 칩 m을 칩 n과 마찬가지로 6분할한 분할 화상이다. 동일한 센서부(31)로부터 얻어진 이들의 분할 화상은, 세로 줄무늬로 도시되어 있다. 한편, 41b, 42b, …, 46b는 센서부(32)로부터 얻어진 칩 n의 화상을 마찬가지로 X-Y-Z-θ 스테이지(33)의 진행 방향으로 6분할한 분할 화상이다. 또한, 41b', 42b', …, 46b'는 칩 m의 화상을 마찬가지로 화상을 취득하는 방향(화살표 401의 방향)으로 6분할한 분할 화상이다. 동일한 센서부(32)로부터 얻어진 이들의 분할 화상은, 가로 줄무늬로 도시되어 있다.
본 실시예에서는 화상 처리부(3)에 입력되는 2개의 서로 다른 검출계(도 3의 7a와 7b)의 화상 각각에 대해서, 분할 위치가 칩 n과 칩 m 사이에서 대응하도록 분할한다. 화상 처리부(3)는 복수의 병렬로 동작하는 프로세서로 구성되어 있고, 각 대응하는 화상(예를 들면, 센서부(31)에서 얻은 칩 n과 칩 m이 대응하는 위치의 분할 화상(41a, 41a'), 센서부(32)에서 얻은 칩 n과 칩 m이 대응하는 위치의 분할 화상(41b, 41b') 등)을 동일한 프로세서로 입력한다. 각 프로세서는 동일한 센서부로부터 입력된 각 칩이 대응하는 개소의 분할 화상으로부터 결함 후보의 검출을 병렬로 행한다.
이와 같이, 2개의 센서부로부터 광학 조건과 검출 조건의 조합이 서로 다른 동일 영역의 화상이 동시에 입력된 경우, 복수의 프로세서에 의해 병렬(예를 들면, 도 4a의 프로세서 A와 프로세서 C의 병렬, 프로세서 B와 프로세서 D의 병렬 등)로 결함 후보의 검출을 행한다.
한편, 광학 조건과 검출 조건의 조합이 서로 다른 화상으로부터 결함 후보의 검출을 시계열로 행하는 것도 가능하다. 예를 들면, 프로세서 A로 분할 화상(41a, 41a')으로부터 결함 후보의 검출을 행한 후, 동일한 프로세서 A로 분할 화상(41b, 41b')으로부터 결함 후보의 검출을 행하거나, 혹은, 동일한 프로세서 A로 광학 조건과 검출 조건의 조합이 서로 다른 분할 화상(41a, 41a', 41b, 41b')을 통합하여 결함 후보의 검출을 행하는 등 각 프로세서로 분할 화상을 어떻게 할당하고, 어느 화상을 이용하여 결함 검출을 행할지는 자유롭게 설정할 수 있다.
또한, 얻어진 칩의 화상의 분할 방향을 바꾸어 결함 판정을 행하는 것도 가능하다. 그 데이터의 흐름을 도 4b에 도시한다. 상기, 띠 형상의 영역(40)의 화상에 대해, 검사 대상 칩 n에 대해서, 41c, 42c, 43c, 44c는 센서부(31)로부터 얻어진 화상을 센서의 스테이지의 진행 방향과 수직한 방향(센서부(31)의 폭 방향)으로 4분할한 분할 화상이다. 또한, 41c', 42c', 43c', 44c'는 인접하는 칩 m을 마찬가지로 4분할한 분할 화상이다. 이들의 화상은 세로 줄무늬로 도시되어 있다. 마찬가지로 센서부(32)로부터 얻어지고, 마찬가지로 분할한 화상(41d 내지 44d, 41d' 내지 44d')은 사선으로 도시되어 있다. 그리고 각 대응하는 위치의 분할 화상을 동일한 프로세서로 입력하고, 병렬로 결함 후보의 검출을 행한다. 당연, 얻어진 각 칩의 화상을 분할하지 않고 화상 처리부(3)에 입력하여 처리하는 것도 가능하다.
도 4b의 41c 내지 44c는 센서부(31)로부터 얻어진 띠 형상의 영역(40) 중, 칩 n의 화상, 41c' 내지 44c'는 센서부(31)로부터 얻어진 인접하는 칩 m의 화상, 마찬가지로 41d 내지 44d는 센서부(32)로부터 얻어진 칩 n의 화상, 41d' 내지 44d'는 센서부(32)로부터 얻어진 칩 m의 화상이다. 이와 같이, 동일한 센서로부터 얻어진 각 칩이 대응하는 위치의 화상을 도 4a에서 설명한 바와 같이 검출 시간마다 분할하지 않고 동일한 프로세서로 입력하고, 결함 후보의 검출을 행하는 것도 가능하다.
또한, 도 4a 및 도 4b에서는, 인접하는 2개의 칩 n과 m이 대응하는 분할 화상이 동일한 프로세서로 입력되고, 결함 검출을 행하는 예를 나타냈지만, 도 4c에 도시하는 바와 같이, 1개 또는 복수의 칩(최대로 반도체 웨이퍼(5)에 형성된 칩의 수)이 대응하는 분할 화상을 프로세서 A로 입력하고, 이들을 모두 이용하여 결함 후보의 검출을 행하는 것도 가능하다. 어느 쪽이든, 복수의 광학 조건의 화상 각각에 대해, 각 칩이 대응하는 위치의 화상(분할하거나 하지 않아도 됨)을 동일한 프로세서로 입력하고, 각 광학 조건의 화상마다, 혹은 각 광학 조건의 화상을 통합하여 결함 후보를 검출한다.
다음으로, 각 프로세서에 있어서 행해지는, 화상 처리부(3)의 결함 후보 검출부(8-2)의 처리의 흐름에 대해서 설명한다. 도 5a에는, 도 4a 및 도 4b에 도시한 반도체 웨이퍼(5)에 있어서, 스테이지(33)의 주사에 의해 센서부(31)로부터 얻어지는 띠 형상의 영역(40)의 화상 중, 칩 1, 칩 2, 칩 3, …, 칩 z와 그에 대응하는 영역의 분할 화상(51, 52, …, 5z)과의 관계를 나타낸다. 또한, 도 5b에는 분할 화상(51, 52, …, 5z)을 프로세서 A로 입력하고, 51, 52, …, 5z에 있는 결함 후보를 검출하는 처리 흐름의 개요를 도시한다.
도 2 및 도 3에 도시하는 바와 같이, 결함 후보 검출부(8-2)에는 학습부(8-21), 자기 참조 화상 생성부(8-22), 결함 판정부(8-23)가 구비되어 있다. 우선, 선두의 칩 1의 화상(51)이 최초로 결함 후보 검출부(8-2)에 입력되면(S501), 학습부(8-21)에 있어서, 입력된 화상(51)으로부터 패턴의 배치 정보를 추출한다(S503). 이것은, 화상(51) 내의 각 패턴에 대해서, 유사한 패턴을 화상 내에서 탐색하여 추출하고, 이 추출된 유사 패턴의 위치를 기억하는 것이다.
도 6a를 이용하여, S501에서 입력된 선두 칩의 화상(51)으로부터 패턴의 배치 정보를 추출하는 스텝 S503의 상세를 설명한다.
S501에서 입력된 선두 칩의 화상(51)에 대해, 우선, 패턴을 포함하는 N×N 화소의 소 영역을 추출한다(S601). 이하, N×N 화소의 소 영역을 패치라고 기재한다. 다음으로 추출한 모든 패치에 대해서, 각 패치 내의 특징량을 1개 이상, 연산한다(S602). 특징량은, 그 패치의 특징을 나타내는 것이면 된다. 그 예로서는, (a) 휘도값의 분포(수학식 1), (b) 콘트라스트의 분포(수학식 2), (c) 휘도 분산값(수학식 3), (d) 근방 화소와의 휘도 증감 분포(수학식 4) 등이 있다.
이들의 특징량은, 패치 내의 각 화소(x, y)의 밝기를 f(x, y)로 하면, 이하의 식에 의해 산출한다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
수학식 1 내지 수학식 4에 있어서,
i, j=0, 1, …, N-1
그리고, 화상(51)의 각 패치의 특징량 모두, 혹은, 몇 개를 선택하고, 패치간의 유사도를 연산한다(S603). 유사도의 예로서, 선택한 특징량의 분포, 즉, 수학식 1 내지 수학식 4로 나타내는 N×N 차원의 특징을 축으로 하는 특징 공간상에서의 패치간의 거리 등이 있다. 예를 들면, (a) 휘도값의 분포를 특징량으로 한 경우, 패치 P1(중심 좌표(x, y))과 패치 P2(중심 좌표(x', y'))의 유사도는,
Figure pct00005
이 된다.
그리고, 각 패치에 대해서, 유사도가 가장 높은 패치를 탐색하고(S604), 유사 패턴으로서 그 좌표를 기억부(8-5)에 보존한다(S605).
예를 들면, 패치 P1의 유사 패턴이 패치 P2이었던 경우, 패치 P1의 좌표(x, y)의 유사 좌표 정보는 패치 P2의 (x', y')라고 하게 된다. 이것은, 화상 내의 각 패턴에 대해서, 참조해야 할 유사 패턴이 어디에 있는지, 또는, 좌표(x, y)에 대응하는 유사 좌표 정보가 없는 경우에는 유사 패턴이 존재하지 않는다고 한 패턴의 배치 정보가 된다. 예를 들면, 도 6b에 도시하는 바와 같이, 좌측의 화상(51)에 대해서, 패치(61a, 62a, 63a, 64a)의 유사 패턴 탐색 결과는 도 6b 우측의 패치(61b, 62b, 63b, 64b)가 된다.
도 5b의 예에서는, S501에서 입력된 선두의 칩의 화상(51)을 이용하여 S503에서 추출된 패턴의 배치 정보에 기초하여, 자기 참조 화상 생성 스텝 S504에서, 화상(51)으로부터 결함 후보를 추출할 때의 기준 화상이 되는 참조 화상을 자기 생성한다. 이하, 실제로는 존재하지 않고, 검사 대상 화상 자신으로부터 생성하는 참조 화상을 자기 참조 화상으로 기재한다.
다음으로, 자기 참조 화상 생성 스텝 S504에 있어서 자기 참조 화상 생성부(8-22)에서 실행하는 구체적인 자기 참조 화상의 생성 방법의 일례를 도 1에 도시한다. 검사 대상이 되는 화상(51)에 대해서, S503에서 학습부(8-21)에 있어서 패턴의 배치 정보 추출을 실행하여 유사 패턴을 탐색한 결과, 도 6b와 같이, 패치(61a, 62a, 63a, 64a)의 유사 패턴이 패치(61b, 62b, 63b, 64b)라고 하는 배치 정보(510)가 얻어진 경우, 자기 참조 화상(100)을, 패치(61a)의 위치에 패치(61b)(구체적으로는 패치(61b)의 위치의 N×N 화소의 휘도값)를 배치, 마찬가지로, 패치(62a, 63a, 64a)의 위치에 패치(62b, 63b, 64b)를 배치함으로써 생성한다. 여기서, 패치(11a, 12a)와 같이, 화상(51) 내에서 유사한 패치가 존재하지 않는 경우에는, 인접하는 칩이 대응하는 분할 화상(52)의 동일한 위치의 패치(11c, 12c)(구체적으로는, 화상(52) 내의 N×N 화소의 부분 화상)를 자기 참조 화상(100)에 배치하여 보간한다.
이상으로 설명한 자기 참조 화상 생성부(8-22)에서 실행하는 자기 참조 화상 생성 스텝 S504의 상세를 도 7을 이용하여 설명한다. 우선, S503에서 선두 칩의 화상(51)으로부터 추출한 패턴의 배치 정보(510)를 기초하여, 유사 패턴(패치)이 선두 칩의 화상(자화상)(51) 내에 존재하는지의 여부를 판단하고(S701), 유사 패턴(패치)이 자화상(51) 내에 존재하는 경우에는 배치 정보에 포함되는 좌표의 유사 패턴(패치)을 자기 참조 화상(100)에 배치하고(S702), 유사 패턴(패치)이 자화상(51) 내에 존재하지 않는 경우에는 다른 영역(인접하는 칩 2)의 화상(52)의 동일 좌표의 패턴을 자기 참조 화상(100)에 배치하여(S703) 자기 참조 화상(100)을 생성한다(S704).
이 생성된 자기 참조 화상(100)은 결함 판정부(8-23)에 보내져, 다음의 결함 판정 스텝 S505가 실행된다. 여기서, 각 패치에 대한, 자화상 내의 유사 패턴의 유무도 배치 정보(510)에 포함되어 있다. 또한, 패치의 사이즈 N은, 1화소 이상의 어느 화소수로도 정의할 수 있다.
도 8은, 결함 판정부(8-23)에서 실행되는 검사 대상 화상(51)과 자기 참조 화상(100)에서 행하는 결함 판정 스텝 S505의 처리의 흐름을 설명한다. 반도체 웨이퍼(5)는 전술한 바와 같이, 동일 패턴이 규칙적으로 형성되어 있고, S501에서 입력된 화상(51)과 S504에서 생성된 자기 참조 화상(100)은 본래, 동일해야만 하지만, 다층막이 형성되어 있는 웨이퍼(5)에는, 칩간의 막 두께의 차이에 기인하여, 화상간에는 큰 밝기의 차이가 생기고 있다. 이 때문에, 인접 칩의 화상으로부터 배치한 패치의 부분에 있어서는, S501에서 입력한 화상(51)과 S504에서 생성한 자기 참조 화상(100) 사이에서 밝기의 차이가 클 가능성이 높다. 또한, 스테이지 주사시의 화상의 취득 위치의 미묘한 차이(샘플링 오차)에 의한, 패턴의 위치의 어긋남도 생길 가능성이 있다.
이 때문에, 결함 판정부(8-23)는 최초로 그들의 보정을 행한다. 우선, S501에서 입력된 화상(51)과 S504에서 생성한 자기 참조 화상(100)의 밝기의 어긋남을 검출하고, 보정을 행한다(S801). 밝기의 보정은, 화상간 전체에서 행하는, 각 패치간에서 행하는, 인접 칩의 화상(52)으로부터 배치한 패치로만 행하는 등 어떤 단위로 행해도 된다. 밝기의 어긋남의 검출, 보정의 예로서 여기서는, 최소 제곱 근사에 의한 예를 나타낸다.
화상간의 대응하는 화소 f(x, y), g(x, y)에 대해서, 수학식 6으로 나타내는 선형 관계가 있다고 가정하고, 수학식 7이 최소가 되도록 a, b를 산출하고, 이를 보정 계수 gain, offset으로 하는 것이다. 그리고, 밝기 보정 대상이 되는 S501에서 입력된 화상(51)의 전체 화소값 f(x, y)에 대하여, 수학식 8과 같이 밝기의 보정을 행한다.
Figure pct00006
Figure pct00007
Figure pct00008
다음으로, 화상간의 위치의 어긋남을 검출하고, 보정을 행한다(S802). 이것도 마찬가지로 전체 패치간에서 행해도 되고, 인접 칩의 화상(52)으로부터 배치한 패치로만 행해도 된다. 위치 어긋남량 검출, 보정 처리는 한쪽의 화상을 어긋나게 하면서, 다른 쪽의 화상과의 사이에서 휘도차의 제곱합이 최소가 되는 어긋남량을 구하거나, 혹은, 정규화 상관 계수가 최대가 되는 어긋남량을 구하는 방법 등이 일반적이다.
다음으로, 밝기 보정 및 위치 보정을 행한 화상(51)의 대상 화소에 대하여, 자기 참조 화상(100)의 대응하는 화소와의 사이에서 특징량을 연산한다(S803). 그리고, 대상 화소의 특징량 모두, 혹은, 몇 개를 선택하고, 특징 공간을 형성한다(S804). 특징량은, 그 화소의 특징을 나타내는 것이면 된다. 그 일 실시예로서는, (a) 콘트라스트(수학식 9), (b) 농담차(수학식 10), (c) 근방 화소의 밝기 분산값(수학식 11), (d) 상관 계수, (e) 근방 화소와의 밝기의 증감, (f) 2차 미분값 등이 있다.
이들의 특징량의 예는, 검출 화상의 각 점의 밝기를 f(x, y), 대응하는 참조 화상의 밝기를 g(x, y)로 하면 이하의 식에 의해 화상의 세트(51, 100)로부터 산출한다.
Figure pct00009
Figure pct00010
Figure pct00011
덧붙여, 각 화상의 밝기 그 자체도 특징량으로 한다. 그리고, 이들의 특징량으로부터 1개 또는 복수개의 특징량을 선택하고, 화상 내의 각 화소를, 선택한 특징량을 축으로 하는 특징 공간에 특징량의 값에 따라서 플롯하고, 정상으로 추정하는 분포를 둘러싸도록 임계값 면을 설정한다(S805). 설정된 임계값 면의 외측에 있는 화소, 즉, 특징적으로 어긋남값이 되는 화소를 검출하여(S806), 결함 후보로서 출력한다(S506). 정상 범위의 추정에는, 유저가 선택한 특징량에 대하여 개개에 임계값을 설정해도 되고, 정상 화소의 특징의 분포는 정규 분포에 따른다고 가정하고, 대상 화소가 비결함 화소인 확률을 구하여 식별하는 방법이어도 된다.
후자는, n개의 정상 화소의 d개의 특징량을 x1, x2, …, xn으로 하면, 특징량이 x가 되는 화소를 결함 후보로서 검출하기 위한 식별 함수 φ는, (수학식 12), (수학식 13)으로 주어진다.
Figure pct00012
Figure pct00013
여기서, 특징 공간은 화상(51)과 자기 참조 화상(100) 내의 전체 화소로 형성해도 되고, 패치마다 형성해도 되고, 화상(51) 내의 유사 패턴으로 배치한 전체 패치와, 인접 칩의 화상(52)으로부터 배치한 전체 패치 각각으로 형성해도 상관없다. 여기까지가, 결함 후보 검출부(8-2)의 처리의 예이다.
또한, 결함 후보 검출부(8-2)에 있어서 검출한 결함 후보로부터, Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 검사 후처리부(8-3)에서 행한다.
다음으로, 인접하는 칩(2)을 촬상하여 얻은 부분 화상(52)을 입력하고(S502), 이미 선두 다이의 화상(51)으로부터 얻은 패턴의 배치 정보를 이용하여 부분 화상(52)으로부터 자기 참조 화상을 작성하고(S504), 이 작성한 자기 참조 화상과 부분 화상(52)을 비교하여 결함 판정하고(S505), 결함 후보를 추출한다(S506). 이후, 선두 다이의 화상(51)으로부터 얻은 패턴의 배치 정보를 이용하여 광학계(1)에서 촬상하여 얻은 부분 화상에 대하여 순차적으로 이 (S504) 내지 (S506)의 처리를 반복함으로써, 웨이퍼(5) 상에 형성된 각 칩의 결함 검사를 행할 수 있다.
이상으로 설명한 바와 같이, 본 실시예에서는, 검사 대상이 되는 화상 자신으로부터 패턴의 배치 정보를 얻어, 참조 화상을 자기 생성하고, 비교하여 결함을 검출한다.
도 14는, 도 3의 장치의 구성에 있어서의 유저 인터페이스부(36)에 표시되는 이들의 처리 내용, 처리 결과의 예이다. 140은 검사 대상이 되는 화상이고, 미소한 결함(141)을 포함한다. 142는 화상(140)에 대하여, 근방의 복수의 칩의 동일한 위치의 화상을 통계적으로 처리하여 생성한 표준 화상이다.
통상, 검사 대상 화상(140)과 표준 화상(142)을 비교하여, 차이가 큰 부분을 결함으로서 검출하는 것이 일반적이다. 이에 대해, 143은, 본 실시예에 있어서 표준 화상(142)으로부터 추출한 패턴의 배치 정보를 이용하여, 화상(140)으로부터 생성되는 자기 참조 화상이고, 이들을 배열하여 표시한다.
자기 참조 화상(143) 내의 패치(143a 내지 143f)는, 패턴 영역의 코너 등의 화상(140) 내에 유사한 패치가 없고, 표준 화상(142)의 동일 위치로부터 배치된 패치를 나타낸다. 144는, 일반적으로 행해지는, 검사 대상 화상(140)과 표준 화상(142)의 비교 결과이다. 차이가 큰 부분일수록, 밝게 표시하고 있다. 145는, 검사 대상 화상(140)과 자기 참조 화상(143)의 비교 결과이다.
검사 대상 화상(140)과 표준 화상(142) 사이에는, 반도체 웨이퍼 내 막 두께의 차이 등을 기인으로 하여, 결함(141)의 배경 패턴 영역에서 밝기 얼룩이 생기고, 화상(144)에 있어서 그 차이도 크게 나게 되어, 결함을 현재화할 수 없는 것에 대해, 자기 참조 화상과의 비교에 있어서는, 배경 패턴 영역의 밝기 얼룩이 억제되므로, 화상(145)에 있어서 결함이 현재화 가능하게 된다. 한편, 자기 참조 화상(143)에 있어서, 표준 화상의 패치를 배치한 패치(143a 내지 143f)의 부분은, 화상(145)에 있어서, 화상(144)과 마찬가지로 차이가 크게 남는다.
화상(146)은 자기 참조 화상(143)을 생성할 때에, 표준 화상(142)으로부터 배치한 패치의 부분을 나타내는 것이다. 화상(147)은 자기 참조 화상(143)의 각 패치가, 검사 대상 화상(140) 자신으로부터 배치한 것인지, 표준 화상(141)으로부터 배치한 것인지에 따라서 산출되는 임계값을 나타내는 것이다. 임계값이 높은 부분일수록, 밝게 표시하고 있다.
본 실시예에서는 이들의 화상의 모두, 혹은 몇 개를 배열하여 표시한다. 이에 의해, 유저는 이들의 화상으로부터, 검출된 결함이, 자기 화상 내의 유사 패턴과 비교하여 검출된 것인지, 근방의 칩의 동일 위치의 패턴과 비교하여 검출된 것인지, 또한, 그 때의 임계값이 몇 개였는지 등을 확인할 수 있다.
도 15a의 1500은, 유저 인터페이스부(GUI부)에 표시되는 상술한 처리 결과 표시 화면의 일례이다. 1501은, 검사 대상이 된 반도체 웨이퍼의 결함이 어디서 검출되었는지를 나타내는 결함 맵이다. 흑점이 검출된 결함의 위치를 나타낸다. 1502는, 검출된 결함 각각의 특징을 나타내는 결함 리스트이다. 특징에는, 각각의 결함의 웨이퍼 상의 좌표, 휘도값, 면적 등이 있고, 결함 리스트는 그들의 특징으로 소트하여 표시하는 것도 가능하다.
1503은, 조건 설정 버튼이고, 유저가 조건(광학 조건, 화상 처리 조건 등)을 바꾸어 검사를 다시 하고자 한 경우에는, 여기서부터 조건의 변경을 행한다. 조건 설정 버튼(1503)이 눌려지면, 각 화상 처리 파라미터에 대한 입력 버튼이 표시되고, 유저는 파라미터값이나 조건을 변경할 수 있다. 또한, 유저가 각 결함의 종류나 화상, 검출된 경위 등의 상세한 해석을 행하고자 하는 경우, 그 결함을 결함 맵(1501) 상의 흑점을 선택하거나, 결함 리스트(1502) 상으로부터 선택하면(도 14b에서는 결함 리스트(1502)의 No.2의 결함을 마우스로 조작하여 포인터(1504)로 지정), 그 결함의 상세가 나타내어진다.
도 15b의 1510은 다른 표시 화면의 예로, 도 15a에서 설명한 결함 맵(1501), 결함 리스트(1502) 외에, 특정한 결함의 상세 정보를 더 표시하는 예이다. 선택된 결함에 대해서, 도 14에서 도시한 처리 내용, 처리 결과의 모두, 혹은 어느 쪽인가의 화상이 표시되는, 도면 중의 1511의 영역에 표시된 화상은 그 일례이다. 또한, 1512와 같이, 특정한 결함을 다른 검출계에서 본 관찰상, 예를 들면, 전자선상, 명시야 조명에 의해 취득한 정반사상 등을 표시하는 것도 가능하다.
도 16은, 반도체 웨이퍼에 대한 일반적인 결함 판정 처리의 흐름이다. 반도체 웨이퍼 상에는, 동일하게 되도록, 칩이 규칙적으로 형성되어 있고(160, 161), 그들을 도 3에서 설명한 바와 같은 광학계를 이용해서 촬상하여 얻은 각각의 화상의 차이를 산출하고, 도 14에서 설명한 바와 같이 별도 설정되는 임계값 화상(147)과 비교하고(165), 차이가 큰 부분을 결함으로서 검출한다(166). 여기서, 칩은 일반적으로, 주기적인 미세 패턴으로 이루어지는 메모리 맵부(163)(칩 160, 161 내의 작은 사각형으로 나타내는 각 영역)와, 랜덤한 패턴으로 이루어지는 주변 회로부(162)(칩 160, 161 내의 사선으로 나타내는 영역)로 구성된다. 메모리 맵부(163) 내의 각 화소는 동일한 영역 내의 1~수주기분, 떨어진 화소와 비교하여(셀 비교) 결함을 검출하고, 주변 회로부(162) 내의 각 화소는 근방의 칩의 동일 위치의 화소와 비교하여(칩 비교 또는 다이 비교) 결함을 검출하는 것이 일반적이다.
이와 같은 검사를 실현하기 위해, 종래, 유저는 사전에 각 메모리 맵부의 영역의 정의, 즉, 칩 내의 메모리 맵부의 개시 좌표와 종점 좌표, 메모리 맵부의 사이즈, 간격 등, 메모리 맵부 내의 미세 패턴의 주기 등, 칩의 구성을 도시하는 정보의 입력을 행할 필요가 있었다.
도 17의 174는 복수의 메모리 맵부(1741 내지 1748)를 혼재한 칩의 예이다. 도 17에 나타낸 예에서는 메모리 맵부가 8개 존재하고, 각 메모리 맵부는, 면적, 패턴의 주기, 주기의 방향(칩의 세로 방향으로 주기성이 있는지, 가로 방향으로 주기성이 있는지) 등이 다르다. 이와 같은 칩에 대해서는, 종래 유저가 각 메모리 맵부(1741 내지 1748)에 대해서 개별로 정의를 행할 필요가 있었다. 이에 대해, 본 실시예에 있어서는, 메모리 맵부/비메모리 맵부에 상관없이, 또한, 반복 패턴의 주기나 주기의 방향 등의 정보를 사전에 필요로 하지 않고, 칩 내의 비교(셀 비교), 칩간의 비교(칩 비교 또는 다이 비교)의 분리를 자동으로 행하고, 각각에 최적의 감도를 자동으로 설정하여, 결함의 검출을 행하는 것이 가능하게 된다.
그리고, CMP(Chemical Mechanical Polishing) 가공 등 평탄화 프로세스 후의 패턴의 막 두께의 미묘한 차이나, 조명광의 단파장화에 의해 비교하는 칩간에 큰 밝기의 차이가 있어도, 번잡한 칩의 레이아웃의 입력을 필요로 하지 않아 칩간의 비교를 최소한으로 하고, 막 두께의 차이가 큰 영역에 있는 미소한 결함(예를 들면, 100㎚ 이하의 결함 등)을 고감도로 검출하는 것이 가능하게 된다.
또한, SiO2를 비롯해, SiOF, BSG, SiOB, 다공질 시리아막 등의 무기 절연막이나, 메틸기 함유 SiO2, MSQ, 폴리이미드계막, 패럴린계막, 테플론(등록 상표)계막, 아몰퍼스 카본막 등의 유기 절연막 등의 low k막의 검사에 있어서, 굴절률 분포의 막 내 변동에 의한 국소적인 밝기의 차이가 있어도, 본 발명에 의해, 미소한 결함의 검출이 가능하게 된다.
<실시예 2>
본 발명의 제2 실시예에 대해서, 도 9a 내지 도 9c 및 도 10을 이용하여 설명한다. 제2 실시예에서의 장치의 구성은, 제1 실시예에서 설명한 도 2 및 도 3에 도시한 구성과 결함 후보 검출부(8-2) 이외에는 동일하므로 설명을 생략한다. 제1 실시예와 다른 부분은, 제1 실시예에 있어서 도 5 내지 도 7을 이용하여 설명한 패턴의 배치 정보를 추출하여 자기 참조 화상을 생성하는 부분이고, 제1 실시예에 있어서는 선두 다이의 화상으로부터 패턴의 배치 정보를 얻고, 이 패턴은 위치 정보를 이용하여 각 검사 화상으로부터 자기 참조 화상을 생성하는 방법에 대해서 설명하였지만, 본 실시예에 있어서는, 복수의 다이의 화상으로부터 패턴의 배치 정보를 얻는 방법에 대해서, 도 9a 내지 도 9c 및 도 10을 이용하여 설명한다.
도 9a는, 도 9b에 도시하는 바와 같은 반도체 웨이퍼(5) 상에 절단하여 배치된 칩 1, 칩 2, 칩 3, …, 칩 z가 대응하는 영역의 분할 화상(51, 52, …, 5z)을 프로세서 A(도 4a 참조)에 입력하고, 51, 52, …, 5z에 있는 결함 후보를 검출하는 다른 처리의 개요이다. 본 실시예에 있어서의 결함 후보 검출부(8-2')는, 도 9c에 도시하는 바와 같이, 학습부(8-21'), 자기 참조 화상 생성부(8-22'), 결함 판정부(8-23'), 기준 화상 생성부(8-24')를 구비하고 있다.
우선, 광학부(1)에서 반도체 웨이퍼(5)를 촬상하여 얻어진 화상이 전처리부(8-1)에서 전처리된 후에 결함 후보 검출부(8-2')의 동일한 프로세서로 입력되고(S901), 복수 칩간에서 위치가 대응하는 분할 화상(51, 52, …, 5z) 중 복수의 분할 화상으로부터, 표준 화상을 생성한다(S902).
표준 화상의 생성 방법의 일례로서는, 도 9b에 도시하는 바와 같이, 복수의 화상간에서 위치의 어긋남을 보정하고(S9021), 정렬시키고(S9022), 이 정렬시킨 상태에서, 전체 화소를 대상으로 하여, 복수 화상간의 대응하는 좌표의 화소값(휘도값)을 수집하고(S9023), 수학식 14에 나타내는 바와 같이, 통계적으로 각 화소의 휘도값을 결정한다(S9024). 이에 의해, 결함의 영향을 배제한 표준 화상을 생성한다(S9025).
Figure pct00014
Median:수집한 휘도값의 중간값(메디안)을 출력하는 함수
S(x, y):표준 화상의 휘도값
fn(x, y):정렬 위치 보정 후의 분할 화상(5n)의 휘도값
또한, 통계적인 처리로서, 수집한 화소값의 평균값을 표준 화상의 휘도값으로 해도 좋다.
또한, 표준 화상의 생성에 이용하는 화상은, 다른 행에 배열된 칩이 대응하는 위치의 분할 화상(최대로 반도체 웨이퍼(5) 상에 형성된 전체 칩수가 됨)을 추가하는 것도 가능하다.
Figure pct00015
그리고, 결함의 영향을 제외한 표준 화상으로부터, 학습부(8-21')에 있어서, 실시예 1에 있어서 도 5b를 이용하여 설명한 S503의 스텝과 동일하도록 패턴의 배치 정보(910)를 추출한다(S903). 그리고, 검사 대상이 되는 각 화상(51, 52, …, 5z) 각각에 대해서, 자신의 화상으로부터 배치 정보(910)에 기초하여 도 5b를 이용하여 설명한 S504의 스텝과 동일하도록 자기 참조 화상을 생성한다(S904). 여기서, 유사 패턴(패치)이 존재하지 않는 패턴(패치)에 대해서, 인접하는 칩의 동일 좌표의 패턴을 자기 참조 화상에 배치해도 좋지만, 도 9a에 도시하는 바와 같이, S902에서 생성한 표준 화상(91)을 이용하여 자기 참조 화상 생성 스텝 S904에서 자기 참조 화상을 생성해도 좋다. 다음으로, 스텝 S904에서 생성한 자기 참조 화상을 스텝 S901에서 전처리부(8-1)로부터 입력한 화상(51, 52, 53, …)과 각각 비교하는 결함 판정 처리를 행하고(S905), 결함 후보를 추출하여(S906) 그 결과를 검사 후처리부(8-3)에 보내고, 실시예 1에서 설명한 것과 마찬가지의 처리를 행한다.
이상으로 설명한 바와 같이, 본 실시예에 있어서는 1개의 광학 조건의 복수의 영역의 화상을 이용하여 작성한 표준 화상으로부터 패턴의 배치 정보(910)를 추출하고(S903), 자기 참조 화상을 생성하여(S904) 비교하여 S905에서 결함을 판정하고, S906에서 결함 후보를 검출하지만, 또한 광학 조건과 검출 조건의 조합이 서로 다른 화상으로부터, 패턴의 배치 정보를 추출하는 것도 가능하다.
도 10a는, 광학 조건과 검출 조건의 조합이 서로 다른 조건 A, 조건 B에서 얻어진, 웨이퍼 상의 특정한 위치의 화상(101A), 화상(101B)으로부터 S903의 스텝에서 패턴의 배치 정보를 추출하는 예이다. 조건 A에서 취득한 화상(101A)에 있어서, 패치(102)에 대하여 가장 유사도가 높은 패치가 103a, 2번째로 유사도가 높은 패치가 104a이고, 조건 B에서 취득한 동일한 영역의 화상(101B)에 있어서는, 대응하는 패치(102)에 대하여 가장 유사도가 높은 패치가 104b, 2번째로 유사도가 높은 패치가 103b이었던 경우, 화상(101A), 화상(101B) 각각으로부터 산출하는 유사도를 통합하여 유사 패치를 결정한다.
통합하여 유사 패치를 결정하는 일례로서는, 도 10b에 도시하는 바와 같이 횡축에 화상(101A)으로부터 산출하는 패치간의 유사도, 종축에 화상(101B)으로부터 산출하는 패치간의 유사도를 취하고, 대상 패치를, 양쪽 화상으로부터 산출되는 유사도에 따라서 플롯한다. 플롯점(103c)은, 패치(102-103a)간의 유사도 DA3과, 패치(102-103b)간의 유사도 DB3에 따라서 플롯된 점이며, 점(104c)은, 마찬가지로 패치(102-104a)간의 유사도 DA4와, 패치(102-104b)간의 유사도 DB4에 따라서 플롯된 점이다. 그리고, 2점 중, 원점으로부터의 거리가 큰 점(104c)을 유사도 최대 패치라고 한다. 즉, 102에 대하여, 유사도 최대 패치는 104a, 104b가 된다. 이와 같이 보는 방법이 다른 2매 이상의 복수의 화상으로부터 산출한 유사도를 통합하고, 유사도 최대 패치를 결정함으로써, S903의 스텝에 있어서의 유사 패턴의 탐색 정밀도를 향상시키는 것도 가능하다.
생성한 자기 참조 화상을 이용하여 검사 화상(51)과 비교하고, 결함 후보를 추출하는 처리는 실시예 1에 있어서 도 8을 이용하여 설명한 것과 동일하다. 또한, 검사 결과의 출력에 대해서도, 실시예 1에 있어서 도 14를 이용하여 설명한 것과 동일하다.
<실시예 3>
본 발명의 제3 실시예에 대해서, 도 11 내지 도 13을 이용하여 설명한다. 본 실시예에서의 장치의 구성은 실시예 1에서 설명한 도 2 및 도 3에 도시한 구성과 결함 후보 검출부(8-2) 이외에는 동일하므로 설명을 생략한다.
실시예 2에 있어서 도 10을 이용하여 설명한 패턴의 위치 정보를 추출하는 예에서는 2개의 유사 패턴의 후보로부터 유사도 최대 패턴을 1개 결정하고 있지만, 실제로는, 1매의 화상 내에, 유사 패턴은 복수개 있는 경우가 많다. 본 실시예에 있어서는, 복수의 유사 패턴을 이용함으로써, 보다 신뢰성이 높은 결함 판정을 행하는 방법에 대해서 설명한다.
도 11에 처리 흐름의 개요를 도시한다. 칩 1, 칩 2, 칩 3, …, 칩 z가 대응하는 영역의 분할 화상(51, 52, 53, …, 5z)을 취득하고(S1101), 이 취득한 분할 화상 중의 2개 이상의 복수의 분할 화상으로부터, 표준 화상(1110)을 생성한다(S1102).
표준 화상(1110)의 생성 방법은 실시예 1 및 실시예 2의 경우와 동일하다. 그리고, 표준 화상(1110)으로부터, 학습부(8-21')에 있어서, 패턴의 배치 정보를 추출한다(S1103). 여기서는, 유사도가 가장 높은 패치를 1개 추출하는 것이 아니라, 유사도가 가장 높은 패치, 2번째로 높은 패치, 3번째로 높은 패치, …과 패턴 정보를 추출하고 그 좌표 등을 배치 정보(1102a, 1102b, 1102, …)로서 유지한다. 그리고, 검사 대상이 되는 각 화상(51, 52, …, 5z) 각각에 대해서, 자신의 화상으로부터 배치 정보(1102a, 1102b, 1102c, …)에 기초하여, 자기 참조 화상을 각각에 생성하고(S1104), 얻어진 복수매의 자기 참조 화상에 대해서, 결함 판정 스텝 S1105에 있어서 각각에 도 8에서 나타낸 어긋남 화소 검출 처리를 행하고, 전체 자기 참조 화상으로부터 검출되는 어긋남 화소를 통합하여 결함 후보를 검출한다(S1106).
통합의 일례로서는, 각 화소에서 산출되는, 어긋남 화소인지의 여부의 평가값(예를 들면, 특징 공간상에서 추정된 정상부의 분포로부터의 거리 등)을 각 자기 참조 화상으로부터 산출하고, 그들의 논리곱(화상간의 최소 평가값)이나 논리합(화상간의 최대 평가값)을 취함으로써 행한다. 도 12a, 도 12b 및 도 13에 그 구체적인 효과의 예를 나타낸다.
도 12a의 1200는 검사 대상이 되는 칩의 화상, 1110은 표준 화상이다. 패치(1201 내지 1203) 중, 패치(1202) 내의 패턴(가로 줄무늬의 십자 패턴)은 결함을 나타낸다. 스텝 S1103에서, 표준 화상(1110)의 패치(1201a)에 대한 유사 패치가 1203a, 패치(1202a)에 대한 유사 패치가 1201a, 패치(1203a)에 대한 유사 패치가 1201a로서 추출되었다고 한다. 이 배치 정보로부터 S1104에서 화상(1200)의 자기 참조 화상을 생성한 화상이 1210이다. 그리고, S1105에서 화상(1200)과 자기 참조 화상(1210)을 비교하여 그들의 차화상(1215)을 작성함으로써, 결함(1202d)이 검출된다(S1106).
이에 대해, 도 12b에 도시하는 검사 대상 화상(1220)과 같이, 패치(1204 내지 1206) 중, 패치(1204, 1205) 내 각각에 결함이 생긴 경우, S1104에서 상기 배치 정보로부터 생성되는 화상(1220)의 자기 참조 화상은 1230이 되고, 결함 판정 스텝 S1105에서 작성한 화상(1220)과 자기 참조 화상(1230)과의 차화상(1225)에는 패치(1205) 내가 되는 결함은 검출할 수 없다. 또한 패치(1204, 1205)가 서로 유사 패턴이었던 경우, 2개의 결함 모두 검출할 수 없다.
이에 대해, 도 13은, 복수의 패턴 배치 정보를 이용함으로써, 복수의 유사 패턴에 걸친 큰 결함을 검출 가능하게 하는 예이다. 검사 대상 화상(1300) 내의 3개의 패치(1301 내지 1303) 중 패치(1301, 1302) 내 각각에 결함이 생긴 검사 대상 화상(1300)에 대해, 스텝 S1103에 있어서 구한 상기 배치 정보로부터 자기 참조 화상 생성 스텝 S1104에서 자기 참조 화상 생성부(8-22')에 있어서 생성되는 화상(1310) 외에 스텝 S1103에서 학습부(8-21')에 있어서 2번째로 유사도가 더 높은 패치에 의한 패턴의 배치 정보를 구하고, 이 2번째로 유사도가 높은 패치에 의한 패턴의 배치 정보로부터 자기 참조 화상 생성 스텝 S1104에 있어서 자기 참조 화상 생성부(8-22')에서 1320을 자기 참조 화상으로서 생성한다.
이것은, 표준 화상(1110)에 있어서, 패치(1301a)에 대한 2번째의 유사 패치가 1302a, 패치(1302a)에 대한 2번째의 유사 패치가 1303a라고 한 2번째의 패턴 배치 정보로부터 생성한 것이다. 그리고, 결함 판정 스텝 S1105에 있어서 결함 판정부(8-23')에서 화상(1300)과 2개의 자기 참조 화상(1310, 1320)을 비교하고, 그 결과, 차화상(1331a)과 차화상(1331b)을 결함 후보로서 추출한다(S1106).
그리고, 결함 판정부(8-23')에서 이들 2개의 비교 결과를 통합함(여기서는, 논리합을 취함)으로써, 검사 대상 화상(1300)의 패치(1301, 1302) 내의 결함 화상(1332)이 추출된다. 여기서는, 이상과 같이, 큰 결함을 못보고 지나치는 것을 방지하기 위해 2개의 자기 참조 화상과의 비교 결과의 논리합을 취하는 예를 나타냈지만, 오검출을 방지하기 위해, 2개 이상의 복수의 자기 참조 화상과의 비교 결과에 대하여 논리곱을 취함으로써 처리는 다소 복잡해지지만, 보다 신뢰성이 높은 결함 검출을 행할 수 있다.
생성한 자기 참조 화상을 이용하여 검사 화상(51)과 비교하여, 결함 후보를 추출하는 처리는 실시예 1에 있어서 도 8을 이용하여 설명한 것과 동일하다. 또한, 검사 결과의 출력에 대해서도, 실시예 1에 있어서 도 14를 이용하여 설명한 것과 동일하다.
이상, 본 발명의 일 실시예를 반도체 웨이퍼를 대상으로 한 암시야 검사 장치에 있어서의 비교 검사 화상을 예로 들어 설명하였지만, 전자선식 패턴 검사에 있어서의 비교 화상에도 적용 가능하다. 또한, 명시야 조명의 패턴 검사 장치에도 적용 가능하다.
검사 대상은 반도체 웨이퍼에 한정되는 것이 아니라, 화상의 비교에 의해 결함 검출이 행해져 있는 것이면, 예를 들면 TFT 기판, 포토마스크, 프린트판 등으로도 적용 가능하다.
본 발명은, 반도체 웨이퍼, TFT, 포토마스크 등의 피검사 대상물의 화상(검출 화상)으로부터 미세한 패턴 결함이나 이물 등을 검출하는 결함 검사 장치 및 그 방법에 이용할 수 있다.
1 : 광학부
2 : 메모리
3 : 화상 처리부
4a, 4b : 조명부
5 : 반도체 웨이퍼
7a, 7b : 검출부
8-2 : 결함 후보 검출부
8-3 : 검사 후처리부
31, 32 : 센서부
9 : 전체 제어부
36 : 유저 인터페이스부

Claims (16)

  1. 시료 상에 형성된 패턴을 검사하는 장치로서,
    시료를 재치하여 적어도 한 방향으로 연속적으로 이동 가능한 테이블 수단과,
    상기 테이블 수단에 재치된 상기 시료를 촬상하여 그 시료 상에 형성된 패턴의 화상을 취득하는 화상 취득 수단과,
    상기 화상 취득 수단에 의해 취득한 상기 패턴의 화상으로부터 그 패턴의 배치 정보를 추출하는 패턴 배치 정보 추출 수단과,
    상기 패턴 배치 정보 추출 수단에 의해 추출한 상기 패턴의 배치 정보와 상기 화상 취득 수단에 의해 취득한 상기 패턴의 화상으로부터 참조 화상을 작성하는 참조 화상 작성 수단과,
    상기 참조 화상 작성 수단에 의해 작성한 상기 참조 화상과 상기 화상 취득 수단에 의해 취득한 상기 패턴의 화상을 비교하여 상기 패턴의 결함 후보를 추출하는 결함 후보 추출 수단
    을 구비한 것을 특징으로 하는 결함 검사 장치.
  2. 제1항에 있어서,
    상기 화상 취득 수단은, 상기 취득한 상기 패턴의 화상을 분할하여 출력하고, 상기 패턴 배치 정보 추출 수단은, 상기 화상 취득 수단으로부터 분할하여 출력된 분할 화상의 패턴의 배치 정보를 추출하고, 상기 참조 화상 작성 수단은 상기 분할 화상에 대응하는 참조 화상을 작성하고, 상기 결함 후보 추출 수단은 상기 참조 화상 작성 수단에 의해 작성한 상기 분할 화상에 대응하는 참조 화상과 상기 화상 취득 수단으로부터 분할하여 출력된 분할 화상을 비교하여 상기 패턴의 결함 후보를 추출하는 것을 특징으로 하는 결함 검사 장치.
  3. 제1항에 있어서,
    상기 화상 취득 수단은, 상기 시료에 광을 조사하는 조명 광학계부와, 그 조명 광학계부에 의해 광이 조사된 상기 시료로부터의 반사광을 검출하는 반사광 검출 광학계를 구비하고 있는 것을 특징으로 하는 결함 검사 장치.
  4. 제1항에 있어서,
    상기 결함 후보 추출 수단에 의해 추출한 결함 후보로부터, Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 행하는 결함 분류ㆍ치수 추정 수단을 더 구비한 것을 특징으로 하는 결함 검사 장치.
  5. 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴을 검사하는 장치로서,
    시료를 재치하여 적어도 한 방향으로 연속적으로 이동 가능한 테이블 수단과,
    상기 테이블 수단에 재치된 상기 시료를 촬상하여 그 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 순차적으로 취득하는 화상 취득 수단과,
    상기 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 반복 형성된 패턴의 화상으로부터 표준 화상을 생성하는 표준 화상 생성 수단과,
    상기 표준 화상 생성 수단에 의해 생성한 표준 화상으로부터 상기 원래 동일한 형상으로 되어야 할 패턴의 배치 정보를 추출하는 패턴 배치 정보 추출 수단과,
    상기 패턴 배치 정보 추출 수단에 의해 추출한 패턴의 배치 정보와 상기 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 검사해야 할 패턴의 화상 또는 상기 표준 화상 생성 수단에 의해 생성한 표준 화상을 이용하여 참조 화상을 작성하는 참조 화상 작성 수단과,
    상기 참조 화상 작성 수단에 의해 작성한 참조 화상과 상기 화상 취득 수단에 의해 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 상기 검사해야 할 패턴의 화상을 비교하여 그 검사해야 할 패턴의 결함 후보를 추출하는 결함 후보 추출 수단
    을 구비한 것을 특징으로 하는 결함 검사 장치.
  6. 제5항에 있어서,
    상기 화상 취득 수단은, 상기 순차적으로 취득한 상기 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 분할하여 출력하고, 상기 표준 화상 생성 수단은, 상기 화상 취득 수단으로부터 분할하여 출력된 상기 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상으로부터 상기 분할된 화상에 대응하는 분할된 표준 화상을 생성하고, 상기 패턴 배치 정보 추출 수단은, 상기 표준 화상 생성 수단에 의해 생성된 분할된 표준 화상의 패턴의 배치 정보를 추출하고, 상기 참조 화상 작성 수단은, 상기 패턴 배치 정보 추출 수단에 의해 추출된 상기 분할된 표준 화상의 패턴의 배치 정보와 상기 화상 취득 수단으로부터 분할하여 출력된 상기 분할된 화상 또는 상기 표준 화상 생성 수단에 의해 생성된 상기 분할된 표준 화상을 이용하여 그 분할된 화상에 대응하는 참조 화상을 작성하고,
    상기 결함 후보 추출 수단은, 상기 참조 화상 작성 수단에 의해 작성한 상기 분할된 화상에 대응하는 참조 화상과 상기 화상 취득 수단으로부터 분할하여 출력된 상기 분할된 화상을 비교하여 상기 패턴의 결함 후보를 추출하는 것을 특징으로 하는 결함 검사 장치.
  7. 제5항에 있어서,
    상기 화상 취득 수단은, 상기 시료에 광을 조사하는 조명 광학계부와, 그 조명 광학계부에 의해 광이 조사된 상기 시료로부터의 반사광을 검출하는 반사광 검출 광학계를 구비하고 있는 것을 특징으로 하는 결함 검사 장치.
  8. 제5항에 있어서,
    상기 결함 후보 추출 수단에 의해 추출한 결함 후보로부터, Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 행하는 결함 분류ㆍ치수 추정 수단을 더 구비한 것을 특징으로 하는 결함 검사 장치.
  9. 시료 상에 형성된 패턴을 검사하는 방법으로서,
    상기 시료를 한 방향으로 연속적으로 이동시키면서 상기 시료를 촬상하여 그 시료 상에 형성된 패턴의 화상을 취득하고,
    상기 취득한 패턴의 화상으로부터 그 패턴의 배치 정보를 추출하고,
    상기 추출한 패턴의 배치 정보를 이용하여 상기 취득한 패턴의 화상 중 검사 대상 화상으로부터 참조 화상을 작성하고,
    상기 작성한 참조 화상과 상기 검사 대상 화상을 비교하여 상기 패턴의 결함 후보를 추출하는
    것을 특징으로 하는 결함 검사 방법.
  10. 제9항에 있어서,
    상기 패턴의 배치 정보를 추출하는 스텝에 있어서, 상기 취득한 상기 패턴의 화상을 분할한 화상마다 패턴의 배치 정보를 추출하고,
    상기 참조 화상을 작성하는 스텝에 있어서 상기 분할한 화상마다 추출한 패턴의 배치 정보와 상기 분할한 화상을 이용하여 그 분할한 화상에 대응하는 참조 화상을 작성하고,
    상기 패턴의 결함 후보를 추출하는 스텝에 있어서, 상기 분할한 화상에 대응하여 작성한 참조 화상과 상기 분할한 화상을 비교하여 상기 패턴의 결함 후보를 추출하는 것을 특징으로 하는 결함 검사 방법.
  11. 제9항에 있어서,
    상기 패턴의 화상을 취득하는 것을, 상기 시료에 광을 조사하고, 그 광이 조사된 상기 시료로부터의 반사광을 검출함으로써 상기 패턴의 화상을 취득하는 것을 특징으로 하는 결함 검사 방법.
  12. 제9항에 있어서,
    상기 패턴의 결함 후보를 추출하는 스텝에 있어서 추출한 결함 후보로부터 Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 행하는 결함 분류ㆍ치수 추정하는 스텝을 더 구비한 것을 특징으로 하는 결함 검사 방법.
  13. 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴을 검사하는 방법으로서,
    상기 시료를 한 방향으로 연속적으로 이동시키면서 상기 시료를 촬상하여 그 시료 상에 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 순차적으로 취득하고,
    상기 순차적으로 취득한 원래 동일한 형상으로 되어야 할 반복 형성된 패턴의 복수의 화상으로부터 표준 화상을 생성하고,
    상기 생성한 표준 화상으로부터 상기 원래 동일한 형상으로 되어야 할 패턴의 배치 정보를 추출하고,
    상기 추출한 패턴의 배치 정보와 상기 순차적으로 취득한 원래 동일한 형상으로 되어야 할 패턴의 화상 중 검사해야 할 패턴의 화상 또는 상기 생성한 표준 화상을 이용하여 참조 화상을 작성하고,
    상기 작성한 참조 화상과 상기 검사해야 할 패턴의 화상을 비교하여 그 검사해야 할 패턴의 결함 후보를 추출하는
    것을 특징으로 하는 결함 검사 방법.
  14. 제13항에 있어서,
    상기 표준 화상을 생성하는 스텝에 있어서, 상기 반복 형성된 원래 동일한 형상으로 되어야 할 패턴의 화상을 분할한 화상에 대응하는 분할된 표준 화상을 생성하고,
    상기 패턴의 배치 정보를 추출하는 스텝에 있어서, 상기 생성한 분할된 표준 화상마다 상기 패턴의 배치 정보를 추출하고,
    상기 참조 화상을 작성하는 스텝에 있어서, 상기 분할된 표준 화상마다 추출한 패턴의 배치 정보와 상기 분할한 화상과 또는 상기 분할된 표준 화상을 이용하여 그 분할한 화상에 대응하는 참조 화상을 작성하고,
    상기 패턴의 결함 후보를 추출하는 스텝에 있어서, 상기 분할한 화상에 대응하여 작성한 참조 화상과 상기 분할한 화상을 비교하여 상기 패턴의 결함 후보를 추출하는 것을 특징으로 하는 결함 검사 방법.
  15. 제13항에 있어서,
    상기 패턴의 화상을 취득하는 것을, 상기 시료에 광을 조사하고, 그 광이 조사된 상기 시료로부터의 반사광을 검출함으로써 상기 패턴의 화상을 취득하는 것을 특징으로 하는 결함 검사 방법.
  16. 제13항에 있어서,
    상기 패턴의 결함 후보를 추출하는 스텝에 있어서 추출한 결함 후보로부터 Nuisance 결함이나 노이즈를 제거하고, 남은 결함에 대하여 결함종에 따른 분류와 치수 추정을 행하는 결함 분류ㆍ치수 추정하는 스텝을 더 구비한 것을 특징으로 하는 결함 검사 방법.
KR1020127017486A 2010-02-08 2011-02-04 결함 검사 방법 및 그 장치 KR101338837B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010025368A JP5498189B2 (ja) 2010-02-08 2010-02-08 欠陥検査方法及びその装置
JPJP-P-2010-025368 2010-02-08
PCT/JP2011/052430 WO2011096544A1 (ja) 2010-02-08 2011-02-04 欠陥検査方法及びその装置

Publications (2)

Publication Number Publication Date
KR20120099481A true KR20120099481A (ko) 2012-09-10
KR101338837B1 KR101338837B1 (ko) 2013-12-06

Family

ID=44355538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017486A KR101338837B1 (ko) 2010-02-08 2011-02-04 결함 검사 방법 및 그 장치

Country Status (4)

Country Link
US (1) US20120294507A1 (ko)
JP (1) JP5498189B2 (ko)
KR (1) KR101338837B1 (ko)
WO (1) WO2011096544A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330450B2 (en) 2013-05-31 2016-05-03 Samsung Sds Co., Ltd. Method and apparatus for detecting repetitive pattern in image
KR20180019734A (ko) * 2015-06-25 2018-02-26 제이에프이 스틸 가부시키가이샤 표면 결함 검출 장치 및 표면 결함 검출 방법
KR20190135246A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 검사 방법 및 검사 장치
US11041815B2 (en) 2016-05-23 2021-06-22 Hitachi High-Tech Corporation Inspection information generation device, inspection information generation method, and defect inspection device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102901737A (zh) * 2011-07-27 2013-01-30 何忠亮 一种自动光学检测方法
JP6049101B2 (ja) * 2013-01-17 2016-12-21 株式会社日立ハイテクノロジーズ 検査装置
JP5661833B2 (ja) * 2013-02-28 2015-01-28 ファナック株式会社 線状パターンを含む対象物の外観検査装置及び外観検査方法
CN103968759A (zh) * 2014-05-07 2014-08-06 京东方科技集团股份有限公司 一种检测装置和方法
KR101694337B1 (ko) * 2015-02-05 2017-01-09 동우 화인켐 주식회사 필름의 검사 방법
US10458924B2 (en) * 2016-07-04 2019-10-29 Hitachi High-Technologies Corporation Inspection apparatus and inspection method
US10228495B2 (en) 2016-09-08 2019-03-12 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
WO2019194064A1 (ja) * 2018-04-02 2019-10-10 日本電産株式会社 画像処理装置、画像処理方法、外観検査システムおよび外観検査方法
JP6675433B2 (ja) * 2018-04-25 2020-04-01 信越化学工業株式会社 欠陥分類方法、フォトマスクブランクの選別方法、およびマスクブランクの製造方法
US11815470B2 (en) 2019-01-17 2023-11-14 Applied Materials Israel, Ltd. Multi-perspective wafer analysis
JP7170605B2 (ja) * 2019-09-02 2022-11-14 株式会社東芝 欠陥検査装置、欠陥検査方法、およびプログラム
CN111062938B (zh) * 2019-12-30 2022-12-30 科派股份有限公司 基于机器学习的板材涨塞检测***和检测方法
CN114930249A (zh) 2019-12-31 2022-08-19 Asml控股股份有限公司 污染物检测量测***、光刻设备及其方法
JP7475902B2 (ja) 2020-03-10 2024-04-30 レーザーテック株式会社 検査装置、及び参照画像の生成方法
WO2021250884A1 (ja) * 2020-06-12 2021-12-16 株式会社日立ハイテク 欠陥検査のための方法、システム、及びコンピューター可読媒体
WO2022051551A1 (en) * 2020-09-02 2022-03-10 Applied Materials Israel Ltd. Multi-perspective wafer analysis
US11688055B2 (en) * 2021-01-27 2023-06-27 Applied Materials Israel Ltd. Methods and systems for analysis of wafer scan data
JP7290780B1 (ja) 2022-09-01 2023-06-13 株式会社エクサウィザーズ 情報処理方法、コンピュータプログラム及び情報処理装置
CN115661136B (zh) * 2022-12-12 2023-03-07 深圳宝铭微电子有限公司 一种碳化硅材质的半导体缺陷检测方法
CN116363133B (zh) * 2023-06-01 2023-07-28 无锡斯达新能源科技股份有限公司 基于机器视觉的照明器配件缺陷检测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566470B2 (ja) 1996-09-17 2004-09-15 株式会社日立製作所 パターン検査方法及びその装置
JPH10340347A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd パターン検査方法及びその装置並びに半導体ウエハの製造方法
JP2001077165A (ja) 1999-09-06 2001-03-23 Hitachi Ltd 欠陥検査方法及びその装置並びに欠陥解析方法及びその装置
JP3927353B2 (ja) 2000-06-15 2007-06-06 株式会社日立製作所 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置
JP4275345B2 (ja) * 2002-01-30 2009-06-10 株式会社日立製作所 パターン検査方法及びパターン検査装置
JP2006220644A (ja) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp パターン検査方法及びその装置
CA2507174C (en) * 2005-05-13 2013-07-16 Semiconductor Insights Inc. Method of registering and aligning multiple images
US7801353B2 (en) * 2006-02-01 2010-09-21 Applied Materials Israel, Ltd. Method for defect detection using computer aided design data
JP4359601B2 (ja) * 2006-06-20 2009-11-04 アドバンスド・マスク・インスペクション・テクノロジー株式会社 パターン検査装置、及びパターン検査方法
JP4664327B2 (ja) * 2007-05-16 2011-04-06 株式会社日立ハイテクノロジーズ パターン検査方法
JP4919988B2 (ja) * 2008-03-07 2012-04-18 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターン検査方法
JP5414215B2 (ja) * 2008-07-30 2014-02-12 株式会社日立ハイテクノロジーズ 回路パターン検査装置、および回路パターンの検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330450B2 (en) 2013-05-31 2016-05-03 Samsung Sds Co., Ltd. Method and apparatus for detecting repetitive pattern in image
KR20180019734A (ko) * 2015-06-25 2018-02-26 제이에프이 스틸 가부시키가이샤 표면 결함 검출 장치 및 표면 결함 검출 방법
US11041815B2 (en) 2016-05-23 2021-06-22 Hitachi High-Tech Corporation Inspection information generation device, inspection information generation method, and defect inspection device
KR20190135246A (ko) * 2018-05-28 2019-12-06 삼성전자주식회사 검사 방법 및 검사 장치

Also Published As

Publication number Publication date
KR101338837B1 (ko) 2013-12-06
WO2011096544A1 (ja) 2011-08-11
US20120294507A1 (en) 2012-11-22
JP2011163855A (ja) 2011-08-25
JP5498189B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
KR101338837B1 (ko) 결함 검사 방법 및 그 장치
US9846930B2 (en) Detecting defects on a wafer using defect-specific and multi-channel information
KR102525814B1 (ko) 반도체 웨이퍼 검사용 3차원 이미징
KR102379872B1 (ko) 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출
JP5553716B2 (ja) 欠陥検査方法及びその装置
US8811712B2 (en) Defect inspection method and device thereof
US20080292176A1 (en) Pattern inspection method and pattern inspection apparatus
US20200232934A1 (en) Multi-perspective wafer analysis
US11815470B2 (en) Multi-perspective wafer analysis
JP2007101401A (ja) 外観検査装置及び外観検査方法
JP2010151824A (ja) パターン検査方法及びその装置
US20150109435A1 (en) Inspection apparatus
WO2017203554A1 (ja) 検査用情報生成装置、検査用情報生成方法、及び欠陥検査装置
JP4716827B2 (ja) 外観検査装置及び外観検査方法
JP2006074065A (ja) 試料の検査装置
CN116368377A (zh) 多视角晶片分析
JP2008002934A (ja) 外観検査装置及び外観検査方法
JP2006093172A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee