KR20120092000A - 파장변환층을 갖는 발광 소자 - Google Patents

파장변환층을 갖는 발광 소자 Download PDF

Info

Publication number
KR20120092000A
KR20120092000A KR1020110138520A KR20110138520A KR20120092000A KR 20120092000 A KR20120092000 A KR 20120092000A KR 1020110138520 A KR1020110138520 A KR 1020110138520A KR 20110138520 A KR20110138520 A KR 20110138520A KR 20120092000 A KR20120092000 A KR 20120092000A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
electrode
emitting device
wavelength
Prior art date
Application number
KR1020110138520A
Other languages
English (en)
Inventor
정정화
김유진
김정두
정승호
김민혜
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46884246&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20120092000(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to US13/984,154 priority Critical patent/US9112121B2/en
Priority to EP12744986.6A priority patent/EP2673812B1/en
Priority to PCT/KR2012/000728 priority patent/WO2012108636A2/en
Priority to CN201280017635.1A priority patent/CN103477456B/zh
Publication of KR20120092000A publication Critical patent/KR20120092000A/ko
Priority to US14/815,404 priority patent/US9450155B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

파장변환층을 갖는 발광 소자가 개시된다. 이 발광 소자는, 복수의 반도체 적층 구조체; 복수의 반도체 적층 구조체를 서로 전기적으로 연결하는 커넥터들; 복수의 반도체 적층 구조체를 덮는 단일의 파장변환층; 적어도 하나의 반도체 적층 구조체에 전기적으로 접속된 전극; 이 전극 상에 위치하고, 파장변환층을 관통하여 외부에 노출되며, 발광 소자로의 전류 입력단 또는 발광 소자로부터의 전류 출력단을 형성하는 적어도 하나의 추가전극을 포함한다. 단일의 파장변환층이 복수의 반도체 적층 구조체를 덮기 때문에 복수의 반도체 적층 구조체를 일체로 패키지나 모듈 등의 칩 실장 부재에 실장할 수 있다. 나아가, 복수의 반도체 적층 구조체가 서로 전기적으로 연결되어 있으므로, 전류 입력단 및/또는 전류 출력단에만 파장변환층을 관통하는 추가전극을 배치할 수 있어 패키지 레벨 또는 모듈 레벨에서 와이어 본딩 공정을 단순화할 수 있다.

Description

파장변환층을 갖는 발광 소자{LIGHT EMITTING DEVICE HAVING WAVELENGTH CONVERTING LAYER}
본 발명은 발광 소자에 관한 것으로, 더욱 상세하게는 파장변환층을 갖는 발광 소자에 관한 것이다.
현재 발광 다이오드는 경박단소화가 가능하고, 에너지 절감과 오랜 기간 동안 수명이 유지되는 장점으로 인해 휴대폰을 비롯한 각종 표시장치의 배면 광원으로 이용되고 있으며, 발광 다이오드를 실장한 발광 다이오드 패키지는 높은 연색성을 갖는 백색광 구현이 가능하기 때문에 형광등과 같은 백색광원을 대체하여 일반조명에도 적용될 것으로 기대되고 있다.
한편, 발광 다이오드를 이용하여 백색광을 구현하는 다양한 방법이 있으며, 일반적으로 430nm~470nm의 청색광을 방출하는 InGaN 발광 다이오드와 상기 청색광을 장파장으로 변환할 수 있는 형광체를 조합하여 백색광을 구현하는 방법이 사용되고 있다. 예컨대, 백색광은 청색 발광 다이오드와 상기 청색 발광 다이오드에 의해 여기되어 황색을 방출하는 황색 형광체의 조합을 통해 구현되거나 청색 발광 다이오드와 녹색 형광체 및 적색 형광체의 조합으로 구현될 수 있다.
종래, 백색 발광 다이오드 패키지는 패키지 레벨에서 형광체가 함유된 수지로 발광 다이오드 칩을 봉지하여 형성되어 왔다. 그러나 형광체가 수지 내에 균일하게 분포되지 못하고 또한 수지를 균일한 두께로 형성하는 것이 어려운 문제가 있다.
이에 따라, 웨이퍼 레벨 또는 칩 레벨에서 균일한 형광체층을 형성하여 파장변환층을 갖는 개별 발광 다이오드 칩을 제공하는 기술이 연구되고 있다. 균일한 두께의 파장변환층을 갖는 발광 다이오드 칩을 제공함으로써 패키지 레벨에서의 파장변환층 형성 공정을 생략할 수 있으며, 또한 균일한 두께의 파장변환층을 이용하기 때문에 지향각에 따른 색 편차를 방지할 수 있을 것으로 기대된다.
그러나, 이러한 기술은 개별 발광 다이오드 칩이 파장변환층을 갖기 때문에 고출력 발광 다이오드 패키지와 같이 다수의 발광 다이오드 칩을 필요로 하는 경우, 패키지 레벨에서 각 발광 다이오드 칩을 개별적으로 실장하고 또한 와이어를 본딩해야 하므로 패키징 공정을 단순화하는데 한계가 있다. 나아가, 다수의 발광 다이오드 칩을 실장함에 따라 패키지의 크기가 커지며, 점광원에 가까운 광원을 제공하기 어렵다.
본 발명이 해결하려는 과제는, 패키지 레벨 또는 모듈 레벨에서 수행되는 복수 칩의 실장 공정 및/또는 와이어 본딩 공정을 단순화할 수 있으며 또한 광원의 크기를 감소시킬 수 있는 파장변환층을 갖는 발광 소자를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 파장 변환층에서 변환된 광이 다시 발광 다이오드 칩 내부로 입사되어 손실되는 것을 방지할 수 있는 발광 소자를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 파장변환층이 광에 의해 손상되는 것을 완화할 수 있는 발광 소자를 제공하는 것이다.
본 발명에 따른 파장변환층을 갖는 발광 소자는, 서로 전기적으로 연결된 복수의 반도체 적층 구조체; 상기 복수의 반도체 적층 구조체를 덮는 파장변환층; 적어도 하나의 반도체 적층 구조체에 전기적으로 접속된 전극; 및 상기 전극 상에 위치하고, 상기 파장변환층을 관통하여 외부에 노출되는 적어도 하나의 추가전극을 포함한다. 복수의 반도체 적층 구조체가 서로 전기적으로 연결되어 있으므로, 전류 입력단 및/또는 전류 출력단에만 파장변환층을 관통하는 추가전극을 배치할 수 있어 패키지 레벨 또는 모듈 레벨에서 와이어 본딩 공정을 단순화할 수 있다.
상기 복수의 반도체 적층 구조체는 커넥터를 통해 서로 전기적으로 접속할 수 있다. 상기 파장변환층은 상기 커넥터를 덮을 수 있다. 예컨대, 단일의 파장변환층이 상기 복수의 반도체 적층 구조체를 덮을 수 있다. 단일의 파장변환층이 복수의 반도체 적층 구조체를 덮기 때문에 복수의 반도체 적층 구조체를 일체로 패키지나 모듈 등의 칩 실장 부재에 실장할 수 있다.
상기 추가전극은, 상기 발광소자로부터 전류가 출력되는 제1 추가전극, 및 상기 발광소자로 전류가 입력되는 제2 추가전극을 포함할 수 있다. 더욱이, 상기 발광 소자는 복수의 제1 추가전극과 복수의 제2 추가전극을 가질 수 있으며, 단일의 제1 추가전극과 단일의 제2 추가전극을 가질 수도 있다.
한편, 상기 복수의 반도체 적층 구조체 중 적어도 하나는 복수의 발광셀들로 구성되고, 상기 복수의 발광셀들은 배선들에 의해 서로 전기적으로 연결될 수 있다.
몇몇 실시예들에 있어서, 상기 복수의 반도체 적층 구조체 상호간의 공간적인 관계는 상기 파장변환층에 의해 유지될 수 있다. 즉, 상기 복수의 반도체 적층 구조체 전체를 지지하는 지지기판이 별도로 존재하지 않을 수 있으며, 단지 파장변환층이 이들 복수의 반도체 적층 구조체를 결합시킨다.
다른 실시예들에 있어서, 상기 복수의 반도체 적층 구조체 상호간의 공간적인 관계는 지지기판에 의해 유지될 수 있다. 상기 파장변환층은 상기 지지기판 상에서 상기 복수의 반도체 적층 구조체를 덮을 수 있다.
한편, 상기 복수의 반도체 적층 구조체는 제1 파장의 광을 방출하는 반도체 적층 구조체, 및 상기 제1 파장보다 장파장인 제2 파장의 광을 방출하는 제2 반도체 적층 구조체를 포함할 수 있다.
또한, 상기 발광 소자는 복수의 발광 다이오드 칩을 포함할 수 있으며, 여기서 각 발광 다이오드 칩은, 기판 및 상기 기판 상에 위치하는 반도체 적층 구조체를 포함할 수 있다. 또한, 상기 복수의 발광 다이오드 칩은 동일한 파장의 광을 방출할 수 있으나, 이에 한정되는 것은 아니며, 서로 다른 파장의 광을 방출하는 발광 다이오드 칩들을 포함할 수 있다. 나아가, 상기 복수의 발광 다이오드 칩 중 적어도 하나는 복수의 발광셀을 가질 수 있다.
한편, 상기 커넥터들은 특별히 한정되는 것은 아니나, 본딩 와이어를 포함할 수 있다. 상기 추가전극은 와이어의 볼 본딩 공정을 이용하여 형성될 수 있다. 이 경우, 상기 추가전극과 함께 상기 본딩 와이어들을 동일 공정 단계에서 함께 형성할 수 있다.
몇몇 실시예들에 있어서, 상기 복수의 발광 다이오드 칩이 상기 지지기판 상에 배열되어 지지기판에 의해 지지될 수 있다. 나아가, 상기 발광 소자는 상기 지지기판 상에 형성된 본딩 패턴을 더 포함할 수 있다. 상기 본딩 패턴에는 와이어가 본딩될 수 있다. 상기 본딩 패턴의 도움으로, 복수의 발광 다이오드 칩을 본딩 와이어들을 이용하여 용이하게 결선할 수 있다.
한편, 상기 발광 소자는 상기 파장변환층과 적어도 하나의 반도체 적층 구조체 사이에 개재된 스페이서층을 더 포함할 수 있다. 상기 스페이서층은 절연층으로 형성된다. 나아가, 상기 스페이서층은 분포 브래그 반사기를 포함할 수 있으며, 또한 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함할 수 있다.
상기 스페이서층은 상기 파장변환층과 상기 반도체 적층 구조체 사이에 개재되어 상기 파장변환층을 상기 반도체 적층 구조체로부터 이격시킨다. 상기 스페이서층은 반도체 적층 구조체로부터 방출되는 광에 의해 발생될 수 있는 상기 파장 변환층 내의 형광체의 황변을 방지한다.
상기 분포 브래그 반사기는 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 형성될 수 있다. 상기 분포 브래그 반사기는 이들 절연층들의 광학 두께를 조절함으로써 상기 활성층에서 생성된 광을 투과시키고 상기 파장변환층에서 변환된 광을 반사시키도록 형성될 수 있다.
한편, 상기 응력 완화층은 상기 분포 브래그 반사기에 유발되는 응력을 완화하여 상기 분포 브래그 반사기가 그 아래의 층, 예컨대 반도체 적층 구조체로부터 박리되는 것을 방지한다. 상기 응력 완화층은 스핀-온-글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다.
한편, 상기 추가전극은 상기 전극에 비해 좁은 폭을 가질 수 있으며, 상기 전극에서 멀어질수록 폭이 좁아질 수 있다. 이에 따라, 상기 추가전극을 상기 전극에 안정하게 부착시킬 수 있으며, 향후 와이어를 본딩하는 공정의 신뢰성을 보증할 수 있다.
본 발명의 또 다른 태양에 따른 발광 소자는, 제1 리드 전극 및 제2 리드 전극을 갖는 지지기판; 상기 지지기판 상에 실장된 복수의 발광 다이오드 칩; 및 상기 복수의 발광 다이오드 칩을 덮는 단일의 파장변환층을 포함한다. 여기서, 상기 제1 및 제2 리드 전극들은 상기 지지기판을 관통하여 지지기판의 하부로 연장된다.
이에 따라, 상기 제1 및 제2 리드 전극들을 이용하여 외부 전원에 연결할 수 있으므로, 추가 전극을 생략할 수 있다.
몇몇 실시예들에 있어서, 상기 복수의 발광 다이오드 칩은, 제1 파장의 광을 방출하는 제1 발광 다이오드 칩; 및 상기 제1 파장보다 장파장인 제2 파장의 광을 방출하는 제2 발광 다이오드 칩을 포함할 수 있다.
한편, 상기 복수의 발광 다이오드 칩은 상기 제1 리드 전극과 제2 리드 전극 사이에서 서로 직렬 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 방식으로 서로 연결될 수 있다. 또한, 상기 복수의 발광 다이오드 칩은 본딩 와이어를 통해 서로 전기적으로 연결될 수 있으며, 또는 상기 복수의 발광 다이오드 칩이 상기 지지기판 상에 플립 본딩되어 서로 전기적으로 연결될 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 모듈 및 조명 장치가 제공될 수 있다. 상기 발광 모듈은 앞서 설명한 발광 모듈및, 상기 발광 모듈이 실장되는 인쇄회로기판을 포함한다. 나아가, 상기 조명 장치는 상기 발광 모듈을 포함한다.
본 발명에 따르면, 복수의 반도체 적층 구조체가 서로 전기적으로 연결되어 있으므로, 전류 입력단 및/또는 전류 출력단에만 파장변환층을 관통하는 추가전극을 배치하거나, 또는 지지기판을 관통하는 리드 전극들을 채택함으로써, 패키지 레벨 또는 모듈 레벨에서 와이어 본딩 공정을 단순화할 수 있다. 나아가, 단일의 파장변환층을 이용하여 복수의 반도체 적층 구조체를 덮을 수 있어, 복수의 반도체 적층 구조체를 일체로 패키지나 모듈 등의 칩 실장 부재에 실장할 수 있다. 나아가, 또한, 본 발명에 따르면, 스페이서층을 채택함으로써 파장변환층 내의 형광체가 반도체 적층 구조체에서 방출되는 광에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 스페이서층이 분포 브래그 반사기를 포함함으로써, 파장변환층에서 변환된 광이 반도체 적층 구조체 내부로 다시 입사되는 것을 방지할 수 있어 광 효율을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위해 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 6은 도 5의 발광 소자를 설명하기 위한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 11은 본 발명의 도 10의 발광 소자를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 13은 본 발명의 발광 소자를 실장한 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 14는 본 발명의 복수의 발광셀을 갖는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 16은 도 15의 절취선 A-A를 따라 취해진 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 18은 본 발명의 일 실시예에 따른 발광 소자를 실장한 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 19는 본 발명의 또 다른 실시예에 따른 발광 소자를 실장한 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 모듈을 실장한 조명 장치를 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 발광 소자는 기판(21), 복수의 반도체 적층 구조체(S1, S2, S3, S4), 제1 전극(41), 제2 전극(42), 제1 추가 전극(43), 제2 추가 전극(44), 복수의 반도체 적층 구조체를 전기적으로 연결하는 커넥터(45) 및 파장 변환층(50)을 포함한다. 상기 각 반도체 적층 구조체(S1, S2, S3, S4)는 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 복수의 질화갈륨계 반도체 적층 구조체(30)로 형성된다. 또한, 제1 도전형 반도체층(25)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있으며, 파장변환층(50)과 각 반도체 적층 구조체(30) 사이에 스페이서층(33)이 개재될 수 있다.
기판(21)은 특별히 한정되지 않으며, 질화물 반도체층을 성장시킬 수 있는 기판, 예컨대 사파이어, 실리콘 탄화물, 스피넬, 또는 실리콘 등일 수 있다. 기판(21)은 반도체 적층 구조체에 비해 상대적으로 두꺼울 수 있다.
상기 활성층(27), 상기 제1 및 제2 도전형 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 제1 도전형 및/또는 제2 도전형 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 예컨대, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으나, 이에 한정되는 것은 아니며, 그 반대일 수 있다. 버퍼층(23)은 기판(21)과 제1 도전형 반도체층(25) 사이에서 격자 부정합을 완화하여 반도체층들(25, 27, 29) 내에 발생되는 결함밀도를 감소시킨다.
한편, 제1 전극(41)은 제1 도전형 반도체층(25)의 노출된 표면에 접촉하여 제1 도전형 반도체층(27)에 전기적으로 접속한다. 또한, 제2 전극(42)은 제2 도전형 반도체층(29) 상부에 위치하여 제2 도전형 반도체층(29)에 전기적으로 접속한다. 상기 제1 전극(41) 및 제2 전극(42)은 각 반도체 적층 구조체(S1, S2, S3, S4) 상에 형성될 수 있다. 제1 전극(41) 및 제2 전극(42)은 예컨대, Ti, Cu, Ni, Al, Au 또는 Cr을 포함할 수 있으며 이들 중 2개 이상의 물질로 형성될 수도 있다. 또한, 전류 분산을 위해 Ni/Au, ITO, IZO, ZnO와 같은 투명 도전층(31)이 제2 도전형 반도체층(29) 상에 형성될 수 있으며, 제2 전극(42)은 상기 투명 도전층에 접속할 수 있다.
제1 추가 전극(43)은 상기 발광 소자의 전류 출력단을 형성하며, 반도체 적층 구조체(S4)의 제1 전극(41) 상에 위치한다. 또한, 제2 추가전극(44)은 상기 발광 소자의 전류 입력단을 형성하며, 반도체 적층 구조체(S1)의 제2 전극(42) 상에 위치한다. 상기 제1 추가전극 및 제2 추가전극이 전류 출력단 및 전류 입력단을 형성하기 때문에, 상기 발광 소자는 단지 두개의 추가전극만을 가질 수 있다. 제1 추가 전극(43) 및 제2 추가 전극(44)은 각각 제1 전극(41) 및 제2 전극(42)의 폭에 비해 좁은 폭을 가질 수 있다. 즉, 제1 및 제2 추가전극(43, 44)은 각각 제1 전극(41) 및 제2 전극(42) 상부에 한정된다. 또한, 제1 추가 전극(43) 및 제2 추가 전극(44)은 각각 제1 전극(41) 및 제2 전극(42)으로부터 멀어질수록 폭이 좁아지는 형상을 가질 수 있다. 이러한 형상에 의해, 제1 추가 전극(43) 및 제2 추가 전극(44)이 각각 제1 전극(41) 및 제2 전극(42)에 안정하게 부착되어 유지될 수 있으며, 와이어 본딩 등의 후속 공정에 유리하다.
상기 커넥터들(45)이 반도체 적층 구조체들(S1, S2, S3, S4)을 서로 전기적으로 연결한다. 도 1의 도시된 바와 같이, 상기 반도체 적층 구조체들은 커넥터들(45)에 의해 직렬 연결될 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 커넥터들(45)에 의해 상기 반도체 적층 구조체들(S1, S2, S3, S4)은 직렬, 병렬, 직병렬, 역병렬 등 다양한 방식으로 전기적으로 연결될 수 있다.
상기 커넥터들(45)은 특히 본딩 와이어들일 수 있으며, 상기 제1 추가전극(43) 및 제2 추가전극(44)과 함께 와이어 본딩 공정을 이용하여 형성될 수 있다. 상기 반도체 적층 구조체들(S1, S2, S3, S4)이 기판(21) 상에 고정밀도로 배열되어 있기 때문에, 와이어 본딩 공정이 매우 정밀하게 수행될 수 있다.
단일의 파장 변환층(50)이 복수의 반도체 적층 구조체(30)의 측면 및 상부를 덮을 수 있다. 상기 파장 변환층(50)은 또한 본딩 와이어와 같은 커넥터들(45)을 덮을 수 있다.
파장 변환층(50)은 에폭시 또는 실리콘에 형광체가 함유되어 형성되거나 또는 형광체만으로 형성될 수 있다. 예컨대, 파장 변환층(50)은 웨이퍼 레벨에서 칩을 분할하기 전, 형광체를 함유하는 수지, 예컨대 에폭시 또는 실리콘을 스퀴즈를 이용하여 균일한 두께로 형성할 수 있다. 이때, 제1 추가 전극(43) 및 제2 추가 전극(44)을 덮는 수지를 그라인딩 등을 이용하여 제거함으로써 제1 및 제2 추가전극(43, 44)의 상면이 노출될 수 있다. 이에 따라, 상면이 평평한 파장 변환층(50)이 형성될 수 있으며, 제1 추가 전극(43) 및 제2 추가 전극(44)이 파장 변환층(50)을 관통하여 외부에 노출된다.
나아가, 파장 변환층(50)은 예컨대 1.4~2.0 범위 내의 굴절률을 가질 수 있으며, 굴절률을 조절하기 위해 TiO2, SiO2, Y2O3 등의 분말이 파장 변환층(50) 내에 혼입될 수 있다.
한편, 특별히 한정되는 것은 아니나, 제1 추가 전극(43)의 상면은 제2 추가 전극(44)의 상면과 동일한 높이에 위치할 수 있다. 따라서, 제2 도전형 반도체층(29) 및 활성층(25)의 일부를 제거하여 제1 도전형 반도체층(25)을 노출시킨 경우, 도시한 바와 같이, 제1 추가 전극(43)이 제2 추가 전극(44)에 비해 더 길 수 있다.
스페이서층(33)은 각 반도체 적층 구조체(30)와 파장변환층(50) 사이에 개재되어 파장변환층(50)을 반도체 적층 구조체(30)로부터 이격시킨다. 스페이서층(33)은 상기 반도체 적층 구조체(30) 및 투명 도전층(31)의 상부를 덮을 수 있다. 스페이서층(33)은 예컨대, 투명 수지, 실리콘 질화물 또는 실리콘 산화물로 형성될 수 있다. 상기 스페이서층(33)에 의해 파장변환층(50)이 반도체 적층 구조체(30)로부터 이격됨에 따라 파장변환층(50)의 황변을 방지할 수 있다.
본 실시예에 따르면, 반도체 적층 구조체(S1)의 제2 추가전극(44)이 전류입력단을 형성하여 외부로부터 발광소자로 전류가 입력될 수 있으며, 반도체 적층 구조체(S4)의 제1 추가전극(43)이 전류 출력단을 형성하여 발광 소자로부터 전류가 출력될 수 있다. 한편, 반도체 적층 구조체(S2, S3)는 커넥터들(45)을 통해 전류가 입출력된다. 따라서, 반도체 적층 구조체(S2, S3)는 모두 파장변환층(50) 내에 매립될 수 있으며, 이들 반도체 적층 구조체(S2, S3)에는 추가전극이 형성될 필요가 없다.
본 실시예에 따른 발광 소자는, 종래 발광 다이오드 칩 제조방법과 유사하게 성장 기판으로 사용되는 2인치 내지 6인지의 기판(21) 상에 형성된 반도체 적층 구조체들(30)을 이용하여 제조될 수 있다. 상기 반도체 적층 구조체들 상에 전극들(41, 42)을 형성하고, 선택된 유닛 별로 특정 반도체 적층 구조체(S1, S4) 상에 추가전극들(43, 44)을 형성하고 반도체 적층 구조체들을 전기적으로 연결하는 커넥터들(45)을 형성한다. 그 후, 웨이퍼 레벨에서 기판(21) 상부에 파장변환층(50)을 형성하고, 그라인딩 등의 기계적 연마에 의해 파장변환층(50)의 상부를 제거하여 추가전극들(43, 44)을 노출시키고, 이어서 선택된 유닛 별로 기판(21)을 분할함으로써 발광 소자가 완성될 수 있다. 이에 더하여, 상기 스페이서층(33)이 파장변환층(50)을 형성하기 전에 웨이퍼 레벨에서 미리 형성될 수 있다.
본 실시예에 따르면, 복수의 칩 영역에 대응하는 반도체 적층 구조체들(30)을 일체로 패키지나 모듈 등에 실장할 수 있다. 또한, 반도체 적층 구조체들(30)이 커넥터들(45)에 의해 전기적으로 연결되어 있으므로, 패키징 공정 또는 모듈 공정에서 요구되는 본딩와어어 수를 대폭 줄일 수 있어, 와이어 본딩 공정을 단순화할 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 실시예에 따른 발광 소자는 도 1 및 도 2를 참조하여 설명한 발광 소자와 대체로 유사하나, 스페이서층(33)이 분포 브래그 반사기(33b)를 포함하는 것에 차이가 있다. 또한, 상기 스페이서층(33)은 상기 분포 브래그 반사기(33b)와 반도체 적층 구조체(30) 사이에 개재된 응력 완화층(33a)을 포함할 수 있다.
즉, 상기 스페이서층(33)은 굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층한 분포 브래그 반사기(33a)를 포함할 수 있다. 있다. 이 경우, 굴절률이 다른 절연층들의 광학 두께를 조절함으로써, 상기 스페이서층(33)은 활성층(27)에서 생성된 광을 투과시키고, 외부에서 입사되거나 파장 변환층(50)에서 변환된 광을 반사시킬 수 있다. 이러한 분포 브래그 반사기는 가시광 영역 중 장파장 영역의 광을 반사시키고, 활성층(27)에서 생성된 단파장 가시광 또는 자외선을 투과시키는 반사 대역을 갖는다.
본 실시예에 따르면, 스페이서층(33)이 분포 브래그 반사기(33b)를 포함함으로써 파장변환층(50)에서 변환된 광이 다시 반도체 적층 구조체(30) 내로 입사되는 것을 방지할 수 있다.
한편, 응력 완화층(33a)은 스핀 온 글래스(SOG) 또는 다공성 실리콘 산화막으로 형성될 수 있다. 상기 응력 완화층(33a)은 상기 분포 브래그 반사기(33b)의 응력을 완화하여 상부 분포 브래그 반사기(33b)의 박리를 방지한다.
굴절률이 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 교대로 적층하여 상부 분포 브래그 반사기(33b)를 형성할 경우, 상대적으로 고밀도의 층들이 적층되기 때문에, 분포 브래그 반사기에 생기는 응력이 커진다. 이에 따라 분포 브래그 반사기가 반도체 적층 구조체(30)로부터 박리되기 쉽다. 따라서, 응력 완화층(33a)을 분포 브래그 반사기(33b) 하부에 배치함으로써 분포 브래그 반사기(33b)의 박리를 방지할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 4를 참조하면, 앞서 도 1 내지 도 3에서 수평형 구조의 반도체 적층 구조체들(30)을 예로서 설명하였지만 본 실시예에서 개별 반도체 적층 구조체(30)는 수직형 구조를 갖는다. 본 실시예에 따른 발광 소자는 기판(51), 각각 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 복수의 반도체 적층 구조체(30), 제1 전극(41), 제1 추가 전극(43) 및 파장 변환층(50)을 포함한다. 또한, 상기 발광 소자는, 스페이서층(33)을 포함할 수 있으며, 제2 전극(42), 제2 추가전극(44), 반사 금속층(55), 장벽 금속층(57) 및 본딩 금속(53)을 포함할 수 있다.
기판(51)은 반도체층들(25, 27, 29)을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들(25, 27, 29)에 부착된 2차 기판이다. 상기 기판(51)은 도전성 기판, 예컨대 금속 기판 또는 반도체 기판일 수 있으나, 복수의 반도체 적층 구조체들(30)을 직렬 연결할 수 있도록 사파이어와 같은 절연 기판일 수 있다.
복수의 반도체 적층 구조체(30)가 기판(51) 상에 위치하며, 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 여기서, 상기 반도체 적층 구조체(30)는 일반적인 수직형 발광 다이오드와 같이 p형 화합물 반도체층(29)이 n형 화합물 반도체층(25)에 비해 기판(51) 측에 가깝게 위치한다.
상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 도 2를 참조하여 설명한 반도체층들과 유사하므로 상세한 설명은 생략한다. 한편, 저항이 상대적으로 작은 n형 화합물 반도체층(25)을 기판(51)의 반대쪽에 위치하도록 함으로써 n형 화합물 반도체층(25)의 상부면에 거칠어진 표면이 형성될 수 있다.
상기 기판(51)과 반도체 적층 구조체(30) 사이에 반사 금속층(55)이 개재될 수 있으며, 장벽 금속층(57)이 기판(51)과 반사 금속층(55) 사이에 개재되어 반사 금속층(55)을 둘러쌀 수 있다. 나아가, 상기 기판(51)은 본딩 금속(53)을 통해 반도체 적층 구조체(30)에 본딩될 수 있다. 상기 반사 금속층(55) 및 상기 장벽 금속층(57)이 상기 제2 도전형 반도체층(29)에 전기적으로 접속된 제2 전극으로 기능할 수 있다. 이에 더하여, 상기 장벽 금속층(57) 상에 제2 전극(42)이 추가로 형성될 수도 있다.
한편, 상기 기판(51) 상에서 파장변환층(50)이 상기 복수의 반도체 적층 구조체(30) 상부를 덮는다. 상기 파장변환층(60)은 상기 반도체 적층 구조체들(30)의 측면 및 상부를 덮을 수 있다.
한편, 스페이서층(33)이 파장변환층(50)과 반도체 적층 구조체(30)사이에 개재될 수 있다. 상기 스페이서층(33)은, 도 2를 참조하여 설명한 바와 같이, 예컨대 투명 수지, 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 나아가, 도 3을 참조하여 설명한 바와 같이, 상기 스페이서층(33)은 분포 브래그 반사기(33b)를 포함할 수 있으며, 응력 완화층(33a)을 포함할 수 있다.
한편, 제1 전극들(41)이 각 반도체 적층 구조체(30), 예컨대 제1 도전형 반도체층(25) 상에 위치하여 제1 도전형 반도체층(25)에 전기적으로 접속되며, 제1 추가 전극(43)이 상기 제1 전극(41) 상에 위치한다. 또한, 제2 추가전극(44)이 제2 전극(42) 상에 위치할 수 있다. 상기 추가 전극들(43, 44)은 앞서 도 1을 참조하여 설명한 제1 추가전극(43) 및 제2 추가전극(44)과 동일한 형상 및 구조를 가질 수 있다. 상기 제1 및 제2 추가 전극(43, 44)이 상기 파장 변환층(50)을 통해 외부에 노출된다.
본 실시예에 있어서, 상기 제1 및 제2 추가전극(43, 44)은 도 1 및 도 2를 참조하여 설명한 바와 같이, 발광 소자로부터의 전류 출력단 및 발광소자로의 전류 입력단을 형성할 수 있다. 또한, 본 실시예에 따른 발광 소자는 도 1에 도시한 바와 같이 복수의 반도체 적층 구조체들(S, S2, S3, S4)를 포함할 수 있으며, 인접한 반도체 적층 구조체들(30)이 커넥터들(45), 예컨대 본딩 와이어들을 통해 서로 전기적으로 연결될 수 있다.
한편, 본 실시예에 있어서, 각 반도체 적층 구조체(30)에 제1 전극(41) 및 제2 전극(42)이 각각 접속되고, 하나의 반도체 적층 구조체(30)의 제1 전극(41) 상에 제1 추가전극(43)이 형성되고, 또 다른 하나의 반도체 적층 구조체(30)의 제2 전극(42) 상에 제2 추가전극(44)이 형성되는 것으로 도시 및 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 기판(51)이 도전성 기판인 경우, 제2 전극(42) 및 제2 추가전극(44)은 생략될 수 있으며, 기판(51)이 전류 입력단을 형성할 수 있다. 이 경우, 하나의 제1 추가전극(43)이 발광 소자로부터의 전류 출력단을 형성할 수 있으며, 반도체 적층 구조체들(30)은 커넥터들을 통해 서로 연결되어 기판과 제1 추가전극(43) 사이에서 병렬로 연결될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이고, 도 6은 상기 발광 소자의 평면도를 나타낸다.
도 5 및 도 6을 참조하면, 앞서 도 1 및 2를 참조하여 설명한 발광 소자는 기판(21) 상에 복수의 반도체 적층 구조체(30)가 배열된 것을 설명하였지만, 본 실시예에 따른 발광 소자는 복수의 발광 다이오드 칩이 지지 기판(71) 상에 배열된 것에 차이가 있다.
각 발광 다이오드 칩(C1, C2, C3, C4)은 기판(21), 반도체 적층 구조체(30), 제1 전극(41), 제2 전극(42)을 포함할 수 있으며, 스페이서층(33)을 포함할 수 있다. 즉, 본 실시예의 각 발광 다이오드 칩은 도 2의 발광 소자에서 파장변환층(50)을 제외한 부분을 반도체 적층 구조체(30) 단위로 개별 칩으로 분할한 것에 대응한다.
한편, 도 1을 참조하여 설명한 바와 유사하게, 발광 다이오드 칩(C4)의 제1 전극(41) 상에 제1 추가전극(43)이 위치하고, 발광 다이오드 칩(C3)의 제2 전극(42) 상에 제2 추가전극(44)이 위치한다. 상기 제1 추가전극(43)이 발광 소자로부터의 전류 출력단을 형성하고, 상기 제2 추가전극(44)이 발광 소자로의 전류 입력단을 형성한다.
한편, 커넥터들(45)이, 도 1의 발광 소자와 유사하게, 발광 다이오드 칩들(C1, C2, C3, C4)을 전기적으로 연결할 수 있다. 이에 더하여, 도 6에 도시한 바와 같이, 상기 지지기판(71) 상의 본딩 패턴(73)을 이용하여 발광 다이오드 칩들(C2, C3)을 전기적으로 연결할 수 있다. 즉, 본딩 패턴(73)에 와이어를 본딩함으로써, 발광 다이오드 칩(C2)과 발광 다이오드 칩(C3)을 연결하는 와이어의 길이를 줄일 수 있다.
파장변환층(50)은 지지기판(71) 상에서 발광 다이오드 칩들(C1, C2, C3, C4)을 덮는다. 파장변환층(50)은 각 기판(21)의 측면을 덮을 수도 있으며, 따라서 기판(21)의 측면을 통해 방출되는 광에 대해서도 파장변환을 수행할 수 있다.
본 실시예에 따른 발광 소자는, 지지기판(71) 상에 개별 발광 다이오드 칩들(C1, C2, C3, C4)을 실장하여 전기적으로 연결하고, 파장변환층(50)을 형성한 후 유닛별로 지지기판(71)과 함께 파장변환층(50)을 분할함으로써 제조될 수 있다. 한편, 상기 제1 및 제2 추가전극(43, 44)은 웨이퍼 레벨에서 미리 형성될 수도 있으나, 지지기판(71) 상에서 본딩 와이어와 함께 형성될 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 소자는 도 6의 발광 소자와 대체로 유사하나, 지지기판(71)이 제거된 것에 차이가 있다. 지지기판(71)은 도 6에 설명한 바와 같이 파장변환층(50)을 형성한 후 제거될 수 있다. 그 후 파장변환층(50)이 유닛별로 분할되어 발광 소자가 완성될 수 있다. 이에 따라, 각 발광 다이오드 칩의 기판(21) 하부면이 외부에 노출될 수 있다.
도 6의 실시예에서는 지지기판(71)이 발광 다이오드 칩들(C1, C2, C3, C4)의 공간적인 관계를 유지하나, 본 실시예에서는 파장변환층(50)이 발광 다이오드 칩들의 공간적인 관계를 유지한다.
한편, 본 실시예에서 지지기판(71)이 제거되므로 본딩 패턴 또한 사용할 수 없다. 따라서, 발광 다이오드 칩들(C1, C2, C3, C4)은 서로 본딩 와이어와 같은 커넥터들에 의해 전기적으로 연결된다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 8을 참조하면, 본 실시예에 따른 발광 소자는 도 6을 참조하여 설명한 발광 소자와 대체로 유사하나, 지지기판(71) 상에 수직형 구조의 발광 다이오드 칩들이 배열된 것에 차이가 있다.
상기 발광 다이오드 칩들은 예를 들어, 도 4의 발광 소자에서 파장변환층(50)을 제외한 부분을 개별 발광 다이오드 칩들로 분할한 것에 상응한다. 따라서, 제1 전극, 제2 전극, 제1 추가전극 및 제2 추가전극의 배치는 도 4의 발광 소자와 유사하므로 상세한 설명은 생략한다. 다만, 도 6을 참조하여 설명한 바와 같이, 지지기판(71) 상에 본딩 패턴(73)이 형성될 수 있으며, 반도체 적층 구조체들(30)의 전기적인 연결을 위해 상기 본딩 패턴(73)이 이용될 수 있다.
상기 발광 소자는 지지기판(71) 상에 개별 발광 다이오드 칩들을 배열하고, 전기적으로 연결하고, 파장변환층(50)을 형성한 후, 유닛별로 지지기판(71)과 함께 파장변환층(50)을 분할함으로써 완성될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 9를 참조하면, 본 실시예에 따른 발광 소자는 도 8의 발광 소자와 대체로 유사하나, 지지기판(71)이 제거된 것에 차이가 있다. 지지기판(71)은 도 8에서 설명한 바와 같이 파장변환층(50)을 형성한 후 제거될 수 있다. 그 후 파장변환층(50)이 유닛별로 분할되어 발광 소자가 완성될 수 있다. 이에 따라, 각 발광 다이오드 칩의 기판(51) 하부면이 외부에 노출될 수 있다.
도 8의 실시예에서는 지지기판(71)이 발광 다이오드 칩들(C1, C2, C3, C4)의 공간적인 관계를 유지하나, 본 실시예에서는 파장변환층(50)이 발광 다이오드 칩들의 공간적인 관계를 유지한다.
한편, 본 실시예에서 지지기판(71)이 제거되므로 본딩 패턴 또한 사용할 수 없다. 따라서, 발광 다이오드 칩들(C1, C2, C3, C4)은 서로 본딩 와이어와 같은 커넥터들에 의해 전기적으로 연결된다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이고, 도 11은 도 10의 발광소자를 설명하기 위한 개략적인 단면도이다. 앞서 설명한 실시예들에 있어서, 복수의 질화갈륨 계열의 반도체 적층 구조체(30)를 포함하는 발광 소자에 대해 설명하였으나, 본 실시예에서는 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)과 제2 파장의 광을 방출하는 발광 다이오드 칩(R1~R4)을 포함하는 발광 소자에 대해 설명한다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 발광 소자는 지지기판(71), 상기 지지기판(71) 상에 배열되고 제1 파장의 광을 방출하는 발광 다이오드 칩(B1) 및 제2 파장의 광을 방출하는 발광 다이오드 칩(R1~R4)를 포함한다. 또한, 상기 지지기판(71) 상에 본딩 패턴(73a, 73b)이 형성될 수 있다.
상기 발광 다이오드 칩(B1)은 앞서 설명한 질화갈륨 계열의 반도체로 형성될 수 있으며, 앞서 도 6 또는 도 8을 참조하여 설명한 발광 다이오드 칩일 수 있다. 한편, 상기 발광 다이오드 칩(R1~R4)은 AlGaInP 계열의 반도체로 형성될 수 있다. 그러나, 이에 한정되는 것은 아니며, 발광 다이오드 칩들(R1~R4) 또한 상대적으로 장파장의 광을 방출하는 질화갈륨 계열의 반도체로 형성될 수 있다.
상기 발광 다이오드 칩들(B1, R1~R4)은 커넥터들, 예컨대 본딩 패턴(73a, 73b) 및 본딩와이어들(45)을 통해 서로 전기적으로 연결될 수 있다. 또한, 각 발광 다이오드 칩에 제1 전극(41) 및 제2 전극(42)이 제공될 수 있으며, 발광 소자로부터의 전류 출력단을 형성하기 위해 하나의 발광 다이오드 칩(R4)의 제1 전극(41) 상에 제1 추가전극(43)이 위치하고, 발광 소자로의 전류 입력단을 형성하기 위해 또 다른 발광 다이오드 칩(R1)의 제2 전극(42) 상에 제2 추가전극(44)이 형성될 수 있다.
한편, 파장변환층(50)이 발광 다이오드 칩들(B1, R1~R4)을 덮으며, 제1 및 제2 추가전극들(43, 44)은 상기 파장변환층(50)을 관통하여 외부에 노출된다.
본 실시예에 따르면, 예컨대 청색광을 방출하는 발광 다이오드 칩(B1)과 적색광을 방출하는 발광 다이오드 칩들(R1~R4)과 파장변환층(50)의 조합에 의해 온백색의 광을 구현할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도이다.
도 12를 참조하면, 본 실시예에 따른 발광 소자는 도 11을 참조하여 설명한 발광 소자와 대체로 유사하나, 지지기판(71)이 제거된 것에 차이가 있다. 따라서, 발광 다이오드 칩들(B1, R1~R4)은 파장변환층(50)에 의해 공간적인 관계가 유지된다. 아울러, 지지기판(71) 상의 본딩패턴(73a, 73b) 또한 사용할 수 없으므로, 상기 발광 다이오드 칩들(B1, R1~R4)는 본딩 와이어와 같은 커넥터들에 의해 서로 전기적으로 연결된다.
도 13은 본 발명의 발광 소자를 실장한 발광 다이오드 패키지를 설명하기 위한 단면도이다. 여기에서는 도 12의 발광 소자를 탑재한 패키지에 대해 설명하나, 이에 한정되는 것은 아니며, 앞서 설명한 다양한 종류의 발광 소자를 실장할 수 있다.
도 13을 참조하면, 발광 다이오드 패키지는, 발광 소자 및 발광 소자를 탑재하기 위한 마운트(91)를 포함한다. 또한, 상기 발광 다이오드 패키지는 본딩 와이어(95) 및 렌즈(97)를 포함할 수 있다.
상기 마운트(91)는 예컨대 인쇄회로 기판, 리드 프레임, 세라믹 기판 등일 수 있으며, 리드 단자들(93a, 93b)을 포함한다. 도 12에서 설명한 바와 같은 발광 소자의 제1 추가 전극(43) 및 제2 추가 전극(44)이 각각 본딩 와이어(95)를 통해 리드 단자들(93a, 93b)에 전기적으로 연결된다.
한편, 렌즈(97)가 발광 소자를 덮을 수 있다. 렌즈(97)는 발광 다이오드 칩들(B1, R1~R4)에서 방출된 광의 지향각을 조절하여 원하는 방향으로 광이 방출되도록 한다. 발광 소자에 파장 변환층(50)이 형성되어 있으므로, 상기 렌즈(97)는 형광체를 함유할 필요가 없다.
본 실시예에 있어서, 도 12의 발광 소자가 탑재된 발광 다이오드 패키지에 대해 설명하였지만, 도 12의 발광 소자에 한정되는 것은 아니며, 앞서 설명한 다양한 종류의 발광 소자가 탑재될 수 있다.
도 14는 본 발명의 발광 소자에 적용될 수 있는 복수의 발광셀을 갖는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 14를 참조하면, 앞서 설명한 실시예들, 예컨대 도 6의 실시예에서 각 발광 다이오드 칩은 단일의 반도체 적층 구조체(30)로 형성된 것으로 도시 및 설명하였으나, 본 발명은 이에 한정되지 않으며, 복수의 발광 셀들을 갖는 발광 다이오드 칩이 사용될 수 있다. 즉, 반도체 적층 구조체(30)가 복수의 셀들로 구성된 발광 다이오드 칩이 또한 본 발명에 적용될 수 있다.
상기 복수의 발광셀들은 기판(21) 상에 위치하며, 배선들(83)에 의해 서로 전기적으로 연결될 수 있다. 배선들(83)은 하나의 발광셀의 제1 도전형 반도체층(25)과 그것에 인접한 발광셀의 제2 도전형 반도체층(29)을 연결하여 직렬 어레이를 형성할 수 있으며, 이러한 직렬 어레이들이 병렬 또는 역병렬로 연결될 수 있다.
한편, 배선(83)에 의해 발광셀의 제1 도전형 반도체층(25)과 제2 도전형 반도체층(29)이 단락되는 것을 방지하기 위해 절연층(81)이 발광셀과 배선(83) 사이에 개재될 수 있다. 또한, 절연층(81)과 각 발광셀 사이에 투명 도전층(31)이 위치하며, 투명 도전층(31)이 제2 도전형 반도체층(29)에 오믹 콘택된다.
한편, 절연층(81)은 투명 도전층(31)을 덮을 수 있으며, 나아가 발광셀의 측면을 덮을 수 있다. 또한, 발광셀들과 배선들(83)을 보호하기 위해 제2 절연층(85)이 발광셀들 및 배선들(83)을 덮을 수 있다.
한편, 제1 전극(41) 및 제2 전극(42)이 각각 서로 다른 발광셀 상에 위치할 수 있다. 또한, 본 실시예에 있어서, 제1 전극(41) 및 제2 전극(42)이 형성되는 위치는 특별히 한정되지 않는다. 예컨대, 제1 전극(41) 및 제2 전극(42)은 모두 기판(21) 상에 형성될 수도 있으며, 제1 도전형 반도체층(25) 또는 제2 도전형 반도체층(29) 상에 형성될 수도 있다. 상기 제1 전극(41) 및 제2 전극(42)은 절연층(81) 및 절연층(85)을 통해 외부에 노출되며, 이들 중 어느 하나에 추가 전극이 형성될 수 있다.
본 실시예에 있어서, 개별 발광 다이오드 칩이 복수의 발광셀들을 갖는 것으로 설명하였으나, 발광 다이오드 칩에만 한정되는 것은 아니다. 예컨대, 도 2 및 도 3의 실시예의 각 반도체 적층 구조체(30)가 복수의 발광셀들로 구성될 수 있다. 또한, 도 10 내지 도 13의 실시에에서 발광 다이오드 칩(B1)이 복수의 발광셀들을 갖는 발광 다이오드 칩일 수 있다. 아울러, 도 10 내지 도 13의 실시예에서 단일의 반도체 적층 구조체(30)를 갖는 발광 다이오드 칩과 복수의 발광셀들을 갖는 발광 다이오드 칩이 함께 사용될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 소자(100)를 설명하기 위한 개략적인 평면도이고, 도 16은 도 15의 절취선 A-A를 따라 취해진 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 발광 소자(100)는 도 10 및 도 11을 참조하여 설명한 발광 소자와 대체로 유사하나, 파장변환층(50)을 관통하여 외부로 노출되는 추가전극(43, 44) 대신에, 지지기판(171)을 관통하는 리드 전극들(173a, 173b)이 형성된 것에 차이가 있다.
즉, 상기 발광 소자(100)는 지지기판(171)을 포함하며, 상기 지지기판(171) 상에 본딩 패턴(173c)이 위치하며, 또한 제1 및 제2 리드 전극들(173a, 173b)이 지지기판(171) 상부면으로부터 지지기판(171) 하부면으로 연장한다. 상기 지지기판(171)은 특별히 한정되지 않으며, 예컨대, 실리콘 기판, 세라믹 기판, 금속 기판 또는 유리 기판일 수 있다. 상기 지지기판(171)이 금속 기판과 같이 도전성인 경우, 표면에 절연막이 형성될 수 있다.
상기 발광 소자(100)는 또한, 도 10 및 도 11을 참조하여 설명한 바와 같이, 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)과 제2 파장의 광을 방출하는 발광 다이오드 칩(R1~R8)을 포함할 수 있다. 다만, 여기서는 제2 파장의 광을 방출하는 발광 다이오드 칩들(R1~R8)이 수직형 구조인 것으로 도시 및 설명하지만, 앞서 설명한 것과 같이 수평형 구조일 수도 있다. 또한, 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)이 수형형 구조인 것으로 도시 및 설명하였지만, 수직형 구조일 수도 있다.
제1 파장의 광을 방출하는 발광 다이오드 칩(B1)과 제2 파장의 광을 방출하는 발광 다이오드 칩(R1~R8)은 제1 리드 전극(173a)과 제2 리드 전극(173b) 사이에서 커넥터들을 통해 서로 전기적으로 연결된다.
도시한 바와 같이, 상기 제2 파장의 광을 방출하는 발광 다이오드 칩들(R1~R8)이 수직형 구조일 경우, 이들 발광 다이오드 칩들(R1~R8)은 각각 본딩 패턴(173c) 상에 도전성 접착제를 통해 실장되고, 본딩 와이어(145)를 통해 이웃하는 본딩 패턴(173c) 또는 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)에 전기적으로 연결된다. 상기 본딩 와이어(145)를 연결하기 위해 각 발광 다이오드 칩들(R1~R8) 상에는 상부 전극(142)이 형성될 수 있으며, 발광 다이오드 칩(B1) 상에는 제1 전극 및 제2 전극이 형성될 수 있다. 상기 제2 파장의 광을 방출하는 발광 다이오드 칩들(R1~R8)이 수평형 구조일 경우, 도 10 및 도 11을 참조하여 설명한 바와 같이 두개의 본딩 와이어들을 이용하여 이들 칩들을 전기적으로 연결할 수 있다. 또한, 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)이 수직형 구조일 경우, 발광 다이오드 칩(B1)이 본딩 패턴(도시하지 않음) 상에 실장되고, 발광 다이오드 칩(B1)의 제1 전극은 본딩 와이어(도시하지 않음)를 통해 이웃하는 본딩 패턴 또는 발광 다이오드 칩들(R1~R8) 중 어느 하나와 전기적으로 연결된다. 그리고, 발광 다이오드 칩(B1)의 제2 전극은 본딩 패턴으로부터 와이어(도시하지 않음)를 통해 이웃하는 본딩 패턴 또는 발광 다이오드 칩들(R1~R8) 중 어느 하나와 전기적으로 연결된다. 본 발명은 이에 한정되지 않고, 발광 다이오드 칩(B1)이 본딩 패턴 상에 실장되고, 지지기판(171) 내부에서 커넥터를 통해 발광 다이오드 칩들(R1~R8) 중 어느 하나와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 전류는 제2 리드 전극(173b)로 유입되어 R1 및 R2를 거쳐 B1으로 흐르고, 이어서 R3에서 R8까지 차례로 흐른 후, 제1 리드 전극(173a)를 통해 나간다.
본 실시예에 있어서, 지지기판(171) 상의 모든 발광 다이오드 칩들(B1, R1~R8)이 직렬 연결된 것으로 도시하였으나, 이에 한정되는 것은 아니며, 다양한 전기적 연결이 가능하다.
한편, 파장변환층(50)이 발광 다이오드 칩들(B1, R1~R8)을 덮는다.
본 실시예에 따르면, 예컨대 청색광을 방출하는 발광 다이오드 칩(B1)과 적색광을 방출하는 발광 다이오드 칩들(R1~R8)과 파장변환층(50)의 조합에 의해 온백색의 광을 구현할 수 있다. 또한, 지지기판(171)을 관통하는 제1 및 제2 리드 전극들(173a, 173b)을 채택함으로써, 앞서 설명한 실시예들과 달리 파장변환층(50)을 관통하는 추가전극을 형성할 필요가 없어 공정을 더욱 단순화할 수 있다.
본 실시예에 있어서, 제1 파장의 광을 방출하는 발광 다이오드 칩(B1)과 제2 파장의 광을 방출하는 발광 다이오드 칩(R1~R8)이 단일의 파장변환층(50) 내에서 지지기판(171) 상에 위치하는 것으로 설명하였지만, 동일한 파장의 광을 방출하는 복수의 발광 다이오드 칩들, 예컨대 청색광을 방출하는 복수의 발광 다이오드 칩들(B1)이 지지기판(171) 상에 위치할 수도 있다.
도 17은 본 발명의 또 다른 실시예에 따른 발광 소자(110)를 설명하기 위한 단면도이다.
도 17을 참조하면, 본 실시예에 따른 발광 소자(110)는 도 16을 참조하여 설명한 발광 소자(100)와 유사하지만, 발광 다이오드 칩들(B1, R1~R8)이 지지기판(171) 상의 본딩 패턴(173c) 및 리드 전극들(173a, 173b)에 플립 본딩된 것에 차이가 있다.
즉, 발광 다이오드 칩들(B1, R1~R8)은 제1 리드 전극(173a)과 제2 리드 전극(173b) 사이에서 본딩 패턴(173c) 상에 플립 본딩되어 서로 전기적으로 연결된다.
본 실시예에 따르면, 본딩 와이어들(145)을 생략할 수 있어 공정을 단순화할 수 있으며, 플립칩을 이용함으로써 방열 효율을 개선할 수 있다.
도 18은 상기 발광 소자(100)를 실장한 발광 모듈(200)을 설명하기 위한 개략적인 단면도이다.
도 18을 참조하면, 상기 발광 모듈(200)은 인쇄회로기판(191), 발광 소자(100), 몰딩부(197) 및 댐부(193)을 포함한다. 상기 인쇄회로기판(191)은 금속 코어 PCB 등 다양한 종류의 PCB일 수 있다.
한편, 상기 발광 소자(100)는 앞서 도 15 및 도 16을 참조하여 설명한 것과 동일한 것으로, 지지기판(171) 상에 복수의 발광 다이오드 칩들(B1, R1~R8)이 실장되고, 이들 칩들이 단일의 파장변환층(50)으로 덮여 있다.
상기 인쇄회로기판(191) 상에 복수의 발광 소자들(100)이 실장될 수 있으며, 이들 발광 소자들(100)은 인쇄회로기판 상의 도전 패턴(도시하지 않음)에 의해 서로 전기적으로 연결될 수 있다.
상기 발광 소자들(100)은 각각 몰딩부(197)에 의해 봉지될 수 있으며, 상기 몰딩부(197)의 형성 영역을 한정하기 위해 댐부(193)가 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(100)이 실장된 것으로 설명하였으나, 이것에 한정되는 것은 아니며, 도 17의 발광 소자(110)가 실장될 수도 있고, 또한 앞서 설명한 다양한 발광 소자들이 인쇄회로기판(191) 상에 실장될 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 발광 소자(100)를 실장한 발광 모듈(210)을 설명하기 위한 개략적인 단면도이다.
도 19를 참조하면, 본 실시예에 따른 발광 모듈(210)은 도 18을 참조하여 설명한 발광 모듈(200)과 유사하나, 복수의 발광 소자들(100)이 하나의 몰딩부(197)에 의해 봉지된 것에 차이가 있다.
즉, 복수의 발광 소자들(100)이 댐부(193)로 둘러싸인 영역 내에 실장되고, 상기 발광 소자들(100) 상에 몰딩부(197)가 형성되어 발광 소자들(100)을 둘러싼다.
도 20은 본 발명의 일 실시예에 따른 발광 모듈(200)을 실장한 조명 장치를 설명하기 위한 개략적인 단면도이다. 여기서는 전구형 조명 장치에 대해 설명한다.
도 20을 참조하면, 상기 조명 장치는, 발광 모듈(200), 베이스(201), 히트싱크(203) 및 커버(205)를 포함한다. 상기 발광 모듈(200)은 앞서 도 18을 참조하여 설명한 것으로 상세한 설명은 생략한다.
상기 베이스(201)는 외부 전원에 연결하기 위해 외부에 노출된 단자들을 갖는다. 상기 히트싱크(203)는 발광 모듈(200)로부터 열을 외부로 방출하기 위한 것으로, 다수의 핀을 가질 수 있다. 상기 발광 모듈(200)은 상기 히트싱크(203) 상부에 위치할 수 있다. 한편, 상기 커버(205)는 발광 모듈(200)을 덮어 외부 환경으로부터 발광 모듈(200)을 보호한다.
본 실시예에 있어서, 전구형 조명 장치를 예로 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 다양한 조명 장치에 적용될 수 있다.
또한, 본 실시예에 있어서 발광 모듈(200)이 내장된 것을 설명하였지만, 도 19를 참조하여 설명한 발광 모듈(210)이 내장될 수도 있다.
본 실시예에 따르면, 복수의 발광 다이오드 칩들(B1, R1~R8) 상에 단일의 파장변환층(50)이 형성된 발광 소자를 사용함으로써 발광 모듈을 쉽게 제작할 수 있으며, 따라서 조명 장치를 쉽게 제작할 수 있다.
앞에서, 본 발명에 따른 다양한 실시예들을 설명하였지만, 이들 실시예들은 본 발명의 이해를 돕기 위해 예시적으로 설명된 것으로 본 발명을 한정하기 위한 의도가 아님을 이해해야 한다. 또한, 특정 실시예에서 설명한 구성 요소, 특징 및 장점은 본 발명의 사상을 벗어나지 않는 범위 내에서 다른 실시예들에 적용될 수도 있다.

Claims (25)

  1. 서로 전기적으로 연결된 복수의 반도체 적층 구조체;
    상기 복수의 반도체 적층 구조체를 덮는 파장변환층;
    적어도 하나의 반도체 적층 구조체에 전기적으로 접속된 전극; 및
    상기 전극 상에 위치하고, 상기 파장변환층을 관통하여 외부에 노출되는 적어도 하나의 추가전극을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 복수의 반도체 적층 구조체는 커넥터를 통해 서로 전기적으로 접속하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 파장변환층은 상기 커넥터를 덮는 발광 소자.
  4. 청구항 1에 있어서,
    상기 추가전극은
    상기 발광소자로부터 전류가 출력되는 제1 추가전극; 및
    상기 발광소자로 전류가 입력되는 제2 추가전극을 포함하는 발광 소자.
  5. 청구항 2에 있어서,
    상기 커넥터들은 본딩 와이어를 포함하는 발광 소자.
  6. 청구항 1에 있어서,
    상기 복수의 반도체 적층 구조체 상호간의 공간적인 관계는 상기 파장변환층에 의해 유지되는 발광 소자.
  7. 청구항 1에 있어서,
    상기 복수의 반도체 적층 구조체는,
    제1 파장의 광을 방출하는 제1 반도체 적층 구조체; 및
    상기 제1 파장보다 장파장인 제2 파장의 광을 방출하는 제2 반도체 적층 구조체를 포함하는 발광 소자.
  8. 청구항 7에 있어서,
    복수의 발광 다이오드 칩을 더 포함하되,
    각 발광 다이오드 칩은 기판; 및
    상기 기판 상에 위치하는 상기 반도체 적층 구조체를 포함하는 발광 소자.
  9. 청구항 8에 있어서,
    상기 복수의 발광 다이오드 칩은
    제1 파장의 광을 방출하는 제1 발광 다이오드 칩; 및
    상기 제1 파장보다 장파장인 제2 파장의 광을 방출하는 제2 발광 다이오드 칩을 포함하는 발광 소자.
  10. 청구항 9에 있어서,
    상기 복수의 발광 다이오드 칩은 지지기판 상에 배열된 발광 소자.
  11. 청구항 10에 있어서,
    상기 지지기판 상에 형성된 본딩 패턴을 더 포함하는 발광 소자.
  12. 청구항 8에 있어서,
    상기 복수의 발광 다이오드 칩 중 적어도 하나는 복수의 발광셀을 갖는 발광 소자.
  13. 청구항 1에 있어서,
    상기 복수의 반도체 적층 구조체 상호간의 공간적인 관계를 유지하는 지지기판을 더 포함하는 발광 소자.
  14. 청구항 1에 있어서,
    상기 파장변환층과 적어도 하나의 반도체 적층 구조체 사이에 개재된 스페이서층을 더 포함하는 발광 소자.
  15. 청구항 14에 있어서,
    상기 스페이서층은 절연층으로 형성된 발광 소자.
  16. 청구항 14에 있어서,
    상기 스페이서층은 분포 브래그 반사기를 포함하는 발광 소자.
  17. 청구항 16에 있어서,
    상기 스페이서층은 상기 분포 브래그 반사기와 상기 반도체 적층 구조체 사이에 개재된 응력 완화층을 더 포함하는 발광 소자.
  18. 청구항 1에 있어서,
    상기 추가 전극은 상기 전극에 비해 좁은 폭을 갖는 발광 소자.
  19. 청구항 18에 있어서,
    상기 추가전극은 상기 전극에서 멀어질수록 폭이 좁아지는 발광 소자.
  20. 청구항 1에 있어서,
    상기 복수의 반도체 적층 구조체 중 적어도 하나는 복수의 발광셀들로 구성되고, 상기 복수의 발광셀들은 배선들에 의해 서로 전기적으로 연결된 발광 소자.
  21. 제1 리드 전극 및 제2 리드 전극을 갖는 지지기판;
    상기 지지기판 상에 실장된 복수의 발광 다이오드 칩; 및
    상기 복수의 발광 다이오드 칩을 덮는 단일의 파장변환층을 포함하되,
    상기 제1 및 제2 리드 전극들은 상기 지지기판을 관통하여 지지기판의 하부로 연장된 발광 소자.
  22. 청구항 21에 있어서,
    상기 복수의 발광 다이오드 칩은,
    제1 파장의 광을 방출하는 제1 발광 다이오드 칩; 및
    상기 제1 파장보다 장파장인 제2 파장의 광을 방출하는 제2 발광 다이오드 칩을 포함하는 발광 소자.
  23. 청구항 21에 있어서,
    상기 복수의 발광 다이오드 칩은 상기 제1 리드 전극과 제2 리드 전극 사이에서 서로 직렬 연결된 발광 소자.
  24. 청구항 23에 있어서,
    상기 복수의 발광 다이오드 칩을 전기적으로 연결하기 위한 본딩 와이어를 포함하는 발광 소자.
  25. 청구항 23에 있어서,
    상기 복수의 발광 다이오드 칩은 상기 지지기판 상에 플립 본딩된 발광 소자.
KR1020110138520A 2011-02-09 2011-12-20 파장변환층을 갖는 발광 소자 KR20120092000A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US13/984,154 US9112121B2 (en) 2011-02-09 2012-01-31 Light emitting device having wavelength converting layer
EP12744986.6A EP2673812B1 (en) 2011-02-09 2012-01-31 Light emitting device having wavelength converting layer
PCT/KR2012/000728 WO2012108636A2 (en) 2011-02-09 2012-01-31 Light emitting device having wavelength converting layer
CN201280017635.1A CN103477456B (zh) 2011-02-09 2012-01-31 具有波长转换层的发光装置
US14/815,404 US9450155B2 (en) 2011-02-09 2015-07-31 Light emitting device having wavelength converting layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110011298 2011-02-09
KR20110011298 2011-02-09

Publications (1)

Publication Number Publication Date
KR20120092000A true KR20120092000A (ko) 2012-08-20

Family

ID=46884246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138520A KR20120092000A (ko) 2011-02-09 2011-12-20 파장변환층을 갖는 발광 소자

Country Status (5)

Country Link
US (2) US9112121B2 (ko)
EP (1) EP2673812B1 (ko)
KR (1) KR20120092000A (ko)
CN (1) CN103477456B (ko)
WO (1) WO2012108636A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099025A (ko) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 디스플레이 장치
KR20190007226A (ko) * 2017-07-12 2019-01-22 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5963001B2 (ja) * 2013-03-28 2016-08-03 東芝ライテック株式会社 照明装置
JP6287204B2 (ja) * 2013-12-27 2018-03-07 日亜化学工業株式会社 半導体光源装置
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11997768B2 (en) 2014-09-28 2024-05-28 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US12007077B2 (en) 2014-09-28 2024-06-11 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
KR20180022683A (ko) * 2015-07-23 2018-03-06 서울반도체 주식회사 디스플레이 장치 및 그의 제조 방법
KR102415331B1 (ko) 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
KR102263041B1 (ko) 2016-02-26 2021-06-09 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
US10665759B2 (en) * 2016-09-27 2020-05-26 Lumileds Llc Reflective structure for light emitting devices
KR102611980B1 (ko) * 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
KR20180076066A (ko) 2016-12-27 2018-07-05 삼성전자주식회사 발광소자 패키지
KR102370621B1 (ko) * 2017-08-24 2022-03-04 삼성전자주식회사 발광 패키지 및 이를 포함하는 발광 모듈
KR20190022326A (ko) * 2017-08-24 2019-03-06 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
FR3083370B1 (fr) * 2018-06-28 2021-10-15 Aledia Dispositif émetteur, écran d'affichage associé et procédé de fabrication d'un dispositif émetteur
CN117558851A (zh) * 2024-01-05 2024-02-13 晶能光电股份有限公司 发光装置及其制备方法、发光阵列结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US6155699A (en) * 1999-03-15 2000-12-05 Agilent Technologies, Inc. Efficient phosphor-conversion led structure
JP3891115B2 (ja) * 2001-04-17 2007-03-14 日亜化学工業株式会社 発光装置
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR100665121B1 (ko) * 2005-02-28 2007-01-09 삼성전기주식회사 파장변환형 발광 다이오드 패키지 제조방법
JP4952884B2 (ja) 2006-01-24 2012-06-13 ソニー株式会社 半導体発光装置および半導体発光装置組立体
CN100420053C (zh) 2006-11-02 2008-09-17 浙江大学 一种ZnO基发光二极管及其制备方法
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9196799B2 (en) * 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
KR100974923B1 (ko) 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
KR20090039932A (ko) * 2007-10-19 2009-04-23 엘지전자 주식회사 발광 소자 패키지
US20090159915A1 (en) * 2007-12-19 2009-06-25 Shaul Branchevsky Led insert module and multi-layer lens
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
US8877524B2 (en) * 2008-03-31 2014-11-04 Cree, Inc. Emission tuning methods and devices fabricated utilizing methods
US20100105156A1 (en) * 2008-10-27 2010-04-29 Po-Shen Chen Method of manufacturing light-emitting diode package
KR20100095666A (ko) * 2009-02-12 2010-09-01 서울반도체 주식회사 고전압 구동용 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
US8390021B2 (en) * 2009-06-15 2013-03-05 Panasonic Corporation Semiconductor light-emitting device, light-emitting module, and illumination device
KR101070974B1 (ko) * 2009-07-28 2011-10-06 한국광기술원 웨이퍼 레벨 발광다이오드 패키지
CN103003966B (zh) * 2010-05-18 2016-08-10 首尔半导体株式会社 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099025A (ko) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 디스플레이 장치
KR20190007226A (ko) * 2017-07-12 2019-01-22 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
WO2012108636A2 (en) 2012-08-16
CN103477456A (zh) 2013-12-25
CN103477456B (zh) 2017-06-09
EP2673812A4 (en) 2016-06-22
EP2673812A2 (en) 2013-12-18
EP2673812B1 (en) 2020-12-02
US20150340347A1 (en) 2015-11-26
US9450155B2 (en) 2016-09-20
WO2012108636A3 (en) 2012-10-11
US9112121B2 (en) 2015-08-18
US20130313585A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
US9450155B2 (en) Light emitting device having wavelength converting layer
US20210083155A1 (en) Wafer-level light emitting diode package and method of fabricating the same
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR101138952B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101423717B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101634369B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20180131303A (ko) 발광소자 패키지 및 광원 장치
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR101797561B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101731058B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20190086099A (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR101719645B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20190025400A (ko) 발광소자 패키지 및 광원장치
KR20190010353A (ko) 발광소자 패키지
KR20190001384A (ko) 발광소자 패키지 및 광원 장치
KR20190079076A (ko) 발광소자 패키지
KR20190021989A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment