KR20120090493A - 발광 다이오드 어셈블리 및 그의 제조 방법 - Google Patents
발광 다이오드 어셈블리 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20120090493A KR20120090493A KR1020110010956A KR20110010956A KR20120090493A KR 20120090493 A KR20120090493 A KR 20120090493A KR 1020110010956 A KR1020110010956 A KR 1020110010956A KR 20110010956 A KR20110010956 A KR 20110010956A KR 20120090493 A KR20120090493 A KR 20120090493A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- substrate
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000002161 passivation Methods 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 192
- 239000011241 protective layer Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 description 11
- 238000000605 extraction Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/1613—Disposition the bump connector connecting within a semiconductor or solid-state body, i.e. connecting two bonding areas on the same semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 발광 다이오드 어셈블리 및 그의 제조 방법에 관한 것이다. 본 발명에 의하면, 일측 표면에 나방눈(moth-eye) 패턴을 구비한 기판; 상기 기판의 타측 표면 상에 구비되며, N형 반도체층, 활성층 및 P형 반도체층을 포함하되, 상기 N형 반도체층의 일부가 노출되도록 상기 활성층 및 P형 반도체층의 일부가 메사 식각되어 구비된 반도체 구조체층; 및 상기 반도체 구조체층을 덮되, 상기 N형 반도체층의 노출된 표면의 일부를 노출하는 제1개구부 및 상기 P형 반도체층의 표면 일부를 노출하는 제2개구부를 구비한 패시베이션층을 포함하는 발광 다이오드 어셈블리가 제공된다.
Description
본 발명은 발광 다이오드 어셈블리 및 그의 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.
이러한 발광 다이오드는 빛을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 조명 장치, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
일반적으로 상기 발광 다이오드는 기판 상에 N형 반도체, 활성층 및 P형 반도체를 포함하는 반도체 구조체층을 형성하고, 상기 반도체 구조체층의 일부를 메사 식각하여 상기 N형 반도체층의 일부 표면을 노출시킨 후, 상기 P형 반도체층 및 노출된 상기 N형 반도체층의 표면을 통해 전원을 공급하여 전류를 흘려 주었다.
이때, 상기 발광 다이오드가 상기 기판 방향으로 광을 추출하는 구조인 경우 상기 기판과 공기 사이의 굴절률 차이에 기인하는 전반사가 발생될 가능성이 높아지고, 이로 인해 많은 양의 광이 기판 밖으로 빠져나오지 못하고 갇히게 되는 문제가 발생된다.
본 발명의 목적은 광 추출 효율이 향상된 발광 다이오드 어셈블리 및 그의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 일측 표면에 나방눈(moth-eye) 패턴을 구비한 기판; 상기 기판의 타측 표면 상에 구비되며, N형 반도체층, 활성층 및 P형 반도체층을 포함하되, 상기 N형 반도체층의 일부가 노출되도록 상기 활성층 및 P형 반도체층의 일부가 메사 식각되어 구비된 반도체 구조체층; 및 상기 반도체 구조체층을 덮되, 상기 N형 반도체층의 노출된 표면의 일부를 노출하는 제1개구부 및 상기 P형 반도체층의 표면 일부를 노출하는 제2개구부를 구비한 패시베이션층을 포함하는 발광 다이오드 어셈블리가 제공된다.
상기 발광 다이오드 어셈블리는 상기 기판의 일측 표면에 구비된 나방눈 패턴을 덮는 보호층을 더 포함할 수 있다.
상기 발광 다이오드 어셈블리는 일측 표면 상에 N-전극 및 P-전극을 구비한 서브 마운트; 및 각각 상기 N-전극 및 P-전극 상에 구비된 N측 범프 및 P측 범프를 더 포함하되, 상기 N측 범프 및 P측 범프는 각각 상기 패시베이션층의 제1개구부 및 제2개구부를 통해 상기 N형 반도체층 및 P형 반도체층에 연결되어, 상기 반도체 구조체층을 포함하는 기판을 지지할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 타측 표면 상에 N형 반도체층, 활성층 및 P형 반도체층을 순차적으로 형성된 기판을 마련하는 단계; 상기 기판의 일측 표면에 나방눈 패턴을 형성하는 단계; 상기 기판의 일측 표면 상에 상기 나방눈 패턴을 덮는 보호층을 형성하는 단계; 상기 N형 반도체층의 일부가 노출되도록 상기 P형 반도체층 및 활성층의 일부를 식각하는 메사 식각을 실시하여 반도체 구조체층을 형성하는 단계; 상기 반도체 구조체층을 덮는 패시베이션층을 형성하는 단계; 및 상기 노출된 N형 반도체층 표면의 일부를 오픈하는 제1개구부 및 상기 P형 반도체층 표면의 일부를 오픈하는 제2개구부를 형성하도록 상기 패시베이션층의 일부를 식각하는 단계를 포함하는 발광 다이오드 어셈블리 제조 방법이 제공된다.
상기 발광 다이오드 어셈블리 제조 방법은 상기 패시베이션층의 일부를 식각하는 동시에 상기 보호층을 식각하여 상기 나방눈 패턴을 노출하는 단계를 더 포함할 수 있다.
상기 발광 다이오드 어셈블리 제조 방법은 상기 패시베이션층의 일부를 식각하는 동시에 상기 보호층을 식각하되, 상기 나방눈 패턴은 외부로 노출되지 않도록 상기 보호층의 일부만을 식각하는 단계를 더 포함할 수 있다.
상기 발광 다이오드 어셈블리 제조 방법은 일측 표면에 N-전극 및 P-전극을 구비한 서브 마운트를 준비하는 단계; 상기 제1개구부를 통해 노출된 상기 N형 반도체층의 표면 및 상기 제2개구부를 통해 노출된 상기 P형 반도체층의 표면 상에 각각 N측 패드 및 P측 패드를 형성하는 단계; 상기 N-전극 및 P-전극 상에 각각 N측 범프 및 P측 범프를 형성하는 단계; 및 상기 N-전극과 N측 패드 및 P-전극과 P측 패드가 각각 연결되도록 상기 기판을 상기 서브 마운트 상에 실장하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 광 추출 효율이 향상된 발광 다이오드 어셈블리 및 그의 제조 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 도시한 단면도이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리의 일 부분인 기판의 실시 예들을 도시한 단면도들이다.
도 3 내지 도 10은 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를제조하는 방법을 도시한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리의 일 부분인 기판의 실시 예들을 도시한 단면도들이다.
도 3 내지 도 10은 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를제조하는 방법을 도시한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 도시한 단면도이고, 도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리의 일 부분인 기판의 실시 예들을 도시한 단면도들이다.
도 1 내지 도 2c를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(100)는 기판(110), 반도체 구조체층(120), 패시베이션층(130), 패드들(140), 범프들(150) 및 서브 마운트(160)를 포함할 수 있다.
상기 기판(110)은 성장 기판일 수 있으며, 상기 성장 기판은 특별히 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있다.
상기 기판(110)은 그 일측 표면에 나방눈 패턴(112)을 구비하고, 그 타측 표면 상에는 반도체 구조체층(120)을 구비할 수 있다. 이때, 상기 기판(110)은 그 모서리가 모깍기된 형태의 모깍기된 모서리(114)를 구비할 수 있다. 상기 모깍기된 모서리(114)는 상기 기판(110)의 측면으로 진행하는 광의 광 추출 효율을 높이는 역할을 할 수 있다.
본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(100)는 상기 기판(110)의 타측 표면 상에 구비된 반도체 구조체층(120)에서 광이 발광하여 상기 기판(110)이 일측 표면 방향으로 추출하는 형태로 구비될 수 있다.
상기 나방눈 패턴(112)은 상기 기판(110)의 일측 표면 방향으로 추출되는 광의 광 추출 효율을 높이는 역할을 한다. 상기 반도체 구조체층(120), 정확하게는 이후 설명될 상기 반도체 구조체층(120)의 활성층(124)에서 발광된 광이 상기 기판(110)의 일측 표면 방향으로 추출할 때, 상기 광의 진행 경로에 따라 상기 광이 상기 기판(110)의 일측 표면에서 전반사를 일으켜 광이 추출하지 못하는 현상이 발생되곤 한다.
이때, 상기 나방눈 패턴(112)은 상기 기판(110)의 일측 표면에서 발생되는 전반사를 감소시켜 상기 광이 기판(110)의 일측 표면으로 추출될 확률을 높여 발광 다이오드 어셈블리의 광 추출 효율을 높이는 역할을 한다.
상기 나방눈 패턴(112)은 상기 기판(110)의 일측 표면이 일정 이상의 거칠기로 형성된 형태를 의미한다. 이때, 상기 나방눈 패턴(112)은 도 1에 도시된 바와 같이 요철을 갖는 형태로 구비될 수 있으며, 상기 요철의 높이는 100㎚ 내지 1㎛일 수 있다. 이때, 상기 나방눈 패턴(112)은 상기 발광 다이오드 어셈블리(100)가 발광하는 광의 파장대에 따라 다른 형태를 구비할 수 있는데, 상기 발광 다이오드 어셈블리(100)가 200㎚ 내지 450㎚ 대의 광을 발광하는 경우, 상기 나방눈 패턴(112)은 300㎚ 내지 400㎚의 높이를 갖는 요철로 구비되는 것이 바람직하다.
한편, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(100)는 도 2a 내지 도 2c에 도시된 바와 같이 상기 나방눈 패턴(112)을 구비한 상기 기판(110)의 일측 표면 상에는 상기 나방눈 패턴(112)을 보호하는 보호층(170)을 구비할 수도 있고, 도 1에 도시된 바와 같이 상기 나방눈 패턴(112) 상에 어떤 층도 없을 수도 있다.
상기 보호층(170)은 세 가지 형태로 구비될 수 있다. 즉, 도 2a에 도시된 바와 같이 상기 보호층(170)은 상기 나방눈 패턴(112)의 홈을 매우는 형태로 구비되어 상기 기판(110)의 일측 표면을 평평하게 하는 형태로 구비될 수 있으며, 도 2b에 도시된 바와 같이 상기 보호층(170)을 두껍게 구비되되, 상기 나방눈 패턴(112)의 모폴로지를 그 표면에 그대로 나타내는 형태로 상기 보호층(170)이 구비될 수 있으며, 도 2c에 도시된 바와 같이 상기 보호층(170)을 더욱 두껍게 구비하여 상기 보호층(170)의 표면이 평평해진 형태로 구비될 수 있다.
이때, 상기 보호층(170)은 그 두께가 2㎛ 이상은 되지 않도록 하며, 바람직하게는 500㎚ 내지 1㎛의 두께로 구비될 수 있다.
한편, 상기 보호층(170)은 상기 나방눈 패턴(112)을 보호하는 역할을 할 뿐만 아니라 상기 기판(110)과 외부 공기 사이의 굴절률 차이를 완화하여 전반사를 줄이는 역할을 할 수 있다. 즉, 상기 보호층(170)은 상기 기판(110) 보다 낮은 굴절률이 가지되, 공기보다는 높은 굴절률을 가진 물질로 이루어짐으로써 큰 굴절률 변화에 따른 광의 전반사를 방지하는 역할을 한다. 또한, 상기 보호층(170)을 적절한 두께로 구비하여 반사 방지층으로 이용할 수 있다.
상기 반도체 구조체층(120)은 상기 기판(110)의 타측 표면 상에 구비되며, N형 반도체층(122), 활성층(124) 및 P형 반도체층(126)을 포함할 수 있다. 이때, 상기 N형 반도체층(122)은 그 일부가 노출된 형태로 구비될 수 있는데, 이는 상기 활성층(124) 및 P형 반도체층(126)의 일부를 메사 식각하여 노출될 수 있다. 상기 메사 식각 시 상기 N형 반도체층(122)의 일부도 식각될 수 있다.
상기 N형 반도체층(122)은 상기 기판(110)의 타측 표면 상에 구비되되, N형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 N형 반도체층(122)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 N형 반도체층(122)은 초격자층을 포함할 수 있다.
상기 활성층(124)은 상기 N형 반도체층(122) 상에 구비될 수 있으며, 상기 활성층(124)은 단일층 또는 복수층으로 이루어질 수 있다. 또한, 상기 활성층(130)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 P형 반도체층(126)은 상기 활성층(124) 상에 구비될 수 있으며, 상기 P형 반도체층(126)은 P형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 P형 반도체층(126)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 P형 반도체층(126)은 초격자층을 포함할 수 있다.
이때, 도들에서는 도시하고 있지 않지만, 상기 기판(110)과 상기 N형 반도체층(122) 사이에 버퍼층(미도시)을 구비할 수 있으며, 상기 버퍼층(미도시)은 상기 기판(110)과 N형 반도체층(122) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
또한, 상기 활성층(124)과 P형 반도체층(126) 사이에 블로킹층(미도시)을 포함할 수 있다. 상기 블로킹층(미도시)은 전자와 정공의 재결합 효율을 높이기 위해 구비될 수 있으며, 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 블로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, 예컨대, AlGaN을 포함하여 이루어질 수 있다.
상기 패시베이션층(130)은 상기 반도체 구조체층(120)을 구비한 기판(110) 상에 구비될 수 있다. 상기 패시베이션층(130)은 그 하부의 상기 반도체 구조체층(120)을 외부 환경으로부터 보호하는 역할을 하며, 실리콘 산화막을 포함하는 절연막으로 이루어질 수 있다. 이때, 상기 패시베이션층(130)은 상기 보호층(170)과 동일한 물질로 이루질 수도 있고 다른 물질로 이루어질 수도 있다. 상기 패시베이션층(130)과 보호층(170)이 서로 다른 물질로 이루어지는 경우, 각각의 물질은 서로 다른 식각 용액으로 식각되는 물질로 형성하는 것이 바람직하다.
상기 패시베이션층(130)은 메사 식각으로 노출된 상기 N형 반도체층(122) 표면의 일부를 노출시키는 제1개구부(132) 및 상기 P형 반도체층(126) 표면의 일부를 노출시키는 제2개구부(134)를 구비할 수 있다.
상기 패드들(140)은 N측 패드(142) 및 P측 패드(144)를 포함할 수 있다. 상기 N측 패드(142)는 상기 패시베이션층(130)이 형성된 기판(110) 상에 구비되되, 상기 제1개구부(132)를 통해 노출된 상기 N형 반도체층(122)과 접촉하여 구비될 수 있다. 상기 P측 패드(144)는 상기 패시베이션층(130)이 형성된 기판(110) 상에 구비되되, 상기 제2개구부(134)를 통해 노출된 상기 P형 반도체층(126)과 접촉하여 구비될 수 있다.
때, 도에서는 도시하고 있지 않지만, 상기 P형 반도체층(126)은 그 상부가 P형 불순물이 고농도로 도핑된 P++형 반도체층(미도시)을 포함할 수 있고, 상기 P형 반도체층(126)과 상기 P측 패드(144) 사이에는 오믹 콘택을 위한 P측 접촉 전극(미도시)을 포함할 수 있다. 상기 패드들(140)은 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함하여 이루어질 수 있다. 상기 P측 접촉 전극(미도시)은 ITO, ZnO 또는 IZO 등과 같은 TCO와 Ni/Au 등과 같은 콘택 물질을 포함하여 이루어질 수 있다.
상기 범프들(150)은 N측 범프(152) 및 P측 범프(154)를 포함할 수 있다. 상기 N측 범프(152)는 상기 N측 패드(142) 상에 구비될 수 있고, 상기 P측 범프(154)는 상기 P측 패드(144) 상에 구비될 수 있다. 상기 범프들(150)은 상기 반도체 구조체층(130)을 포함하는 상기 기판(110)을 상기 서브 마운트(160) 상에 실장하여 지지하는 역할을 하며, 상기 서브 마운트(160)와 상기 반도체 구조체층(130)을 포함하는 상기 기판(110)을 서로 이격시키는 역할을 한다. 상기 범프들(150)은 Au를 포함하여 이루어질 수 있다.
상기 서브 마운트(160)는 그 일측 표면 상에 구비된 N-전극(162) 및 P-전극(164)을 포함할 수 있다. 상기 N-전극(162) 및 P-전극(164) 각각은 상기 서브 마운트(160) 상에 상기 반도체 구조체층(130)을 포함하는 상기 기판(110)을 실장할 때, 상기 N측 패드(152) 및 P측 패드(154)와 연결될 수 있다.
도 3 내지 도 10은 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를제조하는 방법을 도시한 단면도들이다.
도 3 내지 도 10을 참조하여 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 제조하는 방법을 설명하면, 우선, 도 3에 도시한 바와 같이 기판(110), 바람직하게는 성장 기판을 준비한다.
이어서, 상기 기판(110)의 타측 표면 상에 N형 반도체층(122), 활성층(124) 및 P형 반도체층(126)을 순차적으로 형성할 수 있다. 이때, 상기 N형 반도체층(122), 활성층(124) 및 P형 반도체층(126)은 MOCVD법, 분자 빔 성장법, 엑피텍셜 성장법 등 공지의 반도체층 형성 방법을 이용하여 형성할 수 있다.
이어서, 도 4에 도시된 바와 같이 상기 기판(110)의 일측 표면에 나방눈 패턴(112)을 형성할 수 있다.
이때, 상기 나방눈 패턴(112)은 에칭(습식 화학 에칭, 반응성 이온 에칭 또는 유도 결합 플라즈마 에칭과 같은 건식 에칭 방법, 전기화학 에칭 또는 포토에칭을 포함함), 포토리소그래피 등과 같은 다양한 기술로 형성될 수 있다.
예컨대, 상기 나방눈 패턴(112)은 도 5a 및 도 5b에 도시하는 바와 같이 건식 식각법을 이용하여 형성할 수 있다. 도 5a에 도시한 바와 같이 상기 기판(110)의 일측 표면 상에 금층을 증발법 등을 이용하여 5 내지 10㎚의 두께로 형성하고, 350도 내지 400도의 온도에서 어닐링하여 복수 개의 금 도트(182)를 형성한다. 이어서, 도 5b에 도시한 바와 같이 상기 금 도트(182)들을 마스크로 하여 상기 기판(110)을 건식 식각(184)을 실시한다. 그리고 도에서 도시하고 있지는 않지만, 건식 시각(184)을 완료한 후, 상기 금 도트(182)들을 제거한다. 상기 금 도트(182)들의 제거는 일반적으로 왕수(진한 질산 대 진한 염산이 1 대 3의 부피로 혼합된 혼합물)로 제거할 수 있다. 이때, 상기 기판(110)의 일측 표면 또는 타측 표면 상에는 상기 왕수에 의해 손상될 수 있는 금속이 구비되어 있지 않아 상기 왕수에 의한 손상은 일어나지 않는다. 그러나, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리 제조 방법과는 달리 상기 나방눈 패턴(112)을 이후 설명하는 패드들(140)을 형성한 이후에 실시하거나, 발광 다이오드 어셈블리를 완성한 후 상기 나방눈 패턴(112)을 형성하는 경우, 상기 왕수에 의해 패드들 또는 범프들이 손상될 수 있다.
이때, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 제조하는 방법은 상기 기판(110)의 타측 표면 상에 상기 N형 반도체층(122), 활성층(124) 및 P형 반도체층(126) 등의 반도체층을 먼저 형성한 후, 상기 기판(110)의 일측 표면에 나방눈 패턴(112)을 형성하는 것으로 설명하고 있으나, 상기 기판(110)의 일측 표면에 나방눈 패턴(112)을 먼저 형성하고, 그 이후에 상기 기판(110)의 타측 표면 상에 상기 N형 반도체층(122), 활성층(124) 및 P형 반도체층(126) 등의 반도체층을 형성할 수도 있다.
이어서, 도 6에 도시된 바와 같이 상기 나방눈 패턴(112)이 형성된 상기 기판(110)의 일측 표면 상에 보호층(170)을 형성할 수 있다. 상기 보호층(170)은 실리콘 산화막을 포함하는 절연막으로 형성될 수 있다.
이때, 상기 보호층(170)은 다양한 형태 및 두께로 형성될 수 있는데, 상기 도 2a 내지 도 2c를 참조하여 설명한 보호층(170)과 동일한 형태로 형성될 수 있다. 즉, 상기 보호층(170)은 상기 나방눈 패턴(112)의 홈을 매우는 형태로 구비되어 상기 기판(110)의 일측 표면을 평평하게 하는 형태로 형성할 수 있으며, 상기 보호층(170)을 두껍게 형성하되, 상기 나방눈 패턴(112)의 모폴로지를 그 표면에 그대로 나타내도록 상기 보호층(170)을 형성할 수 있으며, 상기 보호층(170)을 두껍게 형성하여 상기 나방눈 패턴(112)의 모폴로지가 사라지고 그 표면이 평평한 형태로 형성할 수 있다.
이어서, 도 7에 도시된 바와 같이 상기 P형 반도체층(126) 및 활성층(124)의 일부를 식각하여 상기 N형 반도체층(122)의 일부 표면이 노출되도록 메사 식각하여 반도체 구조체층(120)을 형성한다. 이때, 도 7에 도시된 바와 같이 상기 N형 반도체층(122)의 일부도 식각될 수 있다.
이어서, 상기 반도체 구조체층(120)이 형성된 기판(110) 상에 패시베이션층(130)을 형성한다. 상기 패시베이션층(130)은 실리콘 산화막을 포함하는 절연막으로 형성한다. 이때, 상기 패시베이션층(130)은 상기 보호층(170)과 동일한 물질로 형성할 수도 있고, 상기 패시베이션층(130)과 상기 보호층(170)은 서로 다른 물질, 특히, 상기 보호층(170)은 상기 패시베이션층(130)을 식각시키는 식각 용액에는 식각되지 않는 물질로 형성할 수도 있다. 이는 이후 설명되는 바와 같이 개구부들(132,134)을 형성할 때, 상기 보호층(170)을 동시에 식각할 수도 있고, 상기 보호층(170)은 식각되지 않도록 하기 위해서이다.
이어서, 도 8에 도시된 바와 같이 상기 패시베이션층(130)의 일부 영역들을 식각하여 노출된 상기 N형 반도체층(122) 표면의 일부를 노출하는 제1개구부(132) 및 상기 P형 반도체층(126) 표면의 일부는 노출하는 제2개구부(134)를 형성할 수 있다.
이때, 상기 개구부들(132, 134)을 형성하기 위해 상기 패시베이션층(130)을 식각할 때, 도 8에 도시된 바와 같이 상기 기판(110)의 타측 표면 상에 형성된 상기 보호층(170)을 식각하여 완전히 제거할 수도 있다. 상기 패시베이션층(130)에 상기 개구부들(132, 134)을 형성할 때, 상기 기판(110)을 상기 패시베이션층(130) 상에 상기 개구부들(132, 134)에 대응하는 영역만을 노출시키는 패턴을 형성한 후, 상기 기판(110)을 상기 패시베이션층(130)과 보호층(170)을 식각하는 식각 용액에 투입하여 상기 패시베이션층(130)의 일부를 식각하는 경우, 상기 보호층(170)도 동시에 식각되어 제거될 수 있다.
이때, 도 8에서 도시한 바와는 다르게 도 2a 내지 도 2c에 도시된 바와 같이 상기 보호층(170)을 상기 나방눈 패턴(112)이 외부로 노출되지 않도록 잔류시킬 수도 있다. 상기 패시베이션층(130)에 개구부(132, 134)들을 형성할 때, 상기 패시베이션층(130) 만을 식각하는 식각 용액에 기판(110)을 투입하거나, 상기 기판(110)의 타측 표면 만을 식각하거나, 상기 패시베이션층(130)과 상기 보호층(170)을 같이 식각하나 일부 두께만을 식각하여 상기 보호층(170)을 잔류하게 식각하거나, 상기 보호층(170)을 보호하는 보호막을 형성한 후 식각하는 방법 등으로 상기 보호층(170)을 남겨지도록 할 수 있다.
이어서, 도 9에 도시된 바와 같이 상기 기판(110) 상에 패드들(140)을 형성할 수 있다. 이때, 상기 패드들(140)은 상기 N형 반도체층(122) 표면의 일부를 노출시키는 상기 제1개구부(132)를 통해 상기 N형 반도체층(122)과 접촉하는 N측 패드(142) 및 상기 P형 반도체층(126) 표면의 일부를 노출시키는 상기 제2개구부(134)를 통해 상기 P형 반도체층(126)과 접촉하는 P측 패드(144)를 포함할 수 있다.
이때, 도들에서는 도시하고 있지 않지만, 상기 P측 패드(144)를 형성하기 이전에 상기 제2개구부(134)를 통해 상기 P형 반도체층(126)과 접촉하는 P측 접촉 전극(미도시)을 먼저 형성하고, 상기 P측 접촉 전극(미도시) 상에 상기 P측 패드(144)를 형성할 수도 있다. 또한, 도들에서 자세히 도시하고 있지 않지만, 상기 기판(110)의 모서리를 모깍기하여 모깍기된 모서리(114)를 형성할 수 있다. 상기 모깍기된 모서리(114)는 상기 기판(110)의 측면으로 진행하는 광의 추출을 유도하는 구조로, 광 추출 효율을 높이는 효과가 있다.
이어서, 상기 N측 패드(142) 및 P측 패드(144) 상에 N측 범프(152) 및 P측 범프(154)를 포함하는 범프들(150)을 형성한다.
상기 기판(110) 상에 여러 층들 및 요소들을 형성하는 것과는 별개로 서브 마운트(160)를 준비한다. 상기 서브 마운트(160)는 그 일측 표면 상에 N-전극(162) 및 P-전극(164)을 구비할 수 있다.
이어서, 상기 N측 범프(152) 및 P측 범프(154)와 상기 N-전극(162) 및 P-전극(164)이 서로 대향하도록 상기 기판(110)과 서브 마운트(160)를 정렬한 후, 도 10에 도시된 바와 같이 상기 N측 범프(152)와 N-전극(162) 및 상기 P측 범프(154)와 P-전극(164)이 서로 연결되도록 상기 기판(110)을 상기 서브 마운트(160)에 실장하여 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(100)를 제조할 수 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
110 : 기판 112 : 나방눈 패턴
120 : 반도체 구조체층 130 : 패시베이션층
140 : 패드들 150 : 범프들
160 : 서브 마운트
120 : 반도체 구조체층 130 : 패시베이션층
140 : 패드들 150 : 범프들
160 : 서브 마운트
Claims (8)
- 일측 표면에 나방눈(moth-eye) 패턴을 구비한 기판;
상기 기판의 타측 표면 상에 구비되며, N형 반도체층, 활성층 및 P형 반도체층을 포함하되, 상기 N형 반도체층의 일부가 노출되도록 상기 활성층 및 P형 반도체층의 일부가 메사 식각되어 구비된 반도체 구조체층; 및
상기 반도체 구조체층을 덮되, 상기 N형 반도체층의 노출된 표면의 일부를 노출하는 제1개구부 및 상기 P형 반도체층의 표면 일부를 노출하는 제2개구부를 구비한 패시베이션층을 포함하는 발광 다이오드 어셈블리.
- 청구항 1에 있어서, 상기 기판의 일측 표면에 구비된 나방눈 패턴을 덮는 보호층을 더 포함하는 발광 다이오드 어셈블리.
- 청구항 1에 있어서, 상기 발광 다이오드 어셈블리는
일측 표면 상에 N-전극 및 P-전극을 구비한 서브 마운트; 및
각각 상기 N-전극 및 P-전극 상에 구비된 N측 범프 및 P측 범프를 더 포함하되,
상기 N측 범프 및 P측 범프는 각각 상기 패시베이션층의 제1개구부 및 제2개구부를 통해 상기 N형 반도체층 및 P형 반도체층에 연결되어, 상기 반도체 구조체층을 포함하는 기판을 지지하는 발광 다이오드 어셈블리.
- 청구항 3에 있어서, 상기 발광 다이오드 어셈블리는
상기 N형 반도체층과 N측 범프 사이에 구비되며, 상기 제1개구부를 통해 노출된 상기 N형 반도체층의 표면 상에 구비된 N측 패드; 및
상기 P형 반도체층과 P측 범프 사이에 구비되며, 상기 제2개구부를 통해 노출된 상기 P형 반도체층의 표면 상에 구비된 P측 패드를 포함하는 발광 다이오드 어셈블리.
- 타측 표면 상에 N형 반도체층, 활성층 및 P형 반도체층을 순차적으로 형성된 기판을 마련하는 단계;
상기 기판의 일측 표면에 나방눈 패턴을 형성하는 단계;
상기 기판의 일측 표면 상에 상기 나방눈 패턴을 덮는 보호층을 형성하는 단계;
상기 N형 반도체층의 일부가 노출되도록 상기 P형 반도체층 및 활성층의 일부를 식각하는 메사 식각을 실시하여 반도체 구조체층을 형성하는 단계;
상기 반도체 구조체층을 덮는 패시베이션층을 형성하는 단계; 및
상기 노출된 N형 반도체층 표면의 일부를 오픈하는 제1개구부 및 상기 P형 반도체층 표면의 일부를 오픈하는 제2개구부를 형성하도록 상기 패시베이션층의 일부를 식각하는 단계를 포함하는 발광 다이오드 어셈블리 제조 방법.
- 청구항 5에 있어서, 상기 발광 다이오드 어셈블리 제조 방법은 상기 패시베이션층의 일부를 식각하는 동시에 상기 보호층을 식각하여 상기 나방눈 패턴을 노출하는 단계를 더 포함하는 발광 다이오드 어셈블리 제조 방법.
- 청구항 5에 있어서, 상기 발광 다이오드 어셈블리 제조 방법은 상기 패시베이션층의 일부를 식각하는 동시에 상기 보호층을 식각하되, 상기 나방눈 패턴은 외부로 노출되지 않도록 상기 보호층의 일부만을 식각하는 단계를 더 포함하는 발광 다이오드 어셈블리 제조 방법.
- 청구항 5에 있어서, 상기 발광 다이오드 어셈블리 제조 방법은
일측 표면에 N-전극 및 P-전극을 구비한 서브 마운트를 준비하는 단계;
상기 제1개구부를 통해 노출된 상기 N형 반도체층의 표면 및 상기 제2개구부를 통해 노출된 상기 P형 반도체층의 표면 상에 각각 N측 패드 및 P측 패드를 형성하는 단계;
상기 N-전극 및 P-전극 상에 각각 N측 범프 및 P측 범프를 형성하는 단계; 및
상기 N-전극과 N측 패드 및 P-전극과 P측 패드가 각각 연결되도록 상기 기판을 상기 서브 마운트 상에 실장하는 단계를 더 포함하는 발광 다이오드 어셈블리 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110010956A KR20120090493A (ko) | 2011-02-08 | 2011-02-08 | 발광 다이오드 어셈블리 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110010956A KR20120090493A (ko) | 2011-02-08 | 2011-02-08 | 발광 다이오드 어셈블리 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120090493A true KR20120090493A (ko) | 2012-08-17 |
Family
ID=46883549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110010956A KR20120090493A (ko) | 2011-02-08 | 2011-02-08 | 발광 다이오드 어셈블리 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120090493A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170028546A (ko) * | 2015-09-04 | 2017-03-14 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 디스플레이 장치 |
| WO2016068533A3 (ko) * | 2014-10-31 | 2017-04-27 | 서울바이오시스 주식회사 | 고효율 발광 장치 |
| KR20220057129A (ko) * | 2020-10-29 | 2022-05-09 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
-
2011
- 2011-02-08 KR KR1020110010956A patent/KR20120090493A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016068533A3 (ko) * | 2014-10-31 | 2017-04-27 | 서울바이오시스 주식회사 | 고효율 발광 장치 |
| US10103305B2 (en) | 2014-10-31 | 2018-10-16 | Seoul Viosys Co., Ltd. | High efficiency light emitting device |
| KR20170028546A (ko) * | 2015-09-04 | 2017-03-14 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 디스플레이 장치 |
| KR20220057129A (ko) * | 2020-10-29 | 2022-05-09 | 웨이브로드 주식회사 | 반도체 발광소자 및 이를 제조하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10756237B2 (en) | Light emitting diode and light emitting diode package | |
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| KR102013363B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| US20180309029A1 (en) | Light emitting device and method of fabricating the same | |
| KR20130117474A (ko) | 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 | |
| TWI437737B (zh) | 發光二極體結構及其製造方法 | |
| US20120273824A1 (en) | Optoelectronic semiconductor chip | |
| US20130334560A1 (en) | Light emitting diode chip | |
| CN111052409B (zh) | 发光二极管装置及制造发光二极管装置的方法 | |
| US9515121B2 (en) | Light emitting diode and method of fabricating the same | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| JP2009059851A (ja) | 半導体発光ダイオード | |
| KR20120090493A (ko) | 발광 다이오드 어셈블리 및 그의 제조 방법 | |
| KR20110043282A (ko) | 발광소자 및 그 제조방법 | |
| US20140084327A1 (en) | Light-emitting device | |
| KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| JP2011124275A (ja) | 発光装置 | |
| KR20130094483A (ko) | 발광 다이오드 칩 및 그의 제조 방법 | |
| KR20120088129A (ko) | 발광 다이오드 및 그의 제조 방법 | |
| US20230378395A1 (en) | Optoelectronic device with a contact layer and a roughened layer arranged thereon, and production method | |
| KR101115538B1 (ko) | 발광소자와 그 제조방법 | |
| US20220190222A1 (en) | Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device | |
| KR101337613B1 (ko) | 발광소자와 그 제조방법 | |
| KR102402257B1 (ko) | 라이트 유닛 | |
| KR20150037215A (ko) | 넓은 지향각을 갖는 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |