KR20120087720A - 상변화 메모리 장치 - Google Patents

상변화 메모리 장치 Download PDF

Info

Publication number
KR20120087720A
KR20120087720A KR1020110009086A KR20110009086A KR20120087720A KR 20120087720 A KR20120087720 A KR 20120087720A KR 1020110009086 A KR1020110009086 A KR 1020110009086A KR 20110009086 A KR20110009086 A KR 20110009086A KR 20120087720 A KR20120087720 A KR 20120087720A
Authority
KR
South Korea
Prior art keywords
firing
signal
phase change
bit line
test mode
Prior art date
Application number
KR1020110009086A
Other languages
English (en)
Inventor
윤정혁
김동근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110009086A priority Critical patent/KR20120087720A/ko
Priority to US13/219,629 priority patent/US8576619B2/en
Publication of KR20120087720A publication Critical patent/KR20120087720A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 메모리 장치에 관한 것으로, 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 및 테스트 모드 신호를 기초로 한 인에이블 신호에 응답하여 상기 복수의 상변화 메모리 셀의 파이어링을 위한 파이어링 전압을 글로벌 비트 라인으로 제공하는 파이어링 제어부를 포함한다.

Description

상변화 메모리 장치{Phase Change Random Access Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로서, 특히, 상변화 메모리 장치에 관한 것이다.
상변화 메모리 (Phase Change Random Access Memory; RCRAM) 장치는 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는 상변화 물질을 이용하여 데이터를 저장한다.
즉, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높기 때문에, 결정 상태는 셋(set) 또는 '0' 데이터로 정의하고 비정질 상태는 리셋(reset) 또는 '1' 데이터로 정의할 수 있다.
한편, 일반적으로, 상변화 메모리 장치는 상변화가 잘 일어나도록 파이어링(Firing) 공정을 진행하고 있다.
파이어링 공정은 리셋 커런트 보다 높은 양의 파이어링 커런트를 메모리 셀에 공급하여 상변화 메모리 장치 표면에 잔여된 불순물을 없애는 공정이다.
특히, 파이어링 동작 시에는, 라이트 드라이버에서 공급하는 전류보다 더 많은 양의 전류를 메모리 셀에 공급해야 된다.
따라서, 현재는 펄스 폭 조절 신호를 제공하는 펄스폭 조절부에 테스트 모드를 인가하여 원하는 길이의 펄스 폭을 라이트 드라이버에 공급하여 기설정된 시간 보다 더 길게 설정하여 보다 많은 양의 전류를 인가하고 있다.
그러나, 라이트 드라이버로 공급되는 고전압 레벨의 최대치가 있기 때문에, 고전압 증가률 대비 메모리 셀에 공급하는 전류의 량은 한계가 있다.
그리고, 너무 높은 고전압을 라이트 드라이버에 공급했을 경우, 라이트 드라이버를 이루고 있는 트랜지스터들이 파괴되는 문제가 발생하기도 한다.
더하여, 파이어링 동작을 위해서는 긴 시간 동안 전류를 공급을 해야 하는데, 적은 양의 메모리 셀을 파이어링 하기에는 문제가 없지만, 일반적으로, 파이어링 동작을 실행하면 모든 메모리 셀에 대해 진행을 해야 되기 때문에 테스트 시간이 오래 걸리는 단점이 있다.
최근에는 복수의 메모리 셀에 대해 동시에 파이어링 동작을 실시하는 방안이 제시되고 있긴 하지만, 그 경우 라이트 드라이버가 여러 개의 메모리 셀을 구동하기에는 그 능력이 불가능하다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 메모리 셀 특성을 높이기 위한 상변화 메모리 장치를 제공한다.
본 발명의 일 실시 예에 따른 상변화 메모리 장치는, 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 및 테스트 모드 신호를 기초로 한 인에이블 신호에 응답하여 상기 복수의 상변화 메모리 셀의 파이어링을 위한 파이어링 전압을 글로벌 비트 라인으로 제공하는 파이어링 제어부를 포함한다.
본 발명의 다른 실시 예에 따른 상변화 메모리 장치는, 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 외부로부터 인가되는 고전압에 의해 상기 복수의 상변화 메모리 셀 각각에 라이트 신호를 제공하는 라이트 구동부; 및 파이어링 동작 시, 테스트 모드 신호를 기초로 한 인에이블 신호에 응답하여 상기 복수의 상변화 메모리 셀의 파이어링을 위한 파이어링 전압을 글로벌 비트 라인으로 제공하는 파이어링 제어부를 포함한다.
본 발명에 따른 상변화 메모리 장치는, 파이어링 패드에서 원하는 양의 외부 고전압을 상변화 메모리 셀로 제공함으로써, 여러 개의 상변화 메모리 셀을 동시에 파이어링하여 테스트 시간을 절감할 수 있다.
도1은 본 발명의 일실시예에 따른 상변화 메모리 장치를 나타낸 블록도,
도2는 도1의 파이어링 제어부를 나타낸 상세 블록도,
도3은 도2의 GYSW 조절부를 나타낸 상세 회로도, 및
도4는 도2의 파이어링 전압 제공부를 나타낸 상세 회로도이다.
도1은 본 발명의 일실시예에 따른 상변화 메모리 장치를 나타낸 블럭도이다.
도1에 도시된 바와 같이, 본 발명의 일실시예에 따른 상변화 메모리 장치(100)는 메모리 셀 어레이(110), 제1 스위칭부(120), 제2 스위칭부(130), 라이트 구동부(140), 펄스폭 조절부(150), 파이어링 제어부(160), 및 제1 스위치 제어부(170)를 포함한다.
상기 메모리 셀 어레이(100)는 복수의 메모리 뱅크로 구성될 수 있고, 각 메모리 뱅크는 각각 복수의 메모리 블럭으로 구성될 수 있다. 그리고, 각각의 메모리 블럭은 매트릭스 형태로 배열된 복수의 상변화 메모리 셀(110a, 110b, 110c, 110d)을 포함한다.
상변화 메모리 셀(110a, 110b, 110c, 110d) 각각은 로컬 비트 라인들(LBL1~LBLn)과 워드 라인(WL) 사이에 연결되며, 결정 상태 또는 비정질 상태에 따라 서로 다른 두 개 이상의 저항 값을 갖는 상변화 물질을 구비하는 가변 저항 소자(R11, R12, R13, R14)와, 가변 저항 소자(R11, R12, R13, R14)에 흐르는 전류를 제어하는 억세스 소자(D11, D12, D13, D14)를 포함한다.
여기서, 억세스 소자(D11, D12, D13, D14)는 가변 저항 소자(R11, R12, R13, R14)와 직렬로 연결된 다이오드 또는 트랜지스터일수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 특히, 상변화 물질은 상기 물질 중에서 일반적으로, 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
제1 스위칭부(120)는 제1 스위치 제어부(170)에서 출력되는 로컬 비트 라인 인에이블 신호들(C<0:N>)에 응답하여 복수의 로컬 비트 라인(LBL1~LBLn) 중 적어도 하나의 로컬 비트 라인을 활성화시킬 수 있다.
이러한, 제1 스위칭부(120)는 일 예로, 복수의 NMOS 트랜지스터(NT11~~NT14)로 형성될 수 있다.
제2 스위칭부(130)는 파이어링 제어부(160)에서 출력되는 글로벌 비트 라인 인에이블 신호(이하, 제1 조합 신호, A)에 응답하여 제1 스위칭부(120)와 연결되는 글로벌 비트 라인(GBL)을 활성화시킬 수 있다. 이러한, 제2 스위칭부(130)는 일 예로, 트랜스 미션 게이트(TMG11)로 형성될 수 있다.
라이트 구동부(140)는 라이트 동작 시, 상기 상변화 메모리 셀(110a, 110b, 110c, 110d) 각각에 라이트 신호를 제공할 수 있다. 이때, 본 발명에 따른 라이트 구동부(140)는 일 예로, 고전압(VPP)을 인가받아 동작할 수 있다.
펄스폭 조절부(150)는 파이어링 동작 시, 테스트 모드(TM_Pulse width)를 인가 받아 메모리 셀에 인가될 파이어링 커런트의 양을 조절하기 위해 기설정된 펄스 주기보다 더 긴 주기를 가지는 펄스폭 제어 신호(Ctl_Pulse width)를 생성하여 라이트 구동부(140)에 공급할 수 있다.
파이어링 제어부(160)는 파이어링 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing)에 응답하여 상기 복수의 상변화 메모리 셀(110a~110d)의 파이어링을 위한 파이어링 전압(B)을 글로벌 비트 라인(GBL)으로 제공할 수 있다.
좀 더 구체적으로, 본 발명에 따른 파이어링 제어부(160)는 도2에 도시된 바와 같이, 상기 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing) 및 제2 스위치 제어 신호(GYSW_EN)의 조합에 의해 제1 및 제2 조합 신호(A, X)를 생성하는 GYSW 구동부(이하, 제2 스위치 구동부, 162) 및 제2 조합 신호(X)에 응답하여 파이어링 패드(VFiring)에서 제공되는 파이어링 전압(B)을 상기 글로벌 비트 라인(GBL)으로 전달하는 파이어링 전압 제공부(164)로 구성될 수 있다.
이때, 파이어링 전압(B)은 라이트 구동부(140)로 인가되는 고전압보다 더 높은 전압으로서, 파이어링 동작 시에만 글로벌 비트 라인(GBL)으로 제공될 수 있다.
제2 스위치 구동부(162)는 도3에 도시된 바와 같이, 상기 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing) 및 상기 제2 스위치 제어 신호(GYSW_EN)에 응답하여 상기 제2 스위칭부(130)를 제어하는 제1 조합 신호(A)를 생성하는 제1 조합부(162a) 및 상기 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing) 및 상기 제2 스위치 제어 신호(GYSW_EN)에 응답하여 상기 파이어링 전압 제공부(164)를 제어하는 제2 조합 신호(X)를 생성하는 제2 조합부(162b)로 구성될 수 있다. 여기서, 상기 제1 조합부(162a)는 일 예로, 낸드 게이트(ND31)로 이루어질 수 있고, 제2 조합부(162b) 또한 일 예로, 낸드 게이트(ND32)로 이루어 질 수 있다.
파이어링 전압 제공부(164)는 도4에 도시된 바와 같이, 제2 조합 신호(X)를 게이트로 입력 받는 PMOS 트랜지스터(T41)로 형성될 수 있다. 이러한, 파이어링 전압 제공부(164)는 제2 조합 신호(X)에 응답하여 파이어링 패드(VFiring)에서 제공되는 파이어링 전압(B)을 글로벌 비트 라인(GBL)으로 제공할 수 있다.
이하, 본 발명에 따른 파이어링 제어부(160)의 동작을 설명하면, 제2 스위치 제어 신호(GYSW_EN) 및 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing)가 하이 레벨로 입력되면, 즉, 파이어링 동작이 실행하게 되면 제1 조합부(162a)는 하이 레벨의 제1 조합 신호(A)를 출력하기 때문에 제2 스위칭부(130)는 동작하지 않게 된다.
그러나, 제2 조합부(162b)는 로우 레벨의 제2 조합 신호(X)를 출력하여 파이어링 구동부(164)로 제공하고, 그에 따라 파이어링 구동부(164)는 구동하게 된다.
파이어링 구동부(164)가 구동하게 되면, 도4와 같이, 파이어링 패드(VFiring)에서 제공되는 하이 레벨의 파이어링 전압(B)이 글로벌 비트 라인(GBL)으로 제공되기 때문에, 제13 노드(N13)의 전위가 높아지게 된다.
반면에, 제2 스위치 제어 신호(GYSW_EN) 및 테스트 모드 신호를 기초로 한 인에이블 신호(TM_Firing) 중 적어도 하나가 로우 레벨로 입력되면, 즉, 파이어링 동작이 실행되지 않게 되면, 제1 조합부(162a)는 로우 레벨의 제1 조합 신호(A)를 제2 스위칭부(130)로 출력하게 되고, 그에 따라 제2 스위칭부(130)는 동작하게 된다.
이때, 제2 조합부(162b)는 하이 레벨의 제2 조합 신호(X)를 출력하여 파이어링 구동부(164)로 제공하게 되고, 그에 따라 파이어링 구동부(164)는 동작하지 않게 된다.
본 발명에 따른 제1 스위치 제어부(170)는 복수의 로컬 비트 라인 어드레스들(LYSW ADD<0:n>)과 테스트 모드 신호(Multi LYSW_TM)의 조합에 의해 적어도 하나의 상기 복수의 메모리 셀 구동되도록 하는 로컬 비트 라인 인에이블 신호(C<0:N)를 생성할 수 있다.
이처럼, 본 발명에 따른 상변화 메모리 장치(100)는, 파이어링 시 파이어링 패드에서 제공되는 파이어링 전압을 상변화 메모리 셀로 제공할 수 있다.
즉, 높은 전압을 가지는 파이어링 전압을 이용함에 따라 원하는 만큼의 로컬 스위치 즉, 본 발명에서의 제1 스위칭부(120)를 동작시켜 여러 개의 상변화 메모리 셀을 동시에 파이어링할 수 있으므로, 테스트 시간을 절감할 수 있다.
기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 상변화 메모리 장치
110: 상변화 메모리 셀
120: 제1 스위칭부
130: 제2 스위칭부
140: 라이트 구동부
150: 펄스폭 조절부
160: 파이어링 제어부
170: 제1 스위치 제어부

Claims (21)

  1. 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이; 및
    테스트 모드 신호를 기초로 한 인에이블 신호에 응답하여 상기 복수의 상변화 메모리 셀의 파이어링을 위한 파이어링 전압을 글로벌 비트 라인으로 제공하는 파이어링 제어부를 포함하는 상변화 메모리 장치.
  2. 제1 항에 있어서,
    외부로부터 인가되는 고전압에 의해 상기 메모리 셀 어레이에 라이트 신호를 제공하는 라이트 구동부; 및
    상기 파이어링 시 테스트 모드를 인가받아 상기 메모리 셀 어레이에 인가될 파이어링 커런트의 양을 조절할 수 있도록 기설정된 펄스 주기보다 더 긴 주기를 가지는 펄스폭 제어 신호를 생성하여 상기 라이트 구동부로 제공하는 펄스폭 조절부를 더 포함하는 상변화 베모리 장치.
  3. 제2 항에 있어서,
    로컬 비트 라인 인에이블 신호에 응답하여 적어도 하나의 로컬 비트 라인을 활성화시키는 제1 스위칭부; 및
    상기 파이어링 제어부에서 제공되는 제1 조합 신호에 응답하여 상기 글로벌 비트 라인을 활성화시키는 제2 스위칭부를 더 포함하는 상변화 메모리 장치.
  4. 제3 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 제2 스위치 제어 신호를 조합하여 상기 제1 조합 신호 및 제2 조합 신호를 생성하는 제2 스위치 구동부; 및
    상기 제2 조합 신호에 응답하여 상기 파이어링 전압을 상기 글로벌 비트 라인으로 제공하는 파이어링 전압 제공부를 포함하는 상변화 메모리 장치.
  5. 제4 항에 있어서,
    상기 파이어링 전압은, 외부 패드로부터 입력되는 상변화 메모리 장치.
  6. 제5 항에 있어서,
    상기 제2 스위치 구동부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 제2 스위치 제어 신호를 조합하여 상기 제2 스위칭부를 제어하는 상기 제1 조합 신호를 생성하는 제1 조합부; 및
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 제2 스위치 제어 신호를 조합하여 상기 파이어링 전압 제공부를 제어하는 상기 제2 조합 신호를 생성하는 제2 조합부를 포함하는 상변화 메모리 장치.
  7. 제6 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 상기 제2 스위치 제어 신호가 인에이블된 상태로 상기 제2 스위치 구동부로 입력되면, 상기 제2 조합 신호를 디스에이블시켜 상기 파이어링 전압 제공부를 활성화시키는 상변화 메모리 장치.
  8. 제7 항에 있어서,
    상기 파이어링 제어부는,
    상기 파이어링 전압 제공부가 활성화되면, 상기 파이어링 전압을 상기 글로벌 비트 라인으로 제공하여 상기 상변화 메모리 셀의 파이어링이 실행되도록 하는 상변화 메모리 장치.
  9. 제6 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 상기 제2 스위치 제어 신호 중 어느 하나의 신호가 디스에이블된 상태로 상기 제2 스위치 구동부로 입력되면, 상기 제1 조합 신호를 디스에이블시키는 상변화 메모리 장치.
  10. 제9 항에 있어서,
    상기 파이어링 제어부는,
    디스에이블된 상기 제1 조합 신호를 상기 제2 스위칭부로 제공하여 상기 제2 스위칭부가 턴온되도록 하는 상변화 메모리 장치.
  11. 제1 항에 있어서,
    복수의 로컬 비트 라인 어드레스들과 테스트 모드 신호의 조합에 의해 상기 적어도 하나의 로컬 비트 라인 인에이블 신호를 생성하는 제1 스위치 제어부를 더 포함하는 상변화 메모리 장치.
  12. 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이;
    외부로부터 인가되는 고전압에 의해 상기 복수의 상변화 메모리 셀 각각에 라이트 신호를 제공하는 라이트 구동부; 및
    파이어링 동작 시, 테스트 모드 신호를 기초로 한 인에이블 신호에 응답하여 상기 복수의 상변화 메모리 셀의 파이어링을 위한 파이어링 전압을 글로벌 비트 라인으로 제공하는 파이어링 제어부를 포함하는 상변화 메모리 장치.
  13. 제12 항에 있어서,
    상기 파이어링 시 테스트 모드를 인가받아 상기 메모리 셀 어레이에 인가될 파이어링 커런트의 양을 조절할 수 있도록 기설정된 펄스 주기보다 더 긴 주기를 가지는 펄스폭 제어 신호를 생성하여 상기 라이트 구동부로 제공하는 펄스폭 조절부를 더 포함하는 상변화 베모리 장치.
  14. 제12 항에 있어서,
    로컬 비트 라인 인에이블 신호에 응답하여 적어도 하나의 로컬 비트 라인을 활성화시키는 제1 스위칭부; 및
    상기 파이어링 제어부에서 제공되는 제1 조합 신호에 응답하여 상기 글로벌 비트 라인을 활성화시키는 제2 스위칭부를 더 포함하되,
    상기 제2 스위칭부는, 라이트 동작 시 활성화되어 상기 라이트 구동부로부터 인가되는 상기 고전압을 상기 글로벌 비트 라인으로 제공하는 상변화 메모리 장치.
  15. 제14 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 스위치 제어 신호를 조합하여 상기 제1 조합 신호 및 제2 조합 신호를 생성하는 제2 스위치 구동부; 및
    상기 제2 조합 신호에 응답하여 상기 파이어링 전압을 상기 글로벌 비트 라인으로 제공하는 파이어링 전압 제공부를 포함하는 상변화 메모리 장치.
  16. 제15 항에 있어서,
    상기 파이어링 전압은 외부 패드로부터 공급되는 상변화 메모리 장치.
  17. 제16 항에 있어서,
    상기 제2 스위치 구동부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 제2 스위치 제어 신호를 조합하여 상기 제2 스위칭부를 제어하는 상기 제1 조합 신호를 생성하는 제1 조합부; 및
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 제2 스위치 제어 신호를 조합하여 상기 파이어링 전압 제공부를 제어하는 상기 제2 조합 신호를 생성하는 제2 조합부를 포함하는 상변화 메모리 장치.
  18. 제16 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 상기 제2 스위치 제어 신호가 인에이블 된 상태로 상기 제2 스위치 구동부로 입력되면, 상기 제2 조합 신호를 디스에이블시켜 상기 파이어링 전압 제공부를 활성화시키는 상변화 메모리 장치.
  19. 제18 항에 있어서,
    상기 파이어링 제어부는,
    상기 파이어링 전압 제공부가 활성화되면, 상기 파이어링 전압을 상기 글로벌 비트 라인으로 제공하여 상기 상변화 메모리 셀의 파이어링이 실행되도록 하는 상변화 메모리 장치.
  20. 제17 항에 있어서,
    상기 파이어링 제어부는,
    상기 테스트 모드 신호를 기초로 한 인에이블 신호 및 상기 제2 스위치 제어 신호 중 어느 하나의 신호가 디스에이블된 상태로 상기 제2 스위치 구동부로 입력되면, 상기 제1 조합 신호를 디스에이블시키는 상변화 메모리 장치.
  21. 제20 항에 있어서,
    상기 파이어링 제어부는,
    디스에이블된 상기 제1 조합 신호를 상기 제2 스위칭부로 제공하여 상기 제2 스위칭부가 턴온되도록 하는 상변화 메모리 장치.
KR1020110009086A 2011-01-28 2011-01-28 상변화 메모리 장치 KR20120087720A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110009086A KR20120087720A (ko) 2011-01-28 2011-01-28 상변화 메모리 장치
US13/219,629 US8576619B2 (en) 2011-01-28 2011-08-27 Phase change random access memory apparatus performing a firing operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110009086A KR20120087720A (ko) 2011-01-28 2011-01-28 상변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR20120087720A true KR20120087720A (ko) 2012-08-07

Family

ID=46577244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009086A KR20120087720A (ko) 2011-01-28 2011-01-28 상변화 메모리 장치

Country Status (2)

Country Link
US (1) US8576619B2 (ko)
KR (1) KR20120087720A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113316323A (zh) * 2021-05-20 2021-08-27 广东利尔化学有限公司 一种应用于线路板化学沉厚铜智能工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101889509B1 (ko) * 2012-04-20 2018-09-20 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR20140028612A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 라이트 드라이버를 구비한 반도체 메모리 장치 및 그의 제어 방법
CN105448347B (zh) * 2014-08-21 2018-10-23 中芯国际集成电路制造(上海)有限公司 相变存储器的测试方法
KR20160061112A (ko) * 2014-11-21 2016-05-31 에스케이하이닉스 주식회사 반도체 메모리용 구동장치 및 그를 포함하는 시스템
KR102594412B1 (ko) 2016-08-03 2023-10-30 삼성전자주식회사 임계 스위칭 소자를 갖는 반도체 소자 형성 방법
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636593A (ja) * 1992-07-14 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置
KR100825777B1 (ko) * 2006-09-26 2008-04-29 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
KR100781550B1 (ko) * 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
KR101062742B1 (ko) * 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113316323A (zh) * 2021-05-20 2021-08-27 广东利尔化学有限公司 一种应用于线路板化学沉厚铜智能工艺
CN113316323B (zh) * 2021-05-20 2021-11-23 广东利尔化学有限公司 一种应用于线路板化学沉厚铜智能工艺

Also Published As

Publication number Publication date
US20120195113A1 (en) 2012-08-02
US8576619B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
US7746688B2 (en) PRAM and method of firing memory cells
KR20120087720A (ko) 상변화 메모리 장치
US7881101B2 (en) Nonvolatile memory devices that include a write circuit that writes data over multiple write periods using pulses whose peaks do not coincide with each other
US7787316B2 (en) Semiconductor memory device and write control method thereof
US8228720B2 (en) Nonvolatile memory devices including variable resistive elements
CN102844813A (zh) 使用可变数据宽度的存储器编程
KR20200120788A (ko) 저항 변화 메모리 장치
KR101372434B1 (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
KR20200009460A (ko) 저항 변화 메모리 장치 및 그것의 구동 방법
KR100843142B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20120033899A (ko) 반도체 메모리 장치
KR20110119276A (ko) 비휘발성 메모리 장치 및 제어 방법
KR101339288B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
KR101416834B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
CN110021324B (zh) 可变电阻存储器件
KR20190047451A (ko) 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법
KR20110118924A (ko) 반도체 메모리 장치 및 프로그래밍 전류펄스 생성방법
KR20110118925A (ko) 반도체 메모리 장치
US7990790B2 (en) Write driver circuit of PRAM
US7710790B2 (en) Semiconductor memory device and write control method thereof
EP3758000B1 (en) Method for programming a phase-change-memory device of a differential type, memory device, and electronic system
CN113380295B (zh) 可变电阻式存储器件以及操作其的方法
US20110261614A1 (en) Semiconductor device
US8050079B2 (en) Nonvolatile memory device using variable resistive element
KR100809337B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application