KR20120087036A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20120087036A
KR20120087036A KR1020110008474A KR20110008474A KR20120087036A KR 20120087036 A KR20120087036 A KR 20120087036A KR 1020110008474 A KR1020110008474 A KR 1020110008474A KR 20110008474 A KR20110008474 A KR 20110008474A KR 20120087036 A KR20120087036 A KR 20120087036A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
reflective
channel
Prior art date
Application number
KR1020110008474A
Other languages
English (en)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008474A priority Critical patent/KR20120087036A/ko
Publication of KR20120087036A publication Critical patent/KR20120087036A/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A24—TOBACCO; CIGARS; CIGARETTES; SIMULATED SMOKING DEVICES; SMOKERS' REQUISITES
    • A24B—MANUFACTURE OR PREPARATION OF TOBACCO FOR SMOKING OR CHEWING; TOBACCO; SNUFF
    • A24B15/00—Chemical features or treatment of tobacco; Tobacco substitutes, e.g. in liquid form
    • A24B15/10—Chemical features of tobacco products or tobacco substitutes
    • A24B15/16—Chemical features of tobacco products or tobacco substitutes of tobacco substitutes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M15/00—Inhalators
    • A61M15/06—Inhaling appliances shaped like cigars, cigarettes or pipes

Landscapes

  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 지지 기판과, 상기 지지 기판 상에 복수의 전도층과, 상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층과, 상기 복수의 전도층과 상기 채널층 상에 발광 구조층 및 상기 발광 구조층 상에 전극을 포함하고, 상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 형성한다.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.
실시 예는 새로운 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.
또한, 실시 예는 채널층을 보호하는 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예는 지지 기판과, 상기 지지 기판 상에 복수의 전도층과, 상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층과, 상기 복수의 전도층과 상기 채널층 상에 발광 구조층 및 상기 발광 구조층 상에 전극을 포함하고, 상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 형성하는 발광 소자를 제공한다.
또한, 실시 예는 패키지 몸체와, 상기 패키지 몸체에 설치된 제1 전극층과 제2 전극층과, 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자를 포함하는 발광 소자 패키지에 있어서, 상기 발광 소자는, 지지 기판과, 상기 지지 기판 상에 복수의 전도층과, 상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층과, 상기 복수의 전도층과 상기 채널층 상에 발광 구조층 및 상기 발광 구조층 상에 전극을 포함하고, 상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 형성하는 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는 오믹층, 반사층, 베리어층 또는 이들의 조합이 채널층을 둘러싸는 구조를 형성하여, 칩 분리 공정 시 상기 채널층의 측면에 발생하는 깨짐 현상을 효과적으로 방지할 수 있다.
한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.
도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2는 제2 실시 예에 따른 발광 소자의 단면도;
도 3은 제3 실시 예에 따른 발광 소자의 단면도;
도 4는 제4 실시 예에 따른 발광 소자의 단면도;
도 5는 내지 도 12는 실시 예에 따른 발광 소자의 제조방법을 도시한 도면;
도 13은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도;
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시한 도면;
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 도시한 도면.
하기에서 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)" 또는 하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 발광 소자(100)는, 지지 기판(190), 상기 지지 기판(190) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 전극(115)을 포함한다. 상기 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
지지 기판(190)과 발광 구조층(135) 사이에는 복수의 전도층, 채널층(140), 전류 차단층(145) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(195)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(180), 베리어층(170), 반사층(160), 오믹층(150)을 포함한다. 이하, 상기 발광 소자(100)의 구조에 대해 상세히 설명하도록 한다.
상기 지지 기판(180)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 그리고, 상기 지지 기판(180)은 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 전도성 지지 기판일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.
상기 지지 기판(190)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있음은 당업자에게 자명할 것이다.
상기 지지 기판(190) 상에 접합층(180)이 형성될 수 있다. 상기 접합층(180)은 본딩층(bonding layer) 또는 시드층(seed layer)으로서, 베리어층(170) 아래에 형성될 수 있다. 상기 접합층(180)은 상기 베리어층(170)과 상기 지지 기판(190) 사이에 접촉되어, 상기 베리어층(170)과 상기 지지 기판(190) 사이의 접착력을 강화시켜 줄 수 있다.
상기 접합층(180)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.
한편, 상기 접합층(180) 상에는 베리어층(170)이 형성될 수 있다. 상기 베리어층(170)은 확산 장벽층(diffusion barrier layer)으로서, 반사층(160) 아래에 형성될 수 있다. 상기 베리어층(170)은 반사층(160)과 접합층(180) 사이에 접촉되어, 상기 반사층(160)과 상기 접합층(180) 사이의 확산을 방지한다.
상기 베리어층(170)은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 베리어층(170)은 단층(single-layer)뿐만 아니라, 다층(multi-layer)으로 형성될 수 있다.
이러한 베리어층(170) 상에는 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.
한편, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.
상기 반사층(160) 상에 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.
오믹층(150)과 제2 도전형 반도체층(130) 사이의 내측에는 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
상기 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다.
상기 전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 지지 기판(180) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
한편, 오믹층(150)과 제2 도전형 반도체층(130) 사이의 외측에는 채널층(140)이 형성될 수 있다. 상기 채널층(140)의 상면은 제2 도전형 반도체층(130)과 패시베이션층(195)에 접촉하고, 상기 채널층(140)의 하면 및 측면은 오믹층(150)에 의해 둘러싸여 있다. 즉, 상기 오믹층(150)이 상기 채널층(140) 모두를 감싸는 구조를 형성한다.
따라서, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(140)을 에칭하지 않기 때문에 상기 채널층(140)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.
상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
또한, 상기 채널층(140)은 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(140)은 오믹층(150)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 오믹층(150)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(140)은 발광 구조층(135)과 지지 기판(190) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
상기 채널층(140)은 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 오믹층(150)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 채널층(140)은 이러한 전기적 단락을 방지한다.
한편, 오믹층(150) 및 채널층(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.
상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(130)이 오믹층(150)과 채널층(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 상기 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.
또한, 상기 제1 도전형 반도체층(110)과 상기 활성층(120) 사이에는 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조(미도시)가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(130)과 상기 활성층(120) 사이에는 제2 도전형의 AlGaN층(미도시)이 형성될 수도 있다.
상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되지는 않는다.
상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일 예로, 상기 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다.
이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. 상기 장벽층의 밴드 갭은 우물층의 밴드 갭보다 크며, 상기 클래드층의 밴드 갭은 상기 활성층의 밴드 갭보다 클 수 있다.
상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 상기 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지는 않는다.
본 실시 예에서는, 상기 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 p형 반도체층을 포함하고 있는 것을 예시하고 있으나 이에 한정되지 않는다. 즉, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 이에 한정되는 것은 아니다.
이러한 발광 구조층(135)의 상면에는 광 추출 구조(112)가 형성될 수 있다. 상기 광 추출 구조(112)는 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 구조(112)는 랜덤한 형상 및 배열을 갖거나, 규칙적인 형상 및 배열을 갖도록 형성될 수 있다. 예를 들어, 상기 광 추출 구조(112)는 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
본 실시 예에서, 상기 제1 도전형 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴이 형성될 수 있다.
상기 발광 구조층(135), 좀 더 상세하게는, 상기 제1 도전형 반도체층(110)의 상면에 전극(115)이 형성된다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 전극(115)은 적어도 하나의 패드부(미도시)와, 상기 패드부에 연결된 적어도 하나의 전극부(미도시)가 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 본 실시 예에서는, 상기 전극(115)의 상면을 평면으로 구성하였으나, 상기 전극(115)의 상면에 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 전술한 바와 같이, 상기 전극(115)은 적어도 일부분이 상기 채널층(140)과 오버랩될 수 있다.
상기 전극(115)은 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
한편, 상기 발광 구조층(135)의 적어도 일 측면에는 패시베이션층(195)이 형성될 수 있다. 상기 패시베이션층(195)은 상기 제1 도전형 반도체층(110)의 상면 및 상기 채널층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 패시베이션층(195)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
이하, 본 발명의 다른 실시 예들에 대해 상세히 설명하도록 한다. 본 발명의 다른 실시 예들을 설명함에 있어, 전술한 바와 동일 또는 극히 유사한 부분에 대한 설명은 생략하고 서로 다른 부분에 대해서만 상세하게 설명하도록 한다.
도 2는 제2 실시 예에 따른 발광 소자의 단면도이다.
도 2를 참조하면, 본 실시 예에 따른 발광 소자(200)는, 지지 기판(280), 상기 지지 기판(280) 상에 빛을 생성하는 발광 구조층(235), 이 발광 구조층(235) 상에 전극(215)을 포함한다. 상기 발광 구조층(235)은 제1 도전형 반도체층(210), 활성층(220) 및 제2 도전형 반도체층(230)을 포함하며, 상기 제1 도전형 반도체층(210)과 상기 제2 도전형 반도체층(230)으로부터 제공되는 전자 및 정공이 상기 활성층(220)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
지지 기판(280)과 발광 구조층(235) 사이에는 복수의 전도층, 채널층(240), 전류 차단층(245) 등이 위치할 수 있고, 상기 발광 구조층(235)의 측면으로 패시베이션층(290)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(270), 베리어층(260), 반사층(250)을 포함한다.
상기 지지 기판(280)은 발광 구조층(235)을 지지하며 전극(215)과 함께 발광 구조층(235)에 전원을 제공할 수 있다. 상기 지지 기판(280) 상에 접합층(270)이 형성될 수 있다. 상기 접합층(270)은 상기 베리어층(260)과 상기 지지 기판(280) 사이에 접촉되어, 상기 베리어층(260)과 상기 지지 기판(280) 사이의 접착력을 강화시켜 줄 수 있다.
한편, 상기 접합층(270) 상에는 베리어층(260)이 형성될 수 있다. 상기 베리어층(260)은 반사층(250)과 접합층(270) 사이에 접촉되어, 상기 반사층(250)과 상기 접합층(270) 사이의 확산을 방지한다. 이러한 베리어층(260) 상에는 반사층(250)이 형성될 수 있다. 상기 반사층(250)은 발광 구조층(235)에서 발생되어 반사층(250) 쪽으로 향하는 빛을 반사시켜, 발광 소자(200)의 발광 효율을 개선시켜 줄 수 있다. 또한, 상기 반사층(250)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원을 원활히 공급될 수 있도록 한다.
상기 반사층(250)과 상기 제2 도전형 반도체층(230) 사이의 내측에는 전류 차단층(245)이 형성될 수 있다. 상기 전류 차단층(245)의 상면은 제2 도전형 반도체층(230)과 접촉하고, 상기 전류 차단층(245)의 하면 및 측면은 반사층(250)과 접촉할 수 있다.
상기 전류 차단층(245)은 전극(215)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(215)과 지지 기판(280) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(200)의 발광 효율을 향상시킬 수 있다.
상기 반사층(250)과 상기 제2 도전형 반도체층(230) 사이의 외측에는 채널층(240)이 형성될 수 있다. 상기 채널층(240)의 상면은 제2 도전형 반도체층(230)과 패시베이션층(290)에 접촉하고, 상기 채널층(240)의 하면 및 측면은 반사층(250)에 의해 둘러싸여 있다. 즉, 상기 반사층(250)이 상기 채널층(240) 모두를 감싸는 구조를 형성한다.
따라서, 발광 구조층(235)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(240)을 에칭하지 않기 때문에 상기 채널층(240)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.
상기 채널층(240)은 일부분이 발광 구조층(235)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(240)은 반사층(250)과 활성층(220) 사이의 측면에서의 거리를 증가시켜 반사층(250)과 활성층(220) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(240)은 발광 구조층(235)과 지지 기판(280) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
상기 반사층(250) 및 상기 채널층(240) 상에 발광 구조층(235)이 형성될 수 있다. 상기 발광 구조층(235)의 구조는 상기 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.
도 3은 제3 실시 예에 따른 발광 소자의 단면도이다.
도 3을 참조하면, 본 실시 예에 따른 발광 소자(300)는, 지지 기판(390), 상기 지지 기판(390) 상에 빛을 생성하는 발광 구조층(335), 이 발광 구조층(335) 상에 전극(315)을 포함한다. 상기 발광 구조층(335)은 제1 도전형 반도체층(310), 활성층(320) 및 제2 도전형 반도체층(330)을 포함하며, 상기 제1 도전형 반도체층(310)과 상기 제2 도전형 반도체층(330)으로부터 제공되는 전자 및 정공이 상기 활성층(320)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
지지 기판(390)과 발광 구조층(335) 사이에는 복수의 전도층, 채널층(340), 전류 차단층(345) 등이 위치할 수 있고, 상기 발광 구조층(335)의 측면으로 패시베이션층(395)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(380), 베리어층(370), 반사층(360), 오믹층(350)을 포함한다.
상기 지지 기판(390)은 발광 구조층(335)을 지지하며 전극(315)과 함께 발광 구조층(335)에 전원을 제공할 수 있다. 상기 지지 기판(390) 상에 접합층(380)이 형성될 수 있다. 상기 접합층(380)은 상기 베리어층(370)과 상기 지지 기판(390) 사이에 접촉되어, 상기 베리어층(370)과 상기 지지 기판(390) 사이의 접착력을 강화시켜 줄 수 있다.
한편, 상기 접합층(380) 상에는 베리어층(370)이 형성될 수 있다. 상기 베리어층(370)은 반사층(360)과 접합층(380) 사이에 접촉되어, 상기 반사층(360)과 상기 접합층(380) 사이의 확산을 방지한다.
이러한 베리어층(370) 상에는 반사층(360)이 형성될 수 있다. 상기 반사층(360)은 발광 구조층(335)에서 발생되어 반사층(360) 쪽으로 향하는 빛을 반사시켜, 발광 소자(300)의 발광 효율을 개선시켜 줄 수 있다.
상기 반사층(360) 상에 오믹층(350)과 채널층(340)이 형성될 수 있다. 여기서, 상기 오믹층(350)은 제2 도전형 반도체층(330)에 오믹 접촉되어 발광 구조층(335)에 전원이 원활히 공급될 수 있도록 한다.
상기 오믹층(350)의 상면은 제2 도전형 반도체층(330)과 상기 채널층(340)의 일부분과 접촉하고, 상기 오믹층(350)의 하면은 상기 반사층(360)에 의해 둘러싸여 있다.
상기 오믹층(350)과 상기 제2 도전형 반도체층(330) 사이의 내측에는 전류 차단층(345)이 형성될 수 있다. 상기 전류 차단층(345)의 상면은 제2 도전형 반도체층(330)에 접촉하고, 상기 전류 차단층(345)의 하면 및 측면은 오믹층(350)에 의해 둘러싸여 있다.
상기 전류 차단층(345)은 전극(315)과 수직 방향으로 적어도 일 부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(315)과 지지 기판(390) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(300)의 발광 효율을 향상시킬 수 있다.
상기 오믹층(350)과 상기 제2 도전형 반도체층(330) 사이의 외측에는 채널층(340)이 형성될 수 있다. 상기 채널층(340)의 상면은 제2 도전형 반도체층(330)과 패시베이션층(395)에 접촉하고, 상기 채널층(340)의 하면 및 측면은 오믹층(350)과 반사층(360)에 의해 둘러싸여 있다. 즉, 상기 반사층(360)이 상기 오믹층(350)과 상기 채널층(340)을 감싸는 구조를 형성한다.
따라서, 발광 구조층(335)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(340)을 에칭하지 않기 때문에 상기 채널층(340)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.
상기 채널층(340)은 일부분이 발광 구조층(335)과 수직 방향에서 중첩될 수 있다. 이러한 상기 채널층(340)은 반사층(360)과 활성층(320) 사이의 측면에서의 거리를 증가시켜 반사층(360)과 활성층(320) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(340)은 발광 구조층(335)과 지지 기판(390) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
상기 오믹층(350) 및 상기 채널층(340) 상에 발광 구조층(335)이 형성될 수 있다. 상기 발광 구조층(335)의 구조는 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.
도 4는 제4 실시 예에 따른 발광 소자의 단면도이다.
도 4를 참조하면, 본 실시 예에 따른 발광 소자(400)는, 지지 기판(490), 상기 지지 기판(490) 상에 빛을 생성하는 발광 구조층(435), 이 발광 구조층(435) 상에 전극(415)을 포함한다. 상기 발광 구조층(435)은 제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)을 포함하며, 상기 제1 도전형 반도체층(410)과 상기 제2 도전형 반도체층(430)으로부터 제공되는 전자 및 정공이 상기 활성층(420)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
지지 기판(490)과 발광 구조층(435) 사이에는 복수의 전도층, 채널층(440) 및 전류 차단층(current blocking layer, 445) 등이 위치할 수 있고, 상기 발광 구조층(435)의 측면으로 패시베이션층(495)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(480), 베리어층(470), 반사층(460), 오믹층(450)을 포함한다.
상기 지지 기판(490)은 발광 구조층(435)을 지지하며 전극(415)과 함께 발광 구조층(435)에 전원을 제공할 수 있다. 상기 지지 기판(490) 상에 접합층(480)이 형성될 수 있다. 상기 접합층(480)은 상기 베리어층(470)과 상기 지지 기판(490) 사이에 접촉되어, 상기 베리어층(470)과 상기 지지 기판(490) 사이의 접착력을 강화시켜 줄 수 있다.
한편, 상기 접합층(480) 상에는 베리어층(470)이 형성될 수 있다. 상기 베리어층(470)은 반사층(460)과 접합층(480) 사이에 접촉되어, 상기 반사층(460)과 상기 접합층(480) 사이의 확산을 방지한다.
또한, 상기 베리어층(470)의 상면이 채널층(440)의 일부분, 오믹층(450)의 일부분 및 반사층(460)에 접촉되어, 상기 베리어층(470)이 채널층(440), 오믹층(450) 및 반사층(460)을 감싸는 구조를 형성한다. 따라서, 발광 구조층(435)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(440)을 에칭하지 않기 때문에 상기 채널층(440)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.
이러한 베리어층(470) 상에는 반사층(460)이 형성될 수 있다. 상기 반사층(460)은 발광 구조층(435)에서 발생되어 반사층(460) 쪽으로 향하는 빛을 반사시켜, 발광 소자(400)의 발광 효율을 개선시켜 줄 수 있다.
상기 반사층(460) 상에 오믹층(450)이 형성될 수 있다. 여기서, 상기 오믹층(450)은 제2 도전형 반도체층(430)에 오믹 접촉되어 발광 구조층(435)에 전원이 원활히 공급될 수 있도록 한다.
상기 오믹층(450)의 상면은 제2 도전형 반도체층(430)과 상기 채널층(440)의 일부분과 접촉하고, 상기 오믹층(450)의 하면은 상기 반사층(460) 및 상기 베리어층(470)에 의해 둘러싸여 있다.
상기 오믹층(450)과 상기 제2 도전형 반도체층(430) 사이의 내측에는 전류 차단층(445)이 형성될 수 있다. 상기 전류 차단층(445)의 상면은 제2 도전형 반도체층(430)에 접촉하고, 상기 전류 차단층(445)의 하면 및 측면은 오믹층(450)에 의해 둘러싸여 있다.
상기 전류 차단층(445)은 전극(415)과 수직 방향으로 적어도 일 부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(415)과 지지 기판(490) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(400)의 발광 효율을 향상시킬 수 있다.
상기 오믹층(450)과 상기 제2 도전형 반도체층(430) 사이의 외측에는 채널층(440)이 형성될 수 있다. 상기 채널층(440)의 상면은 제2 도전형 반도체층(430)과 패시베이션층(495)에 접촉하고, 상기 채널층(440)의 하면 및 측면은 오믹층(450)과 베리어층(470)에 의해 둘러싸여 있다. 즉, 상기 베리어층(470)이 채널층(440), 오믹층(450) 및 반사층(460)을 감싸는 구조를 형성한다.
상기 채널층(440)은 일부분이 발광 구조층(435)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(440)은 베리어층(470)과 활성층(420) 사이의 측면에서의 거리를 증가시켜 베리어층(470)과 활성층(420) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(440)은 발광 구조층(435)과 지지 기판(490) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
상기 오믹층(450) 및 상기 채널층(440) 상에 발광 구조층(435)이 형성될 수 있다. 상기 발광 구조층(435)의 구조는 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.
이하, 실시 예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 5 내지 도 12는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면이다.
도 5를 참조하면, 성장 기판(101) 상에 발광 구조층(135)을 형성한다.
상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 성장 기판(101)은 상기 발광 구조층이 성장되며, 상기 사파이어 기판이 사용될 수도 있다.
상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.
상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. 상기 언도프트 반도체층은 의도적으로 제1 도전형의 불순물을 주입하지는 않았으나, 제1 도전형의 전도 특성을 가질 수도 있는 질화물층이며, 예를 들어, 상기 언도프트 질화물층은 Undoped-GaN층으로 형성될 수도 있다. 상기 언도프트 반도체층과 상기 성장 기판(101) 사이에 버퍼층이 형성될 수도 있다. 또한, 상기 언도프트 반도체층은 반드시 형성되어야 하는 것은 아니며, 형성되지 않을 수도 있다.
도 6을 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 채널층(140) 및 전류 차단층(145)이 형성된다.
상기 채널층(140) 및 상기 전류 차단층(145)은 마스크 패턴을 이용하여 제2 도전형 반도체층(130) 상에 형성될 수 있다. 상기 채널층(140) 및 상기 전류 차단층(145)은 다양한 증착 방법을 이용하여 형성할 수 있다.
상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
도 7 및 도 8을 참조하면, 상기 제2 도전형 반도체층(130) 및 상기 채널층(140) 상에 오믹층(150)을 형성하고, 상기 오믹층(150) 상에 반사층(160)을 형성할 수 있다. 여기서, 상기 오믹층(150)은 상기 채널층(140)을 둘러싸는 구조로 형성된다.
상기 오믹층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.
상기 오믹층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 다양한 종류의 발광 소자가 제작될 수 있다.
도 9를 참조하면, 상기 반사층(160) 상에 베리어층(170)을 형성하고, 상기 베리어층(170) 상에 접합층(180)을 형성한다. 이후, 상기 접합층(180) 상에 지지 기판(190)을 형성한다.
비록, 실시 예에서는 상기 지지 기판(190)이 상기 접합층(180)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 기판(190)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.
도 10을 참조하면, 상기 성장기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 10에서는 도 9에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
도 11을 참조하면, 상기 발광 구조층(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 복수 개의 발광 구조층(135)으로 분리한다.
예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
도 12를 참조하면, 상기 채널층(140) 및 상기 발광 구조층(135) 상에 패시베이션층(195)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(195)을 선택적으로 제거한다.
상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(112)을 형성하고, 상기 러프니스 패턴(112) 상에 전극(115)을 형성한다. 상기 러프니스 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
한편, 상기 전극(115)의 상면은 상기 제1 도전형 반도체(110)의 상면과 같이 러프니스 패턴을 형성할 수 있다. 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다.
이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.
종래의 칩 분리 공정 시, 채널층을 관통하여 레이저 스크라이빙 공정을 진행하였으나, 본 실시 예에서는 상기 채널층을 둘러싸는 전도층(오믹층, 반사층, 베리어층)을 관통하여 레이저 스크라이빙 공정을 진행함으로써 상기 채널층의 손상을 방지할 수 있다.
도 13은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 13을 참조하면, 발광 소자 패키지(1000)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.
상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판상에 배열되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능을 하거나 조명 유닛으로 기능을 할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 14의 백라이트 유닛(1100)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.
도 14를 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.
상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 발광 모듈(1110)은 기판(700)과, 상기 기판(700)에 탑재된 복수 개의 발광 소자 패키지(600)를 포함할 수 있다. 상기 복수 개의 발광 소자 패키지(600)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 본 실시 예에서, 상기 발광 모듈(1110)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.
도시된 바와 같이, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측 면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.
상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.
상기 광가이드 부재(1120)는 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.
상기 광학 시트(1150)는 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.
상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.
상기 반사시트(1130)는 반사율이 좋은 수지 재질, 즉, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 15의 조명 유닛(1200)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.
도 15를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1230)은 기판(700)과, 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. 본 실시 예에서, 상기 발광 모듈(1230)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 본 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(700)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛에 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(700) 상에는 상기 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다. 상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들면, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보이게 된다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 바와 같이, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 동작 전압을 감소하고 광 효율이 향상된 발광 소자 또는 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 신뢰성을 가질 수 있다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (14)

  1. 지지 기판;
    상기 지지 기판 상에 복수의 전도층;
    상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층;
    상기 복수의 전도층과 상기 채널층 상에 발광 구조층; 및
    상기 발광 구조층 상에 전극을 포함하고,
    상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 갖는 발광 소자.
  2. 제 1항에 있어서,
    상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층을 포함하고,
    상기 반사층이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.
  3. 제 2항에 있어서,
    상기 접합층과 상기 반사층 사이에 베리어층을 더 포함하는 발광 소자.
  4. 제 3항에 있어서,
    상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.
  5. 제 1항에 있어서,
    상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
    상기 오믹층이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.
  6. 제 1항에 있어서,
    상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
    상기 반사층과 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.
  7. 제 6항에 있어서,
    상기 반사층이 상기 오믹층과 상기 채널층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.
  8. 제 5항 또는 제6항에 있어서,
    상기 접합층과 상기 반사층 사이에 베리어층을 더 포함하는 발광 소자.
  9. 제 8항에 있어서,
    상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.
  10. 제 1항에 있어서,
    상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 베리어층, 상기 베리어층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
    상기 베리어층과 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.
  11. 제 10항에 있어서,
    상기 베리어층이 상기 채널층, 상기 오믹층 및 상기 반사층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.
  12. 제 1항에 있어서,
    상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 베리어층, 상기 베리어층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
    상기 베리어층, 상기 반사층 및 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.
  13. 제 12항에 있어서,
    상기 베리어층이 상기 채널층, 상기 오믹층 및 상기 반사층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.
  14. 제 10항 또는 제12항에 있어서,
    상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.
KR1020110008474A 2011-01-27 2011-01-27 발광 소자 및 발광 소자 패키지 KR20120087036A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008474A KR20120087036A (ko) 2011-01-27 2011-01-27 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008474A KR20120087036A (ko) 2011-01-27 2011-01-27 발광 소자 및 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR20120087036A true KR20120087036A (ko) 2012-08-06

Family

ID=46872693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008474A KR20120087036A (ko) 2011-01-27 2011-01-27 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR20120087036A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120749A (ko) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 발광 소자
KR20180101027A (ko) * 2017-03-03 2018-09-12 주식회사 세미콘라이트 반도체 발광소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120749A (ko) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 발광 소자
KR20180101027A (ko) * 2017-03-03 2018-09-12 주식회사 세미콘라이트 반도체 발광소자

Similar Documents

Publication Publication Date Title
JP5788210B2 (ja) 発光素子、発光素子パッケージ
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US20110186892A1 (en) Light emitting device
TWI470825B (zh) 發光裝置及其製造方法
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR101803569B1 (ko) 발광 소자
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110115384A (ko) 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120019750A (ko) 발광 소자
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR101786081B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application