KR20120084254A - 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20120084254A
KR20120084254A KR1020117023647A KR20117023647A KR20120084254A KR 20120084254 A KR20120084254 A KR 20120084254A KR 1020117023647 A KR1020117023647 A KR 1020117023647A KR 20117023647 A KR20117023647 A KR 20117023647A KR 20120084254 A KR20120084254 A KR 20120084254A
Authority
KR
South Korea
Prior art keywords
temperature
silicon carbide
semiconductor substrate
sic
manufacturing
Prior art date
Application number
KR1020117023647A
Other languages
English (en)
Inventor
마코토 사사키
신 하라다
다로 니시구치
교코 오키타
야스오 나미카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120084254A publication Critical patent/KR20120084254A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

복수의 탄화규소 기판(10)과 지지부(30)가 가열된다. 하나의 평면(PL1)에 수직인 방향으로서 지지부(30)로부터 멀어지는 방향으로 복수의 탄화규소 기판(10)으로부터 연장되는 제1 공간(SP1)에서 복수의 탄화규소 기판(10)에 면하는 제1 방사면(RP1)의 온도는 제1 온도로 설정된다. 하나의 평면(PL1)에 수직인 방향으로서 복수의 탄화규소 기판(10)으로부터 멀어지는 방향으로 지지부(30)로부터 연장되는 제2 공간(SP2)에서 지지부(30)에 면하는 제2 방사면(RP2)의 온도는 제1 온도보다 높은 제2 온도로 설정된다. 하나의 평면(PL1)을 따라 복수의 탄화규소 기판(10) 사이의 간극(GP)으로부터 연장되는 제3 공간(SP3)에서 복수의 탄화규소 기판(10)에 면하는 제3 방사면(RP3)의 온도는 제2 온도보다 낮은 제3 온도로 설정된다.

Description

반도체 기판의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판의 제조 방법에 관한 것이며, 특히, 탄화규소 기판을 포함하는 반도체 기판의 제조 방법에 관한 것이다.
최근, 반도체 장치의 제조에 이용되는 반도체 기판으로서 SiC 기판의 채용이 진행되고 있다. SiC는 보다 일반적으로 이용되고 있는 Si(실리콘)에 비해서 큰 밴드갭을 갖는다. 그 때문에 SiC 기판을 이용한 반도체 장치는 내압이 높고, 온 저항이 낮으며, 또한 고온 환경 하에서 특성 저하가 작다고 하는 이점을 갖는다.
반도체 장치를 효율적으로 제조하기 위해서는, 어느 정도 이상의 기판의 크기가 요구된다. 미국 특허 제7314520호 명세서(특허문헌 1)에 따르면, 76 ㎜(3 인치) 이상의 SiC 기판을 제조할 수 있다고 되어 있다.
미국 특허 제7314520호 명세서
SiC 기판의 크기는 공업적으로는 100 ㎜(4 인치) 정도에 머물고 있고, 이 때문에 대형 기판을 이용하여 반도체 장치를 효율적으로 제조할 수 없다고 하는 문제가 있다. 특히 육방정계의 SiC에 있어서, (0001)면 이외의 면의 특성이 이용되는 경우, 상기 문제가 특히 심각해진다. 이에 대해서, 이하에 설명한다.
결함이 적은 SiC 기판은 통상, 적층 결함이 생기기 어려운 (0001)면 성장에서 얻어진 SiC 잉곳으로부터 절출됨으로써 제조된다. 이 때문에 (0001)면 이외의 면방위를 갖는 SiC 기판은 성장면에 대하여 비평행하게 절출되게 된다. 이 때문에 기판의 크기를 충분히 확보하는 것이 곤란하거나, 잉곳의 많은 부분을 유효하게 이용할 수 없다. 이 때문에, SiC의 (0001)면 이외의 면을 이용한 반도체 장치는 효율적으로 제조하는 것이 특히 곤란하다.
이와 같이 곤란을 수반하는 SiC 기판의 대형화 대신에, 지지부와, 이 위에 배치된 복수의 소형 SiC 기판을 갖는 반도체 기판을 이용하는 것이 고려되고 있다. 이 반도체 기판은 SiC 기판의 매수를 늘림으로써, 필요에 따라 대형화할 수 있다.
그러나, 이 반도체 기판에서는, 인접하는 SiC 기판 사이에 간극이 생겨 버린다. 이 간극에는, 이 반도체 기판을 이용한 반도체 장치의 제조 공정 중에 이물이 끼이기 쉽다. 이 이물은, 예컨대 반도체 장치의 제조 공정에서 이용되는 세정액 혹은 연마제, 또는 분위기 중의 더스트이다. 이러한 이물은 제조 수율 저하의 원인이 되고, 그 결과, 반도체 장치의 제조 효율이 저하해 버린다는 문제가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것이고, 그 목적은 대형의 반도체 장치를 높은 수율로 제조할 수 있는 반도체 기판의 제조 방법을 제공하는 것이다.
본 발명의 반도체 기판의 제조 방법은 이하의 공정을 포함한다.
제1 및 제2 탄화규소 기판을 갖는 복수의 탄화규소 기판과 지지부가 준비된다. 제1 탄화규소 기판은 지지부에 면하며 하나의 평면 위에 위치하는 제1 이면과, 제1 이면에 대향하는 제1 표면과, 제1 이면 및 제1 표면을 연결하는 제1 측면을 갖는다. 제2 탄화규소 기판은 지지부에 면하며 하나의 평면 위에 위치하는 제2 이면과, 제2 이면에 대향하는 제2 표면과, 제2 이면 및 제2 표면을 연결하는 제2 측면을 갖는다. 제2 측면은 제1 및 제2 표면 사이에 개구를 갖는 간극이 제1 측면과의 사이에 형성되도록 배치된다. 제1 및 제2 측면으로부터 승화물을 발생시킴으로써, 개구를 막는 접합부가 형성되도록, 지지부와 제1 및 제2 탄화규소 기판이 가열된다. 가열 공정은 이하의 공정을 포함한다. 하나의 평면에 수직인 방향으로서 지지부로부터 멀어지는 방향으로 복수의 탄화규소 기판으로부터 연장되는 제1 공간에서 복수의 탄화규소 기판에 면하는 제1 방사면의 온도는 제1 온도로 설정된다. 하나의 평면에 수직인 방향으로서 복수의 탄화규소 기판으로부터 멀어지는 방향으로 지지부로부터 연장되는 제2 공간에서 지지부에 면하는 제2 방사면의 온도는 제1 온도보다 높은 제2 온도로 설정된다. 하나의 평면을 따라 간극으로부터 연장되는 제3 공간에서 복수의 탄화규소 기판에 면하는 제3 방사면의 온도는 제2 온도보다 낮은 제3 온도로 설정된다.
본 제조 방법에 따르면, 제3 공간에서 복수의 탄화규소 기판에 면하는 제3 방사면의 온도가 제2 온도보다 낮은 제3 온도로 설정되기 때문에, 제3 방사면으로부터 간극에의 열방사의 영향이 제2 온도를 갖는 제2 방사면으로부터의 열방사에 비해서 작아진다. 따라서, 제1 및 제2 방사면 사이의 온도차에 의해 초래되는, 간극을 따른 온도 구배에 있어서, 제3 방사면으로부터의 열방사에 따른 혼란이 작아진다. 이 결과, 상기 온도 구배가 보다 확실하게 형성되기 때문에, 간극의 개구를 막는 승화물을 보다 확실하게 발생시킬 수 있다. 즉, 본 제조 방법에 따라 얻어진 반도체 기판의 간극의 개구를 보다 확실하게 막을 수 있다. 따라서 이 반도체 기판을 이용한 반도체 장치의 제조 공정에서는, 간극에 이물이 끼이기 어렵기 때문에, 이물에 기인한 수율 저하가 억제된다. 또한, 복수의 탄화규소 기판의 수를 늘림으로써 반도체 기판을 용이하게 대형화할 수 있다. 따라서, 대형의 반도체 장치를 높은 수율로 제조할 수 있는 반도체 기판을 얻을 수 있다.
바람직하게는, 제3 온도는 제1 온도보다 낮다. 이에 따라, 제3 방사면으로부터 간극에의 열방사의 영향이 제1 온도를 갖는 제1 방사면으로부터의 열방사에 비해서 작아진다. 따라서, 상기 온도 구배에 있어서, 제3 방사면으로부터의 열방사에 따른 혼란을 보다 작게 할 수 있다.
바람직하게는, 복수의 탄화규소 기판과 지지부를 준비하는 공정은 지지부와 제1 및 제2 탄화규소 기판을 갖는 복합 기판을 준비함으로써 이루어지고, 복합 기판의 제1 및 제2 이면 각각은 지지부에 접합된다.
바람직하게는, 상기 제조 방법은 지지부에 제1 및 제2 이면 각각을 접합하는 공정을 더 포함한다. 제1 및 제2 이면 각각을 접합하는 공정은 접합부를 형성하는 공정과 동시에 이루어진다.
바람직하게는, 지지부는 탄화규소로 이루어진다.
바람직하게는, 상기 제조 방법은 접합부에 의해 막힌 개구를 갖는 간극 내에서, 지지부로부터의 승화물을 접합부 위에 퇴적시키는 공정을 더 포함한다.
바람직하게는, 지지부로부터의 승화물을 접합부 위에 퇴적시키는 공정은 접합부에 의해 막힌 개구를 갖는 간극 전체를 지지부 내에 이동시키도록 이루어진다.
바람직하게는, 가열 공정은 제3 공간의 외측에 배치된 열원에 의해 이루어진다.
바람직하게는, 열원은 제3 공간에 의해 서로 이격된 공간 중, 지지부를 포함하는 공간 내에 배치된다.
바람직하게는, 제3 방사면을 이루는 재료의 열전도율은 제2 방사면을 이루는 재료의 열전도율보다 낮다.
바람직하게는, 제3 방사면을 이루는 재료의 열전도율은 제1 방사면을 이루는 재료의 열전도율보다 낮다.
바람직하게는, 가열 공정은 제1?제3 공간 각각의 안에 배치된 제1?제3 발열체에 의해 이루어진다.
바람직하게는, 제1?제3 발열체는 서로 독립적으로 제어된다.
바람직하게는, 상기 반도체 기판의 제조 방법은 제1 및 제2 표면 각각을 연마하는 공정을 더 포함한다. 이에 따라, 반도체 기판의 표면으로서의 제1 및 제2 표면을 평탄한 면으로 할 수 있기 때문에, 반도체 기판의 평탄한 면 위에 고품질의 막을 형성할 수 있다.
바람직하게는, 제1 및 제2 이면 각각은 슬라이스에 의해 형성된 면이다. 즉 제1 및 제2 이면 각각은 슬라이스에 의해 형성되고, 그 후에 연마되지 않는 면이다. 이에 따라, 제1 및 제2 이면 각각의 위에 기복이 형성된다. 따라서, 승화법에 따라 제1 및 제2 이면 위에 지지부를 형성하는 경우에, 이 기복의 오목부 내의 공간을 승화 가스가 확장되는 공극으로서 이용할 수 있다.
바람직하게는, 가열 공정은 10-1 ㎩보다 높고 104 ㎩보다 낮은 압력을 갖는 분위기 속에서 이루어진다.
이상의 설명으로부터 분명한 바와 같이, 본 발명에 따르면, 대형의 반도체 장치를 높은 수율로 제조할 수 있는 반도체 기판의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 실시형태 1에 있어서의 반도체 기판의 구성을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 선 II-II을 따르는 개략 단면도이다.
도 3은 본 발명의 실시형태 1에 있어서의 반도체 기판의 제조 방법의 제1 공정을 개략적으로 나타내는 평면도이다.
도 4는 도 3의 선 IV-IV을 따르는 개략 단면도이다.
도 5는 본 발명의 실시형태 1에 있어서의 반도체 기판의 제조 방법의 제2 공정을 개략적으로 나타내는 단면도이다.
도 6은 도 5의 일부 확대도이다.
도 7은 본 발명의 실시형태 1에 있어서의 반도체 기판의 제조 방법에 있어서의 열방사의 양태를 설명하기 위한 모식도이다.
도 8은 본 발명의 실시형태 1에 있어서의 반도체 기판의 제조 방법의 제3 공정을 개략적으로 나타내는 부분 단면도이다.
도 9는 본 발명의 실시형태 1에 있어서의 반도체 기판의 제조 방법의 제4 공정을 개략적으로 나타내는 부분 단면도이다.
도 10은 비교예의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 11은 본 발명의 실시형태 2에 있어서의 반도체 기판의 제조 방법의 제1 공정을 개략적으로 나타내는 단면도이다.
도 12는 본 발명의 실시형태 2에 있어서의 반도체 기판의 제조 방법의 제2 공정을 개략적으로 나타내는 단면도이다.
도 13은 본 발명의 실시형태 2에 있어서의 반도체 기판의 제조 방법의 제3 공정을 개략적으로 나타내는 단면도이다.
도 14는 본 발명의 실시형태 2의 제1 변형예의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 15는 본 발명의 실시형태 2의 제2 변형예의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 16은 본 발명의 실시형태 2의 제3 변형예의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 17은 본 발명의 실시형태 4에 있어서의 반도체 기판의 구성을 개략적으로 나타내는 평면도이다.
도 18은 도 17의 선 XVIII-XVIII을 따르는 개략 단면도이다.
도 19는 본 발명의 실시형태 5에 있어서의 반도체 기판의 구성을 개략적으로 나타내는 평면도이다.
도 20은 도 19의 선 XX-XX을 따르는 개략 단면도이다.
도 21은 본 발명의 실시형태 6에 있어서의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 22는 본 발명의 실시형태 7에 있어서의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 23은 본 발명의 실시형태 7의 비교예의 반도체 기판의 제조 방법의 일 공정을 나타내는 단면도이다.
도 24는 본 발명의 실시형태 8에 있어서의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
도 25는 본 발명의 실시형태 9에 있어서의 반도체 기판의 제조 방법의 일 공정을 개략적으로 나타내는 단면도이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다.
(실시형태 1)
도 1 및 도 2를 참조하면, 본 실시형태의 반도체 기판(80a)은 지지부(30)와, 지지부(30)에 의해 지지된 피지지부(10a)를 갖는다. 피지지부(10a)는 SiC 기판(11?19)(탄화규소 기판)을 갖는다.
지지부(30)는 SiC 기판(11?19)의 이면(도 1에 나타내는 면과 반대의 면)을 서로 연결하고, 이에 따라 SiC 기판(11?19)은 서로 고정된다. SiC 기판(11?19) 각각은 동일 평면 위에서 노출된 표면을 가지고, 예컨대 SiC 기판(11 및 12) 각각은 제1 및 제2 표면(F1, F2)(도 2)을 갖는다. 이에 따라 반도체 기판(80a)은 SiC 기판(11?19) 각각에 비해서 큰 표면을 갖는다. 따라서 SiC 기판(11?19) 각각을 단독으로 이용하는 경우에 비해서, 반도체 기판(80a)을 이용하는 경우 쪽이 반도체 장치를 보다 효율적으로 제조할 수 있다.
지지부(30)는 1800℃ 이상의 온도에 견딜 수 있는 재료로 이루어지는 것이 바람직하고, 예컨대 탄화규소, 탄소, 또는 고융점 금속으로 이루어진다. 고융점 금속으로서는, 예컨대 몰리브덴, 탄탈, 텅스텐, 니오븀, 이리듐, 루테늄, 또는 지르코늄으로 이루어진다. 또한, 지지부(30)의 재료로서, 상기 중 탄화규소가 이용되면, 지지부(30)의 물성을 SiC 기판(11?19)에 보다 근접시킬 수 있다.
피지지부(10a)에 있어서, SiC 기판(11?19) 사이에는 간극(VDa)이 존재하고, 이 간극(VDa)의 표면측(도 2의 상측)은 접합부(BDa)에 의해 폐색된다. 접합부(BDa)는, 제1 및 제2 표면(F1, F2) 사이에 위치하는 부분을 포함하고, 이에 따라 제1 및 제2 표면(F1, F2)이 매끄럽게 연결된다.
다음으로, 본 실시형태의 반도체 기판(80a)의 제조 방법에 대해서 설명한다. 또한 이하에 있어서 설명을 간략화하기 위해 SiC 기판(11?19) 중 SiC 기판(11 및 12)에 관해서만 언급하는 경우가 있지만, SiC 기판(13?19)도 SiC 기판(11 및 12)과 동일하게 취급된다.
도 3 및 도 4를 참조하여, 복합 기판(80P)이 준비된다. 복합 기판(80P)은 지지부(30)와, SiC 기판군(10)(복수의 탄화규소 기판)을 갖는다. SiC 기판군(10)은 SiC 기판(11)(제1 탄화규소 기판) 및 SiC 기판(12)(제2 탄화규소 기판)을 포함한다.
SiC 기판(11)은 지지부(30)에 면하며 제1 평면(PL1)(하나의 평면) 위에 위치하는 제1 이면(B1)과, 제1 이면(B1)에 대향하며 제2 평면(PL2) 위에 위치하는 제1 표면(F1)과, 제1 이면(B1) 및 제1 표면(F1)을 연결하는 제1 측면(S1)을 갖는다. 제1 이면(B1)은 지지부(30)에 접합된다. 마찬가지로, SiC 기판(12)은 지지부(30)에 면하며 제1 평면(PL1) 위에 위치하는 제2 이면(B2)과, 제2 이면(B2)에 대향하며 제2 평면(PL2) 위에 위치하는 제2 표면(F2)과, 제2 이면(B2) 및 제2 표면(F2)을 연결하는 제2 측면(S2)을 갖는다. 제2 이면(B2)은 지지부(30)에 접합된다. 제2 측면(S2)은 제1 및 제2 표면(F1, F2) 사이에 개구(CR)를 갖는 간극(GP)이 제1 측면(S1)과의 사이에 형성되도록 배치된다.
도 5 및 도 6을 참조하여, 복합 기판(80P)을 가열하기 위한 가열 장치가 준비된다. 가열 장치는 단열 용기(40)와, 히터(열원)(50)와, 제1 및 제2 가열체(91a, 92)와, 히터 전원(150)을 갖는다. 단열 용기(40)는 단열성이 높은 재료로 형성된다. 히터(50)는 예컨대 전기 저항 히터이다. 제1 및 제2 가열체는 히터(50)로부터의 방사열을 흡수하고, 이에 따라 얻은 열을 복합 기판(80P)에 방사하는 기능을 갖는다. 즉, 제1 및 제2 가열체(91a, 92)는 복합 기판(80P)을 가열하는 기능을 갖는다. 제1 및 제2 가열체(91a, 92)는, 예컨대 공극률이 작은 그래파이트로 형성된다.
다음에, 히터(50)가 배치된 단열 용기(40) 내에, 제1 가열체(91a)와, 복합 기판(80P)과, 제2 가열체(92)가 수납된다. 이들의 위치 관계에 대해서, 이하에 설명한다.
첫째로, 복합 기판(80P)은 SiC 기판군(10)이 제1 가열체(91a)의 제1 방사면(RP1)에 면하도록, 가열체(91a) 위에 배치된다. 이에 따라, 제1 평면(PL1)에 수직인 방향으로서 지지부(30)로부터 멀어지는 방향으로 SiC 기판군(10)으로부터 연장되는 제1 공간(SP1)(도 7)에서 SiC 기판군(10)에 제1 방사면(RP1)이 면한다.
둘째로, 제2 가열체(92)의 제2 방사면(RP2)은 지지부(30)에 면하도록, 복합 기판(80P) 위에 배치된다. 또한 제1 및 제2 가열체(91a, 92) 각각은 제1 평면(PL1)을 따라 간극(GP)으로부터 연장되는 제3 공간(SP3)(도 7)의 외측에 배치된다. 이에 따라, 제1 평면(PL1)에 수직인 방향으로서 SiC 기판군(10)으로부터 멀어지는 방향으로 지지부(30)로부터 연장되는 제2 공간(SP2)(도 7)에서 지지부(30)에 제2 방사면(RP2)이 면한다.
셋째로, 히터(50)는 제1 평면(PL1)을 따라 간극(GP)으로부터 연장되는 제3 공간(SP3)(도 7)의 외측에 배치되고, 보다 자세하게는, 제3 공간에 의해 서로 이격된 공간 중, 지지부(30)를 포함하는 공간[도 5에 있어서 제1 평면(PL1)보다 상측 공간] 내에 배치된다. 이에 따라, 제3 공간(SP3)(도 7)에서 SiC 기판군(10)에 단열 용기(40)의 방사면(RP3)이 면한다.
다음에, 히터(50)에 의해 지지부(30)와 SiC 기판(11, 12)이 가열된다. 이 가열 공정에 대해서, 이하에 설명한다.
우선, 단열 용기(40) 내의 분위기는 대기 분위기를 감압함으로써 얻어진 분위기이다. 분위기의 압력은 바람직하게는 10-1 ㎩보다 높고 104 ㎩보다 낮다.
상기 분위기는 불활성 가스 분위기이어도 된다. 불활성 가스로서는, 예컨대 He, Ar 등의 희가스, 질소 가스, 또는 희가스와 질소 가스의 혼합 가스를 이용할 수 있다. 이 혼합 가스가 이용되는 경우, 질소 가스의 비율은 예컨대 60％이다. 또한, 처리실 내의 압력은 바람직하게는 50 ㎪ 이하이고, 보다 바람직하게는 10 ㎪ 이하이다.
다음에, 제1 가열체(91a)의 제1 방사면(RP1)과, 제2 가열체(RP2)의 제2 방사면(RP2)과, 단열 용기(40)의 제3 방사면(RP3)의 각각의 온도가 제1?제3 온도로 설정된다. 제2 온도는 제1 온도보다 높다. 또한, 제3 온도는 제2 온도보다 낮고, 바람직하게는, 제1 온도보다 낮다.
도 8을 참조하면, 제2 온도가 제1 온도보다 높게 됨으로써, SiC 기판군(10)의 지지부(30)에 면하는 쪽인 제2 측(ICb)의 온도가 SiC 기판군(10)의 제1 가열체(91a)에 면하는 쪽인 제1 측(ICt)의 온도에 비해서 높아진다. 즉, SiC 기판군(10)의 두께 방향(도 8에서의 세로 방향)에 온도 구배가 생긴다. 이 온도 구배에 의해, 간극(GP) 내에서의 SiC 기판(11 및 12)의 면, 즉 제1 및 제2 측면(S1, S2) 중, 제2 측(ICb)에 가까운 비교적 고온의 영역으로부터, 제1 측(ICt)에 가까운 비교적 저온의 영역으로, 도면에 화살표로 나타내는 바와 같이, 승화물의 발생 및 그 이동이 생긴다.
도 9를 더 참조하면, 상기 승화물에 의해, 측면(S1, S2)을 연결하도록 개구(CR)를 막는 접합부(BDa)가 형성된다. 이 결과, 간극(GP)(도 8)은 접합부(BDa)에 의해 폐색된 간극(VDa)(도 9)이 된다.
상기 가열 온도를 검토하는 실험을 한 바, 히터(50)의 설정 온도가 1600℃에서는 접합부(BDa)가 충분히 형성되지 않는다는 문제가 있고, 3000℃에서는 SiC 기판(11, 12)에 손상이 생긴다는 문제가 있었지만, 이들 문제는 1800℃, 2000℃, 및 2500℃ 각각에서는 보이지 않았다.
또한, 히터(50)의 설정 온도를 2000℃에 고정하여, 상기 가열 시의 분위기 압력에 대해 검토하였다. 이 결과, 100 ㎪에서는 접합부(BDa)가 형성되지 않고, 또한 50 ㎪에서는 접합부(BDa)가 형성되기 어렵다는 문제가 있었지만, 이 문제는 10 ㎪, 100 ㎩, 1 ㎩, 0.1 ㎩, 0.0001 ㎩에서는 보이지 않았다.
다음에, 비교예(도 10)로서, 제1 및 제2 평면(PL1, PL2) 사이의 공간에 히터(50)의 일부가 위치한다고 가정한 경우에 대해서 설명한다. 이 경우, 제3 방사면(RP3)(도 7)의 적어도 일부는 단열 용기(40)가 아니라, 히터(50)이다. 이 결과, 제3 방사면(RP3)의 적어도 일부의 온도가 제2 방사면(RP2)의 온도보다 높아져 버리기 때문에, 제3 방사면(RP3)으로부터 간극(GP)에 강한 열방사가 이루어진다. 이 강한 열방사의 영향에 의해, 간극(GP)에서의 제1 및 제2 측(ICt, ICb) 사이의 온도 구배가 흐트러진다. 이 결과, 승화물의 이동(도 8 및 도 9의 화살표)이 흐트러지기 때문에, 접합부(BDa)가 형성되지 않거나, 형성에 시간이 걸린다. 즉, 비교예에서는 개구(CR)가 막히기 어렵다.
이에 대하여 본 실시형태에 따르면, 제3 방사면(RP3)(도 7)의 온도(제3 온도)가 제2 방사면(RP2)의 온도(제2 온도)보다 낮기 때문에, 제3 방사면(RP3)으로부터 간극(GP)에의 열방사의 영향이 제2 방사면(RP2)으로부터의 열방사에 비해서 약해진다. 따라서, 제1 및 제2 방사면(RP1, RP2) 사이의 온도차에 의해 초래되는 간극(GP)을 따른 온도 구배에 있어서, 제3 방사면(RP3)으로부터의 열방사에 따른 혼란이 작아진다. 이 결과, 상기 온도 구배가 보다 확실하게 생기기 때문에, 간극의 개구(CR)를 막는 승화물에 의해 형성되는 접합부(BDa)를 보다 확실하게 형성할 수 있다. 즉, 본 제조 방법에 의해 얻어진 반도체 기판(80a)(도 1, 도 2)의 간극(VDa)의 개구가 접합부(BDa)에 의해 보다 확실하게 막힌다. 따라서 반도체 기판(80a)을 이용한 반도체 장치의 제조 공정에서는, 간극(VDa)에 이물이 끼이기 어렵기 때문에, 이물에 기인한 수율 저하가 억제된다.
반도체 기판(80a)(도 2)은 트랜지스터 등의 반도체 장치가 형성되는 기판면으로서, SiC 기판 각각이 갖는 제1 및 제2 표면(F1, F2)의 양방을 포함한다. 즉, 반도체 기판(80a)은 SiC 기판(11 및 12) 중 어느 하나가 단일체로 이용되는 경우에 비해서, 보다 큰 기판면을 갖는다. 따라서, 반도체 기판(80a)에 의해, 반도체 장치를 효율적으로 제조할 수 있다.
본 실시형태에서는 SiC 기판군(10)이 제1 가열체(91a) 위에 배치되었지만, SiC 기판군(10)과 제1 가열체(91a) 사이에, 흑연 시트와 같은 가요성을 갖는 부재가 배치되어도 된다. 이 부재가 개구(CR)(도 8)를 막음으로써 승화물의 이동(도 8의 화살표)이 개구(CR)에서 보다 확실하게 저해됨으로써, 개구(CR)에 접합부(BDa)가 형성되기 쉬워진다.
또한, 접합부(BDa)를 형성하기 전에, 제1 및 제2 표면(F1, F2) 위에, 레지스트막과 같은 보호막이 미리 형성되어도 된다. 이에 따라, 제1 및 제2 표면(F1, F2) 위에서의 승화?재고화(再固化)를 피할 수 있다. 따라서, 제1 및 제2 표면(F1, F2)이 거칠어지는 것이 방지된다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 이용되는 복합 기판(80P)(도 3, 도 4)의 제조 방법에 대해서, 특히 지지부(30)가 탄화규소로 이루어지는 경우에 대해서 자세하게 설명한다. 또한, 이하에 있어서 설명을 간략화하기 위해 SiC 기판(11?19)(도 3, 도 4) 중 SiC 기판(11 및 12)에 관해서만 언급하는 경우가 있지만, SiC 기판(13?19)도 SiC 기판(11 및 12)과 동일하게 취급된다.
도 11을 참조하여, 단결정 구조를 갖는 SiC 기판(11 및 12)이 준비된다. 구체적으로는, 예컨대 육방정계에 있어서의 (0001)면에서 성장한 SiC 잉곳을 (03-38)면을 따라 절단함으로써, SiC 기판(11 및 12)이 준비된다. 바람직하게는, 이면(B1 및 B2)의 거칠기는 Ra로서 100 ㎛ 이하이다.
다음으로, 처리실 내에서 제1 가열체(81) 위에, 이면(B1 및 B2) 각각이 한 방향(도 11에서의 상측 방향)으로 노출되도록 SiC 기판(11 및 12)이 배치된다. 즉 SiC 기판(11 및 12)은 평면에서 볼 때 나란하게 배치된다.
바람직하게는, 상기 배치는 이면(B1 및 B2) 각각이 동일 평면 위에 위치하거나, 또는 제1 및 제2 표면(F1, F2) 각각이 동일 평면 위에 위치하도록 이루어진다.
바람직하게는, SiC 기판(11 및 12) 사이의 최단 간격(도 11에서의 가로 방향의 최단 간격)은 5 ㎜ 이하이고, 보다 바람직하게는 1 ㎜ 이하이며, 더욱 바람직하게는 100 ㎛ 이하이고, 더욱 바람직하게는 10 ㎛ 이하이다. 구체적으로는, 예컨대 동일한 직사각형 형상을 갖는 기판이 1 ㎜ 이하의 간격을 두고 매트릭스형으로 배치된다.
다음에, 이면(B1 및 B2)을 서로 연결하는 지지부(30)(도 4)가 이하와 같이 형성된다.
우선, 한 방향(도 11에서의 상측 방향)에 노출되는 이면(B1 및 B2) 각각과, 이면(B1 및 B2)에 대하여 한 방향(도 11에서의 상측 방향)에 배치된 고체 원료(20)의 표면(SS)이 간격(D1)를 두고 대향된다. 바람직하게는, 간격(D1)의 평균값은 1 ㎛ 이상 1 ㎝ 이하이다.
고체 원료(20)는 SiC로 이루어지고, 바람직하게는 한 덩어리의 탄화규소의 고형물이며, 구체적으로는, 예컨대 SiC 웨이퍼이다. 고체 원료(20)의 SiC의 결정 구조는 특별히 한정되지 않는다. 또한 바람직하게는, 고체 원료(20)의 표면(SS)의 거칠기는 Ra로서 1 ㎜ 이하이다.
또한, 간격(D1)(도 11)을 보다 확실하게 설정하기 위해, 간격(D1)에 대응하는 높이를 갖는 스페이서(83)(도 14)가 이용되어도 좋다. 이 방법은 간격(D1)의 평균값이 100 ㎛ 정도 이상인 경우에 특히 유효하다.
다음에, 제1 가열체(81)에 의해 SiC 기판(11 및 12)이 정해진 기판 온도까지 가열된다. 또한, 제2 가열체(82)에 의해 고체 원료(20)가 정해진 원료 온도까지 가열된다. 고체 원료(20)가 원료 온도까지 가열됨으로써, 고체 원료의 표면(SS)에서 SiC가 승화함으로써, 승화물, 즉 기체가 발생한다. 이 기체는 한 방향(도 11에서의 상측 방향)으로부터 이면(B1 및 B2) 각각의 위에 공급된다.
바람직하게는, 기판 온도는 원료 온도보다 낮고, 보다 바람직하게는 양 온도의 차는 1℃ 이상 100℃ 이하이다. 또한 바람직하게는, 기판 온도는 1800℃ 이상 2500℃ 이하이다.
도 12를 참조하면, 상기한 바와 같이 공급된 기체는 이면(B1 및 B2) 각각의 위에서, 고화되어 재결정화된다. 이에 따라 이면(B1 및 B2)을 서로 연결하는 지지부(30p)가 형성된다. 또한, 고체 원료(20)(도 11)는 소모되어 작아짐으로써 고체 원료(20p)가 된다.
주로 도 13을 참조하면, 승화가 더 진행됨으로써, 고체 원료(20p)(도 12)가 소실된다. 이에 따라 이면(B1 및 B2)을 서로 연결하는 지지부(30)가 형성된다.
바람직하게는, 지지부(30)가 형성될 때, 처리실 내의 분위기는 불활성 가스가 된다. 불활성 가스로서는, 예컨대 He, Ar 등의 희가스, 질소 가스, 또는 희가스와 질소 가스의 혼합 가스를 이용할 수 있다. 이 혼합 가스가 이용되는 경우, 질소 가스의 비율은 예컨대 60％이다. 또한, 처리실 내의 압력은 바람직하게는 50 ㎪ 이하이고, 보다 바람직하게는 10 ㎪ 이하이다.
바람직하게는, 지지부(30)는 단결정 구조를 갖는다. 보다 바람직하게는 이면(B1)의 결정면에 대하여 이면(B1) 위의 지지부(30)의 결정면의 기울기는 10°이내이며, 또한 이면(B2)의 결정면에 대하여 이면(B2) 위의 지지부(30)의 결정면의 기울기는 10°이내이다. 이들의 각도 관계는 이면(B1 및 B2) 각각에 대하여 지지부(30)가 에피택셜 성장함으로써 용이하게 실현된다.
또한, SiC 기판(11, 12)의 결정 구조는 육방정계인 것이 바람직하고, 4H-SiC 또는 6H-SiC인 것이 보다 바람직하다. 또, SiC 기판(11, 12)과 지지부(30)는 동일한 결정 구조를 갖는 SiC 단결정으로 이루어져 있는 것이 바람직하다.
바람직하게는, SiC 기판(11 및 12) 각각의 농도와, 지지부(30)의 불순물 농도는 서로 다르다. 보다 바람직하게는, SiC 기판(11 및 12) 각각의 불순물 농도보다 지지부(30)의 불순물 농도가 높다. 또한, SiC 기판(11, 12)의 불순물 농도는 예컨대 5×1016 ㎝-3 이상 5×1019 ㎝-3 이하이다. 지지부(30)의 불순물 농도는 예컨대 5×1016 ㎝-3 이상 5×1021 ㎝-3 이하이다. 또한, 상기한 불순물로서는, 예컨대 질소 또는 인을 이용할 수 있다.
바람직하게는, SiC 기판(11)의 {0001}면에 대한 제1 표면(F1)의 오프각은 50°이상 65°이하이며, 또한 SiC 기판의 {0001}면에 대한 제2 표면(F2)의 오프각은 50°이상 65°이하이다.
보다 바람직하게는, 제1 표면(F1)의 오프 방위와 SiC 기판(11)의 <1-100> 방향이 이루는 각은 5°이하이며, 또한 제2 표면(F2)의 오프 방위와 기판(12)의 <1-100> 방향이 이루는 각은 5°이하이다.
더욱 바람직하게는, SiC 기판(11)의 <1-100> 방향에 있어서의 {03-38}면에 대한 제1 표면(F1)의 오프각은 -3°이상 5°이하이며, SiC 기판(12)의 <1-100> 방향에 있어서의 {03-38}면에 대한 제2 표면(F2)의 오프각은 -3°이상 5°이하이다.
상기에 있어서, 「<1-100> 방향에 있어서의 {03-38}면에 대한 제1 표면(F1)의 오프각」이란, <1-100> 방향 및 <0001> 방향이 연장되는 사영면에의 제1 표면(F1)의 법선의 정사영과, {03-38}면의 법선이 이루는 각도이며, 그 부호는 상기 정사영이 <1-100> 방향에 대하여 평행하게 근접하는 경우는 플러스이며, 상기 정사영이 <0001> 방향에 대하여 평행하게 근접하는 경우는 마이너스이다. 또한 「<1-100> 방향에 있어서의 {03-38}면에 대한 제2 표면(F2)의 오프각」에 대해서도 마찬가지이다.
바람직하게는, 제1 표면(F1)의 오프 방위와 기판(11)의 <11-20> 방향이 이루는 각은 5°이하이며, 또한 제2 표면(F2)의 오프 방위와 기판(12)의 <11-20> 방향이 이루는 각은 5°이하이다.
본 실시형태에 따르면, 이면(B1 및 B2) 각각의 위에 형성되는 지지부(30)가 SiC 기판(11 및 12)과 마찬가지로 SiC로 이루어지기 때문에, SiC 기판과 지지부(30) 사이에서 각종 물성이 가까워진다. 따라서 이 각종 물성의 차이에 기인한, 복합 기판(80P)(도 3, 도 4) 또는 반도체 기판(80a)(도 1, 도 2)의 휘어짐이나 균열을 억제할 수 있다.
또한, 승화법을 이용함으로써, 지지부(30)를 높은 품질로, 그리고 고속으로 형성할 수 있다. 승화법이 특히 근접 승화법이라면, 지지부(30)를 보다 균일하게 형성할 수 있다.
또, 이면(B1 및 B2) 각각과 고체 원료(20)의 표면과의 간격(D1)(도 11)의 평균값이 1 ㎝ 이하로 됨으로써, 지지부(30)의 막 두께 분포를 작게 할 수 있다. 또한 이 간격(D1)의 평균값이 1 ㎛ 이상이면, SiC가 승화하는 공간을 충분히 확보할 수 있다.
지지부(30)를 형성하는 공정에 있어서, SiC 기판(11 및 12)의 온도는 고체 원료(20)(도 11)의 온도보다 낮아진다. 이에 따라, 승화된 SiC를 SiC 기판(11 및 12) 위에서 효율적으로 고화시킬 수 있다.
바람직하게는, SiC 기판(11 및 12)을 배치하는 공정은 SiC 기판(11 및 12) 사이의 최단 간격이 1 ㎜ 이하가 되도록 이루어진다. 이에 따라, 지지부(30)를 SiC 기판(11)의 이면(B1)과, SiC 기판(12)의 이면(B2)을 보다 확실하게 연결하도록 형성할 수 있다.
바람직하게는, 지지부(30)는 단결정 구조를 갖는다. 이에 따라, 지지부(30)의 각종 물성을, 마찬가지로 단결정 구조를 갖는 SiC 기판(11 및 12) 각각의 각종 물성에 근접시킬 수 있다.
보다 바람직하게는, 이면(B1)의 결정면에 대한 이면(B1) 위의 지지부(30)의 결정면의 기울기는 10°이내이다. 또한, 이면(B2)의 결정면에 대한 이면(B2) 위의 지지부(30)의 결정면의 기울기는 10°이내이다. 이에 따라, 지지부(30)의 이방성을 SiC 기판(11 및 12) 각각의 이방성에 근접시킬 수 있다.
바람직하게는, SiC 기판(11 및 12) 각각의 불순물 농도와, 지지부(30)의 불순물 농도는 서로 다르다. 이에 따라, 불순물 농도가 상이한 2층 구조를 갖는 반도체 기판(80a)(도 2)을 얻을 수 있다.
바람직하게는, SiC 기판(11 및 12) 각각의 불순물 농도보다 지지부(30)의 불순물 농도가 높다. 따라서, SiC 기판(11 및 12) 각각의 저항률에 비해서, 지지부(30)의 저항률을 작게 할 수 있다. 이에 따라, 지지부(30)의 두께 방향으로 전류를 흐르게 하는 반도체 장치, 즉 종형의 반도체 장치의 제조에 적합한 반도체 기판(80a)을 얻을 수 있다.
바람직하게는, SiC 기판(11)의 {0001}면에 대한 제1 표면(F1)의 오프각은 50°이상 65°이하이며, 또한 SiC 기판(12)의 {0001}면에 대한 제2 표면(F2)의 오프각은 50°이상 65°이하이다. 이에 따라, 제1 및 제2 표면(F1, F2)이 {0001}면인 경우에 비해서, 제1 및 제2 표면(F1, F2)에서의 채널 이동도를 높일 수 있다.
보다 바람직하게는, 제1 표면(F1)의 오프 방위와 SiC 기판(11)의 <1-100> 방향이 이루는 각은 5°이하이며, 또한 제2 표면(F2)의 오프 방위와 SiC 기판(12)의 <1-100> 방향이 이루는 각은 5°이하이다. 이에 따라, 제1 및 제2 표면(F1, F2)에서의 채널 이동도를 보다 높일 수 있다.
더욱 바람직하게는, SiC 기판(11)의 <1-100> 방향에 있어서의 {03-38}면에 대한 제1 표면(F1)의 오프각은 -3°이상 5°이하이며, SiC 기판(12)의 <1-100> 방향에 있어서의 {03-38}면에 대한 제2 표면(F2)의 오프각은 -3°이상 5°이하이다. 이에 따라, 제1 및 제2 표면(F1, F2)에서의 채널 이동도를 더욱 높일 수 있다.
바람직하게는, 제1 표면(F1)의 오프 방위와 SiC 기판(11)의 <11-20> 방향이 이루는 각은 5°이하이며, 또한 제2 표면(F2)의 오프 방위와 SiC 기판(12)의 <11-20> 방향이 이루는 각은 5°이하이다. 이에 따라, 제1 및 제2 표면(F1, F2)이 {0001}면인 경우에 비해서, 제1 및 제2 표면(F1, F2)에서의 채널 이동도를 높일 수 있다.
상기에 있어서 고체 원료(20)로서 SiC 웨이퍼를 예시하였지만, 고체 원료(20)는 이것에 한정되는 것이 아니며, 예컨대 SiC 분체 또는 SiC 소결체이어도 된다.
제1 및 제2 가열체(81, 82)로서는, 대상물을 가열할 수 있는 것이라면 이용할 수 있고, 예컨대 그래파이트 히터를 이용하는 것과 같은 저항 가열 방식의 것, 또는 유도 가열 방식의 것을 이용할 수 있다.
도 11에서는, 이면(B1 및 B2) 각각과, 고체 원료(20)의 표면(SS) 사이는 전체에 걸쳐 간격이 비어 있다. 그러나, 이면(B1 및 B2)과, 고체 원료(20)의 표면(SS) 사이가 일부 접촉하면서, 이면(B1 및 B2) 각각과 고체 원료(20)의 표면(SS) 사이에 간격이 비어 있어도 된다. 이 경우에 해당하는 2개의 변형예에 대해서, 이하에 설명한다.
도 15를 참조하면, 이 예에서는, 고체 원료(20)인 SiC 웨이퍼의 휘어짐에 의해, 상기 간격이 확보된다. 보다 구체적으로는, 본 예에서는, 간격(D2)이 국소적으로는 제로가 되지만, 평균값으로서는 틀림없이 제로를 넘는다. 바람직하게는, 간격(D1)의 평균값과 마찬가지로, 간격(D2)의 평균값은 1 ㎛ 이상 1 ㎝ 이하이다.
도 16을 참조하면, 이 예에서는, SiC 기판(11?13)의 휘어짐에 의해, 상기 간격이 확보된다. 보다 구체적으로는, 본 예에서는, 간격(D3)이 국소적으로는 제로가 되지만, 평균값으로서는 틀림없이 제로를 넘는다. 바람직하게는, 간격(D1)의 평균값과 마찬가지로, 간격(D3)의 평균값은 1 ㎛ 이상 1 ㎝ 이하이다.
또한, 도 15 및 도 16의 각각의 방법의 조합에 의해, 즉 고체 원료(20)인 SiC 웨이퍼의 휘어짐과, SiC 기판(11?13)의 휘어짐의 양방에 의해, 상기 간격이 확보되어도 된다.
전술한 도 15 및 도 16의 각각의 방법, 또는 양 방법의 조합에 의한 방법은 상기 간격의 평균값이 100 ㎛ 이하인 경우에 특히 유효하다.
상기 간격의 확보를 위해, SiC 기판(11?13) 각각의 이면[예컨대 이면(B1 및 B2)]은 슬라이스에 의해 형성된 면, 즉 슬라이스에 의해 형성되고, 그 후에 연마되지 않은 면이어도 된다. 이에 따라, 각 이면 위에 기복이 형성된다. 따라서, 이 기복의 오목부 내의 공간을 상기 간격을 확보하는데 이용할 수 있다.
(실시형태 3)
실시형태 1에서는, 접합부(BDa)(도 2)를 형성하기 전에, 예컨대 실시형태 2의 방법에 따라, 제1 및 제2 이면(B1, B2) 각각이 지지부(30)에 미리 접합된다.
이에 대해 본 실시형태에서는, 제1 및 제2 이면(B1, B2) 각각의 지지부(30)에의 접합이 접합부(BDa)의 형성과 동시에 이루어진다. 즉, 본 실시형태에서는, 지지부(30)와, SiC 기판군(10)을 준비하는 공정 후에, 지지부(30)에 SiC 기판군(10)의 제1 및 제2 이면(B1, B2) 각각을 접합하는 공정을 더 포함하고, 이 접합 공정은 접합부(BDa)(도 2)를 형성하는 공정과 동시에 이루어진다.
본 실시형태는 상기한 바 외에는 실시형태 1과 거의 동일하기 때문에, 자세한 설명을 생략한다.
본 실시형태에 따르면, 제1 및 제2 이면(B1, B2) 각각을 지지부(30)에 접합하는 공정이, 접합부(BDa)를 형성하는 공정과 동시에 이루어진다. 따라서, 양 공정이 개별로 이루어지는 경우에 비하여, 반도체 기판(80a)(도 1, 도 2)의 제조 공정을 간략화할 수 있다.
또한, 본 실시형태의 변형예로서, 가열 전에 준비되는 지지부로서 지지부(30)(도 5) 대신에 고체 원료(20)(도 11)가 준비되고, 또한 고체 원료(20)와 SiC 기판군(10)이 실시형태 2와 동일하게 배치되며, 히터(50)가 실시형태 1과 동일하게 배치되어도 된다. 이때에 실시형태 2의 각 변형예와 같이, 도 15의 구성, 도 16의 구성, 또는 그 조합의 구성이 이용되어도 된다.
(실시형태 4)
도 17 및 도 18을 참조하면, 본 실시형태의 반도체 기판(80b)은 접합부(BDa)에 의해 폐색된 간극(VDa)(도 2: 실시형태 1?3) 대신에, 접합부(BDb)에 의해 폐색된 간극(VDb)을 갖는다.
다음으로 반도체 기판(80b)의 제조 방법에 대해서 설명한다.
본 실시형태에 있어서, 지지부(30)는 SiC로 이루어지고, 또한 도 9에 나타내는 바와 같이 접합부(BDa)가 형성된 후에도, 승화가 수반된 물질 이동을 더 계속할 수 있다. 이 결과, 폐색된 간극(VDa) 내에의 지지부(30)로부터의 승화도 무시할 수 없는 정도 발생한다. 즉, 지지부(30)로부터의 승화물이 접합부(BDa) 위에 퇴적한다. 이에 따라, SiC 기판(11 및 12) 사이의 간극(VDa)이 지지부(30) 내에 일부침입하도록 이동하여, 접합부(BDb)에 의해서 폐색된 간극(VDb)(도 18)이 된다.
본 실시형태의 반도체 기판(80b)(도 18)에 따르면, 반도체 기판(80a)(도 2)의 접합부(BDa)에 비하여 두꺼운 접합부(BDb)를 형성할 수 있다.
(실시형태 5)
도 19 및 도 20을 참조하면, 본 실시형태의 반도체 기판(80c)은 접합부(BDb)에 의해 폐색된 간극(VDb)(도 18: 실시형태 4) 대신에, 접합부(BDc)에 의해 폐색된 간극(VDc)을 갖는다. 반도체 기판(80c)은 실시형태 4와 동일한 방법에 따라, 간극(VDa)(도 2)의 전체를, 간극(VDb)(도 18)의 위치를 지나, 지지부(30) 내에 이동시킴으로써 얻어진다.
본 실시형태에 따르면, 실시형태 4의 접합부(BDb)에 비하여 보다 두꺼운 접합부(BDc)를 형성할 수 있다.
또한, 간극(VDc)을 이면측(도 20에서의 아래쪽)에 도달할 때까지 이동시켜도 된다. 이에 따라, 폐색된 간극(VDc)은 이면측 위의 오목부가 된다. 이 오목부는 연마에 의해서 제거되어도 된다.
(실시형태 6)
주로 도 21을 참조하면, 본 실시형태에서는, 단열체(93)가 제3 공간(도 7) 내에서 SiC 기판군(10)에 면하도록 배치된다. 즉, 단열 용기(40) 대신에, 단열체(93)가 제3 방사면(RP3)을 이룬다. 단열체(93)의 열전도율은 제2 가열체(92), 즉 제2 방사면(RP2)을 이루는 재료의 열전도율보다 낮고, 바람직하게는, 제1 가열체(91a)(도 5)와 동일한 재료로 형성된 제1 가열체(91b), 즉 제1 방사면(RP1)을 이루는 재료의 열전도율보다 낮다. 이러한 단열체(93)는 예컨대 카본 펠트로부터 형성된다.
본 실시형태에 따르면, 단열체(93)에 의해, 보다 확실하게 제3 방사면(RP3)의 온도를 낮게 할 수 있다.
또한, 단열체(93)의 단열 작용이 충분히 높은 경우, SiC 기판군(10)에 대하여 도 21에 나타내는 바와 같이 히터(50)가 위치하여도, 즉 제3 공간(SP3)(도 7) 내에 히터(50)의 일부가 위치하여도, 단열체(93)로 이루어지는 제3 방사면(RP3)의 온도를 제2 방사면(RP2)의 온도보다 작게 할 수 있다. 따라서, 본 실시형태에 따르면, 히터(50)의 배치의 자유도가 실시형태 1에 비하여 높아진다.
(실시형태 7)
도 22를 참조하면, 본 실시형태의 가열 장치는 유도 가열로(爐)이며, 히터(50)(도 5) 대신에, 피가열체(59)(열원)와, 코일(159)을 갖는다. 피가열체(59)는, 예컨대 그래파이트 도가니이며, 단열 용기(40) 내에, 거의 폐색된 공간을 형성한다. 이 폐색된 공간 안에, 제1 가열체(91a), 제2 가열체(92), SiC 기판군(10), 및 지지부(30)가 배치된다. 또한 실시형태 6과 마찬가지로, 단열체(93)가 배치된다.
본 실시형태의 가열 공정에서는, 우선, 코일(159)에 의한 유도 가열에 의해 피가열체(59)가 발열한다. 이 발열에 의해서 제1 가열체(91a) 및 제2 가열체(92)가 가열된다.
본 실시형태에 따르면, 유도 가열로가 이용되는 경우에, 실시형태 6과 동일한 효과를 얻을 수 있다. 만약 단열체(93)가 이용되지 않는다면, 도 23에 도시한 바와 같은 구성, 즉 제3 방사면(RP3)(도 7)이 피가열체(59)로 이루어지는 구성이 되기 때문에, 도 10(실시형태 1에 대한 비교예)의 구성의 경우와 마찬가지로, 개구(CR)(도 8)가 막히기 어렵게 된다.
(실시형태 8)
도 24를 참조하면, 본 실시형태는 실시형태 7과 달리, 피가열체(59)가 설치되지 않고, 제1 및 제2 가열체(91a, 92)가 직접 유도 가열에 의해 가열된다.
본 실시형태에 따르면, 실시형태 1과 마찬가지로, 도 7에 나타내는 구성으로 열방사가 생기기 때문에, 실시형태 1과 동일한 효과를 얻을 수 있다.
(실시형태 9)
도 25를 참조하면, 본 실시형태의 가열 장치는 가열을 하기 위해서, 제1?제3 히터(51?53)(제1?제3 발열체)와, 제1?제3 히터 전원(151?153)을 갖는다.
제1?제3 히터(51?53) 각각은 제1?제3 공간(SP1)?SP3(도 7) 안에 배치된다. 제3 히터(53)는 그 전체가 제3 공간(SP3) 안에 배치될 필요는 없고, 적어도 일부가 배치되면 된다.
제1?제3 히터 전원(151?153) 각각은 제1?제3 히터(51?53)의 발열을 서로 독립적으로 제어할 수 있도록 접속된다. 이에 따라, 본 실시형태에서는 제1?제3 방사면(RP1?RP3)(도 7) 각각에 해당하는 면, 즉 제1 가열체(91a)의 면, 제2 가열체(92)의 면, 및 제3 히터(53)의 면의 온도를 서로 독립적으로 제어할 수 있다. 따라서, 제3 방사면(RP3)에 해당하는 온도를 제2 방사면(RP2)에 해당하는 온도보다 낮게 하면서, 또한 과도하게 낮아지지 않도록 할 수 있다.
상기한 정도로 정밀한 온도 제어가 요구되지 않는 경우, 제1 히터(51) 및 제3 히터(53) 중 어느 또는 양방이 생략되어도 된다.
(부기 1)
본 발명의 반도체 기판은 이하의 제조 방법으로 제조된 것이다.
제1 및 제2 탄화규소 기판을 갖는 복수의 탄화규소 기판과 지지부가 준비된다. 제1 탄화규소 기판은 지지부에 면하며 하나의 평면 위에 위치하는 제1 이면과, 제1 이면에 대향하는 제1 표면과, 제1 이면 및 제1 표면을 연결하는 제1 측면을 갖는다. 제2 탄화규소 기판은 지지부에 면하며 하나의 평면 위에 위치하는 제2 이면과, 제2 이면에 대향하는 제2 표면과, 제2 이면 및 제2 표면을 연결하는 제2 측면을 갖는다. 제2 측면은 제1 및 제2 표면의 사이에 개구를 갖는 간극이 제1 측면과의 사이에 형성되도록 배치된다. 제1 및 제2 측면으로부터 승화물을 발생시킴으로써 개구를 막는 접합부가 형성되도록, 지지부와 제1 및 제2 탄화규소 기판이 가열된다. 가열 공정은 이하의 공정을 포함한다. 하나의 평면에 수직인 방향으로서 지지부에서 멀어지는 방향으로 복수의 탄화규소 기판으로부터 연장되는 제1 공간에서 복수의 탄화규소 기판에 면하는 제1 방사면의 온도는 제1 온도로 설정된다. 하나의 평면에 수직인 방향으로서 복수의 탄화규소 기판으로부터 멀어지는 방향으로 지지부로부터 연장되는 제2 공간에서 지지부에 면하는 제2 방사면의 온도는 제1 온도보다 높은 제2 온도로 설정된다. 하나의 평면을 따라 간극으로부터 연장되는 제3 공간에서 복수의 탄화규소 기판에 면하는 제3 방사면의 온도는 제2 온도보다 낮은 제3 온도로 설정된다.
금번 개시한 실시형태는 모든 점에서 예시적인 것으로서, 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에서 정해지며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
본 발명의 반도체 기판의 제조 방법은 탄화규소 기판을 포함하는 반도체 기판의 제조 방법에, 특히 유리하게 적용될 수 있다.
10: SiC 기판군(복수의 탄화규소 기판)
10a: 피지지층 11: SiC 기판(제1 탄화규소 기판)
12: SiC 기판(제2 탄화규소 기판) 13?19: SiC 기판
20, 20p: 고체 원료 30, 30p: 지지부
40: 단열 용기 59: 피가열체
80a?80c: 반도체 기판 80P: 복합 기판
81, 91a, 91b: 제1 가열체 82, 92: 제2 가열체
93: 단열체 150: 히터 전원
151?153: 제1?제3 히터 전원 159: 코일

Claims (16)

  1. 제1 및 제2 탄화규소 기판(11, 12)을 갖는 복수의 탄화규소 기판(10)과 지지부(30)를 준비하는 공정을 포함하며, 상기 제1 탄화규소 기판은 상기 지지부에 면하며 하나의 평면(PL1) 위에 위치하는 제1 이면과, 상기 제1 이면에 대향하는 제1 표면과, 상기 제1 이면 및 상기 제1 표면을 연결하는 제1 측면을 갖고, 상기 제2 탄화규소 기판은 상기 지지부에 면하며 상기 하나의 평면 위에 위치하는 제2 이면과, 상기 제2 이면에 대향하는 제2 표면과, 상기 제2 이면 및 상기 제2 표면을 연결하는 제2 측면을 가지며, 상기 제2 측면은 상기 제1 및 제2 표면 사이에 개구를 갖는 간극(GP)이 상기 제1 측면과의 사이에 형성되도록 배치되며,
    상기 제1 및 제2 측면으로부터 승화물을 발생시킴으로써, 상기 개구를 막는 접합부가 형성되도록, 상기 지지부와 상기 제1 및 제2 탄화규소 기판을 가열하는 가열 공정을 더 포함하고,
    상기 가열 공정은,
    상기 하나의 평면에 수직인 방향으로서 상기 지지부로부터 멀어지는 방향으로 상기 복수의 탄화규소 기판으로부터 연장되는 제1 공간(SP1)에서 상기 복수의 탄화규소 기판에 면하는 제1 방사면(RP1)의 온도를 제1 온도로 설정하는 공정과,
    상기 하나의 평면에 수직인 방향으로서 상기 복수의 탄화규소 기판으로부터 멀어지는 방향으로 상기 지지부로부터 연장되는 제2 공간(SP2)에서 상기 지지부에 면하는 제2 방사면(RP2)의 온도를 상기 제1 온도보다 높은 제2 온도로 설정하는 공정과,
    상기 하나의 평면을 따라 상기 간극으로부터 연장되는 제3 공간(SP3)에서 상기 복수의 탄화규소 기판에 면하는 제3 방사면(RP3)의 온도를 상기 제2 온도보다 낮은 제3 온도로 설정하는 공정을 포함하는 것인 반도체 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제3 온도는 상기 제1 온도보다 낮은 것인 반도체 기판의 제조 방법.
  3. 제1항에 있어서, 상기 복수의 탄화규소 기판과 상기 지지부를 준비하는 공정은, 상기 지지부와 상기 제1 및 제2 탄화규소 기판을 갖는 복합 기판을 준비함으로써 이루어지고, 상기 복합 기판의 상기 제1 및 제2 이면 각각은 상기 지지부에 접합되는 것인 반도체 기판의 제조 방법.
  4. 제1항에 있어서, 상기 지지부에 상기 제1 및 제2 이면 각각을 접합하는 공정을 더 포함하고, 상기 제1 및 제2 이면 각각을 접합하는 공정은 상기 접합부를 형성하는 공정과 동시에 이루어지는 것인 반도체 기판의 제조 방법.
  5. 제1항에 있어서, 상기 지지부는 탄화규소로 이루어지는 것인 반도체 기판의 제조 방법.
  6. 제5항에 있어서, 상기 접합부에 의해 막힌 개구를 갖는 상기 간극 내에서, 상기 지지부로부터의 승화물을 상기 접합부 위에 퇴적시키는 공정을 더 포함하는 반도체 기판의 제조 방법.
  7. 제6항에 있어서, 상기 지지부로부터의 승화물을 상기 접합부 위에 퇴적시키는 공정은, 상기 접합부에 의해 막힌 개구를 갖는 상기 간극 전체를 상기 지지부 내에 이동시키도록 이루어지는 것인 반도체 기판의 제조 방법.
  8. 제1항에 있어서, 상기 가열 공정은 상기 제3 공간의 외측에 배치된 열원에 의해 이루어지는 것인 반도체 기판의 제조 방법.
  9. 제8항에 있어서, 상기 열원은 상기 제3 공간에 의해 서로 이격된 공간 중, 상기 지지부를 포함하는 공간 내에 배치되는 것인 반도체 기판의 제조 방법.
  10. 제1항에 있어서, 상기 제3 방사면을 이루는 재료의 열전도율은 상기 제2 방사면을 이루는 재료의 열전도율보다 낮은 것인 반도체 기판의 제조 방법.
  11. 제10항에 있어서, 상기 제3 방사면을 이루는 재료의 열전도율은 상기 제1 방사면을 이루는 재료의 열전도율보다 낮은 것인 반도체 기판의 제조 방법.
  12. 제1항에 있어서, 상기 가열 공정은 상기 제1?제3 공간 각각의 안에 배치된 제1?제3 발열체에 의해 이루어지는 것인 반도체 기판의 제조 방법.
  13. 제12항에 있어서, 상기 제1?제3 발열체는 서로 독립적으로 제어되는 것인 반도체 기판의 제조 방법.
  14. 제1항에 있어서, 상기 제1 및 제2 표면(F1, F2) 각각은 연마된 면인 것인 반도체 기판의 제조 방법.
  15. 제1항에 있어서, 상기 제1 및 제2 이면(B1, B2) 각각은 슬라이스에 의해 형성된 면인 것인 반도체 기판의 제조 방법.
  16. 제1항에 있어서, 상기 가열 공정은 10-1 ㎩보다 높고 104 ㎩보다 낮은 압력을 갖는 분위기 속에서 이루어지는 것인 반도체 기판의 제조 방법.
KR1020117023647A 2009-11-24 2010-09-28 반도체 기판의 제조 방법 KR20120084254A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-266522 2009-11-24
JP2009266522 2009-11-24

Publications (1)

Publication Number Publication Date
KR20120084254A true KR20120084254A (ko) 2012-07-27

Family

ID=44066226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023647A KR20120084254A (ko) 2009-11-24 2010-09-28 반도체 기판의 제조 방법

Country Status (7)

Country Link
US (1) US20120003812A1 (ko)
JP (1) JPWO2011065122A1 (ko)
KR (1) KR20120084254A (ko)
CN (1) CN102388434A (ko)
CA (1) CA2758266A1 (ko)
TW (1) TW201128711A (ko)
WO (1) WO2011065122A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2015DN01274A (ko) * 2012-08-06 2015-07-03 Xcelerator Labs Llc
JP6643029B2 (ja) * 2015-10-06 2020-02-12 東洋炭素株式会社 単結晶炭化ケイ素基板の加熱処理容器及びエッチング方法
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Also Published As

Publication number Publication date
TW201128711A (en) 2011-08-16
US20120003812A1 (en) 2012-01-05
WO2011065122A9 (ja) 2011-08-25
JPWO2011065122A1 (ja) 2013-04-11
CA2758266A1 (en) 2011-06-03
CN102388434A (zh) 2012-03-21
WO2011065122A1 (ja) 2011-06-03

Similar Documents

Publication Publication Date Title
JP5477380B2 (ja) 半導体基板の製造方法
WO2009090831A1 (ja) 窒化アルミニウム結晶の成長方法、窒化アルミニウム結晶の製造方法および窒化アルミニウム結晶
KR20120090764A (ko) 반도체 기판의 제조 방법
KR20170023792A (ko) 서셉터 및 그 제조 방법
KR20120084254A (ko) 반도체 기판의 제조 방법
JP6621304B2 (ja) 半導体ウエハの製造方法
JP5447206B2 (ja) 炭化珪素単結晶の製造方法および炭化珪素基板
JP2011256053A (ja) 複合基板およびその製造方法
WO2012132594A1 (ja) 炭化珪素基板
KR20120090763A (ko) 반도체 기판의 제조 방법
KR20120090765A (ko) 반도체 기판의 제조 방법
KR20120042753A (ko) 탄화 규소 기판의 제조 방법
JP2009132569A (ja) 窒化アルミニウム結晶の成長方法、窒化アルミニウム結晶の製造方法および窒化アルミニウム結晶
JP2011146570A (ja) 炭化珪素基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid