KR20120078343A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20120078343A
KR20120078343A KR1020100140616A KR20100140616A KR20120078343A KR 20120078343 A KR20120078343 A KR 20120078343A KR 1020100140616 A KR1020100140616 A KR 1020100140616A KR 20100140616 A KR20100140616 A KR 20100140616A KR 20120078343 A KR20120078343 A KR 20120078343A
Authority
KR
South Korea
Prior art keywords
layer
stress relaxation
semiconductor
light emitting
relaxation layer
Prior art date
Application number
KR1020100140616A
Other languages
English (en)
Inventor
박정원
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to KR1020100140616A priority Critical patent/KR20120078343A/ko
Publication of KR20120078343A publication Critical patent/KR20120078343A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판과, 상기 기판상에 형성되고, 복수 개의 반도체층을 포함하는 제1반도체층과, 상기 제1반도체층 상에 형성되는 활성층, 및 상기 활성층 상에 형성되는 제2반도체층을 포함하되, 상기 복수 개의 반도체층 사이에는 제1응력완화층과 제2응력완화층이 형성되고, 상기 제1응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 작은 격자상수를 갖고, 상기 제2응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 큰 격자상수를 갖는 반도체 발광소자를 개시한다.
본 발명에 따르면 에피 공정 중 발생하는 상/하 양방향에서의 휨 현상을 최소화하여 균일도가 증가하고 수율이 향상된다.

Description

반도체 발광소자{Semiconductor light emitting device}
본 발명은 반도체 발광소자에 관한 것으로서, 더욱 자세하게는 에피 공정상에서 기판의 상/하 양방향 휨 현상이 억제되어 균일도 및 수율이 개선된 반도체 발광소자에 관한 것이다.
발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광다이오드(Light emitting diode, LED)와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
GaN 반도체 발광소자는 일반적으로 사파이어 기판상에 900℃ 내지 1300℃의 고온으로 n형 GaN계 반도체층을 형성한 후, 600℃ 내지 900℃의 온도에서 활성층을 형성한다.
그러나 사파이어 기판에 비해 약 17% 작은 격자상수를 갖는 GaN을 고온에서 성장시키는 경우 격자상수 및 열팽창계수가 큰 사파이어 기판이 오목하게 휘는 현상(상측 휨현상)이 발생한다.
그 결과 사파이어 기판의 가장자리가 기판 지지대와 이격되기 때문에 기판 지지대로부터 인가되는 열이 기판 전체에 고르게 전달되지 않으므로, 사파이어 기판상에서 형성되는 활성층(multi quantum well, MQW)의 In 함유량이 달라져 중심부와 가장자리에서 방출되는 광의 발광파장이 달라지는 문제가 있다.
또한, 활성층 형성온도로 냉각시에는 급격한 온도 변화에 의해 오목했던 사파이어 기판이 반대로 펴지는 현상(하측 휨현상)이 발생하여 반도체층에 열충격(thermal shock)이 발생하는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서, 에피 공정상에서 발생하는 기판의 상/하 휨 현상을 개선하여 균일도 및 수율이 향상된 반도체 발광소자를 개시한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 특징에 따른 반도체 발광소자는 기판과, 상기 기판상에 형성되고, 복수 개의 반도체층을 포함하는 제1반도체층과, 상기 제1반도체층 상에 형성되는 활성층, 및 상기 활성층 상에 형성되는 제2반도체층을 포함하되, 상기 복수 개의 반도체층 사이에는 제1응력완화층과 제2응력완화층이 형성되고, 상기 제1응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 작은 격자상수를 갖고, 상기 제2응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 큰 격자상수를 갖는다.
제1응력완화층은 AlxGayN(0<x≤1, 0≤y<1, 0<x+y≤1)이고, 제2응력완화층은 InxGayN(0<x≤1, 0≤y<1, 0<x+y≤1)일 수 있다.
또한 제1응력완화층은 Si, Al, C 중 어느 하나 이상이 도핑된 GaN일 수 있다.
그리고 제1응력완화층과 제2응력완화층은 AlxInyGazN(0<x<1, 0<y<1, 0<z<1, 0<x+y+z<1)이고, 상기 제1응력완화층은 상기 제2응력완화층에 비해 Al의 조성비가 높고, 상기 제2응력완화층은 상기 제1응력완화층에 비해 In의 조성비가 높게 제어될 수 있다.
본 발명에 따르면 에피 공정 중 발생하는 상/하 양방향에서의 휨 현상을 최소화하여 균일도가 증가하고 수율이 향상된다.
또한 하나의 웨이퍼에서 형성된 복수 개의 발광소자가 모두 균일한 특성 분포를 가져 신뢰성을 확보할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 발광소자의 개략적인 단면도이고,
도 2는 종래 방법에 따른 반도체 발광소자의 발광 파장 분석 이미지이고,
도 3은 본 발명의 실시예에 따른 반도체 발광소자의 발광 파장 분석 이미지이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급될 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 본 출원에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다.
이제 본 발명에 대하여 도면을 참고하여 상세하게 설명하고, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1을 참고할 때 본 발명의 실시예에 따른 반도체 발광소자는 기판(10)과, 상기 기판(10)상에 형성되고, 복수 개의 반도체층을 포함하는 제1반도체층(30)과, 상기 제1반도체층(30) 상에 형성되는 활성층(40), 및 상기 활성층(40) 상에 형성되는 제2반도체층(50)을 포함한다.
상기 기판(10)은 반도체 발광소자의 성장 또는 지지를 위한 것으로서, 기판(10)은 사파이어 기판과 같은 부도전성 성장기판이거나, 금속 또는 반도체 기판과 같은 도전성 기판일 수 있다.
상기 기판(10)상에는 버퍼층(20)이 형성될 수 있다. 버퍼층(20)은 기판(10)과 후속 공정에서 성장될 질화물 반도체층의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성된다. 따라서 버퍼층(20)은 상기 제1반도체층(30)의 결정 구조, 격자 상수 또는 열팽창계수와 유사한 물질이면 종류에 제한 없이 적용 가능하다.
상기 제1반도체층(30)은 언도프된 GaN계 반도체층(31)과, n형 GaN계 반도체층(34)이 복수 개의 층으로 형성될 수 있다. 언도프된 GaN계 반도체층(31)은 기판(10) 위에 바로 n형 GaN계 반도체층(34)을 형성할 경우 격자 주기가 급격히 변화하여 결함이 발생하는 것을 방지하기 위하여 형성된다.
그러나 상기 제1반도체층(30)의 구성은 반드시 이에 한정되는 것은 아니고, 필요에 따라 언도프된 GaN계 반도체층(31)은 생략될 수 있다. 또한 상기 제1반도체층(30)은 복수 개의 n형 반도체층으로 형성될 수도 있다.
상기 n형 GaN계 반도체층(34)은 언도프된 GaN계 반도체층(31) 또는 후술하는 제1,2응력완화층(32)(33) 위에 일반적인 에피택시얼 방법으로 형성된다. n형 GaN계 반도체층(34)의 불순물로는 Si, Ge, 및 Sn 중 어느 하나가 선택 가능하다.
상기 제2반도체층(50)은 p형 GaN계 반도체층으로서, 불순물로는 Mg, Zn, 및 Be 중 어느 하나를 선택하여 사용할 수 있다.
상기 활성층(40)은 발광을 활성화시키는 층으로서, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. GaN계 반도체인 경우, GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 이용하여 활성층을 형성할 수 있다.
본 발명의 일 실시예에 따른 제1반도체층(30)은 상기 언도프된 GaN계 반도체층(31)과, n형 GaN계 반도체층(34) 사이에 제1응력완화층(32)과 제2응력완화층(33)이 형성될 수 있다. 상기 제1응력완화층(32)과 제2응력완화층(33)에 의해 반도체 발광소자의 제조과정에서 발생하는 기판(10)의 휨 현상을 효과적으로 제어할 수 있다.
제1응력완화층(32)은 상대적으로 격자상수가 작게 형성되어, 고온에서 저온으로 급격한 온도 변화시 오목해진 기판(10)이 다시 평평하게 펴지는 속도를 늦추어 열충격(thermal shock)을 효과적으로 방지할 수 있다. 이때 열충격(thermal shock)이란 기판이 휘어짐으로써 반도체층에 발생하는 물리적, 화학적 결함(예: 크랙 등)으로 정의될 수 있다.
따라서 n형 GaN계 반도체층(34)과 활성층(40) 간에 편평도가 유지되도록 하는 역할을 수행한다.
이러한 제1응력완화층(32)은 제1반도체층(30) 중에서 격자상수가 가장 큰 층보다 작은 격자상수를 갖도록 형성될 수 있다. 예를 들면, 제1반도체층(30)이 언도프된 GaN계 반도체층(31)과, n형 GaN계 반도체층(34)으로 형성된 경우, n형 GaN계 반도체층(34)보다 언도프된 GaN계 반도체층(31)의 격자상수가 크다면 제1응력완화층(32)은 언도프된 GaN계 반도체층(31)의 격자상수보다 작게 제어되는 것이다.
구체적으로는 AlxGayN(0<x≤1, 0≤y<1, 0<x+y≤1) 또는 Si, Al, C 중 어느 하나 이상이 도핑된 GaN으로 형성될 수 있다.
이때 AlxGayN(0<x≤1, 0≤y<1, 0<x+y≤1)은 유기금속 화학기상증착법(MOCVD)에 의하여 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa)등의 Ga 또는 Al 전구체와, 암모니아(NH3) 등의 반응 전구체들을 화학 반응시켜 원하는 두께 및 격자상수를 갖도록 제어할 수 있다.
또한, Si, Al, C 중 어느 하나 이상이 도핑된 GaN은 Si, Al, C 을 포함하는 소스 가스를 이용하여 GaN 내에 적정한 농도로 도핑하여 제작할 수 있다. 상기 Si, Al, C의 공유반지름은 Ga의 공유반지름보다 작으므로 이를 도핑함으로써 격자상수를 GaN의 격자상수보다 작게 제어할 수 있다.
이때 제1응력완화층(32)의 두께는 약 0.01 내지 3㎛의 두께로 형성될 수 있고, 바람직하게는 0.05 내지 0.2㎛로 형성될 수 있다.
상기 제2응력완화층(33)은 제1반도체층(30) 중에서 격자상수가 가장 큰 층보다 큰 격자상수를 갖도록 형성될 수 있다. 구체적으로 제2응력완화층(33)은 InxGayN(0<x≤1, 0≤y<1, 0<x+y≤1), AlGaP 또는 GaAs 중 어느 하나로 구성될 수 있다.
제2응력완화층(33)은 제1반도체층(30) 중 격자상수가 가장 큰 층보다 큰 값의 격자상수를 가지므로 n형 GaN계 반도체층(34) 형성시 기판(10)이 오목하게 휘는 현상을 억제할 수 있다.
따라서 기판 지지대(미도시)로부터 기판에 열이 균일하게 공급되어 활성층 전체 면적에 In 조성비가 균일하게 형성되므로 반도체 발광소자의 발광파장이 균일해지고 수율이 향상되는 장점이 있다.
결과적으로 본 발명의 실시예에 의하면 제2응력완화층(33)에 의하여 n형 GaN계 반도체층(34) 형성 온도로 가열시 기판(10)이 오목하게 휘는 현상을 방지하고, 제1응력완화층(32)에 의해 활성층(40) 형성온도로 냉각시 기판(10)이 다시 편평하게 펴지는 현상을 방지하여 에피 제조공정상 발생하는 기판(10)의 상/하 양방향 휨 현상을 효과적으로 방지할 수 있다. 이때 상기 제1응력완화층(32)과 제2응력완화층(33)의 형성 순서는 도 1을 기준으로 반대일 수도 있다.
이러한 구성에 의하여 제2응력완화층(33) 위에 n형 GaN계 반도체층(34) 형성시 기판(10)이 오목하게 휘는 현상이 감소하므로, 이후 활성층(40) 형성시 기판(10)이 다시 펴지는 현상 역시 더욱 감소하게 된다.
그 결과 에피 공정 중 발생하는 상/하 양방향에서의 휨 현상이 최소화되므로 균일도 및 수율이 향상되고, 반도체층의 열충격이 감소한다. 또한 하나의 웨이퍼에서 형성된 복수 개의 발광소자가 모두 균일한 특성 분포를 가져 신뢰성을 확보할 수 있는 장점이 있다.
본 발명의 또 다른 실시예에 따른 반도체 발광소자는 제1응력완화층(32)과 제2응력완화층(33)이 모두 AlxInyGazN(0<x<1, 0<y<1, 0<z<1, 0<x+y+z<1)으로 형성될 수 있다.
이때 Al과 In의 조성비를 변화시켜 격자상수를 조절할 수 있다. 예를 들면, 제1응력완화층(32)의 경우 Al의 조성비를 증가시켜 격자상수가 가장 큰 반도체층 보다 격자상수를 작게 제어할 수 있으며, 제2응력완화층(33)의 경우 그와 반대로 In의 조성비를 증가시켜 격자상수가 가장 큰 반도체층보다 격자상수를 크게 제어할 수 있는 것이다.
도 2는 종래 방법에 따른 반도체 발광소자의 발광 파장 분석 이미지이고, 도 3은 본 발명의 실시예에 따른 반도체 발광소자의 발광 파장 분석 이미지이다.
상기 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 사파이어 웨이퍼 상에 형성된 반도체 발광소자의 발광(photoluminescence: PL) 특성을 살핀다.
종래 방법에 따라 응력완화층 없이 제조된 반도체 발광소자의 경우 파장의 표준편차는 6.46nm으로 매우 불균일함을 알 수 있다. 그러나 본 발명의 실시예에 따라 제조된 반도체 발광소자의 경우 표준편차가 1.46nm으로 매우 균일함을 알 수 있다.
따라서 상기 제1응력완화층(32)과 제2응력완화층(33)에 의해 기판(10)의 상/하 휨 현상이 개선되어 활성층(40)의 InGaN 조성비가 전체적으로 균일하게 형성되었음을 확인할 수 있다.
위에서 설명된 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경(예: 화합물 반도체의 종류) 및 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10: 기판 20: 버퍼층
30: 제1반도체층 31: 언도프된 GaN계 반도체층
32: 제1응력완화층 33: 제2응력완화층
34: n형 GaN계 반도체층 40: 활성층
50: 제2반도체층

Claims (8)

  1. 기판;
    상기 기판상에 형성되고, 복수 개의 반도체층을 포함하는 제1반도체층;
    상기 제1반도체층 상에 형성되는 활성층; 및
    상기 활성층 상에 형성되는 제2반도체층을 포함하되,
    상기 복수 개의 반도체층 사이에는 제1응력완화층과 제2응력완화층이 형성되고, 상기 제1응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 작은 격자상수를 갖고, 상기 제2응력완화층은 상기 복수 개의 반도체층 중에서 격자상수가 가장 큰 층보다 큰 격자상수를 갖는 반도체 발광소자.
  2. 제1항에 있어서, 상기 복수 개의 반도체층은 언도프된 GaN계 반도체층과, n형 GaN계 반도체층을 포함하는 반도체 발광소자.
  3. 제1항에 있어서, 상기 복수 개의 반도체층은 n형 GaN계 반도체층을 포함하는 반도체 발광소자.
  4. 제1항에 있어서, 상기 제1응력완화층은 AlxGayN(0<x≤1, 0≤y<1, 0<x+y≤1)이고, 상기 제2응력완화층은 InxGayN(0<x≤1, 0≤y<1, 0<x+y≤1)인 반도체 발광소자.
  5. 제1항에 있어서, 상기 제1응력완화층은 Si, Al, C 중 어느 하나 이상이 도핑된 GaN인 반도체 발광소자.
  6. 제1항에 있어서, 상기 제2응력완화층은 AlGaP 또는 GaAs인 반도체 발광소자.
  7. 제1항에 있어서, 상기 제1응력완화층과 제2응력완화층은 AlxInyGazN(0<x<1, 0<y<1, 0<z<1, 0<x+y+z<1)이고, 상기 제1응력완화층은 상기 제2응력완화층에 비해 Al의 조성비가 높고, 상기 제2응력완화층은 상기 제1응력완화층에 비해 In의 조성비가 높은 반도체 발광소자.
  8. 제1항에 있어서, 상기 기판과 제1반도체층 사이에는 버퍼층이 더 형성되는 반도체 발광소자.
KR1020100140616A 2010-12-31 2010-12-31 반도체 발광소자 KR20120078343A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140616A KR20120078343A (ko) 2010-12-31 2010-12-31 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140616A KR20120078343A (ko) 2010-12-31 2010-12-31 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20120078343A true KR20120078343A (ko) 2012-07-10

Family

ID=46711707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140616A KR20120078343A (ko) 2010-12-31 2010-12-31 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR20120078343A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판
KR101429811B1 (ko) * 2012-07-26 2014-08-19 주식회사 엘지실트론 반도체 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429811B1 (ko) * 2012-07-26 2014-08-19 주식회사 엘지실트론 반도체 소자 및 그 제조 방법
WO2014109506A1 (ko) * 2013-01-14 2014-07-17 엘지실트론 주식회사 반도체 기판
US9583575B2 (en) 2013-01-14 2017-02-28 Lg Siltron Inc. Semiconductor substrate
US9905656B2 (en) 2013-01-14 2018-02-27 Sk Siltron Co., Ltd. Semiconductor substrate

Similar Documents

Publication Publication Date Title
US9911898B2 (en) Ultraviolet light-emitting device
US7772588B1 (en) Light emitting device with improved internal quantum efficiency
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
CN106098871B (zh) 一种发光二极管外延片的制备方法
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
WO2006054673A1 (en) Group iii nitride semiconductor light-emitting device
CN106159052A (zh) 一种发光二极管外延片及其制造方法
US20100006874A1 (en) Process for production of gallium nitride-based compound semiconductor light emitting device
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
US7910942B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
US20120241753A1 (en) Semiconductor device and method for manufacturing same
KR20120078343A (ko) 반도체 발광소자
KR20110103607A (ko) 반도체 발광소자 및 그 제조방법
CN106887492B (zh) 一种GaN基发光二极管外延片的制备方法
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR100722818B1 (ko) 발광 다이오드의 제조 방법
US9449815B2 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
CN106206869A (zh) 一种GaN基发光二极管外延片的生长方法
TW202123488A (zh) 併入應變鬆弛結構的led前驅物
JP2008227103A (ja) GaN系半導体発光素子
KR101321935B1 (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP2013187296A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
KR101387543B1 (ko) 질화물 반도체 발광 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination