KR20120065608A - 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 - Google Patents
반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 Download PDFInfo
- Publication number
- KR20120065608A KR20120065608A KR1020100126820A KR20100126820A KR20120065608A KR 20120065608 A KR20120065608 A KR 20120065608A KR 1020100126820 A KR1020100126820 A KR 1020100126820A KR 20100126820 A KR20100126820 A KR 20100126820A KR 20120065608 A KR20120065608 A KR 20120065608A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- substrate
- nitride semiconductor
- light emitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 248
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 141
- 150000004767 nitrides Chemical class 0.000 claims abstract description 126
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 73
- 239000011787 zinc oxide Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 55
- 230000006911 nucleation Effects 0.000 claims description 30
- 238000010899 nucleation Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000003685 thermal hair damage Effects 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 243
- 230000035882 stress Effects 0.000 description 43
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000008451 emotion Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치에 관한 것으로서, 적어도 하나의 관통홀을 구비하는 기판과, 상기 기판 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 n형 산화아연 반도체층과, 상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면에 형성된 제1 전극 및 상기 n형 산화아연 반도체층 상에 형성된 제2 전극을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시 예에 의할 경우, 가공성이 우수하며 대면적에서 한번에 많은 수의 소자를 얻기에 적합한 기판을 이용하여 결정 품질과 광 추출 효율이 향상된 반도체 발광소자를 얻을 수 있다.
본 발명의 일 실시 예에 의할 경우, 가공성이 우수하며 대면적에서 한번에 많은 수의 소자를 얻기에 적합한 기판을 이용하여 결정 품질과 광 추출 효율이 향상된 반도체 발광소자를 얻을 수 있다.
Description
본 발명은 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치에 관한 것이다.
반도체 발광소자의 일 종인 발광다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
이러한 III족 질화물 반도체를 이용한 발광소자는 기판 상에 n형 및 p형 질화물 반도체층과 그 사이에 형성된 활성층을 구비하는 발광구조물을 성장시킴으로써 얻어지며, 이 경우, 질화물 반도체의 성장용 기판으로 사파이어 기판이 일반적으로 이용되고 있다. 사파이어 기판은 육각롬보형 구조로서 질화물 박막의 성장이 비교적 용이하며, 고온에서 안정한 장점이 있다.
그러나, 사파이어(α-Al2O3) 기판의 경우, 경도가 높아 가공성이 떨어진다. 또한, 사파이어 기판은 상대적으로 고가로서 실용적으로 사용되는 기판의 경우, 면적이 비교적 작기 때문에 한번에 많은 수의 소자를 제조하는 데에 한계가 있다. 구체적으로, 형광등과 같은 기존 광원을 대체하기 위해서는 제조비용에 관련된 효율이 크게 향상되어야 할 필요가 있으므로, 이를 위하여 기판의 대구경화가 고려될 수 있다. 현재 보편적으로 사용되는 사파이어 기판은 비교적 사이즈(주로 2"와 3")가 작으므로, 양산성이 낮다는 문제가 있다. 이러한 문제를 해결하기 위해서, 사파이어 기판을 실리콘(Si) 기판과 같은 저가이면서 대구경화가 가능한 다른 웨이퍼로 대체하는 방안이 연구되고 있다.
본 발명의 일 목적은 가공성이 우수하며 대면적에서 한번에 많은 수의 소자를 얻기에 적합한 기판을 이용하여 결정 품질과 광 추출 효율이 향상된 반도체 발광소자를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 상기와 같은 구조를 갖는 반도체 발광소자를 효율적으로 제조할 수 있는 방법을 제공하는 것에 있다.
또한, 본 발명의 또 다른 목적은 상기와 같은 구조를 갖는 반도체 발광소자를 이용한 발광장치를 제공하는 것에 있다.
상기와 같은 과제를 해결하기 위하여, 본 발명의 일 측면은,
적어도 하나의 관통홀을 구비하는 기판과, 상기 기판 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 n형 산화아연 반도체층과, 상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면에 형성된 제1 전극 및 상기 n형 산화아연 반도체층 상에 형성된 제2 전극을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시 예에서, 상기 기판의 측면에는 요철이 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 p형 질화물 반도체층의 하면 중 상기 관통홀에 의하여 노출된 면의 적어도 일부에는 요철이 형성될 수 있다.
이 경우, 상기 제1 전극은 상기 요철에 대응하는 형상을 갖도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 기판은 전기 전도성을 가질 수 있다.
본 발명의 일 실시 예에서, 상기 기판은 실리콘(Si) 기판일 수 있다.
본 발명의 일 실시 예에서, 상기 기판과 상기 p형 질화물 반도체층 사이에 형성된 오믹컨택부를 더 포함할 수 있다.
이 경우, 상기 오믹컨택부는 고도핑 n형 질화물 반도체층을 포함할 수 있다.
또한, 상기 오믹컨택부는 InN, InGaN 및 InGaN/GaN 중 적어도 하나의 구조를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 기판 및 상기 p형 질화물 반도체층 사이 중 적어도 일부 영역에 형성된 버퍼부를 더 포함할 수 있다.
이 경우, 상기 버퍼부는 상기 기판 상에 형성된 핵생성층 및 상기 핵생성층 상에 형성되며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 응력보상층을 포함할 수 있다.
이 경우, 상기 핵생성층은 Al함유 질화물 반도체로 이루어지며, 상기 응력보상층은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있다.
또한, 상기 핵생성층은 상기 기판 상에 형성된 제1 질화물 반도체층 및 상기 제1 질화물 반도체층보다 격자 상수가 크고 상기 응력보상층보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층을 포함할 수 있으며, 이 경우, 상기 제1 질화물 반도체층은 AlN로 이루어지고, 상기 제2 질화물 반도체층은 AlxGa(1-x)N (0<x<1)으로 이루어지며, 상기 응력보상층은 GaN으로 이루어질 수 있다.
또한, 상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층에 가까운 영역이 상기 응력보상층에 가까운 영역보다 Al함량이 더 많을 수 있다.
또한, 상기 응력보상층은 언도프된 GaN으로 이루어질 수 있다.
또한, 상기 버퍼부는 상기 핵생성층 및 상기 응력보상층 사이에 배치된 다공성 마스크층을 더 포함할 수 있다.
이와 달리, 상기 응력보상층은 두께 방향으로 상부 및 하부층으로 나뉘며, 상기 버퍼부는 상기 상부 및 하부층 사이에 배치된 다공성 마스크층을 더 포함할 수도 있다.
이 경우, 상기 다공성 마스크층은 실리콘 질화물로 이루어질 수 있다.
또한, 상기 버퍼부는 상기 응력보상층 상에 상기 응력보상층과 다른 물질로 이루어진 중간층을 더 포함할 수 있으며, 이 경우, 상기 응력보상층은 GaN으로 이루어지며, 상기 중간층은 AlxGa(1-x)N (0<x≤1)으로 이루어질 수 있다.
또한, 상기 버퍼부는 상기 중간층 상에 형성되며, 상기 중간층과 다른 물질로 이루어진 추가적인 질화물층을 더 포함할 수 있으며, 이 경우, 상기 추가적인 질화물층은 GaN으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 기판 및 상기 p형 질화물 반도체층 사이 중 적어도 일부 영역에 형성된 반사부를 더 포함할 수 있다.
이 경우, 상기 반사부는 DBR 구조를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 기판은 복수의 관통홀을 구비하며, 상기 제1 전극은 상기 기판의 표면을 따라 형성될 수 있다.
한편, 본 발명의 다른 측면은,
기판 상에 p형 질화물 반도체층, 활성층 및 n형 산화아연 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계와, 상기 기판에 관통홀을 형성하여 상기 p형 질화물 반도체층의 하면 중 적어도 일부를 노출시키는 단계와, 상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면에 제1 전극을 형성하는 단계 및 상기 n형 산화아연 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
본 발명의 일 실시 예에서, 상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 오믹컨택부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 버퍼부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 버퍼부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 반사부를 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 p형 질화물 반도체층의 하면을 노출시키는 단계는 상기 반사부에 관통홀을 형성하는 단계를 포함할 수 있다.
또한, 상기 반사부를 형성하는 단계는 상기 반사부가 상기 관통홀 주변 영역에만 위치하도록 실행될 수 있다.
본 발명의 일 실시 예에서, 상기 n형 산화아연 반도체층을 성장시키는 단계는 상기 p형 질화물 반도체층을 성장시키는 단계보다 낮은 온도에서 실행될 수 있다.
본 발명의 일 실시 예에서, 상기 n형 산화아연 반도체층을 성장시키는 단계는 700℃ 이하의 온도에서 실행될 수 있다.
한편, 본 발명의 또 다른 측면은,
상면에 형성된 돌출부와, 제1 및 제2 단자 패턴을 구비하는 모듈 기판 및 적어도 하나의 관통홀을 구비하는 기판과, 상기 기판 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 n형 산화아연 반도체층과, 상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면 중 적어도 일부에 형성된 제1 전극 및 상기 n형 산화아연 반도체층 상에 형성된 제2 전극을 포함하는 반도체 발광소자를 포함하며, 상기 반도체 발광소자는 상기 돌출부에 상기 관통홀이 결합되도록 상기 모듈 기판 상에 배치된 것을 특징으로 하는 발광장치를 제공한다.
본 발명의 일 실시 예에서, 상기 제1 단자 패턴은 상기 돌출부의 적어도 일면에 형성되며, 상기 제2 단자 패턴은 상기 모듈 기판의 상면에 형성될 수 있다.
이 경우, 상기 모듈 기판은 상기 제1 단자 패턴과 연결되며, 상기 돌출부 내부에 형성된 배선 구조를 더 구비할 수 있다.
또한, 상기 모듈 기판은 상기 제1 단자 패턴과 연결되며, 상기 돌출부의 표면을 따라 형성된 배선 구조를 더 구비할 수 있다.
본 발명의 일 실시 예에서, 상기 돌출부는 상부로 갈수록 면적이 줄어들도록 상기 모듈 기판의 상면에 대하여 기울어진 측면을 가질 수 있다.
본 발명의 일 실시 예에 의할 경우, 가공성이 우수하며 대면적에서 한번에 많은 수의 소자를 얻기에 적합한 기판을 이용하여 결정 품질과 광 추출 효율이 향상된 반도체 발광소자를 얻을 수 있다.
또한, 본 발명의 다른 실시 예에 의할 경우, 상기와 같은 구조를 갖는 반도체 발광소자를 효율적으로 제조할 수 있는 방법을 얻을 수 있다.
또한, 본 발명의 또 다른 실시 예에 의할 경우, 상기와 같은 구조를 갖는 반도체 발광소자를 이용한 발광장치를 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 발광장치에 사용될 수 있는 모듈 기판을 나타낸 개략적인 단면도이다.
도 3은 도 2의 모듈 기판에서 돌출부 주변 영역을 확대하여 개략적으로 나타낸 것이다.
도 4 및 도 5는 도 1의 반도체 발광소자와 도 2의 모듈 기판이 결합되는 모습을 나타낸 개략적인 사시도이다.
도 6 및 도 7은 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 12 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 공정별 단면도이다.
도 16은 본 발명에서 제안하는 반도체 발광소자의 사용 예를 개략적으로 나타낸 구성도이다.
도 2는 본 발명의 일 실시 형태에 따른 발광장치에 사용될 수 있는 모듈 기판을 나타낸 개략적인 단면도이다.
도 3은 도 2의 모듈 기판에서 돌출부 주변 영역을 확대하여 개략적으로 나타낸 것이다.
도 4 및 도 5는 도 1의 반도체 발광소자와 도 2의 모듈 기판이 결합되는 모습을 나타낸 개략적인 사시도이다.
도 6 및 도 7은 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 12 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 공정별 단면도이다.
도 16은 본 발명에서 제안하는 반도체 발광소자의 사용 예를 개략적으로 나타낸 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 기판(101), p형 질화물 반도체층(102), 활성층(103), 및 n형 산화아연(ZnO) 반도체층(104)을 포함하는 구조이다. 이 경우, 외부 전기 신호를 인가하기 위하여 추가적으로 제1 및 제2 전극(105, 106)이 구비될 수 있다. 기판(101)은 반도체 성장용 기판으로 제공되며, Si, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 전기 절연성 및 도전성 물질로 이루어진 기판을 사용할 수 있다. 다만, 본 실시 형태에서는 Si, 즉, 실리콘 반도체로 이루어진 기판(101)을 사용하며, 실리콘 반도체는 대면적 기판으로 제공되어 소자의 대량 생산에 유리한 장점을 제공할 수 있다. 또한, 실리콘 반도체 기판(101)은 가공성과 열 방출 성능이 우수하며, 이를 이용하여, 본 실시 형태의 경우, 기판(101)에 관통홀(H)을 형성하여 p형 질화물 반도체층(102)의 하면이 노출되도록 하였다. 본 명세서에서, '상면', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다. 한편, 실리콘 반도체를 기판으로 이용할 경우, 그 위에 성장되는 질화물 반도체 등의 물질과 격자상수 차이가 상대적으로 크기 때문에, 성장된 반도체층의 결정성이 나쁠 수 있으나, 후술할 바와 같이, 기판(101) 상에 적절한 버퍼부를 채용함으로써 이러한 문제를 최소화할 수 있도록 하였다.
p형 질화물 반도체층(102)은 예컨대, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어지며, Mg, Zn 등의 불순물이 도핑된다. 일반적인 발광 다이오드 구조의 경우, 성장 기판 상에 n형 반도체층을 우선적으로 성장시키지만, 본 실시 형태에서는 기판(101) 상에 p형 질화물 반도체층(102)을 성장시키며, 그 위에 활성층(103) 및 n형 산화아연 반도체층(104)을 성장한다. p형 질화물 반도체층(102)이 하부에 배치된 소자를 채용함으로써, 소자의 동작 시 정공 장벽(hall barrier)이 낮아지는 효과를 볼 수 있으므로, 정공 주입 효율이 향상될 수 있을 것이다. p형 질화물 반도체층(102)과 n형 산화아연 반도체층(104) 사이에 배치된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 활성층(103) 상에는 n형 산화아연 반도체층(104)이 배치되어 이종 물질의 접합 구조를 형성한다. 본 실시 형태에서 n형 산화아연 반도체층(104)을 이용한 것은 상대적으로 성장 온도(약 700℃ 이하)가 낮아 성장 과정에서 하부에 위치한 활성층(103)의 열적 손상이 최소화될 수 있기 때문이다. 또한, 산화아연 반도체의 경우, 굴절률이 약 2.0 정도로서 약 2.4 정도인 GaN보다 낮아 n형 산화아연 반도체층(104)을 발광구조물의 상부에 배치하여 광 추출 효율 향상을 기대할 수 있다.
제1 및 제2 전극(105, 106)은 각각 p형 질화물 반도체층(102)의 하면 및 n형 산화아연 반도체층(104) 상면에 형성되며, 외부 전극과 연결될 영역에 해당한다. 특히, 제1 전극(105)의 경우, 기판(101)에 두께 방향으로 형성된 관통홀(H)에 해당하는 영역에 형성되며, 구체적으로, 관통홀(H)에 의하여 노출된 p형 질화물 반도체층(102)의 하면에 형성된다. 따라서, 제1 전극(105)의 형성을 위하여 발광구조물, 즉, p형 질화물 반도체층(102) 및 n형 산화아연 반도체층(104) 및 활성층(103)의 일부를 제거하여 p형 질화물 반도체층(102)을 노출시킬 필요가 없으므로, 충분한 발광 면적을 확보할 수 있으며, 나아가, 공정 편의성이 향상될 수 있다. 또한, p형 질화물 반도체층(102)과 제1 전극(105)이 직접 접속될 수 있으므로, 이들 사이에 기판(101)이 개재된 경우보다 전기적 특성이 향상될 수 있다.
이 경우, 앞서 설명한 바와 같이, 실리콘 기판(101)을 사용함으로써 관통홀(H)을 용이하게 형성할 수 있다. 또한, 제1 전극(105)은 활성층(103)에서 방출된 빛을 상부로 반사시키도록 Ag, Al, Ni 등과 같이 광 반사도가 높으면서 p형 질화물 반도체층(102)과 오믹 컨택을 형성할 수 있는 물질로 이루어질 수 있다. 다만, 제1 전극(105)은 p형 질화물 반도체층(102)과 항상 직접 접촉하는 것은 아니며, 제1 전극(105)과 p형 질화물 반도체층(102) 사이에는 오믹컨택 성능 등을 개선하기 위한 층(예컨대, 도 6의 오믹컨택부(C))들이 개재될 수 있을 것이다.
또한, 기판(101)의 관통홀(H)에 해당하는 영역에 제1 전극(105)을 형성함으로써 발광장치 등으로 이용하기 위하여 모듈 기판에 실장할 경우, 자가 정렬(Self Align)이 가능하므로, 실장 공정이 용이하게 될 수 있다. 도 2는 본 발명의 일 실시 형태에 따른 발광장치에 사용될 수 있는 모듈 기판을 나타낸 개략적인 단면도이며, 도 3은 도 2의 모듈 기판에서 돌출부 주변 영역을 확대하여 개략적으로 나타낸 것이다. 또한, 도 4 및 도 5는 도 1의 반도체 발광소자와 도 2의 모듈 기판이 결합되는 모습을 나타낸 개략적인 사시도이다. 도 2 및 도 4에 도시된 것과 같이, 모듈 기판(107)은 제1 및 제2 단자 패턴(108, 109)을 포함하며, 상면에는 돌출부(P)가 형성되어 있다. 이 경우, 돌출부(P)는 도 1의 관통홀(H)에 대응하는 형상을 가지며, 돌출부(P)의 적어도 일면(본 실시 형태에서는 상면)에는 제1 단자 패턴(108)이 형성된다. 모듈 기판(107)이 돌출부(P)를 구비함에 따라, 도 4에 도시된 것과 같이, 발광소자(100)는 모듈 기판 상에 자가 정렬한 상태로 모듈 기판과 손쉽게 결합될 수 있다. 이 경우, 제2 전극(108)은 도전성 와이어(미 도시) 등을 통하여 모듈 기판(107) 상면에 형성된 제2 단자 패턴(109)과 연결될 수 있을 것이다. 또한, 제1 전극(105)과 제1 단자 패턴(108)은 공융 금속이나 도전성 폴리머 등과 같은 본딩층(미 도시)에 의하여 결합될 수 있다.
모듈 기판(107)은 일반적인 PCB 기판이나, FPBC, MCPCB, MPCB 등 다양한 구조의 기판을 이용할 수 있으며, 특히, 돌출부(P)에는 제1 단자 패턴(108)과 연결될 수 있는 배선 구조가 구비될 수 있다. 즉, 도 3에 도시된 것과 같이, 돌출부(P) 내부에 배선 구조(110)가 구비되어 제1 단자 패턴(108)과 연결되거나 - 도 3(a) -, 배선 구조(110`)가 돌출부(P)의 표면을 따라 형성될 수도 있을 것이다 - 도 3(b) -. 이러한 배선 구조(110, 110`)는 모듈 기판(107) 내부나 표면에 형성된 전극 패턴과 연결되어 외부 전원과 접속될 수 있을 것이다. 이 경우, 모듈 기판(107)에서 돌출부(P)에 해당하는 영역은 처음부터 기저에 배치된 평탄한 영역과 일체로 제조되거나, 따로 형성되어 상기 평탄한 영역에 접합시키는 등의 방법으로 형성될 수 있다.
한편, 모듈 기판(107)에서 돌출부는 원통형 외에도 다양한 형상으로 형성될 수 있으며, 예를 들어, 도 5의 변형 예에서 볼 수 있듯이, 돌출부(P`)는 상부로 갈수록 면적이 줄어들도록 모듈 기판(107)의 상면에 대하여 기울어진 측면을 가질 수 있다. 이에 따라, 소자에서 관통홀(H`)의 형상도 돌출부(P`)에 대응되도록 변형될 수 있을 것이다. 돌출부(P`)의 측면이 경사진 구조를 가짐에 따라 가공이 보다 용이할 수 있으며, 또한, 돌출부(P`)의 표면에 배선 구조를 형성하는 데에도 용이한 장점을 제공한다.
도 6 및 도 7은 도 1의 실시 형태에서 변형된 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 우선, 도 6의 실시 형태에 따른 반도체 발광소자(100`)의 경우, 제1 전극(105`)은 p형 질화물 반도체층(102)의 하면 외에도 기판(101)의 표면을 따라 형성된다. 제1 전극(105`)의 형성 면적이 증가 됨에 따라 전기적 특성과 방열 특성이 향상될 수 있다. 다음으로, 도 7의 실시 형태에 따른 반도체 발광소자(100``)의 경우, 기판(101`)의 적어도 일면(본 실시 형태에서는 측면)에 요철이 형성되며, 다른 구성 요소는 앞선 실시 형태와 동일하다. 실리콘 반도체로 이루어진 기판(101`)은 사파이어 등의 다른 기판과 비교하여 열 방출 성능이 우수하므로, 이를 이용한 소자의 경우, 방열 및 발광 특성의 향상을 기대할 수 있으며, 특히, 본 실시 형태와 같이 기판(101`)에 요철을 형성함으로써 열 방출 성능이 더욱 향상될 수 있을 것이다. 이 경우, 기판(101`)의 요철은 실리콘의 우수한 가공성을 이용하여 CMP, RIE 등과 같은 공정으로 용이하게 형성될 수 있을 것이다. 한편, 본 변형 예들에서 제안하는 제1 전극(105`)이 기판(101)의 표면에 형성된 구조나 기판(101`)의 요철은 이하에서 설명하는 실시 형태들에도 채용될 수 있을 것이다.
도 8은 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 8을 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 기판(201), p형 질화물 반도체층(202), 활성층(203), n형 산화아연 반도체층(204), 제1 전극(205) 및 제2 전극(206)을 포함하여 구성되며, 앞선 실시 형태와 달리, 기판(201)과 p형 질화물 반도체층(202) 사이에 오믹컨택부(C)가 개재되어 있다. 오믹컨택부(C)는 p형 질화물 반도체층(202) 및 기판(201)과 오믹컨택을 형성함으로써 전기적 특성의 향상을 가져올 수 있으며, 고도핑 n형 반도체층이나 InGaN, InN, InGaN/GaN 구조 등을 가질 수 있다. 이러한 구조에 의하여 터널링 접합(tunneling junction)이 형성되어 캐리어의 주입 효율이 증가될 수 있다. 이 경우, 고도핑 n형 반도체층에서 도핑의 양은 통상적인 n형 반도체층보다 많은 양으로서 약 1019/㎤ 이상으로 도핑된 상태일 수 있다. 한편, 본 변형 예에서 제안하는 오믹컨택부(C)는 이하에서 설명하는 실시 형태들에도 채용될 수 있을 것이다.
도 9는 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 9를 참조하면, 본 실시 형태에 따른 반도체 발광소자(300)는 기판(301), p형 질화물 반도체층(302), 활성층(303), n형 산화아연 반도체층(304), 제1 전극(305) 및 제2 전극(306)을 포함하여 구성되며, 앞선 실시 형태와 달리, 기판(301)과 p형 질화물 반도체층(302) 사이에 버퍼부(B)가 개재되어 있다. 버퍼부(B)는 실리콘 기판(301) 상에 질화물 반도체와 같이 실리콘 반도체보다 격자상수가 작은 물질을 증착시킬 경우 발생하는 신장 응력(tensile stress)을 완화하고, 나아가, 그 위에 성장되는 반도체층의 결정 결함을 줄이기 위한 것으로 다수의 반도체층으로 구성될 수 있다. 따라서, 버퍼부(B)를 채용함으로써 실리콘 기판(301)의 사용하면서도 성장되는 반도체층의 결정성이 저하되는 것을 최소화할 수 있으며, 버퍼부(B)의 상세 구성과 기능은 도 13 및 도 14와 관련하여 설명하기로 한다. 한편, 본 변형 예에서 제안하는 버퍼부(B)는 이하에서 설명하는 실시 형태들에도 채용될 수 있을 것이다.
도 10은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 10을 참조하면, 본 실시 형태에 따른 반도체 발광소자(400)는 기판(401), p형 질화물 반도체층(402), 활성층(403), n형 산화아연 반도체층(404), 제1 전극(405) 및 제2 전극(406)을 포함하여 구성되며, 앞선 실시 형태와 달리, 기판(401)과 p형 질화물 반도체층(402) 사이에 반사부(R)가 개재되어 있다. 반사부(R)는 활성층(403)에서 방출되어 기판(401) 방향으로 향하는 빛을 상부로 유도하며, 반사부(R)에 의하여 상대적으로 반사율이 낮은 실리콘 반도체에 의한 광 흡수가 줄어들 수 있다. 예를 들어, 청색광의 질화물 반도체 발광소자의 경우에, 활성층(303)에서 생성된 청색의 포톤 에너지(~2.7 eV)가 모든 방향으로 방사될 수 있다. 여기서, 실리콘 기판(301)으로 향한 포톤들은 실리콘 기판(301)에 의해 모두 흡수되므로 (Si의 에너지 밴드갭: 1.1eV), 그 상당량(약 50%)이 상실할 수 있으며 이로 인해 광 효율이 저하되는 문제가 있다. 따라서, 본 실시 형태와 같이, 반사부(R)를 채용함으로써 실리콘 기판(3010에 의한 광 흡수가 최소화될 수 있는 것이다.
반사부(R)는 광 반사도가 높은 물질이라면 어느 것이나 채용될 수 있으며, 일 예로서, 도 10에 도시된 것과 같이, 서로 다른 굴절률을 갖는 유전체층(R1, R2)이 교대로 적층된 DBR 구조를 사용할 수 있다. 또한, 반사층과 저굴절층이 적층된 ODR 구조도 사용할 수 있을 것이다. 이 경우, DBR 구조는, SiO2, TiO2, TiO2, SiC 등의 물질을 조합하거나 AlGaN/GaN, InGaN/In 등의 구조로 구현될 수 있으며, 기판(401) 전면에 형성된 후 관통홀(H) 형성 단계에서 제거되어 p형 질화물 반도체층(402)을 노출시키거나 초기부터 기판(401) 상면 중에서 관통홀(H)에 대응하는 영역을 제외한 영역에만 형성될 수도 있다. 한편, 본 변형 예에서 제안하는 반사부(R)는 이하에서 설명하는 실시 형태들에도 채용될 수 있을 것이다.
도 11은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 11을 참조하면, 본 실시 형태에 따른 반도체 발광소자(500)는 기판(501), p형 질화물 반도체층(502), 활성층(503), n형 산화아연 반도체층(504), 제1 전극(505) 및 제2 전극(506)을 포함하여 구성되며, 앞선 실시 형태와 달리, p형 질화물 반도체층(502)의 하면 중 일부, 구체적으로는 관통홀(H)에 의하여 노출된 영역 중 적어도 일부에 요철이 형성된다. 이 경우, 제1 전극(505)은 p형 질화물 반도체층(502)의 요철에 대응하는 형상을 갖도록 형성될 수 있다. p형 질화물 반도체층(502) 및 제1 전극(505)에 요철 구조가 형성됨에 따라 서로 접촉하는 영역의 면적이 증가될 수 있으므로, 전기적 특성 및 광학적 특성의 향상을 기대할 수 있다. 한편, 본 변형 예에서 제안하는 p형 질화물 반도체층(502) 및 제1 전극(505)의 요철 구조는 이하에서 설명하는 실시 형태들에도 채용될 수 있을 것이다.
도 12는 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 12를 참조하면, 본 실시 형태에 따른 반도체 발광소자(600)는 기판(601), p형 질화물 반도체층(602), 활성층(603), n형 산화아연 반도체층(604), 제1 전극(605) 및 제2 전극(607)을 포함하여 구성되며, 기판(601)의 형상 면에서 앞선 실시 형태와 차이가 있다. 구체적으로, 기판(601)은 p형 질화물 반도체층(602)의 하면을 노출시키는 복수의 관통홀(H)을 포함하며, 이 경우, 제1 전극(605)은 기판(601)의 표면을 따라 형성될 수 있다. 도 12와 같은 구조를 가짐에 따라, 외부와 접촉하는 면적이 증가될 수 있으므로, 기판(601) 및 제1 전극(605)에 의한 방열 성능이 향상될 수 있다. 또한, 제1 전극(605) 자체의 면적도 증가되어 광 반사 성능과 전기적 특성의 향상도 기대할 수 있으며, 특히, 기판(601)에 불순물을 도핑(예컨대, n형 및 p형 도핑)할 경우, 전기적 특성은 더욱 향상될 수 있을 것이다.
이하, 상술한 구조를 갖는 반도체 발광소자를 제조하는 방법을 설명하며, 도 8 및 도 9에 도시된 구조(오믹컨택부 및 버퍼부를 모두 포함)를 기준으로 하지만, 다른 실시 형태의 경우도 유사한 방식을 적용하여 제조될 수 있을 것이다. 도 13 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 공정별 단면도이다.
우선, 도 13에 도시된 것과 같이, 기판(101) 상에 버퍼부(B)를 형성하며, 버퍼부(B)는 기판(101) 상면으로부터 핵생성층(701), 마스크층(702), 응력보상층(703), 중간층(704) 및 추가적인 질화물 반도체층(705)을 포함한다. 이와 같이, 버퍼부(B)는 다층 구조로서 그 위에 성장되는 반도체층의 결정 결함을 최소화하며, 반도체층에 작용되는 응력을 완화하여 크랙 발생 가능성을 낮추는 기능 등을 수행할 수 있다.
버퍼부(B)의 각 구성 요소를 설명하면, 우선, 핵생성층(701)은 Al함유 질화물 반도체로 이루어질 수 있으며, 실리콘 반도체와 같이 이종 물질로 이루어진 기판(101) 상면에 저온 조건으로 성장될 수 있다. 더욱 구체적인 예로서, 핵생성층(701)은 2개의 층으로 나뉠 수 있으며, 이 경우, AlN으로 이루어진 제1 질화물 반도체층과 AlxGa(1-x)N (0<x<1)으로 이루어진 제2 질화물 반도체층을 포함할 수 있다. 상기 제2 질화물 반도체층은 그 위의 성장되는 응력보상층(703)이 GaN으로 이루어질 경우, AlN(제1 질화물 반도체층)과 GaN(응력보상층)의 격자 상수 차이를 완화하기 위하여 채용될 수 있으며, 이를 위하여, 상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층에 가까운 영역이 응력보상층(703)에 가까운 영역보다 Al함량이 더 많은 구조를 가질 수 있다. 또한, AlN으로 이루어진 제1 질화물 반도체층에 비하여 AlxGa(1-x)N (0<x<1)으로 이루어진 제2 질화물 반도체층의 격자 상수가 더 크기 때문에 제2 질화물 반도체층에 의하여 신장 응력을 완화하는 압축 응력(compressive stress)이 발생될 수 있을 것이다.
상술한 구조를 갖는 핵생성층(701)이 성장된 경우, 실리콘 기판(101)과의 격자 상수 차이로 인하여 핵생성층(701)은 신장 응력을 받게 되며, 이는 질화물 반도체가 실리콘 반도체, 예컨대, (111) 면보다 격자 상수가 작기 때문이다. 신장 응력이 작용하는 상태에서 성장된 반도체층은 성장 후 냉각 단계에서 휘어지게 되며, 이러한 휨에 의하여 반도체층에 크랙 등과 같은 결함이 발생하는 문제가 있으므로, 본 실시 형태에서는 이러한 신장 응력을 보상하기 위한 층들을 핵생성층(701) 상에 형성하였다. 구체적으로, 핵생성층(702) 상에 형성되는 응력보상층(703)은 핵생성층(702)보다 격자 상수가 큰 물질로 이루어지며, 이에 따라, 신장 응력을 보상하는 압축 응력을 발생시킬 수 있다. 핵생성층(702)이 Al함유 질화물 반도체로 이루어지는 경우, 응력보상층(703)은 GaN 또는 핵생성층(702)보다 Al함유량이 낮은 질화물층으로 이루어질 수 있다. 또한, 응력보상층(703)은 언도프 되거나 불순물이 도프될 수 있으며, 다만, 도핑 반도체에 비하여 언도프 반도체로 이루어질 경우, 압축 응력 발생 효과가 더욱 증대될 수 있다.
한편, 필요에 따라서는 도 13에 도시된 것과 같이, 응력보상층(703)을 성장하기 전에 다공성 마스크층(702)을 핵생성층(701) 상에 형성할 수 있다. 다공성 마스크층(702)은 다수의 오픈 영역을 갖는 실리콘 질화물(SiNx)로 이루어질 수 있으며, 예컨대, 적절한 성장 조건을 적용함으로써 핵생성층(701)을 노출시키는 다수의 오픈 영역을 갖도록 형성될 수 있다. 다공성 마스크층(702)에 의하여 핵생성층(701)에 존재하는 전위 등의 결함이 차단되며, 응력보상층(703)은 상기 오픈 영역을 통하여 측 방향 성장이 유도될 수 있으므로, 소자를 구성하는 반도체층들의 결정성 향상을 가져올 수 있다.
이 경우, 다공성 마스크층(702)의 형성 순서는 실시 형태에 따라 달라질 수 있다. 즉, 도 14에 도시된 것과 같이, 응력보상층(703, 703`) 사이에 다공성 마스크층(702)이 배치될 수 있다. 이 경우, 응력보상층은 상부층(703)과 하부층(703`)으로 나뉘어 있으며, 구체적으로, 하부층(703`)의 성장 후 다공성 마스크층(702)이 형성되며, 이후 상부층(703)이 재성장되어 얻어질 수 있다. 이러한 구조의 경우, 응력보상층(703`)이 핵생성층(701) 상에 바로 형성되어 압축 응력 발생 효과 면에서 더욱 유리할 수 있다.
중간층(704)은 응력보상층(703) 상에 형성되며, 응력보상층(703)과 이종 계면을 형성하도록 응력보상층(703)과 다른 물질로 이루어진다. 구체적으로, 응력보상층(703)이 GaN으로 이루어지는 경우, 중간층(704)은 AlxGa(1-x)N (0<x≤1)으로 이루어질 수 있으며, 응력보상층(703)과 중간층(704)의 이종 계면에서 전위의 전파가 차단될 수 있으므로, 중간층(704)에 의하여 결정성 향상 효과를 기대할 수 있다. 다만, 중간층(704)은 본 실시 형태에서 반드시 필요한 요소는 아니라 할 것이며, 경우에 따라 제외될 수 있다. 다음으로, 추가적인 질화물 반도체층(705)은 압축 응력을 발생시키기 위한 것으로 응력보상층(703)과 동일한 물질, 예컨대, GaN으로 이루어질 수 있으며, GaN/n-GaN의 다층 구조로 채용될 수도 있다. 또한, 추가적인 질화물 반도체층(705)은 중간층(704)과 다른 물질로 이루어짐으로써 앞서 설명한 바와 유사하게 전위가 차단되는 효과를 얻을 수 있다.
이와 같이, 상술한 구조를 갖는 버퍼부(B, B`)를 채용함으로써, 대량 생산에 유리한 실리콘 기판(101) 상에 질화물 반도체를 성장시키는 경우, 크랙 발생이 저감되며, 결정성이 향상된 고 품질의 발광 다이오드 구조를 얻을 수 있다. 도 14를 참조하여 본 발명에 채용가능한 다층 버퍼 구조를 다른 접근 방법으로 상세히 설명하면, 상기 실리콘 기판(101) 상에 AlN/AlGaN 핵생성층(701)을 성장하고, 연속적으로 언도프 GaN인 응력보상층(703, 703`)과 n형 GaN인 추가적인 질화물 반도체층(705)을 성장하고, 응력보상층(703, 703`)과 추가적인 질화물 반도체층(705) 각각의 내부에 전위밀도 감소를 위한 SiNx 다공성 마스크층(702)과 AlGaN 중간층(704)이 추가로 개재된 구조로 이해될 수 있다. 구체적인 예에서, AlN/AlGaN 핵성장층(약 2㎛ 이하)을 성장하고, 연속적으로 언도프 GaN층(약 2㎛ 이하)과 n-형 GaN층(3?4㎛)을 성장하고, 상기 두 층의 내부에 SiNx층과 AlGaN 중간층을 서브마이크로 수준으로 추가로 사용할 경우에, 그 다층 버퍼 구조를 기반하여 성장된 발광구조물 중 GaN의 결정성이 (002) FWHM의 경우에, < 300arcsec, (102) FWHM의 경우에 < 400arcsec 이하로 나타났다. 또한, 웨이퍼에 크랙이 형성되지 않으며, 열 응력에 의한 보우잉(bowing)도 < 20㎛으로 낮은 수준으로 유지할 수 있다.
한편, 버퍼부(B)을 형성한 후에는 고도핑 n형 반도체층이나 In이 포함된 반도체, 예컨대, InGaN, InN이나 InGaN/GaN 등의 구조를 갖는 오믹컨택부(C)를 형성하며, 이후, 도 15에 도시된 것과 같이, 발광구조물, 즉, p형 질화물 반도체층(102), 활성층(103) 및 n형 산화아연 반도체층(104)을 MOCVD, HVPE 등과 같은 공정으로 형성한다. 이 경우, n형 산화아연 반도체층(104)은 상대적으로 저온에 해당하는 약 700℃ 이하에서 성장될 수 있으므로, 성장 과정에서 활성층(103)에 미치는 피해가 최소화될 수 있다. 이어서, 기판(101)에 그라인딩, CMP, RIE 등과 같은 방법으로 관통홀(H)을 형성하여 p형 질화물 반도체층(102)의 하면을 노출시키며, 이 경우, 버퍼부(B)의 제거도 별도의 공정으로 필요할 수 있다. 이후, p형 질화물 반도체층(102)의 노출된 하면 및 n형 산화아연 반도체층(104) 상에 각각 제1 및 제2 전극을 형성하여 소자를 구현할 수 있을 것이다.
한편, 상기와 같은 구조를 갖는 반도체 발광소자는 다양한 분야에서 응용될 수 있다. 도 16은 본 발명에서 제안하는 반도체 발광소자의 사용 예를 개략적으로 나타낸 구성도이다. 도 16을 참조하면, 조광 장치(800)는 발광 모듈(801)과 발광 모듈(801)이 배치되는 구조물(804) 및 전원 공급부(803)를 포함하여 구성되며, 발광 모듈(801)에는 본 발명에서 제안한 방식으로 얻어진 하나 이상의 반도체 발광소자(802)가 배치될 수 있다. 이 경우, 반도체 발광소자(802)는 그 자체로 모듈(601)에 실장되거나 패키지 형태로 제공될 수도 있을 것이다. 전원 공급부(803)는 전원을 입력받는 인터페이스(805)와 발광 모듈(801)에 공급되는 전원을 제어하는 전원 제어부(806)를 포함할 수 있다. 이 경우, 인터페이스(805)는 과전류를 차단하는 퓨즈와 전자파장애신호를 차폐하는 전자파 차폐필터를 포함할 수 있다.
전원 제어부(806)는 전원으로 교류 전원이 입력되는 경우, 전원 제어부는 교류를 직류로 변환하는 정류부와, 발광 모듈(801)에 적합한 전압으로 변환시켜주는 정전압 제어부를 구비할 수 있다. 만일, 전원 자체가 발광 모듈(801)에 적합한 전압을 갖는 직류원(예를 들어, 전지)이라면, 정류부나 정전압 제어부를 생략될 수도 있을 것이다. 또한, 발광 모듈(801)의 자체가 AC-LED와 같은 소자를 채용하는 경우, 교류 전원이 직접 발광 모듈(801)에 공급될 수 있으며, 이 경우도 정류부나 정전압 제어부를 생략될 수도 있을 것이다. 나아가, 전원 제어부는 색 온도 등을 제어하여 인간 감성에 따른 조명 연출을 가능하게 할 수도 있다. 또한, 전원 공급부(803)는 발광소자(602)의 발광량과 미리 설정된 광량 간의 비교를 수행하는 피드백 회로 장치와 원하는 휘도나 연색성 등의 정보가 저장된 메모리 장치를 포함할 수 있다.
이러한 조광 장치(800)는 화상 패널을 구비하는 액정표시장치 등의 디스플레이 장치에 이용되는 백라이트 유닛이나 램프, 평판 조명 등의 실내 조명 또는 가로등, 간판, 표지판 등의 실외 조명 장치로 사용될 수 있으며, 또한, 다양한 교통수단용 조명 장치, 예컨대, 자동차, 선박, 항공기 등에 이용될 수 있다. 나아가, TV, 냉장고 등의 가전 제품이나 의료기기 등에도 널리 이용될 수 있을 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 102: p형 질화물 반도체층
103: 활성층 104: n형 산화아연 반도체층
105: 제1 전극 106: 제2 전극
107: 모듈 기판 108, 109: 제1 및 제2 단자 패턴
C: 오믹컨택부 B: 버퍼부
R: 반사부 R1, R2: 유전체층
H: 관통홀 P: 돌출부
701: 핵생성층 702: 다공성 마스크
703: 응력보상층 704: 중간층
705: 추가적인 질화물 반도체층
103: 활성층 104: n형 산화아연 반도체층
105: 제1 전극 106: 제2 전극
107: 모듈 기판 108, 109: 제1 및 제2 단자 패턴
C: 오믹컨택부 B: 버퍼부
R: 반사부 R1, R2: 유전체층
H: 관통홀 P: 돌출부
701: 핵생성층 702: 다공성 마스크
703: 응력보상층 704: 중간층
705: 추가적인 질화물 반도체층
Claims (39)
- 적어도 하나의 관통홀을 구비하는 기판;
상기 기판 상에 형성된 p형 질화물 반도체층;
상기 p형 질화물 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 n형 산화아연 반도체층;
상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면에 형성된 제1 전극; 및
상기 n형 산화아연 반도체층 상에 형성된 제2 전극;
을 포함하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판의 측면에는 요철이 형성된 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 p형 질화물 반도체층의 하면 중 상기 관통홀에 의하여 노출된 면의 적어도 일부에는 요철이 형성된 것을 특징으로 하는 반도체 발광소자.
- 제3항에 있어서,
상기 제1 전극은 상기 요철에 대응하는 형상을 갖도록 형성된 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판은 전기 전도성을 갖는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판은 실리콘(Si) 기판인 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판과 상기 p형 질화물 반도체층 사이에 형성된 오믹컨택부를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제7항에 있어서,
상기 오믹컨택부는 고도핑 n형 질화물 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제7항에 있어서,
상기 오믹컨택부는 InGaN/GaN 구조를 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판 및 상기 p형 질화물 반도체층 사이 중 적어도 일부 영역에 형성된 버퍼부를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제10항에 있어서,
상기 버퍼부는 상기 기판 상에 형성된 핵생성층 및 상기 핵생성층 상에 형성되며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 응력보상층을 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제11항에 있어서,
상기 핵생성층은 Al함유 질화물 반도체로 이루어지며, 상기 응력보상층은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제11항에 있어서,
상기 핵생성층은 상기 기판 상에 형성된 제1 질화물 반도체층 및 상기 제1 질화물 반도체층보다 격자 상수가 크고 상기 응력보상층보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제13항에 있어서,
상기 제1 질화물 반도체층은 AlN로 이루어지고, 상기 제2 질화물 반도체층은 AlxGa(1-x)N (0<x<1)으로 이루어지며, 상기 응력보상층은 GaN으로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제14항에 있어서,
상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층에 가까운 영역이 상기 응력보상층에 가까운 영역보다 Al함량이 더 많은 것을 특징으로 하는 반도체 발광소자.
- 제14항에 있어서,
상기 응력보상층은 언도프된 GaN으로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제11항 내지 제16항 중 어느 한 항에 있어서,
상기 버퍼부는 상기 핵생성층 및 상기 응력보상층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제11항 내지 제16항 중 어느 한 항에 있어서,
상기 응력보상층은 두께 방향으로 상부 및 하부층으로 나뉘며,
상기 버퍼부는 상기 상부 및 하부층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제17항 또는 제18항에 있어서,
상기 다공성 마스크층은 실리콘 질화물로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제11항에 있어서,
상기 버퍼부는 상기 응력보상층 상에 상기 응력보상층과 다른 물질로 이루어진 중간층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제20항에 있어서,
상기 응력보상층은 GaN으로 이루어지며, 상기 중간층은 AlxGa(1-x)N (0<x≤1)으로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제20항에 있어서,
상기 버퍼부는 상기 중간층 상에 형성되며, 상기 중간층과 다른 물질로 이루어진 추가적인 질화물층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제22항에 있어서,
상기 추가적인 질화물층은 GaN으로 이루어진 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판 및 상기 p형 질화물 반도체층 사이 중 적어도 일부 영역에 형성된 반사부를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제24항에 있어서,
상기 반사부는 DBR 구조를 갖는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,
상기 기판은 복수의 관통홀을 구비하며, 상기 제1 전극은 상기 기판의 표면을 따라 형성된 것을 특징으로 하는 반도체 발광소자.
- 기판 상에 p형 질화물 반도체층, 활성층 및 n형 산화아연 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;
상기 기판에 관통홀을 형성하여 상기 p형 질화물 반도체층의 하면 중 적어도 일부를 노출시키는 단계;
상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면에 제1 전극을 형성하는 단계; 및
상기 n형 산화아연 반도체층 상에 제2 전극을 형성하는 단계;
를 포함하는 반도체 발광소자 제조방법.
- 제27항에 있어서,
상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 오믹컨택부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제27항에 있어서,
상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 버퍼부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제27항에 있어서,
상기 p형 질화물 반도체층을 성장시키는 단계 전에 상기 기판 상에 반사부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제30항에 있어서,
상기 p형 질화물 반도체층의 하면을 노출시키는 단계는 상기 반사부에 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제30항에 있어서,
상기 반사부를 형성하는 단계는 상기 반사부가 상기 관통홀 주변 영역에만 위치하도록 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제27항에 있어서,
상기 n형 산화아연 반도체층을 성장시키는 단계는 상기 p형 질화물 반도체층을 성장시키는 단계보다 낮은 온도에서 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제27항에 있어서,
상기 n형 산화아연 반도체층을 성장시키는 단계는 700℃ 이하의 온도에서 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 상면에 형성된 돌출부와, 제1 및 제2 단자 패턴을 구비하는 모듈 기판; 및
적어도 하나의 관통홀을 구비하는 기판과, 상기 기판 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 n형 산화아연 반도체층과, 상기 관통홀에 의하여 노출된 상기 p형 질화물 반도체층의 하면 중 적어도 일부에 형성된 제1 전극 및 상기 n형 산화아연 반도체층 상에 형성된 제2 전극을 포함하는 반도체 발광소자;를 포함하며,
상기 반도체 발광소자는 상기 돌출부에 상기 관통홀이 결합되도록 상기 모듈 기판 상에 배치된 것을 특징으로 하는 발광장치.
- 제35항에 있어서,
상기 제1 단자 패턴은 상기 돌출부의 적어도 일면에 형성되며, 상기 제2 단자 패턴은 상기 모듈 기판의 상면에 형성된 것을 특징으로 하는 발광장치.
- 제36항에 있어서,
상기 모듈 기판은 상기 제1 단자 패턴과 연결되며, 상기 돌출부 내부에 형성된 배선 구조를 더 구비하는 것을 특징으로 하는 발광장치.
- 제36항에 있어서,
상기 모듈 기판은 상기 제1 단자 패턴과 연결되며, 상기 돌출부의 표면을 따라 형성된 배선 구조를 더 구비하는 것을 특징으로 하는 발광장치.
- 제35항에 있어서,
상기 돌출부는 상부로 갈수록 면적이 줄어들도록 상기 모듈 기판의 상면에 대하여 기울어진 측면을 갖는 것을 특징으로 하는 발광장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100126820A KR20120065608A (ko) | 2010-12-13 | 2010-12-13 | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100126820A KR20120065608A (ko) | 2010-12-13 | 2010-12-13 | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120065608A true KR20120065608A (ko) | 2012-06-21 |
Family
ID=46685263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100126820A KR20120065608A (ko) | 2010-12-13 | 2010-12-13 | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120065608A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123871B1 (en) | 2014-02-21 | 2015-09-01 | Samsung Electronics Co., Ltd. | Method of manufacturing light emitting diode package |
US9911381B2 (en) | 2014-11-05 | 2018-03-06 | Samsung Electronics Co., Ltd. | Display device and display panel |
-
2010
- 2010-12-13 KR KR1020100126820A patent/KR20120065608A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123871B1 (en) | 2014-02-21 | 2015-09-01 | Samsung Electronics Co., Ltd. | Method of manufacturing light emitting diode package |
US9911381B2 (en) | 2014-11-05 | 2018-03-06 | Samsung Electronics Co., Ltd. | Display device and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9172019B2 (en) | Light emitting device package and method of manufacturing the same | |
KR102018615B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
KR102227772B1 (ko) | 반도체 발광소자 | |
CN102097552B (zh) | 发光器件、发光器件封装以及照明*** | |
US20170040515A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
US20160172532A1 (en) | Method of manufacturing semiconductor light-emitting device | |
US9178108B2 (en) | Light emitting device and light emitting device package | |
KR20120040550A (ko) | 반도체 발광소자 및 그 제조방법 | |
KR20130011767A (ko) | 반도체 발광소자 | |
US9171997B2 (en) | Semiconductor light emitting device | |
KR20120065607A (ko) | 반도체 발광소자 및 반도체 발광소자 제조방법 | |
KR20140061827A (ko) | 반도체 발광소자 및 반도체 발광소자의 제조방법 | |
EP2546891B1 (en) | Light emitting device, method for fabricating the same, and light emitting device package | |
KR20150086689A (ko) | 반도체 발광소자 | |
KR20120132979A (ko) | 발광소자 | |
KR20120065608A (ko) | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 | |
KR20120065609A (ko) | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 | |
KR20120065605A (ko) | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 | |
KR20130021931A (ko) | 반도체 발광소자 및 그 제조방법 | |
KR101253682B1 (ko) | 질화물 반도체 소자 | |
KR101717669B1 (ko) | 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치 | |
KR102075988B1 (ko) | 반도체 발광소자 제조방법 | |
KR102302320B1 (ko) | 발광 소자 | |
KR102015908B1 (ko) | 반도체 발광소자 | |
US20230093367A1 (en) | Light emitting device and light emitting module having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |