KR20120047596A - 반도체 소자의 배선 구조 - Google Patents

반도체 소자의 배선 구조 Download PDF

Info

Publication number
KR20120047596A
KR20120047596A KR1020100109255A KR20100109255A KR20120047596A KR 20120047596 A KR20120047596 A KR 20120047596A KR 1020100109255 A KR1020100109255 A KR 1020100109255A KR 20100109255 A KR20100109255 A KR 20100109255A KR 20120047596 A KR20120047596 A KR 20120047596A
Authority
KR
South Korea
Prior art keywords
width
wiring
length
semiconductor device
present
Prior art date
Application number
KR1020100109255A
Other languages
English (en)
Inventor
장진만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100109255A priority Critical patent/KR20120047596A/ko
Priority to US13/238,632 priority patent/US20120112364A1/en
Publication of KR20120047596A publication Critical patent/KR20120047596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 배선 구조가 제공된다. 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조는, 제1 폭을 가지고 제1 방향으로 연장되는 제1 배선; 및 상기 제1 배선과 교차하며 제2 방향으로 연장되고, 상기 제1 폭과 동일하거나 작은 제2 폭을 가지는 제2 배선;을 포함하고, 상기 제1 배선 및 상기 제2 배선은, 상기 제1 배선 및 상기 제2 배선이 교차하는 교차 영역으로부터 소정 길이에서 각각 상기 제1 폭 및 상기 제2 폭보다 작은 제3 폭 및 제4 폭을 가지는 것을 특징으로 한다.

Description

반도체 소자의 배선 구조{Wiring of semiconductor device}
본 발명의 기술적 사상은 반도체 소자의 배선 구조에 관한 것으로서, 더욱 상세하게는, 교차하는 배선들을 포함하는 반도체 소자의 배선 구조에 관한 것이다.
반도체 소자의 고집적화 추세에 따라 디자인 룰(design rule)이 감소되고, 이에 따라 배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있다. 배선 재료로는 전기 전도도가 우수한 알루미늄(Al)이 주로 이용되어 왔으며, 최근에는 전기 전도도가 우수하고 저항이 낮아 고속 동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)가 배선 물질로 널리 사용되고 있다. 통상적으로 구리(Cu)를 배선 물질로 하여 패턴을 형성하고자 하는 경우에는 먼저 절연막에 음각의 배선 패턴을 형성한 후 상기 음각의 패턴 내에 구리(Cu)를 채우는 다마신(damascene) 공정을 이용하게 된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 배선을 형성하는데 있어, 배선 물질의 증착으로 인해 발생할 수 있는 반도체 소자의 불량을 방지할 수 있는 반도체 소자의 배선 구조를 제공하는 것이다.
또한, 본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 배선을 형성하는데 있어, 공정 효율을 향상시킬 수 있는 반도체 소자의 배선 구조를 제공하는 것이다.
본 발명의 일 형태에 따른 반도체 소자의 배선 구조가 제공된다. 상기 반도체 소자의 배선 구조는, 제1 폭을 가지고 제1 방향으로 연장되는 제1 배선; 및 상기 제1 배선과 교차하며 제2 방향으로 연장되고, 상기 제1 폭과 동일하거나 작은 제2 폭을 가지는 제2 배선;을 포함하고, 상기 제1 배선 및 상기 제2 배선은, 상기 제1 배선 및 상기 제2 배선이 교차하는 교차 영역으로부터 소정 길이에서 각각 상기 제1 폭 및 상기 제2 폭보다 작은 제3 폭 및 제4 폭을 가지는 것을 특징으로 한다.
본 발명의 일부 실시예들에서, 상기 교차 영역은 상기 제1 배선 및 상기 제2 배선이 각각 상기 제3 폭 및 상기 제4 폭으로 연장되어 정의되는 폐곡선일 수 있다.
본 발명의 일부 실시예들에서, 상기 제3 폭 및 상기 제4 폭은, 상기 교차 영역을 이루는 상기 폐곡선 상의 임의의 두 점에 의한 직선 중 가장 큰 직선의 길이가 상기 제1 폭의 치수의 0.8 내지 1.2배의 치수를 가지도록 결정될 수 있다.
본 발명의 일부 실시예들에서, 상기 제3 폭 및 상기 제4 폭은, 각각 상기 제1 폭 및 상기 제2 폭으로부터 동일한 비율로 축소된 치수를 가질 수 있다.
본 발명의 일부 실시예들에서, 상기 제3 폭 및 상기 제4 폭은 각각 상기 제1 폭 및 상기 제2 폭의 0.7 배 내지 0.9배의 치수를 가질 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 방향 및 상기 제2 방향은 서로 수직이고, 상기 제1 폭 및 상기 제2 폭은 동일할 수 있다.
본 발명의 일부 실시예들에서, 상기 소정 길이는 상기 제2 폭의 0.3배 이상의 치수일 수 있다.
본 발명의 일부 실시예들에서, 상기 소정 길이는 상기 제1 폭의 10배 이하의 치수일 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 배선 및 상기 제2 배선은 각각 상기 제1 폭과 상기 제3 폭 사이 및 상기 제2 폭과 상기 제4 폭 사이에 하나 이상의 절곡부를 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 절곡부가 두 개인 경우, 상기 절곡부는 상기 제1 배선 및 상기 제2 배선의 양 측면에서 상기 제1 배선 및 상기 제2 배선의 수직 방향으로 일직선 상에 위치할 수 있다.
본 발명의 일부 실시예들에서, 상기 절곡부가 하나인 경우, 상기 교차 영역을 사이에 둔 상기 제1 배선 또는 상기 제2 배선의 양 쪽에서 상기 절곡부는 각각 상기 제1 배선 또는 상기 제2 배선의 동일한 일 측면에 위치할 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 배선 또는 상기 제2 배선은 상기 교차 영역으로부터 일 방향으로만 연장될 수 있다.
본 발명의 일부 실시예들에서, 상기 소정 길이는 각각 상기 제1 배선 및 상기 제2 배선의 상기 제3 폭 및 상기 제4 폭으로 대향하는 양 측면에서 각각 제1 길이 및 상기 제1 길이보다 짧은 제2 길이일 수 있다.
본 발명의 일부 실시예들에서, 상기 제2 길이와, 상기 제1 배선 및 상기 제2 배선이 상기 교차 영역으로 연장되는 길이의 합은 상기 제1 길이와 동일할 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 방향 및 상기 제2 방향은 서로 평행하고, 상기 교차 영역은, 상기 제1 배선 및 상기 제2 배선을 연결하며 상기 제1 방향 및 상기 제2 방향에 수직한 수직 연결부 및 상기 수직 연결부의 연장선과 상기 제1 배선 및 상기 제2 배선이 교차하는 영역을 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 수직 연결부는 상기 제3 폭 또는 상기 제4 폭과 동일한 폭을 가질 수 있다.
본 발명의 다른 형태에 따른 반도체 소자의 배선 구조가 제공된다. 상기 반도체 소자의 배선 구조는, 교차 영역; 상기 교차 영역으로부터 제1 방향으로 연장되고 제1 폭을 갖는 제1 배선; 상기 교차 영역으로부터 제2 방향으로 연장되고 상기 제1 폭과 동일하거나 작은 제2 폭을 갖는 제2 배선;을 포함하고, 상기 제1 배선 및 상기 제2 배선은 상기 교차 영역으로부터 소정 길이에서 각각 상기 제1 폭 및 상기 제2 폭보다 작은 제3 폭 및 제4 폭을 가지는 것을 특징으로 한다.
본 발명의 일부 실시예들에서, 상기 제3 폭 및 상기 제4 폭은, 상기 교차 영역의 임의의 두 점을 이은 직선의 길이가 상기 제1 폭의 치수 이하의 치수를 가지도록 결정될 수 있다.
본 발명의 일부 실시예들에서, 상기 소정 길이는 상기 제2 폭의 치수의 0.3배 이상이고, 상기 제1 폭의 치수의 10배 이하의 치수를 가질 수 있다.
본 발명의 또 다른 형태에 따른 반도체 소자의 배선 구조가 제공된다. 상기 반도체 소자의 배선 구조는, 서로 교차하는 두 개 이상의 배선들;을 포함하고, 상기 배선들은, 상기 배선들이 교차하는 교차 영역으로부터 소정 길이에 대하여, 상기 배선들의 폭보다 작은 폭을 가지는 영역을 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 반도체 소자의 배선 구조에 따르면,　배선들이 교차하는 경우, 교차 영역에서 심(seam)이 없이 배선을 형성할 수 있다. 또한, 배선 물질의 증착 후, 과도한 평탄화 공정을 필요로 하지 않아 공정 효율이 향상된다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조를 도시하는 평면도이다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조를 도시하는 평면도이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조를 도시하는 전자 현미경 사진들이다.
도 10은 본 발명에 따른 반도체 소자의 배선 구조를 형성하기 위한 레이아웃 방법을 도시하는 흐름도이다.
도 11은 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 메모리 카드의 개략도이다.
도 12는 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 시스템의 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다.　 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조를 도시하는 평면도이다.
도 1을 참조하면, 교차하는 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 상기 제2 배선(200)은 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장된다. 본 명세서에서는, 별다른 언급이 없는 경우, 상기 제1 방향 및 상기 제2 방향은 각각 상기 x 방향 및 y 방향뿐 아니라, 이와 180도의 각을 이루는 반대 방향도 의미하는 용어로 사용한다.
상기 제1 배선(100) 및 제2 배선(200)이 교차하는 부분은 사각형 형태의 영역으로, 본 명세서에서 교차 영역(300)으로 칭한다. 상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)이 교차하는 부분으로, 상기 제1 배선(100) 및 제2 배선(200)을 가상적으로 연장시켜, 연장선들에 의해 둘러싸이는 영역으로 정의할 수 있다. 본 실시예에서, 상기 교차 영역(300)은 사각형의 형태이다. 상기 교차 영역(300) 내부에서 마주보는 두 꼭지점을 연결한 대각선들(DL1, DL2)이 정의될 수 있다.
상기 제1 배선(100)은 교차 영역(300) 및 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 제1 길이(L1)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 상기 제2 배선(200)은 교차 영역(300) 및 교차 영역(300)으로부터 제2 방향(도 1의 y 방향)으로 제2 길이(L2)에 해당하는 부분은 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.
상기 제3 폭(W3) 및 제4 폭(W4)은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 중심선이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 상하로 동일한 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W4)을 가지는 배선들(100, 200)을 형성할 수 있다. 이에 의해, 상기 제1 폭(W1)과 제3 폭(W3)의 사이 및 상기 제2 폭(W2)과 제4 폭(W4)의 사이에 배선들(100, 200)의 선폭 축소를 위한 절곡부(B)가 형성될 수 있다. 상기 절곡부(B)는 배선들(100, 200)의 양 측면에 두 개가 형성될 수 있다. 예를 들어, 본 실시예의 경우, 상기 제1 배선(100)은 교차 영역(300)의 좌측 및 우측에서 각각 한 쌍의 절곡부(B)를 가진다.
상기 제3 폭(W3) 및 제4 폭(W4)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 값을 가질 수 있다. 예를 들어, 상기 제3 폭(W3) 및 제4 폭(W4)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)의 0.7 내지 0.9배의 치수(dimension), 특히 0.8 배의 치수를 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W4)은, 상기 교차 영역(300)의 대각선들(DL1, DL2) 중 긴 대각선의 길이가 상기 제1 폭(W1) 및 제2 폭(W2) 중 큰 값과 유사한 범위의 치수, 예컨대 0.8 내지 1.2 배의 치수를 가지도록 결정될 수 있다. 이는, 상기 배선의 제조 과정에서 발생될 수 있는 불량을 방지하고, 공정의 효율성을 향상시키기 위한 것으로, 도 8a 내지 도 8e를 참조하여 아래에 상세히 설명한다.
예를 들어, 상기 제1 폭(W1) 및 제2 폭(W2)이 동일한 치수를 가지는 경우, 상기 제3 폭(W3) 및 제4 폭(W4)이 일정 비율 축소된 'a?W1'라는 치수를 갖는다고 하면, 상기 교차 영역(300)은 한 변의 길이가 a?W1인 정사각형이 된다. 따라서, 상기 대각선들(DL1, DL2)은 각각 21/2a?W1의 길이를 갖는다. 상기 대각선들(DL1, DL2)의 길이가 W1과 동일하려면, a는 2-1/2이 되어야 한다. 결과적으로, 상기 제3 폭(W3) 및 제4 폭(W)은 2-1/2?W1과 유사한 값을 갖도록 결정될 수 있으며, 상기 제1 폭(W1)의 약 0.7 배에서 0.9 배 사이의 값을 가질 수 있다.
상기 제1 길이(L1) 및 제2 길이(L2)는 소정의 최소값 및 최대값의 범위 내에서 정해질 수 있다. 상기 최소값을 한정하는 것은, 배선의 제조 공정의 효율을 실질적으로 향상시키기 위해서는 상기 배선들(100, 200)이 일정 길이 이상에서 축소된 제3 폭(W3) 및 제4 폭(W)을 가져야함을 의미한다. 상기 최소값은 각각 제1 폭(W1) 및 제2 폭(W2)의 0.3배 내지 0.5배의 수치일 수 있다. 상기 최대값은 상기 배선들(100, 200)이 축소된 폭들(W3, W4)을 가지는 구간이 길어지는 경우, 배선들(100, 200)의 저항이 증가하므로 이를 방지하기 위함이다. 또한, 도 8a 내지 도 8e를 참조하여 아래에 상세히 설명할 배선 공정에서, 배선들(100, 200) 형성 시 배선들(100, 200) 상에 증착되어 평탄화 공정에 의해 제거되는 배선 물질의 양을 최소화하기 위함이다. 상기 최대값은 각각 제1 폭(W1) 및 제2 폭(W2)의 약 10배 내지 15배의 수치일 수 있다.
상기 제1 배선(100) 및 제2 배선(200)은 도전성 물질로 이루어질 수 있다. 상기 제1 배선(100) 및 제2 배선(200)은 예를 들어, 구리(Cu) 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 및 루테늄(Ru)으로 이루어진 집단에서 선택된 하나 이상의 금속을 포함할 수 있다. 또한, 상기 제1 배선(100) 및 제2 배선(200)은 확산 방지막(미도시)을 포함하는 다층 구조로 형성될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조를 도시하는 평면도이다. 도 2에서 도 1과 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 중복되는 설명은 생략한다.
도 2를 참조하면, 교차하는 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 상기 제2 배선(200)은 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 가지고 상기 제1 배선(100)과 소정의 각(θ)을 이루며 연장된다. 본 실시예에서, 상기 각(θ)은 소정의 예각에 해당한다.
본 실시예에서, 상기 제1 배선(100) 및 제2 배선(200)이 교차하는 부분인 교차 영역(300')은 사각형의 형태이며, 평행 사변형에 해당할 수 있다.
상기 제1 배선(100)은 교차 영역(300') 및 교차 영역(300')으로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L1a, L1b)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 상기 길이(L1a, L1b)는 제1 배선(100)의 양 측면에서 상이할 수 있다. 변형된 실시예에서, 상기 길이(L1a, L1b)는 동일할 수도 있다. 상기 제2 배선(200)은 교차 영역(300')으로부터 소정 길이(L2a, L2b)에 해당하는 부분은 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 길이(L2a, L2b)는 제2 배선(200)의 양 측면에서 상이할 수 있다. 변형된 실시예에서, 상기 길이(L2a, L2b)는 동일할 수도 있다.
상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 값을 가질 수 있다. 예를 들어, 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)의 0.7 내지 0.9배의 치수를 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은, 상기 교차 영역(300')의 대각선들(DL1', DL2') 중 긴 대각선(DL2')의 길이가 상기 제1 폭(W1)과 유사한 범위의 치수를 가지도록 결정될 수 있다.
예를 들어, 상기 제3 폭(W3) 및 제4 폭(W4)이 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율 'a'만큼 축소된 치수를 갖는 경우, 상기 대각선(DL2')의 길이는,
Figure pat00001
가 되고, 상기 값이 W1과 동일하게 하는 a 값은
Figure pat00002
이 된다. 따라서, 상기 각(θ)의 크기에 따라, 상기 a는 달라질 수 있다. 상기 a 값은 계산값의 유사 범위에서 선택될 수 있다. 예를 들어, 상기 제3 폭(W3) 및 제4 폭(W4)은 상기 각(θ)의 크기에 따라, 각각 상기 제1 폭(W1) 및 제2 폭(W2)의 약 0.5 배에서 0.9 배 사이의 값을 가질 수 있다.
상기 소정 길이들(L1a, L1b, L2a, L2b)은 최소값 및 최대값을 가질 수 있다. 상기 최소값은 각각 제1 폭(W1) 및 제2 폭(W2)의 0.3배 내지 0.5배의 수치일 수 있다. 상기 최대값은 각각 제1 폭(W1) 및 제2 폭(W2)의 약 10배 내지 15배의 수치일 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다. 도 3a 내지 도 3e에서 도 1 및 도 2와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 중복되는 설명은 생략한다.
도 3a를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다. 단, 상기 제2 배선(200)은 교차 영역(300)으로부터 한 방향으로만 연장된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 또한, 상기 제2 배선(200)이 연장되지 않는 방향에서, 상기 제1 배선(100)은 상기 제1 길이(L1)보다 큰 제3 길이(L3)에 대하여 상기 제3 폭(W3)을 가질 수 있다.
상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
도 3b를 참조하면, 도 3a의 배선 구조와 유사한 배선 구조가 제공된다. 도 3a의 배선 구조와의 차이점은, 제2 배선(200)이 교차 영역(300)으로부터 일 방향으로는 제4 길이(L4)만큼만 연장된다는 점이다. 상기 연장되는 제4 길이(L4)는 제4 폭(W4)을 가질 수 있다.
도 3c를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다. 단, 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)의 연장선들에 의해 정의되며, 상기 교차 영역(300)에서 상기 제1 배선(100)이 제3 폭(W3)으로, 상기 제2 배선(200)이 제4 폭(W4)으로 연장된다.
도 3d를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 다만, 상기 제1 배선(100) 및 제2 배선(200)은 서로 180도의 각을 이루며 연장되고, 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 교차 영역(300)에 의해 서로 연결된다.
본 실시예에서, 상기 교차 영역(300)은 수직 연결부(305)를 포함할 수 있다. 상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)의 연장선들에 더하여 상기 제1 배선(100) 및 제2 배선(200)에 수직한 상기 수직 연결부(305)에 의해 상기 제1 배선(100) 및 제2 배선(200)을 연결하게 된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 수직 연결부(305)는 상기 제3 폭(W3) 또는 제4 폭(W)과 동일한 폭을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
도 3e를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 동일하게 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 교차 영역(300)에 의해 서로 연결된다.
본 실시예에서, 상기 교차 영역(300)은 수직 연결부(305)를 포함할 수 있다. 상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)의 연장선들에 더하여 상기 제1 배선(100) 및 제2 배선(200)에 수직한 상기 수직 연결부(305)에 의해 상기 제1 배선(100) 및 제2 배선(200)을 연결하게 된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 수직 연결부(305)는 상기 제3 폭(W3) 또는 제4 폭(W)과 동일한 폭을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다. 도 4a 내지 도 4e에서 도 1 내지 도 3e와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 중복되는 설명은 생략한다.
도 4a를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.
본 실시예에서, 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 부분은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 일 측면이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 한 측면에서 일정 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 배선들(100, 200)을 형성할 수 있다. 이에 의해, 상기 제1 폭(W1)과 제3 폭(W3)의 사이 및 상기 제2 폭(W2)과 제4 폭(W4)의 사이에 배선(100, 200)의 축소를 위한 절곡부(B')가 형성될 수 있다. 상기 절곡부(B')는 배선들(100, 200)의 일 측면에 하나가 형성될 수 있다. 예를 들어, 본 실시예의 경우, 상기 제1 배선(100)은 교차 영역(300)의 좌측 및 우측에서 각각 하나의 절곡부(B')를 가진다.
상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 값을 가질 수 있다. 예를 들어, 상기 제3 폭(W3) 및 제4 폭(W4)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)의 0.7 내지 0.9배의 치수를 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W4)은, 상기 교차 영역(300)의 대각선들(DL1, DL2) 중 큰 대각선의 길이가 상기 제1 폭(W1) 및 제2 폭(W2) 중 큰 값과 유사한 범위의 수치를 가지도록 결정될 수 있다.
상기 제1 길이(L1) 및 제2 길이(L2)는 소정의 최소값 및 최대값의 범위 내에서 정해질 수 있다. 상기 최소값은 각각 제1 폭(W1) 및 제2 폭(W2)의 0.3배 내지 0.5배의 수치일 수 있다. 상기 최대값은 각각 제1 폭(W1) 및 제2 폭(W2)의 약 10배 내지 15배의 수치일 수 있다.
도 4b를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다. 단, 상기 제2 배선(200)은 교차 영역(300)으로부터 한 방향으로만 연장된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 또한, 상기 제2 배선(200)이 연장되는 방향에서, 상기 제1 배선(100)은 상기 제1 길이(L1)보다 큰 제3 길이(L3)에 대하여 상기 제3 폭(W3)을 가질 수 있다.
상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 부분은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 일 측면이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 한 측면에서 일정 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 배선들(100, 200)을 형성할 수 있다.
도 4c를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다. 단, 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.
상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 부분은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 일 측면이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 한 측면에서 일정 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 배선들(100, 200)을 형성할 수 있다. 본 실시예에서는, 배선들(100, 200)이 일 측면, 즉 제1 배선(100)의 하측면 및 제2 배선(200)의 우측면에서 각각 축소된 형태를 가진다. 그러나, 본 발명은 이에 한정되지 않으며, 제1 배선(100)의 상측면 및 제2 배선(200)의 좌측면에서 각각 축소된 형태를 가질 수도 있다.
도 4d를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 다만, 상기 제1 배선(100) 및 제2 배선(200)은 서로 180도의 각을 이루고 연장되며, 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 교차 영역(300)에 의해 서로 연결된다.
본 실시예에서, 상기 교차 영역(300)은 수직 연결부(305)를 포함할 수 있다. 상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)의 연장선들에 더하여 상기 수직 연결부(305)에 의해 상기 제1 배선(100) 및 제2 배선(200)을 연결하게 된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
상기 제3 폭(W3) 및 제4 폭(W)을 가지는 부분은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 일 측면이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 한 측면에서 일정 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 배선들(100, 200)을 형성할 수 있다. 본 실시예에서는, 제1 배선(100)의 하측면 및 제2 배선(200)의 상측면에서 각각 축소된 형태를 가진다. 그러나, 본 발명은 이에 한정되지 않으며, 제1 배선(100)의 상측면 및 제2 배선(200)의 하측면에서 각각 축소된 형태를 가질 수도 있다.
도 4e를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 동일하게 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 교차 영역(300)에 의해 서로 연결된다.
본 실시예에서, 상기 교차 영역(300)은 수직 연결부(305)를 포함할 수 있다. 상기 교차 영역(300)은 상기 제1 배선(100) 및 제2 배선(200)의 연장선들에 더하여 상기 제1 배선(100) 및 제2 배선(200)에 수직한 상기 수직 연결부(305)에 의해 상기 제1 배선(100) 및 제2 배선(200)을 연결하게 된다.
상기 배선들(100, 200)은 교차 영역(300) 및 교차 영역(300)으로부터 각각 제1 길이(L1) 및 제2 길이(L2)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3) 및 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
상기 제3 폭(W3) 및 제4 폭(W)을 가지는 부분은, 각각 상기 제1 배선(100) 및 제2 배선(200)의 상기 제1 폭(W1) 및 제2 폭(W2)을 가지는 부분과 일 측면이 일치하도록 배치될 수 있다. 즉, 상기 제1 폭(W1) 및 제2 폭(W2)이 각각 한 측면에서 일정 폭만큼 축소되어 상기 제3 폭(W3) 및 제4 폭(W)을 가지는 배선들(100, 200)을 형성할 수 있다. 본 실시예에서는, 제1 배선(100)의 하측면 및 제2 배선(200)의 상측면에서 각각 축소된 형태를 가진다. 그러나, 본 발명은 이에 한정되지 않으며, 제1 배선(100)의 상측면 및 제2 배선(200)의 하측면에서 각각 축소된 형태를 가질 수도 있다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다. 도 5a 내지 도 5c에서 도 1 내지 도 4e와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 중복되는 설명은 생략한다.
도 5a를 참조하면, 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장되는 제1 배선(100) 및 제1 배선(100)과 교차하며 제2 폭(W2)을 가지고 제2 방향(도 1의 y 방향)으로 연장되는 제2 배선(200)이 제공된다. 단, 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다.
상기 제1 배선(100)은 교차 영역(300) 및 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 제1 길이(L1a, L1b)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 상기 제2 배선(200)은 교차 영역(300) 및 교차 영역(300)으로부터 제2 방향(도 1의 y 방향)으로 제2 길이(L2a, L2b)에 해당하는 부분은 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 제3 폭(W3) 및 제4 폭(W)은 각각 상기 제1 폭(W1) 및 제2 폭(W2)으로부터 일정 비율로 축소된 치수에 해당할 수 있다.
제1 배선(100)의 경우, 상기 길이(L1a, L1b)는 제1 배선(100)의 양측에서 서로 상이할 수 있다. 다만, 제1 배선(100)의 상측 부분의 길이(L1b)는 교차 영역(300) 부분을 포함하면, 하측 부분의 길이(L1a)와 동일할 수 있다. 제2 배선(200)의 경우, 상기 길이(L2a, L2b)는 제2 배선(200)의 양측에서 서로 상이할 수 있다. 다만, 제2 배선(200)의 우측 부분의 길이(L2a)는 교차 영역(300) 부분을 포함하면, 좌측 부분의 길이(L1a)와 동일할 수 있다.
도 5b를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 다만, 상기 제1 배선(100) 및 제2 배선(200)은 서로 180도의 각을 이루고 연장되며, 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 수직 연결부(305)를 포함하는 교차 영역(300)에 의해 서로 연결된다.
상기 제1 배선(100)은 교차 영역(300) 및 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L1a, L1b)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 상기 제2 배선(200)은 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L2a, L2b)에 해당하는 부분은 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 제1 배선(100)의 경우, 상기 길이(L1a, L1b)는 제1 배선(100)의 양측에서 서로 상이할 수 있다. 다만, 제1 배선(100)의 상측 부분의 길이(L1b)는 교차 영역(300) 부분을 포함하여, 하측 부분의 길이(L1a)와 동일할 수 있다. 제2 배선(200)의 경우, 상기 길이(L2a, L2b)는 제2 배선(200)의 상하에서 서로 상이할 수 있다. 다만, 제2 배선(200)의 하측 부분의 길이(L2b)는 교차 영역(300) 부분을 포함하여, 상측 부분의 길이(L2a)와 동일할 수 있다.
도 5c를 참조하면, 제1 배선(100) 및 제2 배선(200)이 제공된다. 상기 제1 배선(100) 및 제2 배선(200)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 동일하게 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 각각 교차 영역(300)으로부터 한 방향으로만 연장된다. 상기 제1 배선(100) 및 제2 배선(200)은 서로 평행하며, 수직 연결부(305)를 포함하는 교차 영역(300)에 의해 서로 연결된다.
상기 제1 배선(100)은 교차 영역(300) 및 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L1a, L1b)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제3 폭(W3)을 가질 수 있다. 상기 제2 배선(200)은 교차 영역(300)으로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L2a, L2b)에 해당하는 부분은 상기 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다. 제1 배선(100)의 경우, 상기 길이(L1a, L1b)는 제1 배선(100)의 양측에서 서로 상이할 수 있다. 다만, 제1 배선(100)의 상측 부분의 길이(L1a)는 교차 영역(300) 부분을 포함하여, 하측 부분의 길이(L1b)와 동일할 수 있다. 제2 배선(200)의 경우, 상기 길이(L2a, L2b)는 제2 배선(200)의 양측에서 서로 상이할 수 있다. 다만, 제2 배선(200)의 하측 부분의 길이(L2b)는 교차 영역(300) 부분을 포함하여, 상측 부분의 길이(L2a)와 동일할 수 있다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 6a를 참조하면, 교차하는 제1 배선(100) 및 제2 배선들(200a, 200b)이 제공된다. 상기 제1 배선(100)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 상기 제2 배선들(200a, 200b)은 각각 제2 폭(W2) 및 제3 폭(W3)을 가지고 제2 방향(도 1의 y 방향)으로 연장된다.
상기 제1 배선(100) 및 제2 배선들(200a, 200b)이 교차하는 부분에 교차 영역들(300a, 300b)이 형성된다. 본 실시예에서, 상기 교차 영역들(300a, 300b)은 사각형의 형태이다. 상기 교차 영역(300) 내부에서 마주보는 두 꼭지점을 연결한 대각선들(DL1a, DL1b, DL2a, DL2b)이 정의될 수 있다.
상기 제1 배선(100)은 교차 영역들(300a, 300b)로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L1a, L1b)에 해당하는 부분 및 상기 교차 영역들(300a, 300b)의 사이의 길이(L4)에 해당하는 부분은 상기 제1 폭(W1)보다 작은 제4 폭(W4)을 가질 수 있다. 상기 제2 배선들(200a, 200b)은 각각 교차 영역들(300a, 300b)로부터 제2 방향(도 1의 y 방향)으로 소정 길이(L2, L3)에 해당하는 부분은 각각 상기 제2 폭(W2) 및 제3 폭(W3)보다 작은 제5 폭(W5) 및 제6 폭(W6)을 가질 수 있다.
상기 제4 폭(W4), 제5 폭(W5) 및 제6 폭(W6)은 각각 상기 제1 폭(W1), 제2 폭(W2) 및 제3 폭(W3)으로부터 일정 비율로 축소된 값을 가질 수 있다. 이에 의해, 상기 제1 폭(W1)과 제4 폭(W4)의 사이, 상기 제2 폭(W2)과 제5 폭(W5)의 사이 및 상기 제3 폭(W3)과 제6 폭(W6)의 사이에 배선들(100, 200a, 200b)의 선폭 축소를 위한 절곡부(B)들이 형성될 수 있다.
상기 제4 폭(W4), 제5 폭(W5) 및 제6 폭(W6)은 예를 들어, 각각 상기 제1 폭(W1), 제2 폭(W2) 및 제3 폭(W3)으로부터 0.7 내지 0.9배의 치수를 가질 수 있다. 상기 제4 폭(W4), 제5 폭(W5) 및 제6 폭(W6)은, 상기 교차 영역들(300a, 300b)의 대각선들(DL1a, DL1b, DL2a, DL2b) 중 큰 대각선의 길이 중 가장 큰 값이 제4 폭(W4), 제5 폭(W5) 및 제6 폭(W6) 중 가장 큰 값과 유사한 범위의 수치를 가지도록 결정될 수 있다. 이는, 상기 배선의 제조 과정에서 발생될 수 있는 불량을 방지하고, 공정의 효율성을 향상시키기 위한 것으로, 도 8a 내지 도 8e를 참조하여 아래에 상세히 설명한다.
상기 소정 길이들(L1a, L1b, L2, L3)는 소정의 최소값 및 최대값의 범위 내에서 정해질 수 있다. 상기 최소값은 배선의 제조 공정의 효율을 향상시키기 위해 상기 배선들(100, 200a, 200b)이 일정 길이 이상에서 축소된 제4 폭(W4), 제5 폭(W5) 및 제6 폭(W6)을 가져야 하기 때문에 한정될 수 있다. 상기 최소값은 각각 제1 폭(W1), 제2 폭(W2) 및 제3 폭(W3)의 0.3배 내지 0.5배의 수치일 수 있다. 상기 최대값은 상기 배선들(100, 200a, 200b)이 축소된 폭들(W4, W5, W6)을 가지는 구간이 길어지는 경우, 배선들(100, 200a, 200b)의 저항이 증가하므로 이를 방지하기 위함이다. 상기 최대값은 각각 제1 폭(W1), 제2 폭(W2) 및 제3 폭(W3)의 약 10배 내지 15배의 수치일 수 있다.
도 6b 및 도 6c를 참조하면, 교차하는 제1 배선(100) 및 제2 배선들(200a, 200b)이 제공된다. 상기 제1 배선(100)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 상기 제2 배선들(200a, 200b)은 각각 제2 폭(W2) 및 제3 폭(W3)을 가지고 제2 방향(도 1의 y 방향)으로 연장된다. 단, 상기 제2 배선들(200a, 200b)은 교차 영역들(300a, 300b)로부터 한 방향으로만 평행하게 연장된다. 도 6b의 실시예에서는 서로 동일한 방향으로 연장되며, 도 6c의 실시예에서는 서로 180도의 각을 이루며 연장된다.
상기 교차 영역들(300a, 300b)로부터의 소정 길이(L2, L3)는 제2 폭(W2) 및 제3 폭(W3)의 크기에 따라 서로 동일할 수 있다. 또는, 각각의 선폭(W2, W3)에 비례하여 다르게 형성될 수도 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조들을 도시하는 평면도들이다.
도 7a를 참조하면, 교차하는 제1 배선(100) 및 제2 배선들(200a, 200b, 200c)이 제공된다. 상기 제1 배선(100)은 제1 폭(W1)을 가지고 제1 방향(도 1의 x 방향)으로 연장된다. 상기 제2 배선들(200a, 200b, 200c)은 각각 제2 폭(W2), 제3 폭(W3) 및 제4 폭(W4)을 가지고 제2 방향(도 1의 y 방향)으로 연장된다.
상기 제1 배선(100)은 교차 영역들(300a, 300b, 300c)로부터 제1 방향(도 1의 x 방향)으로 소정 길이(L1a, L1b, L1c)에 해당하는 부분, 상기 교차 영역들(300a, 300b, 300c) 및 교차 영역들(300a, 300c)의 사이 길이(L5)에 해당하는 부분에서 상기 제1 폭(W1)보다 작은 제5 폭(W5)을 가질 수 있다. 상기 제2 배선들(200a, 200b, 200c)은 각각 교차 영역들(300a, 300b, 300c)로부터 제2 방향(도 1의 y 방향)으로 소정 길이(L2, L3, L4)에 해당하는 부분은 각각 제2 폭(W2), 제3 폭(W3) 및 제4 폭(W4)보다 작은 제6 폭(W6), 제7 폭(W7) 및 제8 폭(W8)을 가질 수 있다. 상기 제5 폭(W5) 내지 제8 폭(W8)은 각각 상기 제1 폭(W1) 내지 제4 폭(W4)으로부터 일정 비율로 축소된 값을 가질 수 있다.
상기 소정 길이들(L1a, L1b, L1c, L2, L3, L4)은 서로 상이할 수 있으며, 소정의 최소값 및 최대값의 범위 내에서 정해질 수 있다. 상기 최대값은 각각 제1 폭(W1) 내지 제4 폭(W4)의 약 10배 내지 15배의 수치일 수 있다. 이 경우, 동일한 방향으로 연장되는 상기 제2 배선들(200b, 200c) 사이의 길이(L5)가 상기 제1 폭(W1)에 비하여 약 10배 내지 15배의 수치인 경우, 상기 제1 배선(100)은 일정하게 제5 폭(W5)으로 연장될 수 있다.
도 7b를 참조하면, 동일한 방향으로 연장되는 상기 제2 배선들(200b, 200c) 사이의 길이(L5)가 상기 제1 폭(W1)에 비하여 약 10배 내지 15배의 수치 이상인 경우, 상기 제1 배선(100)은 상기 인접한 교차 영역들(300a, 300b)로부터 일정 거리(L1a, L1b) 이후에 제1 폭(W1)의 선폭을 가질 수 있다. 이는 다른 교차 영역들(300b, 300c) 사이에서도 마찬가지일 수 있다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다. 도 8a 내지 도 8e에는 도 1의 절단선 A - A', B - B' 및 C - C'에 대응하는 단면도들이 도시된다.
도 8a를 참조하면, 기판(400) 상에 절연막 패턴(410)이 형성된다. 도 1을 함께 참조하면, 상기 절연막 패턴(410)은 각각 제1 폭(W1), 제3 폭(W3) 및 대각선(DL1) 길이의 폭을 갖도록 형성된다. 상기 절연막 패턴(410)은 식각 공정에 의해 형성될 수 있다. 별도의 식각 정지층(미도시)을 형성하여 식각이 수행될 수도 있다.
상기 기판(400)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)을 포함할 수 있다. 도시되지 않았으나, 상기 기판(400)은 게이트와 같은 반도체 소자의 구조물(미도시)을 포함할 수 있다.
상기 절연막 패턴(410)은 저유전(low-k) 물질로 형성될 수 있다. 상기 저유전 물질은 약 4 미만의 유전 상수(dielectric constant)를 가질 수 있다. 상기 저유전 물질은 예를 들어, 실리콘 탄화물(SiC), 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물일 수 있다. 또는, HSQ(Hydrogen silesquioxane), FSG(Fluorinated Silicate Glass), MSQ(Methyl SilsesQuioxane)와 같은 도핑된 산화물, 또는 에어로겔(aerogel)과 같은 다공성 물질을 포함할 수 있다.
도 8b를 참조하면, 상기 절연막 패턴(410) 상에 배선층(420)을 적층하는 단계를 도시한다. 도시된 바와 같이, 상기 배선층(420)은 상기 절연막 패턴(410)을 따라 균일하게 증착된다.
상기 배선층(420)은 도전성 물질을 포함할 수 있다. 상기 배선층(420)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C)로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 금속 합금, 전도성 금속 산화물, 전도성 고분자 재료, 전도성 복합 재료 중 어느 하나를 포함할 수 있다. 상기 배선층(420)은 물리 기상 증착법(Physical Vapor Deposition, PVD), 화학 기상 증착법(Chemical Vapor Deposition, CVD) 또는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 증착할 수 있다.
상기 배선층(420)은 하부에는 확산 방지막(미도시)을 포함할 수 있다. 상기 확산 방지막(미도시)은 티타늄 질화물(TiN), 티타늄 질화물/텅스텐(TiN/W), 티타늄/티타늄 질화물(Ti/TiN), 텅스텐 질화물(WN), 텅스텐/텅스텐 질화물(W/WN), 탄탈륨 질화물(TaN), 탄탈륨/탄탈륨 질화물(Ta/TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN) 및 텅스텐 실리콘 질화물(WSiN)로 이루어진 집단에서 선택된 하나 이상의 금속 질화물일 수 있다. 상기 확산 방지막(미도시)은 CVD, ALD 또는 스퍼터링(sputtering)을 포함하는 PVD 방식으로 증착할 수 있다.
도 8c를 참조하면, 상기 배선층(420)의 증착이 더 진행된 모습을 도시한다. 상기 제3 폭(W3)은 상기 제1 폭(W1) 및 상기 대각선(DL1)보다 작으므로, 상기 제3 폭(W3)의 너비를 가지는 영역이 먼저 배선층(420)을 이루는 도전성 물질로 채워지게 되며, 상기 제1 폭(W1) 및 상기 대각선(DL1)의 치수에 해당하는 너비를 가지는 영역은 증착이 완료되지 않은 상태이다.
도 8d를 참조하면, 상기 배선층(420)의 증착이 완료된 모습을 도시한다. 상기 제1 폭(W1) 및 상기 대각선(DL1)의 치수에 해당하는 너비를 가지는 영역까지 도전성 물질로 채워진다. 상기 제3 폭(W3)의 너비를 가지는 영역은 중심에 증착 물질에 의해 볼록한 부분이 형성될 수 있다.
도 8e를 참조하면, 절연막 패턴(410)의 상부에 적층된 배선층(420)을 제거하는 단계가 진행된다. 이는 절연막 패턴(410) 내에만 상기 배선층(420)이 남도록 평탄화하는 공정이다. 본 공정은 화학 기계적 연마법(Chemical Mechanical Polishing, CMP)에 의할 수 있다. 이에 의해 최종적으로, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조가 제조된다.
본 발명에 따른 반도체 소자의 배선 구조에 의하면, 도 1의 제1 배선(100) 및 제2 배선(200)이 교차되는 교차 영역(300)에서 선폭을 축소함으로써, 상기 교차 영역(300)의 대각선(DL1)을 따른 단면에서 배선층(420)이 심(seam)없이 증착될 수 있다. 또한, 상기 대각선(DL1)의 길이와 상기 제1 폭(W1)의 치수가 유사하게 형성되므로, 상기 절연막 패턴(410) 상에 증착되어 CMP에 의해 제거되는 배선층(420) 물질을 최소화하면서 상기 배선층(420)들을 형성할 수 있다. 따라서 배선 공정의 효율이 향상될 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조를 도시하는 전자 현미경 사진들이다.
도 9a 및 도 9b를 참조하면, 주사 전자 현미경(Scanning Electron Microscopy, SEM)에 의해 분석한 배선 구조가 나타난다. 세 개의 배선들(100a, 100b, 100c)이 서로 교차 영역(300)을 통해 연결되는 구조를 갖는다.
도 9a의 경우, 배선들(100a, 100b, 100c)이 동일한 제1 폭(W1)으로 일정하게 형성된 경우를 도시한다. 도 9b의 경우, 본 발명에 따른 배선 구조를 도시하며, 배선들(100a, 100b, 100c)이 교차 영역(300)으로부터 소정 거리에서 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 갖는 구조이다. 본 발명에 따른 배선 구조에 의하면, 도 9a에서와 같은 심(seam)(S)이 발생하지 않는다. 따라서, 배선 물질을 최소량만 증착하여 배선 구조를 형성할 수 있게 된다.
도 10은 본 발명에 따른 반도체 소자의 배선 구조를 형성하기 위한 레이아웃 방법을 도시하는 흐름도이다.
도 10을 참조하면, 배선 구조의 레이아웃을 위하여, 먼저 배선들이 교차하는 영역을 인지하는 단계(S10)가 수행된다. 기존 배선 구조의 레이아웃 데이터로부터 두 개 이상의 배선들이 교차하는 영역을 독출하는 단계에 해당한다.
다음으로, 상기 단계(S10)로부터 인지된 교차하는 영역에서, 교차 영역을 규정하는 단계(S20)가 수행된다. 상기 교차 영역은, 배선들이 교차하는 영역에서, 상기 배선들 또는 그 연장선들에 의해 정의되는 폐곡선으로 정의할 수 있다. 상기 폐곡선은 닫힌 영역을 의미하는 용어로, 본 명세서에서는, 폐곡선을 이루는 선들이 직선인지 곡선인지에 무관하게 넓은 의미로 사용한다. 상기 교차 영역은, 도 3d 및 도 3e를 참조하여 상술한 바와 같이, 교차하는 배선들이 서로 평행한 경우에는, 상기 배선층에 평행한 수직 연결부를 포함하여 상기 교차 영역을 규정한다.
다음으로, 상기 배선들의 선 폭을 변화시키며 교차 영역의 대각선 길이를 측정하는 단계(S30)가 수행된다. 상기 배선들의 원래의 선폭으로부터 일정 비율씩 계속적으로 감소시키며 그에 해당하는 상기 교차 영역의 대각선의 길이를 측정하는 방식을 사용할 수 있다. 이 경우, 교차하는 두 개 이상의 배선들을 동일한 비율로 축소시키며 측정이 수행될 수 있다. 예를 들어, 배선들의 선폭을 원래 선폭의 0.9배에서부터 0.01 배씩 감소시키면서, 생성되는 교차 영역의 대각선의 길이를 측정한다. 상기 대각선은 상기 교차 영역 내부의 임의의 두 점을 이은 선 중 가장 긴 선을 의미한다. 상기 교차 영역이 원의 형상인 경우, 상기 대각선은 지름에 해당할 수 있다. 상기 교차 영역이 다각형의 형상인 경우, 상기 대각선은 임의의 두 각을 이은 선분 중 가장 긴 선에 해당할 수 있다.
다음으로, 상기 대각선의 길이를 원래의 선폭과 비교하여 가장 유사한 값에 해당하는 선폭의 축소 비율을 결정하는 단계(S40)가 수행된다. 축소되는 선폭의 비율에 따라, 상기 대각선의 길이가 변화하고, 상기 대각선의 길이가 원래의 선폭과 가장 유사해지는 경우의 비율을 찾는 단계이다. 이에 의해, 선폭의 축소 비율을 결정할 수 있다.
마지막으로, 상기 배선들이 축소된 선폭을 가지는 범위를 설정하는 단계(S50)가 수행된다. 상기 배선들은 상기 교차 영역을 포함하여, 상기 교차 영역으로부터 연장되는 소정의 길이에서 상기 축소된 선폭을 가지게 된다. 상기 소정의 길이는 상기 교차 영역으로부터 원래의 선폭의 0.3 배 내지 15 배의 길이에 해당할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 메모리 카드의 개략도이다.
상기 메모리 카드(1000)는 제어기(1100)와 메모리(1200)가 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들면, 제어기(1100)에서 명령을 내리면, 메모리(1200)는 데이터를 전송할 수 있다.
상기 메모리(1200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자를 포함할 수 있다. 특히, 메모리(1200)는 앞에서 설명한 본 발명의 기술적 사상에 의한 도1 내지 도 7b에 도시된 반도체 소자들 중에서 선택되는 적어도 하나의 반도체 소자의 특징적 구조를 포함할 수 있다.
상기 메모리 카드(1000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(Smart Media card, SM), 씨큐어 디지털 카드(Secure Digital card, SD), 미니-씨큐어 디지털 카드(mini-Secure Digital card, 미니 SD), 및 멀티미디어 카드(MultiMedia Card, MMC) 등과 같은 다양한 메모리 카드를 구성할 수 있다.
도 12는 본 발명의 기술적 사상에 의한 반도체 소자를 포함하는 시스템의 개략도이다.
상기 시스템(2000)에서, 프로세서(2100), 메모리(2200), 및 입/출력 장치(2300)는 버스(2400)를 이용하여 상호 데이터 통신할 수 있다.
상기 시스템(2000)의 메모리(2200)는 RAM(Random Access Memory) 및 ROM (Read Only Memory)을 포함할 수 있다. 또한, 상기 시스템(2000)은 플로피 디스크 드라이브(floppy disk drive) 및 CD(compact disk) ROM 드라이브와 같은 주변 장치(2500)를 포함할 수 있다.
상기 메모리(2200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자를 포함할 수 있다. 특히, 상기 메모리(2200)는 앞에서 설명한 본 발명의 기술적 사상에 의한 도1 내지 도 7b에 도시된 반도체 소자들 중에서 선택되는 적어도 하나의 반도체 소자의 특징적 구조를 포함할 수 있다.
상기 메모리(2200)는 프로세서(2100)의 동작을 위한 코드 및 데이터를 저장할 수 있다.
상기 시스템(2000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(Portable Multimedia Player, PMP), 고상 디스크(Solid State Disk, SSD), 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 제1 배선
200, 200a, 200b, 200c: 제2 배선
300, 300a, 300b: 교차 영역
305: 수직 연결부
400: 기판
410: 절연막 패턴
420: 배선층

Claims (10)

  1. 제1 폭을 가지고 제1 방향으로 연장되는 제1 배선; 및
    상기 제1 배선과 교차하며 제2 방향으로 연장되고, 상기 제1 폭과 동일하거나 작은 제2 폭을 가지는 제2 배선;을 포함하고,
    상기 제1 배선 및 상기 제2 배선은, 상기 제1 배선 및 상기 제2 배선이 교차하는 교차 영역으로부터 소정 길이에서 각각 상기 제1 폭 및 상기 제2 폭보다 작은 제3 폭 및 제4 폭을 가지는 것을 특징으로 하는 반도체 소자의 배선 구조.
  2. 제1 항에 있어서,
    상기 교차 영역은 상기 제1 배선 및 상기 제2 배선이 각각 상기 제3 폭 및 상기 제4 폭으로 연장되어 정의되는 폐곡선인 것을 특징으로 하는 반도체 소자의 배선 구조.
  3. 제2 항에 있어서,
    상기 제3 폭 및 상기 제4 폭은, 상기 교차 영역을 이루는 상기 폐곡선 상의 임의의 두 점에 의한 직선 중 가장 큰 직선의 길이가 상기 제1 폭의 치수의 0.8 내지 1.2배의 치수를 가지도록 결정되는 것을 특징으로 하는 반도체 소자의 배선 구조.
  4. 제1 항에 있어서,
    상기 제3 폭 및 상기 제4 폭은, 각각 상기 제1 폭 및 상기 제2 폭으로부터 동일한 비율로 축소된 치수를 가지는 것을 특징으로 하는 반도체 소자의 배선 구조.
  5. 제1 항에 있어서,
    상기 제3 폭 및 상기 제4 폭은 각각 상기 제1 폭 및 상기 제2 폭의 0.7 배 내지 0.9배의 치수를 가지는 것을 특징으로 하는 반도체 소자의 배선 구조.
  6. 제1 항에 있어서,
    상기 제1 방향 및 상기 제2 방향은 서로 수직이고, 상기 제1 폭 및 상기 제2 폭은 동일한 것을 특징으로 하는 반도체 소자의 배선 구조.
  7. 제1 항에 있어서,
    상기 소정 길이는 상기 제2 폭의 0.3배 이상의 치수인 것을 특징으로 하는 반도체 소자의 배선 구조.
  8. 제1 항에 있어서,
    상기 소정 길이는 상기 제1 폭의 10배 이하의 치수인 것을 특징으로 하는 반도체 소자의 배선 구조.
  9. 제1 항에 있어서,
    상기 제1 배선 및 상기 제2 배선은 각각 상기 제1 폭과 상기 제3 폭 사이 및 상기 제2 폭과 상기 제4 폭 사이에 하나 이상의 절곡부를 포함하는 것을 특징으로 하는 반도체 소자의 배선 구조.
  10. 제1 항에 있어서,
    상기 제1 방향 및 상기 제2 방향은 서로 평행하고,
    상기 교차 영역은, 상기 제1 배선 및 상기 제2 배선을 연결하며 상기 제1 방향 및 상기 제2 방향에 수직한 수직 연결부 및 상기 수직 연결부의 연장선과 상기 제1 배선 및 상기 제2 배선이 교차하는 영역을 포함하는 것을 특징으로 하는 반도체 소자의 배선 구조.
KR1020100109255A 2010-11-04 2010-11-04 반도체 소자의 배선 구조 KR20120047596A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100109255A KR20120047596A (ko) 2010-11-04 2010-11-04 반도체 소자의 배선 구조
US13/238,632 US20120112364A1 (en) 2010-11-04 2011-09-21 Wiring structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109255A KR20120047596A (ko) 2010-11-04 2010-11-04 반도체 소자의 배선 구조

Publications (1)

Publication Number Publication Date
KR20120047596A true KR20120047596A (ko) 2012-05-14

Family

ID=46018843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109255A KR20120047596A (ko) 2010-11-04 2010-11-04 반도체 소자의 배선 구조

Country Status (2)

Country Link
US (1) US20120112364A1 (ko)
KR (1) KR20120047596A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
KR20210092916A (ko) 2020-01-17 2021-07-27 삼성전자주식회사 배선 구조물 및 이를 포함하는 수직형 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
US3436611A (en) * 1965-01-25 1969-04-01 Texas Instruments Inc Insulation structure for crossover leads in integrated circuitry
US3715635A (en) * 1971-06-25 1973-02-06 Bendix Corp High frequency matched impedance microcircuit holder
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
US5494853A (en) * 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
JP3375460B2 (ja) * 1995-05-11 2003-02-10 株式会社リコー 半導体装置
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) * 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6459331B1 (en) * 1997-09-02 2002-10-01 Kabushiki Kaisha Toshiba Noise suppression circuit, ASIC, navigation apparatus communication circuit, and communication apparatus having the same
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
CN1893084A (zh) * 2005-07-07 2007-01-10 松下电器产业株式会社 半导体装置
JP5142951B2 (ja) * 2008-11-10 2013-02-13 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
US20120112364A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
US10050197B2 (en) Resistance variable memory structure
CN101261979B (zh) 集成电路结构
JP4526587B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5657002B2 (ja) デバイス構造体およびその形成方法
CN104425715A (zh) 可变电阻存储器结构及其形成方法
JPH11340332A (ja) 信頼性を増強するための金属プラグの可変不純物添加
CN111129292B (zh) 记忆体结构及其形成方法
KR20150116518A (ko) 반도체 장치 및 이의 제조 방법
US9318381B2 (en) Method of fabricating conductive line of a semiconductor device
KR20120047596A (ko) 반도체 소자의 배선 구조
CN101271880B (zh) 半导体器件及其制造方法
KR102412190B1 (ko) 스택된 다마신 구조를 포함하는 반도체 장치 및 이의 제조 방법
CN103094197B (zh) 互连结构制造方法
CN102122651B (zh) 半导体器件及其制造方法
US20210272910A1 (en) Chemical direct pattern plating method
CN113223998B (zh) 具有金属间介电图案的半导体元件的制作方法
CN113380761A (zh) 半导体器件及其制备方法
CN113838884A (zh) 半导体器件以及形成半导体器件的方法
US8598711B2 (en) Semiconductor device and method for forming the same
US11842961B2 (en) Advanced metal interconnects with a replacement metal
US20240153868A1 (en) Interconnect structure with skipvia
US20230077760A1 (en) Top via interconnects without barrier metal between via and above line
TWI539571B (zh) 半導體裝置的導線及其製作方法
CN102324403A (zh) 超低介电常数薄膜铜互连的制作方法
CN115588648A (zh) 一种互连结构的制作方法、互连结构及半导体器件

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid