KR20120046632A - Light emitting device inculding graphene layer and nanocrystal layer - Google Patents

Light emitting device inculding graphene layer and nanocrystal layer Download PDF

Info

Publication number
KR20120046632A
KR20120046632A KR1020100108402A KR20100108402A KR20120046632A KR 20120046632 A KR20120046632 A KR 20120046632A KR 1020100108402 A KR1020100108402 A KR 1020100108402A KR 20100108402 A KR20100108402 A KR 20100108402A KR 20120046632 A KR20120046632 A KR 20120046632A
Authority
KR
South Korea
Prior art keywords
layer
graphene
conductive semiconductor
semiconductor layer
light emitting
Prior art date
Application number
KR1020100108402A
Other languages
Korean (ko)
Inventor
황성원
손철수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100108402A priority Critical patent/KR20120046632A/en
Publication of KR20120046632A publication Critical patent/KR20120046632A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

PURPOSE: A light emitting device for including a graphene layer and a nanocrystal layer is provided to improve the internal quantum efficiency of a light emitting device by exciting surface plasmon in an interface of a graphene layer and a nano crystal layer. CONSTITUTION: A first conductive semiconductor layer(20) is formed on a substrate(10). An active layer(30) is formed on the first conductive semiconductor layer. A nano crystal layer(40) is formed on the active layer. A graphene layer(50) is formed on the nano crystal layer. A second conductive semiconductor layer(60) is formed on the graphene layer.

Description

그래핀층 및 나노결정층을 포함하는 발광 소자{Light emitting device inculding graphene layer and nanocrystal layer}Light emitting device comprising a graphene layer and a nanocrystal layer TECHNICAL FIELD

그래핀층 및 나노결정층을 포함하는 발광 소자에 관한 것이다. 더 상세하게는 n형 반도체층과 활성층 사이 또는 p형 반도체층과 활성층 사이에 그래핀층 및 나노결정층을 포함하는 발광 소자에 관한 것이다.The present invention relates to a light emitting device including a graphene layer and a nanocrystalline layer. More particularly, the present invention relates to a light emitting device including a graphene layer and a nanocrystalline layer between an n-type semiconductor layer and an active layer or between a p-type semiconductor layer and an active layer.

발광 다이오드(Light emitting diode, LED)와 같은 발광 소자는 반도체의 pn 접합에서 전자와 정공의 재결합을 통해서 발광원을 구성하여, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 이와 같은 발광 소자는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 우수하여 저전압 구동이 가능하다. 또한, 이러한 발광 소자는 충격 및 진동에 강하고, 예열 시간과 복잡한 구동이 필요하지 않으며, 다양한 형태로 패키징할 수 있어 다양한 용도로 적용이 가능하다. A light emitting device such as a light emitting diode (LED) refers to a semiconductor device capable of realizing various colors of light by forming a light emitting source through recombination of electrons and holes in a pn junction of a semiconductor. Such a light emitting device has a long lifespan, can be downsized and lightweight, and has low light driving because of excellent light directivity. In addition, the light emitting device is resistant to shock and vibration, does not require preheating time and complicated driving, and can be packaged in various forms, and thus it is applicable to various uses.

그러나, 반도체 발광 소자 특히, 질화물 반도체 발광 소자는 낮은 광 추출 효율은 보이는데, 이는 질화 갈륨과 빛이 방출되는 공기 사이의 큰 굴절률 차이에 의해서, 발광 소자에서 발생된 빛의 상당 부분이 외부로 방출되지 않고 전반사되어 소멸되기 때문이다. 이러한 문제점을 해결하기 위해서, 반도체층에 요철 구조를 형성하여 전반사되는 빛의 양을 줄이고 있다. 하지만, 이런 방법은 내부에서 발생한 빛이 외부로 방출이 잘 되게 하는 외부 광 추출 효율을 향상시키는 방법일 뿐이다. 따라서, 발광 소자의 내부에서 발생하는 빛의 양을 증가시킬 수 있는 즉, 내부 양자 효율을 증가시킬 수 있는 방안이 필요하다.However, semiconductor light emitting devices, in particular, nitride semiconductor light emitting devices, exhibit low light extraction efficiency, due to the large difference in refractive index between gallium nitride and the air from which light is emitted, so that a large part of the light generated from the light emitting devices is not emitted to the outside. Because it is totally reflected and destroyed. In order to solve this problem, an uneven structure is formed in the semiconductor layer to reduce the amount of total reflection. However, this method is only a method of improving the external light extraction efficiency that allows the light generated from the inside to be emitted to the outside. Accordingly, there is a need for a method capable of increasing the amount of light generated inside the light emitting device, that is, increasing the internal quantum efficiency.

그래핀층 및 나노결정층을 포함하는 발광 소자를 제공한다.Provided is a light emitting device including a graphene layer and a nanocrystalline layer.

본 발명의 일 실시예에 따른 발광 소자는The light emitting device according to an embodiment of the present invention

기판;Board;

상기 기판 상에 마련된 제1도전형 반도체층;A first conductive semiconductor layer provided on the substrate;

상기 제1도전형 반도체층 상에 마련된 활성층;An active layer provided on the first conductive semiconductor layer;

상기 활성층 상에 마련된 제2도전형 반도체층; 및A second conductive semiconductor layer provided on the active layer; And

상기 제1도전형 반도체층과 상기 활성층의 사이 및 상기 활성층과 상기 제2도전형 반도체층의 사이 중에서 어느 하나의 사이에 마련되고, 그래핀층과 나노결정층을 구비하는 다층 구조물;을 포함할 수 있다.And a multi-layer structure provided between the first conductive semiconductor layer and the active layer and between the active layer and the second conductive semiconductor layer, the multilayer structure including a graphene layer and a nanocrystal layer. have.

상기 그래핀층은 상기 나노결정층 상에 마련될 수 있다.The graphene layer may be provided on the nanocrystal layer.

상기 나노결정층은 상기 그래핀층 상에 마련될 수 있다.The nanocrystal layer may be provided on the graphene layer.

상기 나노결정층은 Ge, Ga, Si, Ag 및 Au 중에서 선택된 적어도 어느 하나의 재료로 형성된 나노결정을 포함할 수 있다.The nanocrystal layer may include nanocrystals formed of at least one material selected from Ge, Ga, Si, Ag, and Au.

상기 나노결정층은 ZnO, SiO2, TiO2 및 SiN 중에서 선택된 어느 하나의 재료로 형성된 층을 포함할 수 있다.The nanocrystalline layer may include a layer formed of any one material selected from ZnO, SiO 2 , TiO 2, and SiN.

상기 기판과 상기 제1도전형 반도체층 사이에 마련된 제1전극을 더 포함하고, 상기 제2도전형 반도체층 상에 마련된 제2전극을 더 포함할 수 있다.The display device may further include a first electrode provided between the substrate and the first conductive semiconductor layer, and further include a second electrode provided on the second conductive semiconductor layer.

상기 제1도전형 반도체층 상에 상기 활성층, 상기 나노결정층, 상기 그래핀층 및 상기 제2도전형 반도체층과 이격되어 마련된 제1전극을 더 포함하고, 상기 제2도전형 반도체층 상에 마련된 제2전극을 더 포함할 수 있다.The semiconductor device may further include a first electrode disposed on the first conductive semiconductor layer and spaced apart from the active layer, the nanocrystal layer, the graphene layer, and the second conductive semiconductor layer. It may further include a second electrode.

상기 제1도전형 반도체층은 n형 반도체층이고, 상기 제2도전형 반도체층은 p형 반도체층일 수 있다.The first conductive semiconductor layer may be an n-type semiconductor layer, and the second conductive semiconductor layer may be a p-type semiconductor layer.

상기 그래핀층은 그래핀 시트(sheet), 그래핀 나노리본 및 그래핀 나노메쉬 중에서 선택된 어느 하나를 포함할 수 있다.The graphene layer may include any one selected from a graphene sheet, graphene nanoribbons, and graphene nanomeshes.

상기 그래핀 나노리본은 복수 개의 그래핀 나노리본을 포함하고, 상기 복수 개의 그래핀 나노리본은 서로 일정한 간격으로 이격되어 나란하게 배열될 수 있다.The graphene nanoribbons include a plurality of graphene nanoribbons, and the plurality of graphene nanoribbons may be arranged side by side to be spaced apart from each other at regular intervals.

상기 그래핀 나노메쉬는 서로 일정한 간격으로 이격되어 배열된 복수 개의 홀을 포함하는 그래핀일 수 있다.The graphene nanomesh may be graphene including a plurality of holes arranged spaced apart from each other at regular intervals.

본 발명의 일 실시예에 따른 발광 소자는 그래핀층 및 나노결정층을 구비하며, 활성층에서 발생한 빛이 상기 그래핀층과 상기 나노결정층의 계면에서 표면 플라즈몬을 여기 시킬 수 있다. 따라서, 상기 계면에서 발생한 표면 플라즈몬 공명에 의해서 발광 소자의 내부 양자 효율이 향상될 수 있다. 또한, 본 실시예에 따른 발광 소자의 전극은 그래핀으로 형성되어, 발광 소자의 광 추출 효율이 향상될 수 있다.The light emitting device according to the embodiment of the present invention includes a graphene layer and a nanocrystal layer, and light generated in the active layer may excite the surface plasmon at the interface between the graphene layer and the nanocrystal layer. Therefore, internal quantum efficiency of the light emitting device may be improved by surface plasmon resonance generated at the interface. In addition, the electrode of the light emitting device according to the present embodiment is formed of graphene, the light extraction efficiency of the light emitting device can be improved.

도 1은 본 발명의 일 실시예에 따른 그래핀층 및 나노결정층을 포함하는 발광 소자의 개략적인 단면도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 발광 소자가 포함하는 그래핀층의 다양한 예를 도시한 것이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 발광 소자의 전극 배치를 도시한 개략적인 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 그래핀층 및 나노결정층을 포함하는 발광 소자의 개략적인 단면도이다.1 is a schematic cross-sectional view of a light emitting device including a graphene layer and a nanocrystalline layer according to an embodiment of the present invention.
2A to 2C illustrate various examples of the graphene layer included in the light emitting device according to the embodiment of the present invention.
3A and 3B are schematic cross-sectional views illustrating an electrode arrangement of a light emitting device according to an embodiment of the present invention.
4 is a schematic cross-sectional view of a light emitting device including a graphene layer and a nanocrystal layer according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여, 본 발명의 일 실시예에 따른 그래핀층 및 나노결정층을 포함하는 발광 소자에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.Hereinafter, a light emitting device including a graphene layer and a nanocrystal layer according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following drawings, the same reference numerals refer to the same components, the size of each component in the drawings may be exaggerated for clarity and convenience of description.

도 1은 본 발명의 일 실시예에 따른 그래핀층 및 나노결정층을 포함하는 발광 소자(100)의 개략적인 단면도이다.1 is a schematic cross-sectional view of a light emitting device 100 including a graphene layer and a nanocrystalline layer according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 발광 소자(100)는 기판(10), 기판(10) 상에 마련된 제1도전형 반도체층(20), 제1도전형 반도체층(20) 상에 마련된 활성층(30), 활성층(30) 상에 마련된 제2도전형 반도체층(60) 및 제1도전형 반도체층(20)과 활성층(30) 사이 및 활성층(30)과 제2도전형 반도체층(60) 사이 중에서 어느 하나의 사이에 마련되고, 그래핀층(50)과 나노결정층(40)을 구비하는 다층 구조물을 포함할 수 있다. 본 실시예에 따른 발광 소자(100)는 활성층(30)에서 발생한 빛이 나노결정층(40)과 그래핀층(50)을 통해서 외부로 방출될 수 있다. Referring to FIG. 1, the light emitting device 100 according to the present exemplary embodiment may be disposed on a substrate 10, a first conductive semiconductor layer 20, and a first conductive semiconductor layer 20 provided on the substrate 10. The active layer 30, the second conductive semiconductor layer 60 and the first conductive semiconductor layer 20 and the active layer 30 provided on the active layer 30, and the active layer 30 and the second conductive semiconductor layer It is provided between any one of the (60), and may include a multi-layer structure having a graphene layer 50 and the nanocrystalline layer (40). In the light emitting device 100 according to the present exemplary embodiment, light generated in the active layer 30 may be emitted to the outside through the nanocrystalline layer 40 and the graphene layer 50.

기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 예를 들어, 사파이어, Si, 유리, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 재료로 형성될 수 있다. 기판(10)이 사파이어로 형성된 경우, 상기 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 요철상수가 13.001Å, a축 방향으로는 4.765Å의 요철 간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이러한 사파이어 기판층(10)의 C면의 경우 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 성장용 기판으로 사용될 수 있다.The substrate 10 may be a substrate for growing a semiconductor single crystal, and may be formed of, for example, a material such as sapphire, Si, glass, ZnO, GaAs, SiC, MgAl 2 O 4, MgO, LiAlO 2, LiGaO 2, GaN, or the like. In the case where the substrate 10 is formed of sapphire, the sapphire is a crystal having hexagonal-Rhombo R3c symmetry. The sapphire orientation plane has a C (0001) plane, an A (1120) plane, an R (1102) plane, and the like. In the case of the C surface of the sapphire substrate layer 10, the growth of the nitride thin film is relatively easy and stable at a high temperature, and thus, it may be used as a nitride growth substrate.

제1도전형 반도체층(20)은 제1도전형 불순물로 도핑된 질화물 반도체로 형성될 수 있다. 즉, 제1도전형 반도체층(20)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제1도전형 불순물로 도핑하여 형성될 수 있다. 제1도전형 반도체층(20)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, Si, Ge, Se, Te 등을 포함할 수 있다. 한편, 제1도전형 반도체층(20)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 성장될 수 있다.The first conductive semiconductor layer 20 may be formed of a nitride semiconductor doped with the first conductive impurity. That is, the first conductive semiconductor layer 20 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. The semiconductor material may be formed by doping with a first conductive impurity. The nitride semiconductor forming the first conductive semiconductor layer 20 may include, for example, GaN, AlGaN, InGaN, or the like. The first conductive impurity may be an n-type impurity, and the n-type impurity may include, for example, Si, Ge, Se, Te, or the like. Meanwhile, the first conductive semiconductor layer 20 may include metal-organic chemical vapor deposition (MOCVD), hydrogen vapor phase epitaxy (HVPE), and molecular beam epitaxy (MBE). ) And the like.

활성층(30)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1) 등의 반도체 재료로 형성될 수 있다. 또한, 활성층(30)은 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층일 수 있다.The active layer 30 emits light having a predetermined energy by recombination of electrons and holes, and semiconductor materials such as In x Ga 1 - x N (0 ≦ x ≦ 1) such that the band gap energy is adjusted according to the indium content. It can be formed as. In addition, the active layer 30 may be a multi-quantum well (MQW) layer in which a quantum barrier layer and a quantum well layer are alternately stacked.

제2도전형 반도체층(60)은 제2도전형 불순물로 도핑된 질화물 반도체로 형성될 수 있다. 즉, 제2도전형 반도체층(60)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 제2도전형 반도체층(60)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, Mg, Zn, Be 등을 포함할 수 있다. 그리고, 제2도전형 반도체층(60)은 MOCVD, HVPE, MBE 등으로 성장될 수 있다. 한편, 제1 및 제2도전형 반도체층(20, 60)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.The second conductive semiconductor layer 60 may be formed of a nitride semiconductor doped with a second conductive impurity. That is, the second conductive semiconductor layer 60 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. It may be formed by doping a semiconductor material with a second conductive impurity. The nitride semiconductor forming the second conductive semiconductor layer 60 may include, for example, GaN, AlGaN, InGaN, or the like. The second conductive impurity may be a p-type impurity, and the p-type impurity may include, for example, Mg, Zn, Be, or the like. In addition, the second conductive semiconductor layer 60 may be grown by MOCVD, HVPE, MBE, or the like. Meanwhile, although the first and second conductive semiconductor layers 20 and 60 are described as n-type and p-type semiconductor layers, respectively, the first and second conductive semiconductor layers 20 and 60 may be p-type and n-type semiconductor layers, respectively.

나노결정층(40) 및 그래핀층(50)을 구비하는 다층 구조물은 제1도전형 반도체층(20)과 활성층(30) 사이 및 활성층(30)과 제2도전형 반도체층(60) 사이 중에서 적어도 어느 하나의 사이에 마련될 수 있다. 도 1에는 상기 다층 구조물이 활성층(30)과 제2도전형 반도체층(60) 사이에 마련된 것으로 도시되어 있으나, 상기 다층 구조물은 제1도전형 반도체층(20)과 활성층(30) 사이에 마련될 수도 있다.The multi-layer structure including the nanocrystalline layer 40 and the graphene layer 50 may be formed between the first conductive semiconductor layer 20 and the active layer 30 and between the active layer 30 and the second conductive semiconductor layer 60. It may be provided between at least one. In FIG. 1, the multilayer structure is provided between the active layer 30 and the second conductive semiconductor layer 60, but the multilayer structure is provided between the first conductive semiconductor layer 20 and the active layer 30. May be

나노결정층(40)은 그래핀층(50)의 상면에 또는 그 하면에 마련될 수 있으며, 복수 개의 나노결정(nanocrystal, 43) 및 복수 개의 나노결정(43)을 감싸고 있는 층(41)을 포함할 수 있다. 도 1에는 나노결정층(40)이 그래핀층(50)의 하면에 마련되도록 도시되었으나, 나노결정층(40)은 그래핀층(50)의 상면에 마련될 수도 있다. 나노결정층(40)은 상기 층(41)에 나노결정(43)을 주입하여 형성할 수 있다. 또는, 나노결정층(40)은 나노결정(43)과 상기 층(41)을 형성할 재료를 적절한 비율로 함께 스퍼터링(sputtering)하여 형성할 수 있으며, 열처리 공정을 더 수행할 수 있다.The nanocrystalline layer 40 may be provided on the top surface or the bottom surface of the graphene layer 50, and includes a plurality of nanocrystals 43 and a layer 41 surrounding the plurality of nanocrystals 43. can do. In FIG. 1, the nanocrystal layer 40 is illustrated to be provided on the bottom surface of the graphene layer 50, but the nanocrystal layer 40 may be provided on the top surface of the graphene layer 50. The nanocrystalline layer 40 may be formed by injecting the nanocrystals 43 into the layer 41. Alternatively, the nanocrystal layer 40 may be formed by sputtering together the nanocrystals 43 and the material for forming the layer 41 at an appropriate ratio, and may further perform a heat treatment process.

나노결정(43)은 반도체 또는 금속으로 형성될 수 있다. 여기에서, 상기 반도체는 예를 들어, 실리콘(Si), 게르마늄(Ge) 등을 포함할 수 있으며, 상기 금속은 예를 들어, 갈륨(Ga), 은(Ag), 금(Au) 등을 포함할 수 있다. 또한, 나노결정(43)은 실리콘(Si), 게르마늄(Ge), 갈륨(Ga), 은(Ag), 금(Au) 등으로 구성된 그룹에서 선택된 적어도 두 개의 재료로 형성될 수 있다. 예를 들어, 복수 개의 나노 결정(43) 중에서 일부는 실리콘으로 형성되고, 나머지는 갈륨으로 형성될 수 있다. 한편, 나노결정(43)의 크기는 수 내지 수십 nm일 수 있다. The nanocrystals 43 may be formed of a semiconductor or a metal. Here, the semiconductor may include, for example, silicon (Si), germanium (Ge), or the like, and the metal may include, for example, gallium (Ga), silver (Ag), gold (Au), or the like. can do. In addition, the nanocrystal 43 may be formed of at least two materials selected from the group consisting of silicon (Si), germanium (Ge), gallium (Ga), silver (Ag), gold (Au), and the like. For example, some of the plurality of nanocrystals 43 may be formed of silicon, and others may be formed of gallium. Meanwhile, the size of the nanocrystals 43 may be several nm to several tens of nm.

그리고, 나노결정(43)을 감싸고 있는 층(41)은 산화막 또는 질화막일 수 있다. 여기에서, 상기 산화막은 예를 들어, 산화 아연(ZnO), 이산화 실리콘(SiO2) 및 이산화 티타늄(TiO2) 등으로 형성될 수 있으며, 상기 질화막은 질화 실리콘(SiN) 등으로 형성될 수 있다. 한편, 나노결정층(40)의 두께는 약 100nm 이하일 수 있다.In addition, the layer 41 surrounding the nanocrystals 43 may be an oxide film or a nitride film. Here, the oxide film may be formed of, for example, zinc oxide (ZnO), silicon dioxide (SiO 2 ), titanium dioxide (TiO 2 ), or the like, and the nitride film may be formed of silicon nitride (SiN) or the like. . Meanwhile, the thickness of the nanocrystal layer 40 may be about 100 nm or less.

그리고, 그래핀층(50)은 나노결정층(40)의 상면 또는 그의 하면에 마련될 수 있다. 도 1에는 그래핀층(50)이 나노결정층(40)의 상면에 마련되도록 도시되었으나, 그래핀층(50)은 나노결정층(40)의 하면에 마련될 수도 있다. 그래핀층(50)은 나노결정층(40) 상에 화학 증기 증착법(chemical vapor deposition, CVD), 기계적 또는 화학적 박리법, 에피택시(epitaxy) 성장법 등으로 형성될 수 있다. 그래핀층(50)은 그래핀 시트(sheet), 그래핀 나노리본 및 그래핀 나노메쉬 등을 포함할 수 있으며, 이에 대해서는 도 2a 내지 도 2c를 참조하여 더 상세하게 설명하기로 한다.In addition, the graphene layer 50 may be provided on the top surface or the bottom surface of the nanocrystal layer 40. In FIG. 1, the graphene layer 50 is illustrated to be provided on the top surface of the nanocrystal layer 40, but the graphene layer 50 may be provided on the bottom surface of the nanocrystal layer 40. The graphene layer 50 may be formed on the nanocrystalline layer 40 by chemical vapor deposition (CVD), mechanical or chemical exfoliation, epitaxial growth, or the like. The graphene layer 50 may include a graphene sheet, graphene nanoribbons, graphene nanomeshes, and the like, which will be described in more detail with reference to FIGS. 2A to 2C.

활성층(30)에서 발생한 빛은 나노결정층(40)과 그래핀층(50)의 계면에서 표면 플라즈몬을 여기 시켜서, 표면 플라즈몬 공명을 일으킬 수 있다. 표면 플라즈몬 파(surface plasmon wave)란 전도체와 유전체의 경계 면을 따라 진행하는 전자기파의 일종이다. 특정 파장의 광을 평편한 전도체에 조사하는 경우, 대배분의 광 에너지가 자유 전자로 전이되는 공명 현상이 일어날 수 있으며, 이를 표면 플라즈몬 공명(surface plasmon resonance)이라고 한다. 특히, 나노 크기의 전도체 구조에서 발생한 표면 플라즈몬을 국소 표면 플라즈몬 공명(localized surface plasmon resonance)이라고 한다. 이렇게 표면 플라즈몬 공명이 일어나기 위한 조건으로는 입사광의 파장, 전도체와 접하고 있는 물질의 굴절률 등이 있으며, 활성층(30)과 그래핀층(50) 간의 거리가 중요할 수 있다. 활성층(30)에서 방출된 빛은 나노결정층(40)과 그래핀층(50)의 계면에서 표면 플라즈몬을 여기시켜, 활성층(30)에서 발생하는 빛의 양을 증가시킬 수 있으며, 활성층(30)의 내부 양자 효율을 향상시킬 수 있다.The light generated in the active layer 30 may excite the surface plasmon at the interface between the nanocrystalline layer 40 and the graphene layer 50, thereby causing surface plasmon resonance. Surface plasmon waves are a type of electromagnetic waves that travel along the interface between a conductor and a dielectric. When irradiating light of a certain wavelength onto a flat conductor, resonance may occur, in which large amounts of light energy are transferred to free electrons, which is called surface plasmon resonance. In particular, surface plasmons that occur in nanoscale conductor structures are called localized surface plasmon resonances. Such conditions for surface plasmon resonance may include the wavelength of incident light, the refractive index of the material in contact with the conductor, and the distance between the active layer 30 and the graphene layer 50 may be important. Light emitted from the active layer 30 may excite the surface plasmon at the interface between the nanocrystalline layer 40 and the graphene layer 50 to increase the amount of light generated in the active layer 30, the active layer 30 It can improve the internal quantum efficiency.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 발광 소자(100)가 포함하는 그래핀층의 다양한 예를 도시한 것이다.2A to 2C illustrate various examples of the graphene layer included in the light emitting device 100 according to an embodiment of the present invention.

도 2a를 참조하면, 본 실시예에 따른 발광 소자(100)의 그래핀층(도 1의 50)은 그래핀 시트(graphene sheet)(51)를 포함할 수 있다. 그래핀 시트(51)는 2차원의 평면 형태로 마련된 그래핀이다. 그래핀 시트(51)를 형성하는 그래핀은 탄소원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께 예를 들어, 약 0.34nm의 두께를 가지는 전도성 물질이다. 그래핀은 구조적, 화학적으로 매우 안정적이며, 우수한 전도체로서 실리콘보다 약 100배 정도 빠른 전하 이동도를 가지고, 구리보다 약 100배 정도 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 투명도가 우수한데, 종래에 투명 전극으로 사용되던 ITO(indium tin oxide)보다 높은 투명도를 갖는다.Referring to FIG. 2A, the graphene layer (50 of FIG. 1) of the light emitting device 100 according to the present exemplary embodiment may include a graphene sheet 51. The graphene sheet 51 is graphene provided in a planar form in two dimensions. Graphene, which forms the graphene sheet 51, is a conductive material having carbon atoms in a two-dimensional honeycomb arrangement and having a thickness of one atom, for example, about 0.34 nm. Graphene is structurally and chemically very stable, and is a good conductor, it has a charge mobility about 100 times faster than silicon and can carry about 100 times more current than copper. In addition, graphene is excellent in transparency, and has a higher transparency than indium tin oxide (ITO), which is conventionally used as a transparent electrode.

도 2b를 참조하면, 본 실시예에 따른 발광 소자(100)의 그래핀층(도 1의 50)은 복수 개의 그래핀 나노 리본(53)을 포함할 수 있으며, 복수 개의 그래핀 나노리본(53)은 주기적으로 배열될 수 있다. 즉, 복수 개의 그래핀 나노리본(53)은 서로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 여기에서, 그래핀 나노리본(53)은 그래핀 띠 모양을 말하며, 그래핀을 부분적으로 에칭하여 형성할 수 있다. 그래핀 나노리본(53)이 서로 이격된 거리와 그래핀 나노리본(53)의 크기 즉, 너비는 표면 플라즈몬 효과를 극대화하기 위해서 선택될 수 있다. 한편, 도 2b에는 그래핀 나노리본(53)이 예를 들어, 나노결정층(40) 상에 마련된 것으로 도시되어 있다.Referring to FIG. 2B, the graphene layer (50 of FIG. 1) of the light emitting device 100 according to the present exemplary embodiment may include a plurality of graphene nano ribbons 53 and a plurality of graphene nanoribbons 53. May be arranged periodically. That is, the plurality of graphene nanoribbons 53 may be arranged side by side spaced apart from each other at regular intervals. Herein, the graphene nanoribbons 53 refer to graphene strips and may be formed by partially etching the graphene. The distance that the graphene nanoribbons 53 are spaced apart from each other and the size, that is, the width, of the graphene nanoribbons 53 may be selected to maximize the surface plasmon effect. Meanwhile, in FIG. 2B, graphene nanoribbons 53 are illustrated on the nanocrystalline layer 40.

그리고, 도 2c를 참조하면, 본 실시예에 따른 발광 소자(100)의 그래핀층(도 1의 50)은 복수 개의 홀(57)이 주기적으로 형성된 그래핀 나노메쉬(55)를 포함할 수 있다. 즉, 복수 개의 홀(57)은 그래핀 나노메쉬(55)에 서로 일정한 간격으로 이격되어 형성될 수 있다. 여기에서, 홀(57)은 그래핀을 부분적으로 에칭하여 형성할 수 있다. 홀(57)의 단면 형상은 원형으로 도시되어 있으나, 이에 한정되는 것은 아니며 정사각형, 오각형, 육각형 등의 다각형일 수 있다. 복수 개의 홀(57)이 이격된 거리와 홀(57)의 크기는 표면 플라즈몬 효과를 극대화하기 위해서 선택될 수 있다. 한편, 도 2c에는 그래핀 나노메쉬(55)가 예를 들어, 나노결정층(40) 상에 마련된 것으로 도시되어 있다.2C, the graphene layer (50 of FIG. 1) of the light emitting device 100 according to the present exemplary embodiment may include a graphene nanomesh 55 having a plurality of holes 57 periodically formed therein. . That is, the plurality of holes 57 may be formed to be spaced apart from each other in the graphene nanomesh 55 at regular intervals. Here, the hole 57 may be formed by partially etching the graphene. The cross-sectional shape of the hole 57 is illustrated as a circle, but is not limited thereto, and may be a polygon such as a square, a pentagon, or a hexagon. The distance from which the plurality of holes 57 are spaced apart and the size of the holes 57 may be selected to maximize the surface plasmon effect. Meanwhile, in FIG. 2C, the graphene nanomesh 55 is illustrated, for example, on the nanocrystal layer 40.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 발광 소자(110, 120)의 전극 배치를 도시한 개략적인 단면도이다.3A and 3B are schematic cross-sectional views illustrating electrode arrangements of the light emitting devices 110 and 120 according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 본 실시예에 따른 발광 소자(110)는 기판(10), 기판(10) 상에 마련된 제1도전형 반도체층(20), 제1도전형 반도체층(20) 상에 마련된 활성층(30), 활성층(30) 상에 마련된 나노결정층(40), 나노결정층(40) 상에 마련된 그래핀층(50) 및 그래핀층(50) 상에 마련된 제2도전형 반도체층(60)을 포함할 수 있다. 본 실시예에서, 나노결정층(40)과 그래핀층(50)이 마련된 위치는 서로 바뀔 수 있다.Referring to FIG. 3A, the light emitting device 110 according to the present exemplary embodiment is disposed on the substrate 10, the first conductive semiconductor layer 20, and the first conductive semiconductor layer 20 provided on the substrate 10. The active layer 30 provided, the nanocrystalline layer 40 provided on the active layer 30, the graphene layer 50 provided on the nanocrystalline layer 40 and the second conductive semiconductor layer provided on the graphene layer 50 ( 60). In this embodiment, the positions where the nanocrystalline layer 40 and the graphene layer 50 are provided may be interchanged.

그리고, 본 실시예에 따른 발광 소자(110)는 기판(10) 및 제1도전형 그래핀(20) 사이에 마련된 제1전극(70)과 제2도전형 반도체층(50) 상에 마련된 제2전극(80)을 포함할 수 있다. 제1전극(70) 및 제2전극(80) 중에서 적어도 하나는 그래핀으로 형성될 수 있다. 특히, 활성층(30)에서 발생하는 빛이 방출되는 방향에 마련된 제1전극(70) 또는 제2전극(80)은 그래핀으로 형성될 수 있다. 예를 들어, 활성층(30)에서 발생한 빛이 제2전극(80) 방향으로 방출되는 경우, 제2전극(80)이 그래핀으로 형성될 수 있다. 그래핀은 종래 투명 전극으로 사용되던 ITO(indium tin oxide)보다 투명도, 전기 전도도와 열 전도도가 더 높기 때문에, 발광 소자의 효율이 향상될 수 있다. 또한, 그래핀은 ITO보다 더 유연(flexible)하기 때문에, 플렉서블 디스플레이 소자에 더 적합할 수 있다.The light emitting device 110 according to the present exemplary embodiment includes a first electrode 70 and a second conductive semiconductor layer 50 provided between the substrate 10 and the first conductive graphene 20. It may include two electrodes (80). At least one of the first electrode 70 and the second electrode 80 may be formed of graphene. In particular, the first electrode 70 or the second electrode 80 provided in the direction in which the light generated from the active layer 30 is emitted may be formed of graphene. For example, when light generated in the active layer 30 is emitted toward the second electrode 80, the second electrode 80 may be formed of graphene. Since graphene has higher transparency, electrical conductivity, and thermal conductivity than indium tin oxide (ITO), which is used as a transparent electrode, the efficiency of the light emitting device can be improved. In addition, graphene may be more suitable for flexible display devices because it is more flexible than ITO.

도 3b를 참조하면, 본 실시예에 따른 발광 소자(120)는 기판(10), 기판(10) 상에 마련된 제1도전형 반도체층(20), 제1도전형 반도체층(20) 상에 마련된 활성층(30), 활성층(30) 상에 마련된 나노결정층(40), 나노결정층(40) 상에 마련된 그래핀층(50) 및 그래핀층(50) 상에 마련된 제2도전형 반도체층(60)을 포함할 수 있다. 본 실시예에서, 나노결정층(40)과 그래핀층(50)이 마련된 위치는 서로 바뀔 수 있다.Referring to FIG. 3B, the light emitting device 120 according to the present exemplary embodiment is disposed on the substrate 10, the first conductive semiconductor layer 20, and the first conductive semiconductor layer 20 provided on the substrate 10. The active layer 30 provided, the nanocrystalline layer 40 provided on the active layer 30, the graphene layer 50 provided on the nanocrystalline layer 40 and the second conductive semiconductor layer provided on the graphene layer 50 ( 60). In this embodiment, the positions where the nanocrystalline layer 40 and the graphene layer 50 are provided may be interchanged.

그리고, 본 실시예에 따른 발광 소자(120)는 제1도전형 반도체층(20) 상에 활성층(30), 나노결정층(40), 그래핀층(50) 및 제2도전형 반도체층(60)과 이격되어 마련된 제1전극(75)을 포함할 수 있다. 즉, 제1전극(75)은 활성층(30), 나노결정층(40), 그래핀층(50) 및 제2도전형 반도체층(60)을 메사 에칭하고, 상기 메사 에칭에 의해서 노출된 제1도전형 반도체층(20) 상에 마련될 수 있다. 또한, 본 실시예에 따른 발광 소자(120)는 제2도전형 반도체층(60) 상에 마련된 제2전극(85)을 포함할 수 있다. 제1전극(75) 및 제2전극(85) 중에서 적어도 하나의 전극은 그래핀으로 형성될 수 있다. 그래핀은 종래 투명 전극으로 사용되던 ITO(indium tin oxide)보다 투명도, 전기 전도도 및 열 전도도가 더 높기 때문에, 발광 소자의 효율이 향상될 수 있다.In the light emitting device 120 according to the present exemplary embodiment, the active layer 30, the nanocrystal layer 40, the graphene layer 50, and the second conductive semiconductor layer 60 are formed on the first conductive semiconductor layer 20. ) May be spaced apart from the first electrode 75. That is, the first electrode 75 mesa-etches the active layer 30, the nanocrystal layer 40, the graphene layer 50, and the second conductive semiconductor layer 60, and exposes the first electrode by the mesa etching. It may be provided on the conductive semiconductor layer 20. In addition, the light emitting device 120 according to the present exemplary embodiment may include a second electrode 85 provided on the second conductive semiconductor layer 60. At least one of the first electrode 75 and the second electrode 85 may be formed of graphene. Since graphene has higher transparency, electrical conductivity, and thermal conductivity than indium tin oxide (ITO), which is conventionally used as a transparent electrode, efficiency of the light emitting device can be improved.

도 4는 본 발명의 다른 실시예에 따른 그래핀층 및 나노결정층을 포함하는 발광 소자(200)의 개략적인 단면도이다. 앞서 설명한 발광 소자(100, 110, 120)와의 차이점을 위주로 상세하게 설명하도록 한다.4 is a schematic cross-sectional view of a light emitting device 200 including a graphene layer and a nanocrystal layer according to another embodiment of the present invention. Differences from the above-described light emitting devices 100, 110, and 120 will be described in detail.

도 4를 참조하면, 본 실시예에 따른 발광 소자(200)는 기판(10), 기판(10) 상에 마련된 제1도전형 반도체층(20), 제1도전형 반도체층(20) 상에 마련된 활성층(30), 활성층(30) 상에 마련된 제2도전형 반도체층(60) 및 제1도전형 반도체층(20)과 활성층(30) 사이에 마련되고, 그래핀층(50)과 나노결정층(40)을 구비하는 다층 구조물을 포함할 수 있다. 그리고, 본 실시예에 따른 발광 소자(200)는 제1도전형 반도체층(20) 상에 그래핀층(50)이 마련되고, 그래핀층(50) 상에 나노결정층(40)이 마련될 수 있다. 또한, 본 실시예에 따른 발광 소자(200)는 활성층(30)에서 발생한 빛이 나노결정층(40)과 그래핀층(50)을 통해서 외부로 방출될 수 있다. 한편, 본 실시예에 따른 발광 소자(200)는 도 3a 또는 도 3b에 도시된 바와 같이 배치된 전극들을 더 포함할 수 있다.Referring to FIG. 4, the light emitting device 200 according to the present exemplary embodiment is disposed on the substrate 10, the first conductive semiconductor layer 20, and the first conductive semiconductor layer 20 provided on the substrate 10. The active layer 30, the second conductive semiconductor layer 60 provided on the active layer 30, and the first conductive semiconductor layer 20 are provided between the active layer 30 and the graphene layer 50 and the nanocrystals. It may include a multilayer structure having a layer 40. In the light emitting device 200 according to the present exemplary embodiment, the graphene layer 50 may be provided on the first conductive semiconductor layer 20, and the nanocrystal layer 40 may be provided on the graphene layer 50. have. In addition, in the light emitting device 200 according to the present exemplary embodiment, light generated in the active layer 30 may be emitted to the outside through the nanocrystalline layer 40 and the graphene layer 50. Meanwhile, the light emitting device 200 according to the present embodiment may further include electrodes disposed as shown in FIG. 3A or 3B.

활성층(30)에서 발생한 빛은 나노결정층(40)과 그래핀층(50)의 계면에서 표면 플라즈몬을 여기 시켜서, 표면 플라즈몬 공명을 일으킬 수 있다. 표면 플라즈몬 파(surface plasmon wave)란 전도체와 유전체의 경계 면을 따라 진행하는 전자기파의 일종이다. 특정 파장의 광을 평편한 전도체에 조사하는 경우, 대배분의 광 에너지가 자유 전자로 전이되는 공명 현상이 일어날 수 있으며, 이를 표면 플라즈몬 공명(surface plasmon resonance)이라고 한다. 특히, 나노 크기의 전도체 구조에서 발생한 표면 플라즈몬을 국소 표면 플라즈몬 공명(localized surface plasmon resonance)이라고 한다. 이렇게 표면 플라즈몬 공명이 일어나기 위한 조건으로는 입사광의 파장, 전도체와 접하고 있는 물질의 굴절률 등이 있으며, 활성층(30)과 그래핀층(50) 간의 거리가 중요할 수 있다. 활성층(30)에서 방출된 빛은 나노결정층(40)과 그래핀층(50)의 계면에서 표면 플라즈몬을 여기시켜, 활성층(30)에서 발생하는 빛의 양을 증가시킬 수 있으며, 활성층(30)의 내부 양자 효율을 향상시킬 수 있다.The light generated in the active layer 30 may excite the surface plasmon at the interface between the nanocrystalline layer 40 and the graphene layer 50, thereby causing surface plasmon resonance. Surface plasmon waves are a type of electromagnetic waves that travel along the interface between a conductor and a dielectric. When irradiating light of a certain wavelength onto a flat conductor, resonance may occur, in which large amounts of light energy are transferred to free electrons, which is called surface plasmon resonance. In particular, surface plasmons that occur in nanoscale conductor structures are called localized surface plasmon resonances. Such conditions for surface plasmon resonance may include the wavelength of incident light, the refractive index of the material in contact with the conductor, and the distance between the active layer 30 and the graphene layer 50 may be important. Light emitted from the active layer 30 may excite the surface plasmon at the interface between the nanocrystalline layer 40 and the graphene layer 50 to increase the amount of light generated in the active layer 30, the active layer 30 It can improve the internal quantum efficiency.

이러한 본 발명인 그래핀층 및 나노결정층을 포함하는 발광 소자는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.The light emitting device including the graphene layer and the nanocrystal layer of the present invention has been described with reference to the embodiment shown in the drawings for clarity, but this is merely an example, and those skilled in the art will appreciate It will be appreciated that variations and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.

10: 기판 20: 제1도전형 반도체층
30: 활성층 40: 나노결정층
50: 그래핀층 60: 제2도전형 반도체층
70, 75: 제1전극 80, 85: 제2전극10: substrate 20: first conductive semiconductor layer
30: active layer 40: nanocrystalline layer
50: graphene layer 60: second conductive semiconductor layer
70, 75: first electrode 80, 85: second electrode

Claims (11)

기판;
상기 기판 상에 마련된 제1도전형 반도체층;
상기 제1도전형 반도체층 상에 마련된 활성층;
상기 활성층 상에 마련된 제2도전형 반도체층; 및
상기 제1도전형 반도체층과 상기 활성층의 사이 및 상기 활성층과 상기 제2도전형 반도체층의 사이 중에서 어느 하나의 사이에 마련되고, 그래핀층과 나노결정층을 구비하는 다층 구조물;을 포함하는 발광 소자.Board;
A first conductive semiconductor layer provided on the substrate;
An active layer provided on the first conductive semiconductor layer;
A second conductive semiconductor layer provided on the active layer; And
A multilayer structure provided between any one of the first conductive semiconductor layer and the active layer and between the active layer and the second conductive semiconductor layer, the multilayer structure including a graphene layer and a nanocrystal layer; device. 제 1 항에 있어서,
상기 그래핀층은 상기 나노결정층 상에 마련되는 발광 소자.The method of claim 1,
The graphene layer is a light emitting device provided on the nanocrystalline layer. 제 1 항에 있어서,
상기 나노결정층은 상기 그래핀층 상에 마련되는 발광 소자.The method of claim 1,
The nanocrystal layer is provided on the graphene layer. 제 1 항에 있어서,
상기 나노결정층은 Ge, Ga, Si, Ag 및 Au 중에서 선택된 적어도 어느 하나의 재료로 형성된 나노결정을 포함하는 발광 소자.The method of claim 1,
The nanocrystal layer is a light emitting device comprising a nanocrystal formed of at least one material selected from Ge, Ga, Si, Ag and Au. 제 4 항에 있어서,
상기 나노결정층은 ZnO, SiO2, TiO2 및 SiN 중에서 선택된 어느 하나의 재료로 형성된 층을 포함하는 발광 소자.The method of claim 4, wherein
The nanocrystalline layer comprises a layer formed of any one material selected from ZnO, SiO 2 , TiO 2 and SiN. 제 1 항에 있어서,
상기 기판과 상기 제1도전형 반도체층 사이에 마련된 제1전극을 더 포함하고, 상기 제2도전형 반도체층 상에 마련된 제2전극을 더 포함하는 발광 소자.The method of claim 1,
And a second electrode provided between the substrate and the first conductive semiconductor layer, and further comprising a second electrode provided on the second conductive semiconductor layer. 제 1 항에 있어서,
상기 제1도전형 반도체층 상에 상기 활성층, 상기 나노결정층, 상기 그래핀층 및 상기 제2도전형 반도체층과 이격되어 마련된 제1전극을 더 포함하고, 상기 제2도전형 반도체층 상에 마련된 제2전극을 더 포함하는 발광 소자.The method of claim 1,
The semiconductor device may further include a first electrode disposed on the first conductive semiconductor layer and spaced apart from the active layer, the nanocrystal layer, the graphene layer, and the second conductive semiconductor layer, and provided on the second conductive semiconductor layer. A light emitting device further comprising a second electrode. 제 1 항에 있어서,
상기 제1도전형 반도체층은 n형 반도체층이고, 상기 제2도전형 반도체층은 p형 반도체층인 발광 소자.The method of claim 1,
The first conductive semiconductor layer is an n-type semiconductor layer, the second conductive semiconductor layer is a p-type semiconductor layer. 제 1 항에 있어서,
상기 그래핀층은 그래핀 시트(sheet), 그래핀 나노리본 및 그래핀 나노메쉬 중에서 선택된 어느 하나를 포함하는 발광 소자.The method of claim 1,
The graphene layer is a light emitting device comprising any one selected from a graphene sheet (sheet), graphene nanoribbons and graphene nanomesh. 제 9 항에 있어서,
상기 그래핀 나노리본은 복수 개의 그래핀 나노리본을 포함하고, 상기 복수 개의 그래핀 나노리본은 서로 일정한 간격으로 이격되어 나란하게 배열된 발광 소자.The method of claim 9,
The graphene nanoribbons include a plurality of graphene nanoribbons, wherein the plurality of graphene nanoribbons are spaced apart from each other at regular intervals and arranged side by side. 제 9 항에 있어서,
상기 그래핀 나노메쉬는 서로 일정한 간격으로 이격되어 배열된 복수 개의 홀을 포함하는 그래핀인 발광 소자.The method of claim 9,
The graphene nano mesh is a graphene light emitting device comprising a plurality of holes arranged spaced apart from each other at regular intervals.
KR1020100108402A 2010-11-02 2010-11-02 Light emitting device inculding graphene layer and nanocrystal layer KR20120046632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100108402A KR20120046632A (en) 2010-11-02 2010-11-02 Light emitting device inculding graphene layer and nanocrystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108402A KR20120046632A (en) 2010-11-02 2010-11-02 Light emitting device inculding graphene layer and nanocrystal layer

Publications (1)

Publication Number Publication Date
KR20120046632A true KR20120046632A (en) 2012-05-10

Family

ID=46265684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108402A KR20120046632A (en) 2010-11-02 2010-11-02 Light emitting device inculding graphene layer and nanocrystal layer

Country Status (1)

Country Link
KR (1) KR20120046632A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (en) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 Light emitting device, and lighting system
KR20200005801A (en) * 2018-07-09 2020-01-17 한국과학기술원 Plasmon Induced Photovoltaic Effect in Vertical Homojunction of Multilayer Graphene
CN111735799A (en) * 2020-07-02 2020-10-02 燕山大学 Guided wave surface plasma resonance sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150114757A (en) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 Light emitting device, and lighting system
KR20200005801A (en) * 2018-07-09 2020-01-17 한국과학기술원 Plasmon Induced Photovoltaic Effect in Vertical Homojunction of Multilayer Graphene
CN111735799A (en) * 2020-07-02 2020-10-02 燕山大学 Guided wave surface plasma resonance sensor

Similar Documents

Publication Publication Date Title
US9287445B2 (en) Nano-structured light-emitting devices
US8907320B2 (en) Light-emitting diode for emitting ultraviolet light
EP1526583B1 (en) Photonic crystal light emitting device
US7763881B2 (en) Photonic crystal light emitting device
JP6347600B2 (en) High efficiency light emitting diode
JP5038382B2 (en) Semiconductor light emitting device
KR20120029270A (en) Light emitting device including graphene layer
KR20120058137A (en) Nano rod light emitting device and method of manufacturing the same
KR20120055391A (en) Nano rod light emitting device
KR101177715B1 (en) Graphene light emitting device
KR20120047107A (en) Graphene photonic crystal light emitting device
KR20120046632A (en) Light emitting device inculding graphene layer and nanocrystal layer
KR101933761B1 (en) Lateral Light Emitting Device And Method For Fabrication Of The Same
JP5165668B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20110093006A (en) Nitride light emitting device
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR101600783B1 (en) Method of fabricating light emitting diode with high efficiency
KR20120085027A (en) Semiconductor light emitting device and manufacturing method thereof
KR101784815B1 (en) Light emitting device and method for manufacturing the same
JP2011082248A (en) Semiconductor light emitting element and method of manufacturing the same, and lamp
KR20110050212A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20110103229A (en) Semiconductor light emitting device
KR101285309B1 (en) Light emitting device and manufacturing method thereof
KR102453545B1 (en) Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same
KR101835004B1 (en) Light emitting device including a graphene pattern layer and method of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination