KR20120040856A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20120040856A
KR20120040856A KR1020100102334A KR20100102334A KR20120040856A KR 20120040856 A KR20120040856 A KR 20120040856A KR 1020100102334 A KR1020100102334 A KR 1020100102334A KR 20100102334 A KR20100102334 A KR 20100102334A KR 20120040856 A KR20120040856 A KR 20120040856A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
contact electrodes
emitting device
contact
Prior art date
Application number
KR1020100102334A
Other languages
English (en)
Other versions
KR101769046B1 (ko
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100102334A priority Critical patent/KR101769046B1/ko
Publication of KR20120040856A publication Critical patent/KR20120040856A/ko
Application granted granted Critical
Publication of KR101769046B1 publication Critical patent/KR101769046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판, 상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물, 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 접촉하는 접촉 전극들, 상기 제2 도전형 반도체층 및 상기 활성층 각각과 상기 접촉 전극 사이의 패시베이션층, 및 상기 접촉 전극 상의 제1 전극을 포함한다.

Description

발광 소자 및 발광 소자 패키지{A light emitting device and a light emitting device package}
본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
실시예는 발광 효율 및 광도가 향상될 수 있는 발광 소자를 제공하고자 한다.
실시예에 따른
실시 예에 따른 발광 소자는 발광 효율 및 광도가 향상될 수 있다.
도 1은 실시예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AA' 방향 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 BB' 방향 단면도를 나타낸다.
도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다.
도 9는 다른 실시예에 따른 발광 소자를 나타낸다.
도 10은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대하여 설명한다.
도 1은 실시예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AA' 방향 단면도를 나타내며, 도 3은 도 1에 도시된 발광 소자(100)의 BB' 방향 단면도를 나타낸다.
도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(142-1 내지 142-8), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다.
기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(110)의 상면에는 요철 패턴이 형성될 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 기판(110) 상에 순차로 적층된 구조이다. 이때 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있으나, 이에 한정하지는 않는다.
기판(110)과 발광 구조물(120) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
제1 도전형 반도체층(122)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(124)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 도전형 반도체층(126)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn,Ca,Sr,Ba)가 도핑될 수 있다.
접촉 전극들(142-1 내지 142-8)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(142-1 내지 142-8) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.
접촉 전극들(142-1 내지 142-8)은 도전성 물질, 예컨대, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 포함하는 물질일 수 있으며, 그 형태는 단층 또는 다층일 수 있다.
이때 접촉 전극들(142-1 내지 142-8) 각각과 제1 도전형 반도체층(122) 사이에는 오믹층 또는/및 반사 전극층(210)이 삽입될 수 있다. 예컨대, 오믹층은 제1 도전형 반도체층과 오믹 접촉하는 물질로서, ITO를 포함하는 도전성 산화막, Ni, Cr, Ti, Al, Pt, Pd 등의 물질로 이루어질 수 있으며, 반사 전극층은 Ag, Al, Rh, Ag-alloy, Al-alloy, Rh-alloy 등의 물질로 이루어질수 있다.
접촉 전극들(142-1 내지 142-8)은 제1 패드부(P1)의 일측으로부터 이격하는 제1 접촉 전극들(142-1 내지 142-6)과 제1 패드부(P1)의 다른 일측으로부터 이격하는 제2 접촉 전극들(142-7,142-8)을 포함한다. 여기서 제1 패드부(P1)는 후술하는 제1 패드(155)가 형성되는 제1 패드 영역(C)에 배치되는 제1 전극(150)의 일부분을 말한다.
도 1의 실시예는 6개의 제1 접촉 전극들(142-1 내지 142-6)과 2개의 제2 접촉 전극들(142-7,142-8)을 포함하나, 제1 접촉 전극들(142-1 내지 142-6) 및 제2 접촉 전극들(142-7,142-8)의 수는 이에 한정되는 것은 아니다.
에컨대, 접촉 전극들과 오믹 접촉하는 제1 도전형 반도체층의 면적이 제1 전극(150) 전체 면적의 10%에 해당하도록 접촉 전극들의 수와 면적을 결정할 수 있다.
또한 제1 접촉 전극들(142-1 내지 142-6)은 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 일렬로 배치되고, 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 이격하여 제2 방향으로 일렬로 배치될 수 있다. 제1 방향과 제2 방향은 서로 다른 방향일 수 있으며, 예컨대, 제1 방향과 제2 방향은 서로 수직일 수 있다.
또한 제1 접촉 전극들(142-1 내지 142-8)은 서로 이격되며, 제1 접촉 전극들(142-1 내지 142-6) 중 일부(142-1 내지 142-3)는 제1 패드부(P1)의 일 측으로부터 제1 방향으로 일렬로 배치되고, 제1 접촉 전극들(142-1 내지 142-6) 중 나머지(142-4 내지 142-6)는 제1 방향으로 마지막으로 배치되는 제1 접촉 전극(142-3))으로부터 제2 방향으로 일렬로 배치될 수 있다.
발광 소자(100)는 4개의 모서리들(191 내지 197)을 포함하며, 제1 모서리(191)로부터 제4 모서리(197)로 향하는 방향을 제1 방향이라 하고, 제4 모서리(197)로부터 제3 모서리(195)로 향하는 방향을 제2 방향이라 할 수 있다.
도 1에 도시된 실시예에서는 6개의 제1 접촉 전극들(142-1 내지 142-6) 중 3개는 제1 방향으로 일렬로 배치되며, 나머지 3개는 제2 방향으로 일렬로 배치될 수 있다. 그리고 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 배치되는 마지막 제1 접촉 전극(142-3))과 제2 방향으로 배치되는 제1 접촉 전극들(142-4 내지 142-6)은 서로 일렬로 정렬될 수 있다. 2개의 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 제2 방향으로 일렬로 배치될 수 있다.
인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 등간격일 수 있으나, 이에 한정되는 것은 아니며, 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 다를 수 있다. 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.
제1 패드부(P1)에 인접하는 발광 소자(100)의 영역일수록 전류가 집중되어 공급되는 전류 집중(Current crowding)을 완화하기 위하여 제1 패드부(P1)로부터 가까운 곳에 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 크게 하고, 제1 패드부(P1)로부터 멀리 이격되어 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 좁게 하여 제1 패드부(P1)로부터 멀러 떨어진 곳까지 전류를 확산시켜 균일한 발광 분포를 얻을 수 있다. 이러한 균일한 발광 분포에 의하여 발광 효율을 향상시킬 수 있다.
예컨대, 인접하는 제1 접촉 전극들(142-1, 142-2) 사이의 이격 거리는 인접하는 다른 제1 접촉 전극들(142-2 내지 142-3) 사이의 이격 거리보다 클 수 있다.
제2 접촉 전극들(142-7,142-8)도 서로 등간격으로 이격될 수 있으나, 상술한 바와 같이, 전류 집중을 완화하기 위하여 제1 패드부(P1)와의 이격 거리에 따라 인접하는 제2 접촉 전극들 사이의 이격 거리를 달리할 수 있다. 예컨대, 인접하는 제2 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.
접촉 전극들(142-1 내지 142-8)은 관통 홀(hole) 내에 도전 물질이 채워진 플러그(plug)와 같은 형태일 수 있으며, 그 단면 형상은 원형, 타원형, 삼각형, 사각형, 오각형 등 다양할 수 있다. 예컨대, 접촉 전극들의 단면이 사각형일 때, 가로 및 세로의 비는 1~10일 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(150)은 접촉 전극들(142-1 내지 142-8)과 접촉하도록 접촉 전극들(142-1 내지 142-8)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 이때 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 접촉을 방지하기 위하여 패시베이션층(130)이 배치된다.
제1 전극(150)은 제1 패드부(P1) 및 적어도 하나의 확장부(D1,D2)를 포함한다. 제1 패드부(P1)는 제1 패드(155)가 배치되는 제1 패드 영역(C) 내의 제1 전극(150)의 일부분이다. 이때 적어도 하나의 확장부(D1,D2)는 제1 확장부(D1) 및 제2 확장부(D2)를 포함할 수 있다. 제1 및 제2 확장부(D1, D2)는 제1 및 제2 접촉 전극들(142-1 내지 142-8)과 전기적 접촉을 이루도록 제1 패드부(P1)로부터 분기되는 제1 전극(150)의 일 부분을 말한다.
제1 확장부(D1)는 제1 접촉 전극들(142-1 내지 142-6)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극들(142-7,142-8)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다. 제1 패드부(P) 상에 제1 패드(155)가 배치될 수 있다.
제1 패드(155)는 외부로부터 제1 전원의 공급받기 위하여 와이어(wire)가 본딩되는 제1 패드 영역(C)의 일부일 수 있다. 제1 전원은 와이어를 통하여 외부로부터 제1 패드부(P1)로 공급될 수 있다.
예컨대, 제1 확장부(D1)의 일부는 제1 패드부(P1)의 일측으로부터 일부 제1 접촉 전극들(142-1 내지 142-3)과 접촉하도록 제1 방향으로 확장되며, 제1 확장부(D1)의 나머지 부분은 나머지 제1 접촉 전극들(142-4 내지 142-6)과 접촉하도록 제2 방향으로 확장될 수 있다.
또한 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 접촉 전극들(142-7. 142-8)과 접촉하도록 제2 방향으로 확장될 수 있다.
제1 확장부(D1) 및 제2 확장부(D2)의 폭은 5.0um ~ 20um일 수 있다. 접촉 전극들(142-1 내지 142-8)의 폭은 제1 확장부(D1)와 제2 확장부(D2)의 폭과 동일하거나 클 수 있다. 예컨대, 제1 확장부(D1) 및 제2 확장부(D2)의 폭과 접촉 전극의 폭의 비(W2/W1)는 1 ~ 1.5일 수 있다. 여기서 W1은 제1 확장부(D1) 및 제2 확장부(D2)의 폭이며, W2는 접촉 전극의 폭이다.
접촉 전극들(142-1 내지 142-8)의 폭이 제1 확장부(D1)와 제2 확장부(D2)의 폭보다 작을 경우에는 접촉 전극들(142-1 내지 142-8)과 제1 및 제2 확장부(D1,D2) 사이의 접촉 부분에 과전류에 의한 손상이 발생할 수 있다. 또한 접촉 전극들(142-1 내지 142-8)의 폭을 너무 크게 하는 경우에는 발광 면적 감소에 따른 광출력의 손실이 발생할 수 있다. 따라서 제1 확장부(D1) 및 제2 확장부(D2)의 폭(W1)과 접촉 전극의 폭(W2)의 비(W2/W1)는 1 ~ 1.5일 때, 과전류에 의한 손상을 방지하면서 광출력 손실을 막을 수 있다.
또한 접촉 전극(142-1 내지 142-8)과 제1 전극(150)은 일체형일 수 있으며, 이 경우 제1 전극(150)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다.
패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)이 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연되도록 하기 위하여 발광 구조물(120)과 접촉 전극들(142-1 내지 142-8) 사이에 배치된다. 예컨대, 패시베이션층(130)은 접촉 전극(142-1 내지 142-8)의 측면과 발광 구조물(120)의 관통된 부분 사이에 개재될 수 있으며, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
또한 패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126)의 일 영역 상에 배치되며, 제1 전극(150)과 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126) 사이를 서로 전기적으로 절연시킨다. 예컨대, 패시베이션층(130)은 도 1에 도시된 6개의 접촉 전극들 각각에 인접하는 제2 도전형 반도체층(126) 및 인접하는 접촉 전극들 사이의 제2 도전형 반도체층(126)의 다른 일부 영역 상에 형성될 수 있다.
또한 패시베이션층(130)은 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 절연을 위하여 제1 패드부(P1)와 제2 도전형 반도체층(126) 사이 및 적어도 하나의 확장부(D1,D2) 중에서 접촉 전극들과 접촉하는 부분을 제외한 나머지 부분과 제2 도전형 반도체층(126) 사이에 배치된다. 이때 패시베이션층(130)의 두께는 10nm ~ 1000nm 일 수 있다.
전도층(160)은 발광 소자(100)의 광추출 효율을 높이기 위하여 제2 도전형 반도체층(126)의 다른 영역 상에 배치된다. 예컨대, 전도층(160)은 패시베이션층(130)이 배치되지 않는 제2 도전형 반도체층(126)의 다른 영역 상에 배치될 수 있다.
전도층(160)은 패시베이션층(130)으로부터 이격되어 배치될 수 있으며, 전도층(160)과 패시베이션층(130)은 동일 평면상의 제2 도전형 반도체층(126) 상에 배치될 수 있다. 전도층(160)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질인 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등으로 이루어질 수 있다.
도 1에서는 접촉 전극들(142-1 내지 142-8) 및 패시베이션층(130)을 도시하기 위하여 제1 전극(150)은 점선으로 도시한다.
제2 전극(165)은 전도층(160)의 일 영역 상에 배치된다. 제2 전극(165)은 제2 패드부(P2), 제3 확장부(F1), 및 제4 확장부(F2)를 포함한다.
제2 패드부(P2)는 제2 패드(170)가 배치되는 제2 패드 영역(E) 내의 제2 전극(165)의 일부분이다. 제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 분기되는 제2 전극(165)의 다른 일부분이고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측 으로부터 분기되는 제2 전극(165)의 또 다른 일부분이다. 제2 패드(170)는 제2 패드부(P2)의 일 영역 상에 배치될 수 있다.
제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 제3 방향으로 분기되고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기될 수 있다. 여기서 제3 방향은 발광 소자(100)의 제3 모서리(195)로부터 제4 모서리(197)로 향하는 방향이고, 제4 방향은 제3 모서리(195)로부터 제2 모서리(193)로 향하는 방향일 수 있다. 이때 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기하다가 제3 방향으로 분기할 수 있다.
예컨대, 제3 확장부(F1)은 제2 패드부(P2)의 일측으로부터 제3 방향으로 제1 확장부(D1)와 제2 확장부(D2) 사이로 분기되고, 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 방향으로 제3 확장부(F1)와 제3 확장부(F2) 사이로 분기될 수 있다.
일반적으로 발광 소자는 N형 전극 전체에 상응하는 발광 구조물 부분에 대하여 메사 식각되는 구조를 갖지만, 실시예에 따른 발광 소자(100)는 제1 전극(150) 전체가 아닌 제1 도전형 반도체층(122)과 접촉하는 접촉 전극(142-1 내지 142-8) 부분에 해당하는 발광 구조물 영역에 대해서만 제1 도전형 반도체층(122)과의 접촉을 위하여 식각되는 구조를 갖기 때문에 발광 소자(100)의 유효 발광 면적이 증가하여 발광 효율 및 광도가 향상될 수 있다.
또한 실시예는 제1 패드부(P1)로부터 접촉 전극들(142-1 내지 142-8)이 이격하여 배치되고, 패시베이션층(130)에 의하여 접촉 접극들(142-1 내지 142-8)과 식각에 의하여 관통되는 발광 구조물(120) 부분과의 사이에 전기적 절연이 이루어지기 때문에 ESD(Electrostatic Discharge)에 의한 발광 소자(100)의 손상을 줄일 수 있다.
도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다. 도 4 내지 도 8은 도 1에 도시된 AA' 방향의 단면도를 나타낸다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.
도 4에 도시된 바와 같이, 성장 기판(110) 상에 발광 구조물(120)을 성장시킨다. 성장 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)은 성장 기판(110) 상에 제1 도전형의 반도체층(122), 활성층(124) 및 제2 도전형의 반도체층(126)을 순차적으로 성장함으로써 형성될 수 있다.
발광 구조물(120)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 발광 구조물(120) 및 성장 기판(110) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.
다음으로 도 5에 도시된 바와 같이, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)을 식각하여 발광 구조물(120)의 일 영역에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성한다. 예컨대, 도 1에 도시된 접촉 전극(142-1 내지 142-8)에 대응하도록 발광 구조물(120) 내에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성할 수 있다.
이때 홈들(512)의 형태는 홀(hole), 트랜치(trench), 및 라인 형태의 홈 등과 같이 다양할 수 있으며, 홈들(512)의 바닥은 활성층(124)보다 낮다.
다음으로 도 6에 도시된 바와 같이, 홈들(512)의 바닥을 개방하도록 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성한다. 또한 제1 패드 영역(P1)에 상응하는 제2 도전형 반도체층(126) 상에 패시베이션층(130)을 형성한다. 그리고 개방되는 홈들(512)의 바닥에 오믹층 또는/및 반사 전극층(210)을 형성한다.
다음으로 도 7에 도시된 바와 같이, 홈들(512)을 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성한다. 이때 제1 전극(150)은 제1 패드 영역(P1)의 패시베이션층(130) 상에도 형성된다. 제1 도전형 반도체층과 오믹 접촉을 하는 물질을 제1 전극 형성 물질로 사용할 경우, 도 6에서 오믹층을 별도로 형성하지 않을 수 있다.
도전성 물질은 상술한 제1 전극(150) 물질과 동일할 수 있으며, 홈들(512)에 채워진 도전성 물질은 접촉 전극(142-1 내지 142-8)이 된다. 따라서 제1 전극(150)은 접촉 전극(142-1 내지 142-8)을 통하여 제1 도전형 반도체층(122)과 접촉하며, 패시베이션층(130)에 의하여 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연된다.
다음으로 도 8에 도시된 바와 같이, 제2 도전형 반도체층(126)의 다른 영역 상에 전도층(160)을 형성한다. 이때 전도층(160)은 패시베이션층(130)과 이격하거나 접하도록 형성할 수 있다. 그리고 전도층(160) 상에 제2 전극(165)을 형성한다.
상술한 바와 달리 제1 전극(150)과 제2 전극(165)을 동시에 형성할 수도 있다. 예컨대, 도 6에서 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성하고, 제2 도전형 반도체층(216)의 다른 영역 상에 전도층(160)을 형성한다.
그리고 홈들(512)에 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성함과 동시에 전도층(160) 상에 제2 전극(165)을 형성할 수 있다. 이때 제1 전극(150) 및 제2 전극(165)의 형상은 도 1에서 설명한 바와 같이 패턴화될 수 있다
도 9는 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 9를 참조하면, 발광 소자(200)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(210), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.
도 9에 도시된 접촉 전극(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.
접촉 전극들(910,920)은 제1 패드부(P1)로부터 이격하여 배치되며, 라인 형태이다. 접촉 전극들(910,920)은 제1 접촉 전극(910) 및 제2 접촉 전극(920)을 포함하며, 제1 접촉 전극(910) 및 제2 접촉 전극(920) 중 적어도 하나는 적어도 한번 절곡되는 라인 형태일 수 있다.
제1 접촉 전극(910)은 제1 패드부(P1)의 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형태일 수 있다. 예컨대, 제1 접촉 전극(910)은 제1 방향으로 진향하다가 제2 방향으로 꺽이는 라인 형상일 수 있다. 제2 접촉 전극(920)은 제1 패드부(P2)의 다른 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형상일 수 있다. 예컨대, 제2 접촉 전극(920)은 제2 방향으로 진행하는 라인 형상일 수 있다.
제1 전극(150)은 접촉 전극들(910, 920)과 접촉하도록 접촉 전극들(910,920)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 제1 전극(150)은 제1 패드부(P1) 및 제1 확장부(D1), 및 제2 확장부(D2)를 포함한다.
제1 확장부(D1)는 제1 접촉 전극(910)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극(920)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다.
도 3 및 도 7을 참조하면, 실시예에 따른 발광 소자(100, 또는 200)는 제1 전극(150)이 접촉 전극들(142-1 내지 142-8, 910 및 920 )에 의하여 제1 도전형 반도체층(122)과 접촉되므로, 제1 전극(150)과 제2 전극(165)은 메사 식각(mesa etching)에 의한 단차를 갖지 않는다.
도 10은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 10을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 제1 와이어(722), 제2 와이어(724), 반사판(730) 및 봉지층(740)을 포함한다.
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 와이어(722) 및 제2 와이어(724)를 통하여 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 또는 도 9에 도시된 실시 예일 수 있다.
예컨대, 제1 와이어(722)는 도 1 또는 도 9에 도시된 발광 소자(100,200)의 제2 패드(170)와 제1 금속층(712)을 전기적으로 연결하고, 제2 와이어(724)는 제1 패드(155)와 제2 금속층(714)을 전기적으로 연결할 수 있다.
반사판(730)은 발광 소자(720)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(730)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 11을 참조하면, 조명장치는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.
전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.
열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 10에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.
조명 장치는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.
반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(140) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 11에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 패시베이션층
142-1 내지 142-8: 접촉 전극 150: 제1 전극
155: 제1 패드 160: 전도층
165: 제2 전극 170: 제2 패드
191 내지 197: 모서리 210: 접촉 전극 710: 패키지 몸체 712,714: 제1, 제2 금속층
720: 발광 소자 722, 724: 제1,제2 와이어
730: 반사판 740: 봉지층
810: 전원 결합부 820: 열발산판
830: 발광 모듈 840: 반사경
850: 커버 캡 860: 렌즈부.

Claims (12)

  1. 기판:
    상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물;
    상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 접촉하며, 서로 이격하여 배치되는 접촉 전극들;
    제1 패드가 형성될 제1 패드부 및 상기 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 분기하는 적어도 하나의 확장부를 갖는 제2 도전형 반도체층의 일 영역 상의 제1 전극;
    상기 제2 도전형 반도체층과 상기 제1 전극 사이, 상기 접촉 전극들과 상기 제2 도전형 반도체층 사이, 및 상기 접촉 전극들과 상기 활성층 사이에 배치되는 패시베이션층을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 접촉 전극들은,
    상기 제1 패드부의 일 측 영역으로부터 제1 방향으로 이격하여 배치되는 제1 접촉 전극들; 및
    상기 제1 패드부의 다른 일 측 영역으로부터 제2 방향으로 이격하여 배치되는 제2 접촉 전극들을 포함하는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 방향 및 상기 제2 방향은 서로 다른 방향인 발광 소자.
  4. 제1항에 있어서,
    상기 접촉 전극들과 상기 제1 전극은 일체형인 발광 소자.
  5. 제1항에 있어서, 상기 발광 소자는,
    상기 접촉 전극들과 상기 제1 도전형 반도체층 사이에 배치되는 오믹층을 더 포함하는 발광 소자.
  6. 제1항에 있어서, 상기 발광 소자는,
    상기 제2 도전형 반도체층의 다른 일 영역 상의 전도층; 및
    상기 전도층 상의 제2 전극을 더 포함하는 발광 소자.
  7. 제1항에 있어서,
    인접하는 접촉 전극들 사이의 간격은 상기 제1 패드부에서 멀어질수록 증가하는 발광 소자.
  8. 제2항에 있어서, 상기 적어도 하나의 확장부는,
    상기 제1 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 일측 방향으로 분기하는 제1 확장부; 및
    상기 제2 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 다른 일측 방향으로 분기하는 제2 확장부를 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 제1 접촉 전극들의 폭은 상기 제1 확장부의 폭과 동일하거나 크며, 상기 제2 접촉 전극들의 폭은 상기 제2 확장부의 폭과 동일하거나 큰 발광 소자.
  10. 제1항에 있어서, 상기 접촉 전극들은,
    상기 제1 패드부의 일측으로부터 이격하여 배치되는 라인 형태의 제1 접촉 전극; 및
    상기 제1 패드부의 다른 일측으로부터 이격하여 배치되는 라인 형태의 제2 접촉 전극을 포함하는 발광 소자.
  11. 제10항에 있어서,
    상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 ,
    적어도 한번 절곡되는 발광 소자.
  12. 패키지 몸체;
    상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
    상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제10항 중 어느 한 항의 발광 소자; 및
    상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 발광 소자 패키지.
KR1020100102334A 2010-10-20 2010-10-20 발광 소자 및 발광 소자 패키지 KR101769046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102334A KR101769046B1 (ko) 2010-10-20 2010-10-20 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102334A KR101769046B1 (ko) 2010-10-20 2010-10-20 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120040856A true KR20120040856A (ko) 2012-04-30
KR101769046B1 KR101769046B1 (ko) 2017-08-17

Family

ID=46140607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102334A KR101769046B1 (ko) 2010-10-20 2010-10-20 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101769046B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415575B2 (ja) * 2003-06-25 2010-02-17 日亜化学工業株式会社 半導体発光素子及びそれを用いた発光装置
JP5347219B2 (ja) * 2006-10-25 2013-11-20 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
KR101769046B1 (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
KR101762324B1 (ko) 발광 소자
KR101761385B1 (ko) 발광 소자
US10333031B2 (en) Light emitting element and lighting device
US8969897B2 (en) Light emitting device
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101799451B1 (ko) 발광 소자
KR101742615B1 (ko) 발광 소자 패키지 및 발광 모듈
US10593836B2 (en) Light-emitting device
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
CN104377218A (zh) 发光二极管
EP2535953B1 (en) Light emitting device
KR20130065451A (ko) 발광소자
KR101663192B1 (ko) 발광 소자
KR101777262B1 (ko) 발광 소자
KR101769046B1 (ko) 발광 소자 및 발광 소자 패키지
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR102076238B1 (ko) 발광 소자
KR101679760B1 (ko) 발광 소자
KR101646665B1 (ko) 발광 소자
KR20120086877A (ko) 발광 소자
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
KR102362307B1 (ko) 발광 소자
KR101813936B1 (ko) 발광소자
KR101692508B1 (ko) 발광 소자
KR20120040854A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant