KR20120032079A - 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치 - Google Patents

발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치 Download PDF

Info

Publication number
KR20120032079A
KR20120032079A KR1020100093512A KR20100093512A KR20120032079A KR 20120032079 A KR20120032079 A KR 20120032079A KR 1020100093512 A KR1020100093512 A KR 1020100093512A KR 20100093512 A KR20100093512 A KR 20100093512A KR 20120032079 A KR20120032079 A KR 20120032079A
Authority
KR
South Korea
Prior art keywords
signal
frequency
frequency modulated
modulated signal
count
Prior art date
Application number
KR1020100093512A
Other languages
English (en)
Inventor
이범길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100093512A priority Critical patent/KR20120032079A/ko
Priority to US13/223,763 priority patent/US20120074860A1/en
Priority to TW100135105A priority patent/TW201220953A/zh
Publication of KR20120032079A publication Critical patent/KR20120032079A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

LED 구동 장치용 디밍 회로는 기준 신호 생성부, 주파수 변조부 및 듀티 사이클 제어부를 포함한다. 기준 신호 생성부는 제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성한다. 주파수 변조부는 기준 신호에 기초하여 초기 주파수를 가지는 주파수 변조 신호를 생성하고, 주파수 변조 신호의 주기를 카운트하여 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 카운팅 주기마다 주파수 변조 신호의 주파수를 변경시킨다. 듀티 사이클 제어부는 주파수 변조 신호의 듀티 사이클을 조절하여 펄스폭 변조 출력 신호를 생성한다.

Description

발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치{DIMMING CIRCUIT FOR LIGHT EMITTING DIODE DRIVER AND LIGHT EMITTING DIODE DRIVER INCLUDING THE SAME}
본 발명은 디밍 회로에 관한 것으로서, 더욱 상세하게는 발광 다이오드(light emitting diode; LED) 구동 장치용 디밍 회로 및 이를 포함하는 LED 구동 장치에 관한 것이다.
평판 표시 장치 중 하나인 액정 표시 장치(liquid crystal display; LCD)는 전압을 가하면 분자의 배열이 변하는 액정의 성질을 이용하여 투과되는 빛의 양을 조절함으로써 원하는 화상을 표시하는 장치이다. LCD는 자체 발광형 표시 장치가 아니므로, 예를 들어 백라이트와 같은 별도의 광원 장치로부터 인가된 광을 이용하여 화상을 표시한다. 냉음극 형광 램프(cold cathode fluorescent lamp; CCFL) 및 열음극 형광 램프(hot cathode fluorescent lamp; HCFL) 등이 상기 광원 장치의 광원으로 이용될 수 있으며, 최근에는 낮은 전력을 소비하고 수은이 포함되지 않아 친환경적인 발광 다이오드(light emitting diode; LED)가 광원으로 널리 이용된다. LED의 휘도를 조절하기 위해 다양한 방법들이 사용되고 있으며, 이들 중 펄스폭 변조(pulse width modulation; PWM) 신호에 기초하여 LED의 휘도를 조절하는 PWM 구동 방식이 가장 대표적이다.
본 발명의 일 목적은 노이즈가 감소되고 성능이 향상된 LED 구동 장치용 디밍 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 디밍 회로를 포함하는 LED 구동 장치 및 LED 광원 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 발광 다이오드(light emitting diode; LED) 구동 장치용 디밍 회로는 기준 신호 생성부, 주파수 변조부 및 듀티 사이클 제어부를 포함한다. 상기 기준 신호 생성부는 제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성한다. 상기 주파수 변조부는 상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호의 주기를 카운트하여 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 카운팅 주기마다 상기 주파수 변조 신호의 주파수를 변경시킨다. 상기 듀티 사이클 제어부는 상기 주파수 변조 신호의 듀티 사이클을 조절하여 펄스폭 변조(pulse width modulation; PWM) 출력 신호를 생성한다.
일 실시예에서, 상기 주파수 변조부는 카운터부, 디지털-아날로그 변환부 및 발진부를 포함할 수 있다. 상기 카운터부는 상기 주파수 변조 신호의 주기를 카운트하여 상기 카운팅 주기마다 상기 카운트된 상기 주파수 변조 신호의 주기에 반비례하는 디지털 카운트 신호를 생성할 수 있다. 상기 디지털-아날로그 변환부는 상기 기준 신호에 기초하여 상기 디지털 카운트 신호를 변환하여 아날로그 카운트 신호를 생성할 수 있다. 상기 발진부는 상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 기준 신호 및 상기 아날로그 카운트 신호에 기초하여 상기 주파수 변조 신호의 주파수를 변경할 수 있다.
상기 디지털 카운트 신호의 값이 증가하는 경우에 상기 아날로그 카운트 신호의 레벨이 증가하여 상기 주파수 변조 신호의 주파수가 증가하며, 상기 디지털 카운트 신호의 값이 감소하는 경우에 상기 아날로그 카운트 신호의 레벨이 감소하여 상기 주파수 변조 신호의 주파수가 감소할 수 있다.
상기 카운터부는 카운터 제어부 및 카운터를 포함할 수 있다. 상기 카운터 제어부는 상기 주파수 변조 신호의 주기를 카운트하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 증가시키는 업 카운트 신호 및 상기 카운팅 주기마다 상기 디지털 카운트 신호를 감소시키는 다운 카운트 신호를 생성할 수 있다. 상기 카운터는 상기 업 카운트 신호에 기초하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 한 비트씩 증가시키거나, 상기 다운 카운트 신호에 기초하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 한 비트씩 감소시킬 수 있다.
상기 디지털 카운트 신호는 최소값 및 최대값을 가질 수 있다. 상기 카운터 제어부는 상기 디지털 카운트 신호가 상기 최대값에 도달할 때까지 상기 카운팅 주기마다 상기 업 카운트 신호를 활성화시키고, 상기 디지털 카운트 신호가 상기 최대값에 도달한 경우에 상기 디지털 카운트 신호가 상기 최소값에 도달할 때까지 상기 카운팅 주기마다 상기 다운 카운트 신호를 활성화시킬 수 있다.
상기 디지털-아날로그 변환부는 복수의 비트 전류 생성부들 및 출력 노드를 포함할 수 있다. 상기 복수의 비트 전류 생성부들은 상기 디지털 카운트 신호의 각 비트들 중 하나의 논리 레벨에 기초하여 비트 전류 신호들을 각각 생성할 수 있다. 상기 출력 노드는 상기 생성된 비트 전류 신호들을 합산하여 상기 아날로그 카운트 신호를 제공할 수 있다.
상기 비트 전류 신호들은 상기 디지털 카운트 신호의 비트들 중 상응하는 비트의 차수에 지수적으로 비례하는 레벨을 각각 가질 수 있다.
상기 복수의 비트 전류 생성부들 각각은 트랜지스터 및 스위치를 포함할 수 있다. 상기 트랜지스터는 전원전압과 연결된 제1 단자, 상기 기준 신호 생성부와 연결된 게이트 및 제2 단자를 포함하고, 상기 기준 신호 생성부와 전류 미러의 형태로 연결될 수 있다. 상기 스위치는 상기 디지털 카운트 신호의 각 비트들 중 하나의 논리 레벨에 기초하여 상기 트랜지스터의 제2 단자와 상기 출력 노드를 선택적으로 연결시킬 수 있다.
상기 발진부는 초기 주파수 신호 생성부, 삼각파 신호 생성부 및 주파수 변조 신호 생성부를 포함할 수 있다. 상기 초기 주파수 신호 생성부는 상기 기준 신호에 기초하여 초기 주파수 신호를 생성할 수 있다. 상기 삼각파 신호 생성부는 상기 초기 주파수 신호, 상기 아날로그 카운트 신호 및 상기 주파수 변조 신호에 기초하여 삼각파 신호를 생성할 수 있다. 상기 주파수 변조 신호 생성부는 상기 삼각파 신호 및 바이어스 신호에 기초하여 상기 주파수 변조 신호를 생성할 수 있다.
상기 초기 주파수 신호 생성부는 트랜지스터를 포함할 수 있다. 상기 트랜지스터는 전원전압과 연결된 제1 단자, 상기 기준 신호 생성부와 연결된 게이트 및 제2 단자를 포함하고, 상기 기준 신호 생성부와 전류 미러의 형태로 연결될 수 있다.
상기 삼각파 신호 생성부는 커패시터 및 스위치를 포함할 수 있다. 상기 커패시터는 상기 트랜지스터의 제2 단자와 접지 사이에 연결될 수 있다. 상기 스위치는 상기 주파수 변조 신호에 기초하여 상기 트랜지스터의 제2 단자와 상기 접지를 선택적으로 연결시킬 수 있다.
상기 주파수 변조 신호 생성부는 비교기를 포함할 수 있다. 상기 비교기는 상기 삼각파 신호와 상기 바이어스 신호를 비교하여, 상기 삼각파 신호가 상기 바이어스 신호보다 작은 경우에 제1 논리 레벨을 가지고 상기 삼각파 신호가 상기 바이어스 신호보다 경우에 크거나 같은 제2 논리 레벨을 가지는 상기 주파수 변조 신호를 생성할 수 있다.
상기 발진부는 상기 주파수 변조 신호를 버퍼링하여 출력하는 버퍼부를 더 포함할 수 있다.
상기 기준 신호 생성부는 제1 트랜지스터, 비교기, 제2 트랜지스터 및 가변 저항을 포함할 수 있다. 상기 제1 트랜지스터는 전원 전압이 인가되는 제1 단자, 전기적으로 상호 연결된 게이트 및 제2 단자를 포함할 수 있다. 상기 비교기는 조정 전압이 인가되는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함할 수 있다. 상기 제2 트랜지스터는 상기 제1 트랜지스터의 제2 단자와 연결된 제1 단자, 상기 비교기의 출력 단자와 연결된 게이트 및 상기 비교기의 제2 입력 단자와 연결된 제2 단자를 포함할 수 있다. 상기 가변 저항은 상기 제2 트랜지스터의 제2 단자와 접지 사이에 연결되며, 상기 제어 신호에 기초하여 저항 값이 변경될 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 발광 다이오드(light emitting diode; LED) 구동 장치는 디밍 회로 및 전류 제어 회로를 포함한다. 상기 디밍 회로는 카운팅 주기마다 주파수가 변경되는 펄스폭 변조 (pulse width modulation; PWM) 출력 신호를 생성한다. 상기 전류 제어 회로는 상기 PWM 출력 신호에 기초하여 LED들을 흐르는 전류를 제어한다. 상기 디밍 회로는 기준 신호 생성부, 주파수 변조부 및 듀티 사이클 제어부를 포함한다. 상기 기준 신호 생성부는 제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성한다. 상기 주파수 변조부는 상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호의 주기를 카운트하여 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 상기 카운팅 주기마다 상기 주파수 변조 신호의 주파수를 변경시킨다. 상기 듀티 사이클 제어부는 상기 주파수 변조 신호의 듀티 사이클을 조절하여 상기 PWM 출력 신호를 생성한다.
상기 LED 구동 장치는 외부로부터 수신되는 디밍 신호에 기초하여 듀티 사이클 정보 신호를 생성하는 듀티 검출 회로를 더 포함할 수 있다. 상기 듀티 사이클 제어부는 상기 듀티 사이클 정보 신호에 기초하여 상기 주파수 변조 신호의 듀티 사이클을 조절할 수 있다.
상기 LED 구동 장치는 상기 LED들을 구동하는 구동 전압을 생성하는 DC(direct current)-DC 컨버터를 더 포함할 수 있다.
상기 LED 구동 장치는 상기 LED들에 인가되는 전압을 감지하여 상기 DC-DC 컨버터에 전압 정보 신호를 제공하는 동적 헤드룸 제어(dynamic headroom control; DHC) 회로를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 발광 다이오드(light emitting diode; LED) 광원 장치는 LED 광원 모듈 및 LED 구동 장치를 포함한다. 상기 LED 광원 모듈은 매트릭스 형태로 배열된 복수의 LED들을 포함한다. 상기 LED 구동 장치는 카운팅 주기마다 주파수가 변경되는 펄스폭 변조(pulse width modulation; PWM) 출력 신호에 기초하여 상기 LED들을 흐르는 전류를 제어한다. 상기 LED 구동 장치는 디밍 회로를 포함하며, 상기 디밍 회로는 기준 신호 생성부, 주파수 변조부 및 듀티 사이클 제어부를 포함한다. 상기 기준 신호 생성부는 제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성한다. 상기 주파수 변조부는 상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호의 주기를 카운트하여 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 상기 카운팅 주기마다 상기 주파수 변조 신호의 주파수를 변경시킨다. 상기 듀티 사이클 제어부는 상기 주파수 변조 신호의 듀티 사이클을 조절하여 상기 PWM 출력 신호를 생성한다.
상기와 같은 본 발명의 실시예들에 따른 LED 구동 장치용 디밍 회로는 카운팅 주기마다 주파수가 변경되는 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호에 기초하여 상기 카운팅 주기마다 주파수가 변경되는 PWM 출력 신호를 생성함으로써, 상기 디밍 회로를 포함하는 LED 구동 장치의 EMI 특성을 개선하고 가청 노이즈를 감소시킬 수 있으며, 상기 LED 구동 장치 및 상기 LED 구동 장치를 포함하는 LED 광원 장치의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 LED 구동 장치용 디밍 회로를 나타내는 블록도이다.
도 2는 도 1의 디밍 회로에 포함된 기준 신호 생성부의 일 예를 나타내는 회로도이다.
도 3은 도 1의 디밍 회로에 포함된 주파수 변조부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 디밍 회로에 포함된 주파수 변조부의 다른 예를 나타내는 도면이다.
도 5는 도 4의 카운터부에 포함된 N비트 카운터부의 일 예를 나타내는 블록도이다.
도 6은 도 1의 디밍 회로에 포함된 주파수 변조부의 또 다른 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 디밍 회로의 동작을 나타내는 타이밍도이다.
도 8은 본 발명의 실시예들에 따른 디밍 회로에서 생성된 PWM 출력 신호의 시간에 따른 주파수 변화를 나타내는 그래프이다.
도 9 및 도 10은 디밍 회로에서 출력된 PWM 출력 신호에 포함된 노이즈 신호의 주파수에 따른 스펙트럼 분포를 예를 나타내는 그래프들이다.
도 11은 주파수에 따른 등음량 곡선(equal loudness curve)을 나타내는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 디밍 회로를 포함하는 LED 광원 장치를 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 LED 광원 장치를 포함하는 표시 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드(light emitting diode; LED) 구동 장치용 디밍(dimming) 회로를 나타내는 블록도이다.
도 1을 참조하면, LED 구동 장치용 디밍 회로(1000)는 기준 신호 생성부(1100), 주파수 변조부(1200) 및 듀티 사이클 제어부(1300)를 포함한다.
기준 신호 생성부(1100)는 제어 신호(CON)에 기초하여 주파수 변조 신호(FMS)의 초기 주파수를 결정하기 위한 기준 신호(REF)를 생성한다. 일 실시예에서, 기준 신호(REF)는 전류 신호 또는 전압 신호일 수 있다. 제어 신호(CON)는 디밍 회로(1000)를 포함하는 LED 구동 장치의 내부에서 제공될 수도 있고, 상기 LED 구동 장치의 외부에서 제공될 수도 있다.
주파수 변조부(1200)는 기준 신호(REF)에 기초하여 상기 초기 주파수를 가지는 주파수 변조 신호(FMS)를 생성하고, 주파수 변조 신호(FMS)의 주기를 카운트하여 카운팅 주기마다 주파수 변조 신호(FMS)의 주파수를 변경시킨다. 상기 카운팅 주기는 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 주기를 나타낼 수 있다. 도시된 것처럼, 주파수 변조부(1200)는 상기 주파수 변조 신호(FMS)의 주기를 카운트하기 위해 주파수 변조 신호(FMS)를 피드백 받을 수 있다.
일 실시예에서, 주파수 변조 신호(FMS)는 한 주기마다 하나의 펄스를 포함할 수 있다. 이 경우 주파수 변조부(1200)는 주파수 변조 신호(FMS)의 펄스의 개수를 카운트하여 상기 주파수 변조 신호(FMS)의 주기를 카운트할 수 있다.
일 실시예에서, 상기 주파수 변조 신호(FMS)의 주파수가 변경됨에 따라 상기 카운팅 주기가 변경될 수 있다. 이 경우 주파수 변조부(1200)는 상기 카운트된 펄스의 개수가 미리 정해진 k(k는 자연수)의 배수와 같아지는 경우에, 즉 상기 주파수 변조 신호(FMS)의 주기가 k개만큼 경과할 때마다 상기 주파수 변조 신호(FMS)의 주파수를 변경시킬 수 있다. 또한 이 경우 상기 카운팅 주기는 상기 주파수 변조 신호(FMS)의 주기의 k배에 상응하는 시간 간격을 가질 수 있다. 예를 들어 k=2인 경우에, 주파수 변조부(1200)는 상기 카운트된 펄스의 개수가 2의 배수가 될 때마다 상기 주파수 변조 신호(FMS)의 주파수를 증가시키거나 감소시킬 수 있고, 상기 카운팅 주기는 상기 주파수 변조 신호(FMS)의 주기의 2배만큼의 시간 간격을 가질 수 있다.
다른 실시예에서, 상기 카운팅 주기는 고정된 값을 가질 수 있다. 이 경우 주파수 변조부(1200)는 각각의 카운팅 주기 동안에 카운트된 펄스의 개수에 기초하여 상기 주파수 변조 신호(FMS)의 주파수를 변경시킬 수 있다. 예를 들어 주파수 변조부(1200)는 이전의 카운팅 주기 동안에 카운트된 펄스의 개수와 현재의 카운팅 주기 동안에 카운트된 펄스의 개수를 비교하여 상기 카운트된 펄스의 개수에 비례하도록, 즉 상기 주파수 변조 신호(FMS)의 주기에 반비례하도록 상기 주파수 변조 신호(FMS)의 주파수를 증가시키거나 감소시킬 수 있다.
듀티 사이클 제어부(1300)는 주파수 변조 신호(FMS)의 듀티 사이클을 조절하여 펄스폭 변조(pulse width modulation; PWM) 출력 신호(PWMO)를 생성한다. 도 12를 참조하여 후술되겠지만, 듀티 사이클 제어부(1300)는 외부에서 제공된 디밍 신호의 듀티 사이클 정보인 듀티 사이클 정보 신호(DS)에 기초하여 상기 주파수 변조 신호(FMS)의 듀티 사이클을 조절할 수 있다.
일반적으로 광원 장치는 빛을 발생시키는 광원부 및 광원부를 구동시키는 광원 구동부를 포함하며, 상기 광원 구동부는 광원부를 구동시키기 위한 구동 전압을 생성하는 구동 전압 발생부 및 광원부의 동작을 제어하는 동작 제어부 등을 포함한다. 복수의 LED들을 광원으로 이용하고 종래의 디밍 회로 및 PWM 구동 방식을 이용하는 종래의 LED 광원 장치에서, 특히 복수의 LED들을 동시에 턴온시키거나 턴오프시키는 경우에 상기 구동 전압 발생부의 부하 및 상기 광원부의 부하가 급격하게 변동할 수 있다. 상기와 같은 급격한 부하 변동으로 인하여 상기 구동 전압에 큰 리플(ripple)이 발생할 수 있으며, 상기 리플로 인하여 가청 노이즈(audible noise)가 발생하는 문제가 있었다.
이러한 가청 노이즈를 감소시키기 위하여, 상기 PWM 구동 방식과 함께 위상 천이(phase shifting) 방식을 이용하여 상기 복수의 LED들을 구동하는 방법이 사용되었다. 상기 위상 천이 방식은 하나의 프레임 주기 동안에 상기 복수의 LED들을 모두 구동시키되, 상기 복수의 LED들을 동시에 구동시키지 않고 하나의 프레임 주기를 분할하여 각 서브 주기마다 일부의 LED들을 구동시키는 방식이며, 상기 구동 전압 발생부의 급격한 부하 변동을 방지할 수 있다. 상기 위상 천이 방식에는 상기 복수의 LED들을 배열 순서대로 구동시키는 순차 방식 및 배열 순서와 무관하게 구동시키는 비순차 방식이 있으나, 상기 순차 방식을 이용하는 경우에 주파수 중첩 현상으로 인하여 EMI(electro-migration intensity) 특성이 열화되며, 상기 비순차 방식을 이용하는 경우에 디밍 회로의 구성이 복잡해지는 단점을 가진다.
본 발명의 일 실시예에 따른 LED 구동 장치용 디밍 회로(1000)는, 상기 주파수 변조 신호(FMS)의 주기를 카운트하여 상기 카운팅 주기마다 주파수가 변경되는 주파수 변조 신호(FMS)에 기초하여 PWM 출력 신호(PWMO)를 생성함으로써, PWM 출력 신호(PWMO)의 주파수를 변경시킬 수 있다. 상기와 같이 카운팅 주기마다 주파수가 변경되는 PWM 출력 신호(PWMO)를 이용하여 LED들을 구동시키는 경우에, 지배적인(dominant) 노이즈 성분, 즉 피크 레벨(peak level)을 가지는 노이즈 성분을 분산시켜 EMI 특성을 개선할 수 있다. 또한 상기와 같이 노이즈 성분을 분산시킴으로써 가청 노이즈를 감소시킬 수 있다.
도 2는 도 1의 디밍 회로에 포함된 기준 신호 생성부의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 기준 신호 생성부(1100a)는 제1 트랜지스터(MN11), 비교기(CMP11), 제2 트랜지스터(MN12) 및 가변 저항(R11)을 포함할 수 있다.
제1 트랜지스터(MN11)는 전원 전압(VDD)이 인가되는 제1 단자를 포함하고, 전기적으로 상호 연결된 게이트 및 제2 단자를 포함할 수 있다. 도 4를 참조하여 후술되겠지만, 기준 신호 생성부(1100a)는 상기 제1 트랜지스터(MN11)의 게이트와 연결된 제1 노드(NA)를 통하여 도 1의 주파수 변조부(1200)에 포함된 일부 구성요소들과 전류 미러의 형태로 연결될 수 있다.
비교기(CMP11)는 조정 전압(Vr)이 인가되는 제1 입력 단자를 포함하고, 제2 입력 단자 및 출력 단자를 포함할 수 있다. 일 실시예에서, 상기 제1 입력 단자는 비반전 입력일 수 있고 상기 제2 입력 단자는 반전 입력일 수 있다. 조정 전압(Vr)은 일종의 기준 전압으로 일정한 전압 레벨을 가질 수 있다. 조정 전압(Vr)은 도 1의 디밍 회로(1000)를 포함하는 LED 구동 장치의 내부에서 제공될 수도 있고, 상기 LED 구동 장치의 외부에서 제공될 수도 있다.
제2 트랜지스터(MN12)는 상기 제1 트랜지스터(MN11)의 제2 단자와 연결된 제1 단자, 상기 비교기(CMP11)의 출력 단자와 연결된 게이트, 및 상기 비교기(CMP11)의 제2 입력 단자와 연결된 제2 단자를 포함할 수 있다.
가변 저항(R11)은 상기 제2 트랜지스터(MN12)의 제2 단자와 접지 전압 사이에 연결되며, 제어 신호(CON)에 기초하여 저항 값이 가변될 수 있다. 실시예에 따라서, 가변 저항(R11)은 상기 LED 구동 장치의 외부에 배치될 수도 있다.
도 2에 도시된 기준 신호 생성부(1100a)는 제어 신호(CON)에 기초하여 가변 저항(R11)의 저항 값을 가변시킴으로써 전류 신호인 기준 신호(Iref)를 생성할 수 있다. 기준 신호(Iref)의 전류 레벨은 상기 가변 저항(R11)의 저항 값뿐 아니라 트랜지스터들(MN11, MN12)의 크기, 즉 채널 폭(W) 및/또는 채널 길이(L)에 의해 결정될 수 있다. 도 4를 참조하여 후술되겠지만, 도 1의 주파수 변조부(1200)는 상기 전류 미러 구조 및 기준 신호(Iref)를 이용하여 주파수 변조 신호(FMS)를 생성하기 위한 전류 신호들을 제공할 수 있다.
도 3은 도 1의 디밍 회로에 포함된 주파수 변조부의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 주파수 변조부(1200a)는 카운터부(1210a), 디지털-아날로그 변환부(1220a) 및 발진부(1230a)를 포함할 수 있다.
카운터부(1210a)는 상기 주파수 변조 신호(FMS)의 주기를 카운트 하여 상기 카운팅 주기마다 상기 카운트된 상기 주파수 변조 신호(FMS)의 주기에 반비례하는 디지털 카운트 신호(DCNT)를 생성할 수 있다. 일 실시예에서, 디지털 카운트 신호(DCNT)는 N(N은 자연수) 비트의 디지털 신호일 수 있으며, 상기 카운팅 주기마다 한 비트씩 증가하거나 감소할 수 있다.
디지털-아날로그 변환부(1220a)는 기준 신호(REF)에 기초하여 디지털 카운트 신호(DCNT)를 아날로그 변환하여 아날로그 카운트 신호(ACNT)를 생성할 수 있다. 일 실시예에서, 아날로그 카운트 신호(ACNT)는 전류 신호 또는 전압 신호일 수 있다.
발진부(1230a)는 기준 신호(REF)에 기초하여 상기 초기 주파수를 가지는 주파수 변조 신호(FMS)를 생성하고, 기준 신호(REF) 및 아날로그 카운트 신호(ACNT)에 기초하여 주파수 변조 신호(FMS)의 주파수를 변경할 수 있다.
일 실시예에서, 디지털 카운트 신호(DCNT)의 값이 증가하는 경우에 아날로그 카운트 신호(ACNT)의 레벨이 증가하여 상기 주파수 변조 신호(FMS)의 주파수가 증가하며, 상기 디지털 카운트 신호(DCNT)의 값이 감소하는 경우에 상기 아날로그 카운트 신호(ACNT)의 레벨이 감소하여 상기 주파수 변조 신호(FMS)의 주파수가 감소할 수 있다.
도 4는 도 1의 디밍 회로에 포함된 주파수 변조부의 다른 예를 나타내는 도면이다. 도 5는 도 4의 카운터부에 포함된 N비트 카운터부의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 주파수 변조부(1200b)는 카운터부(1210b), 디지털-아날로그 변환부(1220b) 및 발진부(1230b)를 포함할 수 있다.
카운터부(1210b)는 상기 주파수 변조 신호(FMS)의 주기를 카운트하여 상기 카운팅 주기마다 증가 또는 감소하는 N비트의 디지털 카운트 신호(DCNT)를 생성하는 N비트 카운터부(1212b)를 포함할 수 있다. 디지털 카운터 신호(DCNT)는 복수의 비트들(DCNT1, DCNT2, ..., DCNTN)을 포함하며, 제1 비트(DCNT1)는 최하위 비트(least significant bit; LSB)이고 제N 비트(DCNTN)는 최상위 비트(most significant bit; MSB)일 수 있다.
도 5를 참조하면, N비트 카운터부(1212b)는 카운터 제어부(1214b) 및 카운터(1216b)를 포함할 수 있다.
카운터 제어부(1214b)는 상기 주파수 변조 신호(FMS)의 주기를 카운트하여 상기 카운팅 주기마다 디지털 카운트 신호(DCNT)를 증가시키는 업 카운트 신호(CUP) 및 상기 카운팅 주기마다 디지털 카운트 신호(DCNT)를 감소시키는 다운 카운트 신호(CDN)를 생성할 수 있다. 카운터 제어부(1214b)는 상기 카운팅 주기마다 업 카운트 신호(CUP) 및 다운 카운트 신호(CDN) 중 하나를 선택적으로 활성화시킬 수 있다.
일 실시예에서, 카운터 제어부(1214b)는 상기 주파수 변조 신호(FMS)의 펄스의 개수가 미리 정해진 k의 배수와 같아지는 경우마다 업 카운트 신호(CUP) 및 다운 카운트 신호(CDN) 중 하나를 선택적으로 활성화시킬 수 있다. 다른 실시예에서, 카운터 제어부(1214b)는 이전의 카운팅 주기 동안에 카운트된 펄스의 개수인 제1 카운트 값과 현재의 카운팅 주기 동안에 카운트된 펄스의 개수인 제2 카운트 값을 비교하여, 업 카운트 신호(CUP) 및 다운 카운트 신호(CDN) 중 하나를 선택적으로 활성화시킬 수 있다. 예를 들어 상기 제1 카운트 값이 더 큰 경우에 다운 카운트 신호(CDN)가 활성화되고, 상기 제2 카운트 값이 더 큰 경우에 업 카운트 신호(CUP)가 활성화될 수 있다. 상기 제1 및 제2 카운트 값이 동일한 경우에 상기 신호들(CUP, CDN) 모두가 비활성화될 수 있다.
카운터(1216b)는 업 카운트 신호(CUP)에 기초하여 상기 카운팅 주기마다 디지털 카운트 신호(DCNT)를 한 비트씩 증가시키거나, 다운 카운트 신호(CDN)에 기초하여 상기 카운팅 주기마다 디지털 카운트 신호(DCNT)를 한 비트씩 감소시킬 수 있다. 즉, 카운터(1216b)는 업 카운트 신호(CUP)가 활성화된 경우에 디지털 카운트 신호(DCNT)를 한 비트 증가시키고, 다운 카운트 신호(CDN)가 활성화된 경우에 디지털 카운트 신호(DCNT)를 한 비트 감소시킬 수 있다. 일 실시예에서, 카운터(1216b)는 캐스코드 연결된 복수의 플립플롭들을 포함하여 구현될 수 있다.
디지털 카운트 신호(DCNT)는 최대값 및 최소값을 가질 수 있다. 일 실시예에서, 카운터 제어부(1214b)는 디지털 카운트 신호(DCNT)가 상기 최대값에 도달할 때까지 상기 카운팅 주기마다 업 카운트 신호(CUP)를 활성화시켜 카운터(1216b)가 업 카운팅 동작을 수행하도록 할 수 있다. 디지털 카운트 신호(DCNT)가 상기 최대값에 도달한 경우에, 카운터 제어부(1214b)는 디지털 카운트 신호(DCNT)가 상기 최소값에 도달할 때까지 상기 카운팅 주기마다 다운 카운트 신호(CDN)를 활성화시켜 카운터(1216b)가 다운 카운팅 동작을 수행하도록 할 수 있다. 디지털 카운트 신호(DCNT)가 상기 최소값에 도달한 경우에, 카운터 제어부(1214b)는 디지털 카운트 신호(DCNT)가 상기 최대값에 도달할 때까지 상기 카운팅 주기마다 업 카운트 신호(CUP)를 활성화시켜 카운터(1216b)가 상기 업 카운팅 동작을 수행하도록 할 수 있다. 즉, 카운터(1216b)는 상기 업 카운팅 및 상기 다운 카운팅 동작을 반복적으로 수행할 수 있다.
다른 실시예에서, 카운터 제어부(1214b)는 디지털 카운트 신호(DCNT)가 상기 최소값에 도달할 때까지 상기 카운팅 주기마다 다운 카운트 신호(CDN)를 활성화시켜 카운터(1216b)가 상기 다운 카운팅 동작을 수행하도록 할 수 있다. 디지털 카운트 신호(DCNT)가 상기 최소값에 도달한 이후에, 카운터(1216b)는 상기 업 카운팅 및 상기 다운 카운팅 동작을 반복적으로 수행할 수 있다.
상기와 같이 카운터(1216b)가 일정한 범위 내에서 업 카운팅 및 다운 카운팅 동작을 반복적으로 수행할 수 있으며, 후술되겠지만 상기 업 카운팅 및 다운 카운팅 동작에 기초하여 상기 주파수 변조 신호(FMS)의 주파수가 증가 또는 감소될 수 있다.
도 5에서는 카운터 제어부(1214b)와 카운터(1216b)가 분리된 실시예를 도시하였지만, 실시예에 따라서 N비트 카운터부(1212b)는 카운터 제어부(1214b)와 카운터(1216b)의 역할을 함께 수행하는 하나의 블록으로 구현될 수도 있다.
다시 도 4를 참조하면, 디지털-아날로그 변환부(1220b)는 제1 노드(NA)를 통하여 도 2의 기준 신호 생성부(1100a)와 전류 미러의 형태로 연결될 수 있다. 디지털-아날로그 변환부(1220b)는 디지털 카운트 신호(DCNT)의 비트들(DCNT1, DCNT2, ..., DCNTN)을 아날로그 변환하여 아날로그 카운트 신호(IACNT)를 생성할 수 있다. 즉, 디지털-아날로그 변환부(1220b)는 도 2의 기준 신호 생성부(1100a)에서 생성된 기준 신호(Iref)에 기초하여 디지털 신호인 디지털 카운트 신호(DCNT)의 비트들(DCNT1, DCNT2, ..., DCNTN)을 아날로그 신호인 비트 전류 신호들(IA1, IA2, ..., IAN)로 각각 변환하고, 이를 합산하여 전류 신호인 아날로그 카운트 신호(IACNT)를 생성할 수 있다.
디지털-아날로그 변환부(1220b)는 복수의 비트 전류 생성부들(1221b, 1222b, ..., 122Nb) 및 출력 노드(NO)를 포함할 수 있다. 복수의 비트 전류 생성부들(1221b, 1222b, ..., 122Nb)은 디지털 카운트 신호(DCNT)의 비트들(DCNT1, DCNT2, ..., DCNTN) 중 하나의 논리 레벨에 기초하여 비트 전류 신호들(IA1, IA2, ..., IAN)을 각각 생성할 수 있다. 예를 들어, 제1 비트 전류 생성부(1221b)는 디지털 카운트 신호(DCNT)의 최하위 비트인 제1 비트(DCNT1)의 논리 레벨에 기초하여 제1 비트 전류 신호(IA1)를 생성할 수 있다. 출력 노드(NO)는 상기 생성된 비트 전류 신호들(IA1, IA2, ..., IAN)을 합산하여 아날로그 카운트 신호(IACNT)를 제공할 수 있다.
복수의 비트 전류 생성부들(1221b, 1222b, ..., 122Nb)은 트랜지스터들(MN21, MN22, ..., MN2N) 중 하나 및 스위치들(S21, S22, ..., S2N) 중 하나를 각각 포함할 수 있다. 트랜지스터들(MN21, MN22, ..., MN2N)은 전원 전압(VDD)과 연결된 제1 단자, 도 2의 기준 신호 생성부(1100a)와 연결된 게이트 및 제2 단자를 각각 포함하고, 도 2의 기준 신호 생성부(1100a)와 전류 미러의 형태로 각각 연결될 수 있다. 스위치들(S21, S22, ..., S2N)은 디지털 카운트 신호(DCNT)의 비트들(DCNT1, DCNT2, ..., DCNTN) 중 하나의 논리 레벨에 기초하여 트랜지스터들(MN21, MN22, ..., MN2N) 중 하나의 상기 제2 단자와 출력 노드(NO)를 선택적으로 연결시킬 수 있다. 예를 들어 제1 비트 전류 생성부(1221b)는 제1 트랜지스터(MN21) 및 제1 스위치(S21)를 포함한다. 제1 트랜지스터(MN21)는 제1 단자가 전원 전압(VDD)과 연결되고 게이트가 제1 노드(NA)와 연결되어 도 2의 기준 신호 생성부(1100a)에 포함된 제1 트랜지스터(MN11)와 전류 미러의 형태로 연결될 수 있다. 제1 스위치(S21)는 디지털 카운트 신호(DCNT)의 제1 비트(DCNT1)의 논리 레벨에 기초하여 제1 트랜지스터(MN21)의 제2 단자와 출력 노드(NO)를 선택적으로 연결시킬 수 있다.
일 실시예에서, 비트 전류 신호들(IA1, IA2, ..., IAN)은 디지털 카운트 신호(DCNT)의 비트들(DCNT1, DCNT2, ..., DCNTN) 중 상응하는 비트에 따라 다른 레벨을 가질 수 있다. 상기 상응하는 비트가 제1 논리 레벨을 가지는 경우에, 비트 전류 신호들(IA1, IA2, ..., IAN)의 레벨은 0일 수 있다. 상기 상응하는 비트가 제2 논리 레벨을 가지는 경우에, 비트 전류 신호들(IA1, IA2, ..., IAN)은 상기 상응하는 비트의 차수에 지수적으로 비례하는 레벨을 가질 수 있다. 상기 제1 논리 레벨은 논리 로우 레벨일 수 있고, 상기 제2 논리 레벨은 논리 하이 레벨일 수 있다.
예를 들어, 최하위 비트인 제1 비트(DCNT1)가 상기 제1 논리 레벨을 가지는 경우에 제1 비트 전류 신호(IA1)의 레벨은 0일 수 있고, 제1 비트(DCNT1)가 상기 제2 논리 레벨을 가지는 경우에 제1 비트 전류 신호(IA1)의 레벨은 제1 전류 레벨일 수 있다. 상기 제1 전류 레벨은 도 2의 기준 신호 생성부(1100a)에 포함된 제1 트랜지스터(MN11)와 도 4의 제1 트랜지스터(MN21)의 크기의 비율, 즉 채널 폭(W) 및/또는 채널 길이(L)의 비율에 의해 결정될 수 있다. 상기 트랜지스터들(MN11, MN12)이 같은 크기를 가지는 경우에, 상기 제1 전류 레벨은 기준 신호(Iref)의 전류 레벨과 동일할 수 있다. 두번째 하위 비트인 제2 비트(DCNT2)가 상기 제2 논리 레벨을 가지는 경우에 제2 비트 전류 신호(IA2)의 레벨은 제2 전류 레벨일 수 있으며, 상기 제2 전류 레벨은 상기 제1 전류 레벨의 2배일 수 있다. 최상위 비트인 제N 비트(DCNTN)가 상기 제2 논리 레벨을 가지는 경우에 제N 비트 전류 신호(IAN)의 레벨은 제N 전류 레벨일 수 있으며, 상기 제N 전류 레벨은 상기 제1 전류 레벨의 2(n-1)배일 수 있다.
발진부(1230b)는 초기 주파수 신호 생성부(1232b), 삼각파 신호 생성부(1234b) 및 주파수 변조 신호 생성부(1236b)를 포함할 수 있다.
초기 주파수 신호 생성부(1232b)는 제1 노드(NA)를 통하여 도 2의 기준 신호 생성부(1100a)와 전류 미러의 형태로 연결될 수 있다. 초기 주파수 신호 생성부(1232b)는 상기 전류 미러 구조 및 기준 신호(Iref)에 기초하여 상기 주파수 변조 신호(FSM)의 초기 주파수를 결정하기 위한 초기 주파수 신호(Iin)를 생성할 수 있다. 초기 주파수 신호 생성부(1232b)는 트랜지스터(MN31)를 포함하여 구현될 수 있다. 트랜지스터(MN31)는 전원 전압(VDD)과 연결된 제1 단자, 제1 노드(NA)를 통하여 도 2의 기준 신호 생성부(1100a)와 연결된 게이트 및 제2 단자를 포함할 수 있다. 초기 주파수 신호(Iin)의 전류 레벨은 도 2의 기준 신호 생성부(1100a)에 포함된 제1 트랜지스터(MN11)와 도 4의 트랜지스터(MN31)의 크기의 비율에 의해 결정될 수 있다.
삼각파 신호 생성부(1234b)는 초기 주파수 신호(Iin), 아날로그 카운트 신호(IACNT) 및 주파수 변조 신호(FMS)에 기초하여 삼각파 신호(VSAW)를 생성할 수 있다. 삼각파 신호 생성부(1234b)는 커패시터(C31) 및 스위치(S31)를 포함하여 구현될 수 있다. 커패시터(C31)는 상기 트랜지스터(MN31)의 제2 단자인 제2 노드(NB)와 접지 사이에 연결될 수 있고, 스위치(S31)는 주파수 변조 신호(FMS)에 기초하여 상기 트랜지스터(MN31)의 제2 단자와 상기 접지를 선택적으로 연결시킬 수 있다.
주파수 변조 신호 생성부(1236a)는 삼각파 신호(VSAW) 및 바이어스 신호(VB)에 기초하여 주파수 변조 신호(FMS)를 생성할 수 있다. 주파수 변조 신호 생성부(1236a)는 비교기(CMP31)를 포함하여 구현될 수 있다. 비교기(CMP31)는 삼각파 신호(VSAW)와 바이어스 신호(VB)를 비교하여 주파수 변조 신호(FMS)를 생성하며, 주파수 변조 신호(FMS)는 삼각파 신호(VSAW)가 바이어스 신호(VB)보다 작은 경우에 제1 논리 레벨을 가지고 삼각파 신호(VSAW)가 바이어스 신호(VB)보다 크거나 같은 경우에 제2 논리 레벨을 가질 수 있다. 상기 제1 논리 레벨은 논리 로우 레벨이고 상기 제2 논리 레벨은 논리 하이 레벨일 수 있다. 바이어스 신호(VB)는 도 1의 디밍 회로(1000)를 포함하는 LED 구동 장치의 내부에서 제공될 수도 있고, 상기 LED 구동 장치의 외부에서 제공될 수도 있다.
발진부(1230b)의 동작 초기에는, 커패시터(C31)는 방전된 상태이고, 스위치(S31)는 개방 상태이며, 아날로그 카운트 신호(IACNT)의 전류 레벨은 0일 수 있다. 초기 주파수 신호(Iin) 및 아날로그 카운트 신호(IACNT)가 발생하여 제2 노드(NB)에 인가되고, 커패시터(C31)가 충전되어 제2 노드(NB)의 전압이 증가한다. 상기 제2 노드(NB)의 전압이 일정한 레벨, 예를 들어 바이어스 전압(VB)의 레벨까지 상승한 경우에 주파수 변조 신호(FMS)의 논리 레벨이 천이되고, 주파수 변조 신호(FMS)에 기초하여 스위치(S31)가 닫히며, 커패시터(C31)가 방전되어 제2 노드(NB)의 전압이 감소한다. 상기와 같이 커패시터(C31)의 충전 및 방전이 반복됨으로써, 제2 노드(NB)의 전압인 삼각파 신호(VSAW)가 발생될 수 있다.
카운터부(1210b)의 상기 업 카운트 동작에 따라 상기 아날로그 카운트 신호(IACNT)의 전류 레벨이 증가하는 경우에, 커패시터(C31)의 충전 속도가 증가하여 삼각파 신호(VSAW)의 주파수가 증가할 수 있다. 카운터부(1210b)의 상기 다운 카운트 동작에 따라 상기 아날로그 카운트 신호(IACNT)의 전류 레벨이 감소하는 경우에, 커패시터(C31)의 충전 속도가 감소하여 상기 삼각파 신호(VSAW)의 주파수가 감소할 수 있다. 상기와 같은 삼각파 신호(VSAW)의 주파수의 증가 또는 감소에 기초하여 상기 주파수 변조 신호(FMS)의 주파수 또한 증가 또는 감소될 수 있다.
도 6은 도 1의 디밍 회로에 포함된 주파수 변조부의 또 다른 예를 나타내는 도면이다.
도 6을 참조하면, 주파수 변조부(1200c)는 카운터부(1210c), 디지털-아날로그 변환부(1220c) 및 발진부(1230c)를 포함할 수 있다.
도 6의 주파수 변조부(1200c)는 발진부(1230c)에 버퍼부(1238c)를 더 포함하는 것을 제외하면 도 4의 주파수 변조부(1200b)와 동일한 구성을 가진다. 즉, 카운터부(1210c)는 N비트 카운터부(1212c)를 포함하고, 디지털-아날로그 변환부(1220c)는 트랜지스터들(MN41, MN42, ..., MN4N) 중 하나 및 스위치들(S41, S42, ..., S4N) 중 하나를 각각 포함하는 복수의 비트 전류 생성부들(1221c, 1222c, ..., 122Nc), 및 출력 노드(NO)를 포함하며, 발진부(1230c)는 트랜지스터(MN51)를 포함하여 구현된 초기 주파수 신호 생성부(1232c), 커패시터(C51) 및 스위치(S51)를 포함하여 구현된 삼각파 신호 생성부(1234c), 및 비교기(CMP51)를 포함하여 구현된 주파수 변조 신호 생성부(1236c)를 포함할 수 있다. 상기의 구성요소들에 대하여 중복되는 설명은 생략하도록 한다.
삼각파 신호 생성부(1234c)는 초기 주파수 신호(Iin), 아날로그 카운트 신호(IACNT) 및 언버퍼드 주파수 변조 신호(UFMS)에 기초하여 삼각파 신호(VSAW)를 생성할 수 있다. 즉, 스위치(S51)는 언버퍼드 주파수 변조 신호(UFMS)에 기초하여 상기 트랜지스터(MN31)의 제2 단자와 상기 접지를 선택적으로 연결시킬 수 있다. 주파수 변조 신호 생성부(1236c)는 삼각파 신호(VSAW) 및 바이어스 신호(VB)에 기초하여 언버퍼드 주파수 변조 신호(UFMS)를 생성할 수 있다.
버퍼부(1238c)는 주파수 변조 신호 생성부(1236c)에서 출력된 언버퍼드 주파수 변조 신호(UFMS)를 버퍼링하여 주파수 변조 신호(FMS)를 출력할 수 있다. 일 실시예에서, 버퍼부(1238c)는 하나 이상의 인버터를 포함하여 구현될 수 있다.
도 7은 본 발명의 일 실시예에 따른 디밍 회로의 동작을 나타내는 타이밍도이다. 도 7의 타이밍도는 디밍 회로(1000)가 상기 주파수 변조 신호(FMS)의 2개의 주기마다 상기 주파수 변조 신호(FMS)의 주파수를 변경시키는 경우를 나타낸다. 즉, 도 7의 타이밍도는 상기 카운팅 주기가 상기 주파수 변조 신호(FMS)의 주기에 따라 변경되며, 상기 주파수 변조 신호(FMS)의 주기의 2배만큼의 시간 간격을 가지는 경우를 나타낸다.
도 4 및 도 7을 참조하면, 초기 주파수 신호(Iin) 및 아날로그 카운트 신호(IACNT)에 기초하여 커패시터(C31)가 충전되고, 주파수 변조 신호(FMS)에 기초하여 스위치(S31)가 동작하여 커패시터(C31)가 방전됨에 따라 삼각파 신호(VSAW)가 생성된다. 각각의 카운팅 주기 동안에 상기 충전 및 방전 동작이 각각 2회 수행된다. 삼각파 신호(VSAW) 및 바이어스 신호(VB)를 비교하여 삼각파 신호(VSAW)가 바이어스 신호(VB)보다 작은 경우에 논리 로우 레벨을 가지고 삼각파 신호(VSAW)가 바이어스 신호(VB)보다 크거나 같은 경우에 논리 하이 레벨을 가지는 주파수 변조 신호(FMS)가 생성된다.
제1 카운팅 주기(시간 t1 내지 t2) 동안에 상기 주파수 변조 신호(FMS)의 주기는 T1이다. 상기 주파수 변조 신호(FMS)의 주기가 2회 카운트되면, 즉 상기 주파수 변조 신호(FMS)의 펄스가 2회 카운트되면 업 카운트 신호(CUP)가 활성화되어 디지털 카운트 신호(DCNT)가 한 비트 증가하고, 이에 따라 시간 t2에서 아날로그 카운트 신호(IACNT)의 레벨이 증가한다.
상기 제1 카운팅 주기에 비하여 상기 아날로그 카운트 신호(IACNT)의 레벨이 증가하였으므로, 커패시터(C31)는 제2 카운팅 주기 (시간 t2 내지 t3) 동안에 상기 제1 카운팅 주기에 비하여 빠르게 충전된다. 따라서 상기 제2 카운팅 주기 동안에 상기 주파수 변조 신호(FMS)의 주기인 T2는 T1보다 작으며, 주파수 변조 신호(FMS)의 주파수가 증가한다. 상기 주파수 변조 신호(FMS)의 펄스가 2회 카운트되면 업 카운트 신호(CUP)가 활성화되어 디지털 카운트 신호(DCNT)에 대한 업 카운팅 동작이 수행되고, 이에 따라 시간 t3에서 아날로그 카운트 신호(IACNT)의 레벨이 증가한다.
제3 카운팅 주기(시간 t3 내지 t4) 동안에 커패시터(C31)는 더욱 빠르게 충전되고, 상기 주파수 변조 신호(FMS)의 주기인 T3은 더욱 감소하며, 상기 주파수 변조 신호(FMS)의 주파수가 더욱 증가한다. 상기 제3 카운팅 주기 동안의 아날로그 카운트 신호(IACNT)의 레벨이 상기 디지털 카운트 신호(DCNT)의 최대값에 상응하는 아날로그 카운트 신호(IACNT)의 최대 레벨일 수 있다. 상기 디지털 카운트 신호(DCNT)가 최대값을 가지므로, 상기 주파수 변조 신호(FMS)의 펄스가 2회 카운트되면 다운 카운트 신호(CDN)가 활성화되어 디지털 카운트 신호(DCNT)가 한 비트 감소하고, 이에 따라 시간 t4에서 아날로그 카운트 신호(IACNT)의 레벨이 감소한다.
상기 제3 카운팅 주기에 비하여 상기 아날로그 카운트 신호(IACNT)의 레벨이 감소하였으므로, 커패시터(C31)는 제4 카운팅 주기(시간 t4 내지 t5) 동안에 상기 제3 카운팅 주기에 비하여 느리게 충전된다. 따라서 상기 제4 카운팅 주기 동안에 상기 주파수 변조 신호(FMS)의 주기인 T4는 T3보다 크며, 상기 주파수 변조 신호(FMS)의 주파수가 감소한다. 상기 주파수 변조 신호(FMS)의 펄스가 2회 카운트되면 다운 카운트 신호(CDN)가 활성화되어 디지털 카운트 신호(DCNT)에 대한 다운 카운팅 동작이 수행되고, 이에 따라 시간 t5에서 아날로그 카운트 신호(IACNT)의 레벨이 감소한다.
제5 카운팅 주기(시간 t5 내지 t6) 동안에 커패시터(C31)는 더욱 느리게 충전되고, 상기 주파수 변조 신호(FMS)의 주기인 T5는 더욱 감소하며, 주파수 변조 신호(FMS)의 주파수가 더욱 감소한다. 상기 주파수 변조 신호(FMS)의 펄스가 2회 카운트되면 다운 카운트 신호(CDN)가 활성화되고, 이에 따라 시간 t6에서 아날로그 카운트 신호(IACNT)의 레벨이 감소한다.
이와 같이 상기 카운팅 주기들마다 상기 주파수 변조 신호(FMS)의 주파수가 변경, 즉 증가 또는 감소될 수 있으며, 주파수 변조 신호(FMS)에 기초하여 생성되는 상기 PWM 출력 신호(PWM0)의 주파수 또한 변경될 수 있다.
도 8은 본 발명의 실시예들에 따른 디밍 회로에서 생성된 PWM 출력 신호의 시간에 따른 주파수 변화를 나타내는 그래프이다.
도 1, 도 3 및 도 8을 참조하면, 주파수 변조 신호(FSM)의 듀티 사이클을 조절하여 PWM 출력 신호(PWMO)가 생성되므로 주파수 변조 신호(FSM)의 주파수와 PWM 출력 신호(PWMO)의 주파수는 동일한 값을 가질 수 있다.
주파수 변조 신호(FSM)의 초기 주파수, 즉 PWM 출력 신호(PWMO)의 초기 주파수는 최소 주파수(fmin)의 값을 가질 수 있다. 주파수 변조부(1200)는 업 카운팅 동작을 수행하여 디지털 카운트 신호(DCNT)를 증가시키고 아날로그 카운트 신호(ACNT)의 레벨을 증가시키며, 주파수 변조 신호(FSM)의 주파수를 증가시켜 PWM 출력 신호(PWMO)의 주파수를 증가시킨다. 상기 업 카운팅 동작은 상기 PWM 출력 신호(PWMO)의 주파수가 디지털 카운트 신호(DCNT)의 최대값에 상응하는 최대 주파수(fmax)의 값을 가질 때까지 수행될 수 있다.
상기 PWM 출력 신호(PWMO)의 주파수가 최대 주파수(fmax)의 값을 가지는 경우에, 주파수 변조부(1200)는 다운 카운팅 동작을 수행하여 디지털 카운트 신호(DCNT)를 감소시키고 아날로그 카운트 신호(ACNT)의 레벨을 감소시키며, 주파수 변조 신호(FSM)의 주파수를 감소시켜 PWM 출력 신호(PWMO)의 주파수를 감소시킨다. 상기 다운 카운팅 동작은 PWM 출력 신호(PWMO)의 주파수가 디지털 카운트 신호(DCNT)의 최소값에 상응하는 최소 주파수(fmin)의 값을 가질 때까지 수행될 수 있다.
주파수 변조부(1200)는 상기 업 카운팅 및 상기 다운 카운팅 동작을 반복적으로 수행할 수 있다. 따라서 상기 주파수 변조 신호(FSM)의 주파수는 반복적으로 증가 또는 감소될 수 있으며, 도시된 것처럼 상기 PWM 출력 신호(PWMO)의 주파수 또한 증가 또는 감소를 반복할 수 있다.
도 9 및 도 10은 디밍 회로에서 출력된 PWM 출력 신호에 포함된 노이즈 신호의 주파수에 따른 스펙트럼 분포의 예를 나타내는 그래프들이다. 도 9는 종래의 디밍 회로에서 출력된 PWM 출력 신호의 노이즈에 대한 주파수 스펙트럼을 나타내는 그래프이다. 도 10은 본 발명의 실시예들에 따른 디밍 회로에서 출력된 PWM 출력 신호(PWMO)의 노이즈에 대한 주파수 스펙트럼을 나타내는 그래프이다.
도 9를 참조하면, 종래의 디밍 회로에서는 일정한 동작 주파수를 가지는 PWM 출력 신호를 출력한다. 도시된 것처럼, 주파수(f2)에 해당하는 제1 노이즈 성분이 최상위 피크 레벨을 가지며, 주파수(f1)에 해당하는 제2 노이즈 성분이 차상위 피크 레벨을 가질 수 있다. 즉, 상기 제1 노이즈 성분이 지배적인 노이즈 성분이며, 상기 제1 노이즈 성분으로 인하여 LED 구동 장치의 EMI 특성이 열화되고 가청 노이즈가 발생할 수 있다.
도 10을 참조하면, 본 발명의 실시예들에 따른 디밍 회로에서는 도 8에 도시된 것과 같이 동작 주파수가 변경되는 PWM 출력 신호(PWMO)를 출력한다. 상기와 같이 동작 주파수를 변경함으로써, 상기 제1 노이즈 성분을 주파수(f2)와 인접한 주파수들(f3, f4)로 분산시키고 상기 제1 노이즈 성분의 크기를 감소시킬 수 있다. 따라서 주파수(f1)에 해당하는 제2 노이즈 성분이 최상위 피크 레벨을 가지는 지배적인 노이즈 성분이 된다. 지배적인 노이즈 성분의 크기가 감소됨으로써 LED 구동 장치의 EMI 특성이 개선될 수 있으며, 도 11을 참조하여 후술되겠지만 가청 노이즈를 감소시킬 수 있다.
도 11은 주파수에 따른 등음량 곡선(equal loudness curve)을 나타내는 그래프이다.
도 11을 참조하면, 등음량 곡선은 가청 스펙트럼에 있는 여러 주파수들에 대해 사람의 청각 기관이 같은 음량으로 지각하는 음압 수준을 나타내는 곡선이다. 예를 들어 사람의 청각 기관은 약 1000Hz의 주파수를 가지는 약 20dB 크기의 음성 신호(A)와 약 100Hz의 주파수를 가지는 약 37dB 크기의 음성 신호(B)를 동일한 수준의 크기로 인식한다. 가청 주파수 대역은 약 50Hz~20kHz이며, 사람의 청각 기관은 약 1~5kHz의 음성 신호에 대해서는 감도가 매우 높은 반면, 그보다 높거나 낮은 주파수에 대해서는 감도가 둔하다.
일반적으로 PWM 구동 방식의 동작 주파수는 약 200Hz~20kHz이다. 따라서 도 10에 도시된 것처럼, 피크 레벨을 가지는 노이즈 성분을 인접한 주파수로 분산시켜 지배적인 노이즈 성분(도 10의 제1 노이즈 성분)의 주파수가 감소 또는 증가하는 경우에, 상기 지배적인 노이즈 성분의 주파수가 사람의 청각 기관이 낮은 감도를 가지는 주파수 또는 가청 주파수 외부의 주파수로 변경(도 10의 f2에서 f1로 변경)될 수 있으며, 따라서 가청 노이즈의 크기를 감소시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 디밍 회로를 포함하는 LED 광원 장치를 나타내는 블록도이다.
도 12를 참조하면, LED 광원 장치(2000)는 LED 광원 모듈(2100) 및 LED 구동 장치(2200)를 포함한다. LED 광원 장치(2000)는 인덕터(2110) 및 제너 다이오드(2120)를 더 포함할 수 있다.
LED 광원 모듈(2100)은 매트릭스 형태로 배열된 복수의 발광 다이오드(light emitting diode; LED)들을 포함한다. 상기 복수의 LED들을 흐르는 전류의 양을 조절하여 LED 광원 모듈(2100)의 휘도가 결정될 수 있다.
LED 구동 장치(2200)는 카운팅 주기마다 주파수가 변경되는 펄스폭 변조(pulse width modulation; PWM) 출력 신호(PWMO)에 기초하여 상기 LED들을 흐르는 전류를 제어한다. LED 구동 장치(2200)는 디밍 회로(2210) 및 전류 제어 회로(2220)를 포함하며, 전압 레귤레이터(2230), DC(direct current)-DC 컨버터(2240), 동적 헤드룸 제어(dynamic headroom control; DHC) 회로 및 듀티 검출 회로(2260)를 더 포함할 수 있다.
디밍 회로(2210)는 도 1의 디밍 회로(1000)일 수 있다. 즉, 디밍 회로(2210)는 제어 신호(CON)에 기초하여 주파수 변조 신호(FMS)의 초기 주파수를 결정하기 위한 기준 신호(REF)를 생성하는 기준 신호 생성부(2212), 기준 신호(REF)에 기초하여 주파수 변조 신호(FMS)를 생성하고, 주파수 변조 신호(FMS)의 주기를 카운트하여 상기 카운팅 주기마다 주파수 변조 신호(FMS)의 주파수를 변경시키는 주파수 변조부(2214), 및 주파수 변조 신호(FMS)의 듀티 사이클을 조절하여 주파수가 변경되는 PWM 출력 신호(PWMO)를 생성하는 듀티 사이클 제어부(2216)를 포함하여 구현될 수 있다. 상기 카운팅 주기는 주파수 변조 신호(FMS)의 주기의 동일한 개수가 카운팅되는 주기를 나타낼 수 있다.
전류 제어부(2220)는 PWM 출력 신호(PWMO)에 기초하여 상기 LED들을 흐르는 전류를 제어한다. 예를 들어 PWM 출력 신호(PWMO)의 듀티 사이클이 큰 경우에 상기 LED들에 상대적으로 많은 전류가 흘러 LED 광원 모듈(2100)의 휘도가 증가하고, PWM 출력 신호(PWMO)의 듀티 사이클이 작은 경우에 상기 LED들에 상대적으로 적은 전류가 흘러 LED 광원 모듈(2100)의 휘도가 감소할 수 있다. 일 실시예에서, 전류 제어부(2220)는 매트릭스 형태로 배열된 상기 LED들의 각 열들에 흐르는 전류를 각각 제어하여 LED 광원 모듈(2100)의 휘도를 조절할 수 있다.
도 12에서는 전류 제어부(2220)가 하나의 PWM 출력 신호(PWMO)에 기초하여 상기 LED들을 흐르는 전류를 제어하는 것으로 도시하였지만, 실시예에 따라서 디밍 회로(2210)는 상기 LED들의 열의 개수만큼의 복수의 PWM 출력 신호들을 생성할 수 있으며, 전류 제어부(2220) 상기 복수의 PWM 출력 신호들에 기초하여 상기 LED들의 각 열들에 흐르는 전류를 각각 제어할 수 있다.
전압 레귤레이터(2230)는 입력 전압(VIN)에 기초하여 LED 구동 장치(2200)의 내부 회로들에서 사용되는 전압 신호들을 생성한다. 예를 들어 전압 레귤레이터(2230)는 디밍 회로(2210)에서 사용되는 조정 전압(Vr) 및 바이어스 전압(VB)을 생성할 수 있다.
DC-DC 컨버터(2240)는 입력 전압(VIN)에 기초하여 LED 광원 모듈(2100)에 포함된 상기 LED들을 구동하는 구동 전압(VOUT)을 생성한다. 인덕터(2110) 및 제너 다이오드(2120)는 DC-DC 컨버터(2240)가 전압을 변환하거나 DC-DC 컨버터(2240) 또는 외부로 흐르는 역방향 전류를 차단하는데 사용될 수 있다. DHC 회로(2250)는 상기 LED들에 인가되는 전압을 감지하여 DC-DC 컨버터(2240)에 전압 정보 신호를 제공함으로써, 전류 제어 회로(2220)의 동작을 최적화시킬 수 있다.
듀티 검출 회로(2260)는 디밍 신호(DIM)에 기초하여 듀티 사이클 정보 신호(DS)를 생성한다. 디밍 신호(DIM)는 외부에서 제공된 PWM 신호일 수 있으며, 듀티 사이클 제어부(2216)는 듀티 사이클 정보 신호(DS)에 기초하여 주파수 변조 신호(FMS)의 듀티 사이클을 조절할 수 있다.
실시예에 따라서, LED 광원 장치(2000)는, LED 광원 모듈(2100)이 복수 개의 영역들로 구분되고 LED 구동 장치(2200)는 상기 복수개의 영역들에 흐르는 전류를 각각 제어하여 LED 광원 모듈(2100)의 휘도를 상기 영역들에 따라 다르게 조절하도록 로컬 디밍(local dimming) 방식을 사용하여 구현될 수 있다.
도 13은 본 발명의 일 실시예에 따른 LED 광원 장치를 포함하는 표시 장치를 나타내는 블록도이다.
도 13을 참조하면, 표시 장치(3000)는 화상 표시 장치(3100) 및 LED 광원 장치(3200)를 포함한다.
화상 표시 장치(3100)는 액정 패널(3110), 타이밍 컨트롤러(3120), 게이트 드라이버(3130) 및 소스 드라이버(3140)를 포함한다. 도시하지는 않았지만, 화상 표시 장치(3100)는 계조 전압 생성 회로 및 디스플레이 구동 전압 생성 회로 등을 더 포함할 수 있다.
액정 패널(3110)은 게이트 라인들(GL1, ..., GLn)과 데이터 라인들(DL1, ..., DLm)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 포함한다. 화소는 계조 전압에 따라 광 투과량을 조절하는 액정 셀(Clc) 및 액정 셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)를 포함한다. 일 실시예에서, 박막 트랜지스터(TFT)는 게이트 라인(GL1, ..., GLn)으로부터 공급되는 게이트-온 전압에 기초하여 턴온됨으로써 데이터 라인(DL1, ..., DLm)으로부터 공급되는 상기 계조 전압을 액정 셀(Clc)에 공급할 수 있다. 또한, 박막 트랜지스터(TFT)는 게이트 라인(GL1, ..., GLn)으로부터 공급되는 게이트-오프 전압에 기초하여 턴오프됨으로써 액정 셀(Clc)에 충전된 상기 계조 전압을 유지할 수 있다. 일 실시예에서, 액정 셀(Clc)은 등가적으로 커패시터로 표현될 수 있으며, 액정을 사이에 두고 대면하는 공통 전극 및 박막 트랜지스터(TFT)에 연결되는 화소 전극을 포함할 수 있다. 또한, 액정 셀(Clc)은 액정 셀(Clc)의 화소 전극에 인가되는 상기 계조 전압을 하나의 프레임 동안 일정하게 유지시키기 위한 스토리지 커패시터(미도시)를 포함할 수 있다. 액정 셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 상기 계조 전압에 기초하여 유전 이방성을 갖는 액정의 배열 상태를 가변시킴으로써 광 투과율을 조절할 수 있다.
타이밍 컨트롤러(3120)는 게이트 드라이버(3130)를 제어하기 위한 게이트 제어 신호(GCS) 및 소스 드라이버(3140)를 제어하기 위한 데이터 제어 신호(DCS)를 생성하고, 이들을 각각 게이트 드라이버(3130) 및 소스 드라이버(3140)에 공급한다. 또한, 타이밍 컨트롤러(3120)는 영상 신호(R, G, B)를 생성하고, 이를 소스 드라이버(3140)에 공급한다. 일 실시예에서, 게이트 제어 신호(GCS)는 수직 동기 시작 신호, 게이트 클록 신호, 출력 인에이블 신호 등을 포함할 수 있고, 데이터 제어 신호(DCS)는 수평 동기 시작 신호, 로드 신호, 반전 신호 및 데이터 클럭 신호 등을 포함할 수 있다. 게이트 드라이버(3130)는 타이밍 컨트롤러(3120)로부터 공급되는 게이트 제어 신호(GCS)에 기초하여 상기 게이트-온 전압 및 상기 게이트-오프 전압을 게이트 라인들(GL1, ..., GLn)에 순차적으로 공급한다. 소스 드라이버(3140)는 타이밍 컨트롤러(3120)로부터 공급되는 데이터 제어 신호(DCS)에 기초하여 영상 신호(R, G, B)를 타이밍 컨트롤러(3120)에서 순차적으로 공급받는다. 이후, 소스 드라이버(3140)는 영상 신호(R, G, B)에 대응하는 상기 계조 전압을 선택하여 데이터 라인(DL1, ..., DLm)에 공급한다. 실시예에 따라, 게이트 드라이버(3130) 및 소스 드라이버(3140)는 TCP(Tape Carrier Package) 형태로 액정 패널(3110)에 실장되거나 또는, 액정 패널(3110) 상에 COG(Chip On Glass) 방식으로 직접 실장될 수 있다.
LED 광원 장치(3200)는 도 12의 LED 광원 장치(2000)일 수 있다. 즉, LED 광원 장치(3200)는 LED 광원 모듈(3210) 및 LED 구동 장치(3220)를 포함할 수 있다. LED 광원 모듈(3210)은 매트릭스 형태로 배열된 복수의 발광 다이오드(light emitting diode; LED)들을 포함할 수 있다. LED 구동 장치(3220)는 외부에서 제공된 제어 신호(CON) 및 디밍 신호(DIM)를 수신하고, 카운팅 주기마다 주파수가 변경되는 펄스폭 변조(pulse width modulation; PWM) 출력 신호(PWMO)에 기초하여 상기 LED들을 흐르는 전류를 제어하며, LED 광원 모듈(3210)의 휘도를 조절할 수 있다. LED 구동 장치(3220)는 도 1의 디밍 회로(1000)를 포함하여 구현될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따른 디밍 회로를 포함하는 LED 광원 장치 및 표시 장치는 카운팅 주기마다 주파수가 변경되는 PWM 출력 신호에 기초하여 LED 광원의 휘도를 조절함으로써, 피크 레벨을 가지는 노이즈 성분을 분산시켜 EMI 특성을 개선할 수 있고, 가청 노이즈를 감소시킬 수 있으며, 장치의 성능을 향상시킬 수 있다.
본 발명은 PWM 출력 신호에 기초하여 휘도를 조절하는 광원 장치, 표시 장치 및 이를 포함하는 전자 기기에 다양하게 이용될 수 있다. 예를 들어 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 피엠피(PMP), 피디에이(PDA), 차량용 네비게이션 등에 적용될 수 있을 것이다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성하는 기준 신호 생성부;
    상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호의 주기를 카운트하여 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 카운팅 주기마다 상기 주파수 변조 신호의 주파수를 변경시키는 주파수 변조부; 및
    상기 주파수 변조 신호의 듀티 사이클을 조절하여 펄스폭 변조(pulse width modulation; PWM) 출력 신호를 생성하는 듀티 사이클 제어부를 포함하는 발광 다이오드(light emitting diode; LED) 구동 장치용 디밍 회로.
  2. 제 1 항에 있어서, 상기 주파수 변조부는,
    상기 주파수 변조 신호의 주기를 카운트하여 상기 카운팅 주기마다 상기 카운트된 상기 주파수 변조 신호의 주기에 반비례하는 디지털 카운트 신호를 생성하는 카운터부;
    상기 기준 신호에 기초하여 상기 디지털 카운트 신호를 변환하여 아날로그 카운트 신호를 생성하는 디지털-아날로그 변환부; 및
    상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 기준 신호 및 상기 아날로그 카운트 신호에 기초하여 상기 주파수 변조 신호의 주파수를 변경하는 발진부를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  3. 제 2 항에 있어서, 상기 디지털 카운트 신호의 값이 증가하는 경우에 상기 아날로그 카운트 신호의 레벨이 증가하여 상기 주파수 변조 신호의 주파수가 증가하며, 상기 디지털 카운트 신호의 값이 감소하는 경우에 상기 아날로그 카운트 신호의 레벨이 감소하여 상기 주파수 변조 신호의 주파수가 감소하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  4. 제 2 항에 있어서, 상기 카운터부는,
    상기 주파수 변조 신호의 주기를 카운트하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 증가시키는 업 카운트 신호 및 상기 카운팅 주기마다 상기 디지털 카운트 신호를 감소시키는 다운 카운트 신호를 생성하는 카운터 제어부; 및
    상기 업 카운트 신호에 기초하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 한 비트씩 증가시키거나, 상기 다운 카운트 신호에 기초하여 상기 카운팅 주기마다 상기 디지털 카운트 신호를 한 비트씩 감소시키는 카운터를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  5. 제 2 항에 있어서, 상기 디지털-아날로그 변환부는,
    상기 디지털 카운트 신호의 각 비트들 중 하나의 논리 레벨에 기초하여 비트 전류 신호들을 각각 생성하는 복수의 비트 전류 생성부들; 및
    상기 생성된 비트 전류 신호들을 합산하여 상기 아날로그 카운트 신호를 제공하는 출력 노드를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  6. 제 2 항에 있어서, 상기 발진부는,
    상기 기준 신호에 기초하여 초기 주파수 신호를 생성하는 초기 주파수 신호 생성부;
    상기 초기 주파수 신호, 상기 아날로그 카운트 신호 및 상기 주파수 변조 신호에 기초하여 삼각파 신호를 생성하는 삼각파 신호 생성부; 및
    상기 삼각파 신호 및 바이어스 신호에 기초하여 상기 주파수 변조 신호를 생성하는 주파수 변조 신호 생성부를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  7. 제 6 항에 있어서, 상기 초기 주파수 신호 생성부는,
    전원전압과 연결된 제1 단자, 상기 기준 신호 생성부와 연결된 게이트 및 제2 단자를 포함하고, 상기 기준 신호 생성부와 전류 미러의 형태로 연결된 트랜지스터를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  8. 제 7 항에 있어서, 상기 삼각파 신호 생성부는,
    상기 트랜지스터의 제2 단자와 접지 사이에 연결된 커패시터; 및
    상기 주파수 변조 신호에 기초하여 상기 트랜지스터의 제2 단자와 상기 접지를 선택적으로 연결시키는 스위치를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  9. 제 8 항에 있어서, 상기 주파수 변조 신호 생성부는,
    상기 삼각파 신호와 상기 바이어스 신호를 비교하여, 상기 삼각파 신호가 상기 바이어스 신호보다 작은 경우에 제1 논리 레벨을 가지고 상기 삼각파 신호가 상기 바이어스 신호보다 경우에 크거나 같은 제2 논리 레벨을 가지는 상기 주파수 변조 신호를 생성하는 비교기를 포함하는 것을 특징으로 하는 LED 구동 장치용 디밍 회로.
  10. 카운팅 주기마다 주파수가 변경되는 펄스폭 변조 (pulse width modulation; PWM) 출력 신호를 생성하는 디밍 회로; 및
    상기 PWM 출력 신호에 기초하여 발광 다이오드(light emitting diode; LED)들을 흐르는 전류를 제어하는 전류 제어 회로를 포함하고,
    상기 디밍 회로는,
    제어 신호에 기초하여 주파수 변조 신호의 초기 주파수를 결정하기 위한 기준 신호를 생성하는 기준 신호 생성부;
    상기 기준 신호에 기초하여 상기 초기 주파수를 가지는 상기 주파수 변조 신호를 생성하고, 상기 주파수 변조 신호의 주기를 카운트하여 상기 주파수 변조 신호의 주기의 동일한 개수가 카운팅되는 상기 카운팅 주기마다 상기 주파수 변조 신호의 주파수를 변경시키는 주파수 변조부; 및
    상기 주파수 변조 신호의 듀티 사이클을 조절하여 상기 PWM 출력 신호를 생성하는 듀티 사이클 제어부를 포함하는 LED 구동 장치.
KR1020100093512A 2010-09-28 2010-09-28 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치 KR20120032079A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100093512A KR20120032079A (ko) 2010-09-28 2010-09-28 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치
US13/223,763 US20120074860A1 (en) 2010-09-28 2011-09-01 Dimming Circuit, A Light Emitting Diode Driver Including The Same And A Light Emitting Diode Driver
TW100135105A TW201220953A (en) 2010-09-28 2011-09-28 Dimming circuit, a light emitting diode driver including the same and a light emitting diode driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093512A KR20120032079A (ko) 2010-09-28 2010-09-28 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치

Publications (1)

Publication Number Publication Date
KR20120032079A true KR20120032079A (ko) 2012-04-05

Family

ID=45869962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093512A KR20120032079A (ko) 2010-09-28 2010-09-28 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치

Country Status (3)

Country Link
US (1) US20120074860A1 (ko)
KR (1) KR20120032079A (ko)
TW (1) TW201220953A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025862A (ko) * 2012-08-23 2014-03-05 삼성디스플레이 주식회사 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원 장치를 포함하는 표시 장치
WO2015059513A1 (en) * 2013-10-21 2015-04-30 Freescale Semiconductor, Inc. A control unit for a segment liquid crystal display and a method thereof
KR102083336B1 (ko) * 2019-08-28 2020-03-02 스마트론파워(주) 컨버터 디밍 제어 장치 및 방법
US10854149B2 (en) 2012-06-01 2020-12-01 Samsung Display Co., Ltd. Method of driving light-source with improved contrast ratio and display apparatus for performing the method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398836B (zh) * 2008-04-23 2013-06-11 Innolux Corp 背光模組、液晶顯示裝置及光源驅動方法
GB2500929A (en) * 2012-04-05 2013-10-09 Integration Technology Ltd LED illumination method and apparatus
JP6009205B2 (ja) * 2012-04-20 2016-10-19 株式会社小糸製作所 半導体光源点灯回路
US9547319B2 (en) * 2012-08-28 2017-01-17 Abl Ip Holding Llc Lighting control device
TWI478631B (zh) * 2012-12-27 2015-03-21 Princeton Technology Corp 發光二極體驅動電路及方法
RU2594918C2 (ru) * 2013-12-17 2016-08-20 Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг) Способ цифрового формирования широтно-модулированных сигналов для гидроакустики
US10225898B2 (en) * 2014-06-17 2019-03-05 Philips Lighting Holding B.V. Dynamic control circuit
KR20160140503A (ko) 2015-05-29 2016-12-07 페어차일드코리아반도체 주식회사 신호 연산기
TWI572246B (zh) * 2015-09-07 2017-02-21 力林科技股份有限公司 發光二極體背光模組及其驅動裝置
US10879844B2 (en) * 2016-11-29 2020-12-29 Mediatek Inc. Oscillation device
US10375776B2 (en) * 2016-11-30 2019-08-06 Infineon Technologies Ag Modulated quasi-resonant peak-current-mode control
US11330687B2 (en) * 2019-06-25 2022-05-10 ERP Power, LLC System and method for invalid pulse rejection
US11432385B2 (en) 2020-08-07 2022-08-30 Analog Devices, Inc. Single comparator exponential-scale PWM dimming

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4387351A (en) * 1980-12-18 1983-06-07 Motorola Inc. Wideband FM modulator and AFC control loop therefor
US6501234B2 (en) * 2001-01-09 2002-12-31 02 Micro International Limited Sequential burst mode activation circuit
JP2002280897A (ja) * 2001-03-15 2002-09-27 Nec Corp フルディジタルｐｌｌ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854149B2 (en) 2012-06-01 2020-12-01 Samsung Display Co., Ltd. Method of driving light-source with improved contrast ratio and display apparatus for performing the method
KR20140025862A (ko) * 2012-08-23 2014-03-05 삼성디스플레이 주식회사 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원 장치를 포함하는 표시 장치
WO2015059513A1 (en) * 2013-10-21 2015-04-30 Freescale Semiconductor, Inc. A control unit for a segment liquid crystal display and a method thereof
KR102083336B1 (ko) * 2019-08-28 2020-03-02 스마트론파워(주) 컨버터 디밍 제어 장치 및 방법

Also Published As

Publication number Publication date
TW201220953A (en) 2012-05-16
US20120074860A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR20120032079A (ko) 발광 다이오드 구동 장치용 디밍 회로 및 이를 포함하는 발광 다이오드 구동 장치
USRE46330E1 (en) Driving apparatus of light emitting diode and driving method thereof
US8730146B2 (en) Drive voltage generating circuit and liquid crystal display including the same
US7265681B2 (en) Light emitted diode driving apparatus
US8754618B2 (en) Control method for multi-phase DC-DC controller and multi-phase DC-DC controller
US9723674B2 (en) Current driver, LED drive circuit, lighting device and electronic apparatus
EP2149871A2 (en) Display device having reduced waterfall noise
US20110012521A1 (en) Backlight Unit With Controlled Power Consumption And Display Apparatus Having The Same
US20140225942A1 (en) Method for adjusting gamma curve and gamma voltage generator and display control system therof
US9443478B2 (en) Light source device, driving method thereof and display device having the same
US9119257B2 (en) Dimming device and dimming method thereof
US20120187762A1 (en) Multi-channel pulse width modulation signal generating apparatus and method, and light-emitting diode system including the same
JP2006332022A (ja) Ｌｅｄ駆動回路、照明装置および電気光学装置
KR20130102406A (ko) 백라이트 유닛 및 이를 갖는 표시장치
JP2017501540A (ja) バックライト駆動回路、液晶ディスプレイ装置および駆動方法
US7133018B2 (en) Super twist nematic liquid crystal display driver for reducing power consumption
JP2005310854A (ja) 駆動回路
KR20160048314A (ko) Dc-dc 컨버터 및 이를 포함하는 표시 장치
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US10512130B1 (en) Multi-string LED drivers and current switching techniques
US8860330B1 (en) Programmable current source with optimized compliance region for efficient backlighting in portable applications
US8664868B2 (en) Image processing circuit and light illumination module
KR100664001B1 (ko) 직렬 구동 조명 유닛들에 의해 형성되는 조명 장치
US20100134514A1 (en) Data Driver and Liquid Crystal Display Device Including the Same
US10750595B1 (en) Frequency-to-current/voltage converter based mixed-mode LED drivers

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid