KR20120023940A - Chip on board package using anodizing and manufacturing method of the same - Google Patents

Chip on board package using anodizing and manufacturing method of the same Download PDF

Info

Publication number
KR20120023940A
KR20120023940A KR1020100086332A KR20100086332A KR20120023940A KR 20120023940 A KR20120023940 A KR 20120023940A KR 1020100086332 A KR1020100086332 A KR 1020100086332A KR 20100086332 A KR20100086332 A KR 20100086332A KR 20120023940 A KR20120023940 A KR 20120023940A
Authority
KR
South Korea
Prior art keywords
chip
layer
anodizing
insulating layer
metal
Prior art date
Application number
KR1020100086332A
Other languages
Korean (ko)
Inventor
강태혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100086332A priority Critical patent/KR20120023940A/en
Publication of KR20120023940A publication Critical patent/KR20120023940A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

PURPOSE: A chip-on-board package which uses an anodizing process and a manufacturing method thereof are provided to omit a solder layer and a lead frame, thereby directly mounting a chip on a circuit board. CONSTITUTION: A via hole is formed on the surface of a metallic substrate(210). An insulating layer(220) is formed by anodizing the surface of the metallic substrate including the via hole. A circuit pattern layer(230) is arranged on the insulating layer. A part of the insulating layer is exposed by patterning the circuit pattern layer. A chip(160) is electrically connected to the circuit pattern layer.

Description

아노다이징을 이용한 ＣＯＢ 패키지 및 그 제조 방법{CHIP ON BOARD PACKAGE USING ANODIZING AND MANUFACTURING METHOD OF THE SAME}COP package using anodizing and its manufacturing method {CHIP ON BOARD PACKAGE USING ANODIZING AND MANUFACTURING METHOD OF THE SAME}

본 발명은 COB 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 칩 실장을 위한 리드 프레임 및 솔더가 필요 없으며, 방열 효율이 향상된 아노다이징을 이용한 COB 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a COB package and a method of manufacturing the same, and more particularly, to a COB package using anodizing and improved the heat dissipation efficiency without the need for a lead frame and solder for chip mounting.

일반적으로, 회로기판은 여러 종류의 많은 부품을 페놀 수지 또는 에폭시 수지로 된 평판 위에 밀집하여 탑재하고, 각 부품을 전기적으로 연결하는 회로를 수지평판의 표면에 밀집시켜 고정시킨 기판으로서, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 적층시킨 후 회로의 배선 패턴에 따라 식각하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 각 층을 전기적으로 연결하여 제조한다. 최근, 전자제품이 경박단소화되고, 고밀도화, 패키지(package)화 및 개인 휴대화되는 추세에 따라 집적도가 향상된 다층인쇄회로기판이 출현되고 있으며, 상기 다층 인쇄회로기판에 있어서도 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다. 이와 같은 종래의 기판은 사용 용도에 따라 인쇄회로기판(PCB:Printed Circuit Board)과 연성인쇄회로기판 (FPCB:Flexible Printed Circuit Board)로 구분된다.In general, a circuit board is a substrate in which many components of various kinds are mounted on a flat plate made of phenol resin or epoxy resin, and a circuit for electrically connecting each component is densely fixed on the surface of the resin flat plate. Alternatively, a thin plate of copper or the like is laminated on one surface of an epoxy resin insulating plate, and then etched according to the wiring pattern of the circuit to form a necessary circuit, and a hole is formed for attaching and mounting the parts to be electrically connected to each layer. Recently, multilayer printed circuit boards having improved integration have emerged as electronic products are lighter and shorter, higher in density, packaged, and more portable, and fine patterns are also used in the multilayer printed circuit board. Miniaturization, miniaturization and packaging are in progress. Such conventional substrates are classified into printed circuit boards (PCBs) and flexible printed circuit boards (FPCBs) according to a use purpose.

특히, 표면실장기술 (SMT; Surface Mount Technology)은 전자부품을 PCB에 접속할 때 부품구멍에 의하지 않고 표면의 접속패턴에 솔더를 통해 접속하는 기술을 의미한다. 이 기술에 의해 부품의 미소화, 리드핀의 협칩화에 대응이 가능해져 고밀도 실장이 실현되고 있다.In particular, surface mount technology (SMT) refers to a technology of connecting an electronic component to a PCB through solder to a surface connection pattern instead of a component hole. This technology makes it possible to cope with miniaturization of parts and narrow chip of lead pins, and high density mounting is realized.

도 1은 종래 기술에 따른 SMT 방식에 의해 칩이 실장되는 결합구조를 나타내는 단면도이다. 도 1을 참조하면, 인쇄회로기판은 절연기판 (110), 절연층 (120), 및 회로패턴층 (130)을 포함한다. 구체적으로는 절연기판 (110)은, 예를 들어, 에폭시 기판을 사용하고, 에폭시 기판상에 절연층 (120)이 형성되며, 그 위에 회로패턴층 (130)이 형성된다. 여기서 회로패턴층 (130)은 구리층으로 구성될 수 있다. 한편, 칩 (160)은 리드 프레임 (150)에 와이어 (170) 본딩에 의해 실장되며, 몰딩부 (180)에 의해 매립된다. 그 후, 칩 (160)이 실장된 리드 프레임 (150)을 솔더층 (140)을 통해 회로패턴층 (130)에 실장한다. 1 is a cross-sectional view showing a coupling structure in which a chip is mounted by the SMT method according to the prior art. Referring to FIG. 1, a printed circuit board includes an insulating substrate 110, an insulating layer 120, and a circuit pattern layer 130. Specifically, the insulating substrate 110 is, for example, using an epoxy substrate, the insulating layer 120 is formed on the epoxy substrate, the circuit pattern layer 130 is formed thereon. The circuit pattern layer 130 may be formed of a copper layer. On the other hand, the chip 160 is mounted on the lead frame 150 by bonding the wire 170, and is embedded by the molding unit 180. Thereafter, the lead frame 150 on which the chip 160 is mounted is mounted on the circuit pattern layer 130 through the solder layer 140.

이러한 SMT의 장점으로는 칩 부품은 리드 라인이 없고 소형이고, 표면만을 이용하기 때문에 양면을 실장할 수 있으며, 부품 삽입을 위한 홀 (hole)이 불필요하기 때문에 실장 밀도가 향상될 수 있다. 또한, 칩 부품은 리드 라인이 없고 자동 공급, 자동조립에 적합하며, 기판 면적을 작게 할 수 있고, 드릴 (Drilling) 비용을 삭감할 수 있어 경제적이다. The advantages of the SMT are that chip components have no lead lines, are small, and use only surfaces, so that both surfaces can be mounted, and mounting density can be improved because holes for inserting components are not required. In addition, chip parts are economical because there is no lead line, suitable for automatic supply and automatic assembly, the board area can be reduced, and the drilling cost can be reduced.

그러나 칩 실장을 위해서는 리드 프레임 (150) 및 솔더층 (140)이 필요하다. 그 결과, 솔더링 (Soldering) 시의 가열이 솔더층 (140)에만 그치는 것이 아니라 칩 (160)도 가열되는 것이 보통이며, 그 결과 칩 (160)의 열손상이 발생하기 쉽다. 더욱이, 절연기판 (110) 상에 형성된 절연층 (103)의 열전달 효율이 낮기 때문에 이와 같이 발생한 열을 쉽게 방출할 수 없으며, PAM이나 LED 등의 하이 파워(high power) 소자와 같이 고방열 소자 자체의 발생열을 외부로 쉽게 방출시키지 못하는 단점이 있다.However, the lead frame 150 and the solder layer 140 are required for chip mounting. As a result, it is common that the heating at the time of soldering is not only limited to the solder layer 140 but also the chip 160 is also heated, and as a result, thermal damage of the chip 160 is likely to occur. Furthermore, since the heat transfer efficiency of the insulating layer 103 formed on the insulating substrate 110 is low, the heat generated in this way cannot be easily discharged, and the high heat radiating element itself, such as a high power device such as a PAM or LED, can be used. There is a disadvantage that can not easily release the generated heat to the outside.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 리드 프레임과 솔더층을 생략하여, 칩을 회로기판에 직접 실장할 수 있으며, 특히 솔더층의 생략에 의해 실장되는 칩의 열 방출 효과를 개선할 수 있는 아노다이징을 이용한 COB 패키지 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to omit a lead frame and a solder layer so that the chip can be directly mounted on a circuit board, and in particular, a chip mounted by omitting the solder layer. An object of the present invention is to provide a COB package using anodizing and a method of manufacturing the same, which can improve the heat dissipation effect of the same.

전술한 문제를 해결하기 위한 본 발명에 따른 아노다이징을 이용한 COB 패키지의 구조는 금속기판상에 형성된 아노다이징된 절연층; 상기 절연층상에 형성된 회로패턴층; 및 상기 회로패턴층상에 전기적으로 연결된 칩을 포함한다.The structure of the COB package using anodizing according to the present invention for solving the above problems is an anodized insulating layer formed on a metal substrate; A circuit pattern layer formed on the insulating layer; And a chip electrically connected to the circuit pattern layer.

여기서, 상기 절연층은 금속기판의 양면에 형성될 수 있다.Here, the insulating layer may be formed on both sides of the metal substrate.

또한, 상기 칩은 상기 회로패턴에 의해 노출된 금속기판상에 실장되며, 상기 회로패턴층과 와이어로 본딩될 수 있다In addition, the chip may be mounted on a metal substrate exposed by the circuit pattern, and bonded to the circuit pattern layer and a wire.

또는, 상기 칩은 상기 회로패턴상에 형성된 범프상에 실장될 수 있다.Alternatively, the chip may be mounted on bumps formed on the circuit pattern.

그리고 상기 금속기판은 알루미늄 (Al), 마그네슘 (Mg), 티타늄 (Ti) 중 임의의 하나일 수 있다.The metal substrate may be any one of aluminum (Al), magnesium (Mg), and titanium (Ti).

또한, 상기 절연층은 상기 금속기판에 형성된 비아홀의 내면을 포함한 상기 금속기판의 표면에 형성되며, 상기 회로패턴층은 상기 금속기판의 상, 하에 형성되며, 상기 내면의 절연층상에 형성된 금속부를 통해 전기적으로 연결되는 구조로 형성될 수 있다.In addition, the insulating layer is formed on the surface of the metal substrate including the inner surface of the via hole formed in the metal substrate, the circuit pattern layer is formed above and below the metal substrate, through the metal portion formed on the insulating layer of the inner surface It may be formed into a structure that is electrically connected.

한편, 본 발명에 따른 아노다이징을 이용한 COB 패키지의 제조 방법은, (a) 금속기판을 관통하는 비아홀을 형성하는 단계; (b) 상기 비아홀을 포함한 상기 금속기판의 표면을 아노다이징하여 절연층을 형성하는 단계; (c) 상기 절연층상에 금속층을 도금하는 단계; (d) 상기 금속층을 패터닝하여 상기 절연층의 일부를 노출시키는 단계; 및 (e) 상기 금속층에 칩을 전기적으로 연결하는 단계를 포함한다.On the other hand, the manufacturing method of the COB package using anodizing according to the present invention, (a) forming a via hole penetrating the metal substrate; (b) forming an insulating layer by anodizing a surface of the metal substrate including the via hole; (c) plating a metal layer on the insulating layer; (d) patterning the metal layer to expose a portion of the insulating layer; And (e) electrically connecting the chip to the metal layer.

여기서, 상기 (c) 단계는, (c1) 무전해 도금에 의해 상기 절연층상에 제 1금속층을 형성하는 단계; 및 (c2) 전해 도금에 의해 상기 제 1금속층상에 제 2금속층을 형성하는 단계를 포함하여 수행될 수 있다.Here, the step (c) may include: (c1) forming a first metal layer on the insulating layer by electroless plating; And (c2) forming a second metal layer on the first metal layer by electroplating.

이 경우, 상기 (e) 단계는, 칩을 상기 노출된 절연층상에 실장하고, 상기 금속층과 와이어로 본딩하는 단계인 것이 바람직하다.In this case, step (e) is preferably a step of mounting the chip on the exposed insulating layer, and bonding the metal layer and the wire.

또는, 상기 (e) 단계는, 금속층상에 범프를 형성하고, 상기 범프상에 칩을 실장할 수도 있다.Alternatively, in step (e), bumps may be formed on the metal layer, and a chip may be mounted on the bumps.

본 발명에 의해, 칩 실장을 위한 리드 프레임 및 솔더층이 필요 없으며, 방열 효율이 향상된 칩 온 보드 패키지를 제조할 수 있다.According to the present invention, a lead frame and a solder layer for chip mounting are not required, and a chip on board package having improved heat dissipation efficiency can be manufactured.

도 1은 종래 기술에 따른 SMT 방식에 의해 칩이 실장되는 결합구조를 나타내는 단면도.
도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 단면도.
도 3은 본 발명의 또 다른 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 단면도.
도 4는 본 발명의 또 다른 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 제조공정의 단면도.1 is a cross-sectional view showing a coupling structure in which a chip is mounted by the SMT method according to the prior art.
2 is a cross-sectional view of a chip on board package using anodizing according to an embodiment of the present invention.
3 is a cross-sectional view of a chip on board package using anodizing according to another embodiment of the present invention.
4 is a cross-sectional view of a manufacturing process of a chip on board package using anodizing according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 아노다이징을 이용한 COB 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a COB package using anodizing and a method of manufacturing the same according to an exemplary embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니며, 제 1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.In addition, the size of each component in the drawings may be exaggerated for the purpose of description, and does not mean the size that is actually applied, terms such as first, second, etc. is intended to distinguish one component from other components Only used as

도 2는 본 발명의 일 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 단면도이다. 도 2를 참조하면, 금속기판 (210)의 양면에 아노다이징된 절연층 (220)이 형성된다. 금속기판 (210)은 알루미늄, 마그네슘, 티타늄 중 임의의 하나의 금속재질로 구성될 수 있다. 여기서 아노다이징 (anodizing)의 의미는 금속 표면처리 방법으로서 양극과 음극 중 양극 처리(anodizing: 아노다이징)하는 방법을 말한다. 전자를 잘 모아야 하므로 산화 피막을 입힌다. 한편, 이의 어원인 아노드 (anode)는 진공관/다이오드의 양극을 의미하고, 상대되는 음극은 캐소드 (cathode)라 지칭된다. 특히, 알루미늄 금속으로 제조된 각종 제품은 알루미늄 금속의 물리적, 화학적 성질이 연약하여 그대로 사용할 경우 쉽게 변질, 부식되어 외관 및 기능이 훼손, 상실된다. 이런 취약성을 보완, 개선하여주면 알루미늄 금속표면은 그 본래의 성질보다 적용공법에 따라 수십 내지 수 백배의 강도, 내마모성, 내식성, 전기절연성이 개선되고, 표면은 미려하고 중후한 금속질감을 갖게 되며, 특히 다양한 색상으로 처리하여 기능 및 상품적 가치를 높일 수 있다.2 is a cross-sectional view of a chip on board package using anodizing according to an embodiment of the present invention. Referring to FIG. 2, anodized insulating layers 220 are formed on both surfaces of the metal substrate 210. The metal substrate 210 may be made of any one metal material of aluminum, magnesium, and titanium. Here, anodizing means anodizing of an anode and a cathode as a metal surface treatment method. The electrons must be collected well, so an oxide film is applied. On the other hand, its origin, anode, means the positive electrode of a tube / diode, and the opposite negative electrode is called a cathode. In particular, various products made of aluminum metal are easily deteriorated and corroded when they are used as they are, because physical and chemical properties of the aluminum metal are weak, thereby deteriorating their appearance and function. By supplementing and improving these vulnerabilities, the aluminum metal surface is improved in strength, abrasion resistance, corrosion resistance, electrical insulation by several tens to hundreds of times, depending on the applied method than its original properties, and the surface has a beautiful and heavy metal texture. In particular, it can be processed in a variety of colors to increase the functionality and product value.

이 처리공법을 아노다이징(Anodizing) 혹은 알루-마이트(Alu-mite), 알루미늄 산화 피막처리라 하며 구체적 작업 방법은 다르나 알루미늄금속 표면에 산화피막을 형성한다는 목적으로 볼 때 같은 의미로 이해할 수 있다.This treatment method is called anodizing, alu-mite, aluminum oxide film treatment, and the specific working method is different, but it can be understood as the same meaning for the purpose of forming an oxide film on the aluminum metal surface.

특히, 금속기판 (210)의 재질을 알루미늄으로 사용할 경우, 아노다이징된 절연층 (220)은 알루미늄 고유의 특성인 뛰어난 방열 효율을 가질 수 있다. 절연층 (220) 상에는 회로패턴층 (230)이 구성된다. 회로패턴층 (230)은 금속재질로 구성되며, 패터닝이 되어 있으므로 절연층 (220)의 상면 중 일부에 형성되며, 절연층 (220)의 나머지 부분은 노출된다. 이 회로패턴층 (230)은 통상적으로 구리 재질로 구성되나 반드시 이에 한정되지는 않으며 도전성이 있는 다양한 물질을 사용할 수 있다. 또한, 칩 (160)은 회로패턴층 (230)과 전기적으로 연결하도록 금속기판 (210) 상부에 실장된다. 구체적으로는 본 실시형태에서, 칩 (160)은 절연층 (220) 중 회로패턴층 (230)에 의해 노출된 부분에 실장되며, 칩 (160)과 전기적으로 분리된 회로패턴층 (230)과 와이어 (170) 본딩을 통해 전기적으로 연결된다. 그리고 몰딩부 (180)로 칩 (160)을 매립하여 칩 (160)을 보호한다. 이와 같이 칩 (160)이 리드 프레임을 거치지 않고 회로기판에 직접 실장되는 형태를 칩 온 보드 (COB; Chip On Board)라 한다. 구체적으로, COB는 반도체 칩을 직접 인쇄 회로 기판(PCB) 위에 금선 연결하고 성형하는 방식. 표면 실장 기술(SMT)의 하나로, 금선 연결 실장과 플립 칩(Flip Chip) 실장으로 구분되면, 휴대폰, 노트북 컴퓨터, PCMCIA 카드, 메모리 모듈 등에서 사용된다.In particular, when the material of the metal substrate 210 is used as aluminum, the anodized insulating layer 220 may have excellent heat dissipation efficiency that is inherent in aluminum. The circuit pattern layer 230 is formed on the insulating layer 220. The circuit pattern layer 230 is formed of a metal material and is formed on a part of the upper surface of the insulating layer 220 because it is patterned, and the remaining part of the insulating layer 220 is exposed. The circuit pattern layer 230 is typically made of a copper material, but is not necessarily limited thereto, and may use various conductive materials. In addition, the chip 160 is mounted on the metal substrate 210 to be electrically connected to the circuit pattern layer 230. Specifically, in the present embodiment, the chip 160 is mounted on a portion of the insulating layer 220 exposed by the circuit pattern layer 230, and the circuit pattern layer 230 electrically separated from the chip 160. The wires 170 are electrically connected through bonding. The chip 160 is embedded in the molding unit 180 to protect the chip 160. In this way, the chip 160 is mounted directly on the circuit board without passing through the lead frame. This is called a chip on board (COB). Specifically, the COB is a method of connecting and molding the semiconductor chip directly on the printed circuit board (PCB). One of the surface mount technologies (SMT), which is divided into a gold wire mount and a flip chip mount, is used in mobile phones, notebook computers, PCMCIA cards, and memory modules.

도 3은 본 발명의 또 다른 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 단면도이다. 도 3을 참조하면, 금속기판 (210), 아노다이징된 절연층 (220), 회로패턴층 (230)은 도 2의 구조와 동일하다. 그러나 본 실시형태에서는, 칩 (160)이 범프 (190)를 이용하여 회로패턴층 (230)과 전기적으로 연결된다. 구체적으로는, 회로패턴층 (230) 상에 형성되며, 도전성 재료로 구성된 범프 (190) 상에 칩 (160)이 실장된다. 본 실시형태는 와이어 (170)가 필요하지 않으며, 칩 (160)이 절연층 (220)이 아닌 범프 (190) 상에 실장된다는 점에서 도 2의 구조와 상이하다. 한편, 도 2와 도 3에 도시된 칩 온 보드 패키지는 또 다른 형태로 설계 변경이 이루어질 수도 있다. 예를 들어, 금속기판 (210)의 양면에 회로패턴층 (220)이 형성되고, 양면의 회로패턴층 (220)은 금속기판 (210)에 형성된 비아홀 (10도4참조)에 의해 전기적으로 연결될 수 있다. 이와 같이 변경된 실시형태를 도 4에서 그 제조 방법과 함께 상세히 설명한다.3 is a cross-sectional view of a chip on board package using anodizing according to another embodiment of the present invention. Referring to FIG. 3, the metal substrate 210, the anodized insulating layer 220, and the circuit pattern layer 230 have the same structure as that of FIG. 2. However, in this embodiment, the chip 160 is electrically connected to the circuit pattern layer 230 using the bump 190. Specifically, the chip 160 is formed on the bump 190 formed on the circuit pattern layer 230 and made of a conductive material. This embodiment differs from the structure of FIG. 2 in that no wire 170 is required and the chip 160 is mounted on the bump 190 rather than the insulating layer 220. Meanwhile, the chip on board package illustrated in FIGS. 2 and 3 may be modified in another form. For example, the circuit pattern layers 220 are formed on both sides of the metal substrate 210, and the circuit pattern layers 220 on both sides are electrically connected to each other by via holes (see FIG. 10) formed in the metal substrate 210. Can be. This modified embodiment will be described in detail with the manufacturing method in FIG.

도 4는 본 발명의 또 다른 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지의 제조공정의 단면도이다. 도 4를 참조하면, 준비한 금속기판 (210)에 비아홀 (10)을 형성한다 (S1). 금속기판 (210)은 열방출 효율이 뛰어난 알루미늄 기판을 사용하는 것이 바람직하다. 비아홀 (10)을 드릴링, 레이저 가공 등에 의해 형성될 수 있다. 그리고 비아홀 (10)의 내면을 포함하여, 금속기판 (210)의 표면 전체를 아노다이징하여 절연층 (220)을 형성한다 (S2). 그 후, 절연층 (220)의 표면 전체에 무전해 도금을 수행하여 제 1금속층 (230a)을 형성하고 (S3), 제 1금속층 (230a)의 표면 전체에 전해 도금을 수행하여 제 2금속층 (230b)을 형성한다 (S4). 여기서 도금 재료는 구리 (Cu)인 것이 바람직하다. 여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다. 4 is a cross-sectional view of a manufacturing process of a chip on board package using anodizing according to another embodiment of the present invention. Referring to FIG. 4, via holes 10 are formed in the prepared metal substrate 210 (S1). As the metal substrate 210, an aluminum substrate having excellent heat dissipation efficiency is preferably used. The via hole 10 may be formed by drilling, laser processing, or the like. The insulating layer 220 is formed by anodizing the entire surface of the metal substrate 210, including the inner surface of the via hole 10 (S2). Thereafter, electroless plating is performed on the entire surface of the insulating layer 220 to form the first metal layer 230a (S3), and electrolytic plating is performed on the entire surface of the first metal layer 230a to form the second metal layer ( 230b) (S4). It is preferable that a plating material is copper (Cu) here. Here, electroless copper plating is performed first and then electrolytic copper plating is performed because electrolytic copper plating that requires electricity cannot be performed on the insulating layer. That is, in order to form the electroconductive film required for electrolytic copper plating, electroless copper plating is thinly performed as the pretreatment. Since electroless copper plating is difficult to process and economically disadvantageous, it is preferable to form the conductive portion of the circuit pattern by electrolytic copper plating.

그 후, 제 1 금속층 (230a) 및 제 2금속층 (230b)의 일부를 에칭하여 소정의 패턴을 형성함으로써 회로패턴층 (230)을 형성하고, 이러한 회로패턴층 (230)에 의해 절연층 (220)의 일부를 노출시킨다 (S5). 그리고 칩 (160)과 솔더링되지 않는 부분의 보호와 외부로부터의 회로 보호를 위해 솔더 레지스트층 (240)을 형성한다 (S6). 이와 같이 제조된 회로기판에 전술한 방식과 같이 칩 (미도시)을 실장할 수 있다. 예를 들어, 노출된 절연층 (220) 상에 칩을 실장하고, 회로패턴층 (230)과 와이어 본딩을 할 수 있다. 또는 회로패턴층 (230) 상에 범프를 형성하고 범프상에 칩을 실장할 수도 있다. 그 결과, 금속기판 (210)의 일면에 실장된 칩은 비아홀 (10) 내면에 형성된 제 1, 제 2금속층 (230a 및 230b)에 의해 금속기판 (210)의 타면의 회로패턴층 (230)과 전기적으로 연결될 수 있다.Thereafter, a portion of the first metal layer 230a and the second metal layer 230b are etched to form a predetermined pattern to form the circuit pattern layer 230, and the insulating layer 220 is formed by the circuit pattern layer 230. Exposing a part of step (S5). Then, the solder resist layer 240 is formed to protect the chip 160 and the non-soldered portion and the circuit from the outside (S6). A chip (not shown) may be mounted on the circuit board manufactured as described above in the manner described above. For example, a chip may be mounted on the exposed insulating layer 220, and wire bonding may be performed with the circuit pattern layer 230. Alternatively, bumps may be formed on the circuit pattern layer 230 and chips may be mounted on the bumps. As a result, the chip mounted on one surface of the metal substrate 210 is formed with the circuit pattern layer 230 on the other surface of the metal substrate 210 by the first and second metal layers 230a and 230b formed on the inner surface of the via hole 10. Can be electrically connected.

상술한 다양한 실시형태에 따른 아노다이징을 이용한 칩 온 보드 패키지는 칩 실장을 위해 리드 프레임 및 솔더층을 사용하지 않는다. 따라서 솔더링시에 칩에 가해지는 열손상을 방지하고, 아노다이징된 절연층에 의해 뛰어난 효율의 방열성능을 가질 수 있다.The chip on board package using anodizing according to the above-described various embodiments does not use a lead frame and a solder layer for chip mounting. Therefore, the thermal damage applied to the chip during soldering can be prevented, and the anodized insulating layer can have excellent heat dissipation performance.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

110: 절연기판 120, 220: 절연층
130, 230: 회로패턴층 140: 솔더층
150: 리드 프레임 160: 칩
170: 와이어 180: 몰드부
190: 범프 210: 금속기판
230a: 제 1금속층 230b: 제 2금속층
240: 솔더 레지스트층 110: insulating substrate 120, 220: insulating layer
130, 230: circuit pattern layer 140: solder layer
150: lead frame 160: chip
170: wire 180: mold part
190: bump 210: metal substrate
230a: first metal layer 230b: second metal layer
240: solder resist layer

Claims (10)

금속기판상에 형성된 아노다이징된 절연층;
상기 절연층상에 형성된 회로패턴층; 및
상기 회로패턴층상에 전기적으로 연결된 칩을 포함하는 아노다이징을 이용한 칩 온 보드 패키지.
An anodized insulating layer formed on the metal substrate;
A circuit pattern layer formed on the insulating layer; And
Chip on board package using anodizing comprising a chip electrically connected to the circuit pattern layer.
제 1항에 있어서,
상기 절연층은 금속기판의 양면에 형성된 아노다이징을 이용한 칩 온 보드 패키지.
The method of claim 1,
The insulating layer is a chip on board package using anodizing formed on both sides of the metal substrate.
제 1항에 있어서,
상기 칩은 상기 회로패턴에 의해 노출된 절연층상에 실장되며, 상기 회로패턴층과 와이어로 본딩된 아노다이징을 이용한 칩 온 보드 패키지.
The method of claim 1,
The chip is mounted on the insulating layer exposed by the circuit pattern, chip on board package using anodizing bonded to the circuit pattern layer and the wire.
제 1항에 있어서,
상기 칩은 상기 회로패턴상에 형성된 범프상에 실장된 아노다이징을 이용한 칩 온 보드 패키지.
The method of claim 1,
The chip is a chip on board package using anodizing mounted on the bump formed on the circuit pattern.
제 1항에 있어서,
상기 금속기판은 알루미늄 (Al), 마그네슘 (Mg), 티타늄 (Ti) 중 임의의 하나인 아노다이징을 이용한 칩 온 보드 패키지.
The method of claim 1,
The metal substrate is a chip-on-board package using anodizing any one of aluminum (Al), magnesium (Mg), titanium (Ti).
제 2항에 있어서,
상기 절연층은 상기 금속기판에 형성된 비아홀의 내면을 포함한 상기 금속기판의 표면에 형성되며, 상기 회로패턴층은 상기 금속기판의 상, 하에 형성되며, 상기 내면의 절연층상에 형성된 금속부를 통해 전기적으로 연결되는 아노다이징을 이용한 칩 온 보드 패키지.
The method of claim 2,
The insulating layer is formed on a surface of the metal substrate including an inner surface of a via hole formed in the metal substrate, and the circuit pattern layer is formed above and below the metal substrate, and is electrically formed through a metal part formed on the insulating layer of the inner surface. Chip-on-board package with connected anodizing.
(a) 금속기판을 관통하는 비아홀을 형성하는 단계;
(b) 상기 비아홀을 포함한 상기 금속기판의 표면을 아노다이징하여 절연층을 형성하는 단계;
(c) 상기 절연층상에 금속층을 도금하는 단계;
(d) 상기 금속층을 패터닝하여 상기 절연층의 일부를 노출시키는 단계; 및
(e) 상기 금속층에 칩을 전기적으로 연결하는 단계를 포함하는 아노다이징을 이용한 칩 온 보드 패키지 제조 방법.
(a) forming a via hole penetrating the metal substrate;
(b) forming an insulating layer by anodizing a surface of the metal substrate including the via hole;
(c) plating a metal layer on the insulating layer;
(d) patterning the metal layer to expose a portion of the insulating layer; And
(e) a method of manufacturing a chip on board package using anodizing comprising electrically connecting a chip to the metal layer.
제 7항에 있어서,
상기 (c) 단계는,
(c1) 무전해 도금에 의해 상기 절연층상에 제 1금속층을 형성하는 단계; 및
(c2) 전해 도금에 의해 상기 제 1금속층상에 제 2금속층을 형성하는 단계를 포함하는 아노다이징을 이용한 칩 온 보드 패키지 제조 방법.
The method of claim 7, wherein
In step (c),
(c1) forming a first metal layer on the insulating layer by electroless plating; And
(c2) A method of manufacturing a chip on board package using anodizing, comprising forming a second metal layer on the first metal layer by electroplating.
제 8항에 있어서,
상기 (e) 단계는, 칩을 상기 노출된 절연층상에 실장하고, 상기 금속층과 와이어로 본딩하는 단계인 아노다이징을 이용한 칩 온 보드 패키지 제조 방법.
The method of claim 8,
The step (e) is a step of mounting a chip on the exposed insulating layer, and bonding the metal layer and the wire to a chip on board package manufacturing method using anodizing.
제 8항에 있어서,
상기 (e) 단계는, 금속층상에 범프를 형성하고, 상기 범프상에 칩을 실장하는 단계인 아노다이징을 이용한 칩 온 보드 패키지 제조 방법.The method of claim 8,
The step (e) is a step of forming a bump on the metal layer, and the step of mounting the chip on the bump chip on board package manufacturing method using anodizing.
KR1020100086332A 2010-09-03 2010-09-03 Chip on board package using anodizing and manufacturing method of the same KR20120023940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086332A KR20120023940A (en) 2010-09-03 2010-09-03 Chip on board package using anodizing and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086332A KR20120023940A (en) 2010-09-03 2010-09-03 Chip on board package using anodizing and manufacturing method of the same

Publications (1)

Publication Number Publication Date
KR20120023940A true KR20120023940A (en) 2012-03-14

Family

ID=46131073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086332A KR20120023940A (en) 2010-09-03 2010-09-03 Chip on board package using anodizing and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR20120023940A (en)

Similar Documents

Publication Publication Date Title
KR101985020B1 (en) Method of manufacturing wiring substrate
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US10096562B2 (en) Power module package
KR20150104033A (en) Ultra-thin embedded semiconductor device package and method of manufacturing therof
KR101095202B1 (en) Hybrid heat-radiating substrate and manufacturing method thereof
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
KR100789530B1 (en) Chip embedded printed circuit board and fabricating method of the same
JP2008016844A (en) Printed circuit board and manufacturing method of the same
JP2013143517A (en) Substrate for mounting electronic component element
KR20160149612A (en) Printed circuit board and method of manufacturing the same
CN107708286A (en) Printed circuit-board assembly
KR101167453B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR101115403B1 (en) Light emitting apparatus
KR101119259B1 (en) Hybrid heat-radiating substrate and manufacturing method thereof
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN111034374A (en) Flexible circuit board and manufacturing method thereof
US20120122278A1 (en) Method Of Manufacturing Semiconductor Package Board
KR20140005463A (en) Printed circuit board for smart ic and manufacturing method therefor
JP2007027472A5 (en)
KR20130051141A (en) Method of forming metal wiring pattern, electronic componet and lighting device using the same
JP2005166892A (en) Stack type small-sized memory card
KR20120023940A (en) Chip on board package using anodizing and manufacturing method of the same
CN114496808B (en) Flip-chip plastic package assembly method, shielding system, heat dissipation system and application
KR101510379B1 (en) Printed circuit board assembly

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application