KR20120012319A - Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same - Google Patents

Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
KR20120012319A
KR20120012319A KR1020100074405A KR20100074405A KR20120012319A KR 20120012319 A KR20120012319 A KR 20120012319A KR 1020100074405 A KR1020100074405 A KR 1020100074405A KR 20100074405 A KR20100074405 A KR 20100074405A KR 20120012319 A KR20120012319 A KR 20120012319A
Authority
KR
South Korea
Prior art keywords
thin film
deposition
wiring
alo
atomic layer
Prior art date
Application number
KR1020100074405A
Other languages
Korean (ko)
Other versions
KR101196746B1 (en
Inventor
김수현
천태훈
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020100074405A priority Critical patent/KR101196746B1/en
Publication of KR20120012319A publication Critical patent/KR20120012319A/en
Application granted granted Critical
Publication of KR101196746B1 publication Critical patent/KR101196746B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

PURPOSE: A method for forming a thin film by atomic layer deposition, the wiring of a semiconductor device including the same, and a manufacturing method thereof are provided to reduce the resistance of wiring by omitting the deposition of a seed layer for electroplating. CONSTITUTION: Ruthenium is deposited. An aluminum oxide is deposited. A ruthenium deposition process is reiterated many times. The aluminum oxide is impregnated in the ruthenium with a deposition cycle. The deposition cycle repeatedly operates the aluminum oxide deposition process over 1 time.

Description

원자층 증착법에 의한 박막 형성 방법, 이를 포함하는 반도체 소자의 배선 및 그 제조 방법{Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same} Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same

본 발명은 반도체 소자에 사용되는 박막에 관한 것으로서, 더욱 상세하게는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 확산 방지막 형성 방법, 이러한 확산 방지막을 갖는 반도체 소자의 배선 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film for use in a semiconductor device, and more particularly, to a method of forming a diffusion barrier using atomic layer deposition (ALD), a wiring of a semiconductor device having such a diffusion barrier, and a method of manufacturing the same. will be.

반도체 소자의 고집적화 추세에 따라 디자인 룰(design rule)이 감소되고, 이에 따라 배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있다. 배선 재료로는 전기 전도도가 우수한 알루미늄(Al)이 주로 이용되어 왔으며, 최근에는 전기 전도도가 우수하고 저항이 낮아 고속 동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)가 배선 물질로 널리 사용되고 있다. 배선 물질로 구리를 사용하는 경우, 절연막을 통해 기판으로 구리 성분이 확산될 수 있다. 이는 불순물로 작용하여 누설 전류를 유발할 수 있으므로, 구리층과 절연막의 접촉 계면에 확산 방지막을 형성할 필요가 있다. As a result of the high integration of semiconductor devices, design rules have been reduced, thereby increasing the difficulty and importance of the process of forming wiring and contact plugs. Aluminum (Al), which has excellent electrical conductivity, has been mainly used as the wiring material, and recently, copper (Cu), which can solve the RC signal delay problem in high-speed operating devices due to its excellent electrical conductivity and low resistance, is widely used as the wiring material. have. When copper is used as the wiring material, the copper component may be diffused to the substrate through the insulating film. Since this can act as an impurity to cause a leakage current, it is necessary to form a diffusion barrier film at the contact interface between the copper layer and the insulating film.

본 발명이 이루고자 하는 기술적 과제는, 확산 방지 특성이 향상된 원자층 증착법에 의한 박막 형성 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for forming a thin film by the atomic layer deposition method with improved diffusion preventing characteristics.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 박막 형성 방법을 적용하여 형성된 확산 방지막 위에 구리를 직접 전해 도금(direct plating)하여, 구리 배선 공정을 단순화시키고, 배선의 비저항 특성이 향상된 반도체 소자의 배선 및 그 제조 방법을 제공하는 것이다.In addition, another technical problem to be achieved by the present invention is to provide a semiconductor device by directly electroplating copper on the diffusion barrier formed by applying the thin film forming method, thereby simplifying the copper wiring process and improving the resistivity characteristics of the wiring. It is to provide a wiring and a method of manufacturing the same.

본 발명의 일 실시예에 따른 원자층 증착법에 의한 박막 형성 방법이 제공된다. 상기 원자층 증착법에 의한 박막 형성 방법은, 루테늄(Ru)을 증착하는 Ru 증착 단계; 및 알루미늄 산화물(AlOx)을 증착하는 AlOx 증착 단계;를 포함하고, 상기 Ru 증착 단계를 복수회 반복하여 수행한 후, 상기 AlOx 증착 단계를 1회 이상 반복하여 수행하는 증착 사이클에 의하여, Ru에 AlOx이 함입되도록 한다.According to an embodiment of the present invention, a method of forming a thin film by an atomic layer deposition method is provided. The thin film forming method by the atomic layer deposition method, Ru deposition for depositing ruthenium (Ru); And an AlO x deposition step of depositing aluminum oxide (AlO x ); and after the Ru deposition step is repeatedly performed a plurality of times, by an deposition cycle in which the AlO x deposition step is repeatedly performed one or more times. Allow AlO x to be incorporated into Ru.

본 발명의 일부 실시예들에 있어서, 상기 증착 사이클을 복수회 반복한다.In some embodiments of the present invention, the deposition cycle is repeated a plurality of times.

본 발명의 일부 실시예들에 있어서, 상기 Ru 및 AlOx을 증착하는 단계는, 전구체를 챔버 내의 기판으로 공급하는 소스 주입 단계; 상기 소스를 상기 챔버로부터 퍼지하는 단계; 반응 가스를 상기 기판으로 공급하는 반응 가스 주입 단계; 상기 반응 가스를 상기 챔버로부터 퍼지하는 단계;를 포함한다.In some embodiments of the present invention, depositing Ru and AlO x may include: source implanting a precursor to a substrate in the chamber; Purging the source from the chamber; A reaction gas injection step of supplying a reaction gas to the substrate; Purging the reaction gas from the chamber.

본 발명의 일부 실시예들에 있어서, 상기 Ru 전구체는 C16H22Ru[(η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene)ruthenium]이다.In some embodiments of the present invention, the Ru precursor is C 16 H 22 Ru [(η 6-1-isopropyl-4-methylbenzene) (η 4-cyclohexa-1,3-diene) ruthenium].

본 발명의 일부 실시예들에 있어서, 상기 원자층 증착법은 열적(thermal) 원자층 증착법이다.In some embodiments of the present invention, the atomic layer deposition method is a thermal atomic layer deposition method.

본 발명의 일 실시예에 따른 반도체 소자의 배선 제조 방법이 제공된다. 상기 반도체 소자의 배선 제조 방법은, 상기 박막 형성 방법을 이용하여 기판 상에 확산 방지막을 적층하는 단계; 및 상기 확산 방지막 상에 도전성의 배선층을 적층하는 단계;를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a wiring of a semiconductor device is provided. The method for manufacturing a wiring of the semiconductor device may include depositing a diffusion barrier on a substrate using the thin film formation method; And laminating a conductive wiring layer on the diffusion barrier.

본 발명의 일부 실시예들에 있어서, 상기 배선층을 적층하는 단계는 상기 확산 방지막을 시드(seed)층으로 이용하여 전해 도금법에 의한다. In some embodiments of the present disclosure, the stacking of the wiring layer may be performed by an electroplating method using the diffusion barrier as a seed layer.

본 발명의 일 실시예에 따른 반도체 소자의 배선이 제공된다. 상기 반도체 소자의 배선은, 상기 반도체 소자의 배선 제조 방법에 의해 형성된다.Wiring of a semiconductor device according to an embodiment of the present invention is provided. The wiring of the semiconductor element is formed by the wiring manufacturing method of the semiconductor element.

본 발명의 일부 실시예들에 있어서, 상기 확산 방지막은, 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된다.In some embodiments of the present invention, the diffusion barrier layer includes amorphous AlO x in the Ru structure of the nanocrystal.

본 발명의 일부 실시예들에 있어서, 상기 배선층은 구리(Cu)를 포함한다.In some embodiments of the present invention, the wiring layer includes copper (Cu).

본 발명의 원자층 증착법에 의한 박막 형성 방법에 따르면,　Ru과 AlOx의 교대 증착을 통한 미세 구조의 제어에 의해, 확산 방지 특성이 향상되고 증착 특성이 우수한 확산 방지막을 형성할 수 있다. According to the method for forming a thin film by the atomic layer deposition method of the present invention, by controlling the microstructure through alternating deposition of Ru and AlO x , it is possible to form a diffusion barrier film having improved diffusion barrier characteristics and excellent deposition characteristics.

또한, 본 발명의 원자층 증착법에 의한 확산 방지막을 포함하는 반도체 소자의 배선 및 그 제조 방법에 따르면, 확산 방지막의 특성 개선에 의해 반도체 소자의 신뢰성이 향상될 수 있다. 또한, 확산 방지막 위에서 배선층의 직접 전해 도금이 가능하므로, 전해 도금을 위한 시드층의 증착을 생략할 수 있어, 공정이 단순화 될 수 있으며, 배선의 저항을 감소시킬 수 있다.In addition, according to the wiring of the semiconductor device including the diffusion barrier film by the atomic layer deposition method of the present invention and the manufacturing method thereof, the reliability of the semiconductor device can be improved by improving the characteristics of the diffusion barrier film. In addition, since it is possible to directly electroplating the wiring layer on the diffusion barrier, deposition of the seed layer for electrolytic plating can be omitted, the process can be simplified, and the resistance of the wiring can be reduced.

도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 확산 방지막을 포함하는 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 Ru-Al-O 박막 형성 방법을 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다.
도 3은 본 발명의 일 실시예에 따른 Ru-Al-O 박막을 형성하기 위한 Ru 전구체를 설명하기 위한 분자 구조를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 조성 분석 결과를 도시하는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 결정 구조 분석 결과를 도시하는 그래프이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 미세 구조 분석 결과를 도시하는 전자현미경 사진들이다.
도 7은 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 비저항 분석 결과를 도시하는 그래프이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 Ru-Al-O 박막이 증착된 모습을 도시하는 전자현미경 사진들이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 Ru-Al-O 박막의 확산 방지 성능을 설명하기 위한 그래프들이다.
도 10은 본 발명의 일 실시예에 따른 Ru-Al-O 박막을 포함하는 반도체 소자의 배선 구조를 도시하는 전자현미경 사진이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a wiring structure of a semiconductor device including a diffusion barrier according to an exemplary embodiment of the present invention.
2 is a gas injection flow diagram of an atomic layer deposition method for explaining a Ru-Al-O thin film forming method according to an embodiment of the present invention.
3 shows a molecular structure for explaining a Ru precursor for forming a Ru-Al-O thin film according to an embodiment of the present invention.
Figure 4 is a graph showing the composition analysis results of the Ru-Al-O thin film according to an embodiment of the present invention.
5 is a graph showing a crystal structure analysis result of the Ru-Al-O thin film according to an embodiment of the present invention.
6a to 6c are electron micrographs showing the results of the microstructure analysis of the Ru-Al-O thin film according to an embodiment of the present invention.
7 is a graph showing the results of the resistivity analysis of Ru-Al-O thin film according to an embodiment of the present invention.
8A to 8D are electron micrographs showing a state in which a Ru—Al—O thin film is deposited according to an embodiment of the present invention.
9A and 9B are graphs for describing diffusion preventing performance of a Ru-Al-O thin film according to an embodiment of the present invention.
10 is an electron micrograph showing a wiring structure of a semiconductor device including a Ru—Al—O thin film according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the inventive concept to those skilled in the art.

반도체 소자에 있어서 박막 증착법으로, 분자 빔 성장법(Molecular Beam Epitaxy, MBE), 화학 기상 증착법(Chemical Vapor Deposition, CVD), 물리 기상 증착법(Physical Vapor Deposition, PVD) 등을 이용한 방법들이 연구되고 있다. 최근 반도체 소자의 소량화에 따라 디자인 룰이 감소됨에 따라, 저온 공정, 정밀한 두께 제어, 박막의 균일성 및 도포성을 만족시키기는 증착 방법으로 자기 제한 표면 반응 메커니즘(self-limiting surface reaction mechanism)을 따르는 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 박막 형성이 널리 연구되고 있다. As a thin film deposition method in a semiconductor device, methods using a molecular beam growth method (MBE), chemical vapor deposition (CVD), physical vapor deposition (PVD), and the like have been studied. As the design rule is reduced with the recent miniaturization of semiconductor devices, a self-limiting surface reaction mechanism is employed as a deposition method that satisfies low temperature process, precise thickness control, uniformity and coating property of thin film. Thin film formation using Atomic Layer Deposition (ALD) has been widely studied.

도 1a 내지 도 1d는 본 발명의 기술적 사상에 의한 확산 방지막(diffusion barrier)을 포함하는 반도체 소자의 배선 구조의 예시적인 제조 방법을 설명하기 위한 단면도들이다.1A to 1D are cross-sectional views illustrating an exemplary method for manufacturing a wiring structure of a semiconductor device including a diffusion barrier according to the inventive concept.

도 1a를 참조하면, 기판(100) 상에 제1 절연막(120) 및 상기 제1 절연막(120) 사이의 제1 배선층(110)이 형성된다. 제2 절연막(140)이 상기 제1 절연막(120) 및 상기 제1 배선층(110)의 위에 형성되어 있으며, 상기 제2 절연막(140)에 상기 제1 배선층(110)과 접하는 비아(via)(165)와 트랜치(trench)(175)가 형성된다.Referring to FIG. 1A, a first wiring layer 110 is formed between the first insulating film 120 and the first insulating film 120 on the substrate 100. A second insulating layer 140 is formed on the first insulating layer 120 and the first wiring layer 110, and a via (via) contacting the first wiring layer 110 on the second insulating layer 140. 165 and a trench 175 are formed.

상기 기판(100)은 반도체 물질, 예컨대 IV족 반도체, III-V족 화합물 반도체, 또는 II-VI족 산화물 반도체를 포함할 수 있다. 예를 들어, IV족 반도체는 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)을 포함할 수 있다. 상기 기판(100)은 벌크 웨이퍼(bulk wafer) 또는 에피텍셜(epitaxial)층으로 제공될 수도 있다. 또한, 상기 기판(100)은 SOI(Silicon On Insulator) 기판일 수 있다. 상기 기판(100) 상의 도시되지 않은 하부층에는 반도체 소자(미도시)가 형성되어 있을 수 있다. The substrate 100 may include a semiconductor material, such as a group IV semiconductor, a group III-V compound semiconductor, or a group II-VI oxide semiconductor. For example, the group IV semiconductor may include silicon (Si), germanium (Ge) or silicon-germanium (SiGe). The substrate 100 may be provided as a bulk wafer or an epitaxial layer. In addition, the substrate 100 may be a silicon on insulator (SOI) substrate. A semiconductor device (not shown) may be formed on a lower layer not shown on the substrate 100.

상기 제1 절연막(120) 및 제2 절연막(140)은 저유전(low-k) 물질로 형성될 수 있다. 상기 저유전 물질은 약 4 미만의 유전 상수(dielectric constant)를 가질 수 있다. 상기 저유전 물질은 예를 들어, 실리콘 탄화물(SiC), 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물일 수 있다. 또는, HSQ(Hydrogen silesquioxane), FSG(Fluorinated Silicate Glass), MSQ(Methyl SilsesQuioxane) 및 HOSP(Organo Siloxane Polymer; 미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 도핑된 산화물, SiLK(Silica Low-K; 미합중국 Dow Chemical Company에 의해 제조 판매되는 상표명), BCB(BenzoCycloButene), 및 FLARE(미합중국 AlliedSignal Inc.에 의해 제조 판매되는 상표명)와 같은 유기물, 또는 에어로겔(aerogel)과 같은 다공성 물질을 포함할 수 있다.The first insulating layer 120 and the second insulating layer 140 may be formed of a low- k material. The low dielectric material may have a dielectric constant of less than about four. The low dielectric material may be, for example, silicon carbide (SiC), silicon oxide (SiO 2 ), fluorine-containing silicon oxide (SiOF), or fluorine-containing oxide. Or doped oxides such as Hydrogen silesquioxane (HSQ), Fluorinated Silicate Glass (FSG), Methyl SilsesQuioxane (MSQ) and Organic Siloxane Polymer (trade name manufactured by AlliedSignal Inc., USA), SiLK (Silica Low-K) Organic materials such as trade names manufactured and sold by Dow Chemical Company, USA, BenzoCycloButene, and FLARE (trade name manufactured and sold by AlliedSignal Inc., USA), or porous materials such as aerogels. .

상기 제1 배선층(110)은 하부 배선층을 나타내는 것으로, 도전성 물질을 포함할 수 있다. 상기 제1 배선층(110)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn) 및 탄소(C)로 구성된 그룹으로부터 선택된 적어도 하나의 금속, 금속 합금, 전도성 금속 산화물, 전도성 고분자 재료, 전도성 복합 재료 중 어느 하나를 포함할 수 있다. 상기 제1 배선층(110)은 전해 도금법(electroplating), PVD 또는 CVD 방식을 이용하여 증착할 수 있다.The first wiring layer 110 represents a lower wiring layer and may include a conductive material. The first wiring layer 110 may include copper (Cu), aluminum (Al), nickel (Ni), silver (Ag), gold (Au), platinum (Pt), tin (Sn), lead (Pb), and titanium ( At least one metal, metal alloy, conductive metal oxide, conductive polymer material, conductive composite selected from the group consisting of Ti), chromium (Cr), palladium (Pd), indium (In), zinc (Zn) and carbon (C) It can include any one of the materials. The first wiring layer 110 may be deposited using electroplating, PVD, or CVD.

상기 비아(165) 및 트랜치(175)는 상기 제2 절연막(140)이 적층된 후, 식각 공정에 의해 형성될 수 있다. 별도의 식각 정지층(미도시)을 형성하여 식각을 수행할 수 있다. 듀얼 다마신(dual damascene) 공정에 의하여 비아 퍼스트(via first) 방식으로 비아(165)를 먼저 형성하거나 또는 라인 퍼스트(line first) 방식으로 트랜치(175)를 먼저 형성할 수 있다. 예를 들어, 라인 퍼스트 방식의 경우, 포토레지스트층(미도시)을 형성하여 패터닝한 후, 식각을 통해 트랜치(175)를 형성하고 다시 패터닝과 식각 공정을 수행하여 비아(165)를 형성한다.The via 165 and the trench 175 may be formed by an etching process after the second insulating layer 140 is stacked. Etching may be performed by forming a separate etching stop layer (not shown). The via 165 may be formed first in a via first manner or the trench 175 may be formed first in a line first manner by a dual damascene process. For example, in the case of the line first method, after forming and patterning a photoresist layer (not shown), the trench 175 is formed through etching, and the via 165 is formed by patterning and etching again.

도 1b를 참조하면, 상기 제2 절연막(140) 상의 상기 비아(165) 및 트랜치(175)에 확산 방지막(130)을 적층하는 단계를 도시한다.Referring to FIG. 1B, a step of stacking the diffusion barrier 130 on the via 165 and the trench 175 on the second insulating layer 140 is illustrated.

상기 확산 방지막(130)은 Ru 및 Al을 포함할 수 있다. 상기 확산 방지막(130)은 원자층 증착법에 의해 형성할 수 있다. 상기 확산 방지막(130)은 Ru 및 AlOx이 교대로 적층되어 형성된 루테늄-알루미늄 산화물(Ru-Al-O)일 수 있다. 상기 루테늄-알루미늄 산화물(Ru-Al-O)의 Ru, Al 및 산소(O)의 함량은 증착 조건 등에 의해 다양할 수 있으며, 본 명세서에서의 'Ru-Al-O 박막'은 각각의 원소의 구체적인 함량이 특정되지 않은 막을 지칭하는 것으로 사용한다. 상기 확산 방지막(130)은 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된 구조를 가질 수 있으며, 상기 확산 방지막(130)의 특성에 관하여, 하기에 도 2 내지 도 10을 참조하여 상세히 설명한다. The diffusion barrier 130 may include Ru and Al. The diffusion barrier 130 may be formed by atomic layer deposition. The diffusion barrier 130 may be ruthenium-aluminum oxide (Ru-Al-O) formed by alternately stacking Ru and AlO x . The content of Ru, Al and oxygen (O) of the ruthenium-aluminum oxide (Ru-Al-O) may vary depending on deposition conditions, and the like. It is used as referring to a membrane whose specific content is not specified. The diffusion barrier 130 may have a structure in which amorphous AlO x is embedded in the Ru structure of the nanocrystal, and with respect to the characteristics of the diffusion barrier 130, FIGS. 2 to 10 below. It will be described in detail with reference to.

구리 배선 공정의 확산 방지막으로 일반적으로 스퍼터링(sputtering) 방식으로 증착한 탄탈륨(Ta) 계열의 막을 사용한다. 스퍼터링 방식으로 형성된 확산 방지막은 균일한 스텝 커버리지(step coverage) 특성의 확보가 어렵기 때문에 반도체 소자의 고집적화에 따른 확산 방지막의 두께 감소의 요구를 만족시키는데 어려움이 있다. 또한, CVD에 의한 경우 전구체 개발이 미흡하여 저항이 증가되는 단점이 있어, 고집적 고성능 소자의 구현을 위해서는 개선책이 필요하다. 본 발명의 실시예에 따르면, 원자층 증착법에 의해 확산 방지막을 형성하므로, 높은 종횡비(aspect ratio)의 패턴에도 균일성 있는 막의 증착이 가능하다.As a diffusion barrier of the copper wiring process, a tantalum (Ta) -based film deposited by sputtering is generally used. Since the diffusion barrier layer formed by the sputtering method is difficult to secure uniform step coverage characteristics, it is difficult to satisfy the requirement of reducing the thickness of the diffusion barrier layer due to the high integration of semiconductor devices. In addition, in the case of CVD, there is a disadvantage in that the resistance is increased due to insufficient development of precursors, and thus, an improvement is necessary to implement a highly integrated high performance device. According to the embodiment of the present invention, since the diffusion barrier film is formed by the atomic layer deposition method, it is possible to deposit a uniform film even in a pattern having a high aspect ratio.

상기 확산 방지막(130)의 증착은 열적 원자층 증착법(thermal atomic layer deposition)에 의할 수 있다. 플라즈마 강화 원자층 증착법(Plasma Enhanced Atomic Layer Deposition, PEALD)은 플라즈마의 직진성에 기인하여, 패턴 상의 위치에 따라 막이 불균일하게 증착되어 스텝 커버리지가 떨어지는 문제점이 있을 수 있으며, 기판에 물리적 손상을 가할 수 있다. 열적 원자층 증착법에 의하는 경우, 기판(100) 상의 하부 구조의 손상없이 확산 방지막(130)의 증착이 가능하며, 증착 공정을 단순화할 수 있다.Deposition of the diffusion barrier layer 130 may be by thermal atomic layer deposition (thermal atomic layer deposition). Plasma Enhanced Atomic Layer Deposition (PEALD) may have a problem of uneven deposition of a film depending on the position of the pattern due to the straightness of the plasma, resulting in poor step coverage, and physical damage to the substrate. . In the case of the thermal atomic layer deposition method, it is possible to deposit the diffusion barrier 130 without damaging the underlying structure on the substrate 100, and simplify the deposition process.

도 1c를 참조하면, 상기 확산 방지막(130) 상에 제2 배선층(150)을 적층하는 단계가 진행된다.Referring to FIG. 1C, the stacking of the second wiring layer 150 on the diffusion barrier layer 130 is performed.

상기 제2 배선층(150)은 도전성 물질을 포함할 수 있으며, 구리(Cu)를 포함할 수 있다. 구리(Cu)는 반도체 소자의 배선층으로 통상적으로 사용되는 Al보다 녹는점이 높고 비저항(resistivity)이 낮아 일렉트로 마이그레이션(Electro Migration, EM) 특성 및 신호 전달 속도를 향상시킬 수 있다.The second wiring layer 150 may include a conductive material and may include copper (Cu). Copper (Cu) has a higher melting point and lower resistivity than Al commonly used as a wiring layer of a semiconductor device, thereby improving electromigration (EM) characteristics and signal transmission speed.

상기 제2 배선층(150)은 전해 도금법을 이용하여 증착할 수 있다. 전해 도금법에 의해 증착되는 경우, 통상적으로 전해 도금 시 전류를 전달하기 위한 시드층(seed layer)이 필요하다. 도 10을 참조하여 하기에 설명하는 바와 같이, 본 발명에 따른 확산 방지막(130)은 전해 도금 시의 시드층의 역할도 수행할 수 있어, 별도의 시드층을 필요로 하지 않는다. 반도체 소자의 소형화에 따라, 배선 사이즈도 줄어들면서 배선 내의 비저항이 커지는 문제가 발생할 수 있다. 이를 해결하기 위해서, 배선 구조 내의 도전 물질의 부피를 최대화할 필요가 있다. 본 발명에 따른 확산 방지막을 사용하는 경우, 전해 도금의 시드층을 별도로 증착하지 않아도 되므로, 이와 같은 비저항의 증가를 억제할 수 있다.The second wiring layer 150 may be deposited using an electroplating method. When deposited by the electroplating method, a seed layer is usually required for transferring current during electroplating. As will be described below with reference to FIG. 10, the diffusion barrier layer 130 according to the present invention may also serve as a seed layer during electroplating, and does not require a separate seed layer. As the size of a semiconductor device becomes smaller, a problem may arise in that the specific resistance in the wiring increases as the wiring size decreases. In order to solve this, it is necessary to maximize the volume of the conductive material in the wiring structure. In the case of using the diffusion barrier film according to the present invention, it is not necessary to deposit the seed layer of electrolytic plating separately, and thus an increase in the specific resistance can be suppressed.

도 1d를 참조하면, 제2 절연막(140)의 상부에 적층된 확산 방지막(130) 및 제2 배선층(150)을 제거하는 단계가 진행된다. 이는 비아(165) 및 트랜치(175) 내에만 상기 제2 배선층(150)이 남도록 평탄화하는 공정이다. 본 공정은 화학 기계적 연마법(Chemical Mechanical Polishing, CMP)에 의할 수 있다. 이에 의해 최종적으로, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조가 제조된다.Referring to FIG. 1D, a step of removing the diffusion barrier 130 and the second wiring layer 150 stacked on the second insulating layer 140 is performed. This is a process of planarizing the second wiring layer 150 to remain only in the via 165 and the trench 175. This process may be by chemical mechanical polishing (CMP). Finally, the wiring structure of the semiconductor device according to the embodiment of the present invention is manufactured.

도 2는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막 형성 방법의 일 실시예를 설명하기 위한 원자층 증착법의 가스 주입 플로우 다이어그램이다. 2 is a gas injection flow diagram of an atomic layer deposition method for explaining an embodiment of the Ru-Al-O thin film forming method according to the technical idea of the present invention.

도 2를 참조하면, 하나의 증착 사이클은 N1회의 Ru 증착 단계(S10) 및 N2회의 AlOx 증착 단계(S20)를 포함한다. 이하에서 '증착 사이클'은 이를 지칭하는 것으로 사용한다.Referring to FIG. 2, one deposition cycle includes N1 Ru deposition steps S10 and N2 AlO x deposition steps S20. Hereinafter, the 'deposition cycle' is used to refer to this.

상기 Ru 증착 단계(S10)는, Ru 전구체(precursor)를 챔버 내의 기판으로 공급하는 Ru 소스(source) 주입 단계, 상기 Ru 소스를 상기 챔버로부터 퍼지(purge)하는 단계, 제1 반응 가스를 상기 기판으로 공급하는 제1 반응 가스 주입 단계 및 상기 제1 반응 가스를 상기 챔버로부터 퍼지하는 단계를 포함한다.The Ru deposition step (S10), the Ru source injection step of supplying a Ru precursor (precursor) to the substrate in the chamber, the step of purging the Ru source from the chamber, the first reaction gas to the substrate A first reaction gas injection step of supplying the first reaction gas and purging the first reaction gas from the chamber.

상기 AlOx 증착 단계(S20)는, Al 전구체를 상기 기판으로 공급하는 Al 소스 주입 단계, 상기 Al 소스를 상기 챔버로부터 퍼지하는 단계, 제2 반응 가스를 상기 기판으로 공급하는 제2 반응 가스 주입 단계 및 상기 제2 반응 가스를 상기 챔버로부터 퍼지하는 단계를 포함한다.The AlO x deposition step (S20) may include an Al source injection step of supplying an Al precursor to the substrate, a step of purging the Al source from the chamber, and a second reaction gas injection step of supplying a second reaction gas to the substrate. And purging the second reaction gas from the chamber.

Ru 증착 단계(S10) 및 AlOx 증착 단계(S20) 각각은 소스 가스의 주입 및 반응 가스의 주입의 순서로 구성되며, 각 주입 단계 후에 상기 소스 가스 및 반응 가스를 퍼지하는 단계에 퍼지 가스가 주입될 수 있다. 이 외에, 챔버 내의 압력을 조절하기 위해 불활성 가스를 공급할 수 있다. 이 경우, 불활성 가스는 퍼지 가스와 동일한 가스를 사용할 수 있다. 상기 가스들은 챔버 내로 주입되어 기판 상에 분사된다. 챔버 내의 증착 온도는 약 섭씨 150도 내지 350도, 압력은 약 0.1 Torr 내지 상압일 수 있다. 도 1a를 참조하여 상술한 바와 같이, 기판은 그 상면에 도전 물질, 반도체 물질 또는 절연 물질을 포함할 수 있으며, 상기 기판 상에 증착이 이루어질 수 있다. Each of the Ru deposition step (S10) and the AlO x deposition step (S20) consists of a source gas injection and a reaction gas injection, and after each injection step, a purge gas is injected to purge the source gas and the reaction gas. Can be. In addition, an inert gas may be supplied to regulate the pressure in the chamber. In this case, the same gas as the purge gas can be used as the inert gas. The gases are injected into the chamber and injected onto the substrate. The deposition temperature in the chamber may be about 150 degrees Celsius to 350 degrees Celsius, and the pressure may be about 0.1 Torr to atmospheric pressure. As described above with reference to FIG. 1A, the substrate may include a conductive material, a semiconductor material, or an insulating material on an upper surface thereof, and deposition may be performed on the substrate.

소스 가스의 주입에 앞서, 예비 세정(precleaning) 공정을 실시하여 식각 잔류물 또는 표면 불순물을 제거할 수 있다. 예를 들어, 상기 Ru-Al-O 박막이 형성되는 기판 상의 하부 구조가 구리층인 경우, 표면에 잔존하는 Cu-O를 제거할 수 있다. 상기 예비 세정 공정은 아르곤(Ar) 스퍼터링을 이용한 세정, 반응성(reactive) 세정 또는 암모니아(NH3)를 이용한 습식 공정을 이용할 수 있다.Prior to injection of the source gas, a precleaning process may be performed to remove etch residues or surface impurities. For example, when the lower structure on the substrate on which the Ru—Al—O thin film is formed is a copper layer, Cu—O remaining on the surface may be removed. The preliminary cleaning process may use a cleaning process using argon (Ar) sputtering, a reactive cleaning process, or a wet process using ammonia (NH 3 ).

상기 Ru 증착 단계(S10)는 Ru 소스 주입 단계로 시작한다. Ru 막은 구리(Cu)와의 접착성이 우수하고 고용체 형성이 어려워 전해 도금을 이용한 구리 배선 공정에 있어서 시드(seed)층으로 사용될 수 있다. 원자층 증착법에 의한 Ru 막의 형성 방법에는, 전구체로 bis(ethylcyclopentadieyl) ruthenium(Ru(EtCp)2)과 반응 가스로 암모니아(NH3) 플라즈마를 이용하는 플라즈마 강화 원자층 증착법 및 Ru 전구체를 공급한 후 반응제로 Ru 전구체를 분해하기 위한 산소(O2) 기체를 플라즈마 없이 공급하는 방법 등이 있다.The Ru deposition step S10 begins with a Ru source injection step. The Ru film can be used as a seed layer in the copper wiring process using electroplating because it has excellent adhesion to copper (Cu) and is difficult to form a solid solution. In the method of forming a Ru film by the atomic layer deposition method, a bis (ethylcyclopentadieyl) ruthenium (Ru (EtCp) 2 ) as a precursor and a plasma-enhanced atomic layer deposition method using ammonia (NH 3 ) plasma as a reaction gas and a Ru precursor were supplied and then reacted. And a method of supplying oxygen (O 2 ) gas without plasma to decompose the zero Ru precursor.

상기 Ru 소스는 Ru 전구체를 함유하며, C16H22Ru((η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene) ruthenium)을 포함할 수 있다. 이 외에도 Ru(EtCp)2, (C6H5)Ru(CO)3, Ru(OD)3, Ru(Cp)2, RuO4 및 Rh(thd)3 중 어느 하나를 포함할 수 있다. 전구체가 기체인 경우는 그대로 공급이 가능하나, 고체 또는 액체인 경우에는 불활성 가스를 캐리어(carrier) 가스로 이용하여 챔버 내에 공급한다. 상기 Ru 소스는 1초 내지 30초 동안 공급할 수 있으며, 예를 들어 약 5초간 공급할 수 있다.The Ru source contains a Ru precursor, and may include C 16 H 22 Ru ((η 6-1-isopropyl-4-methylbenzene) (η 4-cyclohexa-1,3-diene) ruthenium). In addition, it may include any one of Ru (EtCp) 2 , (C 6 H 5 ) Ru (CO) 3 , Ru (OD) 3 , Ru (Cp) 2 , RuO 4, and Rh (thd) 3 . If the precursor is a gas, it can be supplied as it is, but if it is a solid or liquid, an inert gas is supplied as a carrier gas into the chamber. The Ru source may be supplied for 1 to 30 seconds, for example, about 5 seconds.

다음으로, 상기 Ru 소스를 퍼지하는 단계가 수행된다. 이를 통해, 잔존하는 부산물 및 흡착되지 않은 Ru 전구체를 제거할 수 있다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다. 상기 퍼지 가스는 일정 시간, 예를 들어 약 10초간 공급할 수 있다.Next, purging the Ru source is performed. This may remove residual byproducts and unadsorbed Ru precursors. Argon (Ar), helium (He), or nitrogen (N 2 ) gas may be used as the purge gas. The purge gas may be supplied for a predetermined time, for example, about 10 seconds.

다음으로, 제1 반응 가스를 주입하는 단계가 수행된다. 상기 제1 반응 가스는 기판 상에 흡착된 Ru 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 산소(O2)를 포함할 수 있다. 또는, 상기 제1 반응 가스는 수소(H2) 또는 암모니아(NH3)를 포함할 수 있다. 상기 제1 반응 가스는 일정 시간, 예를 들어 약 0.1초 내지 10초간 공급할 수 있다.Next, the step of injecting the first reaction gas is performed. The first reaction gas is to assist nucleation of the Ru precursor adsorbed on the substrate, and may include oxygen (O 2 ). Alternatively, the first reaction gas may include hydrogen (H 2 ) or ammonia (NH 3 ). The first reaction gas may be supplied for a predetermined time, for example, about 0.1 seconds to 10 seconds.

이어서, 상기 제1 반응 가스를 퍼지하는 단계가 수행된다. 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2) 가스 등을 사용할 수 있다.Subsequently, purging the first reaction gas is performed. Argon (Ar), helium (He), or nitrogen (N 2 ) gas may be used as the purge gas.

상기 AlOx 증착 단계(S20)는, Al 전구체를 상기 기판으로 공급하는 Al 소스 주입 단계로 시작한다. 이에 의해, Al 전구체를 기판 상에 흡착시킨다. 상기 Al 전구체는 TMA(Trimethylalumium, Al(CH3)3)를 포함할 수 있다. 또는, 상기 Al 전구체는 AlCl3, AlBr3, dimethylaluminum choloride(Al(CH3)2Cl), TEA(Triethyl Aluminum), dimethylaluminum　hydride(Al(CH3)2H), dimethylethylaminealane(AlH3N(CH3)2(C2H5), DMEAA) 중 어느 하나를 포함할 수 있다. 상기 Al 소스는 0.1초 내지 1초 동안 공급할 수 있으며, 예를 들어 약 0.4초간 공급할 수 있다.The AlO x deposition step (S20) begins with an Al source injection step of supplying an Al precursor to the substrate. As a result, the Al precursor is adsorbed onto the substrate. The Al precursor may include TMA (Trimethylalumium, Al (CH 3 ) 3 ). Alternatively, the Al precursor may be AlCl 3 , AlBr 3 , dimethylaluminum choloride (Al (CH 3 ) 2 Cl), TEA (Triethyl Aluminum), dimethylaluminum hydride (Al (CH 3 ) 2 H), dimethylethylaminealane (AlH 3 N (CH 3) ) 2 (C 2 H 5 ), DMEAA). The Al source may be supplied for 0.1 second to 1 second, for example, about 0.4 seconds.

다음으로, 상기 Al 소스를 퍼지하는 단계가 수행된다. 미반응 Al 소스를 제거하기 위해 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 상기 Ru 증착 단계(S10)와 동일한 퍼지 가스일 수 있다. Next, purging the Al source is performed. Purge gas can be injected to remove the unreacted Al source. The purge gas may be the same purge gas as the Ru deposition step (S10).

다음으로, 제2 반응 가스를 주입하는 단계가 수행된다. 산소(O) 공급원인 상기 제2 반응 가스를 주입하여 Al 전구체와의 반응을 유도한다. 상기 반응은 산화 반응일 수 있다. 이에 의해, 알루미늄 산화막(AlOx)이 형성될 수 있다. Al 전구체의 산화를 위한 제2 반응 가스로 수증기(H2O gas)를 일정 시간, 예를 들어 약 0.2초간 공급할 수 있다. 또는, 상기 제2 반응 가스로 오존(O3), 산소(O2), 아산화 질소(N2O) 또는 플라즈마를 사용할 수 있다. 제2 반응 가스로로 오존(O3)을 이용하게 될 경우에는 오존 발생 생성기가 별도로 필요할 수 있다. 상기 제2 반응 가스를 공급하여 기판의 표면에 흡착되어 있는 AlCH3-, AlCH2-의 표면 그룹과 반응시킨다. Next, the step of injecting the second reaction gas is performed. The second reaction gas, which is an oxygen (O) source, is injected to induce a reaction with the Al precursor. The reaction may be an oxidation reaction. As a result, an aluminum oxide layer (AlO x ) may be formed. As the second reaction gas for oxidation of the Al precursor, water vapor (H 2 O gas) may be supplied for a predetermined time, for example, about 0.2 seconds. Alternatively, ozone (O 3 ), oxygen (O 2 ), nitrous oxide (N 2 O), or plasma may be used as the second reaction gas. When ozone (O 3 ) is used as the second reaction gas, an ozone generator may be separately required. The second reaction gas is supplied to react with surface groups of AlCH 3 − and AlCH 2 − adsorbed on the surface of the substrate.

이어서, 상기 제2 반응 가스를 퍼지하는 단계가 수행된다. 반응되지 않은 상기 제2 반응 가스 및 반응 부산물들을 제거하기 위해 퍼지 가스를 주입할 수 있다. 상기 퍼지 가스는 상기 Ru 증착 단계(S10)와 동일한 퍼지 가스일 수 있다. Subsequently, purging the second reaction gas is performed. A purge gas may be injected to remove the unreacted second reactant gas and reaction byproducts. The purge gas may be the same purge gas as the Ru deposition step (S10).

각각의 Ru 증착 단계(S10) 및 AlOx 증착 단계(S20)는 복수회 수행될 수 있다. 예를 들어, Ru 증착 단계(S10)가 N1회 수행된 이후, AlOx 증착 단계(S20)가 N2회 수행될 수 있다. N1은 N2보다 클 수 있으며, 예를 들어, N1은 N2보다 3배 이상 클 수 있다. 또한, N1과 N2의 비가 40:1, 40:2, 40:3, 40:4 또는 40:5일 수 있다. 상기 N1회의 Ru 증착 단계(S10) 및 N2회의 AlOx 증착 단계(S20)를 포함하여 1회의 증착 사이클이 이루어진다. 상기 증착 사이클도 복수회 진행될 수 있으며, 예를 들어 5회 수행될 수 있다. 각 단계 및 증착 사이클의 반복 횟수는 증착하려는 Ru-Al-O 박막의 두께에 따라 달라질 수 있다.Each Ru deposition step S10 and AlO x deposition step S20 may be performed a plurality of times. For example, after the Ru deposition step S10 is performed N1 times, the AlO x deposition step S20 may be performed N2 times. N1 may be greater than N2, for example N1 may be at least three times greater than N2. In addition, the ratio of N1 and N2 may be 40: 1, 40: 2, 40: 3, 40: 4 or 40: 5. One deposition cycle is made, including the N1 Ru deposition step (S10) and N2 times AlO x deposition step (S20). The deposition cycle may also be performed a plurality of times, for example, five times. The number of repetitions of each step and deposition cycle may vary depending on the thickness of the Ru—Al—O thin film to be deposited.

도 3은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막을 형성하기 위한 Ru 전구체의 일 예를 설명하기 위한 분자 구조를 나타낸다. 3 illustrates a molecular structure for explaining an example of a Ru precursor for forming a Ru—Al—O thin film according to the inventive concept.

도 3을 참조하면, Ru의 유기 금속(metallorganic) 전구체인 C16H22Ru((η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene) ruthenium)의 분자 구조를 도시한다. 상기 C16H22Ru은 섭씨 134도, 1 Torr의 증기압에서 액상인 화합물로, 금속 가전자(metal valence)가 0이다. 따라서, 일반적으로 Ru 전구체로 사용되는 Ru(EtCp)2가 화학적으로 매우 안정한데 비하여, 상기 C16H22Ru은 불안정 상태이므로 기판에 잘 흡착되어 핵생성(nucleation)을 용이하게 할 수 있다.Referring to FIG. 3, a molecular structure of C 16 H 22 Ru ((η 6-1-isopropyl-4-methylbenzene) (η 4-cyclohexa-1,3-diene) ruthenium), which is an organometallic precursor of Ru, is shown. do. The C 16 H 22 Ru is a liquid compound at a vapor pressure of 134 degrees Celsius and 1 Torr, and has zero metal valence. Thus, while Ru (EtCp) 2 , which is generally used as a Ru precursor, is chemically very stable, the C 16 H 22 Ru is unstable and thus adsorbed well on a substrate to facilitate nucleation.

도 4는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 조성 분석 결과를 도시하는 그래프이다.4 is a graph illustrating a composition analysis result of a Ru-Al-O thin film according to the inventive concept.

도 4를 참조하면, Ru 증착 단계(S10) 및 AlOx 증착 단계(S20)의 반복 횟수의 비(N1:N2)에 따른 조성 분석 결과를 나타낸다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. 상기 조성 분석은 이차 이온 질량 분석기(Secondary Ion Mass Spectrometer, SIMS)에 의해 수행되었다. Referring to FIG. 4, a composition analysis result according to the ratio (N1: N2) of the number of repetitions of the Ru deposition step S10 and the AlO x deposition step S20 is shown. The Ru—Al—O thin film used in the analysis was formed on a silicon oxide (SiO 2 ) substrate under the conditions described above with reference to FIG. 3, and was subjected to five deposition cycles. The composition analysis was performed by a secondary ion mass spectrometer (SIM).

그래프의 세로축은 Ru-Al-O 박막으로부터 분석되는 원소 함량에 대한 세기(intensity)로서 상대적인 값이다. Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 반복 횟수(N2)가 각각 1회, 3회 및 5회일 때의 조성 분석 결과를 살펴보면, AlOx 증착 단계(S20)의 반복 횟수(N2)가 증가할수록 Al과 산소(O)의 함량이 증가하고 상대적으로 Ru의 함량이 감소한다. 이는 AlOx 증착 단계(S20)의 수행 횟수(N2)가 증가함에 따라, Ru 막에 함입되는 AlOx가 증가하기 때문으로 해석할 수 있다. 상세한 Ru-Al-O 박막의 미세 구조에 대해서는, 도 6a 내지 도 6c를 참조하여 하기에 상세히 설명한다.The vertical axis of the graph is a relative value as the intensity of the element content analyzed from the Ru-Al-O thin film. Looking at the composition analysis results when the number of repetitions N1 of the Ru deposition step S10 is 40 times and the number of repetitions N2 of the AlO x deposition step S20 is 1, 3 and 5 times, respectively, AlO x. As the number of repetitions N2 of the deposition step S20 increases, the content of Al and oxygen (O) increases and the content of Ru decreases relatively. This may be interpreted as AlO x incorporated into the Ru film increases as the number N2 of the AlO x deposition steps S20 increases. The fine structure of the Ru-Al-O thin film will be described in detail below with reference to FIGS. 6A to 6C.

도 5는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 결정 구조의 분석 결과를 도시하는 그래프이다.5 is a graph showing an analysis result of a crystal structure of a Ru-Al-O thin film according to the technical idea of the present invention.

도 5를 참조하면, X선 회절 분석(X-Ray Diffraction, XRD)에 의한 Ru-Al-O 박막의 결정 구조 분석 결과를 나타낸다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. Ru 막 및 AlOx 증착 단계(S20)의 반복 횟수(N2)에 따른 Ru-Al-O 박막의 구조를 분석하였다. Ru 막은 육방정계(hexagonal) 구조를 가진다. 따라서, 이에 해당하는 결정면인 (1010), (1011), (1120) 및 (1013)면의 신호를 나타낼 수 있다. 그래프 상의 실리콘(Si)에 해당하는 신호는 상기 Ru-Al-O 박막이 형성된 기판에 의한 신호이다. Referring to FIG. 5, a crystal structure analysis result of a Ru—Al—O thin film by X-ray diffraction analysis (XRD) is shown. The Ru—Al—O thin film used in the analysis was formed on a silicon oxide (SiO 2 ) substrate under the conditions described above with reference to FIG. 3, and was subjected to five deposition cycles. The structure of the Ru-Al-O thin film according to the number of repetitions (N2) of the Ru film and the AlO x deposition step (S20) was analyzed. The Ru film has a hexagonal structure. Therefore, the signals of the corresponding crystal planes (1010, 1011, 1120, and 1013) can be represented. The signal corresponding to silicon (Si) on the graph is a signal by the substrate on which the Ru—Al—O thin film is formed.

도시된 바와 같이, AlOx 증착 단계(S20)의 반복 횟수(N2)가 증가함에 따라 Ru의 결정면에 해당하는 신호의 세기가 약해진다. 이를 통해, AlOx이 증착될수록 Ru의 결정성이 약해지게 되며, 상기 Ru-Al-O 박막은 나노 크리스탈(nano crystal) 또는 비정질과 유사한 구조인 것으로 해석할 수 있다.As shown, as the number of repetitions N2 of the AlO x deposition step S20 increases, the strength of the signal corresponding to the crystal plane of Ru is weakened. As a result, as AlO x is deposited, Ru crystal becomes weaker, and the Ru-Al-O thin film may be interpreted as having a structure similar to a nano crystal or an amorphous material.

도 6a 내지 도 6c는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 미세 구조 분석 결과를 도시하는 전자현미경 사진들이다. 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의한 분석 결과를 도시한다. 분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다.6a to 6c are electron micrographs showing the microstructure analysis results of the Ru—Al—O thin film according to the inventive concept. Analysis results by Transmission Electron Microscope (TEM) are shown. The Ru—Al—O thin film used in the analysis was formed on a silicon oxide (SiO 2 ) substrate under the conditions described above with reference to FIG. 3, and was subjected to five deposition cycles.

도 6a를 참조하면, Ru-Al-O 박막의 평면도를 도시하며, Ru이 어둡게 나타나고, Ru의 사이에 AlOx이 함입되어 있는 미세 구조를 나타낸다.Referring to FIG. 6A, a plan view of a Ru—Al—O thin film is shown, and Ru is dark and shows a microstructure in which AlO x is embedded between Ru.

도 6b를 참조하면, 상기 Ru-Al-O 박막의 단면도를 도시한다. 일반적으로 Ru 막은 주상 조직(columnar structure)을 갖는데 비하여, 상기 Ru-Al-O 박막은 Ru 미세 구조의 사이에 AlOx이 함입된 형태이다. 따라서, 주상 조직을 갖지 않는다.Referring to FIG. 6B, a cross-sectional view of the Ru—Al—O thin film is shown. In general, the Ru film has a columnar structure, whereas the Ru—Al—O thin film is in the form of AlO x embedded between the Ru microstructures. Therefore, it does not have columnar tissue.

도 6c를 참조하면, 고분해능 투과 전자 현미경(High Resolution Transmission Electron Microscope, HRTEM)에 의해 분석한 Ru-Al-O 박막의 평면도를 도시한다. 상기 Ru-Al-O 박막은 Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 반복 횟수(N2)가 5회인 경우를 나타낸다. 어두운 부분으로 나타나는 Ru의 격자 줄무늬(lattice fringe) 및 Ru 주변을 둘러싸는 밝은 부분인 비정질의 AlOx이 구별되어 나타난다. Ru 나노 크리스탈들이 비정질 AlOx에 의해 분리되어 있는 구조이다.Referring to FIG. 6C, a plan view of a Ru—Al—O thin film analyzed by a high resolution transmission electron microscope (HRTEM) is shown. The Ru-Al-O thin film shows a case where the number of repetitions N1 of the Ru deposition step S10 is 40 times and the number of repetitions N2 of the AlO x deposition step S20 is five times. The lattice fringes of Ru, which appear as dark areas, and the amorphous AlO x , which is the bright part surrounding Ru, is distinguished. Ru nanocrystals are separated by amorphous AlO x .

이와 같이 Ru 나노 크리스탈 구조의 사이를 AlOx이 메운 형태의 상기 Ru-Al-O 박막의 구조로 인해, 구리(Cu)에 대한 확산 방지막으로서의 우수한 성능을 기대할 수 있다. 주상 조직(columnar structure)을 갖는 Ru 막과 비교할 때, 구리(Cu)의 확산 경로가 길어질 수 있기 때문이다. 또한, Ru의 결정 입계(grain boundary)를 따른 확산이 AlOx에 의해 제한될 수 있기 때문이다.As described above, due to the structure of the Ru-Al-O thin film having AlO x filling in between Ru nanocrystal structures, excellent performance as a diffusion barrier for copper (Cu) can be expected. This is because the diffusion path of copper (Cu) can be long when compared with a Ru film having a columnar structure. This is also because diffusion along the grain boundary of Ru may be limited by AlO x .

도 7은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 비저항 분석 결과를 도시하는 그래프이다.7 is a graph showing the results of specific resistance analysis of Ru-Al-O thin film according to the technical idea of the present invention.

분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘 산화물(SiO2) 기판 상에 형성되었으며, 5회의 증착 사이클을 진행하였다. 도 7을 참조하면, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 증가할 때, N2의 증가에 따라 비저항도 증가하는 경향을 나타낸다. AlOx 증착 단계(S20)의 수행 횟수(N2)가 0인 경우, 즉 Ru 막은 약 45 μΩㆍcm의 비저항 값을 가지며, AlOx 증착 단계(S20)의 수행 횟수(N2)가 3회인 경우, 약 240 μΩㆍcm의 비저항 값을 갖는다. The Ru—Al—O thin film used in the analysis was formed on a silicon oxide (SiO 2 ) substrate under the conditions described above with reference to FIG. 3, and was subjected to five deposition cycles. Referring to FIG. 7, when the number of repetitions N1 of the Ru deposition step S10 is 40 times and the number of times N2 of the AlO x deposition step S20 increases, the specific resistance also increases with the increase of N2. It shows a tendency. When the number of times N2 of the AlO x deposition step S20 is 0, that is, when the Ru film has a specific resistance value of about 45 μΩ · cm, and the number of times N2 of the AlO x deposition step S20 is three times, It has a specific resistance value of about 240 μΩ · cm.

통상적으로 구리(Cu) 배선층에 대한 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨 질화물(TaN) 및 텅스텐 탄소 질화물(WCN)의 비저항은 약 80 μΩㆍcm 내지 350 μΩㆍcm이다. 따라서, 본 발명에 따른 상기 Ru-Al-O 박막은 이와 비교할 때, 반도체 소자에 적용 가능한 도전 특성을 갖고 있는 것으로 해석할 수 있다.The specific resistance of tantalum (Ta), tantalum nitride (TaN) and tungsten carbon nitride (WCN), which is usually used as a diffusion barrier for a copper (Cu) wiring layer, is about 80 µΩ · cm to 350 µΩ · cm. Therefore, it can be interpreted that the Ru-Al-O thin film according to the present invention has a conductive property applicable to a semiconductor device as compared with this.

도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막이 증착된 모습을 도시하는 전자현미경 사진들이다. 8A to 8D are electron micrographs illustrating a state in which a Ru—Al—O thin film is deposited according to the inventive concept.

분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 콘택(contact) 상에 형성되었으며, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 5회이다. 총 5회의 증착 사이클을 진행하였으며, 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의해 분석하였다.The Ru—Al—O thin film used in the analysis was formed on a contact under the conditions described above with reference to FIG. 3, the number of repetitions N1 of the Ru deposition step S10 was 40 times, and the AlO x deposition step was performed. The number of times N2 of S20 is five times. A total of five deposition cycles were run and analyzed by Transmission Electron Microscope (TEM).

도 8a를 참조하면, 상기 Ru-Al-O 박막을 높이 약 2100 nm, 하부의 직경이 약 65 nm, 상부의 직경이 약 85 nm인 콘택에 증착한 모습을 도시한다. 콘택 패턴의 종횡비(aspect ratio)는 약 32이다. 상기 Ru-Al-O 박막의 형성 방법에 의하면 스텝 커버리지 특성이 우수한 박막이 형성이 가능하다. Referring to FIG. 8A, the Ru—Al—O thin film is deposited on a contact having a height of about 2100 nm, a diameter of about 65 nm, and an upper diameter of about 85 nm. The aspect ratio of the contact pattern is about 32. According to the method of forming the Ru-Al-O thin film, a thin film having excellent step coverage characteristics can be formed.

도 8b 내지 도 8d는 콘택의 각 부분(A, B, C)에 대한 확대된 사진을 나타낸다. 도 8b는 A, 도 8c는 B, 도 8d는 C 부분을 나타낸다. 각 부분에 증착된 Ru-Al-O 박막의 두께는 일정하며, 높은 컨포멀리티(conformality)를 나타낸다. 본 발명에 따른 Ru-Al-O 박막은, 반도체 소자의 소형화에 따른 높은 종횡비(aspect ratio)를 갖는 콘택 또는 비아에 대해서도 균일한 증착이 이루어지는 장점을 가질 수 있다.8b to 8d show enlarged photographs of respective portions A, B and C of the contact. 8B shows A, 8C shows B, and 8D shows a C portion. The thickness of the Ru—Al—O thin film deposited on each portion is constant and shows high conformality. The Ru—Al—O thin film according to the present invention may have an advantage that uniform deposition is performed on a contact or via having a high aspect ratio due to miniaturization of a semiconductor device.

도 9a 및 도 9b는 본 발명의 기술적 사상에 의한 Ru-Al-O 박막의 확산 방지 성능을 설명하기 위한 그래프들이다. 9A and 9B are graphs for describing diffusion preventing performance of a Ru-Al-O thin film according to the inventive concept.

분석에 사용된 Ru-Al-O 박막은 도 3을 참조하여 상술한 조건으로 실리콘(Si) 기판 상에 15 nm의 두께로 형성되었으며, Ru 증착 단계(S10)의 반복 횟수(N1)가 40회이고, AlOx 증착 단계(S20)의 수행 횟수(N2)가 3회이다. 총 5회의 증착 사이클을 진행하였다. 또한, Ru 막은 실리콘(Si) 기판 상에 15 nm 두께로 형성하였다. 상기 Ru-Al-O 박막 및 Ru 막 상에 100 nm 두께의 구리(Cu) 막을 적층하였다.The Ru—Al—O thin film used for the analysis was formed on the silicon (Si) substrate under the conditions described above with reference to FIG. 3 with a thickness of 15 nm, and the number of repetitions N1 of the Ru deposition step (S10) was 40 And the number of times N2 of performing the AlO x deposition step S20 is three times. A total of five deposition cycles were run. In addition, a Ru film was formed to a thickness of 15 nm on a silicon (Si) substrate. A 100 nm thick copper (Cu) film was stacked on the Ru—Al—O thin film and the Ru film.

도 9a를 참조하면, Ru의 확산 방지 성능을 나타내는 XRD 분석 결과를 도시한다. 그래프 상의 온도들은 상기 구조의 형성 후 어닐링(annealing) 온도를 나타낸다. 이와 같은 어닐링은 반도체 소자의 배선이 후속의 공정들에 의해 받게 되는 열을 고려하기 위한 것이다. 그래프에 도시된 바와 같이, 섭씨 450 도 이상에서 어닐링한 경우, 실리콘(Si) 및 구리(Cu) 외에 구리 실리사이드(silicide)의 신호가 나타난다. 이를 통해, 구리(Cu)기 Ru 막을 통과하여 실리콘(Si) 기판으로 확산한 것을 알 수 있다.Referring to FIG. 9A, the results of XRD analysis showing the diffusion preventing performance of Ru are shown. The temperatures on the graph represent the annealing temperature after formation of the structure. This annealing is to take into account the heat that the wiring of the semiconductor element is subjected to by subsequent processes. As shown in the graph, when annealed above 450 degrees Celsius, a signal of copper silicide in addition to silicon (Si) and copper (Cu) appears. Through this, it can be seen that the diffusion through the copper (Cu) group Ru film to the silicon (Si) substrate.

도 9b를 참조하면, Ru-Al-O 박막의 확산 방지 성능을 나타내는 XRD 분석 결과를 도시한다. 그래프 상의 온도들은 상기 구조의 형성 후 어닐링(annealing) 온도를 나타낸다. 그래프에 도시된 바와 같이, 섭씨 650 도 이상에서 어닐링한 경우, 구리 실리사이드(silicide)의 신호가 나타난다. 본 발명에 따른 Ru-Al-O 박막의 경우, Ru 막보다 높은 온도에서 확산이 이루어지는 것을 알 수 있다. 이와 같은 우수한 확산 방지 성능은 상술한 미세 구조의 차이에 기인하는 것으로 해석할 수 있다.Referring to FIG. 9B, an XRD analysis result showing diffusion preventing performance of a Ru—Al—O thin film is illustrated. The temperatures on the graph represent the annealing temperature after formation of the structure. As shown in the graph, when annealed above 650 degrees Celsius, a signal of copper silicide appears. In the case of the Ru—Al—O thin film according to the present invention, it can be seen that diffusion is performed at a higher temperature than the Ru film. Such excellent diffusion prevention performance can be interpreted as being attributable to the above-described difference in microstructure.

도 10은 본 발명의 기술적 사상에 의한 Ru-Al-O 박막을 포함하는 반도체 소자의 배선 구조의 일 실시예를 도시하는 전자현미경 사진이다. 주사 전자현미경(Scanning Electron Microscopy, SEM)에 의해 분석한 결과이다.FIG. 10 is an electron micrograph showing an embodiment of a wiring structure of a semiconductor device including a Ru—Al—O thin film according to the inventive concept. The results were analyzed by Scanning Electron Microscopy (SEM).

도 10을 참조하면, 10 nm 두께의 Ru-Al-O 박막 상에 약 50 nm의 구리(Cu)를 전해 도금을 이용하여 증착한 배선 구조의 단면도를 나타낸다. 반도체 소자의 배선 구조에서 배선층이 전해 도금에 의해 증착되는 경우, 전해 도금 시 전류를 전달하기 위한 시드층이 필요하다. 상술한 바와 같이, 본 발명에 따른 Ru-Al-O 박막은 전해 도금 시의 시드층의 역할도 수행할 수 있다. 도시된 바와 같이, 상기 Ru-Al-O 박막을 시드층으로 하여 전해 도금을 수행하는 경우, 구리(Cu)층이 안정적으로 균일하게 증착될 수 있다.Referring to FIG. 10, a cross-sectional view of a wiring structure in which about 50 nm of copper (Cu) is deposited by electroplating on a 10 nm thick Ru—Al—O thin film is shown. When the wiring layer is deposited by electroplating in the wiring structure of the semiconductor device, a seed layer for transferring a current during electroplating is required. As described above, the Ru-Al-O thin film according to the present invention may also serve as a seed layer during electrolytic plating. As illustrated, when electrolytic plating is performed using the Ru—Al—O thin film as a seed layer, a copper (Cu) layer may be stably and uniformly deposited.

한편, 본 발명의 실시예는 반도체 소자의 배선 구조에서 확산 방지막으로 사용하는 Ru-Al-O 박막을 예로 상술하였지만, 상기 Ru-Al-O 박막은 다른 용도에 대하여도 동일하게 적용할 수 있을 것이다.On the other hand, the embodiment of the present invention has been described above the Ru-Al-O thin film used as a diffusion barrier in the wiring structure of the semiconductor device as an example, the Ru-Al-O thin film will be equally applicable to other applications. .

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

Claims (10)

루테늄(Ru)을 증착하는 Ru 증착 단계; 및
알루미늄 산화물(AlOx)을 증착하는 AlOx 증착 단계;를 포함하고,
상기 Ru 증착 단계를 복수회 반복하여 수행한 후, 상기 AlOx 증착 단계를 1회 이상 반복하여 수행하는 증착 사이클에 의하여, Ru에 AlOx이 함입되도록 하는 원자층 증착법에 의한 박막 형성 방법.A Ru deposition step of depositing ruthenium (Ru); And
It includes; AlO x deposition step of depositing aluminum oxide (AlO x );
After performing the Ru deposition step a plurality of times repeatedly, by the AlO x deposition phase a deposition cycle which repeatedly performed once or more, the thin film forming method according to an atomic layer deposition method such that the constriction AlO x on Ru. 제1 항에 있어서,
상기 증착 사이클을 복수회 반복하는 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.The method according to claim 1,
Thin film formation method by the atomic layer deposition method characterized in that the deposition cycle is repeated a plurality of times. 제1 항에 있어서,
상기 Ru 및 AlOx을 증착하는 단계는,
전구체를 챔버 내의 기판으로 공급하는 소스 주입 단계;
상기 소스를 상기 챔버로부터 퍼지하는 단계;
반응 가스를 상기 기판으로 공급하는 반응 가스 주입 단계;
상기 반응 가스를 상기 챔버로부터 퍼지하는 단계;를 각각 포함하는 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.The method according to claim 1,
Deposition of the Ru and AlO x ,
Source implanting the precursor to a substrate in the chamber;
Purging the source from the chamber;
A reaction gas injection step of supplying a reaction gas to the substrate;
Purging the reaction gas from the chamber; each of the thin film formation method by the atomic layer deposition method comprising a. 제3 항에 있어서,
상기 Ru의 전구체는 C16H22Ru[(η6-1-isopropyl-4-methylbenzene)(η4-cyclohexa-1,3-diene)ruthenium]인 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.The method of claim 3,
The precursor of Ru is C 16 H 22 Ru [(η 6-1-isopropyl-4-methylbenzene) (η 4-cyclohexa-1,3-diene) ruthenium] The method of forming a thin film by the atomic layer deposition method characterized in that. 제1 항에 있어서,
상기 원자층 증착법은 열적(thermal) 원자층 증착법인 것을 특징으로 하는 원자층 증착법에 의한 박막 형성 방법.The method according to claim 1,
The atomic layer deposition method is a thin film formation method by the atomic layer deposition method, characterized in that the thermal (thermal) layer deposition method. 제1 항 내지 제5 항 중 어느 한 항의 박막 형성 방법을 이용하여 기판 상에 확산 방지막을 적층하는 단계; 및
상기 확산 방지막 상에 도전성의 배선층을 적층하는 단계;
를 포함하는 반도체 소자의 배선 제조 방법.Stacking a diffusion barrier on a substrate using the thin film forming method of any one of claims 1 to 5; And
Stacking a conductive wiring layer on the diffusion barrier;
Wiring manufacturing method of a semiconductor device comprising a. 제6 항에 있어서,
상기 배선층을 적층하는 단계는 상기 확산 방지막을 시드(seed)층으로 이용하여 전해 도금법에 의하는 것을 특징으로 하는 반도체 소자의 배선 제조 방법.The method of claim 6,
Stacking the wiring layer is a wiring manufacturing method of a semiconductor device, characterized in that by the electroplating method using the diffusion barrier film as a seed layer. 제6 항 또는 제7 항의 반도체 소자의 배선 제조 방법에 의해 형성된 반도체 소자의 배선.The wiring of the semiconductor element formed by the wiring manufacturing method of the semiconductor element of Claim 6 or 7. 제8 항에 있어서,
상기 확산 방지막은, 나노 크리스탈(nanocrystal)의 Ru 구조에 비정질(amorphous)의 AlOx이 함입된 것을 특징으로 하는 반도체 소자의 배선.The method of claim 8,
The diffusion barrier is a semiconductor device wiring, characterized in that amorphous AlO x is embedded in the Ru crystal of the nanocrystal (nanocrystal). 제9 항에 있어서,
상기 배선층은 구리(Cu)를 포함하는 것을 특징으로 하는 반도체 소자의 배선.10. The method of claim 9,
And the wiring layer includes copper (Cu).
KR1020100074405A 2010-07-30 2010-07-30 Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same KR101196746B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074405A KR101196746B1 (en) 2010-07-30 2010-07-30 Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074405A KR101196746B1 (en) 2010-07-30 2010-07-30 Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120012319A true KR20120012319A (en) 2012-02-09
KR101196746B1 KR101196746B1 (en) 2012-11-07

Family

ID=45836288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074405A KR101196746B1 (en) 2010-07-30 2010-07-30 Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101196746B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182946A1 (en) * 2014-05-30 2015-12-03 주식회사 유피케미칼 Novel ruthenium compound, preparation method therefor, precursor composition for film deposition, containing same, and method for depositing film by using same
CN106459113A (en) * 2014-05-30 2017-02-22 Up化学株式会社 Novel ruthenium compound, preparation method therefor, precursor composition for film deposition, containing same, and method for depositing film by using same
WO2018139746A1 (en) * 2017-01-25 2018-08-02 인천대학교 산학협력단 Method for preparing high-quality quadruple-patterning material through alloying of hetero elements

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (en) 1999-12-08 2003-06-02 삼성전자주식회사 Method for forming a metal layer by an atomic layer deposition and a semiconductor device with the metal layer as a barrier metal layer, an upper electrode, or a lower electrode of capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182946A1 (en) * 2014-05-30 2015-12-03 주식회사 유피케미칼 Novel ruthenium compound, preparation method therefor, precursor composition for film deposition, containing same, and method for depositing film by using same
CN106459113A (en) * 2014-05-30 2017-02-22 Up化学株式会社 Novel ruthenium compound, preparation method therefor, precursor composition for film deposition, containing same, and method for depositing film by using same
US9957614B2 (en) 2014-05-30 2018-05-01 Up Chemical Co., Ltd. Ruthenium compound, preparation method therefor, precursor composition for film deposition containing same, and method for depositing film by using same
WO2018139746A1 (en) * 2017-01-25 2018-08-02 인천대학교 산학협력단 Method for preparing high-quality quadruple-patterning material through alloying of hetero elements

Also Published As

Publication number Publication date
KR101196746B1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
KR101309043B1 (en) Method for forming ruthenium thin film by atomic layer deposition and ruthenium thin film using the same
US9362231B2 (en) Molecular self-assembly in substrate processing
TWI423327B (en) Process integration scheme to lower overall dielectric constant in beol interconnect structures
TWI459508B (en) Interfacial capping layers for interconnects
KR102279757B1 (en) Method for forming diffusion barrier film, metal line comprising said diffusion barrier film in semiconductor device and method for manufacturing the same
US20100200991A1 (en) Dopant Enhanced Interconnect
EP1760771A1 (en) Semiconductor device and method for fabricating the same
US8049336B2 (en) Interconnect structure
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US20090022958A1 (en) Amorphous metal-metalloid alloy barrier layer for ic devices
US20060286800A1 (en) Method for adhesion and deposition of metal films which provide a barrier and permit direct plating
KR101196746B1 (en) Method for forming thin film by atomic layer deposition, metal line having the thin film in semiconductor device and method for manufacturing the same
CN111128863A (en) Semiconductor interconnect structure and method of forming a semiconductor structure
JP2023528465A (en) Atomic Layer Deposition of Fluorine-free Tungsten for Improved Dielectric Selectivity
US7682989B2 (en) Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
KR101628843B1 (en) Method for forming ruthenium containing thin film by atomic layer deposition
KR20090100192A (en) Method for fabricating semiconductor intergrated circuit device and semiconductor intergrated circuit device fabricated thereby
EP3447793B1 (en) Method for producing seed layers for copper interconnects
KR20150101380A (en) Method for forming ruthenium containing thin film by atomic layer deposition
CN114121782A (en) Method for forming interconnection structure
TWI495059B (en) Semiconductor device, semiconductor apparatus and method for manufacturing the same
TW201708596A (en) Method for forming ruthenium-containing thin film by atomic layer deposition
KR100744419B1 (en) Semiconductor device and method for fabricating thereof
EP3891318A2 (en) Method for deposition of highly selective metal films
KR100571387B1 (en) Copper wiring manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161017

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee