KR20120004190A - 반도체 제조장치의 세정방법 - Google Patents

반도체 제조장치의 세정방법 Download PDF

Info

Publication number
KR20120004190A
KR20120004190A KR1020100064916A KR20100064916A KR20120004190A KR 20120004190 A KR20120004190 A KR 20120004190A KR 1020100064916 A KR1020100064916 A KR 1020100064916A KR 20100064916 A KR20100064916 A KR 20100064916A KR 20120004190 A KR20120004190 A KR 20120004190A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
voltage
plasma
process chamber
semiconductor manufacturing
Prior art date
Application number
KR1020100064916A
Other languages
English (en)
Inventor
전현수
이헌정
전상진
김세연
김인중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100064916A priority Critical patent/KR20120004190A/ko
Priority to US13/176,868 priority patent/US20120006351A1/en
Publication of KR20120004190A publication Critical patent/KR20120004190A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts

Landscapes

  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

정전척을 포함하는 공정챔버 내부에 세정가스를 공급하고, 상기 세정가스로부터 플라즈마를 생성하고, 상기 플라즈마를 사용하여 반도체 제조장치를 세정하고, 상기 반도체 제조장치의 세정시, 상기 정전척에 양의 직류전압을 인가하고, 상기 반도체 제조장치의 세정시, 상기 정전척에 음의 직류전압을 인가하며, 상기 정전척에 양의 직류전압을 인가하여, 상기 공정챔버의 챔버 벽을 세정하는 반도체 제조장치의 세정방법에 관한 것이다.

Description

반도체 제조장치의 세정방법{Cleaning Method of semiconductor manufacturing apparatus}
본 발명은 반도체 제조장치의 세정방법에 관한 것으로, 보다 구체적으로는 플라즈마에 의한 반도체 제조장치의 세정공정시, 플라즈마에 의한 정전척(ESC : electrostatic chuck)의 손상은 최소화하고, 세정효율은 최대화하기 위한 반도체 제조장치의 세정방법에 관한 것이다.
플라즈마를 이용한 반도체 소자의 세정방법인 인시츄 드라이 클리닝(ISD : In-Situ Dry Cleaning)의 경우, 플라즈마가 정전척, 에지링, 공정챔버 벽 등의 구조물에 선별성이 없이 접촉하게 되고, 특히, 정전척 표면에의 선별성 없는 플라즈마의 접촉은 정전척을 손상시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 단점과 문제점을 해결하기 위한 것으로, 정전척 표면에 도달하는 플라즈마를 선별적으로 조절함으로써, 정전척의 손상을 방지할 수 있는 반도체 제조장치의 세정방법을 제공하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은 정전척을 포함하는 공정챔버 내부에 세정가스를 공급하고, 상기 세정가스로부터 플라즈마를 생성하고, 상기 플라즈마를 사용하여 반도체 제조장치를 세정하고, 상기 반도체 제조장치의 세정시, 상기 정전척에 양의 직류전압을 인가하고, 상기 반도체 제조장치의 세정시, 상기 정전척에 음의 직류전압을 인가하는 것을 포함하며, 상기 정전척에 양의 직류전압을 인가하여, 상기 공정챔버의 챔버 벽을 세정하는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 정전척에 음의 직류전압을 인가하여, 상기 정전척을 세정하는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 양의 직류전압의 인가에 의해, 상기 정전척의 표면 쉬스(sheath) 두께가 감소되는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 음의 직류전압의 인가에 의해, 상기 정전척의 표면 쉬스(sheath) 두께가 증가하는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 음의 직류전압 인가시의 정전척의 표면 쉬스(sheath) 두께는 상기 양의 직류전압 인가시의 정전척의 표면 쉬스(sheath) 두께보다 큰 것인 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 양의 직류전압 인가시의 플라즈마 전위(Vp)는 상기 음의 직류전압 인가시의 플라즈마 전위(Vp)보다 큰 것인 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 양의 직류전압 인가시의 플라즈마 전위(Vp)와 챔버 벽의 전위(Vf) 차는 상기 음의 직류전압 인가시의 플라즈마 전위(Vp)와 챔버 벽의 전위(Vf) 차보다 큰 것인 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 정전척 상에 웨이퍼 또는 더미 웨이퍼가 위치하지 않는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 공정챔버는 고전압 공급부를 포함하는 제 1 전극을 더 포함하며, 상기 고전압 공급부는 반도체 제조장치의 세정시, 상기 정전척과 동일한 직류전압을 상기 제 1 전극에 인가하는 반도체 제조장치의 세정방법을 제공한다.
또한, 본 발명은 상기 공정챔버의 공정챔버 벽측에 구비되는 고전압 공급부를 더 포함하며, 상기 고전압 공급부는 반도체 제조장치의 세정시, 상기 정전척과 반대의 직류전압을 상기 고전압 공급부에 인가하는 반도체 제조장치의 세정방법을 제공한다.
따라서, 본 발명은 정전척 표면에 도달하는 플라즈마를 선별적으로 조절함으로써, 정전척의 손상을 방지할 수 있는 반도체 제조장치의 세정방법을 제공할 수 있는 효과가 있다.
또한, 본 발명은 플라즈마에 의한 정전척(ESC : electrostatic chuck)의 손상은 최소화하고, 세정효율은 최대화할 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다.
도 2a는 정전척의 전압인가에 따른 플라즈마 전위(Vp)의 변화를 나타내는 그래프이다.
도 2b는 정전척의 전압인가에 따른 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차를 나타내는 그래프이다.
도 3은 정전척에 양의 직류전압을 인가한 경우의 플라즈마의 상태를 나타내는 도면이다.
도 4는 정전척에 음의 직류전압을 인가한 경우의 플라즈마의 상태를 나타내는 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다.
도 6은 본 발명의 제 3 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상 측에 위치하는 것뿐만 아니라. 상기 제 1 구성 요소와 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
[실시예 1]
도 1은 본 발명의 제 1 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 제조 장치(100)는 공정 챔버(110), 반응 가스 공급부(140) 및 배기 펌프(150)를 포함한다. 여기서, 상기 반응 가스 공급부(140)는 공급 배관(141)을 통해 상기 공정 챔버(110)의 반응 가스 분사부(114)와 연결된다. 또한, 상기 배기 펌프(150)는 상기 공정 챔버(110)의 배기단(115)와 연결된다.
또한, 본 발명의 제 1 실시 예에 따른 반도체 제조 장치(100)는 상기 배기단(115)과 배기 펌프(150) 사이에 위치하는 배기량 제어부(151)을 더 포함할 수 있다. 상기 배기량 제어부(151)는 상기 공정 챔버(110)의 내부 압력을 일정 범위 내로 유지시킨다.
상기 공정 챔버(110)는 플라즈마를 이용한 일정 공정이 수행되는 공간을 제공한다. 상기 공정 챔버(110)는 웨이퍼(미도시)를 안착시키기 위한 정전척(ESC : electrostatic chuck)(120) 및 플라즈마를 생성하기 위한 제 1 전극(132)과 제 2 전극(137)을 포함한다. 여기서, 상기 제 1 전극(132)는 상기 정전척(120)에 대향되도록 위치할 수 있다. 또한, 상기 제 2 전극(137)은 상기 정전척(120)의 내부에 위치할 수 있다.
몇몇 다른 실시 예에서, 상기 제 1 전극(132)은 상기 공정 챔버(110)의 외부에 위치할 경우도 있으나 간략한 설명을 위하여 생략하기로 한다.
상기 공정 챔버(110)는 공정챔버 벽(111) 및 상기 공정챔버 벽(111)과 결합하며, 상기 반응 가스 분사구(114)를 포함하는 덮개(112)로 구성될 수 있다. 여기서, 상기 제 1 전극(132)은 상기 덮개(112)에 위치할 수 있다.
상기 정전척(120)은 상기 일정 공정이 수행되는 동안 상기 웨이퍼(미도시)를 안착시킨다. 상기 정전척(120)은 고온의 플라즈마와 접촉하는 상기 웨이퍼를 냉각시킬 수 있다. 이를 위해 몇몇 실시 예에서, 상기 정전척(120)은 냉각장치(122)와 접속될 수 있다. 상기 냉각장치(122)는 상기 정전척(120)의 내부에 형성된 순환배관(도시하지 않음)에 냉각가스 또는 냉각용액을 공급하는 역할을 할 수 있다. 예를 들면, 상기 냉각가스는 헬륨 가스일 수 있다.
상기 정전척(120)은 상기 헬륨 가스에 의해 상기 웨이퍼가 상기 정전척(120)으로부터 이격되는 것을 방지할 수 있다. 이때, 상기 정전척(120)은 정전기력을 이용하여 상기 웨이퍼를 클램핑 하는데, 이를 위해, 상기 정전척(120)은 정전기력을 위한 고전압 공급부(121)에 연결된다.
즉, 정전척 상에 웨이퍼를 올려놓은 후 전압 발생부로부터 소정의 전압을 인가시키게 되면 웨이퍼와 정전척 사이에는 직류의 고전압에 의해 전위차가 발생하게 된다. 이렇게 발생된 전위차에 의해서 정전척의 절연체 내부에 유전 분극 현상이 일어나, 예를 들면, (+)극 가까운 곳의 웨이퍼에는 (-) 전하가, 먼 곳에는 (+) 전하가 대전된다. 이러한 전하 대전에 의해 정전기력이 발생하여 정전척이 웨이퍼를 클램핑하게 된다.
이때, 상기 고전압 공급부(121)는 상기 웨이퍼의 안정적인 안착을 위하여 대략 400V의 전압을 제공할 수 있다. 또한, 상기 정전척(120)은 상기 일정 공정의 종료 후, 상기 웨이퍼의 탈착(de-chucking)을 위해 상기 정전기력을 제거할 수 있다. 이를 위해 상기 고전압 공급부(121)는 상기 일정 공정의 종료 후, 상기 정전척(120)으로 제공되는 전압을 차단시킬 수 있다.
상기 제 1 전극(132) 및 제 2 전극(137)은 플라즈마 생성을 위한 일정 전압을 공급한다. 이를 위해 상기 제 1 전극(132) 및 제 2 전극(137)은 각각 제 1 전압원(133) 및 제 2 전압원(138)과 연결될 수 있다. 이와 달리, 상기 제 1 전극(132) 및 제 2 전극(137) 중 어느 하나는 접지(ground) 또는 기준 전압원(reference voltage source)과 연결될 수 있다. 상기 제 1 전압원(133) 및 제 2 전압원(138)으로부터 공급되는 전압은 고주파 전압(radio frequency power)일 수 있다.
한편, 상기 공정 챔버(110)는 에지링(미도시)를 더 포함할 수 있다. 상기 에지링은 플라즈마가 생성되는 플라즈마 생성 영역(P)을 정의하기 위한 제한 어셈블리(confinement assembly)로써, 구체적인 설명은 생략하기로 한다.
또한, 본 발명의 제 1 실시 예에 따른 반도체 제조 장치(100)는 상기 웨이퍼(미도시)를 보다 안정적으로 안착 및 탈착시킬 수 있도록 리프트(123)을 더 포함할 수 있다. 상기 리프트(123)은 상기 정전척(120)을 관통하는 리프트 핀(124)을 이용하여 상기 웨이퍼(미도시)의 배면을 지지한다.
계속해서, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법을 설명하면 다음과 같다.
상기한 바와 같은, 본 발명의 제 1 실시예에 따른 반도체 제조 장치는 웨이퍼(미도시)를 공정챔버(110) 내의 정전척(120)에 흡착시킨 후, 공정 조건에 적합하게 압력 및 온도를 유지한 상태에서 공정가스를 유입한다. 이후, 상기 제 1 전극(132)과 제 2 전극(137) 사이에 일정 전압을 제공함으로써, 플라즈마(P)가 생성된다.
계속해서, 상기 생성된 플라즈마(P)를 이용하여 일정 공정을 수행한다. 여기서, 상기 일정 공정은 플라즈마를 이용한 건식 식각 공정일 수 있다. 다만, 본 발명에서 상기 일정 공정의 종류를 한정하는 것은 아니다.
이때, 상술한 바와 같이, 플라즈마를 이용한 건식 식각 공정에서는 반응 부산물이 다량으로 발생하게 되는데, 이는 대부분 배기를 통해 공정챔버(110)의 밖으로 배출되나, 일부분은 공정챔버(110) 내부의 구조물, 예를 들면, 정전척(120), 공정챔버 벽(111) 등에 부착되게 된다. 이와 같은 반응 부산물의 부착은 웨이퍼(미도시)의 가공 매수가 증가할수록, 여러 가지 식각공정의 특성을 변화시키게 되는데 가장 대표적인 것은 증착된 반응 부산물에서 공정 진행 중 아웃 가싱(Out Gasing)되는 반응 라디칼(Radical)이 식각률을 변화시키거나 식각하고자 하는 물질과 그렇지 않은 물질과의 선택비를 변화시키며, 또한 불안정하게 증착된 반응 부산물이 공정 진행시 웨이퍼(미도시)로 떨어져 패턴 형상에 이상을 일으키는 불량을 발생시키는 문제점이 있다.
따라서, 이와 같은 반응 부산물을 제거하기 위해, 플라즈마를 이용한 반도체 소자의 세정방법인 인시츄 드라이 클리닝(ISD : In-Situ Dry Cleaning) 공정에 의해 반응 부산물을 제거하게 된다.
일반적인 인시츄 드라이 클리닝(In-Situ Dry Cleaning) 공정은 정전척(120)에 흡착된 웨이퍼의 식각공정이 완료된 후, 정전척(120)에 0V의 직류전압(Vdc)을 공급하여 정전척(120)에서 웨이퍼를 탈거하여 공정챔버(110)의 외부로 언로딩시킨다. 이후, 제 1 전극(132)과 제 2 전극(137) 사이에 일정 고주파 전압(radio frequency power)을 제공한다. 이에 따라 상기 플라즈마(P)가 생성되고, 상기 플라즈마 내에 생성된 전자 및 이온이 전기장 및 쉬스(sheath)에 의해 운동을 시작하게 된다.
한편, 도 1에 도시된 바와 같이, 공정챔버(110)의 내부로 더미 웨이퍼(W)가 로딩되어, 상기 웨이퍼가 탈거된 정전척 상에 더미 웨이퍼(W)가 위치할 수 있다. 이는 플라즈마를 이용한 건식 식각 공정이 진행되는 동안에는 웨이퍼(미도시)가 안착되어 있으므로, 정전척의 표면에는 상대적으로 반응 부산물이 적게 존재하고 있으므로, 상기 인시츄 드라이 클리닝(In-Situ Dry Cleaning) 공정시 반응 부산물이 적게 존재하는 정전척의 표면을 더미 웨이퍼(W)를 통해 보호하기 위함이다.
다만, 도 1에서는 설명의 편의를 위해 더미 웨이퍼(W)를 도시하였을 뿐, 후술할 바와 같이, 본 발명에서는 세정공정시 더미 웨이퍼(W)를 포함하지 않는 것을 특징으로 한다.
즉, 공정챔버에서 정전척의 표면은 다른 영역, 즉, 제 1 전극이 위치하는 공정챔버의 상부, 공정챔버 벽 등보다 상대적으로 반응 부산물이 적게 존재하기 때문에, 정전척의 표면을 세정하는 것은 상기 다른 영역을 세정하는 것보다 세정빈도가 적게 된다.
하지만, 세정 공정시 정전척의 표면을 보호하기 위해 상기 더미 웨이퍼를 별도로 안착시키는 것은 공정이 추가되는 것에 해당하고, 또한, 더미 웨이퍼를 별도로 안착시키지 않는 경우에는 정전척의 표면에도 불필요하게 플라즈마가 접촉하게 되므로, 이러한 플라즈마의 접촉에 의해 정전척이 손상되게 된다.
물론, 정전척의 경우 전혀 세정이 필요하지 않다는 의미는 아니며, 정전척의 경우에는 다른 영역보다 세정공정의 필요성이 적음에도 불구하고, 다른 영역과 동일하게 플라즈마에 접촉하는 것은 오히려 정전척에 손상을 일으킨다는 의미이다. 결국, 정전척에의 선별성 없는 플라즈마의 접촉이 문제시된다.
따라서, 본 발명에서는 정전척에의 선별성 없는 플라즈마의 접촉을 방지하고, 또한, 정전척의 표면에 별도로 더미 웨이퍼를 안착시키는 공정을 배제하기 위해, 세정공정시에도 정전척에 고전압 공급부(121)로부터 직류전압을 인가하는 것을 특징으로 한다.
이를 보다 구체적으로 설명하면, 먼저, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 정전척을 포함하는 공정챔버 내부에 세정가스를 공급한다.
즉, 반응 가스 공급부(140)에서 세정가스를 공급하며, 상기 반응 가스 공급부(140)는 공급 배관(141)을 통해 상기 공정챔버(110)의 반응 가스 분사부(114)와 연결되어 있어, 이를 통해 공정챔버의 내부에 세정가스를 공급한다.
상기 세정가스는 BClx, SiClx, SF6, NF3, Cl2, SiBr4, C4F6, C4F8, CF5, 및 CHF3로 구성되는 그룹 중에서 선택된 적어도 어느 하나일 수 있으며, 다만, 본 발명에서 상기 세정가스의 종류를 한정하는 것은 아니다.
다음으로, 상기 세정가스로부터 플라즈마를 생성한다. 즉, 상기 제 1 전극(132)과 제 2 전극(137) 사이에 일정 전압을 제공하고, 이에 따라 플라즈마(P)가 생성된다. 여기서, 상기 제 1 전극(132) 및 제 2 전극(137)에 고주파 전압(radio frequency power)을 인가할 수 있다. 또한, 상기 제 1 전극(132) 및 제 2 전극(137) 중 어느 하나를 접지(ground) 또는 기준 전압원에 연결시킬 수 있다. 이 경우, 나머지 하나의 전극에 상기 플라즈마 생성을 위한 전압이 인가된다.
다음으로, 상기 플라즈마(P)를 사용하여 반도체 제조 장치의 공정챔버를 세정하게 된다.
이때, 상술한 바와 같이, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 상기 공정챔버의 세정 공정시에도 정전척에 고전압 공급부(121)로부터 직류전압을 인가하는 것을 특징으로 한다.
즉, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 정전척에의 선별성 있는 플라즈마의 접촉을 위해 양의 직류전압 및 음의 직류전압을 선택적으로 인가하게 된다.
구체적으로는, 상기 고전압 공급부(121)로부터 정전척에 양의 직류전압을 인가하는 경우에는 정전척은 보호되고, 상기 정전척을 제외한 공정챔버 내부, 예를 들면, 공정챔버 벽의 플라즈마에 의한 세정효과는 최대화된다. 또한, 상기 고전압 공급부(121)로부터 정전척에 음의 직류전압을 공급하는 경우에는 정전척이 플라즈마에 의해 세정하게 된다.
즉, 본 발명에서는 정전척에 양의 직류전압을 인가하느냐, 음의 직류전압을 인가하느냐에 따라 정전척을 보호하거나, 정전척을 세정할 수 있으며, 결국, 정전척에의 선별성 있는 플라즈마의 접촉이 가능하다.
이하에서는 정전척에 인가되는 전압의 종류에 따라 정전척을 보호하거나, 정전척을 세정하는 메카니즘을 설명하기로 한다.
도 2a는 정전척의 전압인가에 따른 플라즈마 전위(Vp)의 변화를 나타내는 그래프이고, 도 2b는 정전척의 전압인가에 따른 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차를 나타내는 그래프이다. 이때, 도 2a 및 도 2b에서의 공정조건은 압력 50mT, 파워 500W, 가스유량 300sccm에 해당한다.
도 2a를 참조하면, 정전척에 인가되는 전압이 증가할수록 플라즈마 전위(Vp)도 증가하는 것을 알 수 있고, 이는 정전척의 표면의 쉬스(sheath) 두께가 감소함을 의미한다.
또한, 도 2b를 참조하면, 정전척에 인가되는 전압이 증가할수록 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차(Vp-Vf)가 증가하는 것을 알 수 있고, 이는 플라즈마와 공정챔버 벽 간의 전위차가 증가하므로, 공정챔버 벽에 도달되는 이온의 에너지가 증가됨을 의미한다.
이러한 메카니즘을 본 발명에 적용하면 다음과 같다.
도 3은 정전척에 양의 직류전압을 인가한 경우의 플라즈마의 상태를 나타내는 도면이고, 도 4는 정전척에 음의 직류전압을 인가한 경우의 플라즈마의 상태를 나타내는 도면이다. 도 3 및 도 4의 구성은 후술할 것을 제외하고는 상술한 도 1의 구성과 동일하다. 또한, 설명의 편의를 위해, 도 1에 도시된 플라즈마(P)는 정전척에 직류전압을 공급하지 않은 경우의 플라즈마 상태라고 가정한다.
도 3을 참조하면, 상술한 바와 같이, 고전압 공급부로부터 정전척에 양의 직류전압(121a)을 인가한 경우는 도 1의 플라즈마와 비교하여, 플라즈마 전위(Vp)가 증가하게 되며, 정전척에 직류전압을 공급하지 않은 경우보다, 정전척의 표면의 쉬스(sheath) 두께가 감소하게 된다.
이때, 플라즈마를 이용한 세정공정시 제 1 전극(132)과 제 2 전극(137) 사이에 일정 고주파 전압(radio frequency power)을 제공하여 플라즈마를 생성하면, 상기 플라즈마에 생성된 전자 및 이온이 전기장 및 쉬스(sheath)에 의해 운동을 시작하게 된다. 이때, 전자의 경우에는 질량이 이온에 비해 상대적으로 작음에 따라 운동성이 뛰어나 공정챔버의 모든 구조물 표면에 축적되어 음전위를 띠게 되고, 이로 인하여 플라즈마는 플러스 포텐셜을 갖게 된다.
따라서, 정전척에 양의 직류전압을 인가한 경우에는 정전척의 내부에 (+)극이 대전되게 되므로 쉬스의 두께가 감소하게 되고, 쉬스 내에서의 양이온 가속이 줄어들게 된다.
즉, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 정전척에 양의 직류전압을 인가함으로써, 정전척 표면의 쉬스(sheath) 두께를 감소시켜 쉬스 내의 양이온 가속을 약화시키고, 또한, 정전척의 내부에 (+)극을 대전시켜 에너지가 높은 양이온이 정전척의 표면에 도달하는 것을 방해함으로써, 정전척을 보호하게 된다.
또한, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 인시츄 드라이 클리닝(In-Situ Dry Cleaning) 공정시 정전척의 표면을 보호하는 별도의 더미 웨이퍼를 안착시키지 않더라도 정전척의 표면이 보호되는 것이다.
한편, 고전압 공급부로부터 정전척에 양의 직류전압(121a)을 인가한 경우는 도 1과 비교하여, 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차(Vp-Vf)가 증가하게 된다. 따라서, 플라즈마와 공정챔버 벽 간의 전위차가 증가하므로, 공정챔버 벽에는 도달되는 플라즈마 이온의 에너지가 증가되어 정전척을 제외한 공정챔버 내부, 보다 구체적으로 공정챔버 벽의 플라즈마에 의한 세정효과는 최대화되게 된다.
또한, 도 4를 참조하면, 도 3과는 반대로, 고전압 공급부로부터 정전척에 음의 직류전압(121b)을 인가한 경우는 도 1의 플라즈마와 비교하여, 플라즈마 전위(Vp)가 감소하게 되며, 정전척에 직류전압을 공급하지 않은 경우보다, 정전척의 표면의 쉬스(sheath) 두께가 증가하게 된다.
따라서, 음전위를 띠는 쉬스의 두께가 증가하게 되므로, 쉬스 내의 양이온 가속이 강화되며, 또한, 정전척에 음의 직류전압을 인가한 경우에는 정전척의 내부에 (-)극이 대전되게 되므로, 에너지가 높은 양이온이 정전척의 표면에 도달하는 효과가 커지게 된다.
즉, 본 발명의 제 1 실시예에 따른 반도체 제조 장치의 세정방법은 정전척에 음의 직류전압을 인가함으로써, 정전척 표면의 쉬스(sheath) 두께를 증가시켜 쉬스 내의 양이온 가속을 강화시키고, 또한, 정전척의 내부에 (-)극을 대전시켜 에너지가 높은 양이온이 정전척의 표면에 도달하는 효과를 크게함으로써, 정전척을 선별적으로 세정하게 된다.
한편, 고전압 공급부로부터 정전척에 음의 직류전압(121b)을 인가한 경우는 도 1과 비교하여, 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차(Vp-Vf)가 감소하게 된다. 따라서, 플라즈마와 공정챔버 벽 간의 전위차가 감소하므로, 공정챔버 벽에는 도달되는 플라즈마 이온의 에너지가 감소되어 정전척을 제외한 공정챔버 내부, 보다 구체적으로 공정챔버 벽의 플라즈마에 의한 세정효과는 감소하게 된다.
하지만, 상술한 바와 같이, 본 발명은 정전척에 양의 직류전압을 인가하느냐, 음의 직류전압을 인가하느냐에 따라 정전척에의 선별성 있는 플라즈마의 접촉을 가능하게 하기 위함으로, 음의 직류전압을 인가함에 따라 공정챔버 벽의 플라즈마에 의한 세정효과가 감소하더라도 크게 문제시되지 않는다.
[실시예 2]
도 5는 본 발명의 제 2 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다. 본 발명의 제 2 실시예에 따른 반도체 제조 장치는 후술하는 것을 제외하고는 제 1 실시예와 동일할 수 있다.
도 5를 참조하면, 본 발명의 제 2 실시예에 따른 반도체 제조 장치는 플라즈마 생성을 위해 일정 전압을 공급하는 제 1 전극(132) 측에 제 1 전압원(133)과는 별도의 고전압 공급부(160)를 포함하는 것을 특징으로 한다. 이때, 상기 고전압 공급부(160)는 상기 제 1 전압원(133)과 병렬로 연결될 수 있다.
제 1 전극(132)에 고전압 공급부(160)를 연결시키는 것은 정전척에 형성된 고전압 공급부와 동일한 작용을 위해서이다.
즉, 상기 고전압 공급부(160)에 양의 직류전압을 인가하는 경우에는 플라즈마 전위(Vp)가 증가하게 되며, 정전척에 직류전압을 공급하지 않은 경우보다, 정전척의 표면의 쉬스(sheath) 두께가 감소하게 된다.
또한, 상기 고전압 공급부(160)에 음의 직류전압을 인가하는 경우에는 플라즈마 전위(Vp)가 감소하게 되며, 정전척에 직류전압을 공급하지 않은 경우보다, 정전척의 표면의 쉬스(sheath) 두께가 증가하게 된다.
따라서, 본 발명의 제 2 실시예에 따른 반도체 제조 장치의 세정방법은 정전척에 인가되는 직류전압과 동일한 직류전압을 상기 제 1 전극에 인가함으로써, 본 발명에 따른 효과를 증대시킬 수 있다.
[실시예 3]
도 6은 본 발명의 제 3 실시예에 따른 반도체 제조 장치를 나타낸 단면도이다. 본 발명의 제 3 실시예에 따른 반도체 제조 장치는 후술하는 것을 제외하고는 제 1 실시예와 동일할 수 있다.
도 6을 참조하면, 본 발명의 제 3 실시예에 따른 반도체 제조 장치는 공정챔버 벽(111)측에 별도의 고전압 공급부(170a, 170b)를 포함하는 것을 특징으로 한다.
이때, 상기 공정챔버 벽(111)측의 고전압 공급부(170a, 170b)는 정전척에 형성된 고전압 공급부와 동일한 작용을 위해서이며, 다만, 공정챔버 벽측의 고전압 공급부는 정전척의 고전압 공급부와는 반대의 직류전압을 인가한다.
즉, 상기 고전압 공급부(170a, 170b)에 양의 직류전압을 인가하는 경우에는 도 1과 비교하여 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차(Vp-Vf)가 감소하게 된다. 따라서, 플라즈마와 공정챔버 벽 간의 전위차가 감소하므로, 공정챔버 벽에는 도달되는 플라즈마 이온의 에너지가 감소되어 정전척을 제외한 공정챔버 내부, 보다 구체적으로 공정챔버 벽의 플라즈마에 의한 세정효과는 감소하게 된다.
또한, 상기 고전압 공급부(170a, 170b)에 음의 직류전압을 인가하는 경우에는 도 1과 비교하여, 플라즈마 전위(Vp)와 공정챔버 벽의 전위(Vf)의 차(Vp-Vf)가 증가하게 된다. 따라서, 플라즈마와 공정챔버 벽 간의 전위차가 증가하므로, 공정챔버 벽에는 도달되는 플라즈마 이온의 에너지가 증가되어 정전척을 제외한 공정챔버 내부, 보다 구체적으로 공정챔버 벽의 플라즈마에 의한 세정효과는 최대화되게 된다.
따라서, 본 발명의 제 3 실시예에 따른 반도체 제조 장치의 세정방법은 정전척에 인가되는 직류전압과 반대의 직류전압을 상기 공정챔버 벽(111)에 인가함으로써, 본 발명에 따른 효과를 증대시킬 수 있다.
110 : 공정 챔버 120 : 정전척
132 : 제 1 전극 137 : 제 2 전극
140 : 반응 가스 공급원 243 : 유량 제어부
150 : 진공 펌프 151 : 배기량 제어부
121, 160, 170a, 170b : 고전압 공급부

Claims (10)

  1. 정전척을 포함하는 공정챔버 내부에 세정가스를 공급하고,
    상기 세정가스로부터 플라즈마를 생성하고,
    상기 플라즈마를 사용하여 반도체 제조장치를 세정하고,
    상기 반도체 제조장치의 세정시, 상기 정전척에 양의 직류전압을 인가하고,
    상기 반도체 제조장치의 세정시, 상기 정전척에 음의 직류전압을 인가하는 것을 포함하며,
    상기 정전척에 양의 직류전압을 인가하여, 상기 공정챔버의 챔버 벽을 세정하는 반도체 제조장치의 세정방법.
  2. 제 1 항에 있어서,
    상기 정전척에 음의 직류전압을 인가하여, 상기 정전척을 세정하는 반도체 제조장치의 세정방법.
  3. 제 1 항에 있어서,
    상기 양의 직류전압의 인가에 의해, 상기 정전척의 표면 쉬스(sheath) 두께가 감소되는 반도체 제조장치의 세정방법.
  4. 제 3 항에 있어서,
    상기 음의 직류전압의 인가에 의해, 상기 정전척의 표면 쉬스(sheath) 두께가 증가하는 반도체 제조장치의 세정방법.
  5. 제 4 항에 있어서,
    상기 음의 직류전압 인가시의 정전척의 표면 쉬스(sheath) 두께는 상기 양의 직류전압 인가시의 정전척의 표면 쉬스(sheath) 두께보다 큰 것인 반도체 제조장치의 세정방법.
  6. 제 1 항에 있어서,
    상기 양의 직류전압 인가시의 플라즈마 전위(Vp)는 상기 음의 직류전압 인가시의 플라즈마 전위(Vp)보다 큰 것인 반도체 제조장치의 세정방법.
  7. 제 1 항에 있어서,
    상기 양의 직류전압 인가시의 플라즈마 전위(Vp)와 챔버 벽의 전위(Vf) 차는 상기 음의 직류전압 인가시의 플라즈마 전위(Vp)와 챔버 벽의 전위(Vf) 차보다 큰 것인 반도체 제조장치의 세정방법.
  8. 제 1 항에 있어서,
    상기 정전척 상에 웨이퍼 또는 더미 웨이퍼가 위치하지 않는 반도체 제조장치의 세정방법.
  9. 제 1 항에 있어서,
    상기 공정챔버는 고전압 공급부를 포함하는 제 1 전극을 더 포함하며, 상기 고전압 공급부는 반도체 제조장치의 세정시, 상기 정전척과 동일한 직류전압을 상기 고전압 공급부에 인가하는 반도체 제조장치의 세정방법.
  10. 제 1 항에 있어서,
    상기 공정챔버의 공정챔버 벽측에 구비되는 고전압 공급부를 더 포함하며, 상기 고전압 공급부는 반도체 제조장치의 세정시, 상기 정전척과 반대의 직류전압을 상기 고전압 공급부에 인가하는 반도체 제조장치의 세정방법.
KR1020100064916A 2010-07-06 2010-07-06 반도체 제조장치의 세정방법 KR20120004190A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100064916A KR20120004190A (ko) 2010-07-06 2010-07-06 반도체 제조장치의 세정방법
US13/176,868 US20120006351A1 (en) 2010-07-06 2011-07-06 Methods Of Cleaning And Plasma Processing Apparatus For Manufacturing Semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064916A KR20120004190A (ko) 2010-07-06 2010-07-06 반도체 제조장치의 세정방법

Publications (1)

Publication Number Publication Date
KR20120004190A true KR20120004190A (ko) 2012-01-12

Family

ID=45437684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064916A KR20120004190A (ko) 2010-07-06 2010-07-06 반도체 제조장치의 세정방법

Country Status (2)

Country Link
US (1) US20120006351A1 (ko)
KR (1) KR20120004190A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439277B1 (ko) * 2012-05-23 2014-09-11 주식회사 레인테크 세정장치 및 세정방법
KR20230077048A (ko) * 2021-11-25 2023-06-01 세메스 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9441290B2 (en) * 2013-05-29 2016-09-13 Varian Semiconductor Equipment Associates, Inc. System and method of improving implant quality in a plasma-based implant system
KR102222902B1 (ko) * 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
WO2017172536A1 (en) * 2016-03-31 2017-10-05 Tokyo Electron Limited Controlling dry etch process characteristics using waferless dry clean optical emission spectroscopy
US10436717B2 (en) 2016-11-18 2019-10-08 Tokyo Electron Limited Compositional optical emission spectroscopy for detection of particle induced arcs in a fabrication process
SG11201908533PA (en) 2017-03-17 2019-10-30 Tokyo Electron Ltd Surface modification control for etch metric enhancement
JP7390219B2 (ja) * 2020-03-11 2023-12-01 東京エレクトロン株式会社 エッジリングの保持方法、プラズマ処理装置、及び基板処理システム
JP7482657B2 (ja) * 2020-03-17 2024-05-14 東京エレクトロン株式会社 クリーニング方法及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5507874A (en) * 1994-06-03 1996-04-16 Applied Materials, Inc. Method of cleaning of an electrostatic chuck in plasma reactors
US8141514B2 (en) * 2006-03-23 2012-03-27 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101439277B1 (ko) * 2012-05-23 2014-09-11 주식회사 레인테크 세정장치 및 세정방법
KR20230077048A (ko) * 2021-11-25 2023-06-01 세메스 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법

Also Published As

Publication number Publication date
US20120006351A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR20120004190A (ko) 반도체 제조장치의 세정방법
KR101919644B1 (ko) 디척 어시스트된 웨이퍼 후측 플라즈마를 갖는 정전 척
JP5224855B2 (ja) 電極ユニット、基板処理装置及び電極ユニットの温度制御方法
KR100845896B1 (ko) 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법
JP6552346B2 (ja) 基板処理装置
KR102332028B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101980994B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR100782621B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102427971B1 (ko) 플라즈마 처리 방법
KR20110006932A (ko) 기판 고정 장치
KR100690136B1 (ko) 정전척의 잔류 전하 제거 장치 및 제거 방법
KR20110069490A (ko) 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법
KR102360733B1 (ko) 기판 처리 방법 및 기판 처리 장치
US8593780B2 (en) Substrate removing method and storage medium
KR100957457B1 (ko) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
TWI682488B (zh) 靜電夾盤表層電荷的中和方法
KR100637602B1 (ko) 기판의 디척킹이 신속한 플라즈마 처리장치 및 기판 디척킹방법
JP2014033045A (ja) 静電吸着方法及び静電吸着装置
KR100836750B1 (ko) 반도체 제조용 식각장치의 정전척
KR100672696B1 (ko) 플라즈마를 이용한 반도체 소자의 세정장치 및 방법
KR20070007428A (ko) 반도체 식각설비
KR20210097621A (ko) 기판 처리 방법 및 기판 처리 시스템
KR100868797B1 (ko) 건식 식각 장치
US20180323045A1 (en) Manufacturing methods to reduce surface particle impurities after a plasma process

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid