KR20120003166A - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120003166A
KR20120003166A KR1020100063869A KR20100063869A KR20120003166A KR 20120003166 A KR20120003166 A KR 20120003166A KR 1020100063869 A KR1020100063869 A KR 1020100063869A KR 20100063869 A KR20100063869 A KR 20100063869A KR 20120003166 A KR20120003166 A KR 20120003166A
Authority
KR
South Korea
Prior art keywords
layer
electrode
pixel electrode
insulating layer
oxide
Prior art date
Application number
KR1020100063869A
Other languages
English (en)
Other versions
KR101714026B1 (ko
Inventor
최종현
이대우
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100063869A priority Critical patent/KR101714026B1/ko
Priority to US13/041,181 priority patent/US20120001182A1/en
Publication of KR20120003166A publication Critical patent/KR20120003166A/ko
Application granted granted Critical
Publication of KR101714026B1 publication Critical patent/KR101714026B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제조 공정이 단순하고 표시 품질을 향상시키기 위한 것으로, 기판 상에 형성되고 반도체 물질로 구비된 박막 트랜지스터의 활성층과, 상기 기판 상에 형성되고 불순물 이온이 도핑된 반도체 물질로 구비된 커패시터의 하부 전극과, 상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층과, 상기 제1절연층 상에 형성되며, 은 또는 은 합금으로 구비된 제1게이트 전극, 투명도전물로 구비된 제2게이트 전극 및 금속으로 구비된 제3게이트 전극이 순차 적층된 박막 트랜지스터의 게이트 전극과, 상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1화소 전극 및 투명 도전물로 구비된 제2화소 전극이 순차 적층된 화소 전극과, 상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1상부 전극 및 투명 도전물로 구비된 제2상부 전극이 순차 적층된 커패시터의 상부 전극과, 상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극과, 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 유기층과, 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극을 포함하는 유기 발광 디스플레이 장치 및 그 제조방법에 관한 것이다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method of the same}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 더 상세하게는 제조 공정이 단순하고 표시 품질이 우수한 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
유기 발광 디스플레이 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 디스플레이 장치로서 주목받고 있다.
한편, 풀 컬러(full color)를 구현하는 유기 발광 디스플레이 장치의 경우, 색이 다른 각 화소(예를 들어, 적색, 녹색, 청색 화소)의 유기 발광층에서 사출되는 각 파장의 광학 길이를 변화시키는 광 공진 구조가 채용되고 있다.
본 발명은 제조 공정이 단순하고 표시 품질이 우수하며 대면적 적용이 더욱 우수한 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 기판 상에 형성되고 반도체 물질로 구비된 박막 트랜지스터의 활성층과, 상기 기판 상에 형성되고 불순물 이온이 도핑된 반도체 물질로 구비된 커패시터의 하부 전극과, 상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층과, 상기 제1절연층 상에 형성되며, 은 또는 은 합금으로 구비된 제1게이트 전극, 투명도전물로 구비된 제2게이트 전극 및 금속으로 구비된 제3게이트 전극이 순차 적층된 박막 트랜지스터의 게이트 전극과, 상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1화소 전극 및 투명 도전물로 구비된 제2화소 전극이 순차 적층된 화소 전극과, 상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1상부 전극 및 투명 도전물로 구비된 제2상부 전극이 순차 적층된 커패시터의 상부 전극과, 상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극과, 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 유기층과, 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명의 다른 특징에 의하면, 상기 제1게이트 전극, 제1화소 전극 및 제1상부 전극은, 제1금속층, 투명 도전층 및 제2금속층이 순차 적층된 구조를 포함하고, 상기 제1금속층 및 제2금속층 중 적어도 하나는 은 또는 은 합금일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1금속층 및 제2금속층의 두께는 각각 20 내지 130Å일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1금속층 및 제2금속층의 두께의 합은 100 내지 200Å일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2게이트 전극, 제2화소 전극 및 제2상부 전극은 동일한 투명 도전물로 형성되고, 상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2화소 전극 상에 적층되고 금속으로 구비된 제3화소 전극과, 상기 제3화소 전극 및 게이트 전극을 덮도록 상기 제1절연층 상에 형성되고, 상기 제2화소 전극의 일부를 노출시키는 제1개구와, 상기 제3화소 전극의 일부를 노출시키는 제2개구와, 상기 제2상부 전극을 노출시키는 제3개구를 포함하는 제2절연층을 포함하고, 상기 소스 및 드레인 전극은 상기 제2절연층 상에 형성되고, 상기 소스 및 드레인 전극 중 어느 하나는 상기 제2개구를 통해 상기 제3화소 전극과 콘택된 것일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제3화소 전극 및 제3게이트 전극은 동일한 금속으로 형성되고, 상기 금속은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제3화소 전극 및 제3게이트 전극은 다층의 금속층을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 미러일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사하도록 구비될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1 화소 전극의 단부와, 상기 제2화소 전극의 단부는 식각면이 동일할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2절연층 상에 형성된 제3절연층을 더 포함하고, 상기 제3절연층은 상기 제1개구를 통해 노출된 상기 제2화소 전극의 일부를 노출시키는 제4개구를 포함하고, 상기 소스 및 드레인 전극과 상기 제3개구를 통해 노출된 상기 제2상부 전극을 덮는 것일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1절연층과 상기 제1게이트 전극 사이에 개재되고 투명 도전물로 구비된 제4게이트 전극과, 상기 제1절연층과 상기 제1화소 전극 사이에 개재되고 투명 도전물로 구비된 제4화소 전극과, 상기 제1절연층과 상기 제1상부 전극 사이에 개재되고 투명 도전물로 구비된 제4상부 전극을 더 포함하고, 상기 제4게이트 전극, 제4화소 전극 및 제4상부 전극은 동일한 투명 도전물로 형성되며, 상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층 및 커패시터의 하부 전극을 형성하는 제1 마스크 공정과, 상기 활성층 및 하부 전극을 덮도록 기판 상에 제1절연층을 형성하고, 상기 제1 절연층 상에, 은 또는 은 합금으로 구비된 제1도전층, 투명 도전물로 구비된 제2도전층 및 금속으로 구비된 제3도전층을 순차 적층한 후 패터닝하여, 제1화소 전극, 제2화소 전극 및 제3화소 전극이 순차 적층된 화소 전극과, 제1게이트 전극, 제2게이트 전극 및 제3게이트 전극이 순차 적층된 박막 트랜지스터의 게이트 전극과, 제1상부 전극, 제2상부 전극 및 제3상부 전극이 순차 적층된 커패시터의 상부 전극을 형성하는 제2 마스크 공정과, 상기 화소 전극, 게이트 전극 및 상부 전극을 덮도록 상기 제1 절연층 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여 상기 제3화소 전극을 노출시키는 제1개구 및 제2개구, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀 및 상게 제3상부 전극을 노출시키는 제3개구를 형성하는 제3 마스크 공정과, 상기 제2절연층 상에, 상기 제1개구 내지 제3개구 및 콘택홀을 통해 노출된 부분을 덮도록 제4도전층을 형성하고, 상기 제4도전층을 패터닝하여 소스 및 드레인 전극을 형성하는 제4 마스크 공정과, 상기 소스 및 드레인 전극을 덮도록 상기 제2절연층 상에 제3절연층을 형성하고, 상기 제3절연층을 패터닝하여 상기 화소 전극을 노출시키는 제4개구를 형성하는 제5 마스크 공정을 포함하는 유기 발광 디스플레이 장치의 제조방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 제2 마스크 공정 후, 상기 제1게이트 전극 내지 제3게이트 전극을 마스크로 하여 상기 소스 및 드레인 영역에 이온 불순물을 도핑하는 공정이 더 포함될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제4 마스크 공정은, 상기 제1개구를 통해 노출된 제3화소 전극의 부분 및 상기 제3개구를 통해 노출된 제3상부 전극을 제거하는 공정을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제4 마스크 공정 후, 상기 제3개구를 통해 노출된 제2상부 전극 상으로부터 불순물 이온을 상기 하부 전극에 도핑하는 공정이 더 포함될 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1도전층은, 제1금속층, 투명 도전층 및 제2금속층이 순차 적층된 구조를 포함하고, 상기 제1금속층 및 제2금속층 중 적어도 하나는 은 또는 은 합금일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1금속층 및 제2금속층의 두께는 각각 20 내지 130Å일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1금속층 및 제2금속층의 두께의 합은 100 내지 200Å일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제3도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제2 마스크 공정은, 상기 제1절연층과 제1도전층 사이에 투명 도전물로 구비된 제4도전층을 개재한 후, 상기 제1도전층 내지 제3도전층과 동시에 패터닝하여, 상기 제1절연층과 제1화소 전극 사이에 제4화소 전극이 개재되고, 상기 제1절연층과 제1게이트 전극 사이에 제4게이트 전극이 개재되며, 상기 제1절연층과 제1상부 전극 사이에 제4상부 전극이 개재되도록 하는 단계를 더 포함하고, 상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
상기와 같은 본 발명에 따른 유기 발광 디스플레이 장치 및 그 제조 방법은 다음과 같은 효과를 제공한다.
첫째, 화소 전극이 광투과와 반사 특성이 모두 좋은 은 또는 은 합금으로 형성된 반투과 미러를 가짐으로써 화상이 화소 전극의 방향으로 구현되는 배면 발광형에서 광학적 공진을 구현할 수 있어 광효율을 더욱 높일 수 있다.
둘째, 상기 반투과 미러를 은 또는 은 합금으로 형성할 때에, 제1금속층 및 제2금속층으로 나누어 구현함으로써 화소 전극의 패터닝 공정 시, 투명 도전층이나 게이트 전극 등을 손상시키지 않고, 화소 전극의 복수 적층 구조를 단일 공정으로 패터닝할 수 있게 되어 공정성이 더욱 향상된다.
셋째, 5회의 마스크 공정으로 반투과 미러를 구비한 유기 발광 디스플레이 장치를 제조할 수 있다.
넷째, 단순한 공정으로 MIM 커패시터 구조를 형성할 수 있기 때문에 공정성과 함께 회로적 특성도 더욱 향상시킬 수 있다.
도 1 내지 17은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들이다.
도 18은 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
먼저, 도 1 내지 18을 참조하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 및 그 제조 방법을 설명한다.
도 1 내지 17은 본 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도이고, 도 18은 상기 제조 방법에 의해 형성된 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(11) 및 반도체층(12)이 순차로 형성되어 있다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 상기 기판(10) 상에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(11)이 더 구비될 수 있다.
버퍼층(11) 및 반도체층(12)은 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(11) 상에는 반도체층(12)이 증착된다. 반도체층(12)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
도 2를 참조하면, 반도체층(12) 상에 제 1 포토레지스터(P1)를 도포하고, 광차단부(M11) 및 광투과부(M12)를 구비한 제 1 포토마스크(M1)를 이용한 제 1 마스크 공정을 실시한다.
상기 도면에는 상세히 도시되지 않았으나, 노광장치(미도시)로 제 1 포토마스크(M1)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거친다.
도 3을 참조하면, 제 1 포토마스크 공정의 결과로 상기 반도체층(12)은 박막 트랜지스터의 활성층(212), 및 상기 활성층(21)과 동일층에 동일 물질로 형성된 커패시터의 하부 전극(312)으로 패터닝된다.
도 4를 참조하면, 도 3의 구조물 상에 제1 절연층(13), 제1도전층(15), 제2도전층(16) 및 제3도전층(17)이 순서대로 적층된다.
제1 절연층(13)은 SiO2, SiNx 등을 단층 또는 복수층 포함할 수 있으며, 박막 트랜지스터의 게이트 절연막, 및 커패시터의 유전층 역할을 한다. 제1절연층(13)으로는 이 외에도 다양한 무기 절연물 및/또는 유기 절연물이 사용될 수 있다.
상기 제1도전층(15)은 도 5에서 볼 수 있듯이, 제1금속층(15a), 투명 도전층(15b) 및 제2금속층(15c)이 순차로 적층된 구조를 갖는다.
제1금속층(15a) 및 제2금속층(15b) 중 적어도 하나는 은 또는 은 합금으로 구비될 수 있다. 상기 제1금속층(15a) 및 제2금속층(15b) 중 하나가 은 또는 은 합금으로 구비될 경우, 다른 하나는 알루미늄 합금으로 구비될 수 있는 데, 후술하는 바와 같이 반투과 미러를 효율 좋게 구현하기 위해서는 광투과와 광반사의 특성이 모두 좋은 은 또는 은 합금으로 제1금속층(15a) 및 제2금속층(15b) 모두를 형성하는 것이 바람직하다.
그리고 투명 도전층(15b)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
상기 제1금속층(15a)은 제1두께(t1)로 형성되며, 상기 제2금속층(15b)은 제2두께(t2)로 형성된다. 상기 제1두께(t1) 및 제2두께(t2)는 각각 20 내지 130Å이 바람직하다. 상기 제1두께(t1) 및 제2두께(t2)가 20Å보다 두꺼우면 제1도전층(15)이 반사막으로서의 기능을 할 수 있게 되고, 상기 제1두께(t1) 및 제2두께(t2)가 각각 130Å보다 얇으면 제1금속층(15a) 및 제2금속층(15b)의 에칭 특성이 확보되어 제2도전층(16) 및 제3도전층(17)과 동시에 에칭할 수 있다.
그리고, 상기 제1두께(t1)와 제2두께(t2)의 합은 100 내지 200Å이 바람직하다.
상기 제1두께(t1)와 제2두께(t2)의 합이 100 내지 200Å이어야 제1도전층(15)이 반사막으로서의 기능을 함과 동시에 광투과도 가능하게 되어 후술하는 광학적 공진을 이룰 수 있게 된다.
상기 제2도전층(16)은 투명 도전물질로 구비되는 것이 바람직한 데, 특히 후술하는 바와 같이 애노드로서의 기능을 할 수 있도록 일함수 절대값이 높은 물질로 형성한다. 예컨대 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 투명 도전물질로 구비될 수 있다.
상기 제3도전층(17)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제3도전층(17)은 알루미늄을 포함한다.
상기 제3도전층(17)은 도 6에서 볼 수 있듯이 다층의 금속층(17a, 17b, 17c)을 포함할 수 있는데, 본 실시예에서는 알루미늄 층(17b)을 중심으로 상 하부에 몰리브덴층(17a, 17c)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제3도전층(17)을 형성할 수 있다.
한편, 제1절연층(13)과 제1도전층(15)의 사이에는 제4도전층(14)이 더 개재될 수 있는 데, 이 제4도전층(14)은 그 상부의 제1도전층(15), 제2도전층(16) 및 제3도전층(17)이 상기 제1절연층(13)에 잘 부착되어 있을 수 있도록 접착력의 강화를 위해 사용될 수 있다.
상기 제4도전층(14)은 투명 도전물질로 구비될 수 있는 데, 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
이하 설명될 본 발명의 실시예에서는 모두 제4도전층(14)을 포함한 것이나, 본 발명은 반드시 이에 한정되지는 않으며 제4도전층(14)은 경우에 따라서는 생략 가능하다.
전술한 바와 같이, 본 발명은 반투과 반사층이 되는 제1도전층(15)이 도5에서 볼 수 있듯이 은 또는 은 합금으로 구비된 박막의 제1금속층(15a) 및 제2금속층(15c)으로 이루어져 있기 때문에 은 자체가 갖는 반투과 반사의 높은 효율을 그대로 이용할 수 있고 동시에 제1도전층(15) 내지 제3도전층(17), 더 나아가 제4도전층(14) 내지 제3도전층(17)의 적층체를 동시에 패터닝할 수 있어, 그 결과, 상기 제1도전층(15) 내지 제3도전층(17), 또는 제4도전층(14) 내지 제3도전층(17)의 단부의 식각면이 동일하게 된다.
제1도전층(15) 내지 제3도전층(17), 또는 제4도전층(14) 내지 제3도전층(17)의 적층체는 단일의 에천트로 동시에 에칭하여 패터닝할 수 있기 때문에 공정성을 더욱 향상시킬 수 있다.
도 7을 참조하면, 상기 제3도전층(17) 상에 제2 포토레지스터(P2)를 도포하고, 광차단부(M21) 및 광투과부(M22)를 구비한 제 2 포토마스크(M2)를 이용한 제 2 마스크 공정을 실시한다.
도 8을 참조하면, 제 2 마스크 공정의 결과로 상기 제4도전층(14) 내지 제3도전층(17)의 적층체는 각각 제4 화소 전극(114) 내지 제3 화소 전극(117)의 적층체, 박막 트랜지스터의 제4 게이트 전극(214) 내지 제3 게이트 전극(217)의 적층체, 및 상기 커패시터의 제4 상부 전극(314) 내지 제3 상부 전극(317)의 적층체로 패터닝된다. 즉, 제4도전층(14)은 제4화소 전극(114), 제4게이트 전극(214) 및 제4상부 전극(314)으로 패터닝된다. 제1도전층(15)은 제1 화소 전극(115), 제1 게이트 전극(215) 및 제1 상부 전극(315)으로 패터닝된다. 제2도전층(16)은 제2화소 전극(116), 제2게이트 전극(216) 및 제2상부 전극(316)으로 패터닝된다. 제3도전층(17)은 제3화소 전극(117), 제3게이트 전극(217) 및 제3상부 전극(317)으로 패터닝된다.
도 9를 참조하면, 상기 제2 마스크 공정 결과 형성된 제4 게이트 전극(214) 내지 제3 게이트 전극(217)의 적층체를 셀프 얼라인(self align) 마스크로 사용하여 활성층(212)에 이온 불순물을 도핑한다. 그 결과 활성층(212)은 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 그 사이에 채널 영역(212c)을 구비하게 된다. 이에 따라 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(212a, 212b)을 형성할 수 있다.
도 10을 참조하면, 상기 제2 마스크 공정 결과의 구조물 상에 제2 절연층(18) 및 제3 포토레지스터(P3)를 도포하고, 광차단부(M31) 및 광투과부(M32)를 구비한 제 3 포토마스크(M3)를 이용한 제 3 마스크 공정을 실시한다.
도 11을 참조하면, 제 3 마스크 공정의 결과로 제2절연층(18)에는 상기 제3 화소 전극(117)의 일부를 개구시키는 제1 개구(118a) 및 제2 개구(118b), 상기 박막 트랜지스터의 소스 및 드레인 영역(212a, 212b)을 노출시키는 콘택홀(218a, 218b), 및 상기 커패시터의 제3 상부 전극(317)을 개구시키는 제3 개구(318)가 형성된다.
도 12를 참조하면, 도 10의 구조물 상에 제5도전층(19)을 형성한다.
제5도전층(19)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제5도전층(19)은 알루미늄을 포함한다.
또한, 상기 제5도전층(19)은 다층의 금속층(19a, 19b, 19c)을 포함할 수 있는 데, 본 실시예에서는 제3도전층(17)과 마찬가지로 중앙(19b)의 알루미늄을 중심으로 상, 하부(19a, 19c)에 몰리브덴(Mo)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제5도전층(19)을 형성할 수 있다. 예컨대, 상기 제5도전층(19)은 Ti/Al/Ti로 구성될 수 있다.
도 13을 참조하면, 상기 제5도전층(19) 상에 제4 포토레지스터(P4)를 도포하고, 광차단부(M41) 및 광투과부(M42)를 구비한 제 4 포토마스크(M4)를 이용한 제 4 마스크 공정을 실시한다.
이 제 4 마스크 공정에 의해 제5도전층(19)이 패터닝되는 데, 제5도전층(19)을 에칭할 때에 그 하부에 위치한 제3도전층으로 형성된 층들도 동시에 패터닝할 수 있다.
즉, 도 13 및 도 14를 참조하면, 상기 5도전층(19)을 패터닝하여 소스 및 드레인 영역(212a, 212b)과 전기적으로 접속되는 소스 및 드레인 전극(219a, 219b)을 형성할 때에, 제1개구(118a)를 통해 노출된 제3화소 전극(117)의 일부와, 제3개구(318)를 통해 노출된 제3상부 전극(317)을 동시에 에칭하여 제거한다. 따라서 제1개구(118a) 및 제3 개구(318)를 통해서는 도 14에서 볼 수 있듯이 각각 제2 화소 전극(116) 및 제2 상부 전극(316)이 드러나게 된다.
도 15를 참조하면, 상기 제4 마스크 공정 결과의 구조물 위로부터 이온 불순물을 도핑한다. 이온 불순물은 B 또는 P 이온을 도핑하는 데, 1×1015 atoms/㎠ 이상의 농도로 도핑하고, 반도체층(12)으로 형성된 커패시터의 하부 전극(312)을 타겟으로 하여 도핑한다. 이에 따라 커패시터의 하부 전극(312)은 도전성이 높아짐으로써 제4상부전극(314), 제1상부전극(315) 및 제2상부 전극(316)과 더불어 MIM 커패시터를 형성해 커패시터의 용량을 증가시킬 수 있다.
도 16을 참조하면, 도 15의 구조물 상에 제5 포토레지스터(P5)를 도포하고, 광차단부(M51) 및 광투과부(M52)를 구비한 제 5 포토마스크(M5)를 이용한 제 5 마스크 공정을 실시한다.
이 때, 제 5 마스크 공정은 노광장치(미도시)로 제 5 포토마스크(M5)에 노광 후, 현상(developing), 및 에싱(ashing)하여 도 17에서 볼 수 있듯이, 제2 화소 전극(116)이 노출되는 제4 개구(120)를 형성한 후에, 제5 포토레지스터(P5)를 소성함으로써 이 제5 포토레지스터(P5)가 제3 절연층(20)이 되도록 한다. 본 발명은 반드시 이에 한정되는 것은 아니며, 유기물 및/또는 무기물에 의해 제3 절연층(20)을 형성한 후, 그 위에 제5 포토레지스터(P5)를 도포하여 일반적인 마스크 공정을 거치도록 함으로써 제4 개구(120)를 형성할 수도 있다.
상기와 같이 노출된 제2화소 전극(116) 하부에 전술한 제1도전층으로 형성되어 은 또는 은 합금으로 형성된 층들을 포함하는 제1 화소 전극(115)이 위치하기 때문에, 이 제1 화소 전극(115)이 광을 일부 투과하고 일부 반사시킬 수 있다. 일부 투과 및 일부 반사가 가능한 반투과 미러인 제1 화소 전극(115)으로 인해, 광 공진 구조를 채용하는 유기 발광 디스플레이 장치를 구현할 수 있다.
도 18을 참조하면, 제2 화소 전극(116) 상에 유기 발광층(21a)을 포함하는 유기층(21), 및 대향 전극(22)을 형성한다.
유기 발광층(21a)은 저분자 또는 고분자 유기물이 사용될 수 있다.
유기층(21)은 유기 발광층(21a)을 중심으로 제2 화소 전극(116)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 적층되고, 대향 전극(22) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다.
이와 같이 유기 발광층(21a)을 포함하는 유기층(21)은, 각 화소별로 유기 발광층(21a)의 두께나 유기 발광층(21a)을 제외한 유기층(21)에 포함된 다른 층들의 두께를 다르게 형성함으로써 광 공진 구조를 구현할 수 있다.
유기층(21) 상에는 공통 전극으로 대향 전극(22)이 증착된다. 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 제4화소 전극(114), 제1 화소 전극(115) 및 제2 화소 전극(116)은 애노드 전극으로 사용되고, 대향 전극(22)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
그리고, 대향 전극(22)은 광 공진 구조를 구현하기 위해, 반사 물질을 포함하는 반사 전극으로 구성할 수 있다. 이때 상기 대향 전극(22)은 Al, Ag, Mg, Li, Ca, LiF/Ca, 또는 LiF/Al으로 구비될 수 있다.
한편, 상기 도면에는 도시되지 않았지만, 대향 전극(22) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층(21a)을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
본 발명은 대향 전극(22)과 제1 화소 전극(115) 사이의 거리를 공진 두께가 되도록 함으로써, 기판(10)의 방향으로 화상이 구현되는 배면 발광형의 구조에서도 광학적 공진을 이용해 광효율을 더욱 향상시킬 수 있다.
또한, 커패시터 하부 전극(312)을 N+ 또는 P+도핑된 폴리실리콘을 사용함으로써 MIM구조의 커패시터를 형성할 수 있다. 커패시터가 MOS 구조를 취하게 될 경우, 패널의 특정 배선에 높은 전압을 계속 인가해줘야 하기 때문에 전기적 단락의 위험이 높아지나, 본 발명은 전술한 바와 같이 MIM 커패시터를 구현함으로써 이러한 문제를 방지할 수 있고, 이에 따라 설계 자유도가 높아진다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기판 11: 버퍼층
12: 반도체층 13: 제1 절연층
14: 제4 도전층 15: 제1 도전층
16: 제2 도전층 17: 제3 도전층
18: 제2 절연층 19: 제5 도전층
20: 제3 절연층 21: 유기층
22: 대향 전극 15a: 제1금속층
15b: 투명 도전층 15c: 제2금속층
21a: 유기 발광층 114: 제4 화소 전극
115: 제1 화소 전극 116: 제2 화소 전극
117: 제3 화소 전극 118a: 제1 개구
118b: 제2 개구 120: 제4 개구
212: 활성층 214: 제4 게이트 전극
215: 제1 게이트 전극 216: 제2 게이트 전극
217: 제3 게이트 전극 219a,b: 소스 및 드레인 전극
312: 하부 전극 314: 제4 상부 전극
315: 제1 상부 전극 316: 제2 상부 전극
318: 제3 개구

Claims (23)

  1. 기판 상에 형성되고 반도체 물질로 구비된 박막 트랜지스터의 활성층;
    상기 기판 상에 형성되고 불순물 이온이 도핑된 반도체 물질로 구비된 커패시터의 하부 전극;
    상기 활성층 및 상기 하부 전극을 덮도록 상기 기판 상에 형성된 제1절연층;
    상기 제1절연층 상에 형성되며, 은 또는 은 합금으로 구비된 제1게이트 전극, 투명도전물로 구비된 제2게이트 전극 및 금속으로 구비된 제3게이트 전극이 순차 적층된 박막 트랜지스터의 게이트 전극;
    상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1화소 전극 및 투명 도전물로 구비된 제2화소 전극이 순차 적층된 화소 전극;
    상기 제1절연층 상에 형성되고, 은 또는 은 합금으로 구비된 제1상부 전극 및 투명 도전물로 구비된 제2상부 전극이 순차 적층된 커패시터의 상부 전극;
    상기 활성층과 전기적으로 연결된 박막 트랜지스터의 소스 및 드레인 전극;
    상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 유기층; 및
    상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극;을 포함하는 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제1게이트 전극, 제1화소 전극 및 제1상부 전극은, 제1금속층, 투명 도전층 및 제2금속층이 순차 적층된 구조를 포함하고, 상기 제1금속층 및 제2금속층 중 적어도 하나는 은 또는 은 합금인 것을 특징으로 하는 유기 발광 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제1금속층 및 제2금속층의 두께는 각각 20 내지 130Å인 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 제1금속층 및 제2금속층의 두께의 합은 100 내지 200Å인 것을 특징으로 하는 유기 발광 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제2게이트 전극, 제2화소 전극 및 제2상부 전극은 동일한 투명 도전물로 형성되고, 상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제2화소 전극 상에 적층되고 금속으로 구비된 제3화소 전극; 및
    상기 제3화소 전극 및 게이트 전극을 덮도록 상기 제1절연층 상에 형성되고, 상기 제2화소 전극의 일부를 노출시키는 제1개구와, 상기 제3화소 전극의 일부를 노출시키는 제2개구와, 상기 제2상부 전극을 노출시키는 제3개구를 포함하는 제2절연층;을 포함하고,
    상기 소스 및 드레인 전극은 상기 제2절연층 상에 형성되고, 상기 소스 및 드레인 전극 중 어느 하나는 상기 제2개구를 통해 상기 제3화소 전극과 콘택된 것을 특징으로 하는 유기 발광 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제3화소 전극 및 제3게이트 전극은 동일한 금속으로 형성되고, 상기 금속은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 제3화소 전극 및 제3게이트 전극은 다층의 금속층을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제1화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 미러인 것을 특징으로 하는 유기 발광 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 대향 전극은 상기 유기 발광층에서 방출된 광을 반사하도록 구비된 것을 특징으로 하는 유기 발광 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 제1 화소 전극의 단부와, 상기 제2화소 전극의 단부는 식각면이 동일한 것을 특징으로 하는 유기 발광 디스플레이 장치.
  12. 제 6 항에 있어서,
    상기 제2절연층 상에 형성된 제3절연층을 더 포함하고, 상기 제3절연층은 상기 제1개구를 통해 노출된 상기 제2화소 전극의 일부를 노출시키는 제4개구를 포함하고, 상기 소스 및 드레인 전극과 상기 제3개구를 통해 노출된 상기 제2상부 전극을 덮는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 제1절연층과 상기 제1게이트 전극 사이에 개재되고 투명 도전물로 구비된 제4게이트 전극;
    상기 제1절연층과 상기 제1화소 전극 사이에 개재되고 투명 도전물로 구비된 제4화소 전극; 및
    상기 제1절연층과 상기 제1상부 전극 사이에 개재되고 투명 도전물로 구비된 제4상부 전극;을 더 포함하고,
    상기 제4게이트 전극, 제4화소 전극 및 제4상부 전극은 동일한 투명 도전물로 형성되며, 상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  14. 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층 및 커패시터의 하부 전극을 형성하는 제1 마스크 공정;
    상기 활성층 및 하부 전극을 덮도록 기판 상에 제1절연층을 형성하고, 상기 제1 절연층 상에, 은 또는 은 합금으로 구비된 제1도전층, 투명 도전물로 구비된 제2도전층 및 금속으로 구비된 제3도전층을 순차 적층한 후 패터닝하여, 제1화소 전극, 제2화소 전극 및 제3화소 전극이 순차 적층된 화소 전극과, 제1게이트 전극, 제2게이트 전극 및 제3게이트 전극이 순차 적층된 박막 트랜지스터의 게이트 전극과, 제1상부 전극, 제2상부 전극 및 제3상부 전극이 순차 적층된 커패시터의 상부 전극을 형성하는 제2 마스크 공정;
    상기 화소 전극, 게이트 전극 및 상부 전극을 덮도록 상기 제1 절연층 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하여 상기 제3화소 전극을 노출시키는 제1개구 및 제2개구, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀 및 상게 제3상부 전극을 노출시키는 제3개구를 형성하는 제3 마스크 공정;
    상기 제2절연층 상에, 상기 제1개구 내지 제3개구 및 콘택홀을 통해 노출된 부분을 덮도록 제4도전층을 형성하고, 상기 제4도전층을 패터닝하여 소스 및 드레인 전극을 형성하는 제4 마스크 공정; 및
    상기 소스 및 드레인 전극을 덮도록 상기 제2절연층 상에 제3절연층을 형성하고, 상기 제3절연층을 패터닝하여 상기 화소 전극을 노출시키는 제4개구를 형성하는 제5 마스크 공정;을 포함하는 유기 발광 디스플레이 장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 제2 마스크 공정 후, 상기 제1게이트 전극 내지 제3게이트 전극을 마스크로 하여 상기 소스 및 드레인 영역에 이온 불순물을 도핑하는 공정이 더 포함된 유기 발광 디스플레이 장치의 제조방법.
  16. 제 14 항에 있어서,
    상기 제4 마스크 공정은, 상기 제1개구를 통해 노출된 제3화소 전극의 부분 및 상기 제3개구를 통해 노출된 제3상부 전극을 제거하는 공정을 포함하는 유기 발광 디스플레이 장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 제4 마스크 공정 후, 상기 제3개구를 통해 노출된 제2상부 전극 상으로부터 불순물 이온을 상기 하부 전극에 도핑하는 공정이 더 포함된 유기 발광 디스플레이 장치의 제조방법.
  18. 제 14 항에 있어서,
    상기 제1도전층은, 제1금속층, 투명 도전층 및 제2금속층이 순차 적층된 구조를 포함하고, 상기 제1금속층 및 제2금속층 중 적어도 하나는 은 또는 은 합금인 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 제1금속층 및 제2금속층의 두께는 각각 20 내지 130Å인 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  20. 제 18 항에 있어서,
    상기 제1금속층 및 제2금속층의 두께의 합은 100 내지 200Å인 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  21. 제 14 항에 있어서,
    상기 제2도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  22. 제 14 항에 있어서,
    상기 제3도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
  23. 제 14 항에 있어서,
    상기 제2 마스크 공정은, 상기 제1절연층과 제1도전층 사이에 투명 도전물로 구비된 제4도전층을 개재한 후, 상기 제1도전층 내지 제3도전층과 동시에 패터닝하여, 상기 제1절연층과 제1화소 전극 사이에 제4화소 전극이 개재되고, 상기 제1절연층과 제1게이트 전극 사이에 제4게이트 전극이 개재되며, 상기 제1절연층과 제1상부 전극 사이에 제4상부 전극이 개재되도록 하는 단계를 더 포함하고,
    상기 투명 도전물은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zink oxide: IZO), 징크옥사이드(zink oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zink oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조방법.
KR1020100063869A 2010-07-02 2010-07-02 유기 발광 디스플레이 장치 및 그 제조 방법 KR101714026B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100063869A KR101714026B1 (ko) 2010-07-02 2010-07-02 유기 발광 디스플레이 장치 및 그 제조 방법
US13/041,181 US20120001182A1 (en) 2010-07-02 2011-03-04 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063869A KR101714026B1 (ko) 2010-07-02 2010-07-02 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120003166A true KR20120003166A (ko) 2012-01-10
KR101714026B1 KR101714026B1 (ko) 2017-03-09

Family

ID=45399024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063869A KR101714026B1 (ko) 2010-07-02 2010-07-02 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20120001182A1 (ko)
KR (1) KR101714026B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901550B2 (en) 2013-02-14 2014-12-02 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20140141444A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US9559328B2 (en) 2014-12-02 2017-01-31 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US9859347B2 (en) 2012-12-05 2018-01-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
CN109994518A (zh) * 2013-05-30 2019-07-09 三星显示有限公司 有机发光显示设备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056429B1 (ko) 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101372852B1 (ko) * 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101833235B1 (ko) * 2011-07-14 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101682320B1 (ko) * 2012-10-31 2016-12-05 샤프 가부시키가이샤 일렉트로루미네센스 기판 및 그 제조 방법, 일렉트로루미네센스 표시 패널, 일렉트로루미네센스 표시 장치
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR102131078B1 (ko) * 2013-09-05 2020-08-06 삼성전자 주식회사 Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자
CN103943477A (zh) * 2014-04-01 2014-07-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、双面显示器件、单面显示器件
KR102295537B1 (ko) * 2014-09-30 2021-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104409662B (zh) * 2014-11-10 2017-07-18 京东方科技集团股份有限公司 Oled面板及制作方法、丝网印刷版、显示装置
CN104409654A (zh) * 2014-11-19 2015-03-11 昆山工研院新型平板显示技术中心有限公司 发光器件及其制备方法
US10460984B2 (en) * 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
CN105140234B (zh) * 2015-07-28 2018-03-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9564217B1 (en) * 2015-10-19 2017-02-07 United Microelectronics Corp. Semiconductor memory device having integrated DOSRAM and NOSRAM
KR20180098447A (ko) * 2017-02-24 2018-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102452606B1 (ko) * 2017-09-19 2022-10-07 삼성전자주식회사 모아레 시인 방지용 패턴 구조체 및 이를 이용한 디스플레이 장치
US11545541B2 (en) * 2017-09-28 2023-01-03 Sharp Kabushiki Kaisha Display device including light emitting element including reflection electrode on which multiple metallic conductive layers are stacked and method for manufacturing same
KR102451538B1 (ko) * 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
KR102539570B1 (ko) 2017-12-08 2023-06-01 엘지디스플레이 주식회사 유기발광표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054795A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
JP2009271527A (ja) * 2008-05-06 2009-11-19 Samsung Mobile Display Co Ltd 平板表示装置用の薄膜トランジスタアレイ基板、それを備える有機発光表示装置、及びそれらの製造方法
KR20090120698A (ko) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100896564B1 (ko) * 2004-08-31 2009-05-07 삼성전기주식회사 반사전극 및 이를 구비하는 화합물 반도체 발광소자
US7324123B2 (en) * 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054795A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
JP2009271527A (ja) * 2008-05-06 2009-11-19 Samsung Mobile Display Co Ltd 平板表示装置用の薄膜トランジスタアレイ基板、それを備える有機発光表示装置、及びそれらの製造方法
KR20090120698A (ko) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859347B2 (en) 2012-12-05 2018-01-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
US10186563B2 (en) 2012-12-05 2019-01-22 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
US8901550B2 (en) 2013-02-14 2014-12-02 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20140141444A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109994518A (zh) * 2013-05-30 2019-07-09 三星显示有限公司 有机发光显示设备
US9559328B2 (en) 2014-12-02 2017-01-31 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR101714026B1 (ko) 2017-03-09
US20120001182A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101714026B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
JP5653782B2 (ja) 有機発光ディスプレイ装置及びその製造方法
KR101746617B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101782557B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101777246B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101234230B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101801350B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101777247B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100822216B1 (ko) 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
KR20130009137A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20120039946A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW201320430A (zh) 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
KR102075529B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR20130016936A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130133592A (ko) 유기 발광 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 4