KR20110139514A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20110139514A
KR20110139514A KR1020100059643A KR20100059643A KR20110139514A KR 20110139514 A KR20110139514 A KR 20110139514A KR 1020100059643 A KR1020100059643 A KR 1020100059643A KR 20100059643 A KR20100059643 A KR 20100059643A KR 20110139514 A KR20110139514 A KR 20110139514A
Authority
KR
South Korea
Prior art keywords
led chip
housing
emitting device
light emitting
lead frames
Prior art date
Application number
KR1020100059643A
Other languages
English (en)
Other versions
KR101670951B1 (ko
Inventor
한정아
장미연
최승리
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020100059643A priority Critical patent/KR101670951B1/ko
Publication of KR20110139514A publication Critical patent/KR20110139514A/ko
Application granted granted Critical
Publication of KR101670951B1 publication Critical patent/KR101670951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 하우징의 캐비티 내벽에 와이어 연결을 위한 홈부를 구비한 구조에 의해, 제너다이오드와 함께 LED칩을 실장하더라도 광효율을 최적화할 수 있는 리드프레임의 크기를 구현할 수 있는 발광 장치에 관한 것이다.
이를 위하여 본 발명은 서로 이격되게 배치된 리드프레임들; 상기 리드프레임들과 전기적으로 연결되는 LED칩; 상기 리드프레임들을 노출시키는 캐비티를 구비한 하우징; 및 상기 LED칩과 전기적으로 연결되는 제너다이오드를 포함하되, 상기 캐비티 내벽에는 상기 제너다이오드 및 상기 LED칩을 와이어로 연결하기 위한 홈부를 구비한 것을 특징으로 하는 발광 장치를 제공한다.

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은 발광 장치에 관한 것으로, 특히 하우징의 캐비티 내벽에 와이어 연결을 위한 홈부를 구비한 구조에 의해, 제너다이오드와 함께 LED칩을 실장하더라도 광효율을 최적화할 수 있는 리드프레임의 크기를 구현할 수 있는 발광 장치에 관한 것이다.
일반적으로, 발광 소자는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, 통상 발광소자가 탑재된 패키지의 구조로 제작된다.
도 1을 참조하면 종래 측면형의 발광 장치(1)는 서로 이격되게 배치된 리드프레임들(12, 13)과, 캐비티(111)를 구비한 하우징(11)을 포함한다. 캐비티(111)의 내부에는 LED칩(14)이 실장되고, LED칩(14)과 통전을 위한 제 1 및 제 2 와이어(W1, W2), 투광성 수지(16)가 채워진다. 투광성 수지(16)에는 형광물질이 함유될 수 있다. 하우징(11)은 리드프레임들(12, 13)을 지지하며, 사출물에 의해 사출 성형된다.
이러한 발광 장치(1)는 PN 다이오드(chip)를 이용하여 만들며, 방향성 있는 전기적 특성을 가지고 동작하게 된다. 하지만, 잘못 인가될 수 있는 역전류에 의해 발광 장치(1)의 손상이 일어날 수 있다. 이와 같이 발광 장치(1)의 정전기에 의한 불량을 방지하기 위하여 캐비티(111) 내부에 제너다이오드(15)를 함께 실장한다. 실장된 제너다이오드(15)는 제 3 와이어(W3)를 이용하여 LED칩(14)과 전기적으로 연결된다.
이와 같이 제너다이오드(15)를 함께 실장하는 발광 장치(1)의 경우, 리드프레임들(12, 13) 각각에 제너다이오드(15)가 실장될 수 있는 공간 및 와이어 본딩 공간을 별도로 확보해야 한다.
도 2의 (a) 및 (b)는 도 1에 도시된 발광 장치의 평면 및 측면을 도시한 도면으로, 제너다이오드(15)의 실장공간 및 본딩 공간을 확보하기 위하여 확장된 크기의 리드프레임들(12, 13)을 구비한다. 도 2의 (a) 및 (b)와 같이 리드프레임(12, 13)의 크기를 확장한 경우, 기존의 발광 장치의 작업성과 수율이 달라질 수 있으며, 넓어진 실장 공간으로 인해 기존의 발광 장치에 비해 광학적 손실이 발생하게 된다. 또한 리드프레임들(12, 13)의 크기 확장으로 인해 사출물이 채워지는 공간이 줄어들게 되고, 사출물이 채워지는 공간이 작은 만큼 살 두께가 얇게 된다.
여기서 살 두께는 도 2의 (a) 내지 (d)에 도시된 'A', 'B', 'C, 'D'에 해당하며, 도 2의 (c) 및 (d)는 LED칩만 실장하는 기존의 발광 장치이다. 도 2에서 보듯이, 제너다이오드의 실장공간을 위해 리드프레임들의 크기가 확장된 도 2의 (a) 및 (b)에 도시된 발광 장치에 비해, 도 2의 (c) 및 (d)에 도시된 발광 장치의 살 두께가 두꺼움을 확인할 수 있다. 즉, 도 2의 (a) 및 (b)는 살 두께가 얇아져, 발광 장치의 결합력이 약해질 수 있다. 그리고 외부와 접하는 사출물의 살 두께가 얇아짐에 따라 외부로부터 수분 침투 경로도 짧아져서 발광 장치(1)의 신뢰성을 저하시킬 수 있다.
본 발명의 목적은, 하우징의 캐비티 내벽에 와이어 연결을 위한 홈부를 구비한 구조에 의해, 제너다이오드와 함께 LED칩을 실장하더라도 광효율을 최적화할 수 있는 리드프레임의 크기를 구현할 수 있는 발광 장치를 제공함에 있다.
또한 본 발명의 목적은, 리드프레임들과 동일평면상에 위치하도록 캐비티 내부에 채워진 채움부에 의해 수분침투 지연 및 리드프레임들간의 틀어짐(tilt) 현상을 방지할 수 있는 발광 장치를 제공함에도 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광 장치는 서로 이격되게 배치된 리드프레임들; 상기 리드프레임들과 전기적으로 연결되는 LED칩; 상기 리드프레임들을 노출시키는 캐비티를 구비한 하우징; 및 상기 LED칩과 전기적으로 연결되는 제너다이오드를 포함하되, 상기 캐비티 내벽에는 상기 제너다이오드 및 상기 LED칩을 와이어로 연결하기 위한 홈부를 구비한 것을 특징으로 한다.
상기 홈부는 상기 이격된 리드프레임과 인접하면서 서로 반대방향으로 함몰된 것이 바람직하다.
상기 홈부는 반원형, 직사각형, 또는 삼각형의 형상을 가지는 것이 바람직하다.
상기 홈부는 상기 LED칩과 연결되는 제 1 와이어가 본딩되는 제 1 홈부와, 상기 제너다이오드와 연결되는 제 2 와이어가 본딩되는 제 2 홈부를 포함하는 것이 바람직하다.
상기 하우징은 상기 하우징의 저면과 상기 캐비티의 바닥면 사이의 제 1 살 두께와, 상기 하우징의 상면과 상기 캐비티의 바닥면 사이의 제 2 살 두께를 포함하고, 상기 제 1 살 두께와 상기 제 2 살 두께가 다른 것이 바람직하다.
상기 제 1 살 두께보다 상기 제 2 살 두께가 두껍게 사출 성형된 경우, 상기 하우징의 저면에는 반사층이 더 설치된 것이 바람직하다.
상기 제 1 살 두께보다 상기 제 2 살 두께가 얇게 사출 성형된 경우, 상기 하우징의 상면에는 반사층이 더 설치된 것이 바람직하다.
본 발명의 일 실시예에 따른 발광 장치는 서로 이격되게 배치된 리드프레임들; 상기 리드프레임들과 전기적으로 연결되는 LED칩; 상기 LED칩을 노출시키는 캐비티를 구비한 하우징; 및 상기 LED칩과 전기적으로 연결되는 제너다이오드를 포함하되, 상기 리드프레임들 중 적어도 하나는 상기 제너다이오드 및 상기 LED칩을 와이어로 연결하기 위한 돌출부를 구비한 것을 특징으로 한다.
상기 하우징은 상기 캐비티에 의해 노출되는 상기 리드프레임들과 동일평면상에 위치하도록 사출물이 더 채워진 채움부를 포함하는 것이 바람직하다.
본 발명의 실시예에 따르면 하우징의 캐비티 내벽에 와이어 연결을 위한 홈부를 구비한 구조에 의해, 제너다이오드와 함께 LED칩을 실장하더라도 광효율을 최적화할 수 있는 리드프레임의 크기를 구현할 수 있는 효과가 있다.
또한 본 발명의 실시예에 따르면 리드프레임들과 동일평면상에 위치하도록 캐비티 내부에 채워진 채움부에 의해 수분 침투 지연 및 리드프레임들간의 틀어짐(tilt) 현상을 방지할 수 있는 효과도 있다.
도 1 및 도 2는 종래의 발광 장치를 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 도면.
도 4 및 도 5는 도 3에 도시된 제 1 및 제 2 홈부의 변형 도면.
도 6 및 도 7은 본 발명의 일 실시예에 따른 발광 장치에서 살 두께를 다르게 도시한 도면.
도 8은 본 발명의 다른 실시예에 따른 발광 장치를 설명하기 위한 도면.
도 9는 도 8에 도시된 발광 장치에서 살 두께를 보강한 발광 장치를 도시한 도면.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 발광 장치를 설명하기 위한 도면이고, 도 4 및 도 5는 도 3에 도시된 제 1 및 제 2 홈부의 변형 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 발광 장치(2)는 캐비티(211)를 구비한 하우징(21)과, 하우징(21)의 내측에서 노출되며 외측으로 돌출 형성된 리드프레임들(22, 23)과, 광을 방출하기 위한 LED칩(24)과, LED칩(24)을 ESD로 보호하기 위한 제너다이오드(25)와, LED칩(24) 및 제너다이오드(25)를 리드프레임들(22, 23)과 전기적으로 연결하기 위한 와이어들(W1, W2, W3)과, LED칩(24)을 봉지하는 봉지부(26)를 포함한다.
하우징(21)의 캐비티(211) 내벽에는 본딩 영역 확장을 위한 홈부(221, 231)가 형성된다. 홈부(221, 231에 의해 노출된 리드프레임의 영역은 LED칩(24)과 제너다이오드(25)를 와이어로 연결하기 위한 본딩영역이다. 본 실시예예서는 캐비티(211)의 내벽에 두개의 홈부(221, 231)가 형성된 것으로 설명하고 있지만, 제너다이오드(25)를 와이어로 연결하기 위한 하나의 홈부가 형성된 것도 고려될 수 있다.
홈부(221, 231)는 이격된 리드프레임들(22, 23)에 인접하게 각각 위치하되, 서로 반대방향으로 함몰된 형상을 갖는다. 본 실시예에서는 본딩(bonding)이 가능한 크기의 반원 형상의 홈부(221, 231)가 캐비티(211)의 내벽에 구비된 것으로 도시하고 있지만, 도 4 및 도 5에 도시된 바와 같은 형상도 LED칩와 제너다이오드를 와이어로 연결하기 위한 본딩 영역을 충분히 확보할 수 있다.
이와 같은 홈부(221, 231)가 캐비티(211)의 내벽에 각각 형성된 구조에 의해, LED칩(24)과 함께 제너다이오드(25)를 실장하더라도 종래 리드프레임들의 전체 크기를 확장시킨 발광장치에 비해 광손실을 줄일 수 있다. 즉, 종래의 발광 장치(1)는 제너다이오드의 실장을 위하여 리드프레임들의 크기를 전체적으로 확장함에 따라 넓어진 리드프레임으로 인해 광학적 손실이 발생하였는데, 본 실시예에서는 홈부(221, 231)를 제외하고 기존의 리드프레임들과 동일한 크기를 가짐에 따라 리드프레임의 전체적인 확장으로 인한 광 손실을 방지할 수 있다.
상술된 홈부(221, 231)를 구비하면서 리드프레임들(22, 23)을 지지하도록 하우징(21)이 사출 성형된다. 하우징(21)은 발광 장치(2)의 전체 구조를 지지하며 보호하기 위한 몸체로서, 폴리프탈아미드(Poly Phthal Amid; PPA) 또는 액정 고분자 수지(Liquid Crystal Polymer; LCP) 등과 같은 전기 절연성 물질로 제작될 수 있다.
LED칩(24)의 상부를 개방시키는 캐비티(211)는 소정의 기울기를 가진다. LED칩(24)은 캐비티(211)의 바닥면에 실장될 수 있고, 일 리드프레임(22)에 부착될 수도 있다. 리드프레임들(22, 23)은 LED칩(24)에 외부 전원을 인가하기 위한 것으로, 리드프레임들(22, 23)의 일부분은 하우징(21)의 내측에서 노출되고, 나머지 일부분은 하우징(21) 외측에 돌출되어 외부 전원을 인가받을 수 있도록 형성된다.
LED칩(24)은 P-N 접합 구조를 갖는 화합물 반도체 적층 구조로서, 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다.
제너다이오드(25)는 ESD(ElectroStatic Discharge)로부터 LED칩(24)을 보호하도록 실장된다. 즉, 제너다이오드(25)는 반도체 p-n 접합 또는 n-p 접합으로 비교적 큰 역방향의 전압을 가했을 때, 어떤 전압으로 급격하게 큰 전류가 흐르기 시작하고, 그 전압이 일정하게 유지되는 현상을 이용한 반도체 소자로서, 발광 장치(2)에 적용되면 정전기 혹은 급격한 전류가 공급되는 경우에도 정전압을 유지할 수 있어 제품에 대한 신뢰성을 증대시킬 수 있다.
LED칩(24) 및 제너다이오드(25)는 하우징(24) 상에 페이스트(미도시)를 이용하여 부착된다. 페이스트는 비도전성 물질 또는 도전성 물질로 형성할 수 있는데, 비도전성 물질은 에폭시 수지, 실리콘 수지 등을 이용하고, 도전성 물질은 은 페이스트를 이용할 수 있다. LED칩(24)은 비도전성 페이스트에 의해 부착되며, 제너다이오드(25)는 도전성 페이스트에 의해 부착될 수 있다. 또한 LED칩(24)은 제 2 리드프레임(23) 또는 하우징(21) 상에 부착될 수 있고, 제너다이오드(25)는 제 1 리드프레임(22) 상에 부착될 수 있다.
와이어들(W1, W2, W3)은 LED칩(24) 및 제너다이오드(25)를 리드프레임들(22,23)과 전기적으로 연결한다. 와이어들(W1, W2, W3)은 와이어 접합 공정 등을 통해 금(Au) 또는 알루미늄(Al)으로 형성될 수 있다. 제 1 와이어(W1)은 제 2 리드프레임(23) 상에 비도전성 물질에 의해 부착된 LED칩(24)과, 제 2 리드프레임(23)을 전기적으로 연결시키고, 제 2 와이어(W2)는 제 1 리드프레임(22)에 마련된 제 1 홈부(221)에 본딩되어 LED칩(24)을 제 1 및 제 2 리드프레임(22, 23)과 전기적으로 연결시킨다. 또한 제 3 와이어(W3)는 제 2 리드프레임(23)에 마련된 제 2 홈부(231)에 본딩되어, 제 1 리드프레임(22)에 실장된 제너다이오드(25)를 제 1 및 제 2 리드프레임(22, 23)과 전기적으로 연결시킨다. 이때, 제너다이오드(25)는 도전성 페이스트에 의해 제 1 리드프레임(22)과 전기적으로 연결되어 부착되기 때문에 별도의 와이어가 필요없게 된다.
봉지부(26)는 LED칩(24) 및 제너다이오드(25)를 봉지하고 LED칩(24) 및 제너다이오드(25)와 연결된 와이어들(W1, W2, W3)을 고정시키는 역할을 한다. 또한 봉지부(26)는 LED칩(24)에서 발생되는 광을 모아주는 렌즈의 역할도 할 수 있다. 이러한 봉지부(26)는 LED칩(24)에서 발생된 광을 외부로 투과시켜야 하므로, 에폭시 수지 또는 실리콘 수지 등과 같은 투명 수지로 형성된다. 또한 봉지부(26)에는 LED칩(24)으로부터 방출된 광을 산란에 의해 더 확산시킴으로써 균일하게 발광시키기 위해 확산제(미도시)를 더 첨가할 수 있다. 또한 봉지부(26) 내부에는 형광체(미도시)를 더 첨가할 수 있다. 형광체는 LED칩(24)으로부터 발생된 광의 일부를 흡수하여 흡수된 광과 상이한 파장의 광을 방출하며, 임자결정(Host Lattice)의 적절한 위치에 불순물이 혼입된 활성 이온으로 구성된다. 활성이온은 발광 과정에 관여하는 에너지 준위를 결정함으로써 발광색을 결정하며, 그 발광색은 결정 구조 내에서 활성 이온이 갖는 기저 상태와 여기 상태의 에너지 차(Energy Gap)에 의해 결정된다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 발광 장치의 살 두께를 다르게 도시한 도면이다.
도 6 및 도 7은 제 1 및 제 2 살 두께(A, B)가 앞선 실시예와 상이하다. 이와 같이 상이한 살 두께를 가지도록 사출 성형되는 하우징(51, 61)에 의해 목표로 하는 광을 원하는 방향으로 방출시킬 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 발광 장치(6)의 살 두께는 측면형 타입의 발광 장치의 경우, 서로 이격되게 배치된 리드프레임들(52, 53)을 기준으로 하우징(51)의 상면(U)과 하우징(51)의 저면(D) 사이의 두께를 말한다.
본 발명의 다른 실시예에 따른 발광 장치(5)는 제 1 살 두께(A)가 제 2 살 두께(B) 보다 얇은 구조를 갖는다. 제 1 및 제 2 살 두께(A, B)를 포함하는 하우징(51)의 캐비티(511) 내부에 실장된 LED칩(54)에서 광이 얇은 제 1 살 두께(A)를 투과될 수 있다. 이에 따라, 하우징(51)의 상면(U)에는 반사층(513)이 설치되는 것이 바람직하다. 반사층(513)은 고반사율을 가지는 재료로 구성될 수 있다. 한편, 실장회로기판측에 있어서 반사율을 향상시킬 수 없는 경우, 또는 향상하는 것이 용이하지 않는 경우, 또는 발광 장치(5)가 탑재될 제품의 구조 제약이 있는 경우 제 2 살 두께(B)를 가지는 하우징(51)의 저면(D)을 실장회로기판측의 실장면으로 하는 것도 좋다.
도 6의 발광 장치(5)와 반대인 도 7에 도시된 발광 장치(6)는 제 2 살 두께(B)가 제 1 살 두께(A) 보다 얇은 구조를 갖는다. 얇은 제 2 살 두께(B)를 가지는 하우징(61)의 저면(D)이 실장회로기판에 실장된다. 따라서, 하우징(61)의 저면(D)에 반사층(613)이 설치되거나, 또는 실장회로기판에 고반사율을 가지는 금속을 도금하여 제 2 살 두께(B)를 투과한 광을 실장회로기판에서 반사시켜 충분한 반사율을 확보하는 것도 가능하다.
이하에서는 앞선 실시예들의 홈부 대신에, 본딩 영역을 확장하기 위해 리드프레임들에 형성된 돌출부를 가지는 발광장치에 대하여 설명하기로 한다.
도 8은 본 발명의 다른 실시예에 따른 발광 장치를 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 발광 장치(7)는 LED칩(74)과 제너다이오드(75)를 와이어로 연결하기 위한 돌출부(721, 723)가 형성된다. 돌출부(721, 723)의 형상은 본딩이 가능한 크기의 형상으로, 반원형상, 삼각형상, 사각 형상등이 채택될 수 있다. 돌출부(721, 723)는 이격된 리드프레임들(72, 73)과 인접하면서도 서로 반대방향으로 돌출되어 있다.
이와 같은 돌출부(721, 723)가 리드프레임들(72, 73)에 각각 형성된 구조에 의해 LED칩(74)과 함께 제너다이오드(75)를 실장하더라도 종래의 리드프레임들의 전체적인 크기를 확장시킨 발광장치에 비해 광 손실을 줄일 수 있다.
도 9는 도 8에 도시된 발광 장치에서 살 두께를 보강한 발광 장치를 도시한 도면이다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 발광 장치(8)는 홈부를 구비한 앞선 실시예들의 발광 장치와 달리, 리드프레임들(52, 53)의 크기를 줄이고, 줄인 공감만큼 사출물이 더 채워져 발광 장치(8)의 살 두께를 보강할 수 있다.
본 실시예에서, 하우징(81)의 상면(U)과 그 하우징(81)의 상면(U)에 인접한 리드프레임 사이를 제 1 살 두께(A)라고 하고, 하우징(81)의 저면(D)과 그 하우징(81)의 저면(D)에 인접한 리드프레임 사이를 제 2 살 두께(B)라고 하며, 제 1 및 제 2 살 두께(A, B)가 동일한 두께를 가지도록 사출 성형될 수 있다.
하우징(81)에는 리드프레임들(82, 83)과 동일평면상에 있도록 사출물이 더 채워지는 채움부(812)를 구비할 수 있다. 이러한 채움부(812)에 의해 발광 장치(8)의 상면에서 LED칩(84)으로 향하는 수분 침투를 지연시킬 수 있고, 리드프레임 양극간의 틀어짐(tilt)을 막을 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
2 : 발광 장치 21 : 하우징
211 : 캐비티 22, 23 : 리드프레임들
221, 231 : 홈부 24 : LED칩
25 : 제너다이오드 26 : 봉지부
W1, W2, W3 : 제 1 내지 제 3 와이어

Claims (9)

  1. 서로 이격되게 배치된 리드프레임들;
    상기 리드프레임들과 전기적으로 연결되는 LED칩;
    상기 리드프레임들을 노출시키는 캐비티를 구비한 하우징; 및
    상기 LED칩과 전기적으로 연결되는 제너다이오드를 포함하되,
    상기 캐비티 내벽에는 상기 제너다이오드 및 상기 LED칩을 와이어로 연결하기 위한 홈부를 구비한 것을 특징으로 하는 발광 장치.
  2. 청구항 1에 있어서,
    상기 홈부는 상기 이격된 리드프레임과 인접하면서 서로 반대방향으로 함몰된 것을 특징으로 하는 발광 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 홈부는 반원형, 직사각형, 또는 삼각형의 형상을 가지는 것을 특징으로 하는 발광 장치.
  4. 청구항 1에 있어서,
    상기 홈부는
    상기 LED칩과 연결되는 제 1 와이어가 본딩되는 제 1 홈부와,
    상기 제너다이오드와 연결되는 제 2 와이어가 본딩되는 제 2 홈부를 포함하는 것을 특징으로 하는 발광 장치.
  5. 청구항 1에 있어서,
    상기 하우징은 상기 하우징의 저면과 상기 캐비티의 바닥면 사이의 제 1 살 두께와, 상기 하우징의 상면과 상기 캐비티의 바닥면 사이의 제 2 살 두께를 포함하고,
    상기 제 1 살 두께와 상기 제 2 살 두께가 다른 것을 특징으로 하는 발광 장치.
  6. 청구항 5에 있어서,
    상기 제 1 살 두께보다 상기 제 2 살 두께가 두껍게 사출 성형된 경우, 상기 하우징의 저면에는 반사층이 더 설치된 것을 특징으로 하는 발광 장치.
  7. 청구항 5에 있어서,
    상기 제 1 살 두께보다 상기 제 2 살 두께가 얇게 사출 성형된 경우, 상기 하우징의 상면에는 반사층이 더 설치된 것을 특징으로 하는 발광 장치.
  8. 서로 이격되게 배치된 리드프레임들;
    상기 리드프레임들과 전기적으로 연결되는 LED칩;
    상기 LED칩을 노출시키는 캐비티를 구비한 하우징; 및
    상기 LED칩과 전기적으로 연결되는 제너다이오드를 포함하되,
    상기 리드프레임들 중 적어도 하나는 상기 제너다이오드 및 상기 LED칩을 와이어로 연결하기 위한 돌출부를 구비한 것을 특징으로 하는 발광 장치.
  9. 청구항 8에 있어서,
    상기 하우징은 상기 캐비티에 의해 노출되는 상기 리드프레임들과 동일평면상에 위치하도록 사출물이 더 채워진 채움부를 포함하는 것을 특징으로 하는 발광 장치.
KR1020100059643A 2010-06-23 2010-06-23 발광 장치 KR101670951B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100059643A KR101670951B1 (ko) 2010-06-23 2010-06-23 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100059643A KR101670951B1 (ko) 2010-06-23 2010-06-23 발광 장치

Publications (2)

Publication Number Publication Date
KR20110139514A true KR20110139514A (ko) 2011-12-29
KR101670951B1 KR101670951B1 (ko) 2016-10-31

Family

ID=45504986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059643A KR101670951B1 (ko) 2010-06-23 2010-06-23 발광 장치

Country Status (1)

Country Link
KR (1) KR101670951B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035215A (ko) * 2012-09-13 2014-03-21 엘지이노텍 주식회사 발광 소자 및 조명 시스템
KR20170025322A (ko) * 2015-08-28 2017-03-08 엘지이노텍 주식회사 발광 소자 패키지 및 발광 장치
KR20190025868A (ko) * 2019-02-28 2019-03-12 엘지이노텍 주식회사 발광 소자 패키지
KR20190100144A (ko) * 2019-08-21 2019-08-28 엘지이노텍 주식회사 발광 소자 및 조명 시스템

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774251B1 (ko) * 2006-10-17 2007-11-07 주식회사 우리이티아이 리드프레임 내의 내부 반사층이 라운드 형태를 갖는 엘이디패키지
JP2009200321A (ja) * 2008-02-22 2009-09-03 Toshiba Corp 発光装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035215A (ko) * 2012-09-13 2014-03-21 엘지이노텍 주식회사 발광 소자 및 조명 시스템
KR20170025322A (ko) * 2015-08-28 2017-03-08 엘지이노텍 주식회사 발광 소자 패키지 및 발광 장치
WO2017039237A1 (ko) * 2015-08-28 2017-03-09 엘지이노텍(주) 발광 소자 패키지 및 발광 장치
CN107949921A (zh) * 2015-08-28 2018-04-20 Lg 伊诺特有限公司 发光器件封装和发光装置
US10593848B2 (en) 2015-08-28 2020-03-17 Lg Innotek Co., Ltd. Light emitting device package and light emitting apparatus
KR20190025868A (ko) * 2019-02-28 2019-03-12 엘지이노텍 주식회사 발광 소자 패키지
KR20190100144A (ko) * 2019-08-21 2019-08-28 엘지이노텍 주식회사 발광 소자 및 조명 시스템

Also Published As

Publication number Publication date
KR101670951B1 (ko) 2016-10-31

Similar Documents

Publication Publication Date Title
KR100981214B1 (ko) 발광다이오드 패키지
JP5999929B2 (ja) 発光素子パッケージ及びこれを利用した照明システム
JP6312999B2 (ja) 発光素子及びこれを備えた照明システム
US9059386B2 (en) Light emitting diode package
US20070246729A1 (en) High efficiency LED package
US9899587B2 (en) Lead frame and light emitting diode package having the same
KR20090044306A (ko) 발광다이오드 패키지
KR101318969B1 (ko) 발광 다이오드
KR101670951B1 (ko) 발광 장치
US20190355888A1 (en) Light emitting chip and associated package structure
JP5405602B2 (ja) Ｌｅｄパッケージ及びｌｅｄパッケージ用フレーム
KR101886073B1 (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
KR101719641B1 (ko) 발광 장치
KR101121728B1 (ko) 방열 구조를 갖는 ｌｅｄ 패키지
CN110859052B (zh) 发光二极管封装件
KR101337600B1 (ko) 렌즈 장착식 발광다이오드 패키지
KR20120030475A (ko) 발광다이오드 패키지
KR20100136050A (ko) 방열 ｌｅｄ 패키지
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
KR20070025008A (ko) 렌즈 장착식 발광다이오드 패키지
KR20110051176A (ko) 렌즈 장착식 발광다이오드 패키지
KR20110039228A (ko) 렌즈 장착식 발광다이오드 패키지
KR101337599B1 (ko) 발광 다이오드
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
JP2013229355A (ja) Ｌｅｄパッケージ用リードフレーム、ｌｅｄパッケージ及びそれを用いたｌｅｄ発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant