KR20110131368A - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
KR20110131368A
KR20110131368A KR1020100050769A KR20100050769A KR20110131368A KR 20110131368 A KR20110131368 A KR 20110131368A KR 1020100050769 A KR1020100050769 A KR 1020100050769A KR 20100050769 A KR20100050769 A KR 20100050769A KR 20110131368 A KR20110131368 A KR 20110131368A
Authority
KR
South Korea
Prior art keywords
pull
signal
driver
switching means
output
Prior art date
Application number
KR1020100050769A
Other languages
Korean (ko)
Inventor
안정윤
김기호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100050769A priority Critical patent/KR20110131368A/en
Publication of KR20110131368A publication Critical patent/KR20110131368A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A semiconductor memory device is provided to effectively control the linearity of an output driver by supplying a linear control signal to a fuse unit. CONSTITUTION: In a semiconductor memory device, a fuse portion(700) includes a plurality of fuses and generates a linear control signal. Pre-drivers(200,300) supply a pre driving signal. Main drivers(400,500) supply a pull up or pull down signal to a pad. A main driver selectively turns a plurality of MOS transistors on. The main driver outputs a pull up signal and a pull down signal.

Description

반도체 장치{SEMICONDUCTOR MEMORY DEVICE}Semiconductor device {SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 집적회로에 관한 것으로, 보다 자세하게는 반도체 장치의 출력 드라이빙 회로에 관한 것이다.
The present invention relates to a semiconductor integrated circuit, and more particularly, to an output driving circuit of a semiconductor device.

최근 반도체 장치의 동작 스피드가 고속화됨에 따라 반도체 장치들간에 주고 받는 신호의 스윙 폭은 점차로 줄어들고 있다. 신호의 폭을 줄여야 보다 고속으로 주고 받을 수 있기 때문이다. 하지만, 신호의 스윙폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되는 문제점이 생긴다. Recently, as the operating speed of semiconductor devices is increased, swing widths of signals transmitted and received between semiconductor devices are gradually decreasing. This is because the width of the signal must be reduced to send and receive faster. However, as the swing width of the signal decreases, the influence on external noise increases.

반도체 장치의 인터페이스단에서 임피던스 미스매칭(부정합)에 따른 신호의 반사도 심해진다. 임피터스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작 온도의 변화, 제조공정의 변화등 다양한 원인에 의해 발생하게 된다. 반도체 장치간에 데이터를 주고 받을 때 입출력단의 임피던스의 미스매칭이 발생되면 데이터의 고속전송이 어렵다. 또한, 반도체 장치의 데이터 출력단으로 부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서 수신측의 반도체 장치가 왜곡된 출력 신호를 수신할 경우 셋업/홀드 타임 에러 또는 입력신호의 레벨의 판단 미스 등의 문제들이 번번히 야기될 수 있다.At the interface terminal of the semiconductor device, the reflection of the signal due to impedance mismatching (mismatching) is also intensified. Impetus mismatching is caused by various factors such as external noise, fluctuations in power supply voltage, changes in operating temperature, and changes in manufacturing processes. When mismatching of impedance of input / output terminals occurs during data exchange between semiconductor devices, high-speed data transfer is difficult. In addition, output data output from the data output terminal of the semiconductor device may be distorted. Therefore, when the receiving semiconductor device receives the distorted output signal, problems such as setup / hold time error or mis-determination of the level of the input signal may occur.

데이터 출력단에서 보다 고속으로 데이터를 출력시키기 위해서, 출력단에 인가되는 임피던스 값에 때응하여 출력으로 데이터 신호를 출력하는 출력 드라이버의 드라이빙 능력을 조절하고 있다. 그러나, 출력 드라이버의 드라이빙 능력이 선형적으로 그 값이 변화하는 것이 아니기 때문에, 반도체 장치가 데이터를 고속으로 출력하는데 있어서 걸림돌이 되고 있다.
In order to output data at a higher speed at the data output stage, the driving capability of the output driver that outputs a data signal to the output is adjusted in response to the impedance value applied to the output stage. However, since the driving capability of the output driver does not change linearly, the semiconductor device is an obstacle in outputting data at high speed.

본 발명은 출력 드라이빙 능력을 선형적으로 조절할 수 있는 출력 드라이버를 포함하는 반도체 장치를 제공한다.
The present invention provides a semiconductor device including an output driver capable of linearly adjusting the output driving capability.

본 발명은 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부; 데이터에 대응하는 프리드라이빙 신호를 제공하는 프리 드라이버; 및 상기 프리 드라이빙 신호에 대응하여 패드로 풀업신호 또는 풀다운 신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호 또는 상기 풀다운 신호가 출력되도록 하는 메인 드라이버를 포함하는 반도체 장치를 제공한다.The present invention includes a fuse unit having a plurality of fuses and generating a linearity control signal by selective blowing of the fuses; A pre-driver providing a pre-driving signal corresponding to the data; And a pull-up signal or a pull-down signal to a pad in response to the pre-driving signal, and selectively turning on a plurality of MOS transistors corresponding to the linearity adjustment signal to output the pull-up signal or the pull-down signal. Provided is a semiconductor device including a driver.

또한, 상기 메인 드라이버는 상기 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단; 상기 제1 스위칭수단에 직렬연결되며, 상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및 상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항을 포함하는 것을 특징으로 한다.The main driver may include first switching means for transmitting a driving voltage for providing the pull-up signal in response to the pre-driving signal; A plurality of second switching means connected in series with the first switching means, turned on corresponding to the plurality of linearity control signals provided from the fuse unit, connected in series with the first switching means, and connected in parallel with each other; And a plurality of resistors connected between the plurality of second switching means and the pad, respectively.

또한, 상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 한다.In addition, the plurality of resistors are characterized in that each having a proportional value of N, 2N, 3N ... times as the resistance value.

또한, 본 발명은 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부; 데이터에 대응하는 풀업 프리드라이빙 신호를 제공하는 풀업 프리 드라이버; 상기 데이터에 대응하는 풀다운 프리드라이빙 신호를 제공하는 풀다운 프리 드라이버; 상기 풀업 프리 드라이빙 신호에 대응하여 패드로 풀업신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호가 출력되도록 하는 풀업 메인 드라이버; 및 상기 풀다운 프리 드라이빙 신호에 대응하여 패드로 풀다운신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀다운신호가 출력되도록 하는 풀다운 메인 드라이버를 포함하는 반도체 장치를 제공한다.In addition, the present invention comprises a fuse unit having a plurality of fuses, and generating a linearity control signal by the selective blowing of the fuse; A pull-up pre-driver for providing a pull-up pre-driving signal corresponding to the data; A pull-down pre-driver for providing a pull-down pre-driving signal corresponding to the data; A pull-up main driver configured to provide a pull-up signal to a pad in response to the pull-up pre-driving signal, and selectively turn on a plurality of MOS transistors corresponding to the linearity control signal to output the pull-up signal; And a pull-down main driver configured to provide a pull-down signal to a pad in response to the pull-down pre-driving signal, and selectively turn on a plurality of MOS transistors corresponding to the linearity control signal to output the pull-down signal. Provide the device.

상기 풀업 메인 드라이버는 상기 풀업 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단; 상기 제1 스위칭수단에 직렬연결되며, 상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및 상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항을 포함하는 것을 특징으로 한다.The pull-up main driver may include first switching means for transmitting a driving voltage for providing the pull-up signal in response to the pull-up pre-driving signal; A plurality of second switching means connected in series with the first switching means, turned on corresponding to the plurality of linearity control signals provided from the fuse unit, connected in series with the first switching means, and connected in parallel with each other; And a plurality of resistors connected between the plurality of second switching means and the pad, respectively.

또한, 상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 한다.
In addition, the plurality of resistors are characterized in that each having a proportional value of N, 2N, 3N ... times as the resistance value.

본 실시예에 따른 반도체 장치는 퓨즈부에서 선형성 조정신호를 제공하고, 그 신호를 이용하여 출력 드라이버의 선형성을 제어하기 때문에, 효과적으로 출력 드라이버의 선형성을 조절할 수 있다.
Since the semiconductor device according to the present exemplary embodiment provides a linearity adjustment signal in the fuse part and controls the linearity of the output driver using the signal, the linearity of the output driver can be effectively adjusted.

도1과 도2는 본 발명을 설명하기 위한 반도체 장치의 출력드라이버를 나타내는 회로도.
도3은 도2에 있는 출력드라이버에 인가되는 제어신호의 파형도.
도4와 도5는 반도체 소자의 선형성을 나타내는 그래프.
도6은 출력드라이버의 선형성을 나타내는 그래프.
도7은 도1의 출력드라이버의 문제점을 나타내는 그래프.
도8은 본 발명의 실시예에 따른 반도체 장치의 출력드라이버를 나타내는 블럭도.
도9는 도8에 도시된 메인 드라이버를 나타내는 회로도.
도10은 도8에 도시된 출력드라이버의 동작을 나타내는 그래프.1 and 2 are circuit diagrams showing an output driver of a semiconductor device for explaining the present invention.
3 is a waveform diagram of a control signal applied to the output driver shown in FIG.
4 and 5 are graphs showing the linearity of the semiconductor device.
6 is a graph showing the linearity of the output driver.
7 is a graph showing a problem of the output driver of FIG.
8 is a block diagram showing an output driver of the semiconductor device according to the embodiment of the present invention.
FIG. 9 is a circuit diagram showing a main driver shown in FIG. 8; FIG.
FIG. 10 is a graph showing the operation of the output driver shown in FIG. 8; FIG.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.

본 발명은 반도체 장치에 구비되는 출력드라이버의 드라이빙 능력의 선형성을 효율적으로 조정할 수 있는 것이 특징이다. 특히, 본 발명은 반도체 메모리 장치에 적용이 가능하다.The present invention is characterized in that the linearity of the driving capability of the output driver included in the semiconductor device can be adjusted efficiently. In particular, the present invention can be applied to a semiconductor memory device.

출력드라이버는 다수의 트랜지스터와 저항을 포함하는데, 저항은 일반적으로 전압과 전류 그래프가 선형적인 특징을 가진다. 그러나, 트랜지스터는 전압과 전류 그래프가 선형적이지 않다. 출력드라이버에 포함된 저항과 모스트랜지스터의 특성에 의해 출력드라이버의 드라이빙 능력의 선형성이 정해진다. The output driver includes a number of transistors and resistors, which are typically linear in voltage and current graphs. However, transistors are not linear in voltage and current graphs. The linearity of the driving capability of the output driver is determined by the resistance of the output driver and the characteristics of the MOS transistor.

먼저 설계시 출력 드라이버에 다수의 모스 트랜지스터를 구비하고, 구비된 모스 트랜지스터에 대해서 리비전 공정을 통해 적절하게 배선을 연결하여, 출력 드라이버의 선형성을 유지하고 있다. 그러나, 리비전 공정은 한번 웨이퍼를 제조하고 나서 다시 배선부터 다시 설계해야 하는 어려움이 있다.First, in the design, a plurality of MOS transistors are provided in an output driver, and wirings are appropriately connected to the provided MOS transistors through a revision process to maintain linearity of the output driver. However, the revision process has a difficulty in redesigning the wiring after manufacturing the wafer once.

본 발명을 이를 해결하기 위해서 다수의 퓨즈를 구비한 퓨즈회로를 통해 웨이퍼상에서 출력 드라이버의 선형성을 효율적으로 구현하는 것이 특징이다. In order to solve the present invention, it is possible to efficiently implement the linearity of the output driver on the wafer through a fuse circuit having a plurality of fuses.

도1과 도2는 본 발명을 설명하기 위한 반도체 장치의 출력드라이버를 나타내는 회로도이다. 특히, 도1 내지 도6에 도시된 출력 드라이버는 반도체 메모리 장치에 사용되는 출력 드라이버를 설명하고 있다.1 and 2 are circuit diagrams showing an output driver of a semiconductor device for explaining the present invention. In particular, the output driver shown in Figs. 1 to 6 describes the output driver used in the semiconductor memory device.

도1을 참조하여 살펴보면, 반도체 장치의 출력드라이버는 출력 임피던스 조절부(10), 풀업 프리 드라이버(20), 풀다운 프리 드라이버(30), 풀업 메인 드라이버(40) 및 풀다운 메인 드라이버(50)를 포함한다.Referring to FIG. 1, an output driver of a semiconductor device includes an output impedance controller 10, a pull-up pre-driver 20, a pull-down pre-driver 30, a pull-up main driver 40, and a pull-down main driver 50. do.

출력 임피던스 조정부(10)는 패드(60)에 인가되는 임피던스에 대응하는 코드값(NCODE<0:5>, PCODE<0:5>)을 프리드라이버(20,30)에 제공한다. 풀업 프리 드라이버(20)는 데이터 신호(DATA)를 입력받아, 코드값(PCODE<0:5>)에 따라 풀업 드라이빙 신호(UP60b<0:5>,UPb120<0:5>,UPb240<0:5>)를 풀업 메인 드라이버(40)로 제공한다. 풀다운 프리 드라이버(30)는 데이터 신호(DATA)를 입력받아, 코드값(NCODE<0:5>)에 따라 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)를 풀다운 메인 드라이버(50)로 제공한다. 풀업 메인 드라이버(40)는 풀업 드라이빙 신호(UP60b<0:5>,UPb120<0:5>,UPb240<0:5>)에 대응하는 드라이빙 능력을 가지는 풀업신호를 패드(60)로 출력한다. 풀다운 메인 드라이버(50)는 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)에 대응하는 드라이빙 능력을 가지는 풀다운신호를 패드(60)로 출력한다.The output impedance adjuster 10 provides the code drivers NCODE <0: 5> and PCODE <0: 5> corresponding to the impedances applied to the pads 60 to the predrivers 20 and 30. The pull-up pre-driver 20 receives the data signal DATA, and according to the code value PCODE <0: 5>, the pull-up driving signals UP60b <0: 5>, UPb120 <0: 5>, and UPb240 <0: 5>) to the pull-up main driver 40. The pull-down pre-driver 30 receives the data signal DATA and according to the code value NCODE <0: 5>, the pull-down driving signals DN60 <0: 5>, DN120 <0: 5>, and DN240 <0: 5>) to the pull-down main driver 50. The pull-up main driver 40 outputs a pull-up signal having a driving capability corresponding to the pull-up driving signals UP60b <0: 5>, UPb120 <0: 5>, and UPb240 <0: 5> to the pad 60. The pull-down main driver 50 outputs a pull-down signal having a driving capability corresponding to the pull-down driving signals DN60 <0: 5>, DN120 <0: 5>, and DN240 <0: 5> to the pad 60.

메인 풀업 드라이버(40)는 각각 대응하는 풀업 드라이빙 신호(UP60b<0:5>.UP120<0:5>,UP240<0:5>)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀업 드라이버(41,42,43)를 포함한다. 메인 풀다운 드라이버(50)는 각각 대응하는 풀다운 드라이빙 신호(DN60<0:5>,DN120<0:5>,DN240<0:5>)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀다운 드라이버(51,52,53)를 포함한다. 여기서는 제1 내지 제3 메인 풀업 드라이버(41,42,43)와, 제1 내지 제3 메인 풀다운 드라이버(51,52,53)에 각각 하나의 모스 트랜지스터만 도시하였으나, 실제로는 다수의 모스 트랜지스터가 각각 구비된다. 도2는 도1에 있는 제1 내지 제3 메인 풀업 드라이버(41,42,43)와, 제1 내지 제3 메인 풀다운 드라이버(51,52,53)만을 도시한 것이다.The main pull-up driver 40 may include first to third mains in which the MOS transistors are turned on according to corresponding pull-up driving signals UP60b <0: 5> .UP120 <0: 5> and UP240 <0: 5>, respectively. Pull-up drivers 41, 42 and 43. The main pull-down driver 50 may include first to third mains in which the MOS transistors are turned on according to corresponding pull-down driving signals DN60 <0: 5>, DN120 <0: 5>, and DN240 <0: 5>, respectively. Pull-down drivers 51, 52, and 53. Although only one MOS transistor is shown in each of the first to third main pull-up drivers 41, 42, and 43 and the first to third main pull-down drivers 51, 52, and 53, in practice, a plurality of MOS transistors Each is provided. FIG. 2 shows only the first to third main pull-up drivers 41, 42 and 43 and the first to third main pull-down drivers 51, 52 and 53 in FIG.

도3은 도2에 있는 출력드라이버에 인가되는 제어신호의 파형도이다. 풀업 드라이빙 신호(UP)와 풀다운 드라이버((DN)가 도3과 같이 파형을 가질 수 있다. 3 is a waveform diagram of a control signal applied to the output driver shown in FIG. The pull-up driving signal UP and the pull-down driver DN may have a waveform as shown in FIG. 3.

도4와 도5는 반도체 소자의 선형성을 나타내는 그래프이다. 도4는 저항의 특성(A)과, 모스 트랜지스터의 저항 특성(B)과, 이 두 소자의 저항 특성이 합해진 것(C)을 도시하고 있다. 도5는 출력 드라이버에서 저항의 역할이 상대적으로 증가할 때에 모스 트랜지스터의 저항 특성이 줄어드는 것을 도시한 것이다.4 and 5 are graphs showing the linearity of the semiconductor device. Fig. 4 shows the resistance A of the MOS transistor, the resistance B of the MOS transistor, and the resistance C of these two elements combined. 5 shows that the resistance characteristic of the MOS transistor decreases when the role of the resistor in the output driver is relatively increased.

도6은 출력드라이버의 선형성을 나타내는 그래프이다. 도7은 도1의 출력드라이버의 문제점을 나타내는 그래프이다.6 is a graph showing the linearity of the output driver. FIG. 7 is a graph illustrating a problem of the output driver of FIG. 1.

도6에 도시된 바와 같이, 출력 드라이버의 메인 풀업 드라이버와, 메인 풀다운 드라이버의 저항 특성(Ron_up, Ron_up)은 선형적으로 되는 것이 바람직하다. 그러나, 도7에서와 같이, 출력드라이버는 선형적 특성을 가지지 않는 모스 트랜지스터로 인해, 메인 풀업 드라이버와, 메인 풀다운 드라이버의 저항 특성(Ron_up, Ron_up)이 선형적이 되기가 쉽지 않다.As shown in Fig. 6, the resistance characteristics (Ron_up, Ron_up) of the main pull-up driver of the output driver and the main pull-down driver are preferably linear. However, as shown in FIG. 7, the output driver is not easily linear in resistance characteristics (Ron_up and Ron_up) of the main pull-up driver and the main pull-down driver due to the MOS transistor having no linear characteristic.

반도체 장치중에서 데이터를 저장하는 메모리 장치는 데이터를 효율적으로 출력하기 위해 데이터 출력단에 터미네이션 저항(RTT)이 있다. 이전에는 터미네이션 저항이 메모리 장치의 외부에 있었지만, 최근에 개발된 메모리 장치는 웨이퍼 상에서 터미네이션 저항을 구현한다. 반도체 메모리 장치의 내부에 있는 터미네이션 저항을 ODT(On-Die) 저항이라고 한다. JDEC 스펙에 따라 개발된 DDR, DDR2,DDR3 반도체 메모리 장치는 각각 터미네이션 저항을 별로로 구비하던지, 데이터 출력 드라이버의 일부분이 그 역할을 겸하기도 한다.A memory device that stores data among semiconductor devices has a termination resistor (RTT) at the data output terminal in order to efficiently output data. Previously, termination resistors were external to the memory device, but recently developed memory devices implement termination resistors on the wafer. The termination resistor inside the semiconductor memory device is called an on-die resistor. DDR, DDR2, and DDR3 semiconductor memory devices, developed according to the JDEC specification, each have separate termination resistors, or part of a data output driver.

JEDEC 스펙에서는 스테이블 전압(Stable Voltage)과 온도를 가질 때 ZQ 조정후 패드에 인가되는 저항값의 오차 허용범위를 명시하고 있다. 다시 말하면, The JEDEC specification specifies the tolerance of the resistance value applied to the pad after ZQ adjustment when having a stable voltage and temperature. In other words,

도6과 같이 I-V 곡선에서 기울기가 1/Ron인 선형특성 라인을 기준으로 어느 정도 범위 내에 들어와야 한다는 말이다. 즉, 출력 드라이버를 구성하는 비선형성을 가지는 모스 트랜지스터의 특성까지 고려한 출력단 임피던스 특성이 스펙의 허용 범위를 넘어서지 않아야 한다. 그러나, 도7과 같이, 출력 드라이버를 구성하는 모스 트랜지스터로 인해 선형성이 스펙의 허용 범위를 넘어설 수 있다.In the I-V curve, as shown in FIG. 6, the slope must be within a certain range based on the linear characteristic line having a 1 / Ron. That is, the output stage impedance characteristics considering the characteristics of the non-linear MOS transistor constituting the output driver should not exceed the allowable range of the specification. However, as shown in FIG. 7, the MOS transistors constituting the output driver may cause linearity to exceed the allowable range of the specification.

이 경우, 출력 드라이버에 구비된 모스 트랜지스터의 선형적 특성을 상대적으로 작게 나타나게 하기 위해 저항을 더 추가하게 된다. 이전에는 배선의 리비전을 통해 출력 드라이버의 선형성을 보정하였다. 그러나, 이렇게 선형성을 보정하게 되면, 마스크를 다시 만들고, 웨이퍼를 다시 찍어 결과를 확인해야 하는 등 시간상의 문제 뿐 아니라 비용 상으로도 낭비 요소가 된다.
In this case, a resistor is added to make the linear characteristics of the MOS transistors provided in the output driver relatively small. Previously, the revision of the wiring corrected the linearity of the output driver. However, this linearity correction is a waste not only in time but also in cost, such as the need to recreate the mask and reprint the wafer to verify the results.

도8은 본 발명의 실시예에 따른 반도체 장치의 출력드라이버를 나타내는 블럭도이다.8 is a block diagram illustrating an output driver of a semiconductor device according to an embodiment of the present invention.

도8을 참조하여 살펴보면, 본 실시예에 따른 반도체 장치의 출력 드라이버는 출력 임피던스 조정부(100), 풀업 프리 드라이버(200), 풀다운 프리 드라이버(300), 풀업 메인 드라이버(400), 풀다운 메인 드라이버(500) 및 퓨즈부(700)를 포함한다.Referring to FIG. 8, the output driver of the semiconductor device according to the present exemplary embodiment may include an output impedance adjusting unit 100, a pull-up free driver 200, a pull-down free driver 300, a pull-up main driver 400, and a pull-down main driver ( 500 and the fuse unit 700.

출력 임피던스 조정부(100)는 패드(600)에 인가되는 임피던스에 대응하는 코드값(NCODE<0:5>, PCODE<0:5>)을 프리드라이버(200,300)에 제공한다. 풀업 프리 드라이버(200)는 데이터 신호(DATA)를 입력받아, 코드값(PCODE<0:5>)에 따라 풀업 드라이빙 신호(UPb60,UPb120,UPb240)를 풀업 메인 드라이버(400)로 제공한다. 풀다운 프리 드라이버(30)는 데이터 신호(DATA)를 입력받아, 코드값(NCODE<0:5>)에 따라 풀다운 드라이빙 신호(DN60.DN120,DN240)를 풀다운 메인 드라이버(50)로 제공한다. 풀업 메인 드라이버(400)는 풀업 드라이빙 신호(UPb60,UPb120,UPb240)에 대응하는 드라이빙 능력을 가지는 풀업신호를 패드(600)로 출력한다. 풀다운 메인 드라이버(500)는 풀다운 드라이빙 신호(DN60.DN120,DN240)에 대응하는 드라이빙 능력을 가지는 풀다운신호를 패드(600)로 출력한다.The output impedance adjuster 100 provides the code drivers NCODE <0: 5> and PCODE <0: 5> corresponding to the impedances applied to the pad 600 to the predrivers 200 and 300. The pull-up pre-driver 200 receives the data signal DATA and provides the pull-up driving signals UPb60, UPb120, and UPb240 to the pull-up main driver 400 according to the code values PCODE <0: 5>. The pull-down pre-driver 30 receives the data signal DATA and provides the pull-down driving signals DN60.DN120 and DN240 to the pull-down main driver 50 according to the code values NCODE <0: 5>. The pull-up main driver 400 outputs a pull-up signal having a driving capability corresponding to the pull-up driving signals UPb60, UPb120, and UPb240 to the pad 600. The pull-down main driver 500 outputs a pull-down signal having a driving capability corresponding to the pull-down driving signals DN60.DN120 and DN240 to the pad 600.

도8에 도시된 출력 드라이버는 도1에 있는 출력 드라이버와 실질적으로 같은 동작을 수행한다. 그러나, 도8에 도시된 본 실시예에 따른 출력 드라이버의 풀업 메인 드라이버(400)와 풀다운 메인 드라이버(500)는 퓨즈부(700)에서 제공하는 선형성 조정신호(F1 ~ F9)와 선형성 조정신호(F11 ~ F19)를 제공받고, 그 조정신호에 따라 구비된 모스 트랜지스터를 선택적으로 활성화시킨다. 퓨즈부(700)는 다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉을 통해 선형성 조정신호(F1 ~ F9)와 선형성 조정신호(F11 ~ F19)를 제공한다. 여기서 퓨즈부(700)는 당업자에게 알려진 퓨즈 회로를 이용하면 되기 때문에 자세한 회로도는 생략한다. 다만, 퓨즈부(700)는 배선이 전달됨으로서 활성화되는 퓨즈와 연결됨으로서 활성화되는 안티퓨즈를 모두 이용할 수 있다.The output driver shown in FIG. 8 performs substantially the same operation as the output driver in FIG. However, the pull-up main driver 400 and the pull-down main driver 500 of the output driver according to the present exemplary embodiment shown in FIG. 8 are provided with the linearity adjustment signals F1 to F9 and the linearity adjustment signals provided by the fuse unit 700. F11 to F19), and selectively activate the MOS transistor provided according to the adjustment signal. The fuse unit 700 includes a plurality of fuses and provides linearity adjustment signals F1 to F9 and linearity adjustment signals F11 to F19 through selective blowing of the fuses. Since the fuse unit 700 may use a fuse circuit known to those skilled in the art, a detailed circuit diagram is omitted. However, the fuse unit 700 may use all of the anti-fuse activated by being connected to the fuse activated by the wire transfer.

도9는 도8에 도시된 메인 드라이버를 나타내는 회로도이다.FIG. 9 is a circuit diagram illustrating the main driver shown in FIG. 8.

도9를 참조하여 살펴보면, 메인 풀업 드라이버(400)는 각각 대응하는 풀업 드라이빙 신호(UPb60.UPb120,UPb240)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀업 드라이버(410,420,430)를 포함한다. 메인 풀다운 드라이버(500)는 각각 대응하는 풀다운 드라이빙 신호(DN60.DN120,DN240)에 따라 구비된 모스 트랜지스터가 턴온되는 제1 내지 제3 메인 풀다운 드라이버(510,520,530)를 포함한다. 여기서는 제1 내지 제3 메인 풀업 드라이버(410,420,430)와, 제1 내지 제3 메인 풀다운 드라이버(510,520,530)에 각각 하나의 모스 트랜지스터만 도시하였으나, 실제로는 다수의 모스 트랜지스터가 각각 구비될 수 있다. 또한 도9에서는 풀업 드라이빙 신호(UPb60.UPb120,UPb240)를 각각 하나의 신호로 가정하여 표시한 것이고, 도1에서처럼 각각 다수의 비트수를 가질 수 있다.Referring to FIG. 9, the main pull-up driver 400 includes first to third main pull-up drivers 410, 420, and 430 in which MOS transistors are turned on according to corresponding pull-up driving signals UPb60.UPb120 and UPb240, respectively. . The main pull-down driver 500 includes first to third main pull-down drivers 510, 520, and 530 on which MOS transistors provided according to corresponding pull-down driving signals DN60.DN120 and DN240 are turned on. Although only one MOS transistor is shown in each of the first to third main pull-up drivers 410, 420, and 430 and the first to third main pull-down drivers 510, 520, and 530, a plurality of MOS transistors may be provided. In FIG. 9, the pull-up driving signals UPb60.UPb120 and UPb240 are assumed to be represented by one signal, respectively, and may have a plurality of bits, as shown in FIG. 1.

또한, 예시적으로 하나의 메인 풀업 드라이버(410)을 살펴보면, 선형성 조정신호(F1)를 게이트로 입력받는 모스 트랜지스터(T11)와, 풀업 드라이빙신호(UPb)를 게이트 입력받는 모스트랜지스터(T31)와, 저항(R11)을 포함한다. 모스 트랜지스터(T11)와, 모스트랜지스터(T31)와, 저항(R11)은 직렬연결 되어 있으며, 모스 트랜지스터(T11)와, 모스트랜지스터(T31)가 활성화되면 전압전압(VDD)이 패드(600)에 전달된다. For example, referring to one main pull-up driver 410, a MOS transistor T11 that receives the linearity adjustment signal F1 as a gate, a MOS transistor T31 that receives the pull-up driving signal UPb as a gate, And a resistor R11. The MOS transistor T11, the MOS transistor T31, and the resistor R11 are connected in series. When the MOS transistor T11 and the MOS transistor T31 are activated, the voltage voltage VDD is applied to the pad 600. Delivered.

또한, 제1 내지 제3 메인 풀업 드라이버(410,420,430)에 구비된 저항(R11 ~ R19)과 제1 내지 제3 메인 풀다운 드라이버(510,520,530)에 구비된 저항(R21 ~ R29)은 각각 그 저항값을 선형적으로 증간된다. 여기서는 N, 2N, 3N ... 으로 증가하였으나, 경우에 따라서 다른 비례값으로 증가할 수 있다.In addition, the resistors R11 to R19 provided to the first to third main pull-up drivers 410, 420, and 430 and the resistors R21 to R29 provided to the first to third main pull-down drivers 510, 520, and 530 respectively have linear resistances. It is increased by enemy. Here, N, 2N, 3N ... but increased to another proportional value in some cases.

반도체 장치에서 신호를 출력하는 출력 드라이버의 동작특성중 출력단 임피던스의 선형성은 신호를 고속으로 효율적으로 출력하는데 꼭 필요하다. 전술한 바와 같이, 이전에는 배선을 새로 제조하게 되는 리비전을 통해 출력 드라이버의 선형성을 향상시키기 위해서는 설계 및 제조를 처음부터 다시 해야하는 어려움이 있었다. 그러나, 본 실시예에 따른 반도체 장치는 퓨즈부에서 선형성 조정신호를 제공하고, 그 신호를 이용하여 출력 드라이버의 선형성을 제어하기 때문에, 효과적으로 출력 드라이버의 선형성을 조절할 수 있다. The linearity of the output stage impedance among the operating characteristics of the output driver outputting the signal from the semiconductor device is essential to output the signal efficiently at high speed. As described above, previously, there has been a need to redesign and manufacture from the beginning in order to improve the linearity of the output driver through the revision of the newly manufactured wiring. However, since the semiconductor device according to the present embodiment provides a linearity adjustment signal in the fuse unit and controls the linearity of the output driver using the signal, the linearity of the output driver can be effectively adjusted.

도10은 도8에 도시된 출력드라이버의 동작을 나타내는 그래프이다.FIG. 10 is a graph showing the operation of the output driver shown in FIG.

도10에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 출력 드라이버 선형을 테스트 모드에서 테스트하고, 퓨즈의 선택적 블로잉을 통해 조절하게 되면, 출력 드라이버의 선형성 조절을 쉽게 할 수 있다(TM & Fuse 참고).As shown in FIG. 10, when the output driver linearity of the semiconductor device according to the present exemplary embodiment is tested in the test mode and adjusted through selective blowing of the fuse, it is possible to easily adjust the linearity of the output driver (TM & Fuse). Reference).

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Although the present invention has been described in detail with reference to exemplary embodiments above, those skilled in the art to which the present invention pertains can make various modifications to the above-described embodiments without departing from the scope of the present invention. Will understand. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the scope of the appended claims, as well as the appended claims.

Claims (6)

다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부;
데이터에 대응하는 프리드라이빙 신호를 제공하는 프리 드라이버; 및
상기 프리 드라이빙 신호에 대응하여 패드로 풀업신호 또는 풀다운 신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호 또는 상기 풀다운 신호가 출력되도록 하는 메인 드라이버
를 포함하는 반도체 장치.
A fuse unit including a plurality of fuses and generating a linearity control signal by selective blowing of the fuses;
A pre-driver providing a pre-driving signal corresponding to the data; And
A main driver to provide a pull-up signal or a pull-down signal to a pad in response to the pre-driving signal, and selectively turn on a plurality of MOS transistors corresponding to the linearity adjustment signal to output the pull-up signal or the pull-down signal
.
제 1 항에 있어서,
상기 메인 드라이버는
상기 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단;
상기 제1 스위칭수단에 직렬연결되며,
상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및
상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항
을 포함하는 것을 특징으로 하는 반도체 장치.
The method of claim 1,
The main driver
First switching means for transmitting a driving voltage for providing the pull-up signal in response to the pre-driving signal;
Connected in series with the first switching means,
A plurality of second switching means turned on in response to the plurality of linearity control signals provided from the fuse part, connected in series with the first switching means, and connected in parallel with each other; And
A plurality of resistors each connected between the plurality of second switching means and the pad
A semiconductor device comprising a.
제 2 항에 있어서,
상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 하는 반도체 장치.
The method of claim 2,
The plurality of resistors are each provided with a proportional value of N, 2N, 3N ... times as the resistance value.
다수의 퓨즈를 구비하고, 퓨즈의 선택적 블로잉에 의해 선형성 조절신호를 생성하는 퓨즈부;
데이터에 대응하는 풀업 프리드라이빙 신호를 제공하는 풀업 프리 드라이버;
상기 데이터에 대응하는 풀다운 프리드라이빙 신호를 제공하는 풀다운 프리 드라이버;
상기 풀업 프리 드라이빙 신호에 대응하여 패드로 풀업신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀업신호가 출력되도록 하는 풀업 메인 드라이버; 및
상기 풀다운 프리 드라이빙 신호에 대응하여 패드로 풀다운신호를 제공하며, 상기 선형성 조절신호에 대응하여 구비된 다수의 모스 트랜지스터를 선택적으로 턴온시켜, 상기 풀다운신호가 출력되도록 하는 풀다운 메인 드라이버
를 포함하는 반도체 장치.
A fuse unit including a plurality of fuses and generating a linearity control signal by selective blowing of the fuses;
A pull-up pre-driver for providing a pull-up pre-driving signal corresponding to the data;
A pull-down pre-driver for providing a pull-down pre-driving signal corresponding to the data;
A pull-up main driver configured to provide a pull-up signal to a pad in response to the pull-up pre-driving signal, and selectively turn on a plurality of MOS transistors corresponding to the linearity control signal to output the pull-up signal; And
A pull-down main driver providing a pull-down signal to a pad in response to the pull-down pre-driving signal, and selectively turning on a plurality of MOS transistors corresponding to the linearity control signal to output the pull-down signal
.
제 4 항에 있어서,
상기 풀업 메인 드라이버는
상기 풀업 프리 드라이빙 신호에 응답하여 상기 풀업신호를 제공하기 위한 구동전압을 전달하는 제1 스위칭수단;
상기 제1 스위칭수단에 직렬연결되며,
상기 퓨즈부에서 제공되는 다수의 상기 선형성 조절신호에 대응하여 턴온되며, 상기 제1 스위칭 수단에 직렬연결되고 서로는 병렬연결된 다수의 제2 스위칭수단; 및
상기 다수의 제2 스위칭 수단과 상기 패드 사이에 각각 연결된 다수의 저항
을 포함하는 것을 특징으로 하는 반도체 장치.
The method of claim 4, wherein
The pull-up main driver
First switching means for transmitting a driving voltage for providing the pull-up signal in response to the pull-up pre-driving signal;
Connected in series with the first switching means,
A plurality of second switching means turned on in response to the plurality of linearity control signals provided from the fuse part, connected in series with the first switching means, and connected in parallel with each other; And
A plurality of resistors each connected between the plurality of second switching means and the pad
A semiconductor device comprising a.
제 5 항에 있어서,
상기 다수의 저항은 각각 N, 2N, 3N... 배의 비례값을 저항값으로 가지고 구비되는 것을 특징으로 하는 반도체 장치.
The method of claim 5, wherein
The plurality of resistors are each provided with a proportional value of N, 2N, 3N ... times as the resistance value.
KR1020100050769A 2010-05-31 2010-05-31 Semiconductor memory device KR20110131368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100050769A KR20110131368A (en) 2010-05-31 2010-05-31 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050769A KR20110131368A (en) 2010-05-31 2010-05-31 Semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20110131368A true KR20110131368A (en) 2011-12-07

Family

ID=45499741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050769A KR20110131368A (en) 2010-05-31 2010-05-31 Semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20110131368A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922240B2 (en) 2011-12-21 2014-12-30 SK Hynix Inc. Termination circuit
CN106250338A (en) * 2015-06-15 2016-12-21 爱思开海力士有限公司 Output driver, use its semiconductor device, system and calculating system
US9559691B1 (en) 2015-08-20 2017-01-31 SK Hynix Inc. Semiconductor device and semiconductor system
US9608631B2 (en) 2014-05-29 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor memory device, a memory module including the same, and a memory system including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922240B2 (en) 2011-12-21 2014-12-30 SK Hynix Inc. Termination circuit
US9608631B2 (en) 2014-05-29 2017-03-28 Samsung Electronics Co., Ltd. Semiconductor memory device, a memory module including the same, and a memory system including the same
US9805774B2 (en) 2014-05-29 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor memory device, a memory module including the same, and a memory system including the same
CN106250338A (en) * 2015-06-15 2016-12-21 爱思开海力士有限公司 Output driver, use its semiconductor device, system and calculating system
CN106250338B (en) * 2015-06-15 2020-10-13 爱思开海力士有限公司 Semiconductor device with a plurality of semiconductor chips
US9559691B1 (en) 2015-08-20 2017-01-31 SK Hynix Inc. Semiconductor device and semiconductor system

Similar Documents

Publication Publication Date Title
KR100670699B1 (en) Semiconductor memory device with on die termination device
CN101779373B (en) Dynamic impedance control for input/output buffers
KR100879783B1 (en) On Die Termination Device and Semiconcuctor Memory Device including thereof
KR100904482B1 (en) Calibration circuit of On Die Termonation device
KR101145333B1 (en) Impedance adjusting device
KR100892337B1 (en) Output driver
KR100886644B1 (en) Calibration circuit for on die termination device
KR100866928B1 (en) On Die Termination Device that consumes low current
JP2008060679A (en) Method for adjusting output circuit of semiconductor device
JP2010283797A (en) Termination circuit and impedance matching device including the same
KR20090114630A (en) Output driver, semiconductor memory device including the output driver, and operating method of the semiconductor memory device
JP2010021994A (en) Termination resistance circuit
KR100870427B1 (en) On Die Termination Device
KR20130072042A (en) Termination circuit
KR20110131368A (en) Semiconductor memory device
CN209247886U (en) Transmitter and integrated circuit
CN110390966B (en) Termination circuit, semiconductor device and operating method thereof
KR100968419B1 (en) Parallel Resistor Circuit and On Die Termination Device, On Die Termination Comprising The Same
KR20090022043A (en) Calibration circuit for on die termination device
KR101175245B1 (en) Circuit for impedance adjusting and integrarted circuit chip including the same
KR100838366B1 (en) Calibration circuit of on die termination device that can compensate offset
KR102310508B1 (en) Circuit for impedance adjusting and integrated circuit including the same
US8638152B2 (en) Signal transmission circuits
KR20120099908A (en) Impedance adjusting circuit
KR101075523B1 (en) Calibration circuit and semiconductor device including the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination