KR20110116034A - 회로 접속용 접착 필름 및 회로 접속 구조체 - Google Patents
회로 접속용 접착 필름 및 회로 접속 구조체 Download PDFInfo
- Publication number
- KR20110116034A KR20110116034A KR1020117019005A KR20117019005A KR20110116034A KR 20110116034 A KR20110116034 A KR 20110116034A KR 1020117019005 A KR1020117019005 A KR 1020117019005A KR 20117019005 A KR20117019005 A KR 20117019005A KR 20110116034 A KR20110116034 A KR 20110116034A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- adhesive
- layer
- film
- connection
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
- H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/10—Adhesives in the form of films or foils without carriers
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
- C09J9/02—Electrically-conducting adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/20—Conductive material dispersed in non-conductive organic material
- H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
- C08K3/00—Use of inorganic substances as compounding ingredients
- C08K3/02—Elements
- C08K3/08—Metals
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
- C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
- C09J2301/124—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape
- C09J2301/1242—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape the opposite adhesive layers being different
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
- C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2301/00—Additional features of adhesives in the form of films or foils
- C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
- C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0221—Insulating particles having an electrically conductive coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Dispersion Chemistry (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Conductive Materials (AREA)
- Adhesive Tapes (AREA)
- Wire Bonding (AREA)
- Non-Insulated Conductors (AREA)
Abstract
본 발명은, 적어도 접착제층 A 및 접착제층 B를 가지며, 접착제층 A는 소정의 접착제 성분 (3a) 및 도전 입자 (5)를 함유하는 이방 도전층 (11)이고, 접착제층 B는 소정의 접착제 성분 (3a)를 함유하는 절연층 (12)이고, 접착제층 A의 두께는 상기 접착제층 A에 함유되는 도전 입자의 평균 입경의 0.3 내지 1.5배이며, 상기 회로 기판 중 적어도 한쪽의 회로 피치가 40 ㎛ 이하인 것을 특징으로 하는 회로 접속용 접착 필름을 제공한다.
Description
본 발명은 회로 접속용 접착 필름 및 회로 접속 구조체에 관한 것이다.
종래, 서로 대향하는 회로를 가열, 가압하고 가압 방향의 전극 사이를 전기적으로 접속하는 회로 접속 재료로서, 이방 도전성 접착 필름이 알려져 있고, 예를 들면 에폭시계 접착제나 아크릴계 접착제에 도전 입자를 분산시킨 이방 도전성 접착 필름이 알려져 있다. 이러한 이방 도전성 접착 필름은, 주로 액정 디스플레이(이하, "LCD"라 함)를 구동시키는 반도체가 탑재된 TCP(Tape Carrier Package; 테이프 캐리어 패키지) 또는 COF(Chip On Flex; 칩 온 플렉스)와 LCD 패널과의 전기적 접속, 또는 TCP 또는 COF와 인쇄 배선판과의 전기적 접속에 널리 사용되고 있다.
또한, 최근에는 반도체를 페이스 다운으로 직접 LCD 패널이나 인쇄 배선판에 실장하는 경우에도, 종래의 와이어 본딩법이 아닌, 박형화나 협피치 접속에 유리한 플립 칩 실장이 채용되고 있다. 이 플립 칩 실장에서도, 이방 도전성 접착 필름이 회로 접속 재료로서 이용되고 있다(예를 들면, 특허문헌 1 내지 4 참조).
그런데, 최근 LCD 모듈의 COF화나 파인피치화에 따라, 회로 접속 재료를 이용한 접속시에, 인접하는 회로 전극 사이에 단락이 발생한다는 문제가 발생하고 있다. 이 대응책으로서, 접착제 성분 중에 절연 입자를 분산시켜 단락을 방지하는 기술이 알려져 있다(예를 들면, 특허문헌 5 내지 9 참조).
절연 입자를 접착제 성분 중에 분산시키는 경우, 회로 접속 재료의 접착력의 저하나, 기판과 회로 접속부와의 계면에서의 박리가 문제가 되는 경향이 있다. 이 때문에, 기판이 절연성 유기물 또는 유리로 이루어지는 배선 부재나, 표면의 적어도 일부가 질화규소, 실리콘 수지, 폴리이미드 수지 중 적어도 하나로 이루어지는 배선 부재 등에 접착하기 위해, 회로 접속 재료에 실리콘 입자를 함유시켜 접착력을 향상시키는 방법(예를 들면, 특허문헌 10 참조)이나, 접착 후 열팽창률차에 기초하는 내부 응력을 감소시키기 위해, 회로 접속 재료에 고무 입자를 분산시키는 방법이 알려져 있다(예를 들면, 특허문헌 11 참조).
또한, 회로 전극 사이의 단락을 방지하는 수단으로서, 절연성을 갖는 피막으로 표면을 피복한 도전 입자를 회로 접속 재료에 분산시키는 방법이 알려져 있다(예를 들면, 특허문헌 12, 13 참조).
최근 비용을 저하시키는 관점에서, 유리 기판의 회로 전극으로서 인듐-주석 산화물(ITO: Tin doped Indium Oxide) 전극 대신에 인듐-아연 산화물(IZO: Zinc doped Indium Oxide) 전극이 사용되기 시작하였다. 인듐-아연 산화물 전극에 대해서는, 접속 저항을 감소시키는 관점에서, Ni 또는 Ni 합금이나 Ni 산화물 등을 포함하는 최외층으로 덮인 도전 입자를 회로 접속 재료에 분산시키는 것이 검토되고 있다.
그러나, 이들 종래의 회로 접속 재료 구성에서는, 기판이 되는 유리의 유리 엣지부에 형성된 유기막의 돌기에 의해, 유동한 도전 입자가 막혀 응집함으로써 쇼트가 발생한다는 문제도 있다. 이 대응책으로서 전극 상에서의 도전 입자의 포착 효율을 향상시키고, 여분의 도전 입자를 삭감함으로써, 도전 입자의 응집에 의한 쇼트를 방지하는 것도 요구되고 있다.
그런데 TFT-LCD에서는, 상술한 박막 전극하에 바탕(下地)으로서 Mo나 Al 등의 금속 회로가 형성되어 있는 것이 일반적인데, 비용 삭감을 목적으로 드라이버 IC 등의 부품 갯수의 감소를 위해, 박막 회로를 둘러싸는 방법도 매우 복잡해져 있고, 특히 인듐-아연 산화물(IZO)막을 이용한 패널에서는 회로 저항이 높아지기 때문에 번트(burnt) 현상이라 불리는 전극 그을림을 일으키는 것이 문제가 되고 있다.
따라서, 종래의 회로 접속 재료에 비하여, 인듐-주석 산화물(ITO) 전극이나 인듐-아연 산화물(IZO) 전극 등의 회로 전극의 종류에 의존하지 않고 회로 전극간의 접속 저항을 감소시키는 것이 가능할 뿐 아니라, 회로 피치가 40 ㎛보다도 미소한 회로에서도 번트 현상이 발생하기 어려운 회로 접속 재료(회로 접속용 접착 필름), 및 이를 이용한 회로 접속 구조체를 제공하는 것을 목적으로 한다.
본 발명은 대향하는 회로 기판 사이에 개재하여 회로를 전기적으로 접속하기 위한 회로 접속용 접착 필름으로서, 회로 접속용 접착 필름은 적어도 접착제층 A 및 접착제층 B를 갖고, 접착제층 A는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 필름 형성성 고분자 및 빅커스 경도가 300 Hv 이상인 금속으로 최외층이 덮인 도전 입자를 함유하는 이방 도전층이고, 접착제층 B는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 및 필름 형성성 고분자를 함유하는 절연층이고, 접착제층 A의 두께는 상기 접착제층 A에 함유되는 도전 입자의 평균 입경의 0.3 내지 1.5배이며, 회로 기판 중 적어도 한쪽의 회로 피치가 40 ㎛ 이하인 것을 특징으로 하는 회로 접속용 접착 필름을 제공한다.
또한 본 발명은 대향하는 회로 기판 사이에 개재하여 회로를 전기적으로 접속하기 위한 회로 접속용 접착 필름으로서, 회로 접속용 접착 필름은 적어도 접착제층 A 및 접착제층 B를 갖고, 접착제층 A는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 필름 형성성 고분자, 및 Ni, Ni 합금 및 Ni 산화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 금속으로 최외층이 덮인 도전 입자를 함유하는 이방 도전층이고, 접착제층 B는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질 및 필름 형성성 고분자를 함유하는 절연층이고, 접착제층 A의 두께는 상기 접착제층 A에 함유되는 도전 입자의 평균 입경의 0.3 내지 1.5배이며, 회로 기판 중 적어도 한쪽의 회로 피치가 40 ㎛ 이하인 것을 특징으로 하는 회로 접속용 접착 필름을 제공한다.
상기 회로 접속용 접착 필름에 따르면, 회로의 종류에 의존하지 않고 회로간의 접속 저항을 감소시키는 것이 가능하며, 회로 사이에서의 단락 및 번트 현상을 억제하는 것이 가능하다. 또한, 회로 피치란 회로의 굵기와 회로 간격과의 합이다.
여기서, 번트 현상과 회로 접속용 접착 필름과의 상관 관계는 회로 접속용 접착 필름의 4 단자법에 의한 저항값 및 I-V 특성을 측정함으로써 얻어진다는 것을 알 수 있다. 특히 인듐-아연 산화물(IZO) 회로에서는, 40 ㎛ 피치의 FPC를 이용한 4 단자법에 의한 저항값이 2 Ω 이하, 또한 100 ㎛ 피치의 FPC를 이용한 I-V 특성 평가로 300 mA 부근보다도 큰 전류 영역에서도 오믹 특성을 유지할 수 있는 회로 접속용 접착 필름이면 번트 현상을 억제하는 것이 가능하다.
상기 회로 피치가 40 ㎛ 이하인 회로 기판은 플렉시블 기판인 것이 바람직하다.
상기 회로 피치가 40 ㎛ 이하인 회로 기판과는 별도의 회로 기판은, 회로 표면에 인듐-아연 산화물(IZO) 또는 인듐-주석 산화물(ITO)을 포함하는 박막이 형성되어 있는 것이면 바람직하다. 이 경우, 회로끼리의 전기적 접속을 현저히 양호하게 할 수 있다.
상기 도전 입자의 평균 입경은 1.5 내지 5.0 ㎛인 것이 바람직하다. 이 경우, 인접하는 회로간의 단락을 더욱 억제하기 쉬워진다.
또한 본 발명은 회로 피치가 40 ㎛ 이하인 제1 회로를 갖는 제1 회로 기판과, 제2 회로를 갖는 제2 회로 기판을 상기 제1 회로와 상기 제2 회로가 대향하도록 배치하고, 대향 배치한 상기 제1 회로와 상기 제2 회로가 대향하도록 배치하고, 대향 배치한 상기 제1 회로와 상기 제2 회로 사이에 상기 본 발명의 회로 접속용 접착 필름을 개재시키고, 가열 가압함으로써, 대향 배치한 상기 제1 회로와 상기 제2 회로를 전기적으로 접속시켜 이루어지는 회로 접속 구조체를 제공한다.
본 발명에 따르면, 종래의 회로 접속 재료에 비하여 인듐-주석 산화물(ITO) 전극이나 인듐-아연 산화물(IZO) 전극 등의 회로 전극의 종류에 의존하지 않고 회로 전극간의 접속 저항을 감소시키는 것이 가능할 뿐 아니라, 회로 피치가 40 ㎛ 이하인 고정밀 회로간의 접속이 가능하며, 번트 현상을 억제할 수 있다.
[도 1] 본 발명의 한 실시 형태에 따른 회로 접속용 접착 필름을 나타내는 모식 단면도이다.
[도 2] 본 발명의 한 실시 형태에 따른 회로 접속용 접착 필름에 포함되는 도전 입자를 나타내는 모식 단면도이다.
[도 3] 본 발명의 한 실시 형태에 따른 회로 접속 구조체를 나타내는 모식 단면도이다.
[도 4] 본 발명의 한 실시 형태에 따른 회로 접속 구조체의 제조 방법을 모식적으로 나타내는 공정 단면도이다.
[도 2] 본 발명의 한 실시 형태에 따른 회로 접속용 접착 필름에 포함되는 도전 입자를 나타내는 모식 단면도이다.
[도 3] 본 발명의 한 실시 형태에 따른 회로 접속 구조체를 나타내는 모식 단면도이다.
[도 4] 본 발명의 한 실시 형태에 따른 회로 접속 구조체의 제조 방법을 모식적으로 나타내는 공정 단면도이다.
이하, 필요에 따라 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세히 설명한다.
<회로 접속용 접착 필름>
우선, 도 1을 참조하여, 본 실시 형태의 회로 접속용 접착 필름 (1)에 대해서 설명한다. 도 1은 본 발명의 한 실시 형태에 따른 회로 접속용 접착 필름을 나타내는 모식 단면도이다. 회로 접속용 접착 필름 (1)은 접착제 성분(절연성 물질) (3a) 및 도전 입자 (5)를 함유하는 이방 도전층 (11)과, 이방 도전층 (11) 상에 형성된 접착제 성분 (3b)를 함유하는 절연층 (12)를 갖는다.
(접착제 성분)
접착제 성분 (3a, 3b)는, (a) 가열 또는 광에 의해서 유리 라디칼을 발생하는 경화제(이하, 경우에 따라 "(a) 유리 라디칼 발생제"라고도 함), (b) 라디칼 중합성 물질, 및 (c) 필름 형성성 고분자를 함유한다.
(a) 유리 라디칼 발생제는, 목적으로 하는 접속 온도, 접속 시간, 가용 시간 등에 의해 적절하게 선정되며, 과산화 화합물(유기 과산화물), 아조 화합물 또는 광개시제와 같은, 가열 및 광 조사 중 적어도 하나의 처리에 의해 활성 라디칼을 발생하는 화합물이 이용된다.
유기 과산화물은 높은 반응성과 우수한 가용 시간을 양립하는 관점에서, 반감기 10 시간의 온도가 40 ℃ 이상이며, 반감기 1 분의 온도가 180 ℃ 이하인 것이 바람직하고, 반감기 10 시간의 온도가 60 ℃ 이상이며, 반감기 1 분의 온도가 170 ℃ 이하인 것이 보다 바람직하다. 또한, 유기 과산화물은 회로 부재의 회로 전극의 부식을 방지하기 위해, 염소 이온이나 유기산의 함유량이 5000 ppm 이하인 것이 바람직하며, 가열 분해 후에 발생하는 유기산이 적은 것이 보다 바람직하다.
유기 과산화물로는, 예를 들면 디아실퍼옥시드, 퍼옥시디카르보네이트, 퍼옥시에스테르, 퍼옥시케탈, 디알킬퍼옥시드, 히드로퍼옥시드 등으로부터 선정할 수 있다. 이들 중에서도, 회로 부재의 접속 단자의 부식을 억제하는 관점에서, 퍼옥시에스테르, 디알킬퍼옥시드, 히드로퍼옥시드로부터 선정되는 것이 바람직하고, 높은 반응성이 얻어지는 관점에서, 퍼옥시에스테르로부터 선정되는 것이 보다 바람직하다.
디아실퍼옥시드로는, 예를 들면 이소부틸퍼옥시드, 2,4-디클로로벤조일퍼옥시드, 3,5,5-트리메틸헥사노일퍼옥시드, 옥타노일퍼옥시드, 라우로일퍼옥시드, 스테아로일퍼옥시드, 숙시닉퍼옥시드, 벤조일퍼옥시톨루엔, 벤조일퍼옥시드를 들 수 있다.
퍼옥시디카르보네이트로는, 예를 들면 디-n-프로필퍼옥시디카르보네이트, 디이소프로필퍼옥시디카르보네이트, 비스(4-t-부틸시클로헥실)퍼옥시디카르보네이트, 디-2-에톡시메톡시퍼옥시디카르보네이트, 디(2-에틸헥실퍼옥시)디카르보네이트, 디메톡시부틸퍼옥시디카르보네이트, 디(3-메틸-3-메톡시부틸퍼옥시)디카르보네이트를 들 수 있다.
퍼옥시에스테르로는, 예를 들면 쿠밀퍼옥시네오데카노에이트, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, 1-시클로헥실-1-메틸에틸퍼옥시노에데카노에이트, t-헥실퍼옥시네오데카노에이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노네이트, 2,5-디메틸-2,5-비스(2-에틸헥사노일퍼옥시)헥산, 1-시클로헥실-1-메틸에틸퍼옥시-2-에틸헥사노네이트, t-헥실퍼옥시-2-에틸헥사노네이트, t-부틸퍼옥시-2-에틸헥사노네이트, t-부틸퍼옥시이소부티레이트, 1,1-비스(t-부틸퍼옥시)시클로헥산, t-헥실퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노네이트, t-부틸퍼옥시라우레이트, 2,5-디메틸-2,5-비스(m-톨루오일퍼옥시)헥산, t-부틸퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-2-에틸헥실모노카르보네이트, t-헥실퍼옥시벤조에이트, t-부틸퍼옥시아세테이트를 들 수 있다.
퍼옥시케탈로는, 예를 들면 1,1-비스(t-헥실퍼옥시)-3,5,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-3,5,5-트리메틸시클로헥산, 1,1-(t-부틸퍼옥시)시클로도데칸, 2,2-비스(t-부틸퍼옥시)데칸을 들 수 있다.
디알킬퍼옥시드로는, 예를 들면 α,α'-비스(t-부틸퍼옥시)디이소프로필벤젠, 디쿠밀퍼옥시드, 2,5-디메틸-2,5-디(t-부틸퍼옥시)헥산, t-부틸쿠밀퍼옥시드를 들 수 있다.
히드로퍼옥시드로는, 예를 들면 디이소프로필벤젠히드로퍼옥시드, 쿠멘히드로퍼옥시드를 들 수 있다.
아조 화합물로는, 예를 들면 2,2'-아조비스-2,4-디메틸발레로니트릴, 1,1'-아조비스(1-아세톡시-1-페닐에탄), 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스(2-메틸부티로니트릴), 디메틸-2,2'-아조비스이소부티로니트릴, 4,4'-아조비스(4-시아노발레르산) 및 1,1'-아조비스(1-시클로헥산카르보니트릴)을 들 수 있다.
광개시제로는, 예를 들면 벤조인에틸에테르, 이소프로필벤조인에테르 등의 벤조인에테르, 벤질, 히드록시시클로헥실페닐케톤 등의 벤질케탈, 벤조페논, 아세토페논 등의 케톤류 및 그의 유도체, 티오크산톤류 및 비스이미다졸류가 바람직하게 이용된다.
광개시제를 이용하는 경우, 이용하는 광원의 파장이나 원하는 경화 특성 등에 따라, 최적의 광개시제가 선택된다. 또한, 필요에 따라 아민류, 황 화합물, 인 화합물 등의 증감제를 임의의 비율로 광개시제와 병용할 수도 있다.
증감제로는 지방족 아민, 방향족 아민, 질소 함유 환상 구조를 갖는 피페리딘 등의 환상 아민, o-톨릴티오 요소, 나트륨디에틸디티오포스페이트, 방향족 술핀산의 가용성염, N,N'-디메틸-p-아미노벤조니트릴, N,N'-디에틸-p-아미노벤조니트릴, N,N'-디(β-시아노에틸)-p-아미노벤조니트릴, N,N'-디(β-클로로에틸)-p-아미노벤조니트릴, 트리-n-부틸포스핀 등이 바람직하다. 또한, 증감제로는 프로피오페논, 아세토페논, 크산톤, 4-메틸아세토페논, 벤조페논, 플루오렌, 트리페닐렌, 비페닐, 티오크산톤, 안트라퀴논, 4,4'-비스(디메틸아미노)벤조페논, 4,4'-비스(디에틸아미노)벤조페논, 페난트렌, 나프탈렌, 4-페닐아세토페논, 4-페닐벤조페논, 1-요오드나프탈렌, 2-요오드나프탈렌, 아세나프텐, 2-나프토니트릴, 1-나프토니트릴, 크리센, 벤질, 플루오란텐, 피렌, 1,2-벤조안트라센, 아크리딘, 안트라센, 페릴렌, 테트라센, 2-메톡시나프탈렌 등의 비색소계 증감제, 티오닌, 메틸렌 블루, 루미플라빈, 리보플라빈, 루미크롬, 쿠마린, 소랄렌(psoralen), 8-메톡시소랄렌, 6-메틸쿠마린, 5-메톡시소랄렌, 5-히드록시소랄렌, 쿠마릴피론, 아크리딘 오렌지, 아크리플라빈, 프로플라빈, 플루오레세인, 에오신 Y, 에오신 B, 에리트로신, 로즈 벤갈 등의 색소계 증감제를 들 수 있다.
이들 (a) 유리 라디칼 발생제는 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있고, 분해 촉진제, 억제제 등을 혼합하여 이용할 수도 있다.
(a) 유리 라디칼 발생제의 함유량은 접착제 성분 전체에 대하여 0.05 내지 10 질량%가 바람직하고, 0.1 내지 5 질량%가 보다 바람직하다.
(b) 라디칼 중합성 물질은, 라디칼에 의해 중합하는 관능기를 갖는 물질이고, 예를 들면 아크릴레이트(대응하는 메타크릴레이트를 포함한다. 이하 동일함), 말레이미드 화합물을 들 수 있다.
아크릴레이트로는, 예를 들면 우레탄아크릴레이트, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스〔4-(아크릴옥시메톡시)페닐〕프로판, 2,2-비스〔4-(아크릴옥시폴리에톡시)페닐〕프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 비스(아크릴옥시에틸)이소시아누레이트, ε-카프로락톤 변성 트리스(아크릴옥시에틸)이소시아누레이트, 트리스(아크릴옥시에틸)이소시아누레이트를 들 수 있다.
말레이미드 화합물로는, 분자 중에 말레이미드기를 적어도 2개 이상 함유하는 것이 바람직하고, 예를 들면 1-메틸-2,4-비스말레이미드벤젠, N,N'-m-페닐렌비스말레이미드, N,N'-P-페닐렌비스말레이미드, N,N'-m-톨루일렌비스말레이미드, N,N'-4,4-비페닐렌비스말레이미드, N,N'-4,4-(3,3'-디메틸-비페닐렌)비스말레이미드, N,N'-4,4-(3,3'-디메틸디페닐메탄)비스말레이미드, N,N'-4,4-(3,3'-디에틸디페닐메탄)비스말레이미드, N,N'-4,4-디페닐메탄비스말레이미드, N,N'-4,4-디페닐프로판비스말레이미드, N,N'-4,4-디페닐에테르비스말레이미드, N,N'-3,3'-디페닐술폰비스말레이미드, 2,2-비스[4-(4-말레이미드페녹시)페닐]프로판, 2,2-비스[3-s-부틸-4,8-(4-말레이미드페녹시)페닐]프로판, 1,1-비스[4-(4-말레이미드페녹시)페닐]데칸, 4,4'-시클로헥실리덴-비스[1-(4-말레이미드페녹시)-2-시클로헥실]벤젠, 2,2-비스[4-(4-말레이미드페녹시)페닐]헥사플루오로프로판을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 병용하여 이용할 수도 있고, 알릴페놀, 알릴페닐에테르, 벤조산알릴 등의 알릴 화합물과 병용하여 이용할 수도 있다.
(b) 라디칼 중합성 물질로는, 접착성이 향상되는 관점에서 아크릴레이트가 바람직하고, 우레탄아크릴레이트 또는 우레탄메타아크릴레이트가 보다 바람직하다. (b) 라디칼 중합성 물질은 1종을 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
접착제 성분 (3a, 3b)는, 25 ℃에서의 점도가 100000 내지 1000000 mPa·s인 라디칼 중합성 물질을 적어도 함유하는 것이 바람직하고, 100000 내지 500000 mPa·s인 라디칼 중합성 물질을 함유하는 것이 보다 바람직하다. 라디칼 중합성 물질의 점도의 측정은, 시판되고 있는 E형 점도계를 이용하여 측정할 수 있다.
(b) 라디칼 중합성 물질의 함유량은 접착제 성분 100 질량부에 대하여 20 내지 70 질량부가 바람직하고, 30 내지 65 질량부가 보다 바람직하다.
(b) 라디칼 중합성 물질은, 상기 라디칼 중합성 물질에 추가로, 내열성을 향상시키기 위해서 상기 유기 과산화물과 가교하여, 단독으로 100 ℃ 이상의 Tg를 나타내는 라디칼 중합성 물질을 더 함유하는 것이 특히 바람직하다. 이러한 라디칼 중합성 물질로는 디시클로펜테닐기, 트리시클로데카닐기 및/또는 트리아진환을 갖는 것을 사용할 수 있다. 이들 중에서도, 트리시클로데카닐기나 트리아진환을 갖는 라디칼 중합성 물질이 바람직하게 이용된다.
또한, 필요에 따라 히드로퀴논, 메틸에테르히드로퀴논류 등의 중합 금지제를 적절하게 이용할 수도 있다.
또한, (b) 라디칼 중합성 물질은, 상기 라디칼 중합성 물질에 추가로, 인산에스테르 구조를 갖는 라디칼 중합성 물질을 더 함유하는 것이 바람직하다. 인산에스테르 구조를 갖는 라디칼 중합성 물질은, 무수 인산과 2-히드록실(메트)아크릴레이트와의 반응물로서 얻어진다. 구체적으로는, 2-메타크릴로일옥시에틸애시드포스페이트, 2-아크릴로일옥시에틸애시드포스페이트 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
인산에스테르 구조를 갖는 라디칼 중합성 물질의 함유량은 금속 등의 무기물 표면과의 접착 강도가 향상되는 관점에서, 접착제 성분 100 질량부에 대하여 0.1 내지 10 질량부가 바람직하고, 0.5 내지 5 질량부가 보다 바람직하다.
(c) 필름 형성성 고분자로는 폴리스티렌, 폴리에틸렌, 폴리비닐부티랄, 폴리비닐포르말, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리염화비닐, 폴리페닐렌옥시드, 요소 수지, 멜라민 수지, 페놀 수지, 크실렌 수지, 에폭시 수지, 폴리이소시아네이트 수지, 페녹시 수지, 폴리이미드 수지, 폴리에스테르우레탄 수지 등이 이용된다.
이들 중에서도, 접착성이 향상되는 관점에서, 수산기 등의 관능기를 갖는 수지가 보다 바람직하다. 또한, 상기 필름 형성성 고분자를 라디칼 중합성의 관능기로 변성한 것도 사용할 수 있다. 필름 형성성 고분자의 중량 평균 분자량은 10000 이상이 바람직하다. 또한, 중량 평균 분자량은 1000000 이상이 되면 혼합성이 저하되는 경향이 있기 때문에, 1000000 미만이 바람직하다.
(c) 필름 형성성 고분자의 함유량은 접착제 성분 100 질량부에 대하여 30 내지 80 질량부가 바람직하고, 35 내지 70 질량부가 보다 바람직하다.
접착제 성분 (3a, 3b)는, 예를 들면 (d) 열경화성 수지와 (e) 그의 경화제를 함유할 수도 있다.
(d) 열경화성 수지로는 에폭시 수지가 바람직하다. 에폭시 수지는 1 분자 내에 2개 이상의 글리시딜기를 갖는 각종 에폭시 화합물 등을 단독으로, 또는 그의 2종 이상을 혼합하여 이용된다. 에폭시 수지로는, 에피클로로히드린과 비스페놀 A, 비스페놀 F 및/또는 비스페놀 AD 등으로부터 유도되는 비스페놀형 에폭시 수지, 에피클로로히드린과 페놀노볼락이나 크레졸노볼락으로부터 유도되는 에폭시노볼락 수지나 나프탈렌환을 포함한 골격을 갖는 나프탈렌계 에폭시 수지, 글리시딜아민형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 비페닐형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있다. 에폭시 수지는 1종을 단독으로 또는 2종 이상을 혼합하여 이용하는 것이 가능하다. 에폭시 수지는 불순물 이온(Na+, Cl- 등)이나, 가수분해성 염소 등을 300 ppm 이하로 감소시킨 고순도품을 이용하는 것이 일렉트론마이그레이션 방지를 위해 바람직하다.
(e) 경화제는, 보다 긴 가용 시간을 얻는다는 관점에서, 잠재성 경화제가 바람직하다. 열경화성 수지가 에폭시 수지인 경우, 잠재성 경화제로는 이미다졸계, 히드라지드계, 삼불화붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민의 염, 디시안디아미드 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 잠재성 경화제에는 분해 촉진제, 억제제 등을 혼합할 수도 있다. 상기 잠재성 경화제는 사용 가능 시간이 연장되기 때문에, 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로 캡슐화하는 것이 바람직하다.
또한, 본 명세서에서의 중량 평균 분자량은 겔 투과 크로마토그래피(GPC) 분석에 의해 하기 조건에서 측정하고, 표준 폴리스티렌의 검량선을 사용하여 환산함으로써 구해지는 것이다.
(GPC 조건)
사용 기기: 히다치 L-6000형((주)히다치 세이사꾸쇼 제조, 상품명)
검출기: L-3300RI((주)히다치 세이사꾸쇼 제조, 상품명)
칼럼: 겔팩 GL-R420+겔팩 GL-R430+겔팩 GL-R440(총 3개)(히다치 가세이 고교(주) 제조, 상품명)
용리액: 테트라히드로푸란
측정 온도: 40 ℃
유량: 1.75 ㎖/분
또한, 접착제 성분 (3a) 및 (3b)에서의 상술한 성분의 종류 및 배합량 등은, 각각 동일하거나 상이할 수도 있다. 또한, 상술한 성분의 종류 및 배합량은 접착제 성분 (3b)의 유동성이 접착제 성분 (3a)의 유동성보다도 커지도록 조정되는 것이 바람직하다.
(도전 입자)
본 실시 형태의 회로 접속용 접착 필름 (1)은 도전 입자 (5)로서, 빅커스 경도가 300 Hv 이상인 금속, 바람직하게는 Ni, Ni 합금 및 Ni 산화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 금속으로 최외층이 덮인 것을 이용한다.
이러한 도전 입자 (5)로는, 예를 들면 도 2(a) 내지 (c)에 나타내는 도전 입자 (5a) 내지 (5c)를 사용할 수 있다.
우선, 도전 입자 (5a)의 구성에 대해서 도 2(a)를 이용하여 상세히 설명한다. 도 2는 본 발명의 한 실시 형태에 따른 회로 접속용 접착 필름에 포함되는 도전 입자를 나타내는 모식 단면도이다.
도 2(a)에 나타낸 바와 같이, 도전 입자 (5a)는 핵체 (21)과, 핵체 (21)의 표면 상에 형성되는 금속층(최외층) (22)를 갖는다. 핵체 (21)은 중핵부 (21a)와, 중핵부 (21a)의 표면 상에 형성되는 돌기부 (21b)를 갖고 있다. 금속층 (22)는 표면에 복수의 돌기부 (14)를 갖고 있다. 금속층 (22)는 핵체 (21)을 덮고 있으며, 돌기부 (21b)에 대응하는 위치에서 돌출되어, 그 돌출되어 있는 부분이 돌기부 (14)가 되어 있다.
핵체 (21)은 유기 고분자 화합물로 이루어지는 것이 바람직하다. 이 경우, 핵체 (21)은 금속으로 이루어지는 핵체에 비하여 비용이 낮기 때문에, 열팽창률이나 압착 접합시 치수 변화에 대하여 탄성 변형 범위가 넓기 때문에, 회로 접속 용도에 바람직하게 이용된다.
핵체 (21)의 중핵부 (21a)를 구성하는 유기 고분자 화합물로는, 예를 들면 아크릴 수지, 스티렌 수지, 벤조구아나민 수지, 실리콘 수지, 폴리부타디엔 수지 또는 이들 공중합체를 들 수 있고, 이들을 가교한 것을 사용할 수도 있다. 핵체 (21)의 돌기부 (21b)를 구성하는 유기 고분자 화합물로는, 중핵부 (21a)를 구성하는 유기 고분자 화합물과 동일하거나 상이할 수도 있다.
핵체 (21)의 중핵부 (21a)의 평균 입경은 1.5 내지 5.0 ㎛인 것이 바람직하고, 2.0 내지 4.5 ㎛인 것이 보다 바람직하며, 2.5 내지 4.0 ㎛인 것이 더욱 바람직하다. 평균 입경이 1 ㎛ 미만이면 입자의 이차 응집이 발생하고, 인접하는 회로와의 절연성이 불충분해지는 경향이 있다. 한편, 평균 입경이 5 ㎛를 초과하면, 그 크기에 기인하여 인접하는 회로와의 절연성이 불충분해지는 경향이 있다.
핵체 (21)은 중핵부 (21a)의 표면에 중핵부 (21a)보다도 작은 직경을 갖는 돌기부 (21b)를 복수개 흡착시킴으로써 형성할 수 있다. 돌기부 (21b)를 중핵부 (21a)의 표면에 흡착시키는 방법으로는, 예를 들면 중핵부 (21a) 및 돌기부 (21b)의 양쪽 또는 한쪽 입자를 실란, 알루미늄, 티탄 등의 각종 커플링제 및 접착제의 희석 용액으로 표면 처리한 후, 양자를 혼합하여 부착시키는 방법을 들 수 있다. 또한, 돌기부 (21b)의 평균 입경은 50 내지 500 nm인 것이 바람직하다.
금속층 (22)는 Ni, Pd, Rh 등의 빅커스 경도가 300 Hv 이상인 금속, 바람직하게는 Ni, Ni 합금 및 Ni 산화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 금속을 포함한다. Ni로는, 순 Ni, Ni 합금 및 Ni 산화물로 이루어지는 군으로부터 선택되는 적어도 1종을 들 수 있고, 이들 중에서도 순 Ni, 순 Pd가 바람직하다. Ni 합금으로는, 예를 들면 Ni-B, Ni-W, Ni-B, Ni-W-Co, Ni-Fe 및 Ni-Cr을 들 수 있다. Ni 산화물로는, 예를 들면 NiO 등을 들 수 있다. 금속층 (22)는 단일한 금속층으로 이루어지는 것일 수도 있고, 복수의 금속층으로 이루어지는 것일 수도 있다. 또한, 빅커스 경도는, 예를 들면 재팬 하이테크사 제조의 "Maicroharadness Tester MHT-4(상품명)"를 이용하여, 부하 하중 20 kgf, 부하 속도 20 kgf/초, 유지 시간 5 초의 조건에서 측정할 수 있다.
금속층 (22)는 이들 금속을 핵체 (21)에 대하여 무전해 도금법을 이용하여 도금함으로써 형성할 수 있다. 무전해 도금법은, 크게 배치 방식과 연속 적하 방식으로 나뉘지만, 어느 방식을 이용하여도 금속층 (22)를 형성할 수 있다.
금속층 (22)의 두께(도금의 두께)는 50 내지 170 nm가 바람직하고, 50 내지 150 nm가 보다 바람직하다. 금속층 (22)의 두께를 이러한 범위로 함으로써, 회로 전극 (32, 42) 사이의 접속 저항을 한층 더 감소시킬 수 있다. 금속층 (22)의 두께가 50 nm 미만이면 도금의 결손 등이 발생하는 경향이 있고, 170 nm를 초과하면 도전 입자 사이에서 응결이 발생하여 인접하는 회로 전극 사이에서 단락이 발생하는 경향이 있다.
또한, 도전 입자 (5a)는 부분적으로 핵체 (21)가 노출되어 있는 경우가 있다. 이 경우, 접속 신뢰성의 측면에서, 핵체 (21)의 표면적에 대한 금속층 (22)의 피복률은 70 % 이상인 것이 바람직하고, 80 % 이상인 것이 보다 바람직하며, 90 % 이상인 것이 더욱 바람직하다.
도전 입자 (5a)의 돌기부 (14)의 높이(H)는 50 내지 500 nm인 것이 바람직하고, 75 내지 300 nm인 것이 보다 바람직하다. 돌기부 (14)의 높이(H)가 50 nm 미만이면, 고온 고습 처리 후에 접속 저항이 높아지는 경향이 있고, 500 nm를 초과하면, 도전 입자와 회로 전극과의 접촉 면적이 작아지기 때문에 접속 저항이 높아지는 경향이 있다.
인접하는 돌기부 (14) 사이의 거리(S)는 1000 nm 이하인 것이 바람직하고, 500 nm 이하인 것이 보다 바람직하다. 또한, 인접하는 돌기부 (14) 사이의 거리(S)는 후술하는 도전 입자 (5a)와 회로 전극 (32, 42) 사이에 접착제 성분 (3a, 3b)의 경화체 (4a, 4b)가 들어가지 않아, 충분히 도전 입자 (5a)와 회로 전극 (32, 42)를 접촉시키기 위해서는, 적어도 50 nm 이상인 것이 바람직하다. 또한, 돌기부 (14)의 높이(H) 및 인접하는 돌기부 (14) 사이의 거리(S)는 전자 현미경에 의해 측정할 수 있다.
또한, 도전 입자 (5)는 도 2(b)에 나타낸 바와 같이, 핵체 (21)이 중핵부 (21a)만으로 구성된 도전 입자 (5b)일 수도 있다. 다시 말해서, 도 2(a)에 나타내는 핵체 (21)에서 돌기부 (21b)가 설치되지 않을 수도 있다. 도 2(b)에 나타내는 도전 입자 (5b)는 중핵부 (21a)의 표면을 금속 도금하고, 중핵부 (21a)의 표면 상에 돌기부 (14)를 갖는 금속층 (22)를 형성함으로써 얻을 수 있다.
돌기부 (14)를 형성시키기 위한 도금 방법에 대해서 설명한다. 돌기부 (14)는 금속 도금시, 도금 조건을 도중에 변경하여, 금속층 (22)의 두께를 부분적으로 변화시킴으로써 형성할 수 있다. 예를 들면, 돌기부 (14)는 최초로 사용한 도금액보다도 농도가 진한 도금액을 도금 반응의 도중에 추가하고, 도금액의 농도를 불균일하게 함으로써 형성할 수 있다.
또한, 도전 입자 (5)는 도 2(c)에 나타낸 바와 같이, 핵체 (21)과, 중핵부 (21a)의 표면 상에 형성되는 금속층(최외층) (22)를 갖는 도전 입자 (5c)일 수도 있다. 도전 입자 (5c)는 돌기부 (14)를 갖고 있지 않다는 점에서, 도전 입자 (5a)와 상이하다.
또한, 도전 입자 (5)는 비도전성의 유리, 세라믹, 플라스틱 등의 절연 입자를, Ni 등을 포함하는 금속층 (22)로 피복한 것일 수도 있다. 금속층 (22)가 Ni을 포함하여 핵체 (21)이 플라스틱인 경우나, 또는 도전 입자 (5)가 열용융 금속 입자인 경우에는, 가열 가압에 의해 변형성을 갖고, 접속시에 도전 입자 (5)와 전극과의 접촉 면적이 증가하여 접속 신뢰성이 향상되기 때문에 바람직하다.
도전 입자 (5)의 함유량은 이방 도전층에서의 접착제 성분 100 부피부에 대하여 0.1 내지 30 부피부가 바람직하고, 용도에 따라 적절하게 조정된다. 또한, 도전 입자 (5)의 함유량은 도전 입자 (5)에 의한 인접하는 회로끼리의 단락 등을 한층 충분히 억제하는 관점에서, 이방 도전층에서의 접착제 성분 100 부피부에 대하여 0.1 내지 10 부피부가 보다 바람직하다.
회로 전극 (32, 42) 사이의 도통을 한층 확실하게 하는 관점에서, 도전 입자 (5)의 10 % 압축 탄성률(K값)은 100 내지 1000 kgf/mm2인 것이 바람직하다. 여기서, 10 % 압축 탄성률(K값)이란, 도전 입자 (5)를 10 % 압축 변형시켰을 때의 탄성률을 말하며, 예를 들면 가부시끼가이샤 피셔 인스트루먼츠 제조 H-100 미소 경도계에 의해 측정할 수 있다.
도전 입자 (5)의 평균 입경은, 접속하는 회로 전극의 높이보다 낮게 함으로써 인접 전극간의 단락을 더욱 억제하기 쉬워진다는 관점에서, 1.5 내지 5.0 ㎛가 바람직하고, 2.0 내지 4.5 ㎛가 보다 바람직하며, 2.5 내지 4.0 ㎛가 더욱 바람직하다. 또한, 도전 입자 (5a, 5b)의 "평균 입경"이란, 돌기부 (14)의 높이(H)는 고려하지 않고, 핵체 (21)과 금속층 (22)의 돌기부 (14)가 형성되지 않은 부분을 고려하여 산출되는 입경을 의미하는 것이다.
도전 입자 (5)의 평균 입경은, 이하와 같이 하여 측정할 수 있다. 시차 주사형 전자 현미경(SEM: 예를 들면, 히다치(HITACHI) 제조, S800)에서 3000배로 확대된 도전 입자의 입자상으로부터 50개의 입자를 임의로 선택한다. 확대된 입자상을 이용하여, 선택한 복수의 입자 각각에 대하여 최대 직경과 최소 직경을 측정한다. 그리고, 각각의 입자의 최대 직경 및 최소 직경의 곱의 평방근을 그 입자의 입경으로 한다. 임의로 선택한 도전 입자 50개에 대해서 상기한 바와 같이 하여 각각 입경을 측정하고, 측정한 입자 개수로 입경의 합을 나눈 값을 평균 입경으로 한다.
또한, 본 실시 형태의 회로 접속용 접착 필름 (1)(이방 도전층 (11) 및 절연층 (12))은 고무 미립자, 충전재, 연화제, 촉진제, 노화 방지제, 착색제, 난연화제, 틱소트로픽제, 커플링제, 페놀 수지, 멜라민 수지, 이소시아네이트류 등을 함유할 수도 있다.
고무 미립자로는, 입자의 평균 입경이 배합하는 도전 입자 (5)의 평균 입경의 2배 이하이고, 실온 25 ℃에서의 저장 탄성률이 도전 입자 (5) 및 접착제 성분 (3a, 3b)의 실온에서의 저장 탄성률의 1/2 이하인 것이 바람직하다. 특히, 고무 미립자의 재질이 실리콘, 아크릴 에멀전, SBR, NBR, 폴리부타디엔 고무인 경우, 1종을 단독으로 또는 2종 이상을 혼합하여 이용하는 것이 바람직하다. 3차원 가교한 이들 고무 미립자는 내용제성이 우수하고, 접착제 성분 (3a, 3b) 중에 용이하게 분산된다.
충전재를 함유한 경우, 접속 신뢰성 등이 향상되기 때문에 바람직하다. 충전재의 최대 직경은, 도전 입자 (5a)의 평균 입경 미만인 것이 바람직하다. 충전재의 함유량은 회로 접속용 접착 필름 전체에 대하여 5 내지 60 부피%의 범위가 바람직하다. 함유량이 60 부피%를 초과하면, 신뢰성 향상의 효과가 포화하는 경향이 있다.
커플링제로는 비닐기, 아크릴기, 아미노기, 에폭시기 및 이소시아네이트기로 이루어지는 군으로부터 선택되는 1종 이상의 기를 함유하는 화합물이, 접착성 향상의 측면에서 바람직하다.
본 실시 형태의 회로 접속용 접착 필름 (1)은 접속시에 접착제가 용융 유동하여 서로 대향하는 회로 전극을 접속한 후, 경화하여 접속을 유지하는 것으로, 접착제의 유동성은 중요한 인자이다. 두께 0.7 mm, 15 mm×15 mm의 유리판에, 두께 35 ㎛, 5 mm×5 mm의 회로 접속용 접착 필름 (1)을 끼우고, 170 ℃, 2 MPa, 10 초의 조건에서 가열 가압을 행한 경우, 초기의 면적 (A)와 가열 가압 후의 면적 (B)를 이용하여 표시되는 유동성 (B)/(A)의 값은 1.3 내지 3.0인 것이 바람직하며 1.5 내지 2.5인 것이 보다 바람직하다. (B)/(A)가 1.3 미만이면 유동성이 나쁘고, 양호한 접속이 얻어지지 않는 경향이 있으며, 3.0을 초과하는 경우에는 기포가 발생하기 쉬워 신뢰성이 떨어지는 경향이 있다.
본 실시 형태의 회로 접속용 접착 필름 (1)의 경화 후 40 ℃에서의 탄성률은 100 내지 3000 MPa가 바람직하고, 500 내지 2000 MPa가 보다 바람직하다.
본 실시 형태의 회로 접속용 필름 (1)에서, 이방 도전층 (11)의 두께는 도전 입자 (5)의 평균 입경의 0.3 내지 1.5배이고, 바람직하게는 0.7 내지 1.3배이다.
또한, 회로 접속용 필름 (1)의 두께(이방 도전층 (11) 및 절연층 (12)의 총 두께)는 6 내지 20 ㎛인 것이 바람직하고, 8 내지 18 ㎛인 것이 보다 바람직하며, 8 내지 14 ㎛인 것이 더욱 바람직하다. 즉, 절연층 (12)의 두께는 이방 도전층 (11)의 두께를 TA(㎛)로 하여, (6-TA) 내지 (20-TA) ㎛인 것이 바람직하고, (8-TA) 내지 (18-TA) ㎛인 것이 보다 바람직하며, (8-TA) 내지 (14-TA) ㎛인 것이 더욱 바람직하다. 절연층 (12)의 두께가 상기 범위이면, 고정밀 회로간의 접속을 한층 신뢰성 있게 행할 수 있으며, 번트 현상을 한층 억제할 수 있다.
회로 접속용 필름 (1)은, 예를 들면 이방 도전층 (11)과 절연층 (12)를 라미네이터를 이용하여 라미네이트함으로써 제작할 수 있다.
또한, 이방 도전층 (11) 및 절연층 (12)는, 예를 들면 각각의 층을 구성하는 각 성분을 용해 또는 분산시킨 혼합액을 준비하고, 상기 혼합액을 도공 장치를 이용하여 도공하고 건조시킴으로써 제작할 수 있다.
이방 도전층 (11) 및 절연층 (12)의 두께는 도공 장치의 코터갭을 제어함으로써, 적절하게 변동시킬 수 있다. 또한, 코터갭이 넓은 경우에도, 도포하는 혼합액의 고형분 농도를 낮게 함으로써, 층의 두께를 작게 할 수 있다.
이방 도전층 (11)은 접착제 성분 (3a) 및 도전 입자 (5)를 포함하는 혼합액을 도공함으로써 제작할 수도 있지만, 접착제 성분 (3a)를 포함하는 혼합액을 도공하여 접착제 성분 (3a)로 이루어지는 층을 형성한 후, 상기 층의 표면에 도전 입자를 산포하고 매립하는 것 등에 의해서 제작할 수도 있다. 후자의 방법으로는, 예를 들면 일본 특허 공개(평)10-302926호 공보에 기재된 방법을 사용할 수 있다.
<회로 접속 구조체>
도 3은, 본 발명의 한 실시 형태에 따른 회로 접속 구조체를 나타내는 모식 단면도이다. 본 실시 형태의 회로 접속 구조체 (100)은 서로 대향하는 회로 부재(제1 회로 부재) (30) 및 회로 부재(제2 회로 부재) (40)과, 회로 부재 (30) 및 회로 부재 (40) 사이에 개재하고, 이들을 접속하는 회로 접속 부재 (10)을 구비하고 있다.
회로 부재 (30)은 회로 기판(제1 회로 기판) (31)과, 회로 기판 (31)의 주요면 (31a) 상에 형성되는 회로 전극(제1 회로 전극) (32)를 구비하고 있다. 회로 부재 (40)은 회로 기판(제2 회로 기판) (41)과, 회로 기판 (41)의 주요면 (41a) 상에 형성되는 회로 전극(제2 회로 전극) (42)를 구비하고 있다.
회로 기판 (31, 41)의 재질은 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 유리 또는 실리콘이다.
회로 전극 (32, 42)의 재질로는 Au, Ag, Sn, Pt족의 금속, 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO), Al, Cr을 들 수 있다. 회로 전극 (32, 42) 중 적어도 하나는, 전기적 접속이 현저히 양호해지는 관점에서, 인듐-주석 산화물(ITO) 및 인듐-아연 산화물(IZO) 중 적어도 하나를 포함하는 것이 바람직하다. 또한, 회로 전극 (32, 42)는, 전체가 상기 재질로 구성되어 있을 수도 있고, 최외층만이 상기 재질로 구성되어 있을 수도 있다.
상기 회로 부재 (30, 40) 중 적어도 하나, 바람직하게는 플렉시블 기판의 회로 피치는 40 ㎛ 이하이다. 또한, 회로 피치의 하한은 특별히 한정되지 않지만, 예를 들면 대략 20 ㎛로 할 수 있다.
회로 전극 (32, 42)의 표면은 평탄하게 되어 있는 것이 바람직하다. 또한, 본 명세서에서 "회로 전극의 표면이 평탄하다"란, 회로 전극의 표면의 요철이 20 nm 이하인 것을 말한다.
도전 입자 (5)가 돌기부를 갖는 것인 경우에는, 회로 전극 (32, 42)의 두께를 50 nm 미만으로 하면, 회로 부재 (30) 및 회로 부재 (40) 사이에서 회로 접속용 접착 필름 (1)을 가압할 때에, 도전 입자의 표면측에 있는 돌기부가 회로 전극 (32, 42)를 관통하여 회로 기판 (31, 41)과 접촉하는 경우가 있다. 이 때문에, 회로 전극 (32, 42)의 두께를 50 nm 이상으로 함으로써, 회로 전극 (32, 42)와 도전 입자 (5)와의 접촉 면적이 증가하고, 접속 저항이 보다 저하된다. 또한, 회로 전극 (32, 42)의 두께는 제조 비용 등의 측면에서 1000 nm 이하가 바람직하고, 500 nm 이하가 보다 바람직하다.
또한, 회로 부재 (30)에서, 회로 전극 (32) 및 회로 기판 (31) 사이에 절연층이 더 설치될 수도 있고, 회로 부재 (40)에서, 회로 전극 (42) 및 회로 기판 (41) 사이에 절연층이 더 설치될 수도 있다. 절연층의 재질은, 절연 재료로 구성되어 있으면 특별히 제한되지 않지만, 통상은 유기 절연성 물질, 이산화규소 또는 질화규소이다.
제1 회로 부재 (30) 및 제2 회로 부재 (40)의 구체예로는, 반도체칩, 저항체칩, 컨덴서칩 등의 칩 부품, 인쇄 기판 등의 기판을 들 수 있다. 이들 회로 부재 (30, 40)에는 통상, 회로 전극(접속 단자) (32, 42)가 다수(경우에 따라서는 단수일 수도 있음) 설치되어 있다.
회로 접속 부재 (10)은 상기 회로 접속용 접착 필름 (1)을 경화 처리함으로써 얻어지는 것으로, 상기 접착제 성분 (3a, 3b)를 경화하여 이루어지는 경화체 (4a, 4b)와, 상기 도전 입자 (5)를 포함한다.
회로 접속 구조체 (100)에서, 대향하는 회로 전극 (32)와 회로 전극 (42)는 도전 입자 (5)를 통해 전기적으로 접속되어 있다. 즉, 도전 입자 (5)가 회로 전극 (32, 42)의 양쪽에 직접 접촉함으로써 전기적으로 접속되어 있다.
도전 입자 (5)가 복수의 돌기부를 갖는 경우에는, 그의 일부가 회로 전극 (32) 또는 회로 전극 (42)에 침식되어 있는 것이 바람직하다. 이 경우, 도전 입자의 돌기부와 회로 전극 (32, 42)와의 접촉 면적이 보다 증가하여, 접속 저항을 보다 감소시킬 수 있다.
(회로 접속 구조체의 제조 방법)
본 실시 형태의 회로 접속용 접착 필름 (1)은 IC칩과 기판과의 접착이나, 전기 회로 상호의 접착용 접착제로서도 유용하다. 제1 회로 전극(접속 단자)을 갖는 제1 회로 부재와, 제2 회로 전극(접속 단자)을 갖는 제2 회로 부재를, 제1 회로 전극 및 제2 회로 전극이 대향한 상태에서 배치하여, 제1 회로 전극과 제2 회로 전극 사이에 본 실시 형태의 회로 접속용 접착 필름 (1)을 개재하여 가열 가압함으로써, 제1 회로 전극 및 제2 회로 전극이 전기적으로 접속시켜, 회로 접속 구조체 (100)을 구성할 수 있다.
본 실시 형태에서 이용하는 회로 전극의 접속 방법은 열 또는 광에 의한 경화성을 갖는 회로 접속용 접착 필름 (1)을, 표면이 금, 은, 주석 및 백금속으로부터 선택되는 금속을 포함하는 하나의 전극 회로 상에 형성한 후, 다른 하나의 회로 전극을 위치 정렬하여 가열, 가압함으로써, 회로 전극끼리 접속할 수 있다.
본 실시 형태의 회로 접속 구조체 (100)으로는, 예를 들면 반도체칩, 저항체칩, 컨덴서칩 등의 칩 부품, 인쇄 기판 등의 기판 등을 들 수 있다. 이들 회로 접속 구조체 (100)에는 회로 전극(접속 단자)이 통상은 다수(경우에 따라서는 단수일 수도 있음) 설치되어 있고, 회로 접속 구조체 (100)의 적어도 1조(組)를 이들의 회로 접속 구조체 (100)에 설치된 접속 단자의 적어도 일부를 대향 배치하고, 대향 배치한 회로 전극 사이에 접착제를 개재시켜, 가열 가압하여 대향 배치한 회로 전극끼리 전기적으로 접속하여 회로판으로 한다. 회로 접속 구조체 (100)의 적어도 1조를 가열 가압함으로써, 대향 배치한 회로 전극끼리는 회로 접속용 접착 필름의 도전 입자를 통해 전기적으로 접속할 수 있다.
이어서, 도 4를 이용하여, 본 실시 형태의 회로 접속 구조체 (70)의 제조 방법에 대해서 구체적으로 설명한다. 도 4는, 본 발명의 한 실시 형태에 따른 회로 접속 구조체의 제조 방법을 모식적으로 나타내는 공정 단면도이다. 도 4의 (a)는 회로 부재끼리 접속하기 전의 상태를 나타내고 있고, 도 4의 (b)는 회로 부재끼리 접속할 때의 상태를 나타내고 있으며, 도 4의 (c)는 회로 부재끼리 접속한 후의 회로 접속 구조체를 나타내고 있다.
우선, 도 4(a)에 나타낸 바와 같이, 주요면 상에 회로 전극 (72) 및 액정 표시부 (74)를 갖는 LCD 패널 (73)을 준비한다. 이어서, 회로 접속용 접착 필름 (61)을 회로 전극 (72) 상에 접착하여 올려놓는다. 그리고, COF 등의 회로 전극 (76)이 설치된 회로 기판 (75)를, 회로 전극 (72)와 회로 전극 (76)이 회로 접속용 접착 필름 (61)을 통해 서로 대향하도록 위치 정렬한다. 또한, 회로 전극 (72) 및 회로 전극 (76)은, 예를 들면 복수의 전극이 나열된 구조를 갖고 있다.
이어서, 도 4(b)에 나타낸 바와 같이, LCD 패널 (73)과 회로 기판 (75)를 위치 정렬하면서, 회로 전극 (72)와 회로 전극 (76)이 회로 접속용 접착 필름 (61)을 통해 서로 대향하도록, 회로 접속용 접착 필름 (61) 상에 회로 기판 (75)를 올려놓는다. 이에 따라, 회로 전극 (72)와 회로 전극 (76)이 회로 접속용 접착 필름 (61) 중 도전 입자 (5)에 의해 접속하게 된다.
이어서, 회로 전극 (76)이 배치된 면과는 반대측의 면으로부터 (도 4(b) 중 화살표 A 방향) 회로 기판 (75)를 가압함과 동시에, 회로 접속용 접착 필름 (61)을 가열한다. 이에 따라, 회로 접속용 접착 필름 (61)이 경화하고, 회로 접속 부재 (60)이 얻어진다. 이상에 의해, 도 4의 (c)에 나타낸 바와 같이, LCD 패널 (73)과 회로 기판 (75)가 회로 접속 부재 (60)을 통해 견고하게 접속된 회로 접속 구조체 (70)이 얻어진다. 또한, 경화 처리의 방법은 사용하는 접착제 성분에 따라, 가열 및 광 조사 중 하나 또는 둘 다를 채용할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명하였지만, 본 발명이 상기 실시 형태로 한정되는 것은 아니다.
[실시예]
이하, 실시예에 의해 본 발명을 더욱 상세히 설명하는데, 본 발명이 이들 실시예로 한정되는 것은 아니다.
(실시예 1)
[우레탄아크릴레이트의 합성]
중량 평균 분자량 800의 폴리카프로락톤디올 400 질량부와, 2-히드록시프로필아크릴레이트 131 질량부, 촉매로서 디부틸주석디라우레이트 0.5 질량부, 중합 금지제로서 히드로퀴논모노메틸에테르 1.0 질량부를 교반하면서 50 ℃로 가열하여 혼합하였다. 이어서, 이소포론디이소시아네이트 222 질량부를 적하하고 이어서 교반하면서 80 ℃로 승온하여 우레탄화 반응을 행하였다. 이소시아네이트기의 반응률이 99 % 이상이 된 것을 확인한 후, 반응 온도를 낮추어 우레탄아크릴레이트를 얻었다.
[폴리에스테르우레탄 수지의 제조]
디카르복실산으로서 테레프탈산, 디올로서 프로필렌글리콜, 이소시아네이트로서 4,4'-디페닐메탄디이소시아네이트를 이용하고, 테레프탈산/프로필렌글리콜/4,4'-디페닐메탄디이소시아네이트의 몰비가 1.0/1.3/0.25 및 1.0/2.0/0.25가 되는 2종의 폴리에스테르우레탄 수지 A, B를 제조하였다.
상기 폴리에스테르우레탄 수지를 메틸에틸케톤에 20 질량%가 되도록 용해시켰다. 상기 폴리에스테르우레탄 수지의 메틸에틸케톤 용액을 이용하여, 한쪽면을 표면 처리(실리콘 처리)한 두께 80 ㎛의 PET 필름에 도공 장치를 이용하여 도포하였다. 또한, 70 ℃, 10 분간 열풍 건조에 의해, 두께가 35 ㎛인 필름을 제작하였다. 광역 동적 점탄성 측정 장치(리오메트릭 사이언티픽(Rheometric Scientific)사 제조, 상품명: RSAII)를 이용하여 인장 하중 5 g, 주파수 10 Hz로 탄성률의 온도 의존성을 측정하였다. 측정 결과로부터 얻어진 폴리에스테르우레탄 수지의 유리 전이 온도는 105 ℃였다.
라디칼 중합성 물질로서의 상기 우레탄아크릴레이트 25 질량부, 이소시아누레이트형 아크릴레이트(제품명: M-325, 도아 고세이사 제조) 20 질량부, 2-메타크릴로일옥시에틸애시드포스페이트(제품명: P-2M, 교에이샤 가가꾸사 제조) 1 질량부, 및 유리 라디칼 발생제로서의 벤조일퍼옥시드(제품명: 나이퍼 BMT-K40, 닛본 유시 제조) 4 질량부를, 필름 형성성 고분자로서의 상기 폴리에스테르우레탄 수지 A의 20 % 메틸에틸케톤 용액 55 질량부에 혼합하고, 교반하여 바인더 수지로 하였다.
이어서, 폴리스티렌을 핵체로 하는 Ni을 포함하는 최외층에 덮이고, 최외층의 표면에 돌기를 갖는 도전 입자(평균 입경: 4 ㎛, 이하, 경우에 따라 "Ni 피복 입자"라 표기함)를 바인더 수지에 대하여 3 부피% 배합 분산시켰다. 그리고, 혼합액을 한쪽면을 표면 처리(실리콘 처리)한 두께 50 ㎛의 PET 필름의 표면 처리가 실시되지 않은 측에 도공 장치를 이용하여 도포하고, 70 ℃, 10 분간 열풍 건조에 의해, 두께가 4 ㎛인 이방 도전 접착제층 A(폭 15 cm, 길이 70 m)를 얻었다.
라디칼 중합성 물질로서의 상기 우레탄아크릴레이트 25 질량부, 이소시아누레이트형 아크릴레이트(제품명: M-325, 도아 고세이사 제조) 20 질량부, 2-메타크릴로일옥시에틸애시드포스페이트(제품명: P-2M, 교에이샤 가가꾸사 제조) 1 질량부, 및 유리 라디칼 발생제로서의 벤조일퍼옥시드(제품명: 나이퍼 BMT-K40, 닛본 유시 제조) 4 질량부를, 필름 형성성 고분자로서의 상기 폴리에스테르우레탄 수지 B의 20 % 메틸에틸케톤 용액 55 질량부에 혼합하고, 교반하여 바인더 수지로 하였다. 이어서, 상기 바인더 수지를 한쪽면을 표면 처리(실리콘 처리)한 두께 50 ㎛의 PET 필름의 표면 처리가 실시되지 않은 측에 도공 장치를 이용하여 도포하고, 70 ℃, 10 분간 열풍 건조에 의해, 두께가 10 ㎛인 접착제층 B(폭 15 cm, 길이 70 m)를 얻었다.
얻어진 접착제층 A, B를 접착제가 대향하는 방향으로 중첩하고, 라미네이터(듀폰사 제조 리스톤(RISTON), 모델; HRL, 롤 압력은 스프링 가중만, 롤 온도 40 ℃, 속도 50 cm/분)를 이용하여 라미네이트한 후에, 이방 도전 접착제층 A측의 PET를 박리하고, 두께 14 ㎛의 이방 도전 접착제(폭 15 cm, 길이 60 m)를 얻었다. 얻어진 이방 도전 접착제를 1.5 mm 폭으로 재단하고, 내경 40 mm, 외경 48 mm의 플라스틱제 릴의 측면(두께 1.7 mm)에 접착 필름면을 내측으로 하여 50 m 권취하고, 테이프상의 회로 접속용 접착 필름을 얻었다.
(실시예 2 내지 4)
도전 입자의 K값 및 입경을 하기 표 1 내지 2에 나타낸 바와 같이 변화시킨 것 이외에는, 실시예 1과 동일하게 하여 회로 접속용 접착 필름을 제작하였다.
(실시예 5 내지 6)
각 접착제층 A, B의 두께를 표 2에 나타낸 바와 같이 변화시킨 것 이외에는, 실시예 4와 동일하게 하여 회로 접속용 접착 필름을 제작하였다.
(비교예 1 내지 3)
도전 입자의 K값, 최외층의 금속 및 입경을 하기 표 3에 나타낸 바와 같이 변화시킨 것 이외에는, 실시예 1과 동일하게 하여 회로 접속용 접착 필름을 제작하였다.
(비교예 4)
각 접착제층 A의 두께를 표 4에 나타낸 바와 같이 변화시켜 접착제의 구성을 단층으로 한 것 이외에는, 실시예 1과 동일하게 하여 회로 접속용 접착 필름을 제작하였다.
(비교예 5)
각 접착제층 A, B의 두께를 표 4에 나타낸 바와 같이 변화시킨 것 이외에는, 실시예 1과 동일하게 하여 회로 접속용 접착 필름을 제작하였다.
(회로의 접속)
실시예, 비교예에서 얻어진 회로 접속용 접착 필름(폭 1.5 mm, 길이 3 cm)의 접착제면을, 70 ℃, 1 MPa로 2 초간 가열 가압하여 두께 0.7 mm의 Cr/인듐-아연 산화물(IZO) 코팅 유리 기판 상에 전사하고, PET 필름을 박리하였다. 이어서, 피치 40 ㎛, 두께 8 ㎛의 주석 도금 구리 회로를 500개 갖는 플렉시블 회로판(FPC)을 전사한 접착제 상에 놓고, 24 ℃, 0.5 MPa로 1 초간 가압하여 가(假)고정하였다. 이 FPC가 회로 접속 필름에 의해 가고정된 유리 기판을 본 압착 장치에 설치하고, 150 ㎛ 두께의 테플론(등록상표) 시트를 쿠션재로 하여, FPC측으로부터 히트툴에 의해서 180 ℃, 3 MPa로 6 초간 가열 가압하여 폭 1.5 mm에 걸쳐 접속하고, 접속체를 얻었다.
(접속 저항의 측정)
상기 접속체에 대해서, 4 단자법에 의해 각각의 전극에서의 저항값을 디지털 멀티미터(장치명: TR6845, 어드밴티스트사 제조)로 측정하고, 10개 전극의 평균값을 구하였다. 얻어진 결과를 하기 표 5, 6에 나타내었다.
(I-V 특성의 평가)
상기 접속체에 대해서, 4 단자법에 의해 전류값을 50 mA/10 초의 간격으로 증가시키면서 전압의 변화를 기록하고, 저항성으로부터 벗어났을 때의 전류값을 측정하였다. 그 결과를 표 5, 6에 나타내었다.
(도전 입자 포착률의 평가)
상기 접속체에 대해서, 올림푸스(주) 제조 BH3-MJL 액정 패널 검사용 현미경을 이용하여, 유리 기판측으로부터 노말스키(Nomarski) 미분 간섭 관찰에 의해 1 전극당 압흔의 수를 20 전극분 측정하여 평균값을 산출하였다. 한편, 접착제 중 단위 면적당 도전 입자 개수는, 올림푸스(주) 제조 BH3-MJL 액정 패널 검사용 현미경으로 계측하였다. 얻어진 결과로부터, 다음식을 이용하여 도전 입자 포착률을 산출하였다. 얻어진 값을 표 5, 6에 나타내었다.
도전 입자 포착률=(전극 상 도전 입자수[개])×100/{(접착제 중 단위 면적당 도전 입자수[개/mm2])×(전극 1개당 접속 면적[mm2])}
1, 61: 회로 접속용 접착 필름, 10, 60: 회로 접속 부재, 3a, 3b: 접착제 성분, 4a, 4b: 경화체, 5, 5a, 5b, 5c: 도전 입자, 11: 이방 도전층, 12: 절연층, 14: 돌기부, 21: 핵체, 21a: 중핵부, 21b: 돌기부, 22: 금속층(최외층), 30, 40: 회로 부재, 31, 41, 75: 회로 기판, 32, 42, 72, 76: 회로 전극, 70, 100: 회로 접속 구조체, 72: 회로 전극, 73: 패널, 74: 액정 표시부
Claims (6)
- 대향하는 회로 기판 사이에 개재하여 회로를 전기적으로 접속하기 위한 회로 접속용 접착 필름으로서,
상기 회로 접속용 접착 필름은 적어도 접착제층 A 및 접착제층 B를 갖고,
상기 접착제층 A는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 필름 형성성 고분자, 및 빅커스 경도가 300 Hv 이상인 금속으로 최외층이 덮인 도전 입자를 함유하는 이방 도전층이고,
상기 접착제층 B는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 및 필름 형성성 고분자를 함유하는 절연층이고,
상기 접착제층 A의 두께는 상기 접착제층 A에 함유되는 도전 입자의 평균 입경의 0.3 내지 1.5배이며,
상기 회로 기판 중 적어도 한쪽의 회로 피치가 40 ㎛ 이하인 것을 특징으로 하는 회로 접속용 접착 필름. - 대향하는 회로 기판 사이에 개재하여 회로를 전기적으로 접속하기 위한 회로 접속용 접착 필름으로서,
상기 회로 접속용 접착 필름은 적어도 접착제층 A 및 접착제층 B를 갖고,
상기 접착제층 A는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 필름 형성성 고분자, 및 Ni, Ni 합금 및 Ni 산화물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 금속으로 최외층이 덮인 도전 입자를 함유하는 이방 도전층이고,
상기 접착제층 B는 가열 또는 광에 의해 유리 라디칼을 발생하는 경화제, 라디칼 중합성 물질, 및 필름 형성성 고분자를 함유하는 절연층이고,
상기 접착제층 A의 두께는 상기 접착제층 A에 함유되는 도전 입자의 평균 입경의 0.3 내지 1.5배이며,
상기 회로 기판 중 적어도 한쪽의 회로 피치가 40 ㎛ 이하인 것을 특징으로 하는 회로 접속용 접착 필름. - 제1항 또는 제2항에 있어서, 상기 회로 피치가 40 ㎛ 이하인 회로 기판이 플렉시블 기판인, 회로 접속용 접착 필름.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 회로 피치가 40 ㎛ 이하인 회로 기판과는 별도의 회로 기판의 회로 표면에 인듐-아연 산화물 또는 인듐-주석 산화물을 포함하는 박막이 형성되어 있는, 회로 접속용 접착 필름.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 도전 입자의 평균 입경이 1.5 내지 5.0 ㎛인, 회로 접속용 접착 필름.
- 회로 피치가 40 ㎛ 이하인 제1 회로를 갖는 제1 회로 기판과, 제2 회로를 갖는 제2 회로 기판을 상기 제1 회로와 상기 제2 회로가 대향하도록 배치하고, 대향 배치한 상기 제1 회로와 상기 제2 회로가 대향하도록 배치하고, 대향 배치한 상기 제1 회로와 상기 제2 회로 사이에 제1항 내지 제5항 항 중 어느 한 항에 기재된 회로 접속용 접착 필름을 개재시키고, 가열 가압함으로써, 대향 배치한 상기 제1 회로와 상기 제2 회로를 전기적으로 접속시켜 이루어지는 회로 접속 구조체.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002891 | 2010-01-08 | ||
JPJP-P-2010-002891 | 2010-01-08 | ||
PCT/JP2011/050125 WO2011083824A1 (ja) | 2010-01-08 | 2011-01-06 | 回路接続用接着フィルム及び回路接続構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110116034A true KR20110116034A (ko) | 2011-10-24 |
KR101223350B1 KR101223350B1 (ko) | 2013-01-16 |
Family
ID=44305561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117019005A KR101223350B1 (ko) | 2010-01-08 | 2011-01-06 | 회로 접속용 접착 필름 및 회로 접속 구조체 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4752986B1 (ko) |
KR (1) | KR101223350B1 (ko) |
CN (1) | CN102474025B (ko) |
TW (1) | TW201200577A (ko) |
WO (1) | WO2011083824A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015115712A1 (ko) * | 2014-01-29 | 2015-08-06 | 삼성에스디아이 주식회사 | 접착층을 포함하는 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101941721B1 (ko) * | 2011-12-21 | 2019-01-23 | 세키스이가가쿠 고교가부시키가이샤 | 도전성 입자, 도전 재료 및 접속 구조체 |
EP2845726A1 (en) * | 2013-09-04 | 2015-03-11 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Electrically interconnecting foil |
JP2015135878A (ja) * | 2014-01-16 | 2015-07-27 | デクセリアルズ株式会社 | 接続体、接続体の製造方法、接続方法、異方性導電接着剤 |
US20170110806A1 (en) * | 2014-03-20 | 2017-04-20 | Dexerials Corporation | Anisotropic conductive film and production method of the same |
MY178733A (en) | 2014-08-29 | 2020-10-20 | Furukawa Electric Co Ltd | Conductive adhesive film |
KR102609199B1 (ko) * | 2015-09-25 | 2023-12-05 | 세키스이가가쿠 고교가부시키가이샤 | 접속 구조체의 제조 방법, 도전성 입자, 도전 필름 및 접속 구조체 |
WO2019050012A1 (ja) * | 2017-09-11 | 2019-03-14 | 日立化成株式会社 | 回路接続用接着剤フィルム及びその製造方法、回路接続構造体の製造方法、並びに、接着剤フィルム収容セット |
JPWO2019050006A1 (ja) * | 2017-09-11 | 2020-08-20 | 日立化成株式会社 | 回路接続用接着剤フィルム及びその製造方法、回路接続構造体の製造方法、並びに、接着剤フィルム収容セット |
JP7370985B2 (ja) | 2019-03-15 | 2023-10-30 | 古河電気工業株式会社 | 金属粒子含有組成物及び導電性接着フィルム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4650456B2 (ja) * | 2006-08-25 | 2011-03-16 | 日立化成工業株式会社 | 回路接続材料、これを用いた回路部材の接続構造及びその製造方法 |
JP5051221B2 (ja) * | 2007-10-31 | 2012-10-17 | 日立化成工業株式会社 | 回路部材の接続構造及び回路部材の接続方法 |
JP5067355B2 (ja) * | 2007-12-17 | 2012-11-07 | 日立化成工業株式会社 | 回路接続材料及び回路部材の接続構造 |
-
2011
- 2011-01-06 JP JP2011501449A patent/JP4752986B1/ja active Active
- 2011-01-06 KR KR1020117019005A patent/KR101223350B1/ko active IP Right Grant
- 2011-01-06 WO PCT/JP2011/050125 patent/WO2011083824A1/ja active Application Filing
- 2011-01-06 CN CN201180002362.9A patent/CN102474025B/zh active Active
- 2011-01-07 TW TW100100639A patent/TW201200577A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015115712A1 (ko) * | 2014-01-29 | 2015-08-06 | 삼성에스디아이 주식회사 | 접착층을 포함하는 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4752986B1 (ja) | 2011-08-17 |
WO2011083824A1 (ja) | 2011-07-14 |
CN102474025B (zh) | 2014-05-07 |
KR101223350B1 (ko) | 2013-01-16 |
TWI378136B (ko) | 2012-12-01 |
TW201200577A (en) | 2012-01-01 |
CN102474025A (zh) | 2012-05-23 |
JPWO2011083824A1 (ja) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101223350B1 (ko) | 회로 접속용 접착 필름 및 회로 접속 구조체 | |
KR101140088B1 (ko) | 접착제 조성물, 회로 접속 재료 및 회로 부재의 접속 구조 | |
KR101205170B1 (ko) | 회로 접속 재료 및 회로 부재의 접속 구조 | |
JP4862921B2 (ja) | 回路接続材料、回路接続構造体及びその製造方法 | |
KR101020469B1 (ko) | 회로 접속 재료 및 회로 부재의 접속 구조 | |
JP5247968B2 (ja) | 回路接続材料、及びこれを用いた回路部材の接続構造 | |
KR101024479B1 (ko) | 회로 접속 재료, 이것을 이용한 회로 부재의 접속 구조 및 그의 제조 방법 | |
KR101410108B1 (ko) | 회로 접속 재료 및 회로 부재의 접속 구조 | |
KR101180571B1 (ko) | 회로 접속 재료 및 회로 부재의 접속 구조 | |
KR101140067B1 (ko) | 회로 접속용 접착 필름 및 회로 접속 구조체 | |
KR101929073B1 (ko) | 필름상 회로 접속 재료 및 회로 접속 구조체 | |
KR20090075749A (ko) | 회로 접속 구조체 | |
JP5375374B2 (ja) | 回路接続材料及び回路接続構造体 | |
KR20100080628A (ko) | 회로 접속 재료, 및 회로 부재의 접속 구조 | |
KR20100009539A (ko) | 회로 접속 재료 및 회로 단자의 접속 구조 | |
JP2012160546A (ja) | 回路接続用接着フィルム及び回路接続構造体 | |
JP2019065062A (ja) | 導電性接着フィルム | |
JP4945881B2 (ja) | 回路接続用支持体付接着剤、及びそれを用いた回路接続構造体 | |
CN115516057A (zh) | 导电性黏合剂、电路连接结构体的制造方法及电路连接结构体 | |
JP2011054988A (ja) | 回路接続材料 | |
JP5387592B2 (ja) | 回路接続材料、及び回路部材の接続構造の製造方法 | |
JP2009289729A (ja) | 異方導電フィルム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161230 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 8 |