KR20110112219A - Liquid crystal diplay and method of manufacturing liquid crystal display - Google Patents

Liquid crystal diplay and method of manufacturing liquid crystal display Download PDF

Info

Publication number
KR20110112219A
KR20110112219A KR1020110030999A KR20110030999A KR20110112219A KR 20110112219 A KR20110112219 A KR 20110112219A KR 1020110030999 A KR1020110030999 A KR 1020110030999A KR 20110030999 A KR20110030999 A KR 20110030999A KR 20110112219 A KR20110112219 A KR 20110112219A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel electrode
substrate
uneven structure
crystal layer
Prior art date
Application number
KR1020110030999A
Other languages
Korean (ko)
Other versions
KR101814208B1 (en
Inventor
마사히코 나카무라
슈니치 스와
마사시 미야카와
유이치 이노우에
타다아키 이소자키
요지 나가세
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011038640A external-priority patent/JP5906571B2/en
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110112219A publication Critical patent/KR20110112219A/en
Application granted granted Critical
Publication of KR101814208B1 publication Critical patent/KR101814208B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/0035—Means for improving the coupling-out of light from the light guide provided on the surface of the light guide or in the bulk of it
    • G02B6/0045—Means for improving the coupling-out of light from the light guide provided on the surface of the light guide or in the bulk of it by shaping at least a portion of the light guide
    • G02B6/0046—Tapered light guide, e.g. wedge-shaped light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명은 양호한 전압 응답 특성을 유지하면서, 고투과율을 실현하는 것이 가능한 액정 표시 장치 및 액정 표시 장치의 제조 방법을 제공하는 것이다. 본 발명의 액정 표시 장치는 액정층과, 상기 액정층을 끼우고 대향 배치된 제 1 및 제 2의 기판과, 상기 제 1의 기판의 상기 액정층측에 마련된 복수의 화소 전극과, 상기 복수의 화소 전극에 대향하여, 상기 제 2의 기판에 마련된 대향 전극을 구비하고, 상기 화소 전극 및 상기 대향 전극의 한쪽 또는 양쪽의 상기 액정층측의 면이 요철 구조를 갖는다. The present invention provides a liquid crystal display device and a method for manufacturing a liquid crystal display device capable of realizing high transmittance while maintaining good voltage response characteristics. The liquid crystal display device of the present invention includes a liquid crystal layer, first and second substrates facing each other with the liquid crystal layer interposed therebetween, a plurality of pixel electrodes provided on the liquid crystal layer side of the first substrate, and the plurality of pixels. The counter electrode provided in the said 2nd board | substrate is provided opposite an electrode, and the surface of the said liquid crystal layer side of one or both of the said pixel electrode and the said counter electrode has an uneven structure.

Description

액정 표시 장치, 액정 표시 장치의 제조 방법{LIQUID CRYSTAL DIPLAY AND METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}Liquid crystal display device, the manufacturing method of a liquid crystal display device {LIQUID CRYSTAL DIPLAY AND METHOD OF MANUFACTURING LIQUID CRYSTAL DISPLAY}

본 발명은, 예를 들면 VA 모드의 액정을 이용한 액정 표시 장치 및 그 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the liquid crystal display device which used the liquid crystal of VA mode, for example, and its manufacturing method.

근래, 액정 표시 장치(LCD : Liquid Crystal Display)에서는 예를 들면 VA(Vertical Alig㎚ent : 수직 배향) 모드가 사용되고 있다. 액정 표시 장치에서는, 화소 전극을 갖는 기판과 대향 전극을 갖는 기판 사이에, 굴절율 이방성을 갖는 액정층이 밀봉되는데, 이 액정층에 전압을 인가하여 굴절율 이방성의 축을 변화시킴으로써, 그곳을 통과하는 광의 투과율을 제어한다. 이와 같이, 액정 표시 장치는, 전기적인 자극을 광학적인 스위칭에 이용하는 표시 디바이스이다.In recent years, for example, VA (Vertical Alignment: vertical alignment) mode is used in a liquid crystal display (LCD). In a liquid crystal display device, a liquid crystal layer having refractive index anisotropy is sealed between a substrate having a pixel electrode and a substrate having a counter electrode, and the transmittance of light passing there through by applying a voltage to the liquid crystal layer to change the axis of refractive index anisotropy. To control. In this way, the liquid crystal display device is a display device which uses electrical stimulation for optical switching.

VA 모드의 액정 표시 장치에서는, 액정층이, 부(負)의 유전율 이방성, 즉 액정 분자의 유전율이 그 단축 방향보다도 장축 방향에서 작다는 성질을 갖고 있다. 이에 의해, 액정층에서는, 전압 무인가시(오프 상태)에는 액정 분자의 장축 방향이 기판면에 대해 거의 수직한 방향에 따라 배향하고, 전압 인가시(온 상태)에는, 그 전압의 크기에 응하여 액정 분자가 경사진(기울어진) 배향이 된다.In the VA mode liquid crystal display device, the liquid crystal layer has negative dielectric anisotropy, that is, the dielectric constant of the liquid crystal molecules is smaller in the major axis direction than the minor axis direction. Thus, in the liquid crystal layer, when no voltage is applied (off state), the long axis direction of the liquid crystal molecules is aligned in a direction substantially perpendicular to the substrate surface, and when voltage is applied (on state), the liquid crystal responds to the magnitude of the voltage. The molecule is in an inclined (tilted) orientation.

그런데, 전압 무인가의 상태에서 액정층에 전압이 인가되면, 기판면에 거의 수직하게 배향하고 있던 액정 분자가 기울어지는데, 그 기울어지는 방향은 임의이다. 이 때문에, 액정 분자의 배향이 흐트러지고, 전압에 대한 응답이 늦어진다, 또는 소망하는 투과율을 얻기 어려운 등의 폐해가 발생한다.By the way, when a voltage is applied to the liquid crystal layer in a state where no voltage is applied, the liquid crystal molecules oriented almost perpendicular to the substrate surface incline, but the inclination direction is arbitrary. For this reason, the orientation of a liquid crystal molecule is disturbed, and a response, such as a response to a voltage is slowed or a desired transmittance | permeability is hard to produce, etc. generate | occur | produce.

그래서, 전압 응답시에 있어서의 액정 분자의 배향을 규제하는 수법으로서, 지금까지도 다양한 제안이 이루어지고 있다. 예를 들면, MVA(Multi-domain Vertical Alig㎚ent) 방식이나 PVA(Patterned Vertical Alig㎚ent) 방식, 또는 광배향막을 사용하는 수법(예를 들면, 일본국 특개평5-232473호 공보 참조)이 제안되어 있다. PVA 방식에서는, 슬릿이나 리브(돌기)를 이용함에 의해, 배향 제어를 행하면서 고시야각을 실현한다. 최근에는, 이 밖에도, 화소 전극에 복수의 미세한 슬릿을 마련하고, 대향 전극을 슬릿이 없는 베타 전극으로 한 구조(이른바 파인(fine) 슬릿 구조)가 제안되어 있다(예를 들면, 일본국 특개2002-357830호 공보 참조).Therefore, various proposals have been made so far as a method of regulating the orientation of liquid crystal molecules at the time of voltage response. For example, a technique using a multi-domain vertical aliasing (MVA) method, a patterned vertical aliasing (PVA) method, or a photo-alignment film (for example, see Japanese Patent Application Laid-Open No. 5-232473) Proposed. In the PVA method, a high viewing angle is realized while performing orientation control by using a slit or a rib. Recently, in addition, a structure (so-called fine slit structure) in which a plurality of fine slits are provided on the pixel electrode and the counter electrode is a beta electrode without slits has been proposed (for example, Japanese Patent Laid-Open No. 2002). -357830 publication).

그러나, 상기한 바와 같은 수법에서는, 전압 응답 특성을 개선할 수는 있는 것이지만, 액정층 중, 슬릿에 대응하는 부분(슬릿의 바로 위)에서는, 전압이 인가되지 않고, 액정 분자가 배향하기 어렵다(기울어지기 어렵다). 이 때문에, 슬릿 위치에 대응하여 암선(dark line)(국소적으로 광투과량이 적은 부분)이 생기고, 고투과율을 얻기 어렵다는 문제가 있다.However, in the above-described method, the voltage response characteristic can be improved, but in the portion corresponding to the slit (just above the slit) in the liquid crystal layer, no voltage is applied and the liquid crystal molecules are difficult to align ( Hard to tilt). For this reason, there exists a problem that a dark line (region where light transmittance is small locally) arises corresponding to a slit position, and high transmittance is hard to be obtained.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 그 목적은, 양호한 전압 응답 특성을 유지하면서, 고투과율을 실현하는 것이 가능한 액정 표시 장치 및 액정 표시 장치의 제조 방법을 제공하는 것에 있다.This invention is made | formed in view of such a problem, and the objective is to provide the liquid crystal display device and the manufacturing method of a liquid crystal display device which can implement | achieve a high transmittance, maintaining a favorable voltage response characteristic.

본 발명의 액정 표시 장치는, 액정층과, 액정층을 끼우고 대향 배치된 제 1 및 제 2의 기판과, 제 1의 기판의 액정층측에 마련된 복수의 화소 전극과, 복수의 화소 전극에 대향하여 제 2의 기판에 마련된 대향 전극을 구비한 것이다. 화소 전극 및 대향 전극의 한쪽 또는 양쪽의 액정층측의 면이 요철 구조를 갖고 있다.The liquid crystal display device of the present invention includes a liquid crystal layer, first and second substrates sandwiched by sandwiching the liquid crystal layer, a plurality of pixel electrodes provided on the liquid crystal layer side of the first substrate, and a plurality of pixel electrodes. It is provided with a counter electrode provided on the second substrate. The surface on the liquid crystal layer side of one or both of the pixel electrode and the counter electrode has an uneven structure.

본 발명의 액정 표시 장치의 제조 방법은, 제 1의 기판상에 복수의 화소 전극을 형성하는 공정과, 제 2의 기판상에 대향 전극을 형성하는 공정과, 제 1 및 제 2의 기판 사이에 화소 전극 및 대향 전극을 대향시켜서 액정층을 밀봉하는 공정과, 화소 전극과 대향 전극을 통하여 액정층에 전압을 인가하면서 액정층을 노광함에 의해, 액정층에 프리틸트(pre-tilt)를 부여하는 공정을 포함하고, 화소 전극 및 대향 전극의 한쪽 또는 양쪽의 액정층측의 면에 요철 구조를 형성하는 것이다.The manufacturing method of the liquid crystal display device of this invention is a process of forming a some pixel electrode on a 1st board | substrate, forming a counter electrode on a 2nd board | substrate, and between a 1st and 2nd board | substrate. Sealing the liquid crystal layer by opposing the pixel electrode and the counter electrode; and exposing the liquid crystal layer by applying a voltage to the liquid crystal layer through the pixel electrode and the counter electrode, thereby providing pre-tilt to the liquid crystal layer. It includes a step and forms an uneven structure on the surface of the liquid crystal layer side of one or both of a pixel electrode and a counter electrode.

본 발명의 액정 표시 장치 및 그 제조 방법에서는, 화소 전극 및 대향 전극의 한쪽 또는 양쪽의 액정층측의 면에 요철 구조를 마련함에 의해, 전압 인가시의 액정층에서는, 요철 구조에서의 오목면 및 볼록면 사이의 고저차(단차)에 의해, 전계 왜곡(횡전계)이 발생한다. 한편으로, 슬릿과 같은 전극 노치(notch) 부분이 존재하지 않기 때문에, 액정층에 있어서 전압이 인가되지 않는 영역이 없어지고, 국소적인 영역에서 액정 분자의 배향이 불충분하게 되는 것이 억제된다.In the liquid crystal display device and the manufacturing method thereof of the present invention, the concave and convex portions of the concave-convex structure in the concave-convex structure are provided in the liquid crystal layer at the time of voltage application by providing the concave-convex structure on the side of the liquid crystal layer on either or both of the pixel electrode and the counter electrode. Due to the height difference (step difference) between the surfaces, electric field distortion (lateral electric field) occurs. On the other hand, since an electrode notch portion such as a slit does not exist, the region where no voltage is applied in the liquid crystal layer is eliminated, and insufficient alignment of the liquid crystal molecules in the local region is suppressed.

본 발명의 액정 표시 장치 및 액정 표시 장치의 제조 방법에 의하면, 화소 전극 및 대향 전극의 한쪽 또는 양쪽의 액정층측의 면에 요철 구조를 마련하도록 하였기 때문에, 전압 인가시에는, 액정층에 전계 왜곡을 발생시켜, 이에 의해 프리틸트 부여를 효율적으로 행할 수 있다. 또한, 국소적인 영역에서 액정 분자의 배향이 불충분하게 되는 것을 억제할 수 있기 때문에, 그 결과, 투과율의 저하를 억제할 수 있다. 따라서, 양호한 전압 응답 특성을 유지하면서, 고투과율을 실현하는 것이 가능해진다.According to the liquid crystal display device and the manufacturing method of the liquid crystal display device of the present invention, since the concave-convex structure is provided on the side of the liquid crystal layer on one or both sides of the pixel electrode and the counter electrode, the electric field distortion is applied to the liquid crystal layer at the time of voltage application. And pretilt can be efficiently performed by this. Moreover, since it becomes possible to suppress that orientation of liquid crystal molecules is insufficient in a local area | region, as a result, the fall of a transmittance | permeability can be suppressed. Therefore, it is possible to realize high transmittance while maintaining good voltage response characteristics.

도 1은 본 발명의 한 실시의 형태에 관한 액정 표시 장치의 전체 구성을 도시하는 블록도.
도 2는 도 1에 도시한 화소의 일부 영역을 도시하는 단면도.
도 3a 내지 도 3c는 도 2에 도시한 화소 전극의 평면도 및 단면 확대도.
도 4a 및 도 4b는 화소 전극의 다른 구성을 도시하는 평면도.
도 5a 내지 도 5e는 화소 전극의 다른 구성을 도시하는 평면도.
도 6a 및 도 6b는 화소 전극의 다른 구성을 도시하는 평면도.
도 7은 액정 분자의 틸트각을 설명하기 위한 모식도.
도 8a 내지 도 8c는 도 1에 도시한 액정 표시 장치의 제조 방법(화소 전극의 형성 공정)을 설명하기 위한 단면도.
도 9a 및 도 9b는 도 8a 내지 도 8c에 계속되는 공정(프리틸트 부여 공정)을 설명하기 위한 단면 모식도.
도 10은 비교예에 관한 액정 표시 장치에서의 화소의 일부 영역을 도시하는 단면도.
도 11은 비교예에서의 전극 부근의 액정 분자의 배향 상태를 모식적으로 도시하는 평면도 및 단면도.
도 12는 실시의 형태에서의 전극 부근의 액정 분자의 배향 상태를 모식적으로 도시하는 평면도 및 단면도.
도 13은 실시의 형태에서의 전계 분포(등전위 분포)를 도시한 특성도.
도 14는 비교예에서의 전계 분포(등전위 분포)를 도시한 특성도.
도 15a 및 도 15b는 전압과 응답 시간의 관계를 도시하는 특성도 및 전압과 투과율과의 관계를 도시하는 특성도.
도 16a 및 도 16b는 투과율 분포의 측정 결과를 도시한 평면도.
도 17은 변형례 1에 관한 액정 표시 패널에서의 화소의 일부 영역을 도시하는 단면도.
도 18a 내지 도 18c는 도 17에 도시한 화소 전극의 형성 프로세스를 설명하기 위한 단면도.
도 19a 내지 도 19c는 변형례 2에 관한 화소 전극의 형성 프로세스를 설명하기 위한 단면도.
도 20은 변형례 3에 관한 액정 표시 패널에서의 화소의 일부 영역을 도시하는 단면도.
도 21은 도 20에 도시한 액정 표시 패널의 투과율 분포의 측정 결과를 도시한 평면도.
도 22는 변형례 4에 관한 액정 표시 패널에서의 화소의 일부 영역을 도시하는 단면도.
도 23은 변형례 5-1에 관한 요철 구조를 설명하기 위한 단면도.
도 24a 및 도 24b는 변형례 5-2에 관한 요철 구조를 설명하기 위한 단면도.
도 25는 변형례 5-3에 관한 요철 구조를 설명하기 위한 단면도.
도 26은 변형례 5-4에 관한 요철 구조를 설명하기 위한 단면도.
도 27은 변형례 5-5에 관한 요철 구조를 설명하기 위한 단면도.
도 28a 및 도 28b는 변형례 6에 관한 화소 전극(전극 단부 구조)을 설명하기 위한 사시도 및 평면도.
도 29는 파인 슬릿 구조를 갖는 샘플의 구조를 도시하는 사시도.
도 30은 도 28a 및 도 28b에 도시한 화소 전극을 이용한 샘플의 전압과 투과율과의 관계를 도시하는 특성도.
도 31은 도 28a 및 도 28b에 도시한 화소 전극을 이용한 샘플의 전압과 틸트각과의 관계를 도시하는 특성도.
도 32는 도 28a 및 도 28b에 도시한 화소 전극을 이용한 샘플의 전압과 응답 속도와의 관계를 도시하는 특성도.
도 33a 내지 도 33c는 전압 응답시에 있어서의 액정 분자의 경사를 나타내는 시뮬레이션 결과를 도시하는 도면.
도 34a 및 도 34b는 전극 부근의 액정 분자의 배향 상태를 도시하는 모식도.
도 35a 내지 도 35c는 파인 슬릿 구조인 경우의 배향 상태를 설명하기 위한 모식도.
도 36a 및 도 36b는 도 28a 및 eh 28b에 도시한 화소 전극의 다른 구조예를 설명하기 위한 사시도 및 평면도.
도 37은 실시예 1에 관한 단차(㎚) 및 투과율의 관계를 도시하는 특성도.
도 38은 실시예 2에 관한 요철 구조의 스케일을 설명하기 위한 단면도.
도 39는 실시예 2에 관한 볼록면의 폭 및 투과율의 관계를 도시하는 특성도.
도 40은 실시예 3에 관한 요철 구조의 스케일을 설명하기 위한 단면도.
도 41은 실시예 3에 관한 볼록면의 단차 및 투과율의 관계를 도시하는 특성도.BRIEF DESCRIPTION OF THE DRAWINGS The block diagram which shows the whole structure of the liquid crystal display device which concerns on one Embodiment of this invention.
FIG. 2 is a cross-sectional view illustrating a partial region of the pixel illustrated in FIG. 1. FIG.
3A to 3C are plan views and cross-sectional enlarged views of the pixel electrode shown in FIG. 2;
4A and 4B are plan views illustrating another configuration of the pixel electrode.
5A to 5E are plan views illustrating another configuration of the pixel electrode.
6A and 6B are plan views illustrating another configuration of the pixel electrode.
7 is a schematic diagram for explaining a tilt angle of liquid crystal molecules.
8A to 8C are cross-sectional views for explaining a method for forming a liquid crystal display device (process for forming a pixel electrode) shown in FIG. 1.
9A and 9B are cross-sectional schematic diagrams for explaining a step (pretilt applying step) subsequent to Figs. 8A to 8C.
10 is a cross-sectional view showing a partial region of a pixel in a liquid crystal display device according to a comparative example.
11 is a plan view and a sectional view schematically illustrating the alignment state of liquid crystal molecules near an electrode in a comparative example.
12 is a plan view and a cross-sectional view schematically showing the alignment state of liquid crystal molecules near an electrode in the embodiment;
FIG. 13 is a characteristic diagram showing an electric field distribution (equal potential distribution) in the embodiment; FIG.
14 is a characteristic diagram showing electric field distribution (equal potential distribution) in a comparative example.
15A and 15B are characteristic diagrams showing the relationship between voltage and response time, and characteristic diagrams showing relationship between voltage and transmittance.
16A and 16B are plan views showing measurement results of transmittance distribution.
17 is a cross-sectional view showing a portion of a pixel in a liquid crystal display panel according to Modification Example 1. FIG.
18A to 18C are cross-sectional views for explaining a process for forming a pixel electrode shown in FIG. 17.
19A to 19C are cross-sectional views illustrating a process of forming a pixel electrode according to Modification Example 2. FIGS.
20 is a cross-sectional view showing a portion of a pixel in a liquid crystal display panel according to Modification Example 3. FIG.
21 is a plan view showing a measurement result of transmittance distribution of the liquid crystal display panel shown in FIG. 20;
FIG. 22 is a cross-sectional view showing a portion of a pixel in a liquid crystal display panel according to Modification Example 4. FIG.
23 is a cross-sectional view illustrating a concave-convex structure according to Modification Example 5-1.
24A and 24B are sectional views for explaining the concave-convex structure according to Modification 5-2.
25 is a cross-sectional view illustrating a concave-convex structure according to Modification Example 5-3.
26 is a cross-sectional view illustrating a concave-convex structure according to Modification Example 5-4.
27 is a cross-sectional view illustrating a concave-convex structure according to Modification 5-5.
28A and 28B are a perspective view and a plan view for explaining a pixel electrode (electrode end structure) according to Modification 6. FIG.
29 is a perspective view illustrating a structure of a sample having a fine slit structure.
30 is a characteristic diagram showing the relationship between the voltage and transmittance of a sample using the pixel electrodes shown in FIGS. 28A and 28B.
Fig. 31 is a characteristic diagram showing a relationship between the voltage and the tilt angle of a sample using the pixel electrodes shown in Figs. 28A and 28B.
32 is a characteristic diagram showing a relationship between a voltage and a response speed of a sample using the pixel electrodes shown in FIGS. 28A and 28B.
33A to 33C are diagrams showing simulation results showing the inclination of liquid crystal molecules at the time of voltage response.
34A and 34B are schematic diagrams showing an alignment state of liquid crystal molecules near an electrode.
35A to 35C are schematic views for explaining an alignment state in the case of a fine slit structure.
36A and 36B are a perspective view and a plan view for illustrating another structural example of the pixel electrode shown in FIGS. 28A and eh 28B.
37 is a characteristic diagram showing a relationship between a level difference (nm) and transmittance according to Example 1. FIG.
38 is a cross-sectional view for illustrating a scale of the uneven structure according to the second embodiment.
39 is a characteristic diagram showing the relationship between the width of the convex surface and the transmittance according to Example 2. FIG.
40 is a cross-sectional view for illustrating a scale of the uneven structure according to the third embodiment.
41 is a characteristic diagram showing a relationship between a step height of a convex surface and a transmittance according to Example 3. FIG.

이하, 본 발명의 실시의 형태에 관해 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail with reference to drawings. The description will be made in the following order.

1. 실시의 형태(화소 전극의 표면에 요철 구조를 마련하고, 이면을 평탄하게 한 예)1. Embodiment (the example which provided the uneven structure on the surface of a pixel electrode, and made the back surface flat)

2. 변형례 1(화소 전극의 하지층(foundation layer)(평탄화막)에 요철 구조를 마련한 예)2. Modification 1 (Example of providing an uneven structure on the foundation layer (flattening film) of the pixel electrode)

3. 변형례 2(화소 전극의 요철 구조를 2단계 프로세스로 형성한 예)3. Modification 2 (Example in which the uneven structure of the pixel electrode was formed by a two-step process)

4. 변형례 3(화소 전극의 요철 구조가 테이퍼(taper)를 갖는 예)4. Modification 3 (Example in which the uneven structure of the pixel electrode has a taper)

5. 변형례 4(화소 전극의 요철 구조가 역테이퍼를 갖는 예)5. Modification 4 (Example in which the uneven structure of the pixel electrode has an inverse taper)

6. 변형례 5-1 내지 5-5(화소 전극의 하지층에 요철 구조를 마련하는 경우의 상세 구성례)6. Modifications 5-1 to 5-5 (detailed configuration example in the case of providing an uneven structure in the underlying layer of the pixel electrode)

7. 변형례 6(화소 전극 단부의 구조예)7. Modification 6 (Structural example of pixel electrode end)

8. 실시예8. Example

·실시예 1(요철 구조의 단차를 변화시킨 경우의 투과율의 측정 결과)Example 1 (Measurement Result of Transmittance in Case of Changing Steps of Uneven Structure)

·실시예 2(변형례 3에서 윗바닥(上底)의 폭을 변화시킨 경우의 투과율의 측정 결과)Example 2 (result of measurement of transmittance when the width of the upper floor was changed in the modification 3)

·실시예 3(변형례 3에서 단차를 변화시킨 경우의 투과율의 측정 결과)
Example 3 (Measurement Result of Transmittance When Step Changes in Variant 3)

<1. 실시의 형태><1. Embodiment of embodiment>

[액정 표시 장치(1)의 구성][Configuration of Liquid Crystal Display Device 1]

도 1은, 본 발명의 한 실시의 형태에 관한 액정 표시 장치(액정 표시 장치(1))의 전체 구성을 도시하는 것이다. 액정 표시 장치(1)는, 예를 들면 액정 표시 패널(2), 백라이트(3), 데이터 드라이버(51), 게이트 드라이버(52), 타이밍 제어부(61) 및 백라이트 구동부(62)를 구비하고, 외부 입력 신호(Din)에 의거하여 영상 표시를 행하는 것이다.FIG. 1: shows the whole structure of the liquid crystal display device (liquid crystal display device 1) which concerns on one Embodiment of this invention. The liquid crystal display device 1 includes, for example, a liquid crystal display panel 2, a backlight 3, a data driver 51, a gate driver 52, a timing controller 61, and a backlight driver 62, The video display is performed based on the external input signal Din.

백라이트(3)는, 액정 표시 패널(2)을 향하여 광을 조사하는 광원이고, 액정 표시 패널(2)의 배면(후술하는 편광판(19)측의 면)측에 배설되어 있다. 상기 백라이트(3)는, 예를 들면 LED(Light Emitting Diode : 발광 다이오드)나 CCFL(Cold Cathode Fluorescent Lamp) 등을 포함하는 것이다. 백라이트 구동부(62)는, 그 백라이트(3)의 점등 동작(발광 동작)을 제어하는 것이다.The backlight 3 is a light source that irradiates light toward the liquid crystal display panel 2, and is disposed on the rear surface (surface of the polarizing plate 19 side described later) of the liquid crystal display panel 2. The backlight 3 includes, for example, a light emitting diode (LED), a cold cathode fluorescent lamp (CCFL), or the like. The backlight driver 62 controls the lighting operation (light emitting operation) of the backlight 3.

타이밍 제어부(61)는, 게이트 드라이버(52), 데이터 드라이버(51) 및 백라이트 구동부(62)의 구동 타이밍을 제어함과 함께, 외부 입력 신호(Din)에 의거한 영상 신호를 데이터 드라이버(51)에 공급하는 것이다.The timing controller 61 controls the driving timing of the gate driver 52, the data driver 51, and the backlight driver 62, and transmits a video signal based on the external input signal Din to the data driver 51. To supply.

게이트 드라이버(52)는, 타이밍 제어부(61)에 의한 타이밍 제어에 따라, 액정 표시 패널(2) 내의 각 화소(10)를 구동하는 것이다. 데이터 드라이버(51)는, 타이밍 제어부(61)로부터 공급되는 영상 신호(외부 입력 신호(Din)에 의거한 영상 신호)에 대해 D/A 변환을 행함과 함께, 그 D/A 변환 후의 영상 신호를 액정 표시 패널(2)의 각 화소(10)에 출력하는 것이다.The gate driver 52 drives each pixel 10 in the liquid crystal display panel 2 according to the timing control by the timing control part 61. The data driver 51 performs D / A conversion on the video signal (video signal based on the external input signal Din) supplied from the timing controller 61, and performs the video signal after the D / A conversion. It outputs to each pixel 10 of the liquid crystal display panel 2.

액정 표시 패널(2)은, 게이트 드라이버(52)로부터 공급되는 구동 신호 및 데이터 드라이버(51)로부터 공급되는 영상 신호에 의거하여, 백라이트(3)로부터 발하여지는 광을 변조하는 것이다. 이 액정 표시 패널(2)은, 전체로서 매트릭스형상으로 배치된 복수의 화소(10)를 포함한다.The liquid crystal display panel 2 modulates the light emitted from the backlight 3 based on the drive signal supplied from the gate driver 52 and the video signal supplied from the data driver 51. The liquid crystal display panel 2 includes a plurality of pixels 10 arranged in a matrix as a whole.

도 2는, 액정 표시 패널(2)의 단면 구성을 도시하는 것이다. 단, 도 2에서는, 화소(10)의 일부 영역만을 나타내고 있다. 액정 표시 패널(2)은, 구동 기판(11)과 대향 기판(18) 사이에 액정층(15)을 끼워 넣은 것이고, 구동 기판(11) 및 대향 기판(18)의 외측에는, 편광판(19) 및 편광판(20)이 접합되어 있다. 구동 기판(11)상에는, 구동 기판(11)의 표면을 덮고서 평탄화막(12)이 형성되어 있다. 이 평탄화막(12)상에, 화소 전극(13)이 화소(10)마다 배설되어 있고, 이 화소 전극(13)의 표면을 덮고서 배향막(14)이 형성되어 있다. 대향 기판(18)의 액정층(15)측의 면에는, 유효 표시 영역의 거의 전면에 걸쳐서 대향 전극(17)이 마련되고, 이 대향 전극(17)의 표면을 덮고서 배향막(16)이 형성되어 있다.2 shows a cross-sectional structure of the liquid crystal display panel 2. In FIG. 2, only a partial region of the pixel 10 is shown. The liquid crystal display panel 2 sandwiches the liquid crystal layer 15 between the driving substrate 11 and the opposing substrate 18, and the polarizing plate 19 is located outside the driving substrate 11 and the opposing substrate 18. And the polarizing plate 20 are bonded to each other. On the drive substrate 11, the planarization film 12 is formed covering the surface of the drive substrate 11. The pixel electrode 13 is arrange | positioned for every pixel 10 on this planarization film 12, and the oriented film 14 is formed covering the surface of this pixel electrode 13. As shown in FIG. On the surface of the counter substrate 18 on the side of the liquid crystal layer 15, the counter electrode 17 is provided over almost the entire surface of the effective display area, and the alignment film 16 is formed covering the surface of the counter electrode 17. It is.

구동 기판(11)은, 예를 들면 유리 기판상에 화소(10)를 구동하기 위한 구동 회로, 예를 들면 전술한 게이트 드라이버(52), 데이터 드라이버(51), 타이밍 제어부(61) 및 백라이트 제어부(62) 등이 배설된 것이다. 이 구동 기판(11)상에서, 각 화소 전극(13)에는, 게이트 드라이버(52) 및 데이터 드라이버(51)로부터의 각 구동 신호가 전송되는 게이트선이나 소스선 등의 배선과, TFT(박막 트랜지스터)(어느것도 도시 생략) 등이 접속되어 있다.The driving substrate 11 is, for example, a driving circuit for driving the pixel 10 on a glass substrate, for example, the gate driver 52, the data driver 51, the timing controller 61, and the backlight controller described above. (62) is excreted. On this drive substrate 11, each pixel electrode 13 includes wirings such as gate lines and source lines through which the drive signals from the gate driver 52 and the data driver 51 are transmitted, and TFTs (thin film transistors). (Not shown in any of them) and the like are connected.

평탄화막(12)은, 상기한 바와 같은 구동 회로나 배선 등이 배설된 구동 기판(11)의 표면을 평탄화하는 오버코트막이다. 이 평탄화막(12)은, 열경화성 수지 또는 광반응성 수지로 이루어지는 유기막으로 이루어지는 절연막이고, 예를 들면 두께가 1㎛ 내지 10㎛이다. 또는, 이와 같은 유기막으로 이루어지는 평탄화막(12) 대신에, 예를 들면 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘산 질화막(SiON) 등의 무기 절연막이 마련되어 있어도 좋다.The planarization film 12 is an overcoat film which planarizes the surface of the drive board 11 in which the above drive circuits, wirings, etc. were arrange | positioned. The planarization film 12 is an insulating film made of an organic film made of a thermosetting resin or a photoreactive resin, and has a thickness of, for example, 1 µm to 10 µm. Alternatively, an inorganic insulating film such as silicon oxide film (SiO 2 ), silicon nitride film (SiN), silicon oxynitride film (SiON) or the like may be provided instead of the planarization film 12 made of such an organic film.

(화소 전극의 구성)(Configuration of Pixel Electrode)

화소 전극(13)은, 예를 들면 ITO(인듐주석 산화물)나 IZO 등의 투명 도전막으로 이루어지고, 표면(액정층(15)측의 면)에 요철 구조를 갖고 있다. 본 실시의 형태에서, 요철 구조는, 기판면에 평행한 방향에 따라 교대로 배열하는 오목면(13a) 및 볼록면(13b)을 갖음과 함께, 이들 사이의 단차(段差) 부분은, 기판면에 수직한 수직면(13c)으로 되어 있다. 또한, 화소 전극(13)의 액정층(15)측의 면만이 요철 구조를 갖고 있고, 평탄화막(12)측의 면은 평탄하게 되어 있다.The pixel electrode 13 consists of transparent conductive films, such as ITO (indium tin oxide) and IZO, for example, and has an uneven structure on the surface (surface of the liquid crystal layer 15 side). In the present embodiment, the uneven structure has a concave surface 13a and a convex surface 13b that are alternately arranged in a direction parallel to the substrate surface, and the stepped portion therebetween is a substrate surface. It is a vertical surface 13c perpendicular | vertical to. In addition, only the surface on the liquid crystal layer 15 side of the pixel electrode 13 has an uneven structure, and the surface on the flattening film 12 side is flat.

도 3a는, 화소 전극(13)의 평면 구성의 한 예를 모식적으로 도시한 것이다. 이와 같이, 화소 전극(13)에 마련된 요철 구조는, 예를 들면 소정의 패턴(요철 패턴)으로 형성되어 있다. 즉, 오목면(13a)이, 전극면 내의 복수의 방향(여기서는 4개의 방향(A1 내지 A4))에 따라 연재하여 마련되고, 그 밖의 부분이 볼록면(13b)으로 되어 있다. 이와 같은 요철 패턴을 갖음에 의해, 화소(10) 내에 배향 방향이 다른 영역이 형성(배향분할)되기 때문에, 시야각 특성이 향상한다.3A schematically illustrates an example of a planar configuration of the pixel electrode 13. Thus, the uneven structure provided in the pixel electrode 13 is formed in a predetermined pattern (uneven pattern), for example. That is, the concave surface 13a is provided extending along the some direction (here, four directions A1 to A4) in an electrode surface, and the other part is the convex surface 13b. By having such an uneven | corrugated pattern, since the area | region different from orientation direction is formed (orientation division) in the pixel 10, a viewing angle characteristic improves.

도 3b는, 화소 전극(13)의 단면 구성의 일부를 확대한 것이다. 오목면(13a)의 폭(S)은, 예를 들면 1㎛ 내지 20㎛인 것이 바람직하고, 이 오목면(13a)과 같은 방향으로 연재하는 볼록면(13b)의 폭(L)(=오목면(13a)끼리의 간격(피치))은, 예를 들면 1㎛ 내지 20㎛인 것이 바람직하다. 폭(S, L)이 1㎛보다 좁으면, 화소 전극(13)의 형성이 어려워지고, 충분한 수율을 확보하는 것이 곤란해진다. 한편, 폭(S, L)이 20㎛보다 넓으면, 구동 전압을 인가한 경우에, 화소 전극(13)과 대향 전극과의 사이에 양호한 경사 전계가 생기기 어려워지고, 액정 분자 전체의 배향이 약간 흐트러지기 쉽게 된다. 특히, 폭(S)이 2㎛ 이상 10㎛ 이하임과 함께, 폭(L)이 2㎛ 이상 10㎛ 이하인 것이 보다 바람직하다. 충분한 수율이 확보되면서, 구동 전압 인가시에 있어서의 액정 분자의 배향이 보다 양호하게 되기 때문이다.3B enlarges a part of the cross-sectional structure of the pixel electrode 13. The width S of the concave surface 13a is preferably 1 µm to 20 µm, for example, and the width L of the convex surface 13b extending in the same direction as the concave surface 13a (= concave) It is preferable that the space | interval (pitch) of surface 13a comrades is 1 micrometer-20 micrometers, for example. If the widths S and L are narrower than 1 mu m, the formation of the pixel electrode 13 becomes difficult, and it becomes difficult to secure a sufficient yield. On the other hand, when the widths S and L are wider than 20 µm, when a driving voltage is applied, a good inclined electric field is hardly generated between the pixel electrode 13 and the counter electrode, and the orientation of the entire liquid crystal molecules is slightly It becomes easy to be distracted. In particular, while width S is 2 micrometers or more and 10 micrometers or less, it is more preferable that width L is 2 micrometers or more and 10 micrometers or less. This is because the orientation of the liquid crystal molecules at the time of applying the driving voltage becomes better while ensuring a sufficient yield.

오목면(13a)부터 화소 전극(13) 이면까지의 거리(두께(Ta))는, 예를 들면 50㎚ 내지 250㎚인 것이 바람직하고, 볼록면(13b)부터 화소 전극(13) 이면까지의 거리(두께(Tb))는, 예를 들면 100㎚ 내지 300㎚인 것이 바람직하다. 상세는 후술하지만, 이들의 오목면(13a) 및 볼록면(13b) 사이의 단차(두께(Ta, Tb)의 차)에 응하여, 전압 인가시의 액정층(15)에서의 투과율이 변화한다. 단, 그 단차는, 50㎚ 이상인 것이 바람직하다. 양호한 배향 제어가 가능해지고, 충분한 수율을 확보할 수 있음과 함께, 투과율의 저하, 프로세스 시간의 연장을 막을 수 있기 때문이다.It is preferable that the distance (thickness Ta) from the concave surface 13a to the back surface of the pixel electrode 13 is 50 nm to 250 nm, for example, and from the convex surface 13b to the back surface of the pixel electrode 13 It is preferable that distance (thickness Tb) is 100 nm-300 nm, for example. Although details are mentioned later, the transmittance | permeability in the liquid crystal layer 15 at the time of voltage application changes with the step (difference of thickness Ta and Tb) between these concave surface 13a and the convex surface 13b. However, it is preferable that the level | step difference is 50 nm or more. It is because favorable orientation control can be attained, sufficient yield can be ensured, and the fall of a transmittance | permeability and prolongation of a process time can be prevented.

(화소 전극에서의 다른 요철 패턴예)(Another uneven pattern at the pixel electrode)

또한, 요철 패턴으로서는, 이와 같은 오목면(13a)이 4방향에 따라 연재하는 패턴으로 한정하지 않고, 예를 들면 스트라이프형상이나 V자형상 등 다양한 패턴을 채용할 수 있다. 또한, 오목면(13a)의 폭(S)이나 그 수, 볼록면(13b)의 폭(L)이나 그 수에 대해서도 임의로 설정 가능하다.As the concave-convex pattern, the concave surface 13a is not limited to a pattern extending along four directions, and various patterns such as a stripe shape or a V-shape can be adopted. The width S of the concave surface 13a, the number thereof, the width L of the convex surface 13b, and the number thereof can be arbitrarily set.

또한, 오목면(13a) 및 볼록면(13b)의 각 평면 형상을, 예를 들면 다음과 같이 설정하여도 좋다. 예를 들면 도 4a에 도시한 바와 같이, 화소 전극(13)의 에지부(EE)에서, 오목면(13a1) 및 볼록면(13b1)의 외측 단부(E1)가, 그들의 연재 방향(여기서는, 방향(A4))과 직교하는 방향에 따라 절단되는 구조(이하, 직각 구조라고 한다)로 하여도 좋다. 여기서, 도 3c에 도시한 바와 같이, 예를 들면 에지부(EE)에서 외측 단부(E0)가, 화소 전극(13)의 사각형 형상의 각 변에 따라 비스듬하게 절단되는 구조의 경우, 외측 단부(E0) 부근의 액정 분자는 화살표(태선(thick line) 방향으로 기울어져, 배향 제어의 장애가 될 우려가 있다. 그래서, 외측 단부(E1)를 상기한 바와 같은 직각 구조로 함으로써, 도 4e에 도시한 바와 같이, 외측 단부(E1) 부근의 액정 분자는 방향(A4)에 따라 기울어지기 쉽게 되고, 배향 제어가 용이해진다.In addition, you may set each planar shape of the concave surface 13a and the convex surface 13b as follows, for example. For example, as shown in FIG. 4A, in the edge portion EE of the pixel electrode 13, the outer end E1 of the concave surface 13a1 and the convex surface 13b1 has their extending directions (here, the direction A structure (hereinafter referred to as a right angle structure) may be cut along the direction orthogonal to (A4)). Here, as shown in FIG. 3C, for example, in the case where the outer end E0 is obliquely cut along the sides of the rectangular shape of the pixel electrode 13 at the edge portion EE, the outer end ( The liquid crystal molecules in the vicinity of E0 are inclined in the direction of the arrow (thick line), which may cause an obstacle in the orientation control. Thus, by making the outer end E1 in the right angle structure as described above, it is shown in Fig. 4E. As described above, the liquid crystal molecules near the outer end E1 tend to be inclined along the direction A4, and the alignment control becomes easy.

또는, 도 5a 내지 도 5e에 도시한 바와 같은 평면 구성으로 하여도 좋다. 단, 도 5a, 및 도 5b는 화소 전극 전체의 평면 구성을 도시한 것이고, 도 5c는 화소 전극의 일부, 도 5d는 하나의 오목면을 확대하여 도시한 것이다. 도 5a 및 도 5b에 도시한 바와 같이, 화소 전극(13)의 언저리(緣) 부분에서, 볼록면(13b2, 13b3)이 각각 연결되어 있는 구조라도 좋다. 또한 역으로, 도시는 하지 않지만, 언저리 부분에서 오목면(13a2, 13a3)이 각각 연결되어 있어도 좋다.Alternatively, a planar configuration as shown in Figs. 5A to 5E may be used. 5A and 5B show a planar structure of the entire pixel electrode, FIG. 5C shows a part of the pixel electrode, and FIG. 5D shows an enlarged view of one concave surface. As shown in FIGS. 5A and 5B, the convex surfaces 13b2 and 13b3 may be connected to each other at the edge of the pixel electrode 13. In addition, although not shown in figure, concave surfaces 13a2 and 13a3 may be respectively connected in the edge part.

또한, 도 5c에 도시한 바와 같이, 오목면(13a4)의 내측 단부(E2)(도 3a에서 영역(EC)에 대응하는 부분)가, 상기 외측 단부(E1)와 마찬가지로 오목면(13a4)의 연재 방향(여기서는 방향(A1))과 직교하는 방향에 따라 절단된 직각 구조로 되어 있어도 좋다. 또한, 오목면(13a4)의 외측 단부(E1)와 내측 단부(E2)의 양쪽이 직각 구조로 되어 있어도 좋다.In addition, as shown in FIG. 5C, the inner end E2 (part corresponding to the area EC in FIG. 3A) of the concave surface 13a4 has a concave surface 13a4 similar to the outer end E1. It may be a right angle structure cut along the direction orthogonal to the extending | stretching direction (here A1). In addition, both the outer end E1 and the inner end E2 of the concave surface 13a4 may have a right angle structure.

더욱, 상기한 바와 같은 직각 구조 외에도, 예를 들면 도 5d)에 도시한 바와 같이, 각 볼록면(13b5)의 외측 단부(E3)가 둥글게 성형되는 R형상을 갖고 있어도 좋다. 이에 의해, 도 5(D)의 화살표로 도시한 바와 같이 임의의 방향에 액정 분자를 배향시킬 수 있다. 또는, 그와 같은 R형상으로 한정하지 않고, 예를 들면 도 5e에 도시한 바와 같이, 외측 단부(E4)가 다각형 형상을 갖고 있어도 좋다. 또한, 도시하지 않지만, 각 오목면의 외측 단부와 내측 단부의 한쪽 또는 양쪽이, 상기한 바와 같은 R형상이나 다각형 형상을 갖고 있어도 좋다.Further, in addition to the above-described right angle structure, for example, as shown in FIG. 5D, the outer end portion E3 of each convex surface 13b5 may have an R shape in which a round shape is formed. Thereby, liquid crystal molecules can be oriented in arbitrary directions as shown by the arrow of FIG. 5 (D). Alternatively, the outer end E4 may have a polygonal shape, for example, as shown in FIG. 5E, without being limited to such an R shape. In addition, although not shown in figure, one or both of the outer edge part and the inner edge part of each concave surface may have R shape and polygon shape as mentioned above.

또한, 상기 설명에서는, 4개의 방향(A1 내지 A4)에 따라 오목면 및 볼록면이 각각 연재하여 마련된 화소 전극 구조(4개의 영역으로 배향 분할된 구조)를 예로 들었지만, 오목면 및 볼록면의 연재 방향은, 이것으로 한정되지 않는다. 예를 들면, 도 6a에 도시한 바와 같이, 오목면(13a7)이 전극면 내의 2개의 방향(A5, A6)에 따라 연재하여 마련되고, 그 밖의 부분이 볼록면(13b7)으로 되어 있는 구조(2개의 영역으로 배향 분할된 구조)라도 좋다. 또한, 도 6b에 도시한 바와 같이, 화소 전극의 언저리 부분에서 볼록면(13b8)이 연결되어 있는 구조라도 좋다. 또한, 이들의 2분할 구조의 경우에는, 편광판(19, 20)의 광학축이, 4분할 구조의 경우의 광축으로부터 45°비켜지게 된다.In addition, in the above description, the pixel electrode structure (structure divided into four regions) provided with concave and convex surfaces extending along the four directions A1 to A4 is taken as an example, but the concave and convex surfaces are extended. The direction is not limited to this. For example, as shown in FIG. 6A, the concave surface 13a7 is provided extending along two directions A5 and A6 in the electrode surface, and the other part becomes the convex surface 13b7 ( Structure oriented in two regions). In addition, as shown in Fig. 6B, the convex surface 13b8 may be connected at the edge of the pixel electrode. In the case of these two-divided structures, the optical axes of the polarizing plates 19 and 20 are shifted by 45 degrees from the optical axis in the case of the four-divided structure.

대향 기판(18)은, 유리 기판의 표면(대향 전극(17)측의 면 또는 편광판(20)측의 면)에, 예를 들면 적색(R), 녹(G), 청(B)의 필터가 배열하여 이루어지는 컬러 필터(도시 생략)를 갖는 것이다. 단, 이 컬러 필터는, 대향 기판(18)에 마련되어 있어도 좋지만, 구동 기판(11)에 마련되어 있어도 좋다(COA(Color Filter On Array)) 구조라도 좋다).The counter substrate 18 is, for example, a filter of red (R), green (G), and blue (B) on the surface of the glass substrate (the surface on the counter electrode 17 side or the surface on the polarizing plate 20 side). Has a color filter (not shown) which is arranged. However, this color filter may be provided in the opposing board | substrate 18, but may be provided in the drive board | substrate 11 (CoA (Color Filter On Array) structure) may be sufficient.

대향 전극(17)은, 예를 들면 ITO 등의 투명 도전막으로 이루어지고, 각 화소(10)에 공통의 전극으로서 (모든 화소 전극(13)과 대향하여) 마련되어 있다. 이 대향 전극(17)의 액정층(15)측의 면은, 여기서는 슬릿이나 간극 등이 없는 평탄한 면으로 되어 있다. 단, 대향 전극(17)은, 간극이나 슬릿 등의 전극 노치 부분이 없는 전극이면 좋고, 예를 들면 액정층(15)측의 면이 요철면으로 되어 있거나, 단차가 형성되어 있어도 좋다.The counter electrode 17 consists of transparent conductive films, such as ITO, for example, and is provided in the pixel 10 (as opposed to all the pixel electrodes 13) as a common electrode. The surface on the side of the liquid crystal layer 15 of the counter electrode 17 is a flat surface without a slit, a gap, or the like here. However, the counter electrode 17 may be an electrode having no electrode notched portion such as a gap or a slit. For example, the surface on the liquid crystal layer 15 side may be an uneven surface, or a step may be formed.

배향막(14, 16)은, 예를 들면 수직 배향막이고, 액정층(15) 내의 액정 분자(상세하게는 배향막(14, 16) 부근의 액정 분자)를, 그 장축 방향(다이렉터(director))이 기판면에 대해 거의 수직하게 되도록 배향시키는 것이다. 이와 같은 배향막(14, 16)으로서는, 예를 들면 폴리이미드나 폴리실록산 등의 수직 배향제가 사용된다.The alignment films 14 and 16 are, for example, vertical alignment films, and the liquid crystal molecules (in particular, liquid crystal molecules in the vicinity of the alignment films 14 and 16) in the liquid crystal layer 15 are long-axis directions (directors). It is oriented so as to be substantially perpendicular to this substrate surface. As such alignment films 14 and 16, vertical alignment agents, such as a polyimide and polysiloxane, are used, for example.

액정층(15)은, 예를 들면 수직 배향형의 액정 분자를 포함하는 것이다. 이 액정층(15)에서는, 액정 분자가, 예를 들면 장축 및 단축을 각각 중심축으로 하여 회전 대칭의 형상을 하고, 부(negative)의 유전율 이방성(장축 방향에서의 유전율이 단축 방향보다도 작은 성질)를 나타낸다.The liquid crystal layer 15 contains liquid crystal molecules of vertical alignment type, for example. In this liquid crystal layer 15, liquid crystal molecules have a rotationally symmetrical shape, for example, with the major axis and the minor axis as the central axis, respectively, and the negative dielectric anisotropy (the dielectric constant in the major axis direction is smaller than the minor axis direction). ).

이 액정층(15)에서는, 도 7에 도시한 바와 같이, 배향막(14, 16)과의 계면 부근의 액정 분자(액정 분자(15a))가, 배향막(14, 16)으로부터의 규제에 의해 장축 방향(D1)이 기판면에 거의 수직하게 되도록 배향하면서, 그 수직 방향에서 약간 기울어진 상태로 유지되어 있다. 즉, 액정층(15)의 배향막(14, 16)과의 계면 부근에서는, 이른바 프리틸트가 부여되어 있고, 액정 분자(15a)의 수직 방향에서의 경사각(틸트각)(θ)은, 예를 들면 1°내지 4°정도이다. 틸트각(θ)이 클수록, 시작의 응답 속도는 빨라지지만, 전압 무인가시에 있어서의 흑휘도가 저하되기 때문에, 콘트라스트가 악화한다. 이와 같은 프리틸트는, 액정층(15)의 배향막(14, 16)과의 계면 부근에서 폴리머에 의해 유지되고, 이 계면 부근의 액정 분자의 배향을 모방하여 다른 액정 분자(예를 들면 액정층(15)의 두께 방향에서 중앙 부근의 액정 분자)도 동등한 방향으로 배향하고 있다.In this liquid crystal layer 15, as shown in FIG. 7, the liquid crystal molecules (liquid crystal molecules 15a) near the interface with the alignment films 14 and 16 have a long axis due to restrictions from the alignment films 14 and 16. While the orientation D1 is oriented so as to be substantially perpendicular to the substrate surface, it is kept inclined slightly in the vertical direction. That is, so-called pretilt is provided near the interface with the alignment films 14 and 16 of the liquid crystal layer 15, and the inclination angle (tilt angle) θ in the vertical direction of the liquid crystal molecules 15a is given as an example. For example, 1 ° to 4 °. The larger the tilt angle [theta], the faster the response speed at the start, but since the black luminance at the time of no voltage application is lowered, the contrast deteriorates. Such a pretilt is held by the polymer near the interface with the alignment films 14 and 16 of the liquid crystal layer 15, and mimics the alignment of the liquid crystal molecules near the interface to form other liquid crystal molecules (for example, liquid crystal layer ( Liquid crystal molecules near the center in the thickness direction of 15) are also aligned in the same direction.

편광판(19) 및 편광판(20)은, 예를 들면 서로 크로스 니콜(cross-nichol)의 상태로 배치되어 있고, 백라이트(3)로부터의 광을 전압 무인가 상태(오프 상태)에서는 차단시키고, 전압 인가 상태(온 상태)에서는 투과시키도록 되어 있다. 즉, 노멀리 블랙형(normally black type)이 되도록, 편광판(19) 및 편광판(20)이 구동 기판(11) 및 대향 기판(18)에 접합되어 있다.The polarizing plate 19 and the polarizing plate 20 are arrange | positioned in the state of the cross nicol mutually, for example, block the light from the backlight 3 in the voltage free state (off state), and apply a voltage. In the state (on state), it is made to transmit. That is, the polarizing plate 19 and the polarizing plate 20 are joined to the drive board | substrate 11 and the opposing board | substrate 18 so that it may become normally black type.

[액정 표시 장치(1)의 제조 방법][Manufacturing Method of Liquid Crystal Display Device 1]

(1. 패널 밀봉 공정)(1.panel sealing process)

액정 표시 장치(1)는, 예를 들면 다음과 같이 하여 제조할 수 있다. 즉, 우선 도 8a에 도시한 바와 같이, 구동 기판(11)의 표면을 덮도록, 평탄화막(12)을 예를 들면 스핀 코트법에 의해 성막한다. 또한, 이 평탄화막(12) 대신에 무기 절연막을 성막하는 경우에는, 예를 들면 CVD법에 의해, 상술한 바와 같은 실리콘 산화막 등을 형성하면 좋다. 이 후, 도 8b에 도시한 바와 같이, 평탄화막(12)상의 전면에 걸쳐서, 예를 들면 ITO로 이루어지는 화소 전극(13)을 예를 들면 증착법이나 스퍼터법에 의해 성막한다. 계속해서, 도 8c에 도시한 바와 같이, 화소 전극(13)의 선택 영역(오목면(13a)에 대응하는 영역)을, 예를 들면 포토 리소그래피에 의한 하프 에칭법에 의해 제거함에 의해, 오목면(13a), 볼록면(13b), 및 수직면(13c)으로 이루어지는 요철 구조를 형성한다. 또한, 평탄화막(12)에는 콘택트 홀을 마련하고, 이 콘택트 홀을 통하여 화소 전극(13)을 각각, 구동 기판(11)상에 형성된 구동 회로에 전기적으로 접속되도록 한다.The liquid crystal display device 1 can be manufactured as follows, for example. That is, as shown in FIG. 8A, the planarization film 12 is formed into a film by the spin coat method, for example so that the surface of the drive substrate 11 may be covered. In addition, when forming an inorganic insulating film instead of this planarization film 12, what is necessary is just to form the silicon oxide film mentioned above by the CVD method, for example. Subsequently, as shown in FIG. 8B, the pixel electrode 13 made of, for example, ITO is formed over the entire surface on the planarization film 12 by, for example, a vapor deposition method or a sputtering method. Subsequently, as shown in FIG. 8C, the concave surface is removed by removing the selected region (region corresponding to the concave surface 13a) of the pixel electrode 13 by, for example, a half etching method by photolithography. The uneven structure which consists of 13a, the convex surface 13b, and the vertical surface 13c is formed. In addition, a contact hole is provided in the planarization film 12, and the pixel electrode 13 is electrically connected to the driving circuit formed on the driving substrate 11, respectively, through the contact hole.

이와 같이 하여 형성한 화소 전극(13)의 표면, 구체적으로는 오목면(13a), 볼록면(13b), 및 수직면(13c)을 덮도록, 수직 배향제를 예를 들면 스핀 코트법에 의해 도포하고, 베이크함에 의해, 배향막(14)을 형성한다.In order to cover the surface of the pixel electrode 13 formed in this way, specifically, the concave surface 13a, the convex surface 13b, and the vertical surface 13c, a vertical alignment agent is apply | coated by the spin coat method, for example. By baking, the alignment film 14 is formed.

한편, 대향 기판(18)의 표면에, 대향 전극(17)을 예를 들면 증착법이나 스퍼터법에 의해 성막한 후, 이 대향 전극(17)의 표면에 수직 배향제를, 예를 들면 스핀 코트법에 의해 도포하고, 베이크함에 의해, 배향막(16)을 형성한다.On the other hand, after the counter electrode 17 is formed into a film by the vapor deposition method or the sputtering method on the surface of the counter substrate 18, a vertical alignment agent is applied to the surface of this counter electrode 17, for example by the spin coat method. Is applied, and the alignment film 16 is formed by baking.

이 후, 구동 기판(11)의 주연(周緣) 영역에, 예를 들면 UV 경화성이나 열경화성의 실(seal) 부를 인쇄하고, 이 실 부에 둘러싸여진 영역에, 예를 들면 UV 경화성의 모노머를 혼입시킨 액정층(15)을 적하 주입한다. 이 후, 구동 기판(11)상에, 대향 기판(18)을, 예를 들면 감광성의 아크릴 수지로 이루어지는 스페이서를 통하여 맞겹쳐, 실 부를 경화시킨다. 이와 같이 하여, 구동 기판(11) 및 대향 기판(18) 사이에 액정층(15)이 밀봉된 패널 밀봉체가 형성된다.Thereafter, for example, a UV curable or thermosetting seal portion is printed in the peripheral region of the drive substrate 11, and, for example, a UV curable monomer is mixed in the region surrounded by the seal portion. The injected liquid crystal layer 15 is dripped. Thereafter, the opposing substrate 18 is laminated on the drive substrate 11 via a spacer made of, for example, a photosensitive acrylic resin, and the seal portion is cured. In this way, a panel seal body in which the liquid crystal layer 15 is sealed is formed between the drive substrate 11 and the counter substrate 18.

(2. 프리틸트 부여 공정)(2.Pretilt giving process)

계속해서, 상기한 바와 같이 하여 형성한 패널 밀봉체에서, 액정층(15)에 전압을 인가하면서 노광(UV 조사)함에 의해, 액정층(15)에 프리틸트를 부여한다. 구체적으로는, 도 9a에 도시한 바와 같이, 대향 전극(17) 및 화소 전극(13)을 통하여 액정층(15)에 전압(V)을 인가한다.Subsequently, in the panel sealing body formed as mentioned above, the pretilt is given to the liquid crystal layer 15 by exposure (UV irradiation), applying a voltage to the liquid crystal layer 15. Specifically, as shown in FIG. 9A, the voltage V is applied to the liquid crystal layer 15 through the counter electrode 17 and the pixel electrode 13.

이 전압 인가에 의해, 액정층(15)에서는, 화소 전극(13) 표면에 형성된 오목면(13a) 및 볼록면(13b) 사이의 고저차(단차)에 기인하여, 전계 왜곡(횡전계)이 발생한다. 이에 의해, 액정 분자(15a)가 화소 전극(13)의 요철 패턴에 응하여 기울어진다. 이 액정 분자(15a)가 기울어진 상태에서, UV 조사를 행함에 의해, 액정층(15)에 혼입된 모노머가, 배향막(14, 16)과의 계면 부근에서 경화한다. 그 후, 도 9b에 도시한 바와 같이, 액정층(15)을 전압 무인가 상태로 되돌리면, 그 계면 부근에 형성된 폴리머가 액정 분자(15a)를 수직 방향에서 약간 기울인 상태로 유지한다. 이와 같이 하여, 액정 분자(15a)에는, 도 7에 도시한 바와 같은 틸트각(θ)이 부여된다.This voltage application causes electric field distortion (transverse electric field) in the liquid crystal layer 15 due to the height difference (step difference) between the concave surface 13a and the convex surface 13b formed on the surface of the pixel electrode 13. do. As a result, the liquid crystal molecules 15a are inclined in response to the uneven pattern of the pixel electrode 13. By performing UV irradiation in the state in which this liquid crystal molecule 15a was inclined, the monomer mixed in the liquid crystal layer 15 hardens in the vicinity of the interface with the alignment films 14 and 16. Thereafter, as shown in FIG. 9B, when the liquid crystal layer 15 is returned to the voltage-free state, the polymer formed near the interface keeps the liquid crystal molecules 15a slightly inclined in the vertical direction. In this manner, the tilt angle θ as shown in FIG. 7 is given to the liquid crystal molecules 15a.

상기한 바와 같이 하여 프리틸트 부여 후의 패널 밀봉체의 구동 기판(11)의 이면에, 편광판(19), 대향 기판(18)의 표면에 편광판(20)을, 서로 크로스 니콜 배치가 되도록 접합한다. 이에 의해, 도 1에 도시한 액정 표시 장치(1)가 완성된다.As described above, the polarizing plates 20 are bonded to the surfaces of the polarizing plates 19 and the opposing substrates 18 on the back surface of the driving substrate 11 of the panel sealing body after the pretilt application so as to have a cross nicol arrangement. Thereby, the liquid crystal display device 1 shown in FIG. 1 is completed.

또한, 프리틸트를 부여하기 위한 수법은, 상기한 것으로 한정되는 것은 아니고, 적어도 액정 봉입 후에, 전압을 인가하면서 노광하는 공정을 포함하는 것이면 좋다. 예를 들면, 다음과 같은 특수한 배향막을 사용하여, 프리틸트를 부여하여도 좋다. 즉, 측쇄(side chain)에서, 프리틸트 부여를 위한 기(基)와, 부여한 프리틸트를 고정하기 위한 기(감광기)를 포함하는 고분자를 갖는 배향막, 또는 감광성 모노머를 포함하는 배향막 등을 사용할 수 있다. 이와 같은 특수한 배향막을, 구동 기판(11)측 및 대향 기판(18)측의 한쪽 또는 양쪽에 형성하고(단, 한쪽의 기판측에만 형성하는 경우는, 다른 편의 기판측에는 수직 배향막을 형성한다), 모노머를 포함하지 않는 VA형의 액정을 봉입한 후, 전압을 인가하면서 노광을 행한다. 이와 같은 수법에 의해서도, 프리틸트를 부여할 수 있다.In addition, the method for giving pretilt is not limited to the above-mentioned thing, What is necessary is just to include the process of exposing, applying a voltage at least after liquid crystal sealing. For example, pretilt may be provided using the following special orientation film. That is, in the side chain, an alignment film having a polymer containing a group for pretilt provision and a group (photosensitive group) for fixing the pretilt, or an alignment film containing a photosensitive monomer may be used. Can be. Such a special alignment film is formed on one or both sides of the driving substrate 11 side and the opposing substrate 18 side (however, when only one substrate side is formed, a vertical alignment film is formed on the other substrate side), After sealing the VA type liquid crystal which does not contain a monomer, exposure is performed, applying a voltage. Also by such a method, pretilt can be provided.

[액정 표시 장치(1)의 작용][Operation of the liquid crystal display device 1]

(영상 표시 동작)(Video display action)

액정 표시 장치(1)에서는, 이하의 요령으로 화소 전극(13)과 대향 전극(17) 사이에, 외부 입력 신호(Din)에 의거한 구동 전압을 인가함에 의해, 영상이 표시된다. 구체적으로는, 타이밍 제어부(61)의 제어에 응하여, 게이트 드라이버(52)가, 각 화소(10)에 접속된 게이트선에 주사 신호를 순차적으로 공급함과 함께, 데이터 드라이버(51)가, 외부 입력 신호(Din)에 의거한 영상 신호를, 소정의 소스선에 공급한다. 이에 의해, 영상 신호가 공급된 소스선과 주사 신호가 공급된 게이트선과의 교차점에 위치하는 화소(10)가 선택되고, 그 화소(10)에 구동 전압이 인가되게 된다.In the liquid crystal display device 1, an image is displayed by applying a driving voltage based on an external input signal Din between the pixel electrode 13 and the counter electrode 17 in the following manner. Specifically, in response to the control of the timing controller 61, the gate driver 52 sequentially supplies scan signals to the gate lines connected to the respective pixels 10, and the data driver 51 supplies an external input. The video signal based on the signal Din is supplied to a predetermined source line. As a result, the pixel 10 positioned at the intersection of the source line supplied with the video signal and the gate line supplied with the scan signal is selected, and a driving voltage is applied to the pixel 10.

선택된 화소(10)에서는, 구동 전압이 인가되면, 액정층(15)에 포함되는 액정 분자(15a)의 배향 상태가, 화소 전극(13) 및 대향 전극(17) 사이의 전압에 응하여 변화한다. 구체적으로는, 전압 무인가 상태로부터 구동 전압이 인가됨에 의해, 배향막(14, 16)의 부근에 위치하는 액정 분자(15a)가 기울어지고, 그 동작을 모방하도록, 액정층(15)의 두께 방향 중앙부를 향하여, 순차적으로 액정 분자(15a)가 기울어진다. 이 때, 액정 분자(15a)에 틸트각이 부여되어 있음에 의해, 액정 분자(15a)가 그 스스로의 기울어지는 방향으로 기울어지기 쉽게 되므로, 구동 전압에 대한 응답 시간이 짧아진다. 그 결과, 액정층(15)에서의 광학적 특성이 변화하고, 백라이트(3)로부터 액정 표시 패널(2)에 입사한 광은, 변조되어 출사한다. 액정 표시 장치(1)에서는, 이와 같이 하여 영상이 표시된다.In the selected pixel 10, when a driving voltage is applied, the alignment state of the liquid crystal molecules 15a included in the liquid crystal layer 15 changes in response to the voltage between the pixel electrode 13 and the counter electrode 17. Specifically, when the driving voltage is applied from the voltage-free state, the liquid crystal molecules 15a positioned in the vicinity of the alignment films 14 and 16 are inclined, and the center portion in the thickness direction of the liquid crystal layer 15 so as to mimic its operation. Towards the liquid crystal molecules 15a are inclined sequentially. At this time, since the tilt angle is given to the liquid crystal molecules 15a, the liquid crystal molecules 15a tend to be inclined in their own inclined direction, so that the response time to the driving voltage is shortened. As a result, the optical characteristics in the liquid crystal layer 15 change, and the light incident on the liquid crystal display panel 2 from the backlight 3 is modulated and emitted. In the liquid crystal display device 1, an image is thus displayed.

여기서, 비교예에 관한 액정 표시 장치에 관해 설명한다. 도 10은, 비교예에 관한 액정 표시 장치의 화소의 단면 구성의 일부를 도시한 것이다. 이 액정 표시 장치는, 구동 기판(101)과 대향 기판(108) 사이에 액정층(105)을 끼워 넣은 것이고, 구동 기판(101) 및 대향 기판(108)의 외측에는, 입사측 편광판(109) 및 출사측 편광판(110)이 접합되어 있다. 구동 기판(101)의 액정층(105)의 면에는, 평탄화막(102)을 통하여 화소 전극(103)이 화소마다 배설되어 있고, 이 화소 전극(103)의 표면을 덮고서 배향막(104)이 형성되어 있다. 대향 기판(108)의 액정층(105)측의 면에는, 유효 표시 영역의 거의 전면에 걸쳐서 대향 전극(107)이 마련되고, 이 대향 전극(107)의 표면을 덮고서 배향막(106)이 형성되어 있다. 즉, 비교예의 액정 표시 장치에서는, 화소 전극(103)이, 복수의 슬릿(103a)을 갖는, 이른바 파인 슬릿 구조가 채용되어 있다.Here, the liquid crystal display device which concerns on a comparative example is demonstrated. FIG. 10 shows a part of a cross-sectional structure of a pixel of a liquid crystal display device according to a comparative example. In this liquid crystal display device, the liquid crystal layer 105 is sandwiched between the drive substrate 101 and the counter substrate 108, and the incident side polarizer 109 is disposed outside the drive substrate 101 and the counter substrate 108. And the emission-side polarizing plate 110 are bonded to each other. On the surface of the liquid crystal layer 105 of the driving substrate 101, the pixel electrode 103 is disposed for each pixel through the planarization film 102, and the alignment film 104 covers the surface of the pixel electrode 103. Formed. On the surface of the counter substrate 108 on the side of the liquid crystal layer 105, the counter electrode 107 is provided over almost the entire surface of the effective display area, and the alignment film 106 is formed covering the surface of the counter electrode 107. It is. That is, in the liquid crystal display device of the comparative example, a so-called fine slit structure in which the pixel electrode 103 has a plurality of slits 103a is adopted.

도 11은, 상기 비교예의 전압 인가시에 있어서의 액정 분자의 배향의 양상을 모식적으로 도시한 것이다. 단, 도 11a는, 도 10에서의 영역(B)의 화소 전극(103) 부근을 윗면에서 본 것, 도 11b는 그 단면(斷面) 구성에 상당한다. 또한, 간편화를 위해, 배향막(104)은 도시하고 있지 않다. 이와 같이, 비교예에서는, 화소 전극(103)에 슬릿(103a), 즉 전극을 노치한 부분이 존재하기 때문에, 그 바로 위의 영역에는 전압이 인가되지 않고, 액정 분자가 소망하는 방향으로 배향하기 어렵다(기울어지기 어렵다). 그 때문에, 액정 분자(15a)가 기울어지지 않고, 기판면에 거의 수직한 방향으로 서있도록 배향된다. 이와 같은 배향 상태에서는, 슬릿(103a)에 대응하는 영역에서 광의 투과량이 내려가기 때문에, 투과율이 저하되어 버린다.Fig. 11 schematically shows the aspect of the alignment of liquid crystal molecules at the time of voltage application of the comparative example. 11A shows the vicinity of the pixel electrode 103 of the area | region B in FIG. 10 from the upper surface, and FIG. 11B is corresponded in the cross-sectional structure. In addition, the alignment film 104 is not shown for simplicity. As described above, in the comparative example, since the slit 103a, that is, the portion in which the electrode is notched, exists in the pixel electrode 103, no voltage is applied to the region immediately above the liquid crystal molecules and the liquid crystal molecules are oriented in the desired direction. It is hard (it is hard to tilt). Therefore, the liquid crystal molecules 15a are not inclined and are oriented so as to stand in a direction substantially perpendicular to the substrate surface. In such an orientation state, since the light transmittance decreases in the region corresponding to the slit 103a, the transmittance decreases.

이에 대해, 본 실시의 형태에서는, 전압 인가시에 있어서의 액정 분자(15a)의 배향 상태는 이하와 같이 된다. 도 12는, 본 실시의 형태에서의 전압 인가시의 액정 분자(15a)의 배향의 양상을 모식적으로 도시한 것이다. 단, 도 12a는, 화소 전극(13) 부근을 윗면에서 본 것, 도 12b는 그 단면 구성에 상당한다. 또한, 간편화를 위해, 배향막(14)은 도시하고 있지 않다. 이와 같이, 화소 전극(13)은 그 표면에 요철 구조를 갖지만, 슬릿과 같은 전극 노치 부분은 존재하지 않기 때문에, 볼록면(13b)상뿐만 아니라, 오목면(13a)상에서도, 인가 전압이 불충분하게 되는 것을 억제할 수 있다. 이 때문에, 오목면(13a)상에서도, 액정 분자(15a)가 기울어진다. 따라서, 상기한 바와 같은 국소적인 영역에서 액정 분자의 배향이 불충분한 것에 수반하는 투과율의 저하가 억제된다.In contrast, in the present embodiment, the alignment state of the liquid crystal molecules 15a at the time of voltage application is as follows. FIG. 12 schematically illustrates the orientation of the liquid crystal molecules 15a at the time of voltage application in the present embodiment. 12A shows the vicinity of the pixel electrode 13 from the upper surface, and FIG. 12B corresponds to the cross-sectional structure. In addition, for the sake of simplicity, the alignment film 14 is not shown. As described above, the pixel electrode 13 has an uneven structure on the surface thereof, but since there is no electrode notch portion such as a slit, the applied voltage is insufficient not only on the convex surface 13b but also on the concave surface 13a. Can be suppressed. For this reason, the liquid crystal molecule 15a also inclines on the concave surface 13a. Therefore, the fall of the transmittance accompanying the insufficient orientation of liquid crystal molecules in a local area | region as mentioned above is suppressed.

여기서, 도 13에, 전압 인가시에 있어서의 액정층(15)의 전계 분포(등전위 분포)에 관해 도시한다. 단, 각 도면에서, X(㎛)는 기판면에 있어서 오목면(13a)의 연재 방향과 직교하는 방향에서 스케일을 나타내고 있다. Z(㎛)는, 액정층(15)의 두께 방향에서 스케일이고, Z=0은 화소 전극(13)측(배향막(14)측), Z=3.5㎛는 대향 전극(17)측(배향막(16)측)을 나타낸다. 또한, 화소 전극(13)의 오목면(13a)의 폭(S)을 4㎛, 두께(Ta)를 50㎚, 볼록면(13b)의 폭(L)을 4㎛, 두께(Tb)를 300㎚로 하였다. 배향막(14, 16)은, 수직 배향막(JALS2131-R6 : JSR제)을, 제 1 서브 전극(12A)상에 도포하고, 핫 플레이트상에서 80℃, 80초간 건조시킨 후, 질소 분위기의 클린 오븐 내에서 200℃, 60분간 베이크함에 의해 형성하였다. 액정층(15)으로서는, VA 액정 재료에, 아크릴 모노머(A-BP-2E : 신나카무라 화학제)를 0.3wt% 혼입한 것을 이용하고, 액정층(15)의 두께를 3.5㎛로 하였다. 또한, 도 14에는, 상기 비교예의 액정층(105)의 전계 분포에 관해 도시한다. 또한, 화소 전극 이외의 구성 조건 및 프로세스 조건은, 상기와 마찬가지로 하였다. 도 14로 부터 알 수 있는 바와 같이, 비교예에서는, 특히 화소 전극측의 영역에서, 슬릿(103a)에 대응하는 영역에서는, 전극 부분(103b)에 대응하는 영역보다도 인가되는 전압이 낮게 되어 있음을 알 수 있다. 한편, 도 13에 도시한 본 실시의 형태에서는, 오목면(13a)에 대응하는 영역에서도, 볼록면(13b)에 대응하는 영역과 거의 같은 정도의 전압이 인가되고 있음을 알 수 있다.Here, FIG. 13 shows the electric field distribution (equal potential distribution) of the liquid crystal layer 15 at the time of voltage application. However, in each figure, X (micrometer) has shown the scale in the direction orthogonal to the extending direction of the concave surface 13a in a board | substrate surface. Z (μm) is a scale in the thickness direction of the liquid crystal layer 15, Z = 0 is the pixel electrode 13 side (alignment film 14 side), and Z = 3.5 μm is the opposite electrode 17 side (alignment film ( 16) side). The width S of the concave surface 13a of the pixel electrode 13 is 4 μm, the thickness Ta is 50 nm, the width L of the convex surface 13b is 4 μm, and the thickness Tb is 300 μm. It was set to nm. The alignment films 14 and 16 are coated with a vertical alignment film (manufactured by JALS2131-R6: JSR) on the first sub-electrode 12A and dried at 80 ° C. for 80 seconds on a hot plate, and then placed in a clean oven in a nitrogen atmosphere. It was formed by baking at 200 ° C. for 60 minutes. As the liquid crystal layer 15, the thickness of the liquid crystal layer 15 was 3.5 micrometers using what mix | blended 0.3 wt% of acrylic monomers (A-BP-2E: Shin-Nakamura Chemical Co., Ltd.) to VA liquid crystal material. 14, the electric field distribution of the liquid crystal layer 105 of the said comparative example is shown. In addition, structural conditions and process conditions other than a pixel electrode were similar to the above. As can be seen from FIG. 14, in the comparative example, particularly in the region on the pixel electrode side, the voltage applied to the electrode portion 103b is lower than the region corresponding to the slit 103a. Able to know. On the other hand, in this embodiment shown in FIG. 13, it turns out that the voltage which is about the same as the area | region corresponding to the convex surface 13b is applied also in the area | region corresponding to the concave surface 13a.

또한, 도 15a에는 전압(V)과 응답 시간(㎳ : 밀리초)과의 관계, 도 15b에는, 전압(V)과 투과율(%)과의 관계를 도시한다. 전압 응답에 관해서는, 도 15a에 도시한 바와 같이, 파인 슬릿 구조를 갖는 비교예보다도 양호한 특성을 실현할 수 있음을 알 수 있다. 한편, 투과율은, 도 15b에 도시한 바와 같이, 본 실시의 형태에서는 비교예에 비하여 대폭적으로 향상되었다.15A shows the relationship between the voltage V and the response time (ms: milliseconds), and FIG. 15B shows the relationship between the voltage V and the transmittance (%). As for the voltage response, as shown in Fig. 15A, it can be seen that better characteristics can be realized than the comparative example having the fine slit structure. On the other hand, as shown in FIG. 15B, the transmittance was significantly improved in the present embodiment compared with the comparative example.

한 예로서, 투과율 분포에 관한 시뮬레이션 결과를 도 16a에 도시한다. 단, Y(㎛)는, 기판면에서의 오목면(13a)의 연재 방향을 나타내고, 화소 전극(13)의 X, Y평면에서의 치수를 30×30㎛, 오목면(13a) 및 볼록면(13b)의 각 폭을 4㎛로 하였다. 또한, 액정층(15)의 두께를 3.5㎛, 인가 전압을 7.5V, 입사광의 파장을 550㎛로 하였다. 또한, 도 16b는, 화소 전극에 폭 4㎛의 슬릿을 4㎛ 간격으로 마련한 파인 슬릿 구조에 관한 투과율 분포이다. 이 파인 슬릿 구조에서는, 화소 전극에 슬릿을 마련한 것 이외에는, 상기와 같은 조건으로 하였다. 이와 같이, 화소 전극에 요철 구조를 마련함에 의해, 파인 슬릿 구조에 비하여, 암선(dark line)이 경감되어 투과율이 향상됨과 함께, 균일한 투과율 분포를 실현하기 쉽게 된다. 단, 각 도면에서는, 투과율 분포를 흑백의 농담으로 나타내고 있다(흰색에 가까울수록, 투과율이 높고, 검은 색에 가까울수록, 투과율이 낮은 것을 나타내고 있다).As an example, the simulation result regarding the transmittance distribution is shown in Fig. 16A. However, Y (micrometer) represents the extending direction of the concave surface 13a in a board | substrate surface, The dimension in the X, Y plane of the pixel electrode 13 is 30x30 micrometers, concave surface 13a, and a convex surface. Each width | variety of (13b) was 4 micrometers. Moreover, the thickness of the liquid crystal layer 15 was 3.5 micrometers, the applied voltage was 7.5V, and the wavelength of incident light was 550 micrometers. FIG. 16B is a transmittance distribution relating to a fine slit structure in which slits each having a width of 4 m are provided at intervals of 4 m on the pixel electrode. In this fine slit structure, the above conditions were set except that slits were provided in the pixel electrodes. In this way, by providing the concave-convex structure in the pixel electrode, compared with the fine slit structure, the dark line is reduced, the transmittance is improved, and the uniform transmittance distribution can be easily realized. In each drawing, however, the transmittance distribution is shown in black and white shades (the closer to white, the higher the transmittance, and the closer to black, the lower the transmittance).

이상 설명한 바와 같이, 본 실시의 형태에서는, 화소 전극(13)의 액정층(15)측의 면에 요철 구조, 구체적으로는 오목면(13a), 볼록면(13b) 및 수직면(13c)으로 이루어지는 요철 구조를 마련하였기 때문에, 전압 인가시에는, 액정층(15)에 전계 왜곡을 발생시킬 수 있다. 따라서, 프리틸트 부여를 효율적으로 행할 수 있다. 한편, 국소적인 영역에서의 인가 전압의 저하를 억제할 수 있기 때문에, 그 결과, 투과율의 저하를 억제할 수 있다. 따라서, 양호한 전압 응답 특성을 유지하면서, 고투과율을 실현하는 것이 가능해진다.As described above, in the present embodiment, the concave-convex structure, specifically, the concave surface 13a, the convex surface 13b and the vertical surface 13c, is formed on the surface of the pixel electrode 13 on the liquid crystal layer 15 side. Since the uneven structure is provided, electric field distortion can be generated in the liquid crystal layer 15 when voltage is applied. Therefore, pretilt provision can be performed efficiently. On the other hand, since the fall of the applied voltage in a local area can be suppressed, as a result, the fall of a transmittance | permeability can be suppressed. Therefore, it is possible to realize high transmittance while maintaining good voltage response characteristics.

이하, 상기 실시의 형태의 변형례(변형례 1 내지 4)에 관해 설명한다. 또한, 상기 실시의 형태와 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 설명을 생략한다.Hereinafter, modification examples (modification examples 1 to 4) of the above embodiment will be described. In addition, about the component similar to the said embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted suitably.

<변형례 1><Modification 1>

도 17은, 변형례 1에 관한 액정 표시 장치에서의 액정 표시 패널의 단면 구성(화소의 일부에 상당)을 도시하는 것이다. 본 변형례의 액정 표시 패널은, 상기 실시의 형태의 액정 표시 패널(2)과 마찬가지로 구동 기판(11)과 대향 기판(18) 사이에 액정층(15)을 끼워 넣고, 구동 기판(11) 및 대향 기판(18)의 외측에 편광판(19, 20)이 접합된 것이다. 또한, 구동 기판(11)상에는, 구동 기판(11)의 표면을 덮고서 평탄화막(21)이 형성되고, 이 평탄화막(21)상에, 화소 전극(22)이 화소(10)마다 마련되어 있다. 이와 같은 구성에서, 본 변형례에서도, 화소 전극(22)의 액정층(15)측의 면이 요철 구조를 가지며, 대향 전극(17)의 액정층(15)측의 면은 평탄하게 되어 있다.FIG. 17: shows the cross-sectional structure (corresponding to a part of pixel) of the liquid crystal display panel in the liquid crystal display device which concerns on the modification 1. As shown in FIG. In the liquid crystal display panel of the present modification, the liquid crystal layer 15 is sandwiched between the driving substrate 11 and the opposing substrate 18 similarly to the liquid crystal display panel 2 of the above embodiment, and the driving substrate 11 and The polarizing plates 19 and 20 are bonded to the outer side of the opposing board | substrate 18. As shown in FIG. The planarization film 21 is formed on the drive substrate 11 to cover the surface of the drive substrate 11, and the pixel electrode 22 is provided for each pixel 10 on the planarization film 21. . In such a configuration, also in this modification, the surface on the liquid crystal layer 15 side of the pixel electrode 22 has an uneven structure, and the surface on the liquid crystal layer 15 side of the counter electrode 17 is flat.

단, 본 변형례에서는, 화소 전극(22)의 하지층이 되는 평탄화막(21)의 표면에 요철 구조가 형성되어 있고, 화소 전극(22)은, 평탄화막(21)상에, 그 표면 형상을 모방하여 거의 동일한 두께로 마련되어 있다. 구체적으로는, 평탄화막(21)은, 표면이 오목면(21a) 및 볼록면(21b)을 기판면에 평행한 방향에 따라 교대로 배열하여 이루어지는 요철 구조를 갖고 있다. 화소 전극(22)의 표면에는, 평탄화막(21)의 오목면(21a)에 대응하여 오목면(22a), 평탄화막(21)의 볼록면(21b)에 대응하여 볼록면(22b)을 갖는 요철 구조가 형성되어 있다. 또한, 이 평탄화막(21)은, 상기 실시의 형태의 평탄화막(12)과 마찬가지의 유기 절연막에 의해 구성되어 있다. 단, 이 평탄화막(21) 대신에, 예를 들면 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 등의 무기 절연막이 마련되어 있어도 좋다.In this modification, however, the uneven structure is formed on the surface of the planarization film 21 serving as the underlayer of the pixel electrode 22, and the pixel electrode 22 is formed on the planarization film 21 with the surface shape thereof. It mimics and is provided in substantially the same thickness. Specifically, the planarization film 21 has a concave-convex structure in which the surfaces are alternately arranged with the concave surface 21a and the convex surface 21b along the direction parallel to the substrate surface. The surface of the pixel electrode 22 has a concave surface 22a corresponding to the concave surface 21a of the planarization film 21 and a convex surface 22b corresponding to the convex surface 21b of the planarization film 21. The uneven structure is formed. In addition, this planarization film 21 is comprised with the organic insulating film similar to the planarization film 12 of the said embodiment. However, instead of this planarization film 21, inorganic insulating films, such as a silicon oxide film, a silicon nitride film, and a silicon oxynitride film, for example, may be provided.

이와 같은 화소 전극(22)의 요철 구조는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 우선 도 18a에 도시한 바와 같이, 구동 기판(11)상에 평탄화막(21)을, 상기 실시의 형태와 같은 수법에 의해 형성한다. 계속해서, 도 18b에 도시한 바와 같이, 평탄화막(21)의 선택 영역(오목면(21a)에 대응하는 영역)을, 예를 들면 소정의 깊이분만큼 에칭함에 의해, 평탄화막(21)의 표면에 오목면(21a) 및 볼록면(21b)을 형성한다. 이 후, 도 18c에 도시한 바와 같이, 평탄화막(21)의 요철 구조를 덮도록, 화소 전극(22)을, 예를 들면 증착법이나 스퍼터법 등에 의해 형성함에 의해, 도 17에 도시한 화소 전극(22)이 형성된다.The uneven structure of the pixel electrode 22 can be formed as follows, for example. That is, first, as shown in FIG. 18A, the planarization film 21 is formed on the drive board 11 by the same method as the above embodiment. Subsequently, as shown in FIG. 18B, the selected region (region corresponding to the concave surface 21a) of the planarization film 21 is etched by a predetermined depth, for example, to thereby form the planarization film 21. The concave surface 21a and the convex surface 21b are formed in the surface. Thereafter, as shown in FIG. 18C, the pixel electrode 22 is formed by, for example, a vapor deposition method, a sputtering method, or the like so as to cover the uneven structure of the planarization film 21. (22) is formed.

본 변형례에서도, 상기 실시의 형태와 마찬가지로 화소 전극(22)의 액정층(15)측의 면에, 오목면(22a) 및 볼록면(22b)을 갖는 요철 구조가 형성되어 있음에 의해, 전압 인가시에는, 액정층(15)에 프리틸트 부여에 효과적인 전계 왜곡이 발생한다. 한편, 화소 전극(22) 전체로서는, 슬릿과 같은 전극 노치 부분이 존재하지 않기 때문에, 액정층(15)의 국소적인 영역에서 투과율이 저하하는 것이 억제된다. 따라서, 상기 실시의 형태와 동등한 효과를 얻을 수 있다.Also in this modification, the uneven structure which has the concave surface 22a and the convex surface 22b is formed in the surface by the side of the liquid crystal layer 15 of the pixel electrode 22 similarly to the said embodiment, and a voltage At the time of application, the electric field distortion which is effective in giving pretilt to the liquid crystal layer 15 arises. On the other hand, since the electrode notch part like a slit does not exist as the whole pixel electrode 22, the fall of the transmittance | permeability in the local area | region of the liquid crystal layer 15 is suppressed. Therefore, the effect equivalent to the said embodiment can be acquired.

<변형례 2><Modification 2>

도 19a 내지 도 19c는, 변형례 2에 관한 액정 표시 장치에서의 화소 전극(13)의 다른 제조 방법을 공정순으로 도시한 것이다. 상기 실시의 형태에서는, 화소 전극(13)의 요철 구조를, 평탄화막(12)상에 화소 전극(13)을 전면 형성한 후, 하프 에칭함에 의해 형성하였지만, 다음과 같이 하여 형성하는 것도 가능하다. 즉, 도 19a에 도시한 바와 같이, 구동 기판(11)상에, 평탄화막(12)을 형성한 후, 이 평탄화막(12)의 전면에 걸쳐서, ITO로 이루어지는 전극층(130)을, 예를 들면 증착법이나 스퍼터법에 의해 성막한다. 계속해서, 도 19b에 도시한 바와 같이, 전극층(130)의 선택 영역(오목면(13a)에 대응하는 영역)을, 예를 들면 포토 리소그래피법을 이용한 에칭에 의해 제거한다. 이 후, 도 19c에 도시한 바와 같이, ITO로 이루어지는 전극층(131)을, 예를 들면 증착법이나 스퍼터법에 의해 성막한다. 이에 의해, 노출한 평탄화막(12)의 표면이 전극층(131)에 의해 덮히고, 오목면(13a) 및 볼록면(13b)을 갖는 요철 구조가 형성된다.19A to 19C show another manufacturing method of the pixel electrode 13 in the liquid crystal display device according to the modification 2 in the order of steps. In the above embodiment, the uneven structure of the pixel electrode 13 is formed by half-etching the pixel electrode 13 after forming the entire surface of the pixel electrode 13 on the planarization film 12. However, it is also possible to form as follows. . That is, as shown in FIG. 19A, after the planarization film 12 is formed on the drive substrate 11, the electrode layer 130 made of ITO is formed over the entire surface of the planarization film 12. For example, it forms by a vapor deposition method or a sputtering method. Subsequently, as shown in FIG. 19B, the selected region (the region corresponding to the concave surface 13a) of the electrode layer 130 is removed by etching using, for example, a photolithography method. After that, as shown in Fig. 19C, an electrode layer 131 made of ITO is formed by, for example, a vapor deposition method or a sputtering method. Thereby, the exposed surface of the planarization film 12 is covered by the electrode layer 131, and the uneven structure which has the concave surface 13a and the convex surface 13b is formed.

이와 같이, 화소 전극(13)의 요철 구조는, 상기 실시의 형태로 설명한 것으로 한정하지 않고, 다양한 수법에 의해 형성할 수 있다. 즉, 화소 전극(13)의 액정층(15)측의 면이 요철 구조로 되어 있으면, 상기 실시의 형태와 동등한 효과를 얻을 수 있다.Thus, the uneven structure of the pixel electrode 13 is not limited to what was described by the said embodiment, It can form by various methods. That is, if the surface on the liquid crystal layer 15 side of the pixel electrode 13 has an uneven structure, the same effect as the above embodiment can be obtained.

<변형례 3><Modification 3>

도 20은, 변형례 3에 관한 액정 표시 장치에서의 액정 표시 패널의 단면 구성(화소의 일부에 상당)을 도시하는 것이다. 본 변형례의 액정 표시 패널은, 상기 실시의 형태의 액정 표시 패널(2)과 마찬가지로 구동 기판(11)과 대향 기판(18) 사이에 액정층(15)을 끼워 넣고, 구동 기판(11) 및 대향 기판(18)의 외측에 편광판(19, 20)이 접합된 것이다. 또한, 구동 기판(11)상에는, 평탄화막(12)을 통하여 화소 전극(23)이 화소(10)마다 마련되어 있다. 이와 같은 구성에서, 본 변형례에서도, 화소 전극(23)의 액정층(15)측의 면이 요철 구조를 가지며, 대향 전극(17)의 액정층(15)측의 면은 평탄하게 되어 있다.FIG. 20: shows the cross-sectional structure (corresponding to a part of pixel) of the liquid crystal display panel in the liquid crystal display device which concerns on the modification 3. As shown in FIG. In the liquid crystal display panel of the present modification, the liquid crystal layer 15 is sandwiched between the driving substrate 11 and the opposing substrate 18 similarly to the liquid crystal display panel 2 of the above embodiment, and the driving substrate 11 and The polarizing plates 19 and 20 are bonded to the outer side of the opposing board | substrate 18. As shown in FIG. In addition, on the driving substrate 11, the pixel electrode 23 is provided for each pixel 10 through the planarization film 12. In such a configuration, also in this modification, the surface on the liquid crystal layer 15 side of the pixel electrode 23 has an uneven structure, and the surface on the liquid crystal layer 15 side of the counter electrode 17 is flat.

단, 본 변형례에서는, 화소 전극(23)의 요철 구조가 테이퍼를 갖고 있다. 구체적으로는, 요철 구조가, 기판면에 평행한 방향에 따라 교대로 배열하는 오목면(23a) 및 볼록면(23b)을 갖음과 함께, 이들 사이의 단차 부분이 테이퍼면(23c)으로 되어 있다. 이 테이퍼면(23c)의 테이퍼각(기판면에 수직한 방향을 0°로 한다)은, 예를 들면 0°보다 크고 80°이하이다. 즉, 본 변형례에서는, 화소 전극(23)의 표면에, 단면 형상을 사다리꼴로 하는 볼록부가 소정의 간격으로 배열한 요철 구조가 형성되어 있다.However, in this modification, the uneven structure of the pixel electrode 23 has a taper. Specifically, the uneven structure has a concave surface 23a and a convex surface 23b that are alternately arranged in a direction parallel to the substrate surface, and the stepped portion therebetween is a tapered surface 23c. . The taper angle (the direction perpendicular to the substrate surface is 0 °) of the tapered surface 23c is, for example, larger than 0 ° and 80 ° or less. That is, in this modification, the concave-convex structure in which the convex parts which make trapezoidal cross section shape are arrange | positioned at predetermined space | interval is formed in the surface of the pixel electrode 23. As shown in FIG.

이와 같은 화소 전극(23)의 요철 구조는, 예를 들면 포토 리소그래피에 의한 에칭에 의해 형성할 수 있다.Such uneven structure of the pixel electrode 23 can be formed by etching by photolithography, for example.

본 변형례에서도, 상기 실시의 형태와 마찬가지로 화소 전극(23)의 액정층(15)측의 면에, 오목면(23a) 및 볼록면(23b)을 갖는 요철 구조가 형성되어 있음에 의해, 전압 인가시에는, 액정층(15)에 프리틸트 부여에 효과적인 전계 왜곡이 발생한다. 한편, 화소 전극(23) 전체로서는, 슬릿과 같은 전극 노치 부분이 존재하지 않기 때문에, 액정층(15)의 국소적인 영역에서 투과율이 저하하는 것이 억제된다. 따라서, 상기 실시의 형태와 동등한 효과를 얻을 수 있다.Also in this modification, the uneven structure which has the concave surface 23a and the convex surface 23b is formed in the surface on the liquid crystal layer 15 side of the pixel electrode 23 similarly to the said embodiment, and the voltage At the time of application, the electric field distortion which is effective in giving pretilt to the liquid crystal layer 15 arises. On the other hand, since the electrode notch part like a slit does not exist as the whole pixel electrode 23, the fall of the transmittance | permeability in the local area | region of the liquid crystal layer 15 is suppressed. Therefore, the effect equivalent to the said embodiment can be acquired.

여기서, 도 21에, 투과율 분포에 관한 시뮬레이션 결과를 도시한다. 또한, 화소 전극(13)의 치수, 요철 구조, 액정층(15)의 두께, 인가 전압, 입사광의 파장 등의 조건에 관해서는, 상기 실시의 형태에서의 시뮬레이션(도 16a)과 마찬가지로 하였다. 단, 테이퍼각은, 기판면에 수직한 방향에서 30°경사시켰다. 이와 같이, 단차 부분에 테이퍼면을 갖는 요철 구조를 마련함에 의해서도, 상기 실시의 형태와 마찬가지로 암선이 경감되어 투과율이 향상함과 함께, 균일한 투과율 분포를 실현하기 쉽게 됨을 알 수 있다.Here, the simulation result regarding the transmittance distribution is shown in FIG. In addition, the conditions, such as the dimension of the pixel electrode 13, the uneven structure, the thickness of the liquid crystal layer 15, the applied voltage, the wavelength of incident light, etc. were made like the simulation (FIG. 16A) in the said embodiment. However, the taper angle was inclined 30 ° in the direction perpendicular to the substrate surface. As described above, even when the uneven structure having the tapered surface is provided in the stepped portion, the dark line is reduced, the transmittance is improved, and the uniform transmittance distribution can be easily realized as in the above-described embodiment.

<변형례 4><Modification 4>

도 22는, 변형례 4에 관한 액정 표시 장치에서의 액정 표시 패널의 단면 구성(화소의 일부에 상당)을 도시하는 것이다. 본 변형례의 액정 표시 패널은, 상기 실시의 형태의 액정 표시 패널(2)과 마찬가지로 구동 기판(11)과 대향 기판(18) 사이에 액정층(15)을 끼워 넣고, 구동 기판(11) 및 대향 기판(18)의 외측에 편광판(19, 20)이 접합된 것이다. 또한, 구동 기판(11)상에는, 평탄화막(12)을 통하여 화소 전극(24)이 화소(10)마다 마련되어 있다. 이와 같은 구성에서, 본 변형례에서도, 화소 전극(24)의 액정층(15)측의 면이 요철 구조를 가지며, 대향 전극(17)의 액정층(15)측의 면은 평탄하게 되어 있다.FIG. 22: shows the cross-sectional structure (corresponding to a part of pixel) of the liquid crystal display panel in the liquid crystal display device which concerns on the modification 4. As shown in FIG. In the liquid crystal display panel of the present modification, the liquid crystal layer 15 is sandwiched between the driving substrate 11 and the opposing substrate 18 similarly to the liquid crystal display panel 2 of the above embodiment, and the driving substrate 11 and The polarizing plates 19 and 20 are bonded to the outer side of the opposing board | substrate 18. As shown in FIG. In addition, on the drive substrate 11, the pixel electrode 24 is provided for each pixel 10 via the planarization film 12. In such a configuration, also in this modification, the surface on the liquid crystal layer 15 side of the pixel electrode 24 has an uneven structure, and the surface on the liquid crystal layer 15 side of the counter electrode 17 is flat.

단, 본 변형례에서는, 화소 전극(24)의 요철 구조가 역테이퍼를 갖고 있다. 구체적으로는, 요철 구조가, 기판면에 평행한 방향에 따라 교대로 배열하는 오목면(24a) 및 볼록면(24b)을 갖음과 함께, 이들 사이의 단차 부분이 역테이퍼면(24c)으로 되어 있다. 즉, 본 변형례에서는, 화소 전극(24)의 표면에, 단면 형상을 역사다리꼴로 하는 볼록부가 소정의 간격으로 배열한 요철 구조가 형성되어 있다.However, in this modification, the uneven structure of the pixel electrode 24 has an inverse taper. Specifically, the uneven structure has a concave surface 24a and a convex surface 24b that are alternately arranged in a direction parallel to the substrate surface, and the stepped portion therebetween becomes an inverse tapered surface 24c. have. That is, in this modification, the concavo-convex structure in which the convex part which makes an inverted trapezoidal cross-sectional shape are arrange | positioned at predetermined intervals is formed in the surface of the pixel electrode 24. As shown in FIG.

이와 같은 화소 전극(24)의 요철 구조는, 예를 들면 포토 리소그래피에 의한 에칭에 의해 형성할 수 있다.Such uneven structure of the pixel electrode 24 can be formed by the etching by photolithography, for example.

본 변형례에서도, 상기 실시의 형태와 마찬가지로 화소 전극(24)의 액정층(15)측의 면에, 오목면(24a) 및 볼록면(24b)을 갖는 요철 구조가 형성되어 있음에 의해, 전압 인가시에는, 액정층(15)에 프리틸트 부여에 효과적인 전계 왜곡이 발생한다. 한편, 화소 전극(22) 전체로서는, 슬릿과 같은 전극 노치 부분이 존재하지 않기 때문에, 액정층(15)의 국소적인 영역에서 투과율이 저하하는 것이 억제된다. 따라서, 상기 실시의 형태와 동등한 효과를 얻을 수 있다. 또한, 단차 부분이 역테이퍼면이므로, 수직면의 경우에 비하여, 작은 단차로 전계 왜곡을 발생시킬 수 있다. 이 때문에, 화소 전극 전체의 막두께의 증가가 없이도 배향 제어가 가능해진다.Also in this modification, the uneven structure which has concave surface 24a and convex surface 24b is formed in the surface of the pixel electrode 24 at the liquid crystal layer 15 side similarly to the said embodiment, and a voltage At the time of application, the electric field distortion which is effective in giving pretilt to the liquid crystal layer 15 arises. On the other hand, since the electrode notch part like a slit does not exist as the whole pixel electrode 22, the fall of the transmittance | permeability in the local area | region of the liquid crystal layer 15 is suppressed. Therefore, the effect equivalent to the said embodiment can be acquired. In addition, since the stepped portion is an inverse tapered surface, electric field distortion can be generated with a small step compared with the case of the vertical surface. For this reason, orientation control is attained, without increasing the film thickness of the whole pixel electrode.

계속해서, 상기 변형례 1에서 설명한 바와 같은, 화소 전극의 하지층에 요철 구조를 갖는 경우의 상세 구성에 관해, 이하의 변형례 5-1 내지 5-5를 예로 들어 설명한다.Subsequently, a detailed configuration in the case where the underlayer of the pixel electrode has the uneven structure as described in the first modified example 1 will be described taking the following modified examples 5-1 to 5-5 as an example.

<변형례 5-1><Modification 5-1>

도 23은, 변형례 5-1에 관한 요철 구조예를 설명하기 위한 단면도이다. 본 변형례는, 상기 변형례 1과 같은 요철 구조를 갖는 경우(화소 전극(22)의 하지층인 평탄화막(21)의 표면에 요철 구조(21ab)를 갖는 경우)의 상세 구성례이다. 도 23에 도시한 바와 같이, 평탄화막(21)은, 기판(11a) 위의 트랜지스터(120)(TFT)나 도시하지 않은 배선 등을 덮도록 마련되어 있다. 트랜지스터(120)는, 예를 들면 게이트 전극(121)상에, 게이트 절연막(122)을 통하여 반도체층(123)을 갖고 있다. 반도체층(123)상에는 소스/드레인 전극(124)이 마련되고, 이들이 보호막(125)에 의해 피복되어 있다. 또한, 트랜지스터(120)로서는, 그와 같은 보텀 게이트형의 것으로 한정하지 않고, 톱 게이트형의 것이라도 좋다.It is sectional drawing for demonstrating the example of the uneven | corrugated structure which concerns on the modification 5-1. This modification is a detailed structural example of having the same uneven structure as that of the first modified example (when the uneven structure 21ab is provided on the surface of the flattening film 21 which is the underlayer of the pixel electrode 22). As shown in FIG. 23, the planarization film 21 is provided so that the transistor 120 (TFT), wiring which is not shown in figure, etc. on the board | substrate 11a may be covered. The transistor 120 includes, for example, the semiconductor layer 123 on the gate electrode 121 through the gate insulating film 122. The source / drain electrodes 124 are provided on the semiconductor layer 123, and they are covered by the protective film 125. The transistor 120 is not limited to the bottom gate type, but may be a top gate type.

평탄화막(21)에는, 이와 같은 트랜지스터(120)(소스/드레인 전극(124))와 화소 전극(22)과의 전기적 도통을 확보하기 위한 콘택트 홀(H1)이 마련되어 있다. 화소 전극(22)은, 평탄화막(21)상에서, 콘택트 홀(H1)의 저부를 매입함과 함께, 요철 구조(21ab)의 표면 형상을 모방하여, 대략 일정한 두께로 형성되어 있다.The planarization film 21 is provided with a contact hole H1 for ensuring electrical conduction between the transistor 120 (source / drain electrode 124) and the pixel electrode 22. On the planarization film 21, the pixel electrode 22 embeds the bottom part of the contact hole H1, mimics the surface shape of the uneven structure 21ab, and is formed in substantially constant thickness.

이와 같은 평탄화막(21)에서 요철 구조(21ab)는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 도시는 생략하지만, 우선, 구동 기판(11)상에 평탄화막(21)을 상술한 바와 같은 수법에 의해 성막한 후, 그 평탄화막(21)의 표면에, 포토 리소그래피법을 이용하고, 요철 구조(21ab) 및 콘택트 홀(H1)을 형성한다. 구체적으로는, 우선, 평탄화막(21)상에 포토레지스트를 도포 형성하고, 소정의 포토 마스크를 이용하여 노광 및 현상을 행하여, 포토레지스트를 패터닝한다. 이 때, 포토 마스크로서는, 콘택트 홀(H1)에 대응하여 투과 영역(투과율 약 100%)을 갖음과 함께, 요철 구조(21ab)의 형성 영역에 대응하여 반투과 영역(투과율 수% 내지 수십%)를 갖는 마스크를 이용한다. 이 요철 구조(21ab)에 대응하는 영역은, 이른바 하프톤 마스크(half-tone mask)로 되어 있다. 그 후, 에칭을 행하고, 포토레지스트를 제거함에 의해, 평탄화막(21)의 일부 영역에, 소스/드레인 전극(124)의 표면까지 관통하는 콘택트 홀(H1)이 형성되는 한편, 다른 선택 영역에는, 그 표면에 소정의 요철 구조(21ab)가 형성된다. 이 요철 구조(21ab)에서의 오목부 깊이(볼록부 높이) 및 오목부폭(볼록부 폭)은, 상기 포토 마스크에서의 반투과 영역의 투과율이나 그 패턴에 의해 조정할 수 있다. 이 후, 평탄막(21)상에 화소 전극(22)을 형성하면 좋다.In such a planarization film 21, the uneven structure 21ab can be formed as follows, for example. That is, although not shown, first, the planarization film 21 is formed on the drive substrate 11 by the above-described method, and then the photolithography method is used on the surface of the planarization film 21. The uneven structure 21ab and the contact hole H1 are formed. Specifically, first, a photoresist is applied and formed on the planarization film 21, and exposure and development are performed using a predetermined photomask to pattern the photoresist. At this time, the photomask has a transmissive region (a transmittance of about 100%) corresponding to the contact hole H1 and a semi-transmissive region (several percent to several tens of percent) corresponding to the formation region of the uneven structure 21ab. Use a mask having a. The region corresponding to the uneven structure 21ab is a so-called half-tone mask. Thereafter, etching is performed to remove the photoresist, whereby a contact hole H1 penetrating to the surface of the source / drain electrode 124 is formed in a portion of the planarization film 21, while in another selected region. The predetermined uneven structure 21ab is formed on the surface. The recess depth (projection height) and recess width (projection width) in this uneven structure 21ab can be adjusted with the transmittance | permeability of the semi-transmissive area | region in the said photo mask, or its pattern. Thereafter, the pixel electrode 22 may be formed on the flat film 21.

본 변형례와 같이, 화소 전극(22)의 하지층(평탄화막(21))에 요철 구조(21ab)를 마련하는 경우에, 하프톤 마스크를 이용한 포토 리소그래피법을 이용함으로써, 콘택트 홀(H1)의 형성과 함께, 요철 구조(21ab)를 형성할 수 있다. 즉, 새롭게 제조 공정을 늘리지 않고도, 평탄화막(21)에 요철 구조(21ab)를 형성하는 것이 가능하다.As in this modification, in the case of providing the uneven structure 21ab in the underlayer (flattening film 21) of the pixel electrode 22, the contact hole H1 is employed by using the photolithography method using a halftone mask. With the formation of, the uneven structure 21ab can be formed. That is, it is possible to form the uneven structure 21ab in the planarization film 21 without newly increasing a manufacturing process.

<변형례 5-2><Modification 5-2>

도 24a는, 변형례 5-2에 관한 요철 구조예를 설명하기 위한 단면도이다. 본 변형례는, 상기 변형례 5-1과 마찬가지로 화소 전극(22)의 하지층에 요철 구조를 갖는 것이지만, 다음의 점에서 상기 변형례 5-1과 다르다. 즉, 본 변형례에서는, 평탄화막(12)의 표면이 평탄하게 되어 있고, 이 평탄화막(12)상에 요철 구조(25ab)를 구성하는 포토레지스트(25)가 마련되어 있다. 평탄화막(12)에는, 상기 변형례 5-1과 마찬가지로 화소 전극(22)과 소스/드레인 전극(124)과의 전기적 도통을 확보하기 위한 콘택트 홀(H1)이 마련되어 있다. 포토레지스트(25)는, 이 콘택트 홀(H1)에 대응하는 영역에 개구를 갖음과 함께, 다른 선택 영역에서 패터닝되어 요철 구조(25ab)를 형성하고 있다. 화소 전극(22)은, 이 포토레지스트(25)상에, 콘택트 홀(H1)의 저부를 매입함과 함께, 요철 구조(25ab)의 형상을 모방하여, 개략 일정한 두께로 형성되어 있다.24A is a cross-sectional view for illustrating a concave-convex structure example according to Modification Example 5-2. This modification has a concave-convex structure in the underlying layer of the pixel electrode 22 similarly to the modification 5-1, but differs from the modification 5-1 in the following points. That is, in this modification, the surface of the planarization film 12 is flat, and the photoresist 25 which comprises the uneven structure 25ab is provided on this planarization film 12. The planarization film 12 is provided with the contact hole H1 for ensuring electrical conduction between the pixel electrode 22 and the source / drain electrode 124 similarly to the modification 5-1. The photoresist 25 has an opening in a region corresponding to the contact hole H1 and is patterned in another selected region to form the uneven structure 25ab. The pixel electrode 22 is formed on the photoresist 25 with the bottom of the contact hole H1 imitating the shape of the uneven structure 25ab and having a substantially constant thickness.

이와 같은 포토레지스트(25)를 이용한 요철 구조(25ab)는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 도시는 생략하지만, 우선, 구동 기판(11)상에 평탄화막(12)을 상술한 바와 같은 수법에 의해 성막한 후, 포토 리소그래피법을 이용하여 콘택트 홀(H1)을 형성한다. 계속해서, 평탄화막(12)상에 포토레지스트(25)를 도포 형성한 후, 이 포토레지스트(25)의 노광 및 현상을 행하고, 콘택트 홀(H1)에서 소스/드레인 전극(124)의 표면이 노출함과 함께, 요철 구조(25ab)의 형성 영역에서 평탄화막(12)의 표면이 노출하도록, 패터닝을 행한다. 이에 의해, 포토레지스트(25)를 이용한 요철 구조(25ab)가 평탄화막(12)상에 형성된다.The uneven structure 25ab using such a photoresist 25 can be formed as follows, for example. That is, although not shown, first, the planarization film 12 is formed on the drive substrate 11 by the above-described method, and then the contact hole H1 is formed by the photolithography method. Subsequently, after the photoresist 25 is applied and formed on the planarization film 12, the photoresist 25 is exposed and developed, and the surface of the source / drain electrode 124 is formed in the contact hole H1. While exposing, patterning is performed so that the surface of the planarization film 12 is exposed in the region where the uneven structure 25ab is formed. As a result, the uneven structure 25ab using the photoresist 25 is formed on the planarization film 12.

화소 전극(22)의 하지층에 요철 구조를 마련하는 경우에는, 상기 변형례 5-1에서 설명한 바와 같이 평탄화막(21) 자체에 요철 구조(21ab)를 마련하여도 좋지만, 본 변형례와 같이, 포토레지스트(25)를 이용하여 요철 구조(25ab)를 형성하여도 좋다. 이에 의해, 요철 구조(25ab)를, 에칭 공정을 경유하는 일 없이 형성 가능하다. 또한, 본 변형례에서는, 요철 구조(25ab)에서의 오목부 깊이(볼록부 높이) 및 오목부폭(볼록부 폭)은, 포토레지스트(25)의 막두께나 패턴에 의해 조정할 수 있다. 또한, 여기서는, 요철 구조(25ab)에서, 포토레지스트(25)가 선택 영역에서 평탄화막(12)의 표면까지 제거되어(평탄화막(12)의 표면의 일부가 화소 전극에 접촉하여) 있지만, 포토레지스트(25)는 반드시 평탄화막(12)의 표면까지 완전히 제거되지 않아도 좋다. 즉, 도 24b에 도시한 바와 같이, 포토레지스트(25)의 화소 전극(22)측의 적어도 일부에 요철 구조(25ab)가 마련되어 있으면 좋고, 평탄화막(12)측의 면은 평탄하여도 좋다.In the case where the uneven structure is provided in the underlying layer of the pixel electrode 22, the uneven structure 21ab may be provided in the planarization film 21 itself as described in the modified example 5-1. In addition, the uneven structure 25ab may be formed using the photoresist 25. Thereby, the uneven structure 25ab can be formed without passing through an etching process. In addition, in this modification, the recess depth (convex part height) and recess width (convex part width) in the uneven structure 25ab can be adjusted by the film thickness and pattern of the photoresist 25. Here, in the uneven structure 25ab, the photoresist 25 is removed from the selected region to the surface of the planarization film 12 (a part of the surface of the planarization film 12 is in contact with the pixel electrode). The resist 25 may not necessarily be completely removed to the surface of the planarization film 12. That is, as shown in FIG. 24B, an uneven structure 25ab may be provided on at least a part of the pixel electrode 22 side of the photoresist 25, and the surface on the planarization film 12 side may be flat.

<변형례 5-3><Modification example 5-3>

도 25a는, 변형례 5-3에 관한 요철 구조예를 설명하기 위한 단면도이다. 본 변형례는, 상기 변형례 5-1, 5-2와 마찬가지로 화소 전극(22)의 하지층에 요철 구조를 갖는 것이다. 또한, 상기 변형례 5-2와 마찬가지로 평탄화막(12)의 표면은 평탄하게 되어 있고, 이 평탄화막(12)상에 별도 요철 구조를 형성하도록 되어 있다. 단, 본 변형례에서는, 평탄화막(12)상에, 무기 절연막(26)이 마련되고, 이 무기 절연막(26)에 요철 구조(26ab)가 형성되어 있다. 이 무기 절연막(26)은, 예를 들면 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 등에 의해 구성되고, 콘택트 홀(H1)에 대응하는 영역과, 요철 구조(26ab)를 구성하는 영역에서 각각 패터닝되어 있다. 화소 전극(22)은, 이 무기 절연막(26)상에, 콘택트 홀(H1)의 저부를 매입함과 함께, 요철 구조(26ab)의 형상을 모방하여, 개략 일정한 두께로 형성되어 있다.25A is a cross-sectional view for illustrating a concave-convex structure example according to Modification 5-3. In this modification, similarly to the modifications 5-1 and 5-2, the underlayer of the pixel electrode 22 has an uneven structure. In addition, similarly to the modification 5-2, the surface of the planarization film 12 is flat, and the uneven structure is formed on the planarization film 12 separately. However, in this modification, the inorganic insulating film 26 is provided on the planarization film 12, and the uneven structure 26ab is formed in the inorganic insulating film 26. The inorganic insulating film 26 is made of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like, and is patterned in a region corresponding to the contact hole H1 and a region constituting the uneven structure 26ab. . The pixel electrode 22 is formed on the inorganic insulating film 26 with the bottom of the contact hole H1, and mimics the shape of the uneven structure 26ab and is formed to have a substantially constant thickness.

이와 같은 무기 절연막(26)을 이용한 요철 구조(26ab)는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 도시는 생략하지만, 우선, 구동 기판(11)상에 평탄화막(12)을 상술한 바와 같은 수법에 의해 성막한 후, 포토 리소그래피법을 이용하여 콘택트 홀(H1)을 형성한다. 계속해서, 평탄화막(12)상에 무기 절연막(26)을 예를 들면 CVD법 등에 의해 성막한 후, 이 무기 절연막(26)을, 포토 리소그래피법에 의해, 콘택트 홀(H1)에 대응하는 영역과, 요철 구조(26ab)의 형성 영역에서 에칭한다. 이에 의해, 무기 절연막(26)을 이용한 요철 구조(26ab)가 평탄화막(12)상에 형성된다.The uneven structure 26ab using such an inorganic insulating film 26 can be formed as follows, for example. That is, although not shown, first, the planarization film 12 is formed on the drive substrate 11 by the above-described method, and then the contact hole H1 is formed by the photolithography method. Subsequently, after forming the inorganic insulating film 26 on the planarization film 12 by CVD method etc., this inorganic insulating film 26 is the area | region corresponding to the contact hole H1 by the photolithography method. And etching in the formation region of the uneven structure 26ab. As a result, an uneven structure 26ab using the inorganic insulating film 26 is formed on the planarization film 12.

화소 전극(22)의 하지층에 요철 구조를 마련하는 경우, 본 변형례와 같이, 평탄화막(12)상에 마련한 무기 절연막(26)을 이용하여 요철 구조(26ab)를 형성하여도 좋다. 무기 절연막(26)을 이용함에 의해, 요철 구조(26ab)에서 소망하는 요철 형상을 형성하기 쉽게 되고, 형상 안정성도 높아진다. 또한, 이 무기 절연막(26)에 대해서도, 상기 변형례 5-2의 포토레지스트(25)와 마찬가지로 요철 구조(26ab)에서 반드시 평탄화막(12)의 표면까지 제거되어 있지 않아도 좋고, 요철 구조(26ab)가 화소 전극(22)측의 적어도 일부에만 마련되어 있어도 좋다. 또한, 무기 절연막으로 한정하지 않고 유기 절연막을 이용하여도 좋다.In the case where the uneven structure is provided in the underlayer of the pixel electrode 22, the uneven structure 26ab may be formed using the inorganic insulating film 26 provided on the planarization film 12 as in this modification. By using the inorganic insulating film 26, it is easy to form a desired uneven | corrugated shape in the uneven structure 26ab, and shape stability also becomes high. In addition, the inorganic insulating film 26 also does not necessarily have to be removed from the uneven structure 26ab to the surface of the planarization film 12 similarly to the photoresist 25 of the modification 5-2. ) May be provided only on at least a portion of the pixel electrode 22 side. In addition, an organic insulating film may be used, without being limited to an inorganic insulating film.

<변형례 5-4><Modification 5-4>

도 26은, 변형례 5-4에 관한 요철 구조예를 설명하기 위한 단면도이다. 본 변형례는, 상기 변형례 5-1 내지 5-3과 마찬가지로 화소 전극(22)의 하지층에 요철 구조를 갖는 것이다. 단, 본 변형례는, 상기 변형례 5-1 내지 5-3과 달리, 구동 기판(11)상에 컬러 필터층(27)을 갖는 COA 구조에의 적용례이다. 본 변형례에서는, 기판(11)상에 마련된 트랜지스터(120)를 덮도록 컬러 필터층(27)이 형성되어 있다. 이 컬러 필터층(27)상에는, 이 컬러 필터(27)의 보호층으로서의 절연막(28)이 마련되어 있고, 이 절연막(28)이 요철 구조(28ab)를 갖고 있다. 컬러 필터층(27)은, 예를 들면 수지 재료와, 안료나 염료 등을 포함하는 것이고, 화소마다 R, G, B의 어느 한쪽의 색으로 분류 도색되어 있다. 절연막(28)은, 예를 들면 열경화성 수지, 광반응성 수지 등의 유기막 또는 실리콘 산화막, 실리콘 질화막, 실리콘산 질화막 등의 무기막에 의해 구성되고, 콘택트 홀(H1)에 대응하는 영역과, 요철 구조(28ab)를 구성하는 영역에서 각각 패터닝되어 있다. 화소 전극(22)은, 이 절연막(28)상에, 콘택트 홀(H1)의 저부를 매입함과 함께, 요철 구조(28ab)의 형상을 모방하여, 개략 일정한 두께로 형성되어 있다.It is sectional drawing for demonstrating the uneven structure example which concerns on the modification 5-4. In this modification, similarly to the modifications 5-1 to 5-3, the underlayer of the pixel electrode 22 has an uneven structure. However, this modified example is an application example to the COA structure which has the color filter layer 27 on the drive board 11 unlike the said modified examples 5-1 to 5-3. In this modification, the color filter layer 27 is formed so that the transistor 120 provided on the board | substrate 11 may be covered. On this color filter layer 27, the insulating film 28 as a protective layer of this color filter 27 is provided, and this insulating film 28 has the uneven structure 28ab. The color filter layer 27 contains a resin material, a pigment, dye, etc., for example, and is classified and colored by any one color of R, G, and B for every pixel. The insulating film 28 is made of, for example, an organic film such as a thermosetting resin or a photoreactive resin, or an inorganic film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, and includes a region corresponding to the contact hole H1 and unevenness. Each is patterned in the areas constituting the structure 28ab. The pixel electrode 22 is formed on the insulating film 28 with a bottom portion of the contact hole H1, mimicking the shape of the uneven structure 28ab, and having a substantially constant thickness.

이와 같은 절연막(28)을 이용한 요철 구조(28ab)는, 예를 들면 다음과 같이 하여 형성할 수 있다. 즉, 도시는 생략하지만, 우선, 구동 기판(11)상에 컬러 필터층(27)을 성막한 후, 예를 들면 유기막으로 이루어지는 절연막(28)을 도포한다. 이 후, 포토 리소그래피법을 이용하여 콘택트 홀(H1)을 형성함과 함께, 요철 구조(28ab)를 형성한다. 이에 의해, 절연막(28)을 이용한 요철 구조(28ab)가 컬러 필터층(27)상에 형성된다. 또한, 절연막(28)을 패터닝하여 요철 구조(28ab)를 형성함에 의해, 컬러 필터층(27)의 표면의 일부가 보호막이 되는 절연막(28)으로부터 노출되는데, 이 노출된 컬러 필터 면은, 최종적으로 화소 전극(22)에 의해 덮히게 된다. 즉, 화소 전극(22)(예를 들면 ITO)이 보호막으로서 기능하기 때문에, 요철 구조(28ab)의 형성에 의해, 컬러 필터층(27)이 열화되기 쉽게 되는 일은 없다.The uneven structure 28ab using such an insulating film 28 can be formed as follows, for example. That is, although not shown, first, after forming the color filter layer 27 on the drive substrate 11, the insulating film 28 which consists of organic films, for example is apply | coated. Thereafter, the contact hole H1 is formed using the photolithography method, and the uneven structure 28ab is formed. As a result, an uneven structure 28ab using the insulating film 28 is formed on the color filter layer 27. In addition, by forming the uneven structure 28ab by patterning the insulating film 28, a part of the surface of the color filter layer 27 is exposed from the insulating film 28 serving as a protective film. The exposed color filter surface is finally exposed. It is covered by the pixel electrode 22. That is, since the pixel electrode 22 (for example, ITO) functions as a protective film, the color filter layer 27 does not easily deteriorate by the formation of the uneven structure 28ab.

화소 전극(22)의 하지층에 요철 구조를 마련하는 경우, 본 변형례와 같은 COA 구조에도 적용 가능하고, 이 경우, 컬러 필터층(27)상에 마련되는 절연막(28)에 요철 구조(28ab)를 형성하여도 좋다. 또한, 이 절연막(28)에 대해서도, 상기 변형례 5-2와 마찬가지로 요철 구조(28ab)에서, 반드시 컬러 필터층(27)의 표면까지 제거되있지 않아도 좋고, 절연막(28)의 화소 전극(22)측의 적어도 일부에만 요철 구조(28ab)가 마련되어 있어도 좋다.In the case where the uneven structure is provided in the underlying layer of the pixel electrode 22, it is also applicable to the same COA structure as the present modification, and in this case, the uneven structure 28ab is provided in the insulating film 28 provided on the color filter layer 27. May be formed. In addition, also in this insulating film 28, in the uneven structure 28ab, it is not necessary to necessarily remove even to the surface of the color filter layer 27 similarly to the modification 5-2, The pixel electrode 22 of the insulating film 28 The uneven structure 28ab may be provided only in at least one part of the side.

또한, 절연막(28)으로서, 무기막을 사용하는 경우에는, 구동 기판(11)상에 컬러 필터층(27)을 성막한 후, 우선 컬러 필터층(27)에 콘택트 홀(H1)을 형성한다. 뒤이어, 이 컬러 필터층(27)상에, 상술한 바과 같은 무기막을 예를 들면 CVD법에 의해 성막한 후, 패터닝을 행하여 요철 구조(28ab)를 형성하면 좋다.In addition, when using an inorganic film as the insulating film 28, after forming the color filter layer 27 on the drive board 11, the contact hole H1 is formed in the color filter layer 27 first. Subsequently, an inorganic film as described above may be formed on the color filter layer 27 by, for example, CVD, and then patterned to form an uneven structure 28ab.

<변형례 5-5><Modification 5-5>

또한, 도 27에 도시한 바와 같이, 상기 변형례 5-4에서 설명한 바와 같은 COA 구조에서, 컬러 필터층(29)의 표면에 직접적으로 요철 구조(29ab)를 형성하여도 좋다. 또한, 이 경우, 상기 변형례 5-1에서 설명한 바와 같은 소정의 포토 마스크를 이용함으로써, 요철 구조(29ab)를, 콘택트 홀(H1)과 동일 공정에서 일괄 형성할 수 있다. 또한, 본 변형례에서는, 컬러 필터층(29)의 전면을 화소 전극(22)이 덮고, 이 화소 전극(22)이 컬러 필터층(29)의 보호막으로서 기능하도록 되어 있다. 이와 같이, 컬러 필터층(29) 자체에 요철 구조(29ab)를 마련하여도 좋다.In addition, as shown in FIG. 27, in the COA structure described in the modification 5-4, the uneven structure 29ab may be formed directly on the surface of the color filter layer 29. In this case, the uneven structure 29ab can be collectively formed in the same process as the contact hole H1 by using the predetermined photomask described in the modification 5-1. In addition, in this modification, the pixel electrode 22 covers the whole surface of the color filter layer 29, and this pixel electrode 22 functions as a protective film of the color filter layer 29. As shown in FIG. Thus, the uneven structure 29ab may be provided in the color filter layer 29 itself.

또한, 상기 변형례 5-1 내지 5-5에서, 화소 전극(22)의 하지층에 요철 구조를 마련하는 경우에 관해 설명하였지만, 이것은, 대향 전극(17)측에 요철 패턴을 형성하는 경우에도 적용 가능하다. 예를 들면, 대향 기판(18)측에 컬러 필터층이 마련되는 경우에는, 이 컬러 필터층의 표면 또는 컬러 필터층의 보호막의 표면에 요철 구조를 형성하고, 형성한 요철 구조를 덮도록 대향 전극(17)을 형성하면 좋다.In addition, although the case where the uneven | corrugated structure was provided in the underlayer of the pixel electrode 22 was demonstrated in the said modified examples 5-1 to 5-5, this is also the case when forming an uneven | corrugated pattern in the counter electrode 17 side. Applicable For example, when a color filter layer is provided on the opposing substrate 18 side, the counter electrode 17 is formed on the surface of the color filter layer or the surface of the protective film of the color filter layer to cover the formed uneven structure. It is good to form.

<변형례 6><Modification 6>

도 28a 및 도 28b는, 화소 전극 단부의 구성을 설명하기 위한 모식도로서, 도 28a는 사시 구성을 나타내고, 도 28b는 구동 기판(11)상에 평탄화막(21)을 통하여 마련된 화소 전극(22)을 화소 전극(22)의 측에서 본 것이다. 상기 실시의 형태 및 변형례에서 설명한 화소 전극에서는, 그 단부(구체적으로는, 블랙매트릭스층에 대향하는 비(非)표시부분)가 제거되어 있어도 좋다. 또한, 화소 전극으로서는, 이하에서는, 상기 변형례 1 및 변형례 5-1 내지 5-5에서 설명한, 요철 구조를 갖는 하지층의 위에 마련된 화소 전극(화소 전극(22))을 예로 든다. 구체적으로는, 화소 전극(22)은, 그 전극단(電極端)(22E)(주변부)이 이와 같은 전극단(22E)을 갖는 화소 전극(22)은, 평탄화막 등의 요철 구조를 갖는 하지층의 위에 화소 전극(22)을 형성한 후, 그 단부를 에칭 제거함에 의해 형성한다.28A and 28B are schematic diagrams for explaining the structure of the pixel electrode end portion. FIG. 28A shows a perspective configuration, and FIG. 28B shows a pixel electrode 22 provided on the driving substrate 11 through the planarization film 21. Is seen from the side of the pixel electrode 22. In the pixel electrode described in the above embodiments and modifications, the end portion (specifically, a non-display portion facing the black matrix layer) may be removed. In addition, as a pixel electrode, the pixel electrode (pixel electrode 22) provided on the base layer which has an uneven structure demonstrated by the said modified example 1 and modified examples 5-1 to 5-5 is mentioned below. Specifically, the pixel electrode 22 has a base having an uneven structure such as a flattening film, and the pixel electrode 22 having the electrode end 22E (peripheral portion) having such an electrode end 22E. After forming the pixel electrode 22 on the layer, the end portion is formed by etching removal.

이와 같이, 화소 전극(22)이 패터닝된 전극단(22E)을 갖음으로써, 화소 단부에서, 경사 전계가 강하게 되어 액정이 소망하는 방향으로 배향하기 쉽게 된다.Thus, by having the electrode end 22E patterned by the pixel electrode 22, the gradient electric field becomes strong at a pixel edge part, and it becomes easy to orientate a liquid crystal in a desired direction.

여기서, 상기 변형례 5-1의 평탄화막(21)상에, 전극단(22E)을 갖는 화소 전극(22)을 형성하여 이루어지는, 다음과 같은 샘플을 제작하여, 측정 실험 및 시뮬레이션을 행하였다. 즉, 우선, 유리 기판상에, 열경화 수지(JSR사 제품 SS3969)를 스핀 코트법에 의해 도포하고, 핫 플레이트를 이용하여 프리 베이크(90℃, 90초간)하였다. 그 후, 230℃에 설정한 오븐에서, 1시간 베이크하여, 막두께 2㎛의 평탄화막(21)을 성막하였다. 이 평탄화막(21)의 표면에, 포토 리소그래피법에 의해, 스트라이프형상의 오목부(홈)을, 폭 4㎛(볼록부의 폭 역시 4㎛), 깊이 100㎚로 패턴 형성한 후, ITO를 100㎚의 두께로 전면에 걸쳐서 형성하고, 포토 리소그래피법에 의해 단부만을 에칭 제거하였다. 형성하는 화소 전극(22)과, 별도로 준비한 대향 기판(패터닝하지 않은 고체 대향 전극이 형성된 기판)과의 각 전극 표면에 배향막(JSR사 제품 FPA 재료)을 도포하였다. 계속해서, 이들의 화소 전극(22) 및 대향 전극 사이에, 액정 재료(마크사 제품 MLC-7026)를 밀봉하였다. 이 후, 화소 전극(22) 및 대향 전극을 통하여 액정에 전압을 공급하면서, UV 노광을 행함으로써, 배향막 부근의 액정 분자에 프리틸트를 부여하였다. 이와 같이 하여 제작한 샘플(샘플(A) : 홈 깊이 100㎚)에서, 투과율, 틸트각 및 응답 특성에 관해 각각 측정하였다. 또한, 평탄화막(21)에 형성하는 홈의 깊이 이외는 상기와 마찬가지의 조건으로 제작한 샘플(B)(홈 깊이 200㎚) 및 샘플(C)(홈 깊이 300㎚)에 대해서도, 마찬가지의 측정을 행하였다.Here, on the planarization film 21 of the modification 5-1, the following sample which forms the pixel electrode 22 which has the electrode end 22E was produced, and the measurement experiment and simulation were performed. That is, first, the thermosetting resin (SS3969 by JSR Corporation) was apply | coated by the spin coat method on the glass substrate, and it prebaked (90 degreeC, 90 second) using the hotplate. Then, it baked in the oven set to 230 degreeC for 1 hour, and formed the planarization film 21 with a film thickness of 2 micrometers. On the surface of this planarization film 21, by patterning a stripe-shaped recess (groove) with a width of 4 µm (the width of the convex portion also 4 µm) and a depth of 100 nm, the ITO was 100. It formed over the whole surface in thickness of nm, and only the edge part was etched away by the photolithographic method. An alignment film (FPA material manufactured by JSR) was applied to each electrode surface of the pixel electrode 22 to be formed and a counter substrate (a substrate on which a non-patterned solid counter electrode was formed) prepared separately. Then, the liquid crystal material (MLC-7026 by a mark company) was sealed between these pixel electrode 22 and the counter electrode. Thereafter, UV exposure was performed while supplying a voltage to the liquid crystal through the pixel electrode 22 and the counter electrode, thereby pretilting the liquid crystal molecules near the alignment film. In the thus produced sample (sample (A): groove depth 100 nm), the transmittance, tilt angle, and response characteristics were respectively measured. In addition, the same measurement is carried out with respect to the sample B (groove depth 200 nm) and the sample C (groove depth 300 nm) produced on the conditions similar to the above except the depth of the groove | channel formed in the planarization film 21. Was performed.

또한, 상기 샘플(A 내지 C)의 비교예로서, 다음과 같은 샘플(D)을 제작하고, 마찬가지의 측정을 행하였다. 또한, 샘플(D)에서의 구동 기판측의 구조로서는, 도 29에 도시한 바와 같이, 기판(101)상에 평탄화막(102)을 형성하고, 이 평탄화막(102)상에, 파인 슬릿 구조를 갖는 화소 전극(103)을 배설한 것을 이용하였다. 구체적으로는, 우선, 유리 기판상에, 상기한 바와 마찬가지로 하여 막두께 2㎛의 평탄화막(102)(요철 구조 없음)을 성막한 후, 이 평탄화막(102)의 전면에 걸쳐서, ITO를 100㎚의 두께로 성막하였다. 이 후, 성막한 ITO를 포토 리소그래피법에 의해 패터닝하여, 슬릿(103a)에 대응하는 스트라이프형상의 영역과, 단부 영역을 선택적으로 에칭 제거하였다. 또한, 이 슬릿(103a)의 폭은, 상기 샘플(A 내지 C)과 동등하게 되도록 하고, 대향 전극측의 구성, 배향막 및 액정의 재료, 전압 인가 조건, UV 노광 조건은 상기 샘플(A 내지 C)과 마찬가지로 하였다.In addition, as a comparative example of the said samples (A-C), the following sample (D) was produced and the same measurement was performed. As the structure on the driving substrate side in the sample D, as shown in FIG. 29, the planarization film 102 is formed on the substrate 101, and the fine slit structure is formed on the planarization film 102. The pixel electrode 103 which has the same was provided. Specifically, first, a flattening film 102 (without concave-convex structure) having a film thickness of 2 μm is formed on the glass substrate in the same manner as described above, and then ITO is coated over the entire surface of the flattening film 102. It formed into a film in thickness of nm. Thereafter, the formed ITO was patterned by the photolithography method, and the stripe region and the end region corresponding to the slit 103a were selectively etched away. In addition, the width of this slit 103a is made equal to the said samples A-C, and the structure of the counter electrode side, the material of an orientation film and a liquid crystal, voltage application conditions, UV exposure conditions are the said samples (A-C). ).

상기한 바와 같이 하여 측정한 투과율, 틸트각 및 응답 특성에 관해, 도 30 내지 도 32에 각각 도시한다. 또한, 틸트각은, UV 노광시에 각 전극에 인가된 전압과, 그에 의해 부여되는 틸트각에 관해 도시한 것이다. 또한, 이 틸트각의 측정치로서는, 어느 영역 내에 존재하는 액정 분자의 각각의 틸트각을 계측하고, 그러한 평균을 취한 것을 나타낸다.The transmittance | permeability, tilt angle, and response characteristic which were measured as mentioned above are shown in FIGS. 30-32, respectively. In addition, the tilt angle shows the voltage applied to each electrode at the time of UV exposure, and the tilt angle provided by it. In addition, as a measured value of this tilt angle, each tilt angle of the liquid crystal molecule which exists in a certain area | region is measured, and what averaged it is shown.

도 30에 도시한 바와 같이, 파인 슬릿 구조를 이용한 샘플(D)에 비교하여, 화소 전극에 요철 패턴을 갖는 샘플(A 내지 C)에서는, 투과율이 약 17%나 향상하였다.As shown in FIG. 30, the transmittance | permeability improved about 17% in the samples A-C which have an uneven | corrugated pattern in a pixel electrode compared with the sample D using a fine slit structure.

또한, 도 31에 도시한 바와 같이, 샘플(D)에 비하여, 샘플(A 내지 C)에서는, 부여되는 틸트각이 크게 되어 있는 것을 알 수 있다. 이것은, 상세는 후술하지만, 샘플(D)에서는, 액정 분자의 배향 상태에 흐트러짐이 생기고, 샘플(A 내지 C)에서는 배향 상태가 일정한 상태로 정돈되기 쉬움에 기인하기 때문이라고 생각된다. 상기한 바와 같이 틸트각은, 어느 영역 내에 존재한 액정 분자의 틸트각의 평균치이기 때문에, 액정 분자의 기울어지는 방향에 편차가 있거나, 기울어지지 않는 액정 분자가 존재하고 있는 경우, 그들의 평균치는 작은 값으로 되기 쉽다. 한편, 액정 분자의 기울어지는 방향이 일정한 방향으로 정돈되어 있으면, 액정 분자의 실제의 틸트각과, 그 평균치가 가까운 값으로 되기 쉽다.31, it turns out that the tilt angle provided is large in the samples A-C compared with the sample D. As shown in FIG. Although this is mentioned later in detail, it is considered that in a sample (D), a disorder arises in the orientation state of a liquid crystal molecule, and in a sample (A-C), it is because it is easy to arrange | position an orientation state to a fixed state. As described above, since the tilt angle is an average value of the tilt angles of the liquid crystal molecules present in a certain region, when the tilt direction of the liquid crystal molecules deviates or there are liquid crystal molecules which do not tilt, their average values are small values. It is easy to become. On the other hand, when the inclination direction of the liquid crystal molecules is arranged in a constant direction, the actual tilt angle of the liquid crystal molecules and the average value thereof tend to be close to the values.

더욱, 도 32에 도시한 바와 같이, 샘플(D)에 비하여, 샘플(A 내지 C)에서는 전압에 대한 응답이 빨라지는 것을 알 수 있다. 이것은, 프리틸트의 방위가 정존됨으로써 액정 분자가 일정한 방향으로 기울어지기 쉽게 되기 때문이고 생각된다. 또한, 상기 결과중, 이 응답 특성과 투과율에 관해서는, 홈 깊이를 100㎚, 200㎚, 300㎚로 한 샘플(A 내지 C) 사이에서, 거의 차이가 보여지지 않음도 알았다.Further, as shown in FIG. 32, it can be seen that the response to the voltage is faster in the samples A to C than in the sample D. FIG. This is considered to be because liquid crystal molecules tend to be inclined in a fixed direction due to the existence of the orientation of the pretilt. In addition, it was found that little difference was observed between the samples A to C with groove depths of 100 nm, 200 nm, and 300 nm in terms of this response characteristic and transmittance.

이들의 결과의 증거로서, 프리틸트 부여할 때의 전압을 변화시킨 경우(5V, 7.5V, 10V)의 액정 분자의 배향에 관해 시뮬레이션한 것을 도 33b, 도 33c에 도시한다. 단, 도 33b는 파인 슬릿 구조를 갖는 전극을 도시하고, 도 33c는 요철 패턴을 갖는 전극을 도시하고, 도 33b, 및 도 33c는, 도 33a에 도시한 바와 같은 전극의 볼록부와 오목부의 경계 부근(파인 슬릿에서는 전극 부분과 슬릿 부분과의 경계 부근)의 영역(S1)을 도시한다. 또한, 각 도면에는 액정 분자를 다이렉터의 방향을 나타내는 선분(D1)과, 장축 방향에서의 단부(D21, D22)를 이용하여 모식적으로 나타낸다. 예를 들면, 단부(D21, D22) 사이의 길이(선분(D1)의 길이)가 비교적 길게 표시된 액정 분자는, 선분(D1)에 따른 방향에서 보다 큰 각도로 기울어져 있는 것을 나타낸다. 이러한 시뮬레이션 결과로부터도, 파인 슬릿 구조에 비하여, 요철 구조를 갖는 경우의 액정 분자에는 보다 큰 틸트각이 부여되어 있음을 알 수 있다. 또한, 파인 슬릿 구조에서는, 전극 장변 방향(슬릿의 연재 방향)에 따라 기울어져 있는 액정 분자에 더하여, 전극 장변 방향에 직교하는 방향으로 기울어져 있는 액정 분자도 수많이 존재하고, 액정 분자의 기울어지는 방향에 흐트러짐이 생기고 있는 것을 알 수 있다. 이에 대해, 요철 구조의 경우에는, 액정 분자가, 거의 전극 장변 방향(오목부의 연재 방향)을 따라 기울어져 있는 것을 알 수 있다.As proof of these results, the simulation about the orientation of the liquid crystal molecule in the case of changing the voltage at the time of pretilting (5V, 7.5V, 10V) is shown to FIG. 33B and FIG. 33C. 33B shows an electrode having a fine slit structure, FIG. 33C shows an electrode having an uneven pattern, and FIGS. 33B and 33C show the boundary between the convex portion and the concave portion of the electrode as shown in FIG. 33A. The region S1 in the vicinity (in the fine slit, near the boundary between the electrode portion and the slit portion) is shown. In addition, each figure shows typically a liquid crystal molecule using the line segment D1 which shows the direction of a director, and the edge part D21, D22 in a long-axis direction. For example, the liquid crystal molecules in which the length (the length of the line segment D1) between the ends D21 and D22 are relatively long indicate that the liquid crystal molecules are inclined at a larger angle in the direction along the line segment D1. Also from these simulation results, it is understood that a larger tilt angle is given to the liquid crystal molecules in the case of having an uneven structure as compared with the fine slit structure. In addition, in the fine slit structure, in addition to the liquid crystal molecules inclined along the electrode long side direction (slit extension direction), there are also a large number of liquid crystal molecules inclined in the direction orthogonal to the electrode long side direction. It can be seen that there is a disturbance in the direction. On the other hand, in the case of the uneven structure, it can be seen that the liquid crystal molecules are inclined almost along the electrode long side direction (the extending direction of the recessed portion).

또한, 도 34a 및 도 34b에는, 파인 슬릿 구조 및 요철 구조의 각 경우의 액정 분자의 배향 상태를 모식적으로 도시한다. 도 34a에 도시한 바와 같이, 파인 슬릿 구조에서는, 전극 부분과 슬릿 부분의 경계 부근에서, 액정 분자가 비틀어져서(화소 전극부터 대향 전극을 향해 다이렉터가 회전하면서) 배향한다. 또한, 전극 부분과 슬릿 부분이 교대로 연속하여 배치되기 때문에, 오른쪽으로 감는(R1) 비틀어짐(트위스트)과, 왼쪽으로 감는(L1)의 비틀어짐이 교대로 나타난다. 도 35b 내지 도 35d에, 이와 같은 파인 슬릿 구조에서의 액정 분자의 배향 상태에 관해, 다른 각도에서 본 것을 도시한다. 또한, 도 35b는, 도 35a의 화살표(F1), 도 35c는 화살표(F2), 도 35d는 화살표(F3)로 각각 본 배향 상태를 나타내고 있다. 이와 같이, 파인 슬릿 구조에서는, 액정 분자의 기울어지는 방향이 변하고, 이것은 응답 속도의 저하를 초래한다.34A and 34B schematically show the alignment states of the liquid crystal molecules in each case of the fine slit structure and the concave-convex structure. As shown in Fig. 34A, in the fine slit structure, the liquid crystal molecules are twisted (oriented while rotating the director from the pixel electrode to the counter electrode) near the boundary between the electrode portion and the slit portion. Further, since the electrode portion and the slit portion are alternately arranged in succession, the twist of the right winding (R1) and the twist of the left winding (L1) alternately appear. 35B to 35D show the alignment state of liquid crystal molecules in such a fine slit structure as seen from different angles. 35B has shown the orientation state seen by the arrow F1 of FIG. 35A, FIG. 35C, the arrow F2, and FIG. 35D, the arrow F3, respectively. As described above, in the fine slit structure, the inclination direction of the liquid crystal molecules changes, which causes a decrease in response speed.

이에 대해, 도 34b에 도시한 바와 같이, 요철 구조의 경우에는, 액정 분자가 개략 일정한 방향으로 배향되고 기울어져 있고, 이것으로부터 유연한 전압 응답이 실현되는 것을 알 수 있다.On the other hand, as shown in Fig. 34B, in the case of the uneven structure, the liquid crystal molecules are oriented and inclined in a substantially constant direction, which shows that a flexible voltage response is realized.

또한, 상기 변형례 6에서는, 화소 전극(22)의 전극단(22E)(주연부)이 패터닝 제거되는 구성에 관해 설명하였지만, 이와 같은 구성으로 한정되지 않고, 도 36a 및 도 36b에 도시한 바와 같이, 주연부는 제거되지 않아도 좋다.In addition, although the structure in which the electrode end 22E (peripheral part) of the pixel electrode 22 was patterned was demonstrated in the said modification 6, it is not limited to such a structure, As shown to FIG. 36A and FIG. 36B. The perimeter does not have to be removed.

<8. 실시예><8. Example>

이하, 상기 실시의 형태 및 변형례에 관한 액정 표시 장치의 실시예(실시예 1 내지 3)에 관해 설명한다.Hereinafter, the Example (Examples 1-3) of the liquid crystal display device which concerns on the said embodiment and modification is demonstrated.

(실시예 1)(Example 1)

도 37에, 상기 실시의 형태에 관한 액정 표시 패널(2)에서, 단차(볼록면(13b)의 두께(Tb)와 오목면(13a)의 두께(Ta)와의 차)를 변화시킨 경우의 투과율의 측정 결과를 도시한다. 이때, ITO로 이루어지는 화소 전극(13)의 오목면(13a)의 폭(S)을 4㎛, 볼록면(13b)의 폭(L)을 4㎛, 액정층(15)의 두께를 3.5㎛, 인가 전압을 7.5V, 입사광의 파장을 550㎚로 하였다. 또한, 단차는, 50㎚ 내지 500㎚의 범위에서는 50㎚씩 변화시키고, 1000㎚ 내지 3000㎚의 범위에서는 500㎚씩 변화시켰다. 또한, 500㎚ 내지 800㎚의 범위에서는, 750㎚ 및 800㎚의 2점에서 측정을 행하였다. 어느 경우에도, 액정은 문제 없이 배향하였지만, 단차가 커짐에 따라, 투과율은 감소하는 경향을 나타냈다. 여기서, 파인 슬릿 구조에서의 투과율(REF=0.71)보다 높은 투과율을 실현할 수 있기 때문에, 단차는 50㎚ 내지 750㎚의 범위인 것이 바람직하다. 또한, 보다 바람직하게는, 50㎚ 내지 300㎚이다. 성막 공정이나 에칭 공정에서의 택트 타임(tact time)을 단축할 수 있음과 함께, 단차가 저감됨에 의해, 표면 형상이 평탄한 베타 전극의 구조에 보다 근접하기 때문에, 투과율 향상을 기대할 수 있다.37, the transmittance | permeability at the time of changing the step | step (difference between the thickness Tb of the convex surface 13b and the thickness Ta of the concave surface 13a) in the liquid crystal display panel 2 which concerns on the said embodiment. The measurement result of is shown. At this time, the width S of the concave surface 13a of the pixel electrode 13 made of ITO is 4 µm, the width L of the convex surface 13b is 4 µm, the thickness of the liquid crystal layer 15 is 3.5 µm, The applied voltage was 7.5V and the wavelength of incident light was 550 nm. In addition, the level | step difference was changed by 50 nm in the range of 50 nm-500 nm, and was changed by 500 nm in the range of 1000 nm-3000 nm. In addition, in the range of 500 nm-800 nm, the measurement was performed at two points of 750 nm and 800 nm. In either case, the liquid crystals were oriented without problems, but as the level became larger, the transmittance tended to decrease. Here, since the transmittance higher than the transmittance (REF = 0.71) in the fine slit structure can be realized, the step is preferably in the range of 50 nm to 750 nm. More preferably, they are 50 nm-300 nm. The tact time in the film forming step and the etching step can be shortened, and the step difference can be reduced, so that the surface shape is closer to the structure of the beta electrode, whereby the transmittance can be improved.

(실시예 2)(Example 2)

실시예 2로서, 상기 변형례 3에서 설명한 화소 전극(23)에서의 테이퍼면(23c)의 테이퍼각(θt)을 변화시킨 경우의 투과율을 측정하였다. 구체적으로는, 도 38에 도시한 바와 같이, 오목면(23a)의 폭(S)(4㎛), 두께(Ta)(50㎚), 피치(=사다리꼴 모양의 볼록부의 아랫바닥(下底)의 폭 : 4㎛) 및 볼록면(23b)의 두께(Tb)(200㎚)를 각각 고정으로 하여, 볼록면(23b)의 폭(Da)을 가변으로 하여, 테이퍼각(θt)을 변화시켰다. 이 때, 폭(Da)은, 3.5 내지 1㎛의 범위에 있어서 0.5㎛씩 변화시켰다. 어느 경우에도, 액정은 문제 없이 배향하고, 도 39에 도시한 바와 같이 고투과율이 되었다. 또한, 투과율은, 폭(Da)이 1㎛일 때에 가장 높아졌다.As Example 2, the transmittance | permeability at the time of changing the taper angle (theta) t of the tapered surface 23c in the pixel electrode 23 demonstrated in the said modification 3 was measured. Specifically, as shown in FIG. 38, the width S (4 μm), the thickness Ta (50 nm) of the concave surface 23a, and the pitch (= bottom of the trapezoidal convex portion) are shown. Width: 4 mu m) and the thickness Tb (200 nm) of the convex surface 23b were fixed, and the width Da of the convex surface 23b was varied to change the taper angle θt. . At this time, the width Da was changed by 0.5 µm in the range of 3.5 to 1 µm. In either case, the liquid crystals were oriented without problems, and as shown in FIG. 39, high transmittance was obtained. In addition, the transmittance was highest when the width Da was 1 µm.

(실시예 3)(Example 3)

실시예 3으로서, 상기 실시예 2와 마찬가지로 테이퍼면(23c)의 테이퍼각(θt)을 변화시킨 경우의 투과율을 측정하였다. 단, 본 실시예에서는, 도 40에 도시한 바와 같이, 오목면(23a)의 폭(S)(4㎛), 두께(Ta)(50㎚), 피치(=사다리꼴 모양의 볼록부의 아랫바닥의 폭 : 4㎛) 및 볼록면(23b)의 폭(1㎛)을 각각 고정으로 하고, 볼록면(23b)의 두께(Tb)를 가변으로 하여, 단차(=Tb-50)를 변화시켰다. 단차는, 200 내지 60㎚의 범위에서, 20㎚씩 변화하도록 하였다. 어느 경우에도, 액정은 문제 없이 배향하고, 도 41에 도시한 바와 같이 고투과율이 되었다. 또한, 단차가 작아짐에 따라 보다 높은 투과율을 나타냈다.As Example 3, the transmittance | permeability when the taper angle (theta) t of the taper surface 23c was changed similarly to the said Example 2 was measured. However, in this embodiment, as shown in Fig. 40, the width S (4 mu m), the thickness Ta (50 nm) of the concave surface 23a, and the pitch (= bottom of the trapezoidal convex portion) are shown. The width | variety (4 micrometers) and the width | variety (1 micrometer) of the convex surface 23b were fixed, the thickness Tb of the convex surface 23b was made variable, and the step | step difference (= Tb-50) was changed. The step was made to change by 20 nm in the range of 200-60 nm. In either case, the liquid crystals were oriented without problems, and as shown in FIG. 41, high transmittance was obtained. In addition, as the step became smaller, higher transmittance was shown.

이상, 실시의 형태 및 변형례를 들어서 본 발명을 설명하였지만, 본 발명은 이들의 실시의 형태 등으로 한정되지 않고, 여러가지의 변형이 가능하다. 예를 들면, 상기 실시의 형태 등에서는, 화소 전극의 표면에만 요철 구조를 형성하는 경우를 예로 들어 설명하였지만, 요철 구조는, 대향 전극의 표면에 마련하여도 좋다. 즉, 대향 전극의 표면에 요철 구조를 마련하고 화소 전극의 표면을 플랫하게 형성하여도 좋고, 화소 전극과 대향 전극의 양쪽의 표면에 요철 구조를 마련하여도 좋다.As mentioned above, although this invention was demonstrated based on embodiment and a modification, this invention is not limited to these embodiment etc., Various modifications are possible. For example, in the above embodiment, the case where the uneven structure is formed only on the surface of the pixel electrode has been described as an example, but the uneven structure may be provided on the surface of the counter electrode. That is, the uneven structure may be provided on the surface of the counter electrode and the surface of the pixel electrode may be flat, or the uneven structure may be provided on both the surface of the pixel electrode and the counter electrode.

또한, 상기 실시의 형태 등에서는, 요철 구조의 단차 부분을 수직면, 테이퍼면 및 역테이퍼면의 어느 하나로 한 경우를 예로 들어 설명하였지만, 이것으로 한정되지 않고, 곡면이라도 좋다. 또한, 단차 부분을 테이퍼면으로 하는 요철 구조로서는, 단면 형상이 사다리꼴 모양이 되는 것을 예로 들어 설명하였지만, 단면 형상이 삼각형 형상(즉 윗바닥(上底)이 없는 형상)이 되는 것이라도 좋다.In addition, although the above-mentioned embodiment demonstrated the case where the step part of the uneven structure was made into any one of a vertical surface, a taper surface, and an inverse taper surface as an example, it is not limited to this, A curved surface may be sufficient. The uneven structure having the stepped portion as a tapered surface has been described using an example in which the cross-sectional shape becomes a trapezoidal shape, but the cross-sectional shape may be triangular (that is, a shape without a top).

또한, 본 발명의 액정 표시 장치에서의 각 층의 재료나 두께, 치수 등은, 상술한 것으로 한정되지 않는다. 예를 들면, 화소 전극에서는, 오목면의 폭(S)과 볼록면의 폭(L)이 서로와 동등한(S=L=4㎛) 경우를 예로 들어 설명하였지만, 슬릿의 폭(S)과 전극 부분의 폭(L)은 서로 달라도 좋다.In addition, the material, thickness, a dimension, etc. of each layer in the liquid crystal display device of this invention are not limited to what was mentioned above. For example, in the pixel electrode, the case where the width S of the concave surface and the width L of the convex surface are equivalent to each other (S = L = 4 μm) has been described as an example. However, the width S of the slit and the electrode The width L of the portions may be different from each other.

Claims (20)

액정층과,
상기 액정층을 끼우고 대향 배치된 제 1 및 제 2의 기판과,
상기 제 1의 기판의 상기 액정층측에 마련된 복수의 화소 전극과,
상기 복수의 화소 전극에 대향하여, 상기 제 2의 기판에 마련된 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극의 한쪽 또는 양쪽의 상기 액정층측의 면이 요철 구조를 갖는 것을 특징으로 하는 액정 표시 장치.A liquid crystal layer,
First and second substrates sandwiched with the liquid crystal layer;
A plurality of pixel electrodes provided on the liquid crystal layer side of the first substrate;
A counter electrode provided on the second substrate so as to face the plurality of pixel electrodes;
The liquid crystal display device characterized in that the surface on the side of the liquid crystal layer on one or both sides of the pixel electrode and the counter electrode has an uneven structure. 제 1항에 있어서,
각 화소 전극이 상기 요철 구조를 가지며,
상기 대향 전극의 상기 액정층측의 면은 평탄하게 되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 1,
Each pixel electrode has the uneven structure,
A liquid crystal display device wherein the surface of the counter electrode on the side of the liquid crystal layer is flat. 제 2항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분이 기판면에 수직하게 되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 2,
A stepped portion between the concave and convex surfaces of the uneven structure is perpendicular to the substrate surface. 제 2항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분이 테이퍼면인 것을 특징으로 하는 액정 표시 장치.The method of claim 2,
A stepped portion between the concave and convex surfaces of the uneven structure is a tapered surface. 제 2항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분이 역테이퍼면인 것을 특징으로 하는 액정 표시 장치.The method of claim 2,
The step portion between the concave and convex surfaces of the uneven structure is an inverted taper surface. 제 2항에 있어서,
상기 화소 전극의 상기 액정층과 반대측의 면은 평탄하게 되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 2,
A surface on the side opposite to the liquid crystal layer of the pixel electrode is flat. 제 2항에 있어서,
상기 복수의 화소 전극과 상기 제 1의 기판과의 사이에, 요철 구조를 갖는 하지층(foundation layer)을 더 가지며,
각 화소 전극의 상기 액정층측의 면은, 상기 하지층의 요철 구조의 표면 형상을 모방한 요철 구조를 갖는 것을 특징으로 하는 액정 표시 장치.The method of claim 2,
Further having a foundation layer having an uneven structure between the plurality of pixel electrodes and the first substrate,
A surface on the liquid crystal layer side of each pixel electrode has a concave-convex structure that mimics the surface shape of the concave-convex structure of the base layer. 제 7항에 있어서,
상기 하지층이, 상기 제 1의 기판의 표면을 덮는 평탄화막인 것을 특징으로 하는 액정 표시 장치.The method of claim 7, wherein
And said base layer is a planarization film covering the surface of said first substrate. 제 7항에 있어서,
상기 제 1의 기판의 표면을 덮는 평탄화막을 더 가지며,
상기 평탄화막상에, 상기 하지층으로서 포토레지스트막이 마련되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 7, wherein
It further has a planarization film which covers the surface of a said 1st board | substrate,
The photoresist film is provided on the said planarization film as said base layer, The liquid crystal display device characterized by the above-mentioned. 제 7항에 있어서,
상기 제 1의 기판의 표면을 덮는 평탄화막을 더 가지며,
상기 평탄화막상에, 상기 하지층으로서 절연막이 마련되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 7, wherein
It further has a planarization film which covers the surface of a said 1st board | substrate,
An insulating film is provided as said base layer on the said planarization film, The liquid crystal display device characterized by the above-mentioned. 제 7항에 있어서,
상기 하지층이, 상기 제 1의 기판상에 마련된 컬러 필터층인 것을 특징으로 하는 액정 표시 장치.The method of claim 7, wherein
And said base layer is a color filter layer provided on said first substrate. 제 7항에 있어서,
상기 제 1의 기판상에 컬러 필터층을 더 가지며,
상기 컬러 필터층상에, 상기 하지층으로서 절연막이 마련되어 있는 것을 특징으로 하는 액정 표시 장치.The method of claim 7, wherein
Further having a color filter layer on the first substrate,
An insulating film is provided as said base layer on the said color filter layer, The liquid crystal display device characterized by the above-mentioned. 제 1항에 있어서,
상기 액정층에서는, 상기 화소 전극 및 상기 대향 전극의 부근에서 프리틸트가 부여되어 있은 것을 특징으로 하는 액정 표시 장치.The method of claim 1,
In said liquid crystal layer, pretilt is provided in the vicinity of the said pixel electrode and the said counter electrode, The liquid crystal display device characterized by the above-mentioned. 제 1의 기판상에 복수의 화소 전극을 형성하는 공정과,
제 2의 기판상에 대향 전극을 형성하는 공정과,
상기 제 1 및 제 2의 기판 사이에, 상기 화소 전극 및 상기 대향 전극을 대향시켜서 액정층을 밀봉하는 공정과,
상기 화소 전극과 상기 대향 전극을 통하여 상기 액정층에 전압을 인가하면서, 상기 액정층을 노광함에 의해, 상기 액정층에 프리틸트를 부여하는 공정을 포함하고,
상기 화소 전극 및 상기 대향 전극의 한쪽 또는 양쪽의 상기 액정층측의 면에 요철 구조를 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.Forming a plurality of pixel electrodes on the first substrate,
Forming a counter electrode on a second substrate;
Sealing the liquid crystal layer by opposing the pixel electrode and the counter electrode between the first and second substrates;
A step of applying pretilt to the liquid crystal layer by exposing the liquid crystal layer while applying a voltage to the liquid crystal layer through the pixel electrode and the counter electrode,
The uneven structure is formed in the surface on the side of the said liquid crystal layer of one or both of the said pixel electrode and the said counter electrode, The manufacturing method of the liquid crystal display device characterized by the above-mentioned. 제 14항에 있어서,
각 화소 전극에 상기 요철 구조를 형성하고,
상기 대향 전극의 상기 액정층측의 면을 평탄하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.The method of claim 14,
The concave-convex structure is formed on each pixel electrode,
The surface of the said liquid crystal layer side of the said counter electrode is made flat, The manufacturing method of the liquid crystal display device characterized by the above-mentioned. 제 15항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분을 기판면에 수직하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.16. The method of claim 15,
And a step portion between the concave and convex surfaces of the uneven structure is perpendicular to the substrate surface. 제 15항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분을 테이퍼면으로 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.16. The method of claim 15,
A stepped portion between the concave and convex surfaces of the uneven structure is a tapered surface. 제 15항에 있어서,
상기 요철 구조에서의 오목면 및 볼록면 사이의 단차 부분을 역테이퍼면으로 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.16. The method of claim 15,
A stepped portion between the concave surface and the convex surface in the concave-convex structure is an inverse tapered surface manufacturing method of a liquid crystal display device. 제 15항에 있어서,
상기 화소 전극의 상기 액정층과 반대측의 면을 평탄하게 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.16. The method of claim 15,
And a surface opposite to the liquid crystal layer of the pixel electrode is flattened. 제 15항에 있어서,
상기 복수의 화소 전극의 하지층으로서, 상기 제 1의 기판의 표면을 덮고서 평탄화막을 형성한 후, 상기 평탄화막의 표면에 요철 구조를 형성하고,
상기 복수의 화소 전극을 형성하는 공정에서는,
각 화소 전극을, 그 액정층측의 면이 상기 평탄화막의 요철 구조를 모방한 요철 구조가 되도록, 상기 평탄화막상에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.16. The method of claim 15,
As a base layer of the plurality of pixel electrodes, after forming a planarization film covering the surface of the first substrate, an uneven structure is formed on the surface of the planarization film,
In the step of forming the plurality of pixel electrodes,
Each pixel electrode is formed on the planarizing film so that the surface on the liquid crystal layer side has an uneven structure that mimics the uneven structure of the planarizing film.
KR1020110030999A 2010-04-06 2011-04-05 Liquid crystal diplay and method of manufacturing liquid crystal display KR101814208B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-087658 2010-04-06
JP2010087658 2010-04-06
JP2011038640A JP5906571B2 (en) 2010-04-06 2011-02-24 Liquid crystal display device and method of manufacturing liquid crystal display device
JPJP-P-2011-038640 2011-02-24

Publications (2)

Publication Number Publication Date
KR20110112219A true KR20110112219A (en) 2011-10-12
KR101814208B1 KR101814208B1 (en) 2018-01-02

Family

ID=44745243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030999A KR101814208B1 (en) 2010-04-06 2011-04-05 Liquid crystal diplay and method of manufacturing liquid crystal display

Country Status (2)

Country Link
KR (1) KR101814208B1 (en)
CN (1) CN102213874B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140059714A (en) * 2012-11-08 2014-05-16 소니 주식회사 Liquid crystal display apparatus
KR20170086660A (en) * 2014-12-19 2017-07-26 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ffs array substrate and liquid crystal display panel
US9910322B2 (en) 2014-11-18 2018-03-06 Samsung Display Co., Ltd. Liquid crystal display device and method for fabricating the same
US10795208B2 (en) 2014-03-31 2020-10-06 Sony Corporation Liquid crystal display

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014081559A (en) * 2012-10-18 2014-05-08 Sony Corp Liquid crystal display device
CN103744225B (en) * 2013-12-27 2016-08-17 深圳市华星光电技术有限公司 Array base palte and with the display panels of this array base palte
CN103744224A (en) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 Array substrate and liquid crystal display panel using the same
CN104375312B (en) * 2014-11-11 2017-06-27 深圳市华星光电技术有限公司 A kind of COA array base paltes and liquid crystal display panel
US9577104B2 (en) 2014-11-11 2017-02-21 Shenzhen China Star Optoelectronics Technology Co., Ltd COA substrate and liquid crystal display panel
CN104460168A (en) * 2014-11-21 2015-03-25 深圳市华星光电技术有限公司 Display panel and display device
CN106444170A (en) * 2015-08-13 2017-02-22 群创光电股份有限公司 Liquid crystal display
TWI564616B (en) * 2015-08-24 2017-01-01 友達光電股份有限公司 Display panel
CN106932969B (en) * 2015-12-29 2020-07-10 群创光电股份有限公司 Display device
CN105938840A (en) * 2016-07-05 2016-09-14 深圳市华星光电技术有限公司 Array substrate and display panel
CN106298646B (en) * 2016-08-17 2019-07-02 深圳市华星光电技术有限公司 The production method of TFT substrate
JP2018173541A (en) * 2017-03-31 2018-11-08 株式会社ジャパンディスプレイ Method for manufacturing alignment film and liquid crystal display
CN107085330B (en) * 2017-06-23 2020-04-03 深圳市华星光电半导体显示技术有限公司 PSVA pixel structure
CN107479247A (en) * 2017-09-19 2017-12-15 惠科股份有限公司 Liquid crystal disply device and its preparation method
CN107608099A (en) * 2017-09-19 2018-01-19 惠科股份有限公司 Liquid crystal disply device and its preparation method
CN107608138A (en) * 2017-09-19 2018-01-19 惠科股份有限公司 Liquid crystal disply device and its preparation method
CN109324449B (en) * 2018-11-15 2021-06-22 昆山龙腾光电股份有限公司 Liquid crystal display device and driving method thereof
CN111045262B (en) * 2019-12-09 2021-07-06 深圳市华星光电半导体显示技术有限公司 COA substrate and display panel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333634A (en) * 1994-06-10 1995-12-22 Sony Corp Liquid crystal display panel
JP2000111729A (en) * 1998-10-02 2000-04-21 Yazaki Corp Production of polarizing element and polarizing element
JP2003066455A (en) * 2001-08-30 2003-03-05 Toshiba Corp Liquid crystal display device, method for manufacturing liquid crystal display device and color filter substrate
US7113241B2 (en) * 2001-08-31 2006-09-26 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
JP2003075839A (en) * 2001-09-07 2003-03-12 Toshiba Corp Liquid crystal display device
JP2003241222A (en) * 2002-02-15 2003-08-27 Matsushita Electric Ind Co Ltd Reflection type liquid crystal display device
TW200528831A (en) * 2004-01-06 2005-09-01 Samsung Electronics Co Ltd Substrate for a display apparatus
JP2005316330A (en) * 2004-04-30 2005-11-10 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
JP4638280B2 (en) * 2005-05-25 2011-02-23 株式会社 日立ディスプレイズ Liquid crystal display device
KR20090059957A (en) * 2007-12-07 2009-06-11 삼성전자주식회사 Liquid crystal display
KR20100065876A (en) * 2008-12-09 2010-06-17 삼성전자주식회사 Liquid crystal device and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140059714A (en) * 2012-11-08 2014-05-16 소니 주식회사 Liquid crystal display apparatus
KR20200090665A (en) * 2012-11-08 2020-07-29 소니 주식회사 Liquid crystal display apparatus
US11119360B2 (en) 2012-11-08 2021-09-14 Saturn Licensing Llc Liquid crystal display apparatus
US11726366B2 (en) 2012-11-08 2023-08-15 Saturn Licensing Llc Liquid crystal display apparatus
US10795208B2 (en) 2014-03-31 2020-10-06 Sony Corporation Liquid crystal display
US11243439B2 (en) 2014-03-31 2022-02-08 Saturn Licensing Llc Liquid crystal display
US11598991B2 (en) 2014-03-31 2023-03-07 Saturn Licensing Llc Liquid crystal display
US11892732B2 (en) 2014-03-31 2024-02-06 Saturn Licensing Llc Liquid crystal display
US9910322B2 (en) 2014-11-18 2018-03-06 Samsung Display Co., Ltd. Liquid crystal display device and method for fabricating the same
KR20170086660A (en) * 2014-12-19 2017-07-26 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ffs array substrate and liquid crystal display panel

Also Published As

Publication number Publication date
KR101814208B1 (en) 2018-01-02
CN102213874B (en) 2016-08-03
CN102213874A (en) 2011-10-12

Similar Documents

Publication Publication Date Title
JP5906571B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR20110112219A (en) Liquid crystal diplay and method of manufacturing liquid crystal display
KR101001520B1 (en) In Plane Switching mode liquid crystal display device and the fabrication method thereof
US7436472B2 (en) Liquid crystal display device and method with color filters having overcoat layer thereover formed on substrate except for fourth color filter formed on the overcoat layer
US9063379B2 (en) Display panel and method of manufacturing the same
TW567378B (en) Liquid-crystal display device and method of fabricating the same
JP4694284B2 (en) Liquid crystal display device having OCB mode liquid crystal layer and method of manufacturing the same
US20050195353A1 (en) Liquid crystal display apparatus and method of manufacturing the same
US20100091234A1 (en) Liquid Crystal Display Device
KR102028230B1 (en) Liquid crystal display device
KR100796126B1 (en) Liquid crystal display device and fabrication method thereof
KR20100025367A (en) Array substrate, liquid crystal display panel having the same, and method of manufacturing the liquid crystal display panel
TWI485498B (en) Display device and method of manufacturing the same
US8451411B2 (en) Display panel having a domain divider
US6760089B1 (en) Liquid crystal display and manufacturing method thereof
KR101540302B1 (en) Display substrate and liquid crystal display panel having the same
KR101380784B1 (en) Method for fabricating liquid crystal display device
KR101146985B1 (en) Display device and method of manufacturing the same
KR100840095B1 (en) Liquid crystal display device and fabrication method thereof
KR100484948B1 (en) In-Plane Switching mode Liquid Crystal Display Device
US20080218673A1 (en) Display apparatus and method for manufacturing substrate for display apparatus
KR20090036870A (en) Liquid crystal display device
KR100697389B1 (en) Method for fabricating polymer dispersed liquid crystal display device
KR20050117031A (en) Method for manufacturing color filter substrate
KR20080110249A (en) Vertical alignment mode liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant