KR20110111105A - 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법 - Google Patents

고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법 Download PDF

Info

Publication number
KR20110111105A
KR20110111105A KR1020100030504A KR20100030504A KR20110111105A KR 20110111105 A KR20110111105 A KR 20110111105A KR 1020100030504 A KR1020100030504 A KR 1020100030504A KR 20100030504 A KR20100030504 A KR 20100030504A KR 20110111105 A KR20110111105 A KR 20110111105A
Authority
KR
South Korea
Prior art keywords
metal
silicon
silicon nanowires
nanoclusters
gold
Prior art date
Application number
KR1020100030504A
Other languages
English (en)
Other versions
KR101706353B1 (ko
Inventor
박경수
송인용
허성
곽동욱
조훈영
김한수
최재만
권문석
Original Assignee
삼성전자주식회사
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 동국대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020100030504A priority Critical patent/KR101706353B1/ko
Priority to US13/076,957 priority patent/US8679949B2/en
Priority to EP11160698A priority patent/EP2372751A1/en
Priority to JP2011081620A priority patent/JP5890613B2/ja
Priority to CN201110087212.4A priority patent/CN102234111B/zh
Publication of KR20110111105A publication Critical patent/KR20110111105A/ko
Priority to US13/644,147 priority patent/US8698122B2/en
Application granted granted Critical
Publication of KR101706353B1 publication Critical patent/KR101706353B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/005—Constitution or structural means for improving the physical properties of a device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

금속 나노클러스터가 표면 상에 고밀도로 균일하게 형성된 실리콘 나노와이어가 제공된다.
상기 금속 나노클러스터는 상기 실리콘 나노와이어의 전기적 특성 및 광학적 특성을 개선하므로 리튬전지, 태양전지, 바이오센서, 메모리소자 등의 다양한 전기소자에 유용하게 사용할 수 있다.

Description

고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법 {Silicon nanowire comprising high density metal nanocluster and process for preparing the same}
고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법이 제공되며, 그 표면 상에 금속 나노클러스터가 고밀도로 형성된 실리콘 나노와이어 구조체가 제공된다.
실리콘 나노와이어와 같은 1차원 나노구조물은 그 자체의 우수한 물성을 이용한 나노크기의 전자소자, 광학소자, 바이오센서 등의 응용 가능성으로 인해 차세대 나노 재료로 많은 주목을 받고 왔다.
특히 반도체의 집적도 향상 및 속도 증가를 위한 수직형 구조의 실리콘 나노와이어 FET (Field effect transistor), 실리콘의 고용량 특성을 활용하기 위한 실리콘 나노와이어 리튬 전지 및 태양전지 등에 대한 연구가 진행되고 있다.
본 발명의 일구현예들은 전기전도성 및 광특성이 개선된 실리콘 나노와이어를 제공한다.
본 발명의 다른 구현예들은 상기 실리콘 나노와이어의 제조방법을 제공한다.
본 발명의 또 다른 구현예들은 상기 실리콘 나노와이어의 다양한 응용분야를 제공한다.
일태양에 따르면, 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어를 제공한다.
일구현예에 따르면, 상기 금속 나노클러스터는 약 1 내지 약 10nm의 평균 크기를 가질 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 약 2 내지 약 5nm의 평균 크기를 가질 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 고밀도로 존재할 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 약 1X106개/cm2 내지 약 1X1016개/cm2의 범위로 존재할 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 약 1X1011개/cm2 내지 약 1X1013개/cm2의 범위로 존재할 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 전이금속, 란탄족 원소, 13족 원소(붕소 제외) 및 14족 원소(탄소 및 실리콘 제외)로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터는 금(Au), 니켈(Ni), 철(Fe), 은(Ag), 알루미늄(Al), 게르마늄(Ge), 가돌리늄(Gd), 구리(Cu), 인듐(In) 및 납 (Pb) 으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.
일구현예에 따르면, 상기 실리콘 나노와이어의 단면은 육각형 구조를 가질 수 있다.
일구현예에 따르면, 상기 실리콘 나노와이어의 말단부는 반구 형상의 금속 캡을 가질 수 있다.
일구현예에 따르면, 상기 실리콘 나노와이어의 직경은 약 10 내지 약 500nm의 범위를 가질 수 있다.
일구현예에 따르면, 상기 실리콘 나노와이어의 길이는 약 0.5 내지 약 20㎛의 범위를 가질 수 있다.
일구현예에 따르면, 상기 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어는 급소가열 화학기상증착법, 레이져 가열 화학기상증착법, 또는 유기금속 화학증착법으로 제조할 수 있다.
일태양에 따르면,
실리콘 기판 상에 금속 박막층을 형성하는 단계;
수소분위기하에 화학기상증착용 챔버에서 상기 금속 박막층 함유 실리콘 기판을 제1 소성하여 금속-실리콘 아일랜드를 형성하는 단계; 및
상기 챔버 내에 혼합가스를 주입하면서 상기 금속-실리콘 아일랜드가 형성된 실리콘 기판을 제2 소성하여 실리콘 나노와이어를 성장시키는 단계;를 포함하는 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어의 제조방법을 제공한다.
일태양에 따르면,
상기 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어를 구비하는 전기소자를 제공한다.
일구현예에 따르면, 상기 전기소자로서는 태양전지, 리튬전지, 트랜지스터, 메모리소자, 광센서, 바이오센서, 발광다이오드, 도파관, 발광소자, 커패시터 등을 예시할 수 있다.
본 발명의 구현예들에 따른 금속 나노클러스터 함유 실리콘 나노와이어는 개선된 전기전도성 및 광특성을 가지므로 실리콘 나노와이어를 기반으로 한 다양한 반도체 소자 등에 사용할 수 있다.
또한 상기 금속 나노클러스터로서 독성이 적은 금 또는 은 등을 사용하는 경우 바이오 물질 전달용 또는 바이오 센서 등에 적합한 나노물질로서 사용될 수 있다.
상기 금속 나노클러스터 함유 실리콘 나노와이어는 리튬전지에 채용시 전도성이 우수하고, 충방전에 의한 실리콘 열화가 감소될 수 있는 구조를 가지고 있으므로 전기적 특성이 개선된 리튬전지를 제공할 수 있다.
또한 상기 금속 나노클러스터 함유 실리콘 나노와이어는 표면 플라즈몬 공명(surface plasmon resonance)을 이용하여 응답신호가 우수한 광소자, 예를 들어 태양전지 등을 제조할 수 있다.
상기 실리콘 나노와이어에 포함된 금속 나노클러스터의 전하 포획(charge trap) 특성은 기존의 박막공정에 의한 CTF 플래쉬 메모리에 비해 공정이 단순하고 우수한 트랩 특성을 갖는다.
도 1은 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 SEM 이미지를 나타낸다.
도 2a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 단일 확대도를 나타낸다.
도 2b는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 중앙부 부분 확대도를 나타낸다.
도 2c는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 상단부 부분 확대도를 나타낸다.
도 3a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 단면 TEM 이미지를 나타낸다.
도 3b는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어의 단면 Z-contrast (STEM) 이미지를 나타낸다.
도 4a는 실시예 1에서 얻어진 실리콘 나노와이어에 존재하는 금 나노클스터의 구조를 나타내는 고분해능 Z-contrast 이미지를 나타낸다.
도 4b, 4c 및 4d는 각각 도 4a에 나타낸 a영역, b영역 및 c영역의 콘트라스트 강도 차로 구분한 Si, Au 원자들을 나타낸다.
도 5는 실시예 1에서 얻어진 실리콘 나노와이어에 존재하는 금 캡과 금 클러스터의 표면 플라즈몬 여기 에너지를 측정/비교한 Monochro-EELS 데이터를 나타낸다.
도 6은 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어를 이용하여 제작한 나노 광디바이스의 SEM 이미지를 나타낸다.
도 7a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어를 700℃에서 열처리하여 얻어진 표면 확대도를 나타내며, 도 7b는 금 나노클러스터의 크기에 따른 분포를 나타낸다.
도 8a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어를 700℃에서 열처리하여 얻어진 표면 확대도를 나타내며, 도 8b는 금 나노클러스터의 크기에 따른 분포를 나타낸다.
도 9a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 실리콘 나노와이어를 700℃에서 열처리하여 얻어진 표면 확대도를 나타내며, 도 9b는 금 나노클러스터의 크기에 따른 분포를 나타낸다.
일구현예에 따른 금속 나노클러스터 함유 실리콘 나노와이어는 2종 이상의 소재로 구성된 헤테로 구조를 가지며, 실리콘 소재의 나노와이어 구조체의 표면 상에 금속 나노클러스터가 균일하게 형성된 구조, 예를 들어 금속 나노클러스터가 형성되어 있는 구조를 갖는다.
이와 같이 고밀도로 존재하는 금속 나노클러스터의 존재로 인해 상기 실리콘 나노와이어가 갖는 다양한 물성, 예를 들어 전하 용량 특성, 전하 포획특성, 전기전도성 및 광 특성 등을 개선하는 것이 가능해진다.
상기 실리콘 나노와이어가 고유하게 갖는 전기전도성과 비교하여 더 높은 전기전도성을 갖는 금속 나노클러스터가 상기 실리콘 나노와이어의 표면 상에 고밀도로 존재함으로써 상기 실리콘 나노와이어의 전기전도성을 개선하는 것이 가능해진다. 또한 상기 금소 나노클러스터가 실리콘 나노와이어의 표면 상에 고밀도로 존재함으로써 상기 금속 나노클러스터의 표면 플라즈몬 공명을 이용하면 응답신호가 우수한 광특성을 제공하는 것이 가능해진다.
이와 같은 특성을 제공할 수 있는 금속 나노클러스터로서는 전이금속, 란탄족 원소, 13족 원소 및 14족 원소로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으며, 이들 중 비금속인 붕소, 탄소 및 실리콘은 제외된다. 이와 같은 금속 나노클러스터의 예로서는 금(Au), 니켈(Ni), 철(Fe), 은(Ag), 알루미늄(Al), 게르마늄(Ge), 가돌리늄(Gd), 구리(Cu), 인듐(In) 및 납 (Pb) 으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으나 이들에 한정되는 것은 아니다. 이들 금속 중 사용하는 용도, 예를 들어 약품전달 물질 또는 생체 응용분야에서는 무독성의 금속을 사용할 수 있으며, 예를 들어 금 또는 은을 사용할 수 있다.
상기와 같은 금속 나노클러스터는 금속이 나노닷 형태로 뭉쳐 있는 것을 의미하며, 그 형상은 원형상 뿐만 아니라 불규칙한 형상도 가질 수 있다. 이와 같은 금속 나노클러스터는 상기 실리콘 나노와이어의 직경 이하의 크기를 가질 수 있으며, 예를 들어 나노 와이어의 특성을 나타내는 약 500nm 이하, 예를 들어 약 1 내지 약 100nm, 약 1 내지 약 10nm, 또는 약 2 내지 약 5nm의 평균 크기를 가질 수 있다. 상기 금속 나노클러스터의 크기는 이들이 원형상인 경우 직경이며, 불규칙한 형상인 경우 장축의 길이로서 정의할 수 있다.
상기 금속 나노클러스터는 상기 실리콘 나노와이어의 표면 상에 고밀도로 존재하는 바, 예를 들어 1X106개/cm2 내지 1X1016개/cm2의 범위, 또는 약 1X1011개/cm2 내지 약 1X1013개/cm2의 범위로 존재할 수 있다. 이와 같이 고밀도로 존재하는 금속 나노클러스터는 균일하게 배열될 수 있으며, 이때 각 금속 나노클러스터의 배열 간격은 예를 들어 약 1nm 내지 약 100nm의 간격으로 배열될 수 있다.
상기와 같은 금속 나노클러스터의 분포 범위, 배열 간격, 크기 등은 제조하는 공정 조건에 따라 달라질 수 있으며, 사용하고자 하는 용도에 따라 적절하게 조절하여 사용할 수 있다.
상기 금속 나노클러스터가 형성된 실리콘 나노와이어는 실리콘 소재, 예를 들어 비정질 실리콘, 결정질 실리콘, 실리카 함유 실리콘 등의 실리콘 나노와이어라면 그 형태 및 규격에 상관 없이 사용할 수 있다. 일구현예에 따른 상기 금속 나노클러스터가 형성된 실리콘 나노와이어는 그 단면이 육각형 구조를 가질 수 있으며, 상단부는 반구 형상의 금속 캡을 구비할 수 있다.
상기 실리콘 나노와이어의 직경은 약 10 내지 약 500nm이고, 길이는 약 0.5 내지 약 20㎛의 범위를 갖는 것을 사용할 수 있다. 상기 실리콘 나노와이어의 직경은 길이에 수직으로 자른 단면에서 측정할 수 있으며, 예를 들어 단면이 육각형인 경우 장축(마주하는 꼭지점을 연결한 선)의 길이로서 측정할 수 있다. 이와 같은 실리콘 나노와이어의 직경 및 길이 등은 제조하는 공정의 조건에 따라 적절히 조절하는 것이 가능하다.
상기와 같은 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어는 수소 분위기하에 실리콘 기판 상에 금속 박막층을 형성한 후, 실리콘 나노와이어를 성장시킴으로써 제조할 수 있다.
일구현예에 따르면 상기 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어는 실리콘 기판 상에 금속 박막층을 형성한 후, 수소분위기하에 화학기상증착용 챔버에서 상기 금속 박막층 함유 실리콘 기판을 제1 소성하여 금속-실리콘 아일랜드를 형성하고, 이어서 상기 챔버 내에 혼합가스를 주입하면서 상기 금속-실리콘 아일랜드가 형성된 실리콘 기판을 제2 소성하여 실리콘 나노와이어를 성장시킴으로써 제조할 수 있다.
실리콘 기판 상에 형성되는 금속 박막층은 상기 금속 나노클러스터를 형성하는 금속 성분으로 이루어진 금속 박막층이며, 전이금속, 란탄족 원소, 13족 원소 및 14족 원소로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으며, 이들 중 비금속인 붕소, 탄소 및 실리콘은 제외된다. 이와 같은 금속 성분의 예로서는 금(Au), 니켈(Ni), 철(Fe), 은(Ag), 알루미늄(Al), 게르마늄(Ge), 가돌리늄(Gd), 구리(Cu), 인듐(In) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으나 이들에 한정되는 것은 아니다.
상기 금속 성분으로 이루어진 박막층을 실리콘 기판 상에 형성하는 방법으로서는 스퍼터링, 화학기상증착법, 스핀코팅, 원자층증착법, 유기금속 화학증착장비 등을 사용하여 약 1 내지 약 100nm, 예를 들어 약 1 내지 약 10nm의 두께로 형성할 수 있다. 이와 같은 금속 박막층은 상기 실리콘 기판의 적어도 일면 상에 형성될 수 있으며, 양면 상에 형성하는 것도 가능하다.
상기와 같이 금속 박막층을 실리콘 기판 상에 형성한 후, 실리콘 나노와이어를 성장시키게 된다. 이와 같은 실리콘 나노와이어 성장 방법으로서는 예를 들어 급속가열 화학기상증착법, 레이져 가열 화학기상증착법, 유기금속 화학증착장비 등을 사용할 수 있다.
상기 실리콘 나노와이어를 성장시키기 위하여 상기 금속 박막층이 형성된 실리콘 기판을 챔버 내로 위치시킬 수 있으며, 상기 챔버로서는 예를 들어 할로겐 램프 또는 레이져를 사용하는 화학기상증착용 챔버 등을 사용할 수 있다.
상기와 같은 챔버 내에서 제1 소성을 수행하면 상기 금속과 실리콘이 서로 반응하여 금속-실리콘 아일랜드가 상기 기판 상에 균일하게 형성된다. 상기 금속-실리콘 아일랜드는 나노크기로서 규화물(silicide) 형태를 갖는 입자상의 물질을 의미한다.
상기 제1 소성은 수소 분위기하에서 행해지며, 압력 조건으로서는 약 0.1 내지 약 500torr의 진공분위기하에 수행될 수 있다. 이와 같은 제1 소성은 약 300 내지 약 1,000℃의 범위하에 약 5분 내지 약 1시간 동안 수행될 수 있다.
상기와 같은 제1 소성에 의해 상기 실리콘 기판 상에 금속-실리콘 아일랜드가 균일하게 형성되면, 이어서 제2 소성을 수행하여 금속 나노클러스터가 형성된 실리콘 나노와이어를 성장시키게 된다.
상기 제2 소성은 혼합가스를 흘려주면서 상기 챔버 내의 압력과 온도를 각각 약 0.1 내지 약 10torr, 약 500 내지 약 600℃로 유지한 상태에서 약 0.1 내지 약 10시간 동안 행해진다. 상기 혼합가스로서는 SiH4와 H2의 혼합가스를 예로 들 수 있다. 상기 SiH4는 예를 들어 약 1 내지 약 10sccm의 양으로 사용할 수 있으며, 상기 H2는 예를 들어 약 10 내지 약 100sccm의 양으로 사용할 수 있다.
상기와 같은 제2 소성을 거치게 되면 금속 나노클러스터가 표면 상에 고밀도로 균일하게 형성된 실리콘 나노와이어가 얻어진다.
상기 금속 나노클러스터의 크기, 분포 정도, 배열간격, 또는 상기 실리콘 나노와이어의 직경, 길이 등은 상기 제1 소성 및 제2 소성에서 챔버 내 압력과 온도, 체류 시간 등을 조절하여 제어할 수 있다. 예를 들어 상기 금 나노클러스터 포함 실리콘 나노와이어는 화학기상증착용 챔버 내의 압력, 온도, 체류 시간 등을 조절하여 제어할 수 있다.
또한, 상기 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어 를 제조한 후, 이를 약 300 내지 약 1,000℃에서 0.1 내지 10시간 동안 추가적으로 열처리하여 상기 금 나노클러스터의 크기 또는 밀도를 조절하는 단계를 더 포함할 수 있다.
상기와 같이 제조된 금속 클러스터가 표면 상에 고밀도로 균일하게 형성된 실리콘 나노와이어는 실리콘 나노와이어가 갖는 전자포획 특성, 전기전도성 및 광특성(광흡수 또는 광방출) 등을 개선하게 되며, 그에 따라 다양한 전기소자 분야에 활용이 가능하다.
상기 전기소자로서는 리튬전지, 태양전지, FET (Field Effect Transistor), CTF (Charge Trap Flash) 메모리, 광센서, 바이오센서, 발광다이오드, 표면 플라즈몬 도파관(Surface plasmon Wave guide), PL(Photoluminescence) 소자, 캐퍼시터 등을 예시할 수 있다.
상기 금속 클러스터 함유 실리콘 나노와이어를 바이오 분야에 사용하는 경우, 바이오 물질의 전달이나 바이오 센서에 적합한 금속 나노클러스터가 실리콘 나노와이어의 표면에 고밀도로 분포되어 있어 종래의 실리콘 나노와이어에 비해 독성이 적은 바이오분야용 나노물질로서 응용 범위가 확대될 수 있다.
아울러, 상기 금속 클러스터 함유 실리콘 나노와이어를 리튬전지에 채용하는 경우, 종래의 실리콘 나노와이어 구비 리튬전지보다 전도성이 우수하고, 충방전에 의한 실리콘 열화가 감소 될 수 있는 구조를 가지고 있으므로 특성이 개선된 실리콘 나노와이어 리튬전지를 제조할 수 있다.
또한 상기 실리콘 나노와이어 표면에 고밀도로 과포화된 금속 클러스터의 표면 플라즈몬 공명(surface plasmon resonance)을 이용하여 응답신호가 우수한 광소자 제작이 가능하며, 상기 금소 클러스터의 전하 트랩 특성은 기존의 박막공정에 의한 CTF 플래시 메모리에 비해 공정이 단순하고 트랩 특성이 우수한 소자에 적용할 수 있다.
이하에서, 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것으로 본 발명을 제한하고자 하는 것은 아니다.
실시예 1
크기가 1.0 X 1.0cm이고, 두께가 700㎛인 실리콘(100) 기판 상에 1.0 내지 1.5nm의 금 박막층을 스퍼터링에 의해 증착하였다.
상기 금 박막층이 형성된 실리콘 기판을 할로겐 램프가 구비된 급속가열 화학기상증착용 챔버로 이동시킨 후, 상기 챔버 내부를 수소 분위기, 0.5Torr에서 700℃로 10분간 소성하여 50 내지 150nm의 나노크기를 갖는 금-실리콘 아일랜드를 형성하였다.
상기 금-실리콘 아일랜드가 형성된 후, 상기 챔버의 압력과 온도를 0.5Torr, 550℃로 유지시킨 상태에서 SiH4 (2sccm)와 H2 (50sccm) 혼합가스를 60분간 흘려주면서 실리콘 나노와이어를 성장시킴으로써 표면 상에 금 나노클러스터가 형성된 실리콘 나노와이어를 제조하였다.
도 1은 상기와 같은 방법에 의해 얻어진 금 나노클러스터가 표면 상에 형성된 실리콘 나노와이어의 SEM 이미지를 나타낸다. 도 1에 도시된 바와 같이 직경이 약 30 내지 100 nm이고 길이가 약 0.5 내지 12 ㎛인 실리콘 나노와이어가 고밀도로 제조되었음을 알 수 있다.
도 2a는 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 고밀도로 형성된 하나의 실리콘 나노와이어를 Z-contrast image로 확대한 이미지를 나타낸다. 일정한 두께를 갖는 실리콘 나노와이어가 형성되었음을 알 수 있다.
도 2b는 상기 도 2a에 개시된 실리콘 나노와이어의 상단부의 부분 확대도를 나타내며, 상기 실리콘 나노와이어의 표면 전체에 걸쳐 크기가 2 내지 5nm인 금 클러스터가 균일하게 분포하고 있으며, 상단부에 금으로 이루어진 반구 형상의 캡이 형성되었음을 알 수 있다.
도 2c는 상기 도 2a에 개시된 실리콘 나노와이어의 중앙부의 부분 확대도를 나타내며, 상기 실리콘 나노와이어의 표면 전체에 걸쳐 크기가 2 내지 5nm인 금 클러스터가 균일하게 분포하고 있음을 알 수 있다.
도 3a는 상기 실시예 1에서 얻어진 금 나노클러스터가 표면 상에 형성된 실리콘 나노와이어의 단면을 촬영한 TEM 이미지이며, 도 3b는 Z-contrast 이미지로서 이들로부터 상기 실리콘 나노와이어의 단면이 육각 구조를 형성하고 있으며, 상기 금 클러스터가 상기 실리콘 나노와이어의 표면에만 일정한 간격을 가지며 균일하게 분포함을 알 수 있다.
3D Tomography로 금 클러스터의 밀도를 확인한 결과, 약 3.2 x 1012개/cm2의 금 클러스터가 실리콘 나노와이어의 표면에 고밀도로 존재하였다.
도 4a는 상기 실시예 1에서 얻어진 실리콘 나노와이어에 금 클러스터가 어떠한 구조로 분포하는지를 확인한 고분해능 Z-contrast 이미지로서, 상기 도 4a의 a영역, b영역 및 c영역의 콘트라스트 강도 분포를 도 4b 내지 도 4d에 도시한 바, 강도가 큰 위치에는 금, 약한 위치에는 실리콘 원자가 존재함을 의미한다. 따라서 상기 실리콘 나노와이어 표면의 실리콘 위치 대신 금 원자들이 치환되어 들어가는 과포화 구조를 이루고 있음을 알 수 있다.
도 5는 상기 실시예 1에서 얻어진 금 클러스터 함유 실리콘 나노와이어의 상단부에 존재하는 금 캡과 표면 상에 존재하는 금 클러스터의 광학적 특성을 Mochro-EELS로 측정한 결과로, 금 캡은 약 2.31 eV (537 nm)에서, 금 클러스터는 약 3.12 eV (397 nm)에서 표면 플라즈몬 공명이 일어남을 측정하였다.
도 6은 상기 실시예 1에서 얻어진 금 클러스터 함유 실리콘 나노와이어에 약 397nm 파장의 광을 조사하였을 때, 금 클러스터의 표면 플라즈몬 공명 효과에 의해 저항값이 감소하는 원리를 이용하여 만든 나노 광 디바이스의 구조를 나타낸 SEM 이미지이다. 상기 나노 광 디바이스는 글래스 기판 상에 수십 ㎛ 크기의 금 전극을 형성시키고, 그 위에 상기 실시예 1에서 얻어진 금 클러스터 함유 실리콘 나노와이어를 다리 형태로 연결시킨 후, 양쪽 금 전극 부분에 있는 나노와이어를 백금으로 덮어 제작하였다.
도 7a, 8a, 9a는 상기 실시예 1에서 얻은 금 나노클러스터가 표면 상에 고밀도로 형성된 하나의 실리콘 나노와이어를 질소 분위기에서 700℃, 800℃, 900℃ 열처리하여 얻어진 금 나노클러스터의 부분 확대도를 나타내며, 도 7b, 8b, 9b는 각각 이들의 금 나노클러스터의 크기에 따른 분포를 나타낸다. 열처리 온도에 따라 금 클러스터의 크기를 1 내지 30 nm 크기로 변화시킬 수 있음을 나타낸다.

Claims (24)

  1. 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어.
  2. 제1항에 있어서,
    상기 금속 나노클러스터가 약 1 내지 약 10nm의 평균 크기를 갖는 것인 실리콘 나노와이어.
  3. 제1항에 있어서,
    상기 금속 나노클러스터가 약 2 내지 약 5nm의 평균 크기를 갖는 것인 실리콘 나노와이어.
  4. 제1항에 있어서,
    상기 금속 나노클러스터가 고밀도로 존재하는 것인 실리콘 나노와이어.
  5. 제1항에 있어서,
    상기 금속 나노클러스터가 약 1X106개/cm2 내지 약 1X1016개/cm2의 밀도 범위로 존재하는 것인 실리콘 나노와이어.
  6. 제1항에 있어서,
    상기 금속 나노클러스터가 약 1X1011개/cm2 내지 약 1X1013개/cm2의 범위로 존재하는 것인 실리콘 나노와이어.
  7. 제1항에 있어서,
    상기 금속 나노클러스터가 전이금속, 란탄족 원소, 13족 원소(붕소 제외) 및 14족 원소(탄소 및 실리콘 제외)로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것인 실리콘 나노와이어.
  8. 제1항에 있어서,
    상기 금속 나노클러스터가 금(Au), 니켈(Ni), 철(Fe), 은(Ag), 알루미늄(Al), 게르마늄(Ge), 가돌리늄(Gd), 구리(Cu), 인듐(In) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것인 실리콘 나노와이어.
  9. 제1항에 있어서,
    상기 금속 나노클러스터가 금(Au)을 포함하는 것인 실리콘 나노와이어.
  10. 제1항에 있어서,
    상기 실리콘 나노와이어의 단면이 육각 구조인 것인 실리콘 나노와이어.
  11. 제1항에 있어서,
    상기 실리콘 나노와이어의 말단부가 반구 형상의 금속 캡을 구비하는 것인 실리콘 나노와이어.
  12. 제1항에 있어서,
    상기 실리콘 나노와이어의 직경이 약 10 내지 약 50nm의 범위를 갖는 것인 실리콘 나노와이어.
  13. 제1항에 있어서,
    상기 실리콘 나노와이어의 길이가 약 0.5 내지 약 20㎛의 범위를 갖는 것인 실리콘 나노와이어.
  14. 급속가열 화학기상증착법, 레이져 가열 화학기상증착법 또는 유기금속 화학증착법으로 얻어지는 것인 제1항에 따른 실리콘 나노와이어.
  15. 실리콘 기판 상에 금속 박막층을 형성하는 단계;
    수소분위기하에 화학기상증착용 챔버에서 상기 금속 박막층 함유 실리콘 기판을 제1 소성하여 금속-실리콘 아일랜드를 형성하는 단계; 및
    상기 챔버 내에 혼합가스를 주입하면서 상기 금속-실리콘 아일랜드가 형성된 실리콘 기판을 제2 소성하여 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어를 성장시키는 단계;를 포함하는 실리콘 나노와이어의 제조방법.
  16. 제15항에 있어서,
    상기 제1 소성이 약 300 내지 약 1,000℃의 온도범위하에 약 0.1 내지 약 500Torr의 진공하에 수행되는 것인 실리콘 나노와이어의 제조방법.
  17. 제15항에 있어서,
    상기 제2 조성이 약 0.1 내지 10Torr의 진공하에 약 500 내지 약 600℃의 온도범위에서 수행되는 것인 실리콘 나노와이어의 제조방법.
  18. 제15항에 있어서,
    상기 혼합가스가 SiH4와 H2의 혼합가스인 것인 실리콘 나노와이어의 제조방법.
  19. 제15항에 있어서,
    상기 금속 나노클러스터가 전이금속, 란탄족 원소, 13족 원소(붕소 제외) 및 14족 원소(탄소 및 실리콘 제외)로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것인 실리콘 나노와이어의 제조방법.
  20. 제15항에 있어서,
    상기 금속 나노클러스터가 금(Au), 니켈(Ni), 철(Fe), 은(Ag), 알루미늄(Al), 게르마늄(Ge), 가돌리늄(Gd), 구리(Cu), 인듐(In) 및 납(Pb)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것인 실리콘 나노와이어의 제조방법.
  21. 제15항에 있어서,
    상기 금속 나노클러스터가 금(Au)을 포함하는 것인 실리콘 나노와이어의 제조방법.
  22. 제15항에 있어서,
    상기 금속 나노클러스터가 표면 상에 형성된 실리콘 나노와이어 실리콘 나노와이어를 제조한 후, 이를 약 300 내지 약 1,000℃에서 추가적으로 열처리하여 상기 금 나노클러스터의 크기 또는 밀도를 조절하는 단계를 더 포함하는 실리콘 나노와이어의 제조방법.
  23. 제1항 내지 제14항 중 어느 한 항에 따른 실리콘 나노와이어를 구비하는 전기소자.
  24. 제23항에 있어서,
    상기 전기소자가 태양전지, 리튬전지, 트랜지스터, 메모리소자, 광센서, 바이오센서, 발광다이오드, 도파관, 발광소자 또는 커패시터인 것인 전기소자.
KR1020100030504A 2010-04-02 2010-04-02 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법 KR101706353B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100030504A KR101706353B1 (ko) 2010-04-02 2010-04-02 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법
US13/076,957 US8679949B2 (en) 2010-04-02 2011-03-31 Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
EP11160698A EP2372751A1 (en) 2010-04-02 2011-03-31 Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
JP2011081620A JP5890613B2 (ja) 2010-04-02 2011-04-01 金属ナノクラスターを含むシリコンナノワイヤ及びその製造方法
CN201110087212.4A CN102234111B (zh) 2010-04-02 2011-04-02 包括高密度金属纳米团簇的硅纳米线及其制备方法
US13/644,147 US8698122B2 (en) 2010-04-02 2012-10-03 Silicon nanowire comprising high density metal nanoclusters and method of preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030504A KR101706353B1 (ko) 2010-04-02 2010-04-02 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110111105A true KR20110111105A (ko) 2011-10-10
KR101706353B1 KR101706353B1 (ko) 2017-02-14

Family

ID=44148338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030504A KR101706353B1 (ko) 2010-04-02 2010-04-02 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법

Country Status (5)

Country Link
US (1) US8679949B2 (ko)
EP (1) EP2372751A1 (ko)
JP (1) JP5890613B2 (ko)
KR (1) KR101706353B1 (ko)
CN (1) CN102234111B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450224B1 (ko) * 2013-02-28 2014-10-14 연세대학교 산학협력단 테라헤르츠파 생성용 간접 밴드갭 반도체 및 이를 포함하는 테라헤르츠파 발생기
KR20160052871A (ko) * 2014-10-29 2016-05-13 한국기계연구원 금속 나노클러스터를 포함하는 유기태양전지 및 이의 제조방법
US11437616B2 (en) 2015-07-29 2022-09-06 Institute For Basic Science Nanowire for anode material of lithium ion cell and method of preparing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705713B2 (ja) * 2011-12-05 2015-04-22 古河電気工業株式会社 中空銅コアシリコンナノワイヤー、シリコン複合銅基板及びこれらの製造方法並びにリチウムイオン二次電池
US8673750B2 (en) * 2011-12-19 2014-03-18 Palo Alto Research Center Incorporated Single crystal silicon TFTs made by lateral crystallization from a nanowire seed
KR101327744B1 (ko) 2012-06-22 2013-11-11 원광대학교산학협력단 고효율의 태양전지 제조방법
KR101436569B1 (ko) 2012-12-26 2014-09-01 에스케이이노베이션 주식회사 리튬이차전지용 음극활물질 및 이를 이용한 리튬이차전지
US9123638B2 (en) * 2013-03-15 2015-09-01 Rohm And Haas Electronic Materials, Llc Multi-heterojunction nanoparticles, methods of manufacture thereof and articles comprising the same
KR101374272B1 (ko) 2013-03-22 2014-03-13 연세대학교 산학협력단 미세 표면 구조를 갖는 고효율 광-열에너지 변환소자 및 그 제조방법
US9805928B2 (en) 2015-03-12 2017-10-31 The Curators Of The University Of Missouri Low temperature nanowire growth on arbitrary substrates
NL2014588B1 (en) * 2015-04-07 2017-01-19 Stichting Energieonderzoek Centrum Nederland Rechargeable battery and method for manufacturing the same.
KR101990194B1 (ko) * 2017-05-12 2019-06-17 전자부품연구원 복합패턴구조체 및 그의 제조방법
KR102025471B1 (ko) * 2017-06-30 2019-09-25 울산과학기술원 실리콘 마이크로 와이어 폴리머 복합체, 투명태양전지 및 이의 제조방법
JP7298822B2 (ja) * 2019-06-04 2023-06-27 国立大学法人 東京大学 ナノワイヤ製造方法、及びナノワイヤ製造装置
CN112071370B (zh) * 2020-07-15 2024-02-02 北京化工大学 一种金属纳米团簇结构的优化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (ja) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
US20080246020A1 (en) * 2006-06-20 2008-10-09 Takahiro Kawashima Nanowire, method for fabricating the same, and device having nanowires
US20090201496A1 (en) * 2008-02-11 2009-08-13 Shuit-Tong Lee Surface-enhanced raman scattering based on nanomaterials as substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747440B2 (ja) 2003-03-10 2006-02-22 独立行政法人科学技術振興機構 金属ナノワイヤーの製造方法
KR100581005B1 (ko) 2003-05-27 2006-05-17 한국과학기술연구원 단일전구체와 열화학증착법을 이용한 탄화규소 나노로드및 나노와이어의 성장방법
US7335259B2 (en) 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100682933B1 (ko) * 2005-02-16 2007-02-15 삼성전자주식회사 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
KR101102098B1 (ko) 2005-11-07 2012-01-02 삼성전자주식회사 가지형 나노 와이어의 제조방법
KR100741243B1 (ko) 2005-11-07 2007-07-19 삼성전자주식회사 금속 나노닷들을 포함하는 나노 와이어 및 그의 제조방법
JP4167718B2 (ja) * 2006-12-13 2008-10-22 松下電器産業株式会社 ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
GB0700021D0 (en) * 2007-01-02 2007-02-07 Univ Surrey Methods of adhering particles to a material by heating
US8093474B2 (en) * 2007-03-23 2012-01-10 Lawrence Livermore National Security, Llc Metallic nanospheres embedded in nanowires initiated on nanostructures and methods for synthesis thereof
FR2928939B1 (fr) * 2008-03-20 2010-04-30 Ecole Polytech Procede de production de nanostructures sur un substrat d'oxyde metallique, procede de depot de couches minces sur un tel substrat, et un dispositf forme de couches minces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (ja) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd ナノワイヤ及びナノワイヤを備える装置並びにその製造方法
US20080246020A1 (en) * 2006-06-20 2008-10-09 Takahiro Kawashima Nanowire, method for fabricating the same, and device having nanowires
US20090201496A1 (en) * 2008-02-11 2009-08-13 Shuit-Tong Lee Surface-enhanced raman scattering based on nanomaterials as substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450224B1 (ko) * 2013-02-28 2014-10-14 연세대학교 산학협력단 테라헤르츠파 생성용 간접 밴드갭 반도체 및 이를 포함하는 테라헤르츠파 발생기
KR20160052871A (ko) * 2014-10-29 2016-05-13 한국기계연구원 금속 나노클러스터를 포함하는 유기태양전지 및 이의 제조방법
US11437616B2 (en) 2015-07-29 2022-09-06 Institute For Basic Science Nanowire for anode material of lithium ion cell and method of preparing the same

Also Published As

Publication number Publication date
JP2011219355A (ja) 2011-11-04
KR101706353B1 (ko) 2017-02-14
EP2372751A1 (en) 2011-10-05
US8679949B2 (en) 2014-03-25
CN102234111B (zh) 2015-08-12
JP5890613B2 (ja) 2016-03-22
US20110240954A1 (en) 2011-10-06
CN102234111A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
KR101706353B1 (ko) 고밀도 금속 나노클러스터 함유 실리콘 나노와이어 및 그의 제조방법
Puglisi et al. Chemical vapor deposition growth of silicon nanowires with diameter smaller than 5 nm
Liu et al. Vertically aligned 1D ZnO nanostructures on bulk alloy substrates: direct solution synthesis, photoluminescence, and field emission
Li et al. Diameter‐controlled growth of single‐crystalline In2O3 nanowires and their electronic properties
Wang et al. Density-controlled growth of aligned ZnO nanowires sharing a common contact: a simple, low-cost, and mask-free technique for large-scale applications
US9306099B2 (en) Material including graphene and an inorganic material and method of manufacturing the material
US8513641B2 (en) Core-shell nanowire comprising silicon rich oxide core and silica shell
US8962137B2 (en) Branched nanowire and method for fabrication of the same
KR20090101617A (ko) 산화아연 나노와이어의 제조방법
US8115189B2 (en) Silica nanowire comprising silicon nanodots and method of preparing the same
KR101102098B1 (ko) 가지형 나노 와이어의 제조방법
EP2912208B1 (en) Method to grow nanometer sized structures by pulsed laser deposition
Wong et al. Gold nanowires from silicon nanowire templates
Zhou et al. Controllable fabrication of high-quality 6-fold symmetry-branched CdS nanostructures with ZnS nanowires as templates
US8698122B2 (en) Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
Dan et al. Diodelike behavior in glass–metal nanocomposites
Shpaisman et al. Controlled synthesis of ferromagnetic semiconducting silicon nanotubes
KR101599153B1 (ko) 그래핀의 양면에 나노와이어를 성장시키는 방법 및 그에 따른 구조체
Muñoz-Rosas et al. The use of MACE technique on amorphous silicon-rich silicon nitride thin films for the formation of spherical silica nanoparticles
Yu et al. The controllable growth of superhydrophobic SiC nanowires by tailoring the cooling rate
Ghafouri et al. The effect of substrate distance to evaporation source on morphology of ZnO: In nanorods fabricated by means of a vapor transfer route and the study of their optical and electrical properties
KR101783427B1 (ko) GaN 상에 자발 형성된 금 나노입자의 성장제어방법
Jamal et al. Formation of silicon/carbon core-shell nanowires using carbon nitride nanorods template and gold catalyst
CN115216748A (zh) 碲薄膜的制备方法和半导体器件
Sattler Silicon Nanowires

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant