KR20110093573A - Three dimensional image display device and method of driving the same - Google Patents

Three dimensional image display device and method of driving the same Download PDF

Info

Publication number
KR20110093573A
KR20110093573A KR1020100093162A KR20100093162A KR20110093573A KR 20110093573 A KR20110093573 A KR 20110093573A KR 1020100093162 A KR1020100093162 A KR 1020100093162A KR 20100093162 A KR20100093162 A KR 20100093162A KR 20110093573 A KR20110093573 A KR 20110093573A
Authority
KR
South Korea
Prior art keywords
image data
gate
input
right eye
left eye
Prior art date
Application number
KR1020100093162A
Other languages
Korean (ko)
Other versions
KR101762826B1 (en
Inventor
이재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/007,320 priority Critical patent/US9325984B2/en
Priority to EP11151159A priority patent/EP2355527A3/en
Priority to JP2011025450A priority patent/JP5685101B2/en
Priority to CN201110034993.0A priority patent/CN102149002B/en
Publication of KR20110093573A publication Critical patent/KR20110093573A/en
Application granted granted Critical
Publication of KR101762826B1 publication Critical patent/KR101762826B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE: A three dimensional image display device and a method of driving the same are provided to improve luminance by positioning the input section of white image data before inputting left image data and right image data. CONSTITUTION: In a three dimensional image display device and a method of driving the same, a display device inputs left image data and right image data alternately. The input section of the white image data is positioned before the input section of the left image and right image data. A shutter member comprises a left-eye shutter(31) and a right-eye shutter. The input section of white image data is arranged in the closed section of the left-eye shutter and the right-eye shutter. The input section of the left image data is arranged in the closed section of the left-eye shutter and the right-eye shutter. The input section of the right image data is arranged in the closed section of the left-eye shutter and the right-eye shutter.

Description

입체 영상 표시 장치 및 그 구동 방법{THREE DIMENSIONAL IMAGE DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}3D image display device and driving method thereof {THREE DIMENSIONAL IMAGE DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

입체 영상 표시 장치 및 그 구동 방법이 제공된다.A stereoscopic image display device and a driving method thereof are provided.

일반적으로, 3차원 영상표시 기술에서는 근거리에서 입체감을 인식하는 가장 큰 요인인 양안시차(binocular parallax)를 이용하여 물체의 입체감을 표현한다. 즉, 왼쪽 눈(좌안)과 오른쪽 눈(우안)에는 각각 서로 다른 2차원 영상이 비춰지고, 좌안에 비춰지는 영상(이하, "좌안 영상(left eye image) "이라 함)과 우안에 비춰지는 영상(이하, "우안 영상(right eye image) "이라 함)이 뇌로 전달되면, 좌안 영상과 우안 영상은 뇌에서 융합되어 깊이감(depth perception)을 갖는 3차원 영상으로 인식된다.In general, in the 3D image display technology, the stereoscopic sense of an object is expressed using a binocular parallax, which is the biggest factor for recognizing stereoscopic feeling at a short range. In other words, the left eye (right eye) and the right eye (right eye) have different two-dimensional images, and the left eye (hereinafter referred to as "left eye image" and the right eye) When the right eye image (hereinafter, referred to as a "right eye image") is transmitted to the brain, the left eye image and the right eye image are fused in the brain and recognized as a three-dimensional image having depth perception.

입체 영상 표시 장치는 양안시차를 이용하는 것으로, 셔터 글래스(shutter glasses), 편광 안경(polarized glasses) 등의 안경을 이용하는 안경식(stereoscopic) 방법과, 안경을 이용하지 않고 표시 장치에 렌티큘러 렌즈(lenticular lens), 패럴랙스 배리어(parallax barrier) 등을 배치하는 비안경식(autostereoscopic) 방법이 있다.A stereoscopic image display device uses binocular parallax, and a stereoscopic method using glasses such as shutter glasses and polarized glasses, and a lenticular lens to a display device without using glasses. There is an autostereoscopic method of arranging a parallax barrier.

셔터 글래스 방식은 입체 영상 표시 장치에서 좌안 영상과 우안 영상이 분리되어 연속적으로 출력되고, 셔터 글래스의 좌안 셔터(left eye shutter)와 우안 셔터(right eye shutter)가 선택적으로 개폐됨으로써, 입체 영상이 표현되는 방법이다.In the shutter glass method, a left eye image and a right eye image are separated and output continuously in a stereoscopic image display device, and a left eye shutter and a right eye shutter of a shutter glass are selectively opened and closed, thereby displaying a stereoscopic image. That's how it is.

셔터 글래스 방식은 2D 모드와 3D 모드의 변경이 용이하고, 각각의 모드에서 데이터의 손실이 없다. 하지만, 셔터가 개폐되는 셔터 글래스를 착용하므로, 입체 영상 표시 장치와 주변의 휘도가 저하될 수 있다.The shutter glass method is easy to change the 2D mode and 3D mode, there is no data loss in each mode. However, since the shutter glass which opens and closes the shutter is worn, the luminance of the 3D image display device and the surroundings may be reduced.

본 발명에 따른 한 실시예는 입체 영상 표시 장치의 휘도를 개선하기 위한 것이다.One embodiment of the present invention is to improve the luminance of a stereoscopic image display device.

상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 사용될 수 있다.And can be used to achieve other tasks not specifically mentioned other than the above tasks.

본 발명의 한 실시예에 따른 입체 영상 표시 장치는 좌안 이미지 데이터와 우안 이미지 데이터가 교대로 입력되는 표시 장치를 포함하고, 상기 좌안 이미지 데이터의 입력 구간 전에 또는 상기 우안 이미지 데이터의 입력 구간 전에 화이트 이미지 데이터의 입력 구간이 위치한다.A stereoscopic image display device according to an embodiment of the present invention includes a display device in which left eye image data and right eye image data are alternately inputted, and a white image before an input section of the left eye image data or before an input section of the right eye image data. The data input section is located.

상기 입체 영상 표시 장치는 좌안 셔터와 우안 셔터를 포함하는 셔터 부재를 더 포함할 수 있다. The stereoscopic image display apparatus may further include a shutter member including a left eye shutter and a right eye shutter.

상기 화이트 이미지 데이터의 입력 구간, 상기 좌안 이미지 데이터의 입력 구간 및 상기 우안 이미지 데이터의 입력 구간은 상기 좌안 셔터 및 상기 우안 셔터가 닫혀 있는 구간에 위치할 수 있다.The input section of the white image data, the input section of the left eye image data, and the input section of the right eye image data may be located in a section in which the left eye shutter and the right eye shutter are closed.

상기 좌안 셔터는 상기 좌안 이미지 데이터의 입력이 완료되었을 때부터 그리고 상기 우안 셔터는 상기 우안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 열려 있다.The left eye shutter is opened after a first time has passed since the input of the left eye image data is completed and the right eye shutter has been completed since the input of the right eye image data is completed.

상기 표시 장치는 액정 물질을 더 포함할 수 있고, 상기 제1 시간은 상기 액정 물질의 응답 시간에 기초하여 설정될 수 있다.The display device may further include a liquid crystal material, and the first time may be set based on a response time of the liquid crystal material.

상기 좌안 이미지 데이터의 입력 구간과 상기 우안 이미지 데이터의 입력 구간 사이에서 상기 좌안 셔터 및 상기 우안 셔터 중 어느 하나가 열려 있고 다른 하나는 닫혀 있을 수 있다.One of the left eye shutter and the right eye shutter may be open and the other may be closed between the input period of the left eye image data and the input period of the right eye image data.

상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함할 수 있고, 상기 복수의 게이트선 중 적어도 일부는 제1 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 화이트 이미지 데이터에 대응하는 전압을 인가 받을 수 있다.The display device may further include a plurality of gate lines and a plurality of data lines, at least some of the plurality of gate lines receiving a gate-on voltage during a first horizontal period, and the plurality of data lines are the white image. The voltage corresponding to the data may be applied.

상기 복수의 게이트선 중 적어도 일부는 제2 수평 주기 동안 게이트 오프 전압을 인가 받을 수 있다.At least some of the plurality of gate lines may receive a gate-off voltage during a second horizontal period.

상기 복수의 게이트선 중 어느 하나의 게이트선은 제3 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 좌안 이미지 데이터 또는 상기 우안 이미지 데이터에 대응하는 전압을 인가 받을 수 있다.One of the plurality of gate lines may receive a gate-on voltage during a third horizontal period, and the plurality of data lines may receive a voltage corresponding to the left eye image data or the right eye image data.

상기 표시 장치는 게이트선 및 게이트 구동부를 더 포함할 수 있고, 상기 게이트 구동부는 기판 위에 집적되어 있을 수 있다.The display device may further include a gate line and a gate driver, and the gate driver may be integrated on a substrate.

상기 게이트 구동부는 제1 스캔 개시 신호선 및 상기 제1 스캔 개시 신호선에 연결되어 있는 제1 스위칭 소자를 포함할 수 있다.The gate driver may include a first switching element connected to a first scan start signal line and the first scan start signal line.

상기 제1 스위칭 소자의 입력 전극 및 제어 전극은 상기 제1 스캔 개시 신호선에 연결되어 있으며, 상기 제1 스위칭 소자의 출력 전극은 상기 게이트선에 연결되어 있을 수 있다.The input electrode and the control electrode of the first switching element may be connected to the first scan start signal line, and the output electrode of the first switching element may be connected to the gate line.

상기 게이트 구동부는 전압 신호선, 제2 스캔 개시 신호선 및 사이 전압 신호선 및 상기 제2 스캔 개시 신호선에 연결되어 있는 제2 스위칭 소자를 포함할 수 있다.The gate driver may include a second switching element connected to a voltage signal line, a second scan start signal line and an intervoltage signal line, and the second scan start signal line.

상기 제2 스위칭 소자의 입력 전극은 상기 전압 신호선에 연결되어 있고, 상기 제2 스위칭 소자의 제어 전극은 상기 제2 스캔 개시 신호선에 연결되어 있으며, 상기 제2 스위칭 소자의 출력 전극은 상기 게이트선에 연결되어 있을 수 있다.An input electrode of the second switching element is connected to the voltage signal line, a control electrode of the second switching element is connected to the second scan start signal line, and an output electrode of the second switching element is connected to the gate line. It may be connected.

상기 게이트 구동부는 상기 게이트선의 일단에 연결되어 있는 복수의 스테이지를 포함하고, 상기 스테이지는 제1 입력 단자, 제2 입력 단자, 출력 단자 및 전달 신호 출력 단자를 포함하고, 그리고 상기 복수의 스테이지 중 적어도 어느 하나의 제1 입력 단자는 다른 스테이지의 전달 신호 출력 단자에 연결되어 있고, 출력 단자는 상기 다른 스테이지의 제2 입력 단자에 연결되어 있을 수 있다.The gate driver includes a plurality of stages connected to one end of the gate line, the stage including a first input terminal, a second input terminal, an output terminal, and a transfer signal output terminal, and at least one of the plurality of stages One first input terminal may be connected to the transfer signal output terminal of the other stage, and the output terminal may be connected to the second input terminal of the other stage.

상기 스테이지는 입력부, 풀업 구동부, 풀다운 구동부, 출력부 및 전달 신호 생성부를 포함할 수 있다.The stage may include an input unit, a pull-up driver, a pull-down driver, an output unit, and a transfer signal generator.

상기 입력부, 상기 풀다운 구동부, 상기 출력부 및 상기 전달 신호 생성부는 제1 노드에 연결되어 있을 수 있다.The input unit, the pull-down driver, the output unit, and the transfer signal generator may be connected to a first node.

본 발명의 다른 실시예에 따른 입체 영상 표시 장치의 구동 방법은 표시 장치를 포함하는 입체 영상 표시 장치에서, 상기 표시 장치에 좌안 이미지 데이터와 우안 이미지 데이터를 교대로 입력하는 단계, 그리고 상기 표시 장치에 상기 좌안 이미지 데이터의 입력과 상기 우안 이미지 데이터의 입력의 사이에 화이트 이미지 데이터를 입력하는 단계를 포함한다.According to another aspect of the present invention, there is provided a driving method of a stereoscopic image display apparatus, comprising: alternately inputting left eye image data and right eye image data to the display apparatus, and to the display apparatus. And inputting white image data between the input of the left eye image data and the input of the right eye image data.

상기 입체 영상 표시 장치는 좌안 셔터와 우안 셔터를 포함하는 셔터 부재를 더 포함할 수 있다. The stereoscopic image display apparatus may further include a shutter member including a left eye shutter and a right eye shutter.

상기 좌안 셔터 및 상기 우안 셔터가 닫혀 있을 때, 상기 화이트 이미지 데이터, 상기 좌안 이미지 데이터 및 상기 우안 이미지 데이터를 입력할 수 있다.When the left eye shutter and the right eye shutter are closed, the white image data, the left eye image data, and the right eye image data may be input.

상기 좌안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 상기 좌안 셔터를 열고, 상기 우안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 상기 우안 셔터를 여는 단계를 더 포함할 수 있다.Opening the left eye shutter after a first time elapses from when the input of the left eye image data is completed; and opening the right eye shutter after a first time elapses from when the input of the right eye image data is completed. Can be.

본 발명에 따른 한 실시예는 입체 영상 표시 장치의 휘도가 개선될 수 있다.According to an embodiment of the present invention, the luminance of the stereoscopic image display device may be improved.

도 1은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이다.
도 2 도 1의 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이다.
도 3은 본 발명의 한 실시예에 따른 입체 영상 표시 장치를 개략적으로 나타내는 블록도이다.
도 4는 도 3의 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이다.
도 5는 본 발명의 한 실시예에 따른 게이트 구동부를 개략적으로 나타내는 블록도이다.
도 6은 도 5의 게이트 구동부의 스테이지를 나타내는 회로도이다.
도 7은 도 5의 게이트 구동부의 신호 파형을 나타내는 그래프이다.
도 8은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이다.
도 9는 본 발명의 한 실시예에 따른 입체 영상 표시 장치를 개략적으로 나타내는 도면이다.
도 10은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이다.
도 11은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이다.1 is a schematic diagram illustrating an operation of a stereoscopic image display device according to an exemplary embodiment of the present invention.
2 is a graph illustrating signal waveforms of the stereoscopic image display device of FIG. 1.
3 is a block diagram schematically illustrating a stereoscopic image display device according to an exemplary embodiment of the present invention.
4 is a graph illustrating signal waveforms of the 3D image display device of FIG. 3.
5 is a block diagram schematically illustrating a gate driver according to an exemplary embodiment of the present invention.
6 is a circuit diagram illustrating a stage of a gate driver of FIG. 5.
FIG. 7 is a graph illustrating a signal waveform of the gate driver of FIG. 5.
8 is a schematic diagram illustrating an operation of a stereoscopic image display device according to an exemplary embodiment of the present invention.
9 is a diagram schematically illustrating a stereoscopic image display device according to an exemplary embodiment of the present invention.
10 is a graph illustrating signal waveforms of a stereoscopic image display device according to an exemplary embodiment.
11 is a schematic diagram illustrating an operation of a stereoscopic image display device according to an exemplary embodiment.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same reference numerals are used for the same or similar components throughout the specification. In the case of publicly known technologies, a detailed description thereof will be omitted.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면, 본 발명의 실시예에 따른 입체 영상 표시 장치에 대하여 도 1 내지 도 9를 참고하여 상세하게 설명한다.Next, a stereoscopic image display device according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 9.

도 1은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이고, 도 2 도 1의 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이고, 도 3은 본 발명의 한 실시예에 따른 입체 영상 표시 장치를 개략적으로 나타내는 블록도이고, 도 4는 도 3의 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이고, 도 5는 본 발명의 한 실시예에 따른 게이트 구동부를 개략적으로 나타내는 블록도이고, 도 6은 도 5의 게이트 구동부의 스테이지를 나타내는 회로도이고, 도 7은 도 5의 게이트 구동부의 신호 파형을 나타내는 그래프이고, 도 8은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이고, 도 9는 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이며, 도 10은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 신호 파형을 나타내는 그래프이며, 도 11은 본 발명의 한 실시예에 따른 입체 영상 표시 장치의 동작을 나타내는 개략도이다.1 is a schematic diagram illustrating an operation of a stereoscopic image display device according to an embodiment of the present invention, FIG. 2 is a graph illustrating signal waveforms of the stereoscopic image display device of FIG. 1, and FIG. 4 is a block diagram schematically illustrating a stereoscopic image display apparatus, FIG. 4 is a graph illustrating signal waveforms of the stereoscopic image display apparatus of FIG. 3, and FIG. 5 is a block diagram schematically illustrating a gate driver according to an exemplary embodiment of the present invention. 6 is a circuit diagram illustrating a stage of a gate driver of FIG. 5, FIG. 7 is a graph illustrating a signal waveform of the gate driver of FIG. 5, and FIG. 8 is a diagram illustrating an operation of a stereoscopic image display device according to an exemplary embodiment. 9 is a schematic diagram showing an operation of a stereoscopic image display device according to an embodiment of the present invention, and FIG. Is a graph showing another waveform of the three-dimensional display device, Figure 11 is a schematic diagram showing operation of the stereoscopic image display device according to an embodiment of the present invention.

표시 장치(50)는 액정 표시 장치, 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등일 수 있다. 이하에서는 도 1 및 도 9를 참고하여, 표시 장치(50)가 액정 표시 장치인 경우에 대해 설명한다.The display device 50 may be a liquid crystal display, an organic light emitting display, a plasma display, an electrophoretic display, or the like. Hereinafter, a case in which the display device 50 is a liquid crystal display device will be described with reference to FIGS. 1 and 9.

표시 장치(50)는 상부 기판, 하부 기판 그리고 상부 기판과 하부 기판 사이에 주입되어 있는 액정층을 포함할 수 있다. 표시 장치(50)는 두 전극 사이에서 발생하는 전계에 의하여 액정의 배향 방향을 변경시키고, 이에 따라 빛의 투과량을 조절하여 영상을 표시한다.The display device 50 may include an upper substrate, a lower substrate, and a liquid crystal layer injected between the upper substrate and the lower substrate. The display device 50 changes the alignment direction of the liquid crystal by an electric field generated between the two electrodes, thereby adjusting the amount of light transmitted to display an image.

하부 기판에는 게이트선(G1-Gn), 데이터선(D1-Dm), 화소 전극 및 이들에 연결된 박막 트랜지스터(Trsw)가 위치한다. 박막 트랜지스터는 게이트선 및 데이터선에 인가되는 신호에 기초하여 화소 전극에 인가되는 전압을 제어한다. 화소 전극은 투과 영역과 반사 영역을 가지는 반투과형 화소 전극으로 형성될 수도 있다. 또한, 유지 용량 커패시터(Cst)가 추가로 형성될 수 있으며, 이러한 유지 용량 커패시터는 화소 전극에 인가된 전압이 일정 시간동안 유지되도록 한다. 예를 들어, 하나의 화소(103)는 박막 트랜지스터(Trsw), 유지 용량 커패시터(Cst) 및 액정 용량 커패시터(Clc)를 포함할 수 있다.Gate lines G1 -Gn, data lines D1 -Dm, pixel electrodes, and thin film transistors Trsw connected to the lower substrates are disposed on the lower substrate. The thin film transistor controls the voltage applied to the pixel electrode based on the signal applied to the gate line and the data line. The pixel electrode may be formed of a transflective pixel electrode having a transmissive region and a reflective region. In addition, a storage capacitor Cst may be further formed, and the storage capacitor allows the voltage applied to the pixel electrode to be maintained for a predetermined time. For example, one pixel 103 may include a thin film transistor Trsw, a storage capacitor Cst, and a liquid crystal capacitor Clc.

하부 기판에 대향하는 상부 기판에는 블랙 매트릭스, 컬러 필터 및 공통 전극이 위치할 수 있다. 이외에도, 상부 기판에 형성된 컬러 필터, 블랙 매트릭스 및 공통 전극 중 적어도 하나가 하부 기판에 형성될 수 있다. 공통 전극과 화소 전극이 모두 하부 기판에 형성된 경우에는 양 전극 중 적어도 하나는 선형 전극 형태로 형성될 수 있다.The black matrix, the color filter, and the common electrode may be positioned on the upper substrate opposite the lower substrate. In addition, at least one of the color filter, the black matrix, and the common electrode formed on the upper substrate may be formed on the lower substrate. When both the common electrode and the pixel electrode are formed on the lower substrate, at least one of both electrodes may be formed in the form of a linear electrode.

액정층은 TN(Twisted nematic) 모드의 액정, VA(vertically aligned) 모드의 액정, ECB(Electrically controlled birefringence) 모드의 액정 등을 포함할 수 있다.The liquid crystal layer may include a liquid crystal in twisted nematic (TN) mode, a liquid crystal in vertically aligned (VA) mode, a liquid crystal in electrically controlled birefringence (ECB) mode, and the like.

상부 기판의 외측면 및 하부 기판의 외측면에는 각각 편광판이 부착되어 있을 수 있다. 또한, 기판과 편광판의 사이에 보상 필름이 추가될 수 있다.Polarizers may be attached to the outer surface of the upper substrate and the outer surface of the lower substrate, respectively. In addition, a compensation film may be added between the substrate and the polarizing plate.

백라이트 유닛은 광원을 포함하며, 광원의 예로는 CCFL(cold cathode fluorescent lamp)과 같은 형광 램프, LED 등이 있다. 또한, 백라이트 유닛은 반사판, 도광판, 휘도 향상 필름 등을 추가로 포함할 수 있다.The backlight unit includes a light source, and examples of the light source include a fluorescent lamp such as a cold cathode fluorescent lamp (CCFL), an LED, and the like. In addition, the backlight unit may further include a reflector, a light guide plate, a brightness enhancement film, and the like.

도 9를 참고하면, 표시 장치(display device)(50)는 표시 패널(display panel)(100), 백라이트 유닛(200), 데이터 구동부(400), 게이트 구동부(500), 이미지 신호 처리부(image signal processor)(610), 스테레오 제어부(stereo controller)(620), 프레임 변환 제어부(frame conversion controller)(630), 프레임 메모리(frame memory)(640), 휘도 제어부(luminance controller)(210), 계조 전압 생성부(800) 등을 포함할 수 있다. Referring to FIG. 9, the display device 50 may include a display panel 100, a backlight unit 200, a data driver 400, a gate driver 500, and an image signal processor. processor 610, stereo controller 620, frame conversion controller 630, frame memory 640, luminance controller 210, gradation voltage The generation unit 800 may be included.

스테레오 제어부(620)는 3D 타이밍 신호(3D timing signal)와 3D 인에이블 신호(3D_En)를 휘도 제어부(210)로 전송할 수 있다. 휘도 제어부(210)는 백라이트 제어 신호(backlight control signal)를 백라이트 유닛(200)으로 전송할 수 있다. 백라이트 유닛(200)은 휘도 제어부(210)와 스테레오 제어부(620)를 통하여 백라이트 제어 신호에 의하여 켜질 수 있거나 꺼질 수 있다. 백라이트 유닛(200)으로 전송되는 백라이트 제어 신호는 소정 시간 동안 백라이트 유닛(200)을 켜지게 만들 수 있다. 예를 들면, 백라이트 유닛(200)으로 전송되는 백라이트 제어 신호는 수직 공백(VB)동안 또는 수직공백 이외의 시간 동안 백라이트 유닛을 켜지게 만들 수 있다. The stereo controller 620 may transmit a 3D timing signal and a 3D enable signal 3D_En to the luminance controller 210. The luminance controller 210 may transmit a backlight control signal to the backlight unit 200. The backlight unit 200 may be turned on or off by the backlight control signal through the luminance controller 210 and the stereo controller 620. The backlight control signal transmitted to the backlight unit 200 may cause the backlight unit 200 to be turned on for a predetermined time. For example, the backlight control signal transmitted to the backlight unit 200 may cause the backlight unit to be turned on during the vertical blank VB or for a time other than the vertical blank.

스테레오 제어부(620)는 3D 싱크 신호(3D_sync)를 셔터 부재(3)로 전송할 수 있다. 셔터 부재(3)는 스테레오 제어부(620)와 전기적으로 연결될 수 있다. 예를 들어, 셔터 부재(3)는 무선 적외선 통신 또는 유선 통신에 의하여 3D 싱크 신호(3D_sync)를 전송받을 수 있다. 셔터 부재(3)는 3D 싱크 신호(3D_sync) 또는 변형된 3D 싱크 신호에 반응하여 작동될 수 있다. 3D 싱크 신호(3D_sync)는 좌안 셔터 또는 우안 셔터를 열거나 닫을 수 있는 신호들을 모두 포함할 수 있다. 스테레오 제어부(620)는 디스플레이 데이터(DATA)를 이미지 신호 처리부(610)로 전송할 수 있다. The stereo controller 620 may transmit the 3D sync signal 3D_sync to the shutter member 3. The shutter member 3 may be electrically connected to the stereo controller 620. For example, the shutter member 3 may receive a 3D sync signal 3D_sync by wireless infrared communication or wired communication. The shutter member 3 may be operated in response to the 3D sync signal 3D_sync or the modified 3D sync signal. The 3D sync signal 3D_sync may include all signals capable of opening or closing the left eye shutter or the right eye shutter. The stereo controller 620 may transmit the display data DATA to the image signal processor 610.

이미지 신호 처리부(610)는 표시 패널(100)에 이미지를 표시하기 위하여 게이트 구동부(500), 데이터 구동부(400), 계조 전압 생성부(800) 등을 통하여 다양한 종류의 디스플레이 데이터(DATA, DATA')와 다양한 종류의 제어 신호들(CONT1, CONT2, CONT3, CONT4, 3D_EN)을 표시 패널(100)로 전송할 수 있다. 입체 영상 표시 장치에서 디스플레이 데이터(DATA)는 좌안 영상 데이터, 우안 영상 데이터 등을 포함할 수 있다. The image signal processor 610 may display various types of display data DATA and DATA ′ through the gate driver 500, the data driver 400, the gray voltage generator 800, and the like to display an image on the display panel 100. ) And various types of control signals CONT1, CONT2, CONT3, CONT4, and 3D_EN may be transmitted to the display panel 100. In the stereoscopic image display device, the display data DATA may include left eye image data, right eye image data, and the like.

프레임 변환 제어부(630)는 스테레오 제어부(620)으로부터 3D 싱크 신호(3D_Sync)를 수신할 수 있으며, 프레임 변환 제어 신호(PCS, BIC)를 이미지 신호 처리부(610), 데이터 구동부(400) 등으로 전송할 수 있다.The frame conversion controller 630 may receive the 3D sync signal 3D_Sync from the stereo controller 620 and transmit the frame conversion control signals PCS and BIC to the image signal processor 610 and the data driver 400. Can be.

한편, 도 1을 참고하면, 셔터 부재(3)는 안경 형의 셔터 글래스(30)일 수 있으나, 특별히 이에 한정되지 않으며, 기계식 셔터 안경 (고글), 광학식 셔터 안경 등을 포함할 수 있다. 셔터 글래스(30)는 표시 패널(100)과 동조되어 일정 주기로 우안 셔터(32, 32')와 좌안 셔터(31, 31')가 번갈아 가면서 빛을 차단하도록 작동될 수 있다. 우안 셔터는 닫힌 상태(32) 또는 열린 상태(32')일 수 있으며, 좌안 셔터는 열린 상태(31) 또는 닫힌 상태(31')일 수 있다. 예를 들어, 우안 셔터가 열린 상태인 동안 좌안 셔터는 닫힌 상태일 수 있으며, 반대로 좌안 셔터가 열린 상태인 동안 우안 셔터는 닫힌 상태일 수 있다. 이외에도, 좌안 셔터와 우안 셔터는 모두 열린 상태일 수도 있고, 모두 닫힌 상태일 수도 있다.Meanwhile, referring to FIG. 1, the shutter member 3 may be a glasses-type shutter glass 30, but is not particularly limited thereto. The shutter member 3 may include mechanical shutter glasses (goggles), optical shutter glasses, and the like. The shutter glass 30 may be synchronized with the display panel 100 to operate to block the light while the right eye shutters 32 and 32 'and the left eye shutters 31 and 31' are alternated at regular intervals. The right eye shutter may be in a closed state 32 or an open state 32 ′, and the left eye shutter may be in an open state 31 or a closed state 31 ′. For example, the left eye shutter may be closed while the right eye shutter is open, and conversely, the right eye shutter may be closed while the left eye shutter is open. In addition, both the left eye shutter and the right eye shutter may be open or both may be closed.

셔터 글래스(30)의 셔터는 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등에 기초하여 만들어질 수 있으며, 특별히 이에 한정되지 않는다. 예를 들어, 셔터는 두 개의 투명한 도전막, 그 사이에 위치하는 액정층을 포함할 수 있다. 도전막의 표면에는 편광 필름이 위치할 수 있다. 셔터에 인가되는 전압에 의해 액정 물질이 회전하고, 그 회전에 의해 셔터가 열린 상태가 될 수도 있고, 닫힌 상태가 될 수도 있다.The shutter of the shutter glass 30 may be made based on a liquid crystal display, an organic light emitting display, an electrophoretic display, and the like, but is not particularly limited thereto. For example, the shutter may include two transparent conductive films and a liquid crystal layer disposed therebetween. The polarizing film may be located on the surface of the conductive film. The liquid crystal material rotates by the voltage applied to the shutter, and the rotation may be in the open state or in the closed state.

예를 들어, 표시 패널(100)에 좌안 영상(101, 102)이 출력되고, 셔터 글래스(30)의 좌안 셔터(31)는 빛이 투과되는 열린 상태(OPEN)가 되고, 우안 셔터(32)는 빛을 차단하는 닫힌 상태(CLOSE)가 된다. 또한, 표시 패널(100)에 우안 영상(101', 102')이 출력되고, 셔터 글래스(30)의 우안 셔터(32')는 빛이 투과되는 열린 상태(OPEN)가 되고, 좌안 셔터(31')는 빛을 차단하는 닫힌 상태(CLOSE)가 된다. 따라서, 일정 시간 동안에는 왼쪽 눈에 의해서만 좌안 영상이 인식되고, 그 다음 일정 시간 동안에는 오른쪽 눈에 의해서만 우안 화상이 인식되며, 결국 좌안 영상과 우안 영상의 차이에 의해 깊이감을 갖는 입체 영상이 인식된다.For example, the left eye images 101 and 102 are output to the display panel 100, the left eye shutter 31 of the shutter glass 30 is in an open state OPEN through which light is transmitted, and the right eye shutter 32. Becomes a closed state that blocks the light. In addition, the right eye images 101 ′ and 102 ′ are output to the display panel 100, the right eye shutter 32 ′ of the shutter glass 30 is in an open state OPEN through which light passes, and the left eye shutter 31 ') Is a closed state (CLOSE) that blocks light. Therefore, the left eye image is recognized only by the left eye for a predetermined time, and the right eye image is recognized only by the right eye for a certain time, and a stereoscopic image having a sense of depth is recognized by the difference between the left eye image and the right eye image.

왼쪽 눈으로 인식되는 영상은 N번째 프레임(F(N))에서 표시된 화상, 즉, 사각형(101) 및 삼각형(102)이 거리 α만큼 떨어져 있는 화상이다. 한편, 오른쪽 눈으로 인식되는 영상은 N+1 프레임(F(N+1))에서 표시된 화상, 즉, 사각형(101') 및 삼각형(102')이 거리 β만큼 떨어져 있는 화상이다. 이와 같이 양 눈에서 인식되는 화상 간의 떨어진 거리가 다른 경우, 이로 인하여 사각형과 삼각형에 서로 다른 거리 감을 가지게 되어 사각형 뒤로 삼각형이 떨어져 있다고 인식하게 되어 깊이감을 느끼게 된다. 삼각형과 사각형이 떨어져 있는 거리 α 및 β를 조절함으로써 양 물체가 떨어져 있다고 느끼는 거리(깊이감)를 조절할 수 있다.The image recognized as the left eye is an image displayed in the Nth frame F (N), that is, an image in which the rectangle 101 and the triangle 102 are separated by a distance α. On the other hand, the image recognized as the right eye is an image displayed in the N + 1 frame F (N + 1), that is, an image in which the rectangle 101 'and the triangle 102' are separated by a distance β. As such, when the distances between the images recognized by both eyes are different, this results in a different sense of distance between the rectangle and the triangle, and the triangle is separated behind the rectangle, thereby feeling a sense of depth. By adjusting the distances α and β, the triangles and squares are separated, the distance (depth sense) that both objects feel separated.

도 1을 참고하면, 표시 패널(100)에 도시된 화살표 방향은 게이트선에 게이트 온 전압이 인가되는 순서를 나타낸다. 즉, 표시 패널(100)의 상부 게이트선에서 부터 게이트 온 신호가 인가되어 하부의 게이트선까지 순차적으로 게이트 온 신호가 인가될 수 있다.Referring to FIG. 1, the arrow direction illustrated in the display panel 100 represents the order in which the gate-on voltage is applied to the gate line. That is, the gate on signal may be applied from the upper gate line of the display panel 100 to sequentially apply the gate on signal to the lower gate line.

예를 들어, 표시 패널(100)는 좌안 영상(101, 102)을 아래와 같이 표시할 수 있다. 순차적으로 게이트선에 게이트 온 전압을 인가하여 해당 게이트선에 연결된 박막 트랜지스터를 통하여 화소 전극에 데이터 전압이 인가되도록 한다. 이 때, 인가되는 데이터 전압은 좌안 영상(101, 102)을 표현하기 위한 데이터 전압(이하 좌안 데이터 전압이라 함)이며, 인가된 좌안 데이터 전압은 유지 용량 커패시터에 의하여 일정 시간 동안 유지될 수 있다. 또한, 마찬가지 방식으로 우안 영상(101', 102')을 표현하기 위한 데이터 전압(이하 우안 데이터 전압이라 함)이 인가되고, 유지 용량 커패시터에 의하여 일정 시간 동안 유지될 수 있다.For example, the display panel 100 may display the left eye images 101 and 102 as follows. The gate-on voltage is sequentially applied to the gate line so that the data voltage is applied to the pixel electrode through the thin film transistor connected to the gate line. In this case, the applied data voltage is a data voltage for expressing the left eye images 101 and 102 (hereinafter referred to as a left eye data voltage), and the applied left eye data voltage may be maintained for a predetermined time by the storage capacitor. In addition, a data voltage (hereinafter, referred to as a right eye data voltage) for expressing the right eye images 101 ′ and 102 ′ may be applied in the same manner, and may be maintained for a predetermined time by the storage capacitor.

도 2를 참고하면, 좌안 이미지 데이터(L1, L2)와 우안 이미지 데이터(R1)가 교대로 표시 패널(100)에 입력된다. 여기서 이미지 데이터는 이미지(영상 또는 화상)를 표시 패널(100)에 출력하기 위하여 디지털 형식으로 표현된 것을 뜻한다. 좌안 이미지 데이터가 모두 입력되고 우안 이미지 데이터가 입력되기 전에, 또는 우안 이미지 데이터가 모두 입력되고 좌안 이미지 데이터가 입력되기 전에 이미지 데이터가 입력되지 않는 시간이 있으며, 이를 수직 공백(VB, vertical blank)이라고 한다. VB 중 적어도 일부 시간 동안에 셔터 글래스(30)의 좌안 셔터(31, 31') 및 우안 셔터(32, 32') 중 어느 하나는 닫힌 상태(CLOSE)로 변경되고, 다른 하나는 열려 있는 상태(OPEN)를 유지한다. 도면에서 좌안 셔터 및 우안 셔터의 빗금친 부분은 닫혀 있는 상태(CLOSE)를 의미한다. 또한, 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되는 구간에서 셔터 글래스(30)의 좌안 셔터(31, 31') 및 우안 셔터(32, 32')는 모두 닫혀 있는 상태일 수 있다.Referring to FIG. 2, left eye image data L1 and L2 and right eye image data R1 are alternately input to the display panel 100. In this case, the image data refers to a digital form expressed in order to output an image (image or image) to the display panel 100. There is a time when no image data is input before all of the left eye image data is input and the right eye image data is input, or before all of the right eye image data is input and the left eye image data is input. This is called a vertical blank (VB). do. During at least some of the time VB, one of the left eye shutters 31 and 31 'and the right eye shutters 32 and 32' of the shutter glass 30 is changed to a closed state (CLOSE), and the other is open (OPEN). Keep). In the drawing, hatched portions of the left eye shutter and the right eye shutter mean a closed state (CLOSE). In addition, both the left eye shutters 31 and 31 'and the right eye shutters 32 and 32' of the shutter glass 30 may be in a closed state in a section in which left eye image data or right eye image data is input.

한편, 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되는 구간에서 셔터 글래스(30)의 좌안 셔터(31, 31') 및 우안 셔터(32, 32')는 모두 닫혀 있는 상태이다. 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되기 전에, 화이트 이미지 데이터가 입력될 수 있다. 예를 들어, 도 1을 참고하면, 우안 영상(101', 102')이 입력되기 전에 화이트 이미지 데이터가 먼저 입력된다. 즉, 화이트 이미지 데이터가 입력된 후, 우안 영상(101', 102')이 표시 패널(100)의 위에서부터 아래로 기록된다. 화이트 이미지 데이터의 입력 구간과 좌안 이미지 데이터 또는 우안 이미지 데이터의 입력 구간 사이에 공백(blank) 구간이 존재할 수도 있다. 화이트 이미지 데이터가 입력 되었을 때, 셔터 글래스(30)의 좌안 셔터(31, 31') 및 우안 셔터(32, 32')는 모두 닫혀 있는 상태이므로, 화이트 이미지는 시인되지 않는다. 화이트 이미지 데이터가 입력된 후 좌안 영상 또는 우안 영상이 입력될 때, 표시 장치의 응답 속도는 액정의 상승 시간(rising time)에 기초하므로, 응답 속도가 빨라질 수 있다. 이에 따라, 좌안 셔터(31, 31') 또는 우안 셔터(32, 32')가 열려 있는 시간을 증가시킬 수 있으므로, 표시 장치가 밝게 보일 수 있다. 아울러, 응답 속도가 빨라질 수 있으므로, 화면의 하단부에서도 셔터가 열리기 전까지 데이터 전압을 충전할 시간을 충분히 확보할 수 있으며, 이에 따라, 영상의 끌림 현상 및 콘트라스트 저하 현상을 개선할 수 있고, 좌안 영상과 우안 영상 간의 크로스토크 현상을 줄일 수 있다. 여기서, 표시 패널(100)의 작동 방식에 따라 화이트 이미지 데이터 대신 블랙 이미지 데이터가 입력될 수도 있다(도 8 참고). 또한, 연속된 2 개의 영상의 그레이 값이 서로 유사한 경우에도, 연속된 2 개의 영상 사이에 화이트 이미지 또는 블랙 이미지가 입력되므로, 데이터 전압의 차이가 작아서 발생할 수 있는 응답 속도의 저하 현상을 방지할 수 있으며, 이에 따라, 영상의 끌림 현상 및 콘트라스트 저하 현상을 개선할 수 있고, 좌안 영상과 우안 영상 간의 크로스토크(crosstalk) 현상을 줄일 수 있다. On the other hand, the left eye shutters 31 and 31 'and the right eye shutters 32 and 32' of the shutter glass 30 are all closed in the section in which the left eye image data or the right eye image data is input. Before the left eye image data or the right eye image data is input, the white image data may be input. For example, referring to FIG. 1, white image data is first inputted before the right eye images 101 ′ and 102 ′ are input. That is, after the white image data is input, the right eye images 101 'and 102' are recorded from the top of the display panel 100 to the bottom. A blank section may exist between the input section of the white image data and the input section of the left eye image data or the right eye image data. When white image data is input, since the left eye shutters 31 and 31 'and the right eye shutters 32 and 32' of the shutter glass 30 are both closed, the white image is not viewed. When the left eye image or the right eye image is input after the white image data is input, the response speed of the display device is based on the rising time of the liquid crystal, and thus the response speed may be increased. As a result, the length of time the left eye shutters 31 and 31 'or the right eye shutters 32 and 32' are opened can be increased, so that the display device can be made bright. In addition, since the response speed can be increased, a sufficient time for charging the data voltage before the shutter is opened can be secured even at the bottom of the screen, thereby improving image drag and lowering of contrast. Crosstalk between the right eye images can be reduced. Here, the black image data may be input instead of the white image data according to the operation of the display panel 100 (see FIG. 8). In addition, even when the gray values of two consecutive images are similar to each other, since a white image or a black image is input between the two consecutive images, a decrease in response speed that may occur due to a small data voltage difference can be prevented. Accordingly, the drag and contrast degradation of the image can be improved, and crosstalk between the left eye image and the right eye image can be reduced.

표시 패널(100)이 액정 표시 장치라고 가정하면, 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되기 전에 액정 분자를 대부분 누워져 있는 상태로 만드는 이미지 데이터가 입력된다. 예를 들어, 표시 패널이 노멀리 화이트 모드의 TN 형 액정 표시 패널, 노멀리 블랙 모드의 VA형 액정 표시 패널 등일 때, 화이트 이미지 데이터가 입력될 수 있고, 노멀리 블랙 모드의 TN 형 액정 표시 패널, 노멀리 화이트 모드의 VA형 액정 표시 패널 등일 때, 블랙 이미지 데이터가 입력될 수 있다. 액정 분자가 누워져 있는 상태에서 좌안 영상 또는 우안 영상이 기록되기 위하여 액정 분자가 적당한 각도로 일어서게 된다. 일반적으로, 액정 분자의 상승 시간은 하강 시간(falling time)보다 짧기 때문에, 액정 분자가 누워져 있는 상태에서 좌안 영상 또는 우안 영상이 기록되는 것은 액정 분자가 세워져 있는 상태 또는 적당한 각도로 기울어져 있는 상태에서 영상이 기록되는 것보다 더 빠르게 영상이 기록될 수 있다. 영상이 더 빠르게 기록되면, 좌안 셔터(31, 31') 또는 우안 셔터(32, 32')가 열려 있는 시간을 증가시킬 수 있으므로, 표시 장치가 더 밝게 보일 수 있다.Assuming that the display panel 100 is a liquid crystal display device, image data for making most of the liquid crystal molecules lie down before inputting left eye image data or right eye image data is input. For example, when the display panel is a TN type liquid crystal display panel in a normally white mode, a VA type liquid crystal display panel in a normally black mode, or the like, white image data may be input, and a TN type liquid crystal display panel in a normally black mode may be input. In the case of the VA type liquid crystal display panel of the normally white mode, black image data may be input. The liquid crystal molecules are raised at an appropriate angle so that the left eye image or the right eye image is recorded while the liquid crystal molecules are laid down. In general, since the rise time of the liquid crystal molecules is shorter than the falling time, the recording of the left eye image or the right eye image in the state in which the liquid crystal molecules are laid is in a state where the liquid crystal molecules are standing or tilted at an appropriate angle. The image may be recorded faster than the image is recorded at. If the image is recorded faster, the display time may appear brighter since the left eye shutters 31 and 31 'or the right eye shutters 32 and 32' can be increased.

좌안 이미지 데이터 또는 우안 이미지 데이터의 입력이 완료되었을 때부터 미리 정해진 시간(t1)이 지나면, 좌안 셔터(31, 31') 또는 우안 셔터(32, 32')는 닫혀 있는 상태에서 열려 있는 상태로 바뀔 수 있다. t1은 표시 패널 (100)의 액정의 응답 시간에 기초하여 정해질 수 있다. 예를 들어, 액정의 응답 시간으로 인하여, 우안 이미지 데이터(R1)의 입력이 완료된 후, 우안 영상(101', 102')이 출력되기까지 소정의 시간이 필요하다. 따라서, t1 시간이 지난 후, 우안 셔터(32, 32')를 열어서 완전한 우안 영상(101', 102')이 시인될 수 있고, 이전 영상으로 인한 크로스토크 현상이 방지될 수 있다. 구체적으로, TN형 액정의 상승 시간은 1.1 ms이고, 하강 시간은 2.8 ms이고, VB는 2. 7 ms이고, t1은 1.0 ms이하일 수 있다. 여기서, 액정의 응답 시간이 감소될수록 t1 시간도 감소될 수 있다. 즉, 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되기 전에 액정 분자를 대부분 누워져 있는 상태로 만드는 이미지 데이터가 입력될 때, 영상이 더 빠르게 기록되므로, t1 시간이 감소될 수 있다.If a predetermined time t1 has elapsed since the input of the left eye image data or the right eye image data is completed, the left eye shutters 31, 31 'or the right eye shutters 32, 32' are changed to the open state in the closed state. Can be. t1 may be determined based on the response time of the liquid crystal of the display panel 100. For example, due to the response time of the liquid crystal, a predetermined time is required after the input of the right eye image data R1 is completed and before the right eye images 101 'and 102' are output. Therefore, after the t1 time has elapsed, the right eye images 101 'and 102' can be viewed by opening the right eye shutters 32 and 32 ', and crosstalk due to the previous image can be prevented. Specifically, the rise time of the TN-type liquid crystal may be 1.1 ms, the fall time is 2.8 ms, VB is 2. 7 ms, and t1 may be 1.0 ms or less. Here, as the response time of the liquid crystal decreases, the t1 time may also decrease. That is, when the image data which makes most of the liquid crystal molecules lie down before the left eye image data or the right eye image data is input, the image is recorded faster, so the t1 time can be reduced.

입체 표시 장치의 신호 파형의 하나의 예로서, 도 10을 참고하면, 첫 번째 게이트선에서 마지막 게이트선까지 게이트 온 신호가 차례대로 인가되어, 우안 영상(R)이 차례대로 해당 게이트선에 연결되어 있는 복수의 화소에 인가되거나, 좌안 영상(L)이 차례대로 해당 게이트선에 연결되어 있는 복수의 화소에 인가될 수 있다. 여기서, 우안 영상(R)이 차례대로 해당 게이트선에 연결되어 있는 복수의 화소에 인가되는 동안, 우안 셔터는 열린 상태일 수 있고, 좌안 셔터는 닫힌 상태일 수 있다. 또한, 좌안 영상(L)이 차례대로 해상 게이트선에 연결되어 있는 복수의 화소에 인가되는 동안, 좌안 셔터는 열린 상태일 수 있고, 우안 셔터는 닫힌 상태일 수 있다.As an example of the signal waveform of the stereoscopic display device, referring to FIG. 10, a gate-on signal is sequentially applied from the first gate line to the last gate line, and the right eye image R is sequentially connected to the corresponding gate line. The left eye image L may be sequentially applied to a plurality of pixels connected to the corresponding gate line. Here, while the right eye image R is sequentially applied to the plurality of pixels connected to the corresponding gate line, the right eye shutter may be open and the left eye shutter may be closed. In addition, while the left eye image L is sequentially applied to the plurality of pixels connected to the sea gate line, the left eye shutter may be in an open state, and the right eye shutter may be in a closed state.

우안 영상(R)의 입력 구간과 좌안 영상(L)의 입력 구간의 사이에는 소정의 계조 값을 가진 이미지가 입력될 수 있으며, 이를 계조 삽입(gray insertion)이라고 할 수 있다. 예를 들어, 표시 패널에 우안 영상(R)이 표시된 후, 전체 화면에 블랙, 화이트 등의 이미지가 표시되고, 다음에 좌안 영상(L)이 표시될 수 있다. 여기서 소정의 계조 값은 블랙 또는 화이트에 한정되지 않으며, 다양한 값을 가질 수 있다. 소정의 계조 값을 가진 이미지가 표시 패널의 전체 화면에 삽입되었을 때, 우안 영상과 좌안 영상 사이의 크로스토크가 방지될 수 있으며, 입체 영상 표시 장치의 휘도가 개선될 수 있다.An image having a predetermined gray scale value may be input between the input section of the right eye image R and the input section of the left eye image L, which may be referred to as gray insertion. For example, after the right eye image R is displayed on the display panel, an image such as black or white may be displayed on the entire screen, and then the left eye image L may be displayed next. The predetermined gray scale value is not limited to black or white, and may have various values. When an image having a predetermined gray scale value is inserted into the entire screen of the display panel, crosstalk between the right eye image and the left eye image can be prevented, and the luminance of the 3D image display device can be improved.

화이트 이미지 또는 블랙 이미지는 하나의 화면의 전체에 입력될 수도 있고, 하나의 화면의 일부에만 입력될 수도 있다. 예를 들어, 도 11을 참고하면, 수평으로 배열된 복수의 게이트선에 위에서부터 아래 방향으로 게이트 온 전압이 인가되는 경우, 화면의 하부(gh)에만 화이트 이미지를 입력할 수 있다. 또는 화면의 하부(gh)에만 블랙 이미지를 입력할 수도 있다. 예를 들어, 표시 패널이 노멀리 화이트 모드의 TN 형 액정 표시 패널, 노멀리 블랙 모드의 VA형 액정 표시 패널 등일 때, 화이트 이미지 데이터가 입력될 수 있고, 노멀리 블랙 모드의 TN 형 액정 표시 패널, 노멀리 화이트 모드의 VA형 액정 표시 패널 등일 때, 블랙 이미지 데이터가 입력될 수 있다. F(N) 프레임의 좌안 영상(101, 102)의 입력이 완료된 후, 화면의 하부(gh)에만 동일한 수평 주기 시간 동안에 화이트 이미지가 입력되고, 다음, F(N+1) 프레임의 우안 영상(101', 102')이 입력될 수 있다. The white image or the black image may be input to the whole of one screen, or may be input only to a part of one screen. For example, referring to FIG. 11, when a gate-on voltage is applied from a top to a bottom to a plurality of horizontally arranged gate lines, a white image may be input only to a lower portion g h of the screen. Alternatively, the black image may be input only at the lower portion of the screen g h . For example, when the display panel is a TN type liquid crystal display panel in a normally white mode, a VA type liquid crystal display panel in a normally black mode, or the like, white image data may be input, and a TN type liquid crystal display panel in a normally black mode may be input. In the case of the VA type liquid crystal display panel of the normally white mode, black image data may be input. After the input of the left eye images 101 and 102 of the F (N) frame is completed, the white image is input only to the lower portion g h of the screen for the same horizontal period time, and then the right eye image of the F (N + 1) frame. 101 'and 102' may be input.

하나의 화면의 일부에만 화이트 이미지 또는 블랙 이미지가 입력되는 경우, 다음 프레임의 좌안 영상 또는 우안 영상의 응답 속도의 제어가 용이할 수 있으며, 영상 보정을 하였을 때 화질 왜곡이 발생하는 것을 줄일 수 있다. 예를 들어, 화면의 하부(gh)에만 화이트 이미지 또는 블랙 이미지가 입력되는 경우, 화면의 상부와는 달리, 다음 프레임의 좌안 영상 또는 우안 영상이 입력되기 전까지 화면의 하부(gh)가 화이트 또는 블랙으로 완전히 충전될 수 있는 시간이 있으므로, 화이트 이미지 또는 블랙 이미지에 기초하여, 응답 속도를 제어하거나 영상 보정을 수행하므로, 화질 왜곡을 줄일 수 있다.When a white image or a black image is input only to a part of one screen, it is possible to easily control the response speed of the left eye image or the right eye image of the next frame, and reduce the occurrence of image quality distortion when the image is corrected. For example, when a white image or a black image is input only to the lower portion of the screen g h , unlike the upper portion of the screen, the lower portion of the screen g h is white until the left or right eye image of the next frame is input. Alternatively, since there is time to be fully charged with black, the image quality distortion may be reduced by controlling the response speed or performing image correction based on the white image or the black image.

여기서 화면의 하부(gh)는 게이트 딜레이를 고려하여 실험에 의해 정해진 값일 수 있다. 예를 들어, 표시 패널(100)이 액정 표시 패널인 경우, 화면의 하부(gh)는 세로 해상도, 액정의 응답 속도, 충전 시간 등에 기초하여 계산될 수 있다. 예를 들어, 화면의 하부(gh)는 하기 식 1에 의해 계산될 수 있다.The lower portion g h of the screen may be a value determined by an experiment in consideration of the gate delay. For example, when the display panel 100 is a liquid crystal display panel, the lower portion g h of the screen may be calculated based on the vertical resolution, the response speed of the liquid crystal, the charging time, and the like. For example, the lower portion g h of the screen may be calculated by Equation 1 below.

[식 1][Equation 1]

gh = (세로 해상도) x (액정의 응답 속도) / (충전 시간)g h = (vertical resolution) x (response rate of liquid crystal) / (charge time)

여기서, 액정의 응답 속도는 액정의 하강 시간일 수 있으며, 충전 시간은 액정 표시 패널의 구동 주파수와 세로 해상도에 기초하여 정해진 값일 수 있다. 구체적으로, 액정 표시 패널이 1920x1080인 경우, 세로 해상도는 1080이다. 액정의 하강 시간은 2. 82 msec이고, 충전 시간은 5.63 msec인 경우, 화면의 하부(gh)는 540이 되므로, 대략 화면의 1/2 지점부터 아래 방향으로 화이트 이미지가 입력될 수 있다. The response speed of the liquid crystal may be a falling time of the liquid crystal, and the charging time may be a value determined based on the driving frequency and the vertical resolution of the liquid crystal display panel. Specifically, when the liquid crystal display panel is 1920x1080, the vertical resolution is 1080. When the falling time of the liquid crystal is 2.82 msec and the charging time is 5.63 msec, since the lower portion g h of the screen becomes 540, the white image may be input from about 1/2 of the screen downward.

도 3 및 도 4를 참고하면, 액정 분자를 대부분 누워져 있는 상태로 만드는 이미지 데이터를 입력하는 방법은, 표시 패널(100)의 복수의 게이트선에 게이트 온 전압(Von)을 인가하고 복수의 데이터선에 공통 전압(Vcom)을 인가하는 방법이 있다. 예를 들어, 모든 게이트선에 게이트 온 전압(Von)을 제1 수평 주기(1H)동안 인가할 수 있고, 이러한 게이트 온 전압에 의하여 모든 데이터선에 공통 전압(Vcom)을 인가할 수 있으며, 이 경우 화이트 이미지 또는 블랙 이미지가 출력될 수 있다. 또는, 화면의 하부(gh)에 위치하는 게이트선들에만 게이트 온 전압(Von)을 인가할 수도 있다. Referring to FIGS. 3 and 4, a method of inputting image data for making most of liquid crystal molecules in a lying state may include applying a gate-on voltage Von to a plurality of gate lines of the display panel 100, and generating a plurality of data. There is a method of applying a common voltage Vcom to a line. For example, the gate-on voltage Von may be applied to all the gate lines during the first horizontal period 1H, and the common voltage Vcom may be applied to all the data lines by the gate-on voltage. In this case, a white image or a black image may be output. Alternatively, the gate-on voltage Von may be applied only to gate lines positioned at the bottom g h of the screen.

다음, 제2 수평 주기(2H) 동안 게이트 오프 전압(Voff)을 인가할 수 있으며, 제3 수평 주기(3H) 동안 1 번 게이트선(G1)에 게이트 온 전압(Von)을 인가할 수 있고, 수평 주기(4H) 동안 2 번 게이트선(G2)에 게이트 온 전압(Von)을 인가할 수 있고, 제5 수평 주기(5H) 동안 3 번 게이트선(G3)에 게이트 온 전압(Von)을 인가할 수 있다. 이 경우, 제3 수평 주기(3H)부터 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되고, 좌안 영상 또는 우안 영상이 표시 패널의 위에서부터 아래로 출력될 수 있다.Next, the gate-off voltage Voff may be applied during the second horizontal period 2H, and the gate-on voltage Von may be applied to the first gate line G1 during the third horizontal period 3H. The gate-on voltage Von may be applied to the second gate line G2 during the horizontal period 4H, and the gate-on voltage Von is applied to the third gate line G3 during the fifth horizontal period 5H. can do. In this case, the left eye image data or the right eye image data may be input from the third horizontal period 3H, and the left eye image or the right eye image may be output from the top of the display panel.

도 3을 참고하면, 표시 장치는 표시판 조립체(panel assembly)(300)와 이에 연결된 게이트 구동부(500) 및 데이터 구동부(400), 데이터 구동부(400)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다. 게이트 구동부(500)는 표시판 조립체(300)에 실장될 수도 있으며, 독립된 IC 칩으로 구성될 수도 있다. 게이트 구동부(500)가 표시판 조립체(300)에 실장되는 경우, 복수의 게이트 배선은 데이터 금속층으로 연결될 수도 있으며, 게이트 금속층으로 연결될 수도 있으며, 정전 다이오드를 이용하여 연결될 수도 있다. 게이트 구동부(500)가 독립된 IC 칩으로 구성되는 경우, 게이트 IC 칩에서 복수의 게이트 배선으로 동시에 게이트 온 전압을 인가할 수 있다.Referring to FIG. 3, the display device includes a panel assembly 300, a gate driver 500 and a data driver 400 connected thereto, a gray voltage generator 800 connected to the data driver 400, and the panel assembly 300. It includes a signal control unit 600 for controlling. The gate driver 500 may be mounted on the display panel assembly 300 or may be configured as an independent IC chip. When the gate driver 500 is mounted on the display panel assembly 300, the plurality of gate wires may be connected to the data metal layer, may be connected to the gate metal layer, or may be connected using an electrostatic diode. When the gate driver 500 is configured as an independent IC chip, the gate on voltage may be simultaneously applied to the plurality of gate wires from the gate IC chip.

표시판 조립체(300)는 복수의 화소, 게이트선(G1-Gn) 및 데이터선(D1-Dm)을 포함할 수 있다. 하나의 화소는 스위칭 소자(Trsw), 액정 축전기(Clc) 및 유지 축전기(Cst)가 포함할 수 있으며, 유지 축전기(Cst)는 생략될 수 있다.The display panel assembly 300 may include a plurality of pixels, gate lines G1 -Gn, and data lines D1 -Dm. One pixel may include a switching element Trsw, a liquid crystal capacitor Clc, and a storage capacitor Cst, and the storage capacitor Cst may be omitted.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). Examples of the input control signal include a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.The signal controller 600 properly processes the input image signals R, G, and B according to operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate. After generating the signal CONT1 and the data control signal CONT2, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal DAT are transmitted to the data driver 500. Export to).

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 스캔 개시 신호와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호를 더 포함할 수 있다.The gate control signal CONT1 includes a scan start signal indicating the start of scanning and at least one clock signal controlling the output period of the gate-on voltage Von. The gate control signal CONT1 may also further include an output enable signal that defines a duration of the gate-on voltage Von.

데이터 제어 신호(CONT2)는 한 행[묶음]의 화소에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호 및 데이터 클록 신호를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호를 더 포함할 수 있다.The data control signal CONT2 includes a horizontal synchronization start signal indicating the start of image data transmission for one row of pixels, a load signal for applying a data signal to the data lines D 1- D m , and a data clock signal. Include. The data control signal CONT2 also converts the inverted signal that inverts the voltage polarity of the data signal relative to the common voltage Vcom (hereinafter referred to as " polarity of the data signal " by reducing the " voltage polarity of the data signal relative to the common voltage "). It may further include.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다. 이때 계조 전압은 계조 전압 생성부(800)에 의해 생성된다.According to the data control signal CONT2 from the signal controller 600, the data driver 500 receives the digital image signal DAT for one row of pixels and corresponds to each digital image signal DAT. By selecting the gray scale voltage, the digital image signal DAT is converted into an analog data signal and then applied to the corresponding data line D 1 -D m . In this case, the gray voltage is generated by the gray voltage generator 800.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Trsw)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Trsw)를 통하여 해당 화소에 인가된다.The gate driver 400 applies the gate-on voltage Von to the gate lines G 1- G n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G 1- G n . Turn on the switching element (Trsw) connected to. Then, the data signal applied to the data lines D 1 -D m is applied to the corresponding pixel through the turned-on switching element Trsw.

화소에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.The difference between the voltage of the data signal applied to the pixel and the common voltage Vcom is shown as the charging voltage of the liquid crystal capacitor Clc, that is, the pixel voltage. The arrangement of the liquid crystal molecules varies depending on the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer. The change in polarization is represented by a change in transmittance of light by a polarizer attached to the display panel assembly 300.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-G2n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE), thereby all gate lines G 1- G 2n ), The gate-on voltage Von is sequentially applied to the data signal to all the pixels, thereby displaying an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).When one frame ends, the next frame starts and the state of the inversion signal applied to the data driver 500 is controlled so that the polarity of the data signal applied to each pixel is opposite to that in the previous frame ("frame inversion"). In this case, the polarity of the data signal flowing through one data line may be changed (eg, row inversion and point inversion) in one frame, or the polarity of the data signal applied to one pixel row may also be different ( Example: Invert Column, Invert Point).

도 5 내지 도 7을 참고하면, 표시판 조립체(300)에 실장되어 있는 게이트 구동부(500)에서, 액정 분자를 대부분 누워져 있는 상태로 만드는 이미지 데이터를 입력하는 방법이 구현될 수 있다. 이외에도, 표시판 조립체에 실장되어 있지 않고, 게이트 IC 칩 자체에서 액정 분자를 대부분 누워져 있는 상태로 만드는 이미지를 입력하는 방법이 구현될 수도 있다.5 to 7, in the gate driver 500 mounted on the display panel assembly 300, a method of inputting image data for making most of liquid crystal molecules in a lying state may be implemented. In addition, a method of inputting an image, which is not mounted on the display panel assembly and makes most of the liquid crystal molecules lying in the gate IC chip itself, may be implemented.

제1 스위칭 소자(TR1)는 제1 스캔 개시 신호선(STVP1) 및 게이트선(G1-Gn+1)에 연결되어 있다. 제1 스캔 개시 신호선(STVP1)은 제1 스위칭 소자(TR1)의 제어 전극과 입력 전극에 연결되어 있고, 제1 스위칭 소자(TR1)의 제어 전극과 입력 전극은 서로 연결되어 있으며, 제1 스위칭 소자(TR1)의 출력 전극은 게이트선(G1-Gn+1)에 연결되어 있다. 제1 수평 주기(1H) 동안에 제1 스캔 개시 신호선(STVP1)에 게이트 온 전압(Von)이 인가되면, 제1 스위칭 소자(TR1)를 통하여 게이트선(G1-Gn+1)에 게이트 온 전압(Von)이 인가된다. The first switching element TR1 is connected to the first scan start signal line STVP1 and the gate lines G1 -Gn + 1. The first scan start signal line STVP1 is connected to the control electrode and the input electrode of the first switching element TR1, the control electrode and the input electrode of the first switching element TR1 are connected to each other, and the first switching element. The output electrode of TR1 is connected to the gate lines G1 -Gn + 1. When the gate-on voltage Von is applied to the first scan start signal line STVP1 during the first horizontal period 1H, the gate-on voltage V1 may be applied to the gate lines G1 -Gn + 1 through the first switching element TR1. Von) is applied.

입체 영상 인에이블 신호가 인가되는 구간에서, 제1 스캔 개시 신호선(STVP1)에 게이트 온 전압(Von)이 인가될 수 있다. 여기서 입체 영상 인에이블 신호는 좌안 이미지 데이터 또는 우안 이미지 데이터가 입력되는 구간에서 인가될 수 있다.In a period where a stereoscopic image enable signal is applied, a gate-on voltage Von may be applied to the first scan start signal line STVP1. The stereoscopic image enable signal may be applied in a section in which left eye image data or right eye image data is input.

액정 축전기(Clc)의 충전율을 고려하여, 제1 수평 주기(1H)는 적절히 연장될 수 있다. 즉, 제1 수평 주기(1H)는 제2 수평 주기 내지 제5 수평 주기(2H-5H)보다 길 수 있다. In consideration of the filling rate of the liquid crystal capacitor Clc, the first horizontal period 1H may be appropriately extended. That is, the first horizontal period 1H may be longer than the second horizontal period to the fifth horizontal period 2H-5H.

제2 스위칭 소자(TR2)는 전압 신호선(Vss), 제2 스캔 개시 신호선(STVP2) 및 게이트선(G1-Gn+1)에 연결되어 있다. 제2 스위칭 소자(TR2)의 입력 전극은 전압 신호선(Vss)에 연결되어 있고, 제어 전극은 제2 스캔 개시 신호선(STVP2)에 연결되어 있고, 출력 전극은 게이트선(G1-Gn+1)에 연결되어 있다. 제2 수평 주기(2H)동안에 제2 스캔 개시 신호선(STVP2)에 온 펄스가 인가되면, 제2 스위칭 소자(TR2)가 켜진다. 제2 스위칭 소자(TR2)를 통하여, 전압 신호선(Vss)에 인가된 게이트 오프 전압(Voff)이 게이트선(G1-Gn+1)에 인가되고, 이에 따라 게이트선(G1-Gn+1)이 리셋될 수 있다. The second switching element TR2 is connected to the voltage signal line Vss, the second scan start signal line STVP2, and the gate line G1 -Gn + 1. The input electrode of the second switching element TR2 is connected to the voltage signal line Vss, the control electrode is connected to the second scan start signal line STVP2, and the output electrode is connected to the gate line G1 -Gn + 1. It is connected. When an on pulse is applied to the second scan start signal line STVP2 during the second horizontal period 2H, the second switching element TR2 is turned on. Through the second switching element TR2, the gate-off voltage Voff applied to the voltage signal line Vss is applied to the gate line G1 -Gn + 1, whereby the gate line G1 -Gn + 1 is applied. Can be reset.

이외에도, 제1 스위칭 소자(TR1)와 제2 스위칭 소자(TR2)는 복수의 게이트선(G1-Gn+1) 중 일부에만 연결될 수 있고, 나머지 게이트선에는 연결되지 않을 수 있다. 이 경우, 제1 수평 주기(1H) 동안에 제1 스캔 개시 신호선(STVP1)에 게이트 온 전압(Von)이 인가되면, 제1 스위칭 소자(TR1)와 연결되어 있는 게이트선에만 게이트 온 전압(Von)이 인가될 수 있다. 또한, 제2 수평 주기(2H) 동안에 제2 스캔 개시 신호선(STVP2)에 온 펄스가 인가되면, 제2 스위칭 소자(TR1)와 연결되어 있는 게이트선에만 게이트 오프 전압(Voff)이 인가될 수 있다.In addition, the first switching element TR1 and the second switching element TR2 may be connected to only some of the plurality of gate lines G1 -Gn + 1, and may not be connected to the remaining gate lines. In this case, when the gate-on voltage Von is applied to the first scan start signal line STVP1 during the first horizontal period 1H, the gate-on voltage Von is only applied to the gate line connected to the first switching element TR1. Can be applied. In addition, when an on pulse is applied to the second scan start signal line STVP2 during the second horizontal period 2H, the gate-off voltage Voff may be applied only to the gate line connected to the second switching element TR1. .

도 6을 참고하면, 게이트 구동부(500)는 서로 종속적으로 연결된 다수의 스테이지(SR1-SRn+1)를 포함한다. 각 스테이지(SR1-SRn+1)는 두 개의 입력 단자(IN1, IN2), 두 개의 클록 입력 단자(CK1, CK2), 게이트 오프 전압에 준하는 저전압(Vss)을 인가 받는 전압 입력 단자(Vin), 리셋 단자(RE), 출력 단자(OUT) 및 전달 신호 출력 단자(CRout)를 포함한다.Referring to FIG. 6, the gate driver 500 includes a plurality of stages SR1 -SRn + 1 connected dependently to each other. Each stage SR1-SRn + 1 includes two input terminals IN1 and IN2, two clock input terminals CK1 and CK2, a voltage input terminal Vin receiving a low voltage Vss corresponding to the gate-off voltage, A reset terminal RE, an output terminal OUT, and a transfer signal output terminal CRout.

제1 입력 단자(IN1)는 이전 단 스테이지의 전달 신호 출력 단자(CRout)에 연결되어 이전 단의 전달 신호(CR)를 인가 받는데, 첫번째 스테이지는 이전 단 스테이지가 존재하지 않으므로 제1 입력 단자(IN1)로 스캔 개시 신호를 인가 받는다. The first input terminal IN1 is connected to the transfer signal output terminal CRout of the previous stage stage and receives the transfer signal CR of the previous stage. The first stage has no previous stage stage, so the first input terminal IN1 does not exist. Receive a scan start signal.

제2 입력 단자(IN2)는 다음 단 스테이지의 출력 단자(OUT)와 연결되어 다음 단의 게이트 전압을 인가 받는다. 여기서, 마지막에 형성되어 있는 n+1번째 스테이지(SRn+1; 더미 스테이지)의 경우에는 다음 단의 스테이지가 존재하지 않으므로 제2 입력 단자(IN2)로 스캔 개시 신호를 인가 받는다.The second input terminal IN2 is connected to the output terminal OUT of the next stage and receives a gate voltage of the next stage. In the case of the last n + 1th stage SRn + 1 (dummy stage), the next stage does not exist, and thus the scan start signal is applied to the second input terminal IN2.

다수의 스테이지 중 홀수번째 스테이지의 제1 클록 단자(CK1)에는 제1 클록(CKV)이 인가되고, 제2 클록 단자(CK2)에는 반전된 위상을 갖는 제2 클록(CKVB)이 인가된다. 한편, 짝수번째 스테이지의 제1 클록 단자(CK1)에는 제2 클록(CKVB)이 인가되며, 제2 클록 단자(CK2)에는 제1 클록(CKV)이 인가되어 홀수번째 스테이지와 비교할 때 동일 단자로 입력되는 클록의 위상은 반대가 된다. The first clock CKV is applied to the first clock terminal CK1 of the odd stage of the plurality of stages, and the second clock CKVB having an inverted phase is applied to the second clock terminal CK2. On the other hand, the second clock CKVB is applied to the first clock terminal CK1 of the even-numbered stage, and the first clock CKV is applied to the second clock terminal CK2 to the same terminal when compared to the odd-numbered stage. The phase of the input clock is reversed.

전압 입력 단자(Vin)에는 게이트 오프 전압이 인가되며, 리셋 단자(RE)에는 맨 마지막에 위치하는 더미 스테이지(SRn+1)의 전달 신호 출력 단자(CRout)와 연결되어 있다.The gate-off voltage is applied to the voltage input terminal Vin, and is connected to the transfer signal output terminal CRout of the dummy stage SRn + 1 positioned at the end of the reset terminal RE.

여기서 더미 스테이지(SRn+1)는 다른 스테이지(SR1-SRn)과 달리 더미 게이트 전압을 생성하여 출력하는 스테이지이다. 즉, 다른 스테이지(SR1-SRn)에서 출력된 게이트 전압은 게이트선을 통하여 전달되면서 화소에 데이터 전압이 인가되어 화상을 표시하도록 하지만, 더미 스테이지(SRn+1)는 게이트선에 연결되어 있지 않을 수도 있으며, 게이트선과 연결되더라도 화상을 표시하지 않는 더미 화소(도시하지 않음)의 게이트선과 연결되어 있어 화상을 표시하는데 사용되지 않는다. The dummy stage SRn + 1 is a stage that generates and outputs a dummy gate voltage unlike other stages SR1 -SRn. That is, while the gate voltage output from the other stages SR1 -SRn is transferred through the gate line to apply a data voltage to the pixel to display an image, the dummy stage SRn + 1 may not be connected to the gate line. It is connected to the gate line of a dummy pixel (not shown) which does not display an image even though it is connected to the gate line, and thus is not used to display an image.

도 5를 참고하면, 본 실시예에 따른 게이트 구동부(500)의 각 스테이지(SR)는 입력부(510), 풀업 구동부(511), 전달 신호 생성부(512), 출력부(513) 및 풀다운 구동부(514)를 포함한다. Referring to FIG. 5, each stage SR of the gate driver 500 according to the present exemplary embodiment includes an input unit 510, a pull-up driver 511, a transfer signal generator 512, an output unit 513, and a pull-down driver. 514.

입력부(510)는 하나의 트랜지스터(제4 트랜지스터(Tr4))를 포함하며, 제4 트랜지스터(Tr4)의 입력 단자 및 제어 단자는 제1 입력 단자(IN1)와 공통 연결(다이오드 연결)되고, 출력 단자는 Q 접점(이하 제1 노드라고도 함)과 연결되어 있다. 입력부(510)는 제1 입력 단자(IN1)로 하이 전압이 인가되는 경우 이를 Q 접점으로 전달하는 역할을 수행한다. The input unit 510 includes one transistor (fourth transistor Tr4), and the input terminal and the control terminal of the fourth transistor Tr4 are commonly connected (diode connected) with the first input terminal IN1 and output. The terminal is connected to a Q contact (hereinafter also referred to as a first node). The input unit 510 transmits a high voltage to the Q contact when a high voltage is applied to the first input terminal IN1.

풀-업 구동부(511)는 두 개의 트랜지스터(제7 트랜지스터(Tr7), 제12 트랜지스터(Tr12))와 두 개의 커패시터(제2 캐패시터(C2), 제3 캐패시터(C3))를 포함한다. 먼저 제12 트랜지스터(Tr12)의 제어 전극과 입력 전극은 공통 연결되어 제1 클록 단자(CK1)을 통하여 클록 신호(CKV, CKVB)를 입력 받고, 출력 전극이 상기 풀-다운 구동부(514)에 연결되어 있다. 그리고 제7 트랜지스터(Tr7)의 입력 전극도 제1 클록 단자(CK1)을 통하여 클록 신호(CKV, CKVB)를 입력 받고, 제어 단자와 출력 단자가 상기 풀-다운 구동부(514)에 연결되어 있다. 여기서, 상기 제7 트랜지스터(Tr7)의 입력 전극과 제어 전극의 사이에 제2 캐패시터(C2)가 연결되고 상기 제7 트랜지스터(Tr7)의 제어 전극과 출력 전극 사이에는 제3 캐패시터(C3)가 연결되어 있다.The pull-up driver 511 includes two transistors (a seventh transistor Tr7 and a twelfth transistor Tr12) and two capacitors (a second capacitor C2 and a third capacitor C3). First, the control electrode and the input electrode of the twelfth transistor Tr12 are commonly connected to receive the clock signals CKV and CKVB through the first clock terminal CK1, and the output electrode is connected to the pull-down driver 514. It is. The input electrode of the seventh transistor Tr7 also receives the clock signals CKV and CKVB through the first clock terminal CK1, and a control terminal and an output terminal are connected to the pull-down driving unit 514. Here, the second capacitor C2 is connected between the input electrode and the control electrode of the seventh transistor Tr7, and the third capacitor C3 is connected between the control electrode and the output electrode of the seventh transistor Tr7. It is.

전달 신호 생성부(512)는 하나의 트랜지스터(제15 트랜지스터(Tr15)) 및 하나의 커패시터(제4 캐패시터(C4))를 포함한다. 제15 트랜지스터(Tr15)의 입력 전극에는 제1 클록 단자(CK1)을 통하여 클록 신호(CKV, CKVB)가 입력되고, 제어 전극이 입력부(510)의 출력, 즉 Q 접점에 연결되어 있다. 제15 트랜지스터(Tr15)의 제어 전극과 출력 전극은 제4 캐패시터(C4)로 연결되어 있다. 전달 신호 생성부(512)는 Q 접점에서의 전압 및 클록 신호(CKV, CKVB)에 따라 전달 신호(CR)를 출력한다.The transfer signal generator 512 includes one transistor (a fifteenth transistor Tr15) and one capacitor (a fourth capacitor C4). Clock signals CKV and CKVB are input to an input electrode of the fifteenth transistor Tr15 through a first clock terminal CK1, and a control electrode is connected to an output of the input unit 510, that is, a Q contact. The control electrode and the output electrode of the fifteenth transistor Tr15 are connected to the fourth capacitor C4. The transfer signal generator 512 outputs the transfer signal CR according to the voltage at the Q contact point and the clock signals CKV and CKVB.

출력부(513)는 하나의 트랜지스터(제1 트랜지스터(Tr1)) 및 하나의 커패시터(제1 커패시터(C1))를 포함한다. 제1 트랜지스터(Tr1)의 제어 전극은 Q 접점에 연결되어 있고, 입력 전극은 제1 클록 단자(CK1)을 통하여 클록 신호(CKV, CKVB)를 입력 받는다. 제1 트랜지스터(Tr1)의 제어 전극과 출력 전극은 제1 캐패시터(C1)로 연결되어 있으며, 출력 단자는 게이트선(G1-Gn)과 연결되어 있다. 출력부(513)는 Q 접점에서의 전압 및 클록 신호(CKV, CKVB)에 따라 게이트 전압을 출력한다.The output unit 513 includes one transistor (first transistor Tr1) and one capacitor (first capacitor C1). The control electrode of the first transistor Tr1 is connected to the Q contact, and the input electrode receives the clock signals CKV and CKVB through the first clock terminal CK1. The control electrode and the output electrode of the first transistor Tr1 are connected to the first capacitor C1, and the output terminal is connected to the gate lines G1 -Gn. The output unit 513 outputs the gate voltage according to the voltage at the Q contact and the clock signals CKV and CKVB.

풀-다운 구동부(514)는 스테이지(SR) 상에 존재하는 전하를 제거하여 게이트 오프 전압이 원활하게 출력되도록 하기 위한 부분으로 Q 접점의 전위를 낮추는 역할 및 게이트선으로 출력되는 전압을 낮추는 역할을 수행할 수 있다. 풀-다운 구동부(514)는 9개의 트랜지스터(제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제8 트랜지스터(Tr8) 내지 제11 트랜지스터(Tr11) 및 제13 트랜지스터(Tr13))를 포함한다. The pull-down driver 514 removes the charge present on the stage SR to smoothly output the gate-off voltage. The pull-down driver 514 lowers the potential of the Q contact and lowers the voltage output to the gate line. Can be done. The pull-down driver 514 includes nine transistors (a second transistor Tr2, a third transistor Tr3, a fifth transistor Tr5, a sixth transistor Tr6, and an eighth transistor Tr8 to eleventh transistor. (Tr11) and thirteenth transistor (Tr13).

먼저, 제5 트랜지스터(Tr5), 제10 트랜지스터(Tr10) 및 제11 트랜지스터(Tr11)는 전단 스테이지(SR)의 전달 신호(CR)가 입력되는 제1 입력 단자(IN1)와 게이트 오프 전압에 준하는 저전압이 인가되는 전압 입력 단자(Vin) 사이에 직렬로 연결되어 있다. 제5 및 제11 트랜지스터(Tr5, Tr11)의 제어 단자에는 제2 클록 단자(CK2)을 통하여 클록 신호(CKV, CKVB)를 입력 받으며, 제10 트랜지스터(Tr10)의 제어 단자에는 제1 클록 단자(CK1)을 통하여 클록 신호(CKV, CKVB)를 입력 받는다. 이때, 제1 클록 단자(CK1)와 제2 클록 단자(CK2)에 입력되는 클록 신호(CKV, CKVB)는 서로 위상이 다르다. 또한 제11 트랜지스터(Tr11)와 제10 트랜지스터(Tr10) 사이에는 Q 접점이 연결되어 있고, 제10 트랜지스터(Tr10)와 제5 트랜지스터(Tr5) 사이에는 출력부(513)의 제1 트랜지스터(Tr1)의 출력 단자, 즉, 게이트선(G1-Gn)과 연결되어 있다. First, the fifth transistor Tr5, the tenth transistor Tr10, and the eleventh transistor Tr11 correspond to the first input terminal IN1 to which the transfer signal CR of the front stage SR is input and the gate off voltage. The low voltage is connected in series between the voltage input terminals Vin. The control signal of the fifth and eleventh transistors Tr5 and Tr11 receives the clock signals CKV and CKVB through the second clock terminal CK2, and the control terminal of the tenth transistor Tr10 receives the first clock terminal ( The clock signals CKV and CKVB are input through CK1. At this time, the clock signals CKV and CKVB input to the first clock terminal CK1 and the second clock terminal CK2 are different in phase from each other. In addition, a Q contact is connected between the eleventh transistor Tr11 and the tenth transistor Tr10, and the first transistor Tr1 of the output unit 513 is between the tenth transistor Tr10 and the fifth transistor Tr5. Is connected to the output terminal of the gate lines G1 -Gn.

한 쌍의 트랜지스터(Tr6, Tr9)는 Q 접점과 저전압 사이에 병렬로 연결되어 있다. 제6 트랜지스터(Tr6)의 제어 단자에는 리셋 단자(RE)를 통하여 더미 스테이지의 전달 신호(CR)를 인가 받으며, 제9 트랜지스터(Tr9)의 제어 단자에는 제2 입력 단자(IN2)를 통하여 다음 스테이지의 게이트 전압이 입력된다. The pair of transistors Tr6 and Tr9 are connected in parallel between the Q contact and the low voltage. The control signal of the sixth transistor Tr6 receives the transfer signal CR of the dummy stage through the reset terminal RE, and the next stage of the control terminal of the ninth transistor Tr9 through the second input terminal IN2. The gate voltage of is input.

한 쌍의 트랜지스터(Tr8, Tr13)는 풀업 구동부(511)의 두 트랜지스터(Tr7, Tr12)의 출력과 저전위 레벨 사이에 각각 연결되어 있다. 제8 및 제 13 트랜지스터(Tr8, Tr13)의 제어 단자는 공통으로 출력부(513)의 제1 트랜지스터(Tr1)의 출력 단자, 즉, 게이트선(G1-Gn)과 연결되어 있다.The pair of transistors Tr8 and Tr13 are connected between the outputs of the two transistors Tr7 and Tr12 of the pull-up driver 511 and the low potential level, respectively. The control terminals of the eighth and thirteenth transistors Tr8 and Tr13 are commonly connected to the output terminals of the first transistor Tr1 of the output unit 513, that is, the gate lines G1 -Gn.

마지막으로 한 쌍의 트랜지스터(Tr2, Tr3)는 출력부(513)의 출력과 저전위 레벨(Vss) 사이에 병렬로 연결되어 있다. 제3 트랜지스터(Tr3)의 제어 단자는 풀업 구동부(511)의 제7 트랜지스터(Tr7)의 출력 단자에 연결되어 있으며, 제2 트랜지스터(Tr2)의 제어 단자에는 제2 입력 단자(IN2)를 통하여 다음 스테이지의 게이트 전압이 입력된다.Finally, the pair of transistors Tr2 and Tr3 are connected in parallel between the output of the output unit 513 and the low potential level Vss. The control terminal of the third transistor Tr3 is connected to the output terminal of the seventh transistor Tr7 of the pull-up driving unit 511, and is connected to the control terminal of the second transistor Tr2 through the second input terminal IN2. The gate voltage of the stage is input.

풀-다운 구동부(514)는 제2 입력 단자(IN2)를 통하여 다음 스테이지의 게이트 전압이 입력되면, 제9 트랜지스터(Tr9)를 통하여 Q 접점의 전압을 저전압으로 바꾸며, 제2 트랜지스터(Tr2)를 통하여 게이트선으로 출력되는 전압을 저전압으로 바꾸는 역할을 한다. 또한, 리셋 단자(RE)를 통하여 더미 스테이지의 전달 신호(CR)가 인가되면, 제6 트랜지스터(Tr6)를 통하여 Q 접점의 전압을 저전압으로 한번 더 바꿔준다. 한편, 제1 클록 단자(CK1)에 인가되는 전압과 위상이 다른 전압이 인가되는 제2 클록 단자(CK2)로 하이 전압이 인가되면, 제5 트랜지스터(Tr5)를 통하여 게이트선(G1-Gn)으로 출력되는 전압을 저전압으로 바꾸어 준다.When the gate voltage of the next stage is input through the second input terminal IN2, the pull-down driver 514 changes the voltage at the Q contact point to a low voltage through the ninth transistor Tr9, and changes the second transistor Tr2. It serves to change the voltage output to the gate line through the low voltage. In addition, when the transfer signal CR of the dummy stage is applied through the reset terminal RE, the voltage of the Q contact is changed once again to the low voltage through the sixth transistor Tr6. On the other hand, when a high voltage is applied to the second clock terminal CK2 to which a voltage different in phase from the voltage applied to the first clock terminal CK1 is applied, the gate line G1 -Gn through the fifth transistor Tr5. Change the output voltage to low voltage.

스테이지(SR)에 형성되어 있는 트랜지스터(Tr1-Tr13, Tr15)는 NMOS 트랜지스터일 수 있다.The transistors Tr1-Tr13 and Tr15 formed in the stage SR may be NMOS transistors.

스테이지(SR)에서 출력된 게이트 전압은 게이트선(G1-Gn)을 통하여 전달된다. 게이트선(G1-Gn)은 회로적으로는 저항(Rp)과 커패시턴스(Cp)를 가지는 것으로 표시할 수 있다. 이들 값은 하나의 게이트선(G1-Gn)이 전체적으로 가지는 값이며, 표시 영역(300)의 구조 및 특성에 따라서 다른 값을 가질 수 있다.The gate voltage output from the stage SR is transferred through the gate lines G1 -Gn. The gate lines G1 -Gn may be represented as having a resistor Rp and a capacitance Cp in circuit. These values are values that one gate line G1 -Gn has as a whole and may have different values according to the structure and characteristics of the display area 300.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

100: 표시 장치 101, 102: 좌안 영상
101', 102': 우안 영상 30: 셔터 글래스
31, 31': 좌안 셔터 32, 32': 우안 셔터100: display device 101, 102: left eye image
101 ', 102': Right eye image 30: Shutter glass
31, 31 ': Left eye shutter 32, 32': Right eye shutter

Claims (27)

좌안 이미지 데이터와 우안 이미지 데이터가 교대로 입력되는 표시 장치를 포함하고,
상기 좌안 이미지 데이터의 입력 구간 전에 또는 상기 우안 이미지 데이터의 입력 구간 전에 화이트 이미지 데이터의 입력 구간이 위치하는 입체 영상 표시 장치.A display device in which left eye image data and right eye image data are alternately input;
And an input section of the white image data before the input section of the left eye image data or before the input section of the right eye image data. 제1항에서,
상기 입체 영상 표시 장치는 좌안 셔터와 우안 셔터를 포함하는 셔터 부재를 더 포함하고,
상기 화이트 이미지 데이터의 입력 구간, 상기 좌안 이미지 데이터의 입력 구간 및 상기 우안 이미지 데이터의 입력 구간은 상기 좌안 셔터 및 상기 우안 셔터가 닫혀 있는 구간에 위치하는 입체 영상 표시 장치.In claim 1,
The stereoscopic image display apparatus further includes a shutter member including a left eye shutter and a right eye shutter,
And the input section of the white image data, the input section of the left eye image data, and the input section of the right eye image data are positioned in a section in which the left eye shutter and the right eye shutter are closed. 제2항에서,
상기 좌안 셔터는 상기 좌안 이미지 데이터의 입력이 완료되었을 때부터 그리고 상기 우안 셔터는 상기 우안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 열려 있는 입체 영상 표시 장치.In claim 2,
And the left eye shutter is opened after a first time has passed since the input of the left eye image data is completed and the right eye shutter is completed after the input of the right eye image data is completed. 제3항에서,
상기 표시 장치는 액정 물질을 더 포함하고,
상기 제1 시간은 상기 액정 물질의 응답 시간에 기초하여 설정되는 입체 영상 표시 장치. 4. The method of claim 3,
The display device further includes a liquid crystal material,
And the first time is set based on a response time of the liquid crystal material. 제3항에서,
상기 좌안 이미지 데이터의 입력 구간과 상기 우안 이미지 데이터의 입력 구간 사이에서 상기 좌안 셔터 및 상기 우안 셔터 중 어느 하나가 열려 있고 다른 하나는 닫혀 있는 입체 영상 표시 장치.4. The method of claim 3,
And one of the left eye shutter and the right eye shutter is open and the other is closed between the input section of the left eye image data and the input section of the right eye image data. 제1항에서,
상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 복수의 게이트선 중 적어도 일부는 제1 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 화이트 이미지 데이터에 대응하는 전압을 인가 받는 입체 영상 표시 장치.In claim 1,
The display device may further include a plurality of gate lines and a plurality of data lines, at least some of the plurality of gate lines receiving a gate-on voltage during a first horizontal period, and the plurality of data lines are connected to the white image data. A stereoscopic image display device receiving a corresponding voltage. 제6항에서,
상기 복수의 게이트선 중 적어도 일부는 제2 수평 주기 동안 게이트 오프 전압을 인가 받는 입체 영상 표시 장치.In claim 6,
And at least some of the plurality of gate lines receive a gate-off voltage during a second horizontal period. 제7항에서,
상기 복수의 게이트선 중 어느 하나의 게이트선은 제3 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 좌안 이미지 데이터 또는 상기 우안 이미지 데이터에 대응하는 전압을 인가 받는 입체 영상 표시 장치.In claim 7,
Any one of the plurality of gate lines receives a gate-on voltage during a third horizontal period, and the plurality of data lines receive a voltage corresponding to the left eye image data or the right eye image data. . 제1항에서,
상기 표시 장치는 게이트선 및 게이트 구동부를 더 포함하고,
상기 게이트 구동부는 기판 위에 집적되어 있는 입체 영상 표시 장치.In claim 1,
The display device further includes a gate line and a gate driver,
And the gate driver is integrated on the substrate. 제9항에서,
상기 게이트 구동부는 제1 스캔 개시 신호선 및 상기 제1 스캔 개시 신호선에 연결되어 있는 제1 스위칭 소자를 포함하는 입체 영상 표시 장치.In claim 9,
And the gate driver includes a first switching element connected to a first scan start signal line and the first scan start signal line. 제10항에서,
상기 제1 스위칭 소자의 입력 전극 및 제어 전극은 상기 제1 스캔 개시 신호선에 연결되어 있으며, 상기 제1 스위칭 소자의 출력 전극은 상기 게이트선에 연결되어 있는 입체 영상 표시 장치.11. The method of claim 10,
And an input electrode and a control electrode of the first switching element are connected to the first scan start signal line, and an output electrode of the first switching element is connected to the gate line. 제10항에서,
상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 복수의 게이트선 중 적어도 일부는 제1 수평 주기 동안 상기 제1 스캔 개시 신호선으로부터의 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 화이트 이미지 데이터에 대응하는 전압을 인가 받는 입체 영상 표시 장치.11. The method of claim 10,
The display device may further include a plurality of gate lines and a plurality of data lines, and at least some of the plurality of gate lines receive a gate on voltage from the first scan start signal line during a first horizontal period, and the plurality of gate lines. And a data line receives a voltage corresponding to the white image data. 제10항에서,
상기 게이트 구동부는 전압 신호선, 제2 스캔 개시 신호선 및 사이 전압 신호선 및 상기 제2 스캔 개시 신호선에 연결되어 있는 제2 스위칭 소자를 포함하는 입체 영상 표시 장치.11. The method of claim 10,
And the gate driver includes a second switching element connected to a voltage signal line, a second scan start signal line and an intervoltage signal line, and the second scan start signal line. 제13항에서,
상기 제2 스위칭 소자의 입력 전극은 상기 전압 신호선에 연결되어 있고, 상기 제2 스위칭 소자의 제어 전극은 상기 제2 스캔 개시 신호선에 연결되어 있으며, 상기 제2 스위칭 소자의 출력 전극은 상기 게이트선에 연결되어 있는 입체 영상 표시 장치.In claim 13,
An input electrode of the second switching element is connected to the voltage signal line, a control electrode of the second switching element is connected to the second scan start signal line, and an output electrode of the second switching element is connected to the gate line. Connected stereoscopic image display device. 제13항에서,
상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
상기 복수의 게이트선 중 적어도 일부는 제2 수평 주기 동안 상기 전압 신호선으로부터의 게이트 오프 전압을 인가 받는 입체 영상 표시 장치.In claim 13,
The display device further includes a plurality of gate lines and a plurality of data lines,
And at least some of the plurality of gate lines receive a gate-off voltage from the voltage signal line during a second horizontal period. 제15항에서,
상기 복수의 게이트선 중 어느 하나의 게이트선은 제3 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 좌안 이미지 데이터 또는 상기 우안 이미지 데이터에 대응하는 전압을 인가 받는 입체 영상 표시 장치.The method of claim 15,
Any one of the plurality of gate lines receives a gate-on voltage during a third horizontal period, and the plurality of data lines receive a voltage corresponding to the left eye image data or the right eye image data. . 제9항에서,
상기 게이트 구동부는 전압 신호선, 제2 스캔 개시 신호선 및 사이 전압 신호선 및 상기 제2 스캔 개시 신호선에 연결되어 있는 제2 스위칭 소자를 포함하는 입체 영상 표시 장치.In claim 9,
And the gate driver includes a second switching element connected to a voltage signal line, a second scan start signal line and an intervoltage signal line, and the second scan start signal line. 제17항에서,
상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
상기 복수의 게이트선 중 적어도 일부는 제2 수평 주기 동안 상기 전압 신호선으로부터의 게이트 오프 전압을 인가 받는 입체 영상 표시 장치.The method of claim 17,
The display device further includes a plurality of gate lines and a plurality of data lines,
And at least some of the plurality of gate lines receive a gate-off voltage from the voltage signal line during a second horizontal period. 제9항에서,
상기 게이트 구동부는 상기 게이트선의 일단에 연결되어 있는 복수의 스테이지를 포함하고,
상기 스테이지는 제1 입력 단자, 제2 입력 단자, 출력 단자 및 전달 신호 출력 단자를 포함하고, 그리고
상기 복수의 스테이지 중 적어도 어느 하나의 제1 입력 단자는 다른 스테이지의 전달 신호 출력 단자에 연결되어 있고, 출력 단자는 상기 다른 스테이지의 제2 입력 단자에 연결되어 있는 입체 영상 표시 장치.In claim 9,
The gate driver includes a plurality of stages connected to one end of the gate line,
The stage comprises a first input terminal, a second input terminal, an output terminal and a transfer signal output terminal, and
And a first input terminal of at least one of the plurality of stages is connected to a transfer signal output terminal of another stage, and the output terminal is connected to a second input terminal of the other stage. 제19항에서,
상기 스테이지는 입력부, 풀업 구동부, 풀다운 구동부, 출력부 및 전달 신호 생성부를 포함하는 입체 영상 표시 장치.The method of claim 19,
The stage includes an input unit, a pull-up driver, a pull-down driver, an output unit and a transmission signal generator. 제20항에서,
상기 입력부, 상기 풀다운 구동부, 상기 출력부 및 상기 전달 신호 생성부는 제1 노드에 연결되어 있는 입체 영상 표시 장치.20. The method of claim 20,
And the input unit, the pull-down driver, the output unit, and the transfer signal generator are connected to a first node. 표시 장치를 포함하는 입체 영상 표시 장치에서,
상기 표시 장치에 좌안 이미지 데이터와 우안 이미지 데이터를 교대로 입력하는 단계, 그리고
상기 표시 장치에 상기 좌안 이미지 데이터의 입력과 상기 우안 이미지 데이터의 입력의 사이에 화이트 이미지 데이터를 입력하는 단계
를 포함하는 입체 영상 표시 장치의 구동 방법.In the stereoscopic image display device including a display device,
Alternately inputting left eye image data and right eye image data into the display device; and
Inputting white image data between the input of the left eye image data and the input of the right eye image data to the display device.
Method of driving a stereoscopic image display device comprising a. 제22항에서,
상기 입체 영상 표시 장치는 좌안 셔터와 우안 셔터를 포함하는 셔터 부재를 더 포함하고,
상기 좌안 셔터 및 상기 우안 셔터가 닫혀 있을 때, 상기 화이트 이미지 데이터, 상기 좌안 이미지 데이터 및 상기 우안 이미지 데이터를 입력하는 입체 영상 표시 장치의 구동 방법.The method of claim 22,
The stereoscopic image display apparatus further includes a shutter member including a left eye shutter and a right eye shutter,
And the white image data, the left eye image data, and the right eye image data are input when the left eye shutter and the right eye shutter are closed. 제23항에서,
상기 좌안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 상기 좌안 셔터를 열고, 상기 우안 이미지 데이터의 입력이 완료되었을 때부터 제1 시간이 지난 후에 상기 우안 셔터를 여는 단계를 더 포함하는 입체 영상 표시 장치의 구동 방법.The method of claim 23,
Opening the left eye shutter after a first time elapses from when the input of the left eye image data is completed; and opening the right eye shutter after a first time elapses from when the input of the right eye image data is completed. Method of driving a stereoscopic image display device. 제24항에서,
상기 좌안 이미지 데이터의 입력과 상기 우안 이미지 데이터의 입력의 사이에 상기 좌안 셔터 및 상기 우안 셔터 중 어느 하나가 열려 있고 다른 하나는 닫혀 있는 입체 영상 표시 장치의 구동 방법.25. The method of claim 24,
And one of the left eye shutter and the right eye shutter is open and the other is closed between the input of the left eye image data and the input of the right eye image data. 제22항에서,
상기 표시 장치는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 복수의 게이트선 중 적어도 일부는 제1 수평 주기 동안 게이트 온 전압을 인가 받고, 상기 복수의 데이터선은 상기 화이트 이미지 데이터에 대응하는 전압을 인가 받는 입체 영상 표시 장치의 구동 방법.The method of claim 22,
The display device may further include a plurality of gate lines and a plurality of data lines, at least some of the plurality of gate lines receiving a gate-on voltage during a first horizontal period, and the plurality of data lines are connected to the white image data. A driving method of a stereoscopic image display device receiving a corresponding voltage. 제26항에서,
상기 복수의 게이트선 중 적어도 일부는 제2 수평 주기 동안 게이트 오프 전압을 인가 받는 입체 영상 표시 장치의 구동 방법.The method of claim 26,
And at least some of the plurality of gate lines receive a gate-off voltage during a second horizontal period.
KR1020100093162A 2010-02-09 2010-09-27 Three dimensional image display device and method of driving the same KR101762826B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/007,320 US9325984B2 (en) 2010-02-09 2011-01-14 Three-dimensional image display device and driving method thereof
EP11151159A EP2355527A3 (en) 2010-02-09 2011-01-17 Three-dimensional image display device and driving method thereof
JP2011025450A JP5685101B2 (en) 2010-02-09 2011-02-08 3D image display device
CN201110034993.0A CN102149002B (en) 2010-02-09 2011-02-09 Three-dimensional image display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100011930 2010-02-09
KR20100011930 2010-02-09

Publications (2)

Publication Number Publication Date
KR20110093573A true KR20110093573A (en) 2011-08-18
KR101762826B1 KR101762826B1 (en) 2017-07-31

Family

ID=44930233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093162A KR101762826B1 (en) 2010-02-09 2010-09-27 Three dimensional image display device and method of driving the same

Country Status (1)

Country Link
KR (1) KR101762826B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056585A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Organic light emitting display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970004B2 (en) * 2006-11-20 2012-07-04 三菱電機株式会社 Shift register circuit, image display device including the same, and signal generation circuit
JP5186627B2 (en) * 2007-08-08 2013-04-17 エプソンイメージングデバイス株式会社 Display device
JP4792054B2 (en) * 2008-03-24 2011-10-12 株式会社東芝 3D image display device, 3D image display method, and liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056585A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Organic light emitting display

Also Published As

Publication number Publication date
KR101762826B1 (en) 2017-07-31

Similar Documents

Publication Publication Date Title
JP5685101B2 (en) 3D image display device
JP6345909B2 (en) Driving method of display device
CN102540599B (en) Image display device and driving method thereof
KR101577826B1 (en) Image display device and driving method of thereof
KR101356321B1 (en) Image display device
US8902502B2 (en) Stereoscopic image display apparatus and method of driving the same
KR101685590B1 (en) Three dimensional image display device
TWI489174B (en) Stereoscopic image display
KR20130104054A (en) Method of driving display panel and display apparatus for performing the same
US20130342590A1 (en) Three-dimensional image display apparatus and method of driving the same
KR20110107582A (en) 3 dimensional image displaydevice and method of driving the same
CN102866509B (en) Image display device
US8854440B2 (en) Three dimensional image display device and a method of driving the same
KR101689253B1 (en) Three dimensional image display device and method of driving the same
CN103327350A (en) Method for displaying three-dimensional image and display apparatus using the method
KR101732041B1 (en) Three dimensional image display device
CN103037232B (en) Stereoscopic image display
KR101778098B1 (en) Streoscopic image display device
KR101615770B1 (en) Stereoscopic image display and driving method thereof
US8896499B2 (en) Stereoscopic image display
KR101806504B1 (en) Stereoscopic image display device
KR101762826B1 (en) Three dimensional image display device and method of driving the same
KR101773609B1 (en) Stereoscopic image display and driving method thereof
US20140240301A1 (en) Liquid crystal display device and drive method thereof
KR20120114022A (en) Three dimensional image display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant