KR20110090396A - 터치 패널의 전극 형성 방법 - Google Patents

터치 패널의 전극 형성 방법 Download PDF

Info

Publication number
KR20110090396A
KR20110090396A KR1020100010138A KR20100010138A KR20110090396A KR 20110090396 A KR20110090396 A KR 20110090396A KR 1020100010138 A KR1020100010138 A KR 1020100010138A KR 20100010138 A KR20100010138 A KR 20100010138A KR 20110090396 A KR20110090396 A KR 20110090396A
Authority
KR
South Korea
Prior art keywords
substrate
touch panel
metal catalyst
graphene
conductive film
Prior art date
Application number
KR1020100010138A
Other languages
English (en)
Other versions
KR101657520B1 (ko
Inventor
안종현
홍병희
Original Assignee
삼성테크윈 주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사, 성균관대학교산학협력단 filed Critical 삼성테크윈 주식회사
Priority to KR1020100010138A priority Critical patent/KR101657520B1/ko
Priority to PCT/KR2011/000695 priority patent/WO2011096700A2/en
Priority to US13/576,795 priority patent/US9098162B2/en
Publication of KR20110090396A publication Critical patent/KR20110090396A/ko
Application granted granted Critical
Publication of KR101657520B1 publication Critical patent/KR101657520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

본 발명은, 한 쌍의 기판들을 구비한 터치 패널의 전극 형성 방법에 있어서, (a) 화학 기상 증착법을 이용하여 금속 촉매층에 탄소를 흡수시키는 단계와, (b) 상기 금속 촉매층을 냉각시켜 그래핀을 성장시키는 단계와, (c) 상기 기판들 중 적어도 하나에 상기 그래핀을 배치하여 도전막을 형성하는 단계와, (d) 상기 금속 촉매층을 가공함으로써 상기 도전막의 표면에 전극들을 형성하는 단계를 포함하는 터치 패널의 전극 형성 방법을 제공한다.

Description

터치 패널의 전극 형성 방법{Method of forming electrode of touch panel}
본 발명은 터치 패널의 제조 방법에 관한 것으로서, 보다 상세하게는 그래핀을 포함하는 터치 패널의 전극 형성 방법에 관한 것이다.
터치 패널은, 휴대 전화, 휴대용 게임기, 휴대 정보 단말기(PDA) 등의 전자 장치에 구비된 표시 패널의 표면을 손이나 펜을 사용하여 누름으로써, 2차원의 좌표 데이터를 입력하는 장치이다.
특히, 터치 패널은, LCD(액정 디스플레이), OLED(유기 발광 장치), PDP(플라즈마 디스플레이 패널), CRT(브라운관) 등의 표시장치의 화면에 겹쳐서 설치할 수 있으므로, 사용이 비약적으로 증가하고 있다.
터치 패널 장치의 한 형태인 저항막형 터치 패널은, 투명한 상부 기판과 하부 기판이 서로 이격되어 배치되어 있는데, 각각의 기판에는 투명한 도전막이 형성되어 있어 도전막끼리 서로 마주보도록 형성되어 있다. 사용자가 힘을 가하여 상부 기판을 누르게 되면 상부 기판이 휘어져 안쪽의 도전막끼리 닿게 되는데, 이때 발생하는 저항, 전압 등의 변화량에 따라서 누르는 위치의 좌표가 검출되는 구조를 가진다.
한편, 종래의 터치 패널에는 도전막으로서 ITO(indium tin oxide), 티오펜계 (thiophene)계의 폴리머 등의 소재가 사용되어 왔으며, 터치 패널의 특성을 향상시키기 위해 여러 가지 소재의 도전막이 지속적으로 개발되고 있는 실정이다.
본 발명은, 그래핀을 포함한 터치 패널의 전극 형성 방법을 제공하는 것을 주된 과제로 한다.
본 발명은, 한 쌍의 기판들을 구비한 터치 패널의 전극 형성 방법에 있어서, (a) 화학 기상 증착법을 이용하여 금속 촉매층에 탄소를 흡수시키는 단계;와, (b) 상기 금속 촉매층을 냉각시켜 그래핀을 성장시키는 단계;와, (c) 상기 기판들 중 적어도 하나에 상기 그래핀을 배치하여 도전막을 형성하는 단계;와, (d) 상기 금속 촉매층을 가공함으로써 상기 도전막의 표면에 전극들을 형성하는 단계;를 포함하는 터치 패널의 전극 형성 방법을 제공한다.
여기서, 상기 기판들 중 적어도 하나는 가요성 폴리머를 포함할 수 있다.
여기서, 상기 금속 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr 중 적어도 하나를 포함할 수 있다.
여기서, 상기 (c)단계에서 상기 그래핀을 배치하는 방법은 습식 전사 방법 또는 건식 전사 방법을 이용할 수 있다.
여기서, 상기 (d)단계에서 상기 금속 촉매층을 가공하여 상기 전극들을 형성하는 방법은, 습식 에칭법, 건식 에칭법, 포토리소그래피 방법 및 레이저 식각 방법 중 적어도 하나의 방법일 수 있다.
여기서, 상기 습식 에칭법에 사용되는 용액은, FeCl3, BOE(buffered oxide etchant), HF(hydrogen fluoride), (NH4)2S2O8, Fe(NO3)3, KMnO4, KClO3, KMn03, K2CrO4 및 K2Cr2O7 중 적어도 하나를 포함할 수 있다.
여기서, 상기 (d)단계에서, 상기 전극들은 상기 도전막의 가장자리에 형성될 수 있다.
여기서, 상기 (a)단계 전에, 촉매 지지층을 구비한 베이스 부재를 준비하는 단계;와, 상기 촉매 지지층에 상기 금속 촉매층을 배치하는 단계;를 더 포함할 수 있다.
여기서, 상기 촉매 지지층은 산화실리콘(SiO2)을 포함하고, 상기 베이스 부재는 실리콘 웨이퍼일 수 있다.
여기서, 상기 (b)단계와 상기 (c)단계 사이에는, 상기 촉매 지지층을 제거함으로써 상기 베이스 부재로부터 상기 금속 촉매층을 분리하는 단계를 더 포함할 수 있다.
여기서, 상기 (c)단계와 상기 (d)단계 사이에는, 상기 촉매 지지층을 제거함으로써 상기 베이스 부재로부터 상기 금속 촉매층을 분리하는 단계를 더 포함할 수 있다.
본 발명의 터치 패널의 전극 형성 방법에 따르면, 제조 공수 및 제조 비용을 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 관한 터치 패널의 개략적인 분해 사시도이다.
도 2는 본 발명의 일 실시예에 관한 터치 패널의 개략적인 일부 단면도이다.
도 3은 본 발명의 일 실시예에 관한 터치 패널의 제2기판에 제2도전막이 배치된 모습을 도시한 개략적인 사시도이다.
도 4는 본 발명의 일 실시예에 관한 터치 패널에 가압력이 작용하는 모습을 도시한 개략적인 단면도이다.
도 5는 본 발명의 일 실시예에 관한 터치 패널의 제조 공정을 도시한 흐름도이다.
도 6은 본 발명의 일 실시예에 관한 제2도전막을 제2기판에 형성하는 제조 공정을 도시한 흐름도이다.
도 7 내지 도 12는, 본 발명의 일 실시예에 관한 제2도전막을 제2기판에 형성하는 모습을 도시한 도면들이다.
도 13은 본 발명의 일 실시예에 관한 제2전극들을 제2도전막에 형성한 모습을 도시한 도면이다.
도 14는 본 발명의 실시예의 일 변형예에 관한 터치 패널의 일부 단면도이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 사용함으로써 중복 설명을 생략한다. 또한, 본 발명의 도면 중에는 이해를 돕기 위하여 두께 및 크기 등을 일부 과장되게 그린 부분도 존재한다.
도 1은 본 발명의 일 실시예에 관한 터치 패널의 개략적인 분해 사시도이고, 도 2는 본 발명의 일 실시예에 관한 터치 패널의 개략적인 일부 단면도이고, 도 3은 본 발명의 일 실시예에 관한 터치 패널의 제2기판에 제2도전막이 배치된 모습을 도시한 개략적인 사시도이다.
본 실시예에 따른 터치 패널(100)은 저항막 방식의 터치 패널로서, 제1기판(110), 제1도전막(120), 제2기판(130), 제2도전막(140), 커넥터(150), 중간 부재(160), 스페이서들(170)을 포함한다. 본 명세서에서 '기판들'이라 함은 제1기판(110) 및 제2기판(120)을 뜻하고, '도전막'이라고 함은 제1도전막(120) 및 제2도전막(140) 중 적어도 하나를 뜻한다.
제1기판(110)은 광투과성의 유리 소재로 이루어진다.
제1도전막(120)은 제1기판(110)의 상면에 배치되는데, ITO(indium tin oxide) 소재로 이루어진다.
제1도전막(120)의 가장자리에는 한 쌍의 제1전극들(121)이 x축 방향으로 배치된다.
여기서, 제1전극들(121)은 가압 위치를 판단하기 위해 제1도전막(120)에 전압을 공급하는 기능을 수행하며, 은(Ag), 금(Au) 등의 도전성 소재를 포함한 페이스트를 이용하여 소정의 패턴 형상을 가지도록 형성된다.
제1기판(110)의 상면에는 제1전극들(121)과 커넥터(150)를 전기적으로 연결하는 제1도선(111)과, 제2전극(141)에 전기적으로 연결되는 제2도선(112)이 형성된다.
한편, 제2기판(130)은 광투과성이면서 가요성(flexible)인 폴리머(polymer) 소재로 이루어진다. 예를 들면, 제2기판(130)의 소재로는 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리카보네이트(Polycarbonate), 아크릴, 시클로 올레핀(cyclo olefin)등이 사용될 수 있다.
도 1 내지 도 3에 도시된 바와 같이, 제2도전막(140)은 제2기판(130)의 안쪽면에 배치되는데, 그래핀을 전사하여 형성된다.
제2도전막(140)은 그래핀(graphene)을 포함하여 이루어진다. 그래핀은 2차원 탄소동소체로서, 최근에 연구가 급속히 진행되고 있는 물질이다.
그래핀은 기존의 물질과 다른 매우 유용한 특성을 가진다. 그 중 주목할만한 특징으로는 그래핀에서 전자가 이동할 경우 마치 전자의 질량이 제로인 것처럼 흐른다는 것이다. 이는 전자가 진공 중의 빛이 이동하는 속도, 즉 광속으로 흐르는 것을 의미한다. 현재까지 알려진 그래핀의 전자 이동도는 최대 200,000 cm2/Vs에 달한다. 그래핀은 전자와 정공에 대하여 비정상적인 반정수 양자 홀 효과(half-integer quantum Hall effect)를 보이며, 허공에 매달릴 경우에는 분수양자홀효과(Fractional quantum Hall effect)를 보이기도 한다.
또한, 그래핀은 주어진 두께의 그래핀의 결정 방향성에 따라서 전기적 특성이 변화하므로 사용자가 선택 방향으로의 전기적 특성을 발현시킬 수 있고 이에 따라 쉽게 소자를 디자인할 수 있다. 이러한 그래핀의 전기적 특성은 키랄성 및 직경에 따라 금속성 및 반도체성의 전기적 특성이 달라지는 탄소나노튜브(CNT)와 대비된다. CNT의 경우 특정 반도체 성질 및 금속 성질을 이용하기 위하여 해당 CNT를 분리하는 과정을 거쳐야 하는데 이 과정은 어렵다. 또한, 그래핀은 합성 후 정제를 거치는 CNT와 대비하여 경제적 측면에서도 유리하다. 따라서 그래핀은 탄소계 전기 또는 전자기 소자 등에 효과적으로 이용될 수 있다.
그래핀은 ITO 소재 등의 산화물 투명전극보다 내충격성, 유연성 등이 뛰어나며, 높은 투명도와 높은 전기 전도도를 가지고 있는 특성이 있다.
한편, 제2도전막(140)의 가장자리에 대응되는 부분에는 한 쌍의 제2전극들(141)이 y축 방향으로 배치된다.
여기서, 제2전극들(141)의 배치 방향은 제1전극들(121)의 배치 방향에 직교하도록 배치되며, 제2전극들(141)은 제2도전막(140)에 전압을 공급하는 기능을 수행한다.
제2전극들(141)은, 화학 기상 증착법을 이용하여 그래핀을 형성할 때 사용되는 금속촉매층의 일부로 이루어지는데, 이를 위해 금속촉매층의 불필요한 부분을 제거하여 소정의 패턴 형상을 가진 제2전극들(141)이 형성된다. 제2전극들(141)의 형성과 관련된 자세한 공정은 후술한다.
본 실시예에서는 제1기판(110)이 유리로 이루어지고, 제2기판(130)이 가요성 폴리머의 소재로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1기판(110)도 제2기판(130)과 마찬가지로 가요성 폴리머의 소재로 이루어질 수 있으며, 그 경우에는 터치 패널(100)도 전체적으로 가요성의 성질을 가지게 된다.
본 실시예에서는 제1도전막(120)이 ITO 소재로 이루어지고, 제2도전막(140)이 그래핀 소재로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1도전막(120)도 제2도전막(140)과 마찬가지로 그래핀 소재로 이루어질 수 있다.
한편, 커넥터(150)는 제1전극(121)에 전기적으로 연결되는 제1도선(111)과, 제2전극(141)에 전기적으로 연결되는 제2도선(112)을 제어 장치(180)와 접속하는 기능을 수행하는데, 연성 회로 기판(Flexible circuit board)으로 이루어진다.
중간 부재(160)는, 개구부(160a)가 형성된 사각 고리의 형상을 가지고 있으며, 제1기판(110)과 제2기판(120) 사이에 배치됨으로써 제1기판(110)과 제2기판(120)을 소정의 간격을 두고 상호 고정하는 기능을 수행한다.
중간 부재(160)로는 소정의 두께를 가지는 양면 접착 부재가 사용된다. 양면 접착 부재의 접착부에 의해 제1기판(110)과 제2기판(120)이 서로 고정되며, 양면 접착 부재의 두께에 의해 제1기판(110)과 제2기판(120) 사이의 간격이 형성된다. 또한, 중간 부재(160)는 터치 패널(100)의 내부와 외부 사이의 공기의 이동을 방지하는 기능을 수행한다.
본 실시예에서는 중간 부재(160)로 양면 접착 부재를 사용하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 중간 부재(160)로는 점착성 물질을 도포한 후, 도포된 점착성 물질을 경화시켜 사용할 수도 있다.
중간 부재(160)에는 도전성 부분(161)이 배치되는데, 도전성 부분(161)은 제2기판(120)의 표면에 배치된 제2전극(141)의 일단(141a)과, 제1기판(110)의 표면에 배치된 제2도선(112)을 전기적으로 연결하는 기능을 수행한다.
스페이서들(170)은 제1도전막(120)의 표면에 형성되는데, 소정의 간격을 두고 규칙적으로 형성된다.
스페이서들(170)은, 제2기판(130)이 자체 중량 등에 의해 의도하지 않게 오목한 형상으로 휘어지는 것을 방지함으로써 제1도전막(120)과 제2도전막(140) 사이의 간격을 유지하여 오동작을 방지하는 기능을 수행하며, 전기 절연성의 소재로 형성된다.
본 실시예에서는 스페이서들(170)이 제1도전막(120)에 형성되었으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 스페이서들(170)은 제2도전막(140)에 형성될 수 있으며, 제1도전막(120)과 제2도전막(140)에 동시에 형성될 수도 있다.
이하, 도 4를 참조로 하여, 이상과 같은 구조의 터치 패널(100)의 작동에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 관한 터치 패널에 가압력이 작용하는 모습을 도시한 개략적인 단면도이다.
제어 장치(180)는 터치 패널(100)의 제1전극들(121)과 제2전극들(141)에 번갈아 소정의 전압을 인가한다. 그 상태에서, 도 4에 도시된 바와 같이, 제2기판(130)의 바깥 표면의 원하는 위치를 펜이나 손가락으로 누르게 되면, 가압점 P에서 제1도전막(120)과 제2도전막(140)이 서로 접촉하여 전기가 흐르게 된다. 그 때 전압을 인가하지 않은 측의 전극에서 전압을 검출하여 가압점 P에 대응하는 일축(예를 들어, x축) 상의 위치를 산출한다. 이와 같은 과정을 번갈아 수행함으로써 가압점 P에 대응하는 타축(예를 들어, y축) 상의 위치도 산출함으로써, 가압점 P에 대응하는 2차원 좌표를 검출하게 된다.
이상과 같이 설명한 터치 패널(100)은 그래핀 소재의 제2도전막(140)을 구비함으로써, 그래핀의 특성인 높은 내충격성, 뛰어난 가요성(유연성), 높은 투명성 및 전기 전도성을 그대로 가지게 되는 장점이 있다. 즉, 그래핀을 포함하는 터치 패널(100)은, 종래의 ITO 전극만을 사용한 터치 패널보다 외부 충격에 강하고, 뛰어난 가요성을 가지며, 더 투명해지고, 빠른 응답 속도 및 사용 신뢰성을 보유하게 된다.
이하, 도 5를 참조하여, 본 발명의 일 실시예에 따른 터치 패널의 제조 방법에 대하여 설명한다. 도 5는 본 발명의 일 실시예에 관한 터치 패널의 제조 공정을 도시한 흐름도이다.
<제1기판(110)의 준비 및 제1도전막(120)의 형성 공정>
작업자는 제1기판(110)의 원소재인 유리를 소정의 크기로 준비한다(단계 S101).
그 다음, 제1기판(110)에 제1도전막(120)을 형성한다(단계 S102). 제1도전막(120)은 진공증착법이나 스퍼터링법 등의 박막형성기술을 이용하여 ITO 소재로 형성한다.
또한, 작업자는, 제1도전막(120)의 가장자리에 제1전극들(121)을 스크린 프린팅 방법으로 소정의 패턴을 가지도록 형성하고, 아울러, 제1기판(110)에 제1도선(111), 제2도선(112)을 스크린 프린팅 등의 방법으로 형성한다(단계 S103). 이 경우, 스크린 프린팅 방법은 은(Ag)을 포함한 페이스트를 이용하는데, 스크린 프린팅 후 약 150℃∼180℃에서 약 5분 가량 경화(curing)를 수행하게 된다.
그 다음, 제1도전막(130)의 상면에 소정의 간격으로 비도전성의 스페이서들(170)을 형성한다(단계 S104).
스페이서들(170)은 포토리소그래피 기술이나 스크린 인쇄법에 의해 형성할 수 있다. 여기서, 만약 스페이서들(170)을 제2도전막(140)에 형성하는 경우에는 스페이서들(170)의 경화를 자외선 경화 방식이 아닌 열 경화 방식으로 수행하고 그 소재도 열 경화 방식에 적합한 소재를 사용하여야 한다. 이는 제2도전막(140)의 소재가 그래핀으로 이루어지는데, 그래핀은 자외선에 취약하기 때문이다.
<제2기판(130)의 준비 및 제2도전막(140)의 형성 공정>
작업자는 제2기판(130)의 원소재인 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리카보네이트(Polycarbonate), 시클로 올레핀(cyclo olefin)등의 가요성 폴리머를 소정의 크기로 준비한다(단계 S201).
그 다음, 제2기판(130)에 제2도전막(140)을 형성한다(단계 S202).
제2도전막(140)은 그래핀으로 이루어지는데, 작업자는 제2기판(130)에 그래핀을 전사하여 제2도전막(140)을 형성하게 된다.
제2기판(130)에 제2도전막(140)을 형성하는 단계 S202는, 단계 S202-1 ∼ 단계 S202-6들로 세분화될 수 있는데, 이하, 도 6 내지 도 13를 참조하여, 화학 기상 증착법을 이용하여 그래핀을 형성하는 방법을 설명하고, 제2도전막(140)에 제2전극들(141)을 형성하는 방법을 설명하도록 한다.
도 6은 본 발명의 일 실시예에 관한 제2도전막(140)을 제2기판(130)에 형성하는 제조 공정을 도시한 흐름도이다. 도 7 내지 도 12는, 본 발명의 일 실시예에 관한 제2도전막(140)을 제2기판(130)에 형성하는 모습을 도시한 도면들이고, 도 13은 본 발명의 일 실시예에 관한 제2전극들(141)을 제2도전막(140)에 형성한 모습을 도시한 도면이다.
우선, 도 7에 도시된 바와 같이, 촉매 지지층(1001a)이 형성된 베이스 부재(1001)를 준비한다(단계 S202-1). 여기서, 촉매 지지층(1001a)의 일 예로서 산화 실리콘(SiO2)층이 사용될 수 있고, 베이스 부재(1001)의 일 예로서 실리콘 웨이퍼가 사용될 수 있다.
이어, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 그룹으로부터 선택된 적어도 하나의 금속 촉매를, 스퍼터링(sputtering) 장치, 전자빔 증발 장치(e-beam evaporator)등을 이용하여, 준비된 촉매 지지층(1001a)에 증착시켜, 도 8에 도시된 바와 같이, 금속 촉매층(1002)을 형성한다(단계 S202-2).
한편, 본 발명에 따르면, 금속 촉매층(1002)은 다른 방법으로도 준비될 수 있는데, 예를 들면, 금속 촉매층은 호일(foil) 형태로 바로 제공될 수 있다. 그 경우에는 산화 실리콘(SiO2) 층을 가지는 실리콘 웨이퍼를 사용하지 않을 수도 있다.
다음으로, 도 9에 도시된 바와 같이, 금속 촉매층(1002)이 형성된 베이스 부재(1001)와, 탄소를 포함하는 가스(CH4, C2H2, C2H4, CO 등), H2, Ar 가스 등을 열 화학 기상 증착 및 유도 결합 화학 기상 증착법(ICP-CVD, Inductive Coupled Plasma Chemical Vapor Deposition)을 위한 반응기(1003)에 넣고 약 300℃∼2000℃ 정도로 가열함으로써, 금속 촉매층(1002)에 탄소가 흡수되도록 한다(단계 S202-3).
이어, 도 10에 도시된 바와 같이, 분당 30℃∼600℃ 정도(30℃/min∼600℃/min)의 냉각 속도로 급속히 냉각을 수행하여 금속 촉매층(1002)으로부터 탄소를 분리시켜 결정화시키는 방법으로, 그래핀(G)을 성장시킨다(단계 S202-4).
그 다음, 도 11에 도시된 바와 같이, 촉매 지지층(1001a)을 제거함으로써 베이스 부재(1001)로부터 금속 촉매층(1002)을 분리시킨다(단계 S202-5). 이를 위해, BOE(buffered oxide etchant)나 HF(hydrogen fluoride) 용액 등을 사용하여 촉매 지지층(1001a)을 제거하는 습식 에칭을 수행한다.
그 다음, 도 12에 도시된 바와 같이, 그래핀(G)을 제2기판(130)에 전사시켜, 제2도전막(140)을 형성한다(단계 S202-6). 이 때, 그래핀(G)의 면들 중 제2기판(130)에 부착되는 면의 반대면에는 여전히 금속 촉매층(1002)이 존재하고 있다.
상기 단계 S202-6에서 그래핀(G)을 제2기판(130)에 전사시키는 방법은, 크게 건식 전사 방법과 습식 전사 방식이 있다. 건식 전사 방법에는 접착제 등을 이용하여 제2기판(130)에 직접 그래핀(G)을 부착시키는 직접 전사 방식이 있으며, UV 테이프, 온도 반응형 점착력 소멸 테이프(thermal release tape) 등을 이용한 간접 전사 방법이 있다.
본 실시예에 따르면, 먼저 금속 촉매층(1002)과 베이스 부재(1001) 사이를 분리시키는 단계(단계 S202-5)를 수행한 후, 그래핀(G)을 제2기판(130)에 부착하는 단계(단계 S202-6)를 수행하였지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 먼저 그래핀(G)을 제2기판(130)에 부착하는 단계(단계 S202-6)를 수행한 후, 금속 촉매층(1002)과 베이스 부재(1001) 사이를 분리시키는 단계(단계 S202-5)를 수행할 수 있다.
그 다음, 금속 촉매층(1002)을 소정의 패턴으로 가공함으로써, 도 13에 도시된 바와 같이, 제2도전막(140)의 표면에 제2전극들(141)을 형성한다(단계 S203). 즉, 제2도전막(140)의 표면에 배치되어 있는 금속 촉매층(1002)의 부분 중 제2전극들(141)의 패턴이 될 부분을 제외하고 나머지 부분을 제거한다. 여기서, 제2전극들(141)의 패턴이 되는 부분들은 주로 제2도전막(140)의 가장자리에 위치하게 된다.
상기 단계 S203에서, 금속 촉매층(1002)의 일부를 제거함으로써 제2전극들(141)의 패턴을 형성하는 방법으로는, FeCl3, 산(acid), BOE(buffered oxide etchant), HF(hydrogen fluoride), (NH4)2S2O8, Fe(NO3)3, KMnO4, KClO3, KMn03, K2CrO4, 또는 K2Cr2O7 등을 포함한 용액을 단독 또는 병용한 습식 에칭법과, 기체 플라즈마에 의한 반응을 이용한 건식 에칭법, 포토리소그래피(photolithography) 방법, 레이저 식각 방법 등의 다양한 방법이 사용될 수 있다.
이상과 같이 설명한 제2기판(130)에 제2도전막(140)을 형성하고 제2전극들(141)을 형성하는 공정은 롤-투-롤(roll-to-roll) 공정에 의해 수행될 수 있는데, 이는 제2기판(130) 및 제2도전막(140) 등이 가요성의 성질을 가지기 때문이다. 그와 같은 롤-투-롤 공정을 적용하게 되면 대량 생산에 유리하다는 장점이 있게 된다.
<제1기판(110)과 제2기판(130)을 접합하는 공정>
상기의 방법으로 제1기판(110), 제1도선(111), 제2도선(112), 제1도전막(120), 제1전극들(121), 제2기판(130), 제2도전막(140), 제2전극들(141), 스페이서들(170)을 형성한 후에는, 제1도선(111)과 제2도선(112)의 일단에 커넥터(150)를 연결한다(단계 S301).
그 다음, 중간 부재(160)를 이용하여 제1기판(110)과 제2기판(120)을 접합한다(단계 S302). 즉, 중간 부재(160)는 양면 접착 부재로 구성되어 있으므로, 제1기판(110)과 제2기판(120)을 상호 접합할 수 있다. 이 때, 중간 부재(160)에 형성된 도전성 부분(161)이, 제2도전막(140)에 형성된 제2전극(141)의 일단(141a)과, 제1기판(110)에 형성된 제2도선(112)을 전기적으로 연결하도록, 중간 부재(160)의 위치를 정렬하여 접합함으로써, 터치 패널(100)을 완성한다.
본 실시예에서는 우선 커넥터(150)를 제1기판(110)에 연결한 후에, 제1기판(110)과 제2기판(130)을 접합하는 공정을 수행하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 먼저 제1기판(110)과 제2기판(130)을 접합한 후에 커넥터(150)를 제1기판(110)에 연결할 수 있는데, 그러한 경우에는 제1기판(110)의 부분 중 커넥터(150)가 배치되는 부분이, 제1기판(110)과 제2기판(130)의 접합 후에도 커넥터(150)의 연결이 가능한 구조(예를 들면, 외부로 돌출된 형상 구조)를 가지고 있어야 한다.
이하, 도 14를 참조하여, 본 실시예의 일 변형예에 관한 터치 패널(200)의 구조에 관하여 설명하되, 본 발명의 실시예와 상이한 사항을 중심으로 하여 설명한다.
도 14는 본 발명의 실시예의 일 변형예에 관한 터치 패널(200)의 일부 단면도이다.
본 실시예의 일 변형예에 따른 터치 패널(200)은, 제2기판(230)뿐만 아니라 제1기판(210)도 전술한 가요성 폴리머 소재로 형성하고, 제2도전막(240)뿐만 아니라 제1도전막(220)도 그래핀 소재로 형성한다.
그와 같은 구성을 가지게 되면, 터치 패널(200)의 전체가 가요성(flexibility)의 성질을 가지게 된다. 즉, 그래핀은 탁월한 유연성, 내구성, 그리고 휘어졌을 때의 전기적 특성의 제어성 등이 뛰어나기 때문에, 그러한 그래핀을 포함한 터치 패널(200)은 어느 정도 휘거나 비틀어져도 안정적인 작동이 가능하다는 장점이 있게 된다.
그 경우, 제1기판(210)에 그래핀으로 제1도전막(220)을 형성하는 공정 및 제2기판(230)에 그래핀으로 제2도전막(240)을 형성하는 공정은, 본 실시예에 따른 제2기판(130)에 제2도전막(140)을 형성하는 방법을 그대로 이용할 수 있다.
또한, 본 실시예의 일 변형예에 따른 제1전극들(미도시)과 제2전극들(미도시)을 형성하는 공정은, 본 실시예에서 설명한 「금속 촉매층(1002)의 일부로 제2전극들(141)을 형성하는 방법」을 그대로 이용할 수 있다.
또한, 스페이서들(270)의 소재와 형성 방법도 전술한 스페이서들(170)의 소재와 형성 방법을 그대로 이용할 수 있으므로, 여기서 자세한 설명은 생략한다.
이상과 같이 살펴본 구성, 작용 및 효과 외의 본 발명의 실시예의 일 변형예에 따른 터치 패널(200) 및 터치 패널(200)을 제조하는 방법의 구성, 작용 및 효과는, 상기 본 발명의 실시예에 따른 터치 패널(100) 및 터치 패널(100)을 제조하는 방법의 구성, 작용 및 효과와 동일하므로, 본 설명에서는 생략하기로 한다.
본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
본 발명은 터치 패널의 제조 방법에 적용될 수 있다.
100, 200: 터치 패널 110, 210: 제1기판
120, 220: 제1도전막 130, 230: 제2기판
140, 240: 제2도전막 150: 커넥터
160: 중간 부재 170, 270: 스페이서
1001: 베이스 부재 1001a: 촉매 지지층
1002: 금속 촉매층

Claims (11)

  1. 한 쌍의 기판들을 구비한 터치 패널의 전극 형성 방법에 있어서,
    (a) 화학 기상 증착법을 이용하여 금속 촉매층에 탄소를 흡수시키는 단계;
    (b) 상기 금속 촉매층을 냉각시켜 그래핀을 성장시키는 단계;
    (c) 상기 기판들 중 적어도 하나에 상기 그래핀을 배치하여 도전막을 형성하는 단계; 및
    (d) 상기 금속 촉매층을 가공함으로써 상기 도전막의 표면에 전극들을 형성하는 단계;를 포함하는 터치 패널의 전극 형성 방법.
  2. 제1항에 있어서,
    상기 기판들 중 적어도 하나는 가요성 폴리머를 포함하는 터치 패널의 전극 형성 방법.
  3. 제1항에 있어서,
    상기 금속 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr 중 적어도 하나를 포함하는 터치 패널의 전극 형성 방법.
  4. 제1항에 있어서,
    상기 (c)단계에서 상기 그래핀을 배치하는 방법은 습식 전사 방법 또는 건식 전사 방법을 이용하는 터치 패널의 전극 형성 방법.
  5. 제1항에 있어서,
    상기 (d)단계에서 상기 금속 촉매층을 가공하여 상기 전극들을 형성하는 방법은, 습식 에칭법, 건식 에칭법, 포토리소그래피 방법 및 레이저 식각 방법 중 적어도 하나의 방법인 터치 패널의 전극 형성 방법.
  6. 제5항에 있어서,
    상기 습식 에칭법에 사용되는 용액은, FeCl3, BOE(buffered oxide etchant), HF(hydrogen fluoride), (NH4)2S2O8, Fe(NO3)3, KMnO4, KClO3, KMn03, K2CrO4 및 K2Cr2O7 중 적어도 하나를 포함하는 터치 패널의 전극 형성 방법.
  7. 제1항에 있어서,
    상기 (d)단계에서, 상기 전극들은 상기 도전막의 가장자리에 형성되는 터치 패널의 전극 형성 방법.
  8. 제1항에 있어서,
    상기 (a)단계 전에,
    촉매 지지층을 구비한 베이스 부재를 준비하는 단계; 및
    상기 촉매 지지층에 상기 금속 촉매층을 배치하는 단계;를 더 포함하는 터치 패널의 전극 형성 방법.
  9. 제8항에 있어서,
    상기 촉매 지지층은 산화실리콘(SiO2)을 포함하고, 상기 베이스 부재는 실리콘 웨이퍼인 터치 패널의 전극 형성 방법.
  10. 제8항에 있어서,
    상기 (b)단계와 상기 (c)단계 사이에는,
    상기 촉매 지지층을 제거함으로써 상기 베이스 부재로부터 상기 금속 촉매층을 분리하는 단계를 더 포함하는 터치 패널의 전극 형성 방법.
  11. 제8항에 있어서,
    상기 (c)단계와 상기 (d)단계 사이에는,
    상기 촉매 지지층을 제거함으로써 상기 베이스 부재로부터 상기 금속 촉매층을 분리하는 단계를 더 포함하는 터치 패널의 전극 형성 방법.
KR1020100010138A 2010-02-02 2010-02-03 터치 패널의 전극 형성 방법 KR101657520B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100010138A KR101657520B1 (ko) 2010-02-03 2010-02-03 터치 패널의 전극 형성 방법
PCT/KR2011/000695 WO2011096700A2 (en) 2010-02-02 2011-02-01 Touch panel and method of manufacturing the same
US13/576,795 US9098162B2 (en) 2010-02-02 2011-02-01 Touch panel including graphene and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010138A KR101657520B1 (ko) 2010-02-03 2010-02-03 터치 패널의 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20110090396A true KR20110090396A (ko) 2011-08-10
KR101657520B1 KR101657520B1 (ko) 2016-09-19

Family

ID=44928184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010138A KR101657520B1 (ko) 2010-02-02 2010-02-03 터치 패널의 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR101657520B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221581B1 (ko) * 2011-10-20 2013-01-14 한국기계연구원 그래핀을 포함하는 유연투명전극 기판의 제조방법 및 이에 따라 제조되는 유연투명전극 기판
KR20130055111A (ko) * 2011-11-18 2013-05-28 엘지디스플레이 주식회사 그래핀막의 제조방법, 이를 이용한 터치소자의 제조방법
KR101339296B1 (ko) * 2012-05-07 2013-12-09 한국표준과학연구원 그래핀을 이용한 멀티터치 힘 또는 압력 감지 투명 터치스크린을 이용한 힘 측정방법
KR20150055212A (ko) * 2013-11-12 2015-05-21 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103889896B (zh) 2011-09-21 2016-01-06 新加坡国立大学 从金属基底上无损层离石墨烯的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063194A (ko) * 2006-12-29 2008-07-03 (주)탑나노시스 터치패널 및 터치패널의 도전층을 형성하는 방법
KR20090028007A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 그라펜 시트를 함유하는 투명 전극, 이를 채용한 표시소자및 태양전지
US20090147167A1 (en) * 2007-10-29 2009-06-11 Park Young-Bae Nanostructure-Film LCD Devices
US20100021708A1 (en) * 2008-04-14 2010-01-28 Massachusetts Institute Of Technology Large-Area Single- and Few-Layer Graphene on Arbitrary Substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063194A (ko) * 2006-12-29 2008-07-03 (주)탑나노시스 터치패널 및 터치패널의 도전층을 형성하는 방법
KR20090028007A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 그라펜 시트를 함유하는 투명 전극, 이를 채용한 표시소자및 태양전지
US20090147167A1 (en) * 2007-10-29 2009-06-11 Park Young-Bae Nanostructure-Film LCD Devices
US20100021708A1 (en) * 2008-04-14 2010-01-28 Massachusetts Institute Of Technology Large-Area Single- and Few-Layer Graphene on Arbitrary Substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221581B1 (ko) * 2011-10-20 2013-01-14 한국기계연구원 그래핀을 포함하는 유연투명전극 기판의 제조방법 및 이에 따라 제조되는 유연투명전극 기판
KR20130055111A (ko) * 2011-11-18 2013-05-28 엘지디스플레이 주식회사 그래핀막의 제조방법, 이를 이용한 터치소자의 제조방법
KR101339296B1 (ko) * 2012-05-07 2013-12-09 한국표준과학연구원 그래핀을 이용한 멀티터치 힘 또는 압력 감지 투명 터치스크린을 이용한 힘 측정방법
KR20150055212A (ko) * 2013-11-12 2015-05-21 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법

Also Published As

Publication number Publication date
KR101657520B1 (ko) 2016-09-19

Similar Documents

Publication Publication Date Title
US9098162B2 (en) Touch panel including graphene and method of manufacturing the same
JP6557382B2 (ja) グラフェン層を含むタッチスクリーン
KR101878011B1 (ko) 그라펜을 주성분으로 하는 투명 도전막을 구비한 전사 시트와 그 제조방법, 및 투명 도전물
KR20110090398A (ko) 그래핀 패턴 형성 방법
KR101095097B1 (ko) 투명 전극 필름 및 이의 제조 방법
JP5203911B2 (ja) タッチパネル及びその製造方法、タッチパネルを利用したディスプレイ
JP4965550B2 (ja) タッチパネル及びその製造方法、タッチパネルを利用したディスプレイ
JP2009146898A (ja) 電子素子
JP2009104576A (ja) タッチパネル
JP2009104577A (ja) タッチパネル
TW201508602A (zh) 觸控裝置
KR101657520B1 (ko) 터치 패널의 전극 형성 방법
JP2009146411A (ja) タッチパネル及びそれを利用するディスプレイ
KR102144478B1 (ko) 터치 패널 및 터치 패널의 제조 방법
JP2010015577A (ja) タッチパネルの製造方法
KR20110090134A (ko) 터치 패널 및 이의 제조 방법
TWI411944B (zh) 觸摸屏的製備方法
KR20110090399A (ko) 터치 패널 및 이의 제조 방법
TW201250801A (en) Method for making touch panel
KR101675794B1 (ko) 터치 패널의 제조 방법
CN104423743B (zh) 触摸屏的制备方法
KR101322336B1 (ko) 윈도우 일체형 터치스크린 패널 및 그 제조방법
KR101695256B1 (ko) 터치 패널 및 이의 제조 방법
WO2016086632A1 (zh) 触控面板及其制备方法、显示装置
CN103699252B (zh) 触控装置结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 4