KR20110088596A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20110088596A
KR20110088596A KR1020117014974A KR20117014974A KR20110088596A KR 20110088596 A KR20110088596 A KR 20110088596A KR 1020117014974 A KR1020117014974 A KR 1020117014974A KR 20117014974 A KR20117014974 A KR 20117014974A KR 20110088596 A KR20110088596 A KR 20110088596A
Authority
KR
South Korea
Prior art keywords
opening
semi
insulating substrate
via hole
etching
Prior art date
Application number
KR1020117014974A
Other languages
English (en)
Other versions
KR101156837B1 (ko
Inventor
겐 오노데라
가주따까 다까기
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20110088596A publication Critical patent/KR20110088596A/ko
Application granted granted Critical
Publication of KR101156837B1 publication Critical patent/KR101156837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

단 끊김이 없는 비아홀을 갖는 반도체 장치가 실현된다. 한쪽 면(11a)에 전극(12)이 형성되고, 또한 한쪽 면(11a)으로부터 다른쪽 면(11b)으로 관통하는 개구(11c)가 형성된 반절연성 기판(11)과, 개구(11c)의 내면에 형성되고, 전극(12)과 전기적으로 접속하는 도전층(17)을 구비하며，개구(11c)가, 다른쪽 면(11b) 측에 위치하는 내경이 이것보다도 한쪽 면(11a) 측에 위치하는 부분의 내경보다도 큰 테이퍼 영역(11d)을 갖는 반도체 장치.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 고주파대에서 사용하는 반도체 장치에 관한 것이다．
고주파대에서 사용하는 반도체 장치 예를 들면 마이크로파 증폭 장치는, 전계 효과형 트랜지스터 등의 능동 소자 및 저항이나 컨덴서 등의 수동 소자, 고주파신호를 전송하는 마이크로 스트립 선로 등의 회로 소자로 구성되며, 이들 회로 소자는 예를 들면 반절연성 기판 위에 형성되어 있다. 반절연성 기판의 이면에는 접지 도체가 형성되어 있다. 그리고，회로 소자를 접지하는 경우, 예를 들면 반절연성 기판을 관통하는 비아(VIA)홀을 통하여, 반절연성 기판 위에 형성한 회로 소자와 반절연성 기판의 이면에 형성한 접지 도체가 전기적으로 접속된다.
비아홀은, 반절연성 기판의 한쪽 면으로부터 다른 쪽의 면으로 관통하는 관통 구멍을 형성하고, 관통 구멍의 내면에 도전층을 형성한 구조를 하고 있다. 관통 구멍은, 예를 들면 에칭에 의해 형성되고, 도전층은 도금이나 증착 등에 의해 형성된다.
상기한 구성의 비아홀은 특허 문헌 1 등에 기재된 것이 있다.
[특허 문헌 1] 일본 특허 공개 평2-288409호 공보
종래의 반도체 장치는, 상기한 바와 같이, 비아홀은, 예를 들면 에칭에 의해 형성되고, 비아홀의 내면에 형성하는 도전층은 도금이나 증착 등의 방법에 의해 형성되어 있다.
그러나，비아홀의 내면에 도전층을 형성하는 경우에, 도금이나 증착을 행하는 금속이 충분히 형성되지 않아, 비아홀의 내면의 일부에 도전층이 형성되지 않는, 소위 단 끊김이 발생하는 경우가 있다. 그 결과, 회로 소자의 접지가 불충분하게 되어, 마이크로파 증폭 장치 등의 전기적 특성이 열화하는 원인으로 된다.
본 발명의 목적은, 상기한 결점을 해결하여, 비아홀의 단 끊김 등을 방지한 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
<발명의 개요>
상기 목적을 달성하기 위한 본 발명의 일 양태에 의하면, 한쪽 면에 전극이 형성된 반절연성 기판의 다른 쪽 면에, 상기 반절연성 기판보다도 에칭 속도가 작은 재료로 이루어지는 마스크층을 형성하는 제1 공정과, 상기 마스크층 위에 레지스트층을 형성하는 제2 공정과, 광이 통과하는 영역을 형성한 마스크 패턴을 통하여 상기 레지스트층에 광을 조사하고, 상기 레지스트층에 제1 개구를 형성하는 제3공정과, 상기 제1 개구를 형성한 상기 레지스트층을 가열하고, 상기 레지스트층의 상기 제1 개구의 주변에 상기 제1 개구측을 향하여 두께가 얇아지는 제1 테이퍼 영역을 형성하는 제4 공정과, 상기 제4 공정의 후, 상기 레지스트층의 상기 제1 개구를 이용하여 상기 마스크층을 에칭하고, 상기 반절연성 기판의 상기 다른 쪽 면의 일부가 노출하는 제2 개구를 형성함과 함께, 상기 제2 개구의 주변에 상기 제2 개구측을 향하여 두께가 얇아지는 제2 테이퍼 영역을 형성하는 제5 공정과, 상기 제5공정의 후, 상기 마스크층 위에 남은 상기 레지스트층을 제거하는 제6 공정과, 상기 제6 공정의 후, 상기 제2 개구를 이용하여 상기 반절연성 기판을 에칭하고, 상기 반절연성 기판의 상기 다른 쪽의 면측에 위치하는 부분의 내경이 상기 한쪽의 면측에 위치하는 부분의 내경보다도 큰 제3 테이퍼 영역을 갖는 제3 개구를 형성하는 제7 공정과, 상기 제3 개구의 내면에 도전층을 형성하는 제8 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 양태에 의하면, 한쪽의 면에 전극이 형성되고, 또한 상기 한 쪽의 면으로부터 다른 쪽의 면으로 관통하는 테이퍼 형상의 비아홀이 형성된 GaN 또는 SiC로 이루어지는 반절연성 기판과, 상기 비아홀의 내면에 형성되고, 상기 전극과 전기적으로 접속하는 도전층을 구비하며，상기 비아홀의 상기 다른 쪽의 면측에 위치하는 부분의 내경이 상기 한쪽의 면측에 위치하는 부분의 내경보다도 큰 반도체 장치가 제공된다.
상기한 구성에 의하면, 반절연성 기판의 비아홀의 내면에 테이퍼 영역을 형성하고 있다. 이 경우, 비아홀의 한쪽의 개구가 커지고, 또한，비아홀의 내면의 경사가 도전층을 형성하는 금속을 받는 형태로 된다. 그 때문에，증착이나 전기 도금 등의 방법으로 도전층을 형성하는 경우, 도전층이 확실하게 형성되어, 단 끊김이 방지된다.
또한，Al 등으로 이루어지는 테이퍼 가공한 마스크층을 이용하면, GaN 기판 또는 SiC 기판 등에 대해서도, 비아홀의 내면에 테이퍼 영역을 용이하게 형성할 수 있어, 단 끊김이 없는 비아홀이 얻어진다.
또한，비아홀을 형성하는 비아홀의 한쪽의 개구가 커도, 전극측의 개구는 작아져 있다. 따라서，전극을 크게 할 필요가 없어, 회로의 대형화가 방지된다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 일부에 서 적용하는, 비아홀의 형성 방법을 설명하기 위한 모식적 단면 구조로서, (a) 포토리소그래피 공정도, (b) 제1 개구(14a)의 형성 공정도, (c) 제1 테이퍼(14b)의 형성 공정도, (d) 마스크(13)의 에칭 공정도, (e) 마스크(13)를 이용하여, 반절연성 기판(11)의 에칭에 의해, 제3 개구(11c)를 형성하는 공정도, (f) 접지 전극(17)을 형성하여 비아홀을 형성하는 공정도.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법에서, 반절연성 기판에 대한 비아홀 형성 공정에 적용하는 에칭 장치의 모식적 구성도.
다음으로，도면을 참조하여, 본 발명의 실시 형태를 설명한다. 이하의 도면의 기재에서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다. 단，도면은 모식적인 것이며, 현실의 것과는 상이한 점에 유의해야 한다. 또한，도면 상호간에서도 서로의 치수 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
또한，후술하는 실시 형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것으로서, 본 발명의 기술적 사상은, 각 구성 부품의 배치 등을 하기의 것으로 특정하는 것이 아니다. 본 발명의 기술적 사상은, 청구의 범위에서, 다양한 변경을 가할 수 있다.
<제1 실시 형태>
도 1은, 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 일부에서 적용하는, 비아홀의 형성 방법을 설명하기 위한 모식적 단면 구조로서, 도 1의 (a)는, 포토리소그래피 공정도, 도 1의 (b)는, 제1 개구(14a)의 형성 공정도, 도 1의 (c)는, 제1 테이퍼 영역(14b)의 형성 공정도, 도 1의 (d)는, 마스크(13)의 에칭 공정도, 도 1의 (e)는, 마스크(13)를 이용하여, 반절연성 기판(11)의 에칭에 의해, 제3 개구(11c)를 형성하는 공정도, 도 1의 (f)는, 접지 전극(17)을 형성하여, 비아홀을 형성하는 공정도를 나타낸다.
본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법에 대하여, 도 1의 단면으로 도시한 공정도를 참조하여 설명한다.
(a) 도 1의 (a)에 도시한 바와 같이, 반절연성 기판(11)의 한쪽 면(11a)의, 예를 들면 그 표면에, 임의의 면적을 갖는 전극(12)이 형성되어 있다. 반절연성 기판(11)은, 예를 들면 GaN 혹은 SiC 등의 화합물 반도체로 구성되어 있다. 전극(12)은 Ni 등으로 형성되어 있다. 전극(12)에는, 반절연성 기판(11)의, 예를 들면 한쪽 면(11a)에 형성된 회로 소자(도시 생략)의 접지 단자 등이 접속된다.
반절연성 기판(11)의 다른 쪽 면(11b), 예를 들면 그 이면에는, Al 등의 금속으로 이루어지는 마스크층(13)이 형성되어 있다. 마스크층(13)을 형성하는 금속에는, 후술하는 바와 같이, 반절연성 기판(11)을 드라이 에칭할 때에 사용하는 에칭 가스에 의한 에칭 속도가, 반절연성 기판(11)보다도 작은 특성의 것이 사용된다. 또한，마스크층(13) 위에 레지스트층(14)이 형성되어 있다.
마스크층(13) 및 레지스트층(14)이 형성된 반절연성 기판(11)의 위쪽에 마스크 패턴(15)이 배치되어 있다. 마스크 패턴(15)은 그 일부에 광을 통과시키는 예를 들면 투과 구멍(15a)이 형성되어 있다. 마스크 패턴(15)은, 투과 구멍(15a)과 전극(12)이 대면하는 위치 관계로 되도록 배치된다. 마스크 패턴(15)의 도시 위쪽, 예를 들면 마스크 패턴(15)을 기준으로 하여 반절연성 기판(11)과 반대측에 광원(16)이 배치된다.
(b) 다음으로，광원(16)으로부터 마스크 패턴(15)을 통하여 레지스트층(14)에 광을 조사한다.
(c) 그 후, 현상 처리를 행하고, 도 1의 (b)에 도시한 바와 같이, 광이 조사된 부분，예를 들면 전극(12)과 대면하는 위치에 제1 개구(14a)를 형성한다. 이 때, 제1 개구(14a)의 바닥에 마스크층(13)이 노출된다. 또한，제1 개구(14a)의 면적은 전극의 면적보다도 작아져 있다. 또한，여기서는 포지티브형 레지스트의 경우로 설명하고 있다. 그러나，네가티브형 레지스트를 이용할 수도 있다.
(d) 다음으로，레지스트층(14)을 가열한다. 이 가열 공정에서, 도 1의 (c)에 도시한 바와 같이, 제1 개구(14a)를 둘러싸는 모서리 상단의 볼록부가 완만해져서, 제1 개구(14a) 측을 향해 두께가 얇아지는 제1 테이퍼 영역(14b)이, 제1 개구(14a)의 주변에, 예를 들면 환상으로 형성된다.
(e) 다음으로，레지스트층(14)의 제1 개구(14a)를 이용하여 마스크층(13)을 에칭한다. 에칭은, 예를 들면 에칭 가스 또는 F, Cl 등의 할로겐계의 가스를 이용한 드라이 에칭에 의해 행해진다. 이 에칭에 의해, 도 1의 (d)에 도시한 바와 같이, 마스크층(13)에 제2 개구(13a)가 형성되고, 제2 개구(13a)의 바닥에 반절연성 기판(11)의 다른 쪽 면(11b)이 노출된다.
마스크층(13)을 에칭할 때에, 마스크로서 기능하는 레지스트층(14)은, 제1 개구(14a)의 주변이 제1 테이퍼 영역(14b)으로 되어 있다(도 1의 (c)). 그 때문에, 마스크층(13)을 에칭하는 경우에, 제1 테이퍼 영역(14b)도, 시간의 경과와 함께 제1 개구(14a)에 가까운 두께가 얇은 내측으로부터 외측으로 순서대로 에칭이 진행되어, 제1 개구(14a)의 직경이 서서히 확대된다.
따라서，마스크층(13)의 에칭은, 우선 제1 개구(14a)의 바닥에 노출되는 부분이 에칭된다. 그 후, 레지스트층(14)의 제1 개구(14a)의 직경의 확대에 수반하여, 마스크층(13)도 내측으로부터 외측으로 서서히 에칭이 진행되어, 제2 개구(13a)의 직경이 서서히 확대된다. 이 때, 마스크층(13)의 내측 쪽이 외측보다도 에칭이 앞서간다. 따라서，제2 개구(13a)의 주변에는, 예를 들면 제2 개구(13a) 측을 향해서 두께가 서서히 얇아지는 제2 테이퍼 영역(13b)이, 예를 들면 환상으로 형성된다.
(f) 다음으로，도 1의 (e)에 도시한 바와 같이, 레지스트층(14)을 제거하고, 그 후, 마스크층(13)을 이용하여 반절연성 기판(11)을 에칭한다. 반절연성 기판(11)의 에칭은, 예를 들면 Ar 가스 또는 F, Cl 등의 할로겐계의 가스를 이용한 드라이 에칭에 의해 행해진다.
반절연성 기판(11)의 에칭은, 우선，제2 개구(13a)의 바닥에 노출되는 부분, 예를 들면 반절연성 기판(11) 면에 수직한 점선 d1로 둘러싸인 범위에서 시작된다.그 후, 에칭의 진행에 의해 반절연성 기판(11)을 관통하는 제3 개구(11c)가 형성된다.
이 때, 도 1의 (d)에서 설명한 레지스트층(14)의 경우와 마찬가지로, 마스크층(13)의 제2 테이퍼 영역(13b)에서도, 두께가 얇은 내측으로부터 두꺼운 외측으로 에칭이 순서대로 진행되고, 제2 개구(13a)의 직경이 확대된다. 따라서，반절연성 기판(11)은, 제2 개구(13a)의 직경의 확대에 수반하여, 제3 개구(11c)의 형성과 병행하여, 제3 개구(11c)의 예를 들면 도시 위쪽의 내경이 서서히 커진다. 이 경우, 제3 개구(11c)의, 예를 들면 도시 위쪽, 예를 들면 다른 쪽 면(11b) 측에 위치하는 부분이 에칭의 진행이 빠르게 된다. 이 때문에, 점선 d2로 나타낸 바와 같이, 예를 들면 반절연성 기판(11)의 다른 쪽 면(11b)에 개구하는 개구의 내경 D2의 쪽이, 한쪽 면(11a)에 개구하는 개구의 내경 D1보다도 커진다. 따라서,다른쪽 면(11b)으로부터 한쪽 면(11a)을 향하여, 예를 들면 내경이 서서히 작아지는 제3 테이퍼 영역(11d)을 갖는 제3 개구(11c)가 형성된다.
(g) 다음으로，도 1의 (f)에 도시한 바와 같이 마스크층(13)을 제거한다.
(h) 그 후, 도 1의 (f)에 도시한 바와 같이, 증착 또는 전기 도금 등의 방법에 의해, 반절연성 기판(11)의 다른 쪽 면(11b) 및 제3 개구(11c)의 내면(11d), 제3 개구(11c)에 면하는 전극(12)의 이면에, Au 등의 금속으로 이루어지는 도전층(17)을 형성하고，비아홀이 완성된다.
이 때, 전극(12)은 비아홀을 구성하는 비아홀의 개구를, 예를 들면 막힌 형태로 되어 있다. 또한，반절연성 기판(11)의 다른 쪽 면(11b)에 형성된 도전층(17)은, 예를 들면 접지 도체로서 기능한다.
상기한 실시 형태는, 도 1의 (e)의 점선 d2로 나타낸 바와 같이, 제3 개구(11c)는 그 깊이 방향에서 전체가 테이퍼 영역(11d)으로 되어 있다. 도전층(17)을 확실하게 형성하기 위해서는, 깊이 방향의 전체가 테이퍼 영역으로 되어 있는 것이 바람직하다. 그러나，제3 개구(11c)의 일부, 예를 들면 다른 쪽 면(11b)으로부터 연속하는 제3 개구(11c)의 도시 위쪽의 일부 영역에만 테이퍼 영역을 형성하는 구성으로 하여도 된다. 이 경우, 전체가 테이퍼 영역으로 되어 있는 경우에 비하면 효과는 작지만, 도전층을 확실하게 형성하는 효과가 얻어진다.
또한，제3 개구(11c)의 내면에 도전층(17)을 형성하는 경우, 마스크층(13)을 제거하고 있다. 그러나，마스크층(13)을 제거하지 않고, 마스크층(13) 위부터 도전층(17)을 형성할 수도 있다.
도 2는, 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법에서, 반절연성 기판에 대한 비아홀 형성 공정에 적용하는 에칭 장치의 모식적 구성도를 나타낸다.
여기에서, 반절연성 기판(11)을 에칭하는 방법에 대하여 도 2의 개략 구조도를 참조하여 설명한다.
챔버(21) 내의, 예를 들면 아래쪽에 캐소드(22)가 배치되어 있다. 캐소드(22)의 위쪽에서 캐소드(22)와 대향하는 위치에 애노드(23)가 배치되어 있다. 예를 들면 애노드(23)에 고주파 전원(24)이 접속되고, 캐소드(22)는 접지되어 있다. 그리고，에칭을 행하는 반절연성 기판(11)이, 예를 들면 캐소드(22) 위에 탑재된다. 또한，챔버(21)의 도시 위쪽에는, 에칭 가스 예를 들면 Ar 가스 또는 F, Cl 등 할로겐계 원소를 함유하는 가스를 공급하는 공급구(25)가 형성되어 있다. 챔버(21)의 도시 아래쪽에는, 챔버(21) 내의 가스를 배출하는 배출구(26)가 형성되어 있다.
상기한 구성에서, 공급구(25)로부터 에칭 가스가 챔버(21) 내에 보내진다. 에칭 가스는 고주파원(24)이 발생하는 고주파에 의해 여기되고, 예를 들면 가속된 이온 등의 작용에 의해, 반절연성 기판(11)이 에칭된다.
상기한 구성에 의하면, 반절연성 기판의 비아홀의 내면에 테이퍼 영역을 형성하고 있다. 이 경우, 비아홀의 한쪽의 개구가 커지고, 또한，비아홀의 내면의 경사가 도전층을 형성하는 금속을 받는 형태로 된다. 그 때문에，증착이나 전기 도금 등의 방법으로 도전층을 형성하는 경우, 도전층이 확실하게 형성되어, 단 끊김이 방지된다.
또한，반절연성 기판으로서 GaN 기판 또는 SiC 기판, 사파이어 다이아몬드 기판 등을 이용한 경우, 이들 물질은, 비아홀을 형성하기 위하여 에칭할 때의 반응성이 부족하여, 비아홀의 내면에 테이퍼 영역을 형성하는 것이 곤란하게 되어 있다. 예를 들면 SiC는 화학적 에칭이 곤란하기 때문에，드라이 에칭 등 스퍼터성이 강한 물리적인 에칭으로 된다. 따라서，비아홀을 형성하는 경우에, 테이퍼 영역을 형성하는 것이 어려워, 수직한 비아홀로 되기 쉽다.
그러나，Al 등으로 이루어지는 테이퍼 가공한 마스크층을 이용하면, GaN 기판 또는 SiC 기판 등에 대해서도, 비아홀의 내면에 테이퍼 영역을 용이하게 형성할 수 있어, 단 끊김이 없는 비아홀이 얻어진다.
또한，비아홀을 형성하는 비아홀의 한쪽의 개구가 커도, 전극측의 개구는 작아져 있다. 따라서，전극을 크게 할 필요가 없어, 회로의 대형화가 방지된다.
<그 밖의 실시 형태>
상기한 바와 같이, 본 발명은 제1 실시 형태에 의해 기재하였지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것으로 이해해서는 안 된다.이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 명백해질 것이다.
또한，증폭 소자는 FET(Field Effect Transistor)에 한하지 않고, HEMT(High Electron Mobility Transistor)이나 LDMOS(Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor)나 HBT(Hetero-junction Bipolar Transistor) 등 다른 증폭 소자에도 적용할 수 있는 것은 물론이다.
이와 같이, 본 발명은 여기에서는 기재하고 있지 않은 다양한 실시 형태 등을 포함하는 것은 물론이다. 따라서，본 발명의 기술적 범위는 상기한 설명으로부터 타당한 청구의 범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
본 발명에 의하면, 비아홀을 구성하는 비아홀의 내면에 내경이 변화하는 테이퍼 영역이 형성된다. 따라서，비아홀의 내면에 도전층이 확실하게 형성되어, 단 끊김이 없는 비아홀을 갖는 반도체 장치 및 그 제조 방법이 실현된다.
본 발명의 실시 형태에 따른 반도체 장치 및 그 제조 방법은, SiC 기판이나 GaN 웨이퍼 기판 등의 박층화가 곤란한 반도체 장치에 적용되며, 내부 정합형 전력증폭 소자, 전력 MMIC(Monolithic Microwave Integrated Circuit), 마이크로파 전 력 증폭기, 밀리미터파 전력 증폭기 등의 폭 넓은 적용 분야를 갖는다.
11: 반절연성 기판
12: 전극
13: 마스크층
14: 레지스트층
15: 마스크 패턴
16: 광원

Claims (1)

  1. 한쪽 면에 전극이 형성되고, 또한 상기 한쪽 면으로부터 다른 쪽 면으로 관통하는 비아홀이 형성된 GaN 또는 SiC로 이루어지는 반절연성 기판과,
    상기 비아홀의 내면에 형성되고, 상기 전극과 전기적으로 접속하는 도전층을 구비하고，
    상기 비아홀의 상기 다른 쪽 면측에 위치하는 부분의 내경이 상기 한쪽 면측에 위치하는 부분의 내경보다도 큰 것을 특징으로 하는 반도체 장치.
KR1020117014974A 2006-11-30 2007-11-28 반도체 장치 KR101156837B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006323751A JP5022683B2 (ja) 2006-11-30 2006-11-30 半導体装置の製造方法
JPJP-P-2006-323751 2006-11-30
PCT/JP2007/072899 WO2008066059A1 (en) 2006-11-30 2007-11-28 Semiconductor device and semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087027432A Division KR101069956B1 (ko) 2006-11-30 2007-11-28 반도체 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110088596A true KR20110088596A (ko) 2011-08-03
KR101156837B1 KR101156837B1 (ko) 2012-06-18

Family

ID=39467849

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117014974A KR101156837B1 (ko) 2006-11-30 2007-11-28 반도체 장치
KR1020087027432A KR101069956B1 (ko) 2006-11-30 2007-11-28 반도체 장치 및 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087027432A KR101069956B1 (ko) 2006-11-30 2007-11-28 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US7749901B2 (ko)
EP (1) EP2088619B1 (ko)
JP (1) JP5022683B2 (ko)
KR (2) KR101156837B1 (ko)
TW (1) TWI455202B (ko)
WO (1) WO2008066059A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060912A (ja) * 2009-09-08 2011-03-24 Toshiba Corp 半導体装置
JP5649355B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5649356B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5589243B2 (ja) * 2010-07-30 2014-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8410580B2 (en) 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
KR101984218B1 (ko) 2011-01-28 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
EP2500938A1 (en) 2011-03-17 2012-09-19 Nxp B.V. Package for a semiconductor device, and a method of manufacturing such package
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) * 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US8653558B2 (en) 2011-10-14 2014-02-18 Freescale Semiconductor, Inc. Semiconductor device and method of making
KR20140104778A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
JP5754452B2 (ja) * 2013-03-08 2015-07-29 富士通株式会社 半導体装置の製造方法
CN105097496B (zh) * 2014-05-16 2018-04-06 北京北方华创微电子装备有限公司 刻蚀的方法
KR102352237B1 (ko) 2014-10-23 2022-01-18 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
MA44708A (fr) * 2016-12-06 2021-03-24 Infineon Technologies Ag Procédé de fabrication d'un dispositif à semi-conducteur nitrure du groupe iii avec un un trou d'interconnexion traversant le substrat
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
CN110447091B (zh) * 2017-03-24 2023-03-21 三菱电机株式会社 半导体装置的制造方法及半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
JPS6150347A (ja) * 1984-08-20 1986-03-12 Sanyo Electric Co Ltd コンタクトホ−ルの形成方法
JPS63207132A (ja) * 1987-02-24 1988-08-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP0286855A1 (de) * 1987-04-15 1988-10-19 BBC Brown Boveri AG Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US4992764A (en) * 1989-02-21 1991-02-12 Hittite Microwave Corporation High-power FET circuit
JPH07118619B2 (ja) 1989-04-27 1995-12-18 三菱電機株式会社 抵抗帰還型増幅器
JPH05102106A (ja) * 1991-10-03 1993-04-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2616380B2 (ja) * 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
WO1998020528A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. METHOD FOR IMPROVING RELIABILITY OF THIN CIRCUIT SUBSTRATES BY INCREASING THE Tg OF THE SUBSTRATE
US6081006A (en) * 1998-08-13 2000-06-27 Cisco Systems, Inc. Reduced size field effect transistor
JP2001028425A (ja) 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE60033656T2 (de) * 2000-03-03 2007-06-21 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiteranordnung
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6559048B1 (en) * 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US7193296B2 (en) * 2004-01-26 2007-03-20 Yamaha Corporation Semiconductor substrate
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
US7462891B2 (en) * 2005-09-27 2008-12-09 Coldwatt, Inc. Semiconductor device having an interconnect with sloped walls and method of forming the same
JP2008098581A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5022683B2 (ja) 2012-09-12
KR101156837B1 (ko) 2012-06-18
KR101069956B1 (ko) 2011-10-04
TWI455202B (zh) 2014-10-01
EP2088619B1 (en) 2013-05-15
EP2088619A1 (en) 2009-08-12
US7749901B2 (en) 2010-07-06
US20100244202A1 (en) 2010-09-30
WO2008066059A1 (en) 2008-06-05
TW200837829A (en) 2008-09-16
EP2088619A4 (en) 2011-10-26
JP2008140861A (ja) 2008-06-19
US20090146261A1 (en) 2009-06-11
KR20090028506A (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
KR101156837B1 (ko) 반도체 장치
KR101156779B1 (ko) 반도체 장치 및 그 제조 방법
TWI433317B (zh) 單一電壓供應假型高電子遷移率電晶體（ｐｈｅｍｔ）功率裝置以及用於製造此裝置之製程
US20020048889A1 (en) Method of manufacturing semiconductor device with sidewall metal layers
JPH0897375A (ja) マイクロ波集積回路装置及びその製造方法
JP2006222393A (ja) 電界効果型トランジスタとその製造方法
JP2010027703A (ja) 半導体装置およびその製造方法
JPS59123270A (ja) モノリシツク回路
US20200373225A1 (en) Semiconductor integrated circuit and circuit layout method thereof
RU2791206C1 (ru) Способ формирования сквозных металлизированных отверстий в подложке карбида кремния
JPH03102839A (ja) 半導体装置
JP2004158865A (ja) 半導体装置の製造方法
JP3646071B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
JPS62211962A (ja) 高周波半導体装置の製造方法
WO2021208997A1 (zh) 电极的制造方法、电极及半导体器件
JP2004179673A (ja) 半導体装置の製造方法
JPH03230579A (ja) 半導体装置の製造方法
JPH047845A (ja) 半導体装置の製造方法
JPH0527262B2 (ko)
EP2107607A2 (en) High frequency semiconductor circuit device
WO2020219119A1 (en) Mmic assembly
JP2005085963A (ja) 半導体装置およびその製造方法
JPS59124746A (ja) 半導体装置
KR20030070775A (ko) ＧａＮ계 전자소자 제조방법
JPH11177030A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8